WO2019187729A1 - 指紋検出装置及び表示装置 - Google Patents

指紋検出装置及び表示装置 Download PDF

Info

Publication number
WO2019187729A1
WO2019187729A1 PCT/JP2019/005165 JP2019005165W WO2019187729A1 WO 2019187729 A1 WO2019187729 A1 WO 2019187729A1 JP 2019005165 W JP2019005165 W JP 2019005165W WO 2019187729 A1 WO2019187729 A1 WO 2019187729A1
Authority
WO
WIPO (PCT)
Prior art keywords
conductive layer
semiconductor
switching element
fingerprint detection
detection apparatus
Prior art date
Application number
PCT/JP2019/005165
Other languages
English (en)
French (fr)
Inventor
真 内田
綱島　貴徳
多田　正浩
伊藤　友幸
卓 中村
Original Assignee
株式会社ジャパンディスプレイ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社ジャパンディスプレイ filed Critical 株式会社ジャパンディスプレイ
Publication of WO2019187729A1 publication Critical patent/WO2019187729A1/ja
Priority to US17/033,040 priority Critical patent/US11450135B2/en
Priority to US17/940,239 priority patent/US11710340B2/en

Links

Images

Classifications

    • H01L27/14678—
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • G06V40/13—Sensors therefor
    • G06V40/1318—Sensors therefor using electro-optical elements or layers, e.g. electroluminescent sensing
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B5/00—Measuring for diagnostic purposes; Identification of persons
    • A61B5/117—Identification of persons
    • A61B5/1171—Identification of persons based on the shapes or appearances of their bodies or parts thereof
    • A61B5/1172—Identification of persons based on the shapes or appearances of their bodies or parts thereof using fingerprinting
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/033—Pointing devices displaced or positioned by the user, e.g. mice, trackballs, pens or joysticks; Accessories therefor
    • G06F3/0354—Pointing devices displaced or positioned by the user, e.g. mice, trackballs, pens or joysticks; Accessories therefor with detection of 2D relative movements between the device, or an operating part thereof, and a plane or surface, e.g. 2D mice, trackballs, pens or pucks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means

Definitions

  • the present invention relates to a fingerprint detection device and a display device.
  • an optical fingerprint sensor is known as a fingerprint sensor used for personal authentication or the like (for example, Patent Document 1).
  • An optical fingerprint sensor has a photoelectric conversion element in which a signal output changes in accordance with the amount of light applied.
  • a plurality of photoelectric conversion elements such as photodiodes are arranged on a semiconductor substrate.
  • a fingerprint sensor using a semiconductor substrate it may be difficult to increase the area of a detection region for detecting a fingerprint.
  • the scale of the drive circuit that drives the fingerprint sensor increases. For this reason, the manufacturing cost of a fingerprint sensor may increase.
  • the fingerprint detection apparatus of one embodiment of the present invention includes an insulating substrate, a plurality of photoelectric conversion elements that are arranged in a detection region of the insulating substrate, and output a signal corresponding to the irradiated light, and the plurality of photoelectric conversion devices
  • a first switching element provided corresponding to each of the elements and having a first semiconductor made of an oxide semiconductor
  • a plurality of gate lines connected to the first switching element and extending in a first direction
  • a plurality of signal lines connected to the switching element and extending in a second direction intersecting the first direction
  • a second switching element having a second semiconductor made of polysilicon; and in a peripheral region outside the detection region
  • a gate line driving circuit that drives the plurality of gate lines.
  • a display device includes the fingerprint detection device described above and a display panel that includes a display element for displaying an image and is disposed to face the fingerprint detection device.
  • FIG. 1 is a plan view showing the fingerprint detection apparatus according to the first embodiment.
  • FIG. 2 is a block diagram illustrating a configuration example of the fingerprint detection apparatus according to the first embodiment.
  • FIG. 3 is a circuit diagram showing the fingerprint detection apparatus.
  • FIG. 4 is a circuit diagram showing the partial detection region.
  • FIG. 5 is a timing waveform diagram illustrating an operation example of the fingerprint detection apparatus.
  • FIG. 6 is a plan view schematically showing a partial detection region of the fingerprint detection apparatus according to the first embodiment.
  • FIG. 7 is a sectional view taken along line VII-VII ′ of FIG.
  • FIG. 8 is a cross-sectional view showing a schematic cross-sectional configuration of the fingerprint detection apparatus according to the second embodiment.
  • FIG. 9 is a cross-sectional view showing a schematic cross-sectional configuration of a fingerprint detection apparatus according to a modification of the second embodiment.
  • FIG. 10 is a cross-sectional view showing a schematic cross-sectional configuration of the fingerprint detection apparatus according to the third embodiment.
  • FIG. 11 is a cross-sectional view illustrating a schematic cross-sectional configuration of the display device according to the fourth embodiment.
  • FIG. 1 is a plan view showing the fingerprint detection apparatus according to the first embodiment.
  • FIG. 2 is a block diagram illustrating a configuration example of the fingerprint detection apparatus according to the first embodiment.
  • the fingerprint detection apparatus 1 includes an insulating substrate 21, a sensor unit 10, a gate line driving circuit 15, a signal line selection circuit 16, and an analog front end circuit (hereinafter referred to as AFE (Analog Front End)). 48), a control circuit 102, and a power supply circuit 103.
  • AFE Analog Front End
  • the control board 101 is electrically connected to the insulating board 21 via the flexible printed board 71.
  • An AFE 48 is provided on the flexible printed circuit board 71.
  • the control board 101 is provided with a control circuit 102 and a power supply circuit 103.
  • the control circuit 102 is, for example, an FPGA (Field Programmable Gate Array).
  • the control circuit 102 supplies a control signal to the sensor unit 10, the gate line driving circuit 15, and the signal line selection circuit 16 to control the detection operation of the sensor unit 10.
  • the power supply circuit 103 supplies a voltage signal such as a power supply signal SVS (see FIG. 4) to the sensor unit 10 and the gate line driving circuit 15.
  • the insulating substrate 21 has a detection area AA and a peripheral area GA.
  • the detection area AA is an area overlapping with a plurality of photodiodes PD (see FIG. 4) included in the sensor unit 10.
  • the peripheral area GA is an area outside the detection area AA and is an area that does not overlap the photodiode PD.
  • the gate line driving circuit 15 and the signal line selection circuit 16 are provided in the peripheral area GA.
  • the fingerprint detection device 1 further includes a detection control unit 11 and a detection unit 40. Part or all of the functions of the detection control unit 11 are included in the control circuit 102. In addition, a part or all of functions other than the AFE 48 in the detection unit 40 are included in the control circuit 102.
  • the sensor unit 10 is an optical sensor having a photodiode PD which is a photoelectric conversion element.
  • the photodiode PD included in the sensor unit 10 outputs an electrical signal corresponding to the irradiated light to the signal line selection circuit 16 as a detection signal Vdet.
  • the sensor unit 10 performs detection according to the gate drive signal VGCL supplied from the gate line drive circuit 15.
  • the detection control unit 11 is a circuit that supplies control signals to the gate line driving circuit 15, the signal line selection circuit 16, and the detection unit 40, respectively, and controls these operations.
  • the detection control unit 11 supplies various control signals such as a start signal STV, a clock signal CK, and a reset signal RST1 to the gate line driving circuit 15. Further, the detection control unit 11 supplies various control signals such as a selection signal SEL to the signal line selection circuit 16.
  • the gate line drive circuit 15 is a circuit that drives a plurality of gate lines GCL (see FIG. 3) based on various control signals.
  • the gate line drive circuit 15 selects a plurality of gate lines GCL sequentially or simultaneously, and supplies a gate drive signal VGCL to the selected gate lines GCL. Thereby, the gate line driving circuit 15 selects a plurality of photodiodes PD connected to the gate line GCL.
  • the signal line selection circuit 16 is a switch circuit that selects a plurality of signal lines SGL (see FIG. 3) sequentially or simultaneously.
  • the signal line selection circuit 16 connects the selected signal line SGL and the AFE 48 based on the selection signal SEL supplied from the detection control unit 11. Thereby, the signal line selection circuit 16 outputs the detection signal Vdet of the photodiode PD to the detection unit 40.
  • the detection unit 40 includes an AFE 48, a signal processing unit 44, a coordinate extraction unit 45, a storage unit 46, and a detection timing control unit 47.
  • the detection timing control unit 47 controls the AFE 48, the signal processing unit 44, and the coordinate extraction unit 45 to operate in synchronization with each other based on the control signal supplied from the detection control unit 11.
  • the AFE 48 is a signal processing circuit having at least the functions of the detection signal amplification unit 42 and the A / D conversion unit 43.
  • the detection signal amplifier 42 amplifies the detection signal Vdet.
  • the A / D converter 43 converts the analog signal output from the detection signal amplifier 42 into a digital signal.
  • the signal processing unit 44 is a logic circuit that detects a predetermined physical quantity input to the sensor unit 10 based on the output signal of the AFE 48.
  • the signal processing unit 44 can detect irregularities on the surface of the finger or palm based on the signal from the AFE 48 when the finger contacts or approaches the detection surface.
  • the storage unit 46 temporarily stores the signal calculated by the signal processing unit 44.
  • the storage unit 46 may be, for example, a RAM (Random Access Memory), a register circuit, or the like.
  • the coordinate extraction unit 45 is a logic circuit that obtains the detected coordinates of the unevenness of the surface of the finger or the like when the contact or proximity of the finger is detected by the signal processing unit 44.
  • the coordinate extraction unit 45 combines the detection signals Vdet output from the photodiodes PD of the sensor unit 10 to generate two-dimensional information indicating the shape of the unevenness on the surface of the finger or the like.
  • the coordinate extracting unit 45 may output the detection signal Vdet as the sensor output Vo without calculating the detection coordinates.
  • FIG. 3 is a circuit diagram showing the fingerprint detection apparatus.
  • FIG. 4 is a circuit diagram showing the partial detection region.
  • FIG. 5 is a timing waveform diagram illustrating an operation example of the fingerprint detection apparatus.
  • the sensor unit 10 has a plurality of partial detection areas PAA arranged in a matrix.
  • the partial detection area PAA includes a photodiode PD, a capacitive element Ca, and a first switching element Tr.
  • the first switching element Tr is provided corresponding to the photodiode PD.
  • the first switching element Tr is configured by a thin film transistor.
  • the first switching element Tr is configured by an n-channel MOS (Metal Oxide Semiconductor) type TFT (Thin Film Transistor).
  • the gate of the first switching element Tr is connected to the gate line GCL.
  • the source of the first switching element Tr is connected to the signal line SGL.
  • the drain of the first switching element Tr is connected to the anode of the photodiode PD and the capacitive element Ca.
  • a power supply signal SVS is supplied from the power supply circuit 103 to the cathode of the photodiode PD. Further, the reference signal VR1 that is the initial potential of the capacitive element Ca is supplied from the power supply circuit 103 to the capacitive element Ca.
  • the fingerprint detection apparatus 1 can detect the signal according to the light quantity irradiated to the photodiode PD for each partial detection area PAA.
  • the gate line GCL extends in the first direction Dx and is connected to a plurality of partial detection areas PAA arranged in the first direction Dx.
  • the plurality of gate lines GCL1, GCL2,..., GCL8 are arranged in the second direction Dy and are connected to the gate line driving circuit 15, respectively.
  • the number of gate lines GCL is eight, it is merely an example, and eight or more, for example, 256 gate lines GCL may be arranged.
  • first direction Dx is one direction in a plane parallel to the insulating substrate 21, for example, a direction parallel to the gate line GCL.
  • the second direction Dy is one direction in a plane parallel to the insulating substrate 21 and is a direction orthogonal to the first direction Dx. Note that the second direction Dy may intersect the first direction Dx without being orthogonal.
  • the signal line SGL extends in the second direction Dy and is connected to a plurality of partial detection areas PAA arranged in the second direction Dy.
  • the plurality of signal lines SGL1, SGL2,..., SGL12 are arranged in the first direction Dx and connected to the signal line selection circuit 16 and the reset circuit 17, respectively.
  • the number of signal lines SGL is twelve, but is merely an example, and twelve or more, for example, 252 signal lines SGL may be arranged.
  • the sensor unit 10 is provided between the signal line selection circuit 16 and the reset circuit 17.
  • the signal line selection circuit 16 and the reset circuit 17 are not limited to this, and may be connected to ends of the signal lines SGL in the same direction.
  • the gate line driving circuit 15 receives various control signals such as a start signal STV, a clock signal CK, and a reset signal RST via the level shifter 151.
  • the gate line driving circuit 15 includes a plurality of second switching elements TrG (see FIG. 7) and a shift register (not shown).
  • the gate line driving circuit 15 sequentially selects the plurality of gate lines GCL1, GCL2,..., GCL8 in a time division manner by the operations of the shift register and the second switching element TrG.
  • the gate line drive circuit 15 supplies a gate drive signal VGCL to the plurality of first switching elements Tr via the selected gate line GCL. Thereby, a plurality of partial detection areas PAA arranged in the first direction Dx are selected as detection targets.
  • the signal line selection circuit 16 includes a plurality of selection signal lines Lsel, a plurality of output signal lines Lout, and a third switching element TrS.
  • the plurality of third switching elements TrS are provided corresponding to the plurality of signal lines SGL, respectively.
  • the six signal lines SGL1, SGL2,..., SGL6 are connected to a common output signal line Lout1.
  • the six signal lines SGL7, SGL8,..., SGL12 are connected to a common output signal line Lout2.
  • the output signal lines Lout1 and Lout2 are connected to the AFE 48, respectively.
  • the signal lines SGL1, SGL2,..., SGL6 are defined as first signal line blocks, and the signal lines SGL7, SGL8,.
  • the plurality of selection signal lines Lsel are respectively connected to the gates of the third switching elements TrS included in one signal line block. Further, one selection signal line Lsel is connected to the gates of the third switching elements TrS of the plurality of signal line blocks.
  • the selection signal lines Lsel1, Lsel2,..., Lsel6 are connected to the third switching elements TrS corresponding to the signal lines SGL1, SGL2,.
  • the selection signal line Lsel1 is connected to the third switching element TrS corresponding to the signal line SGL1 and the third switching element TrS corresponding to the signal line SGL7.
  • the selection signal line Lsel2 is connected to the third switching element TrS corresponding to the signal line SGL2 and the third switching element TrS corresponding to the signal line SGL8.
  • the control circuit 102 (see FIG. 1) sequentially supplies the selection signal SEL to the selection signal line Lsel via the level shifter 161. Thereby, the signal line selection circuit 16 sequentially selects the signal lines SGL in one signal line block in a time division manner by the operation of the third switching element TrS. In addition, the signal line selection circuit 16 selects the signal lines SGL one by one simultaneously in the plurality of signal line blocks. With such a configuration, the fingerprint detection apparatus 1 can reduce the number of ICs (Integrated Circuits) including the AFE 48 or the number of IC terminals.
  • ICs Integrated Circuits
  • the reset circuit 17 includes a reference signal line Lvr, a reset signal line Lrst, and a fourth switching element TrR.
  • the fourth switching element TrR is provided corresponding to the plurality of signal lines SGL.
  • the reference signal line Lvr is connected to one of the sources or drains of the plurality of fourth switching elements TrR.
  • the reset signal line Lrst is connected to the gates of the plurality of fourth switching elements TrR.
  • the control circuit 102 supplies the reset signal RST2 to the reset signal line Lrst via the level shifter 171. Thereby, the plurality of fourth switching elements TrR are turned on, and the plurality of signal lines SGL are electrically connected to the reference signal line Lvr.
  • the power supply circuit 103 supplies the reference signal VR1 to the reference signal line Lvr. As a result, the reference signal VR1 is supplied to the capacitive element Ca included in the plurality of partial detection areas PAA.
  • the fingerprint detection apparatus 1 has a reset period Prst, an exposure period Pex, and a readout period Pdet.
  • the power supply circuit 103 supplies the power supply signal SVS to the cathode of the photodiode PD over the reset period Prst, the exposure period Pex, and the readout period Pdet.
  • the control circuit 102 supplies the high-level voltage signal reference signal VR1 and the reset signal RST2 to the reset circuit 17.
  • the control circuit 102 supplies the start signal STV to the gate line driving circuit 15, and the reset period Prst starts.
  • the shift register included in the gate line driving circuit 15 sequentially selects the gate lines GCL based on the start signal STV, the clock signal CK, and the reset signal RST1.
  • the gate line driving circuit 15 sequentially supplies the gate driving signal VGCL to the gate line GCL.
  • the gate drive signal VGCL has a pulsed waveform having a high level voltage VGH and a low level voltage VGL.
  • 256 gate lines GCL are provided, and gate drive signals VGCL1,..., VGCL256 are sequentially supplied to each gate line GCL.
  • the capacitive elements Ca of all the partial detection areas PAA are sequentially electrically connected to the signal line SGL and supplied with the reference signal VR1.
  • the capacitance of the capacitive element Ca is reset.
  • the exposure period Pex starts.
  • the exposure periods Pex1,..., Pex256 are started at the timing when the gate drive signal VGCL changes from the high level voltage VGH to the low level voltage VGL in the reset period Prst.
  • the exposure periods Pex1,..., Pex256 end at the timing when the gate drive signal VGCL changes from the low level voltage VGL to the high level voltage VGH, respectively, in the readout period Pdet.
  • the length of exposure time in the exposure periods Pex1,..., Pex256 is equal.
  • the control circuit 102 sets the reset signal RST2 to a low level voltage at a timing before the read period Pdet starts. Thereby, the operation of the reset circuit 17 is stopped.
  • the gate line drive circuit 15 sequentially supplies gate drive signals VGCL1,..., VGCL256 to the gate line GCL.
  • the control circuit 102 sequentially supplies the selection signals SEL1,..., SEL6 to the signal line selection circuit 16 while the gate drive signal VGCL1 is at the high level voltage VGH.
  • the signal line SGL of the partial detection area PAA selected by the gate drive signal VGCL1 is connected to the AFE 48 sequentially or simultaneously.
  • the detection signal Vdet is supplied to the AFE 48.
  • the signal line selection circuit 16 sequentially selects the signal lines SGL for each period in which each gate drive signal VGCL is at the high level voltage VGH.
  • the fingerprint detection apparatus 1 can output the detection signals Vdet of all the partial detection areas PAA to the AFE 48 in the reading period Pdet.
  • the fingerprint detection apparatus 1 may perform fingerprint detection by repeatedly executing the reset period Prst, the exposure period Pex, and the readout period Pdet. Alternatively, the fingerprint detection apparatus 1 may start the detection operation at a timing when it is detected that a finger or the like has touched or approached the detection surface.
  • FIG. 6 is a plan view schematically showing a partial detection region of the fingerprint detection apparatus according to the first embodiment.
  • FIG. 7 is a sectional view taken along line VII-VII ′ of FIG.
  • a cross section taken along the line VII-VII ′ and a cross section of a part including the second switching element TrG in the peripheral area GA are shown schematically connected.
  • region GA is typically connected and shown.
  • the direction from the insulating substrate 21 toward the photodiode PD in the direction perpendicular to the surface of the insulating substrate 21 is “upper side”.
  • the direction from the photodiode PD toward the insulating substrate 21 is “lower side”.
  • “plan view” indicates a case where viewed from a direction perpendicular to the surface of the insulating substrate 21.
  • the partial detection area PAA is an area surrounded by the gate line GCL and the signal line SGL.
  • the gate line GCL includes a first gate line GCLA and a second gate line GCLB.
  • the first gate line GCLA is provided so as to overlap the second gate line GCLB.
  • the first gate line GCLA and the second gate line GCLB are provided in different layers via insulating layers (a third inorganic insulating layer 22c and a fourth inorganic insulating layer 22d (see FIG. 7)).
  • the first gate line GCLA and the second gate line GCLB are electrically connected at an arbitrary location, and a gate drive signal VGCL having the same potential is supplied.
  • At least one of the first gate line GCLA and the second gate line GCLB is connected to the gate line driving circuit 15.
  • the first gate line GCLA and the second gate line GCLB have different widths, but may have the same width.
  • the photodiode PD is provided in a region surrounded by the gate line GCL and the signal line SGL.
  • the photodiode PD includes a third semiconductor 31, an upper electrode 34, and a lower electrode 35.
  • the photodiode PD is, for example, a PIN (Positive Intrinsic Negative Diode) type photodiode.
  • the photodiode PD is laminated on the first organic insulating layer 23 a of the backplane 2 in the order of the lower electrode 35, the third semiconductor 31, and the upper electrode 34.
  • the backplane 2 is a drive circuit board that drives a sensor for each predetermined detection area.
  • the backplane 2 includes an insulating substrate 21, a first switching element Tr, a second switching element TrG, and various wirings provided on the insulating substrate 21.
  • the third semiconductor 31 is amorphous silicon (a-Si).
  • the third semiconductor 31 includes an i-type semiconductor 32a, a p-type semiconductor 32b, and an n-type semiconductor 32c.
  • the i-type semiconductor 32a, the p-type semiconductor 32b, and the n-type semiconductor 32c are specific examples of photoelectric conversion elements.
  • an n-type semiconductor 32c, an i-type semiconductor 32a, and a p-type semiconductor 32b are stacked in this order.
  • the opposite configuration that is, the p-type semiconductor 32b, the i-type semiconductor 32a, and the n-type semiconductor 32c may be stacked in this order.
  • the lower electrode 35 is an anode of the photodiode PD and is an electrode for reading the detection signal Vdet.
  • a metal material such as molybdenum (Mo) or aluminum (Al) is used.
  • the lower electrode 35 may be a laminated film in which a plurality of these metal materials are laminated.
  • the lower electrode 35 may be a conductive material having translucency such as ITO (Indium Tin Oxide).
  • n-type semiconductor 32c impurities are doped into a-Si to form an n + region.
  • p-type semiconductor 32b a-Si is doped with an impurity to form a p + region.
  • the i-type semiconductor 32a is a non-doped intrinsic semiconductor, for example, and has lower conductivity than the n-type semiconductor 32c and the p-type semiconductor 32b.
  • the upper electrode 34 is a cathode of the photodiode PD, and is an electrode for supplying the power signal SVS to the photoelectric conversion layer.
  • the upper electrode 34 is a translucent conductive layer such as ITO, and a plurality of upper electrodes 34 are provided for each photodiode PD.
  • a sixth inorganic insulating layer 22f and a seventh inorganic insulating layer 22g are provided on the first organic insulating layer 23a.
  • the sixth inorganic insulating layer 22 f covers the periphery of the upper electrode 34, and an opening is provided at a position overlapping the upper electrode 34.
  • the connection wiring 36 is connected to the upper electrode 34 at a portion of the upper electrode 34 where the sixth inorganic insulating layer 22f is not provided.
  • the seventh inorganic insulating layer 22g is provided on the sixth inorganic insulating layer 22f so as to cover the upper electrode 34 and the connection wiring 36.
  • a second organic insulating layer 23b which is a planarizing layer, is provided on the seventh inorganic insulating layer 22g.
  • the upper electrode 34 is connected to the power supply signal line Lvs via the connection wiring 36.
  • the power signal line Lvs is a wiring that supplies the power signal SVS to the photodiode PD.
  • the power supply signal line Lvs overlaps with the signal line SGL and extends in the second direction Dy.
  • the plurality of partial detection areas PAA arranged in the second direction Dy are connected to a common power signal line Lvs. With such a configuration, the opening of the partial detection area PAA can be increased.
  • the lower electrode 35, the third semiconductor 31, and the upper electrode 34 have a quadrangular shape in plan view. However, the present invention is not limited to this, and the shapes of the lower electrode 35, the third semiconductor 31, and the upper electrode 34 can be changed as appropriate.
  • the first switching element Tr is provided in the vicinity of the intersection of the gate line GCL and the signal line SGL.
  • the first switching element Tr includes a first semiconductor 61, a source electrode 62, a drain electrode 63, a first gate electrode 64A, and a second gate electrode 64B.
  • the first semiconductor 61 is an oxide semiconductor. More preferably, the 1st semiconductor 61 is a transparent amorphous oxide semiconductor (TAOS: Transparent Amorphous Oxide Semiconductor) among oxide semiconductors.
  • TAOS Transparent Amorphous Oxide Semiconductor
  • the leakage current of the first switching element Tr can be suppressed. That is, the first switching element Tr can reduce the leakage current from the non-selected partial detection area PAA in the read period Pdet shown in FIG. For this reason, the fingerprint detection apparatus 1 can improve the S / N ratio.
  • the first semiconductor 61 is provided along the first direction Dx and intersects the first gate electrode 64A and the second gate electrode 64B in plan view.
  • the first gate electrode 64A and the second gate electrode 64B are provided to be branched from the first gate line GCLA and the second gate line GCLB, respectively. In other words, portions of the first gate line GCLA and the second gate line GCLB that overlap the first semiconductor 61 function as the first gate electrode 64A and the second gate electrode 64B.
  • the first gate electrode 64A and the second gate electrode 64B are made of aluminum (Al), copper (Cu), silver (Ag), molybdenum (Mo), or an alloy thereof.
  • a channel region is formed in a portion of the first semiconductor 61 that overlaps the first gate electrode 64A and the second gate electrode 64B.
  • One end of the first semiconductor 61 is connected to the source electrode 62 through the contact hole H1.
  • the other end of the first semiconductor 61 is connected to the drain electrode 63 through the contact hole H2.
  • a portion of the signal line SGL that overlaps the first semiconductor 61 is the source electrode 62.
  • a portion of the third conductive layer 67 that overlaps with the first semiconductor 61 functions as the drain electrode 63.
  • the third conductive layer 67 is connected to the lower electrode 35 through the contact hole H3.
  • the first switching element Tr is provided on the insulating substrate 21.
  • the insulating substrate 21 is a glass substrate, for example.
  • the insulating substrate 21 may be a resin substrate or a resin film made of a resin such as polyimide.
  • the first switching element Tr including an oxide semiconductor is formed on the insulating substrate 21. For this reason, compared with the case where a semiconductor substrate such as a silicon substrate is used, the fingerprint detection apparatus 1 can easily increase the area of the detection area AA.
  • the second gate electrode 64B is provided on the insulating substrate 21 via the first inorganic insulating layer 22a and the second inorganic insulating layer 22b.
  • the inorganic insulating layers such as the first inorganic insulating layer 22a and the second inorganic insulating layer 22b, a silicon oxide film (SiO), a silicon nitride film (SiN), a silicon oxynitride film (SiON), or the like is used.
  • Each inorganic insulating layer is not limited to a single layer, and may be a laminated film.
  • the third inorganic insulating layer 22c is provided on the second inorganic insulating layer 22b so as to cover the second gate electrode 64B.
  • the first semiconductor 61, the first conductive layer 65, and the second conductive layer 66 are provided on the third inorganic insulating layer 22c.
  • the first conductive layer 65 is provided so as to cover an end portion of the first semiconductor 61 connected to the source electrode 62.
  • the second conductive layer 66 is provided so as to cover an end portion of the first semiconductor 61 connected to the drain electrode 63.
  • the fourth inorganic insulating layer 22d is provided on the third inorganic insulating layer 22c so as to cover the first semiconductor 61, the first conductive layer 65, and the second conductive layer 66.
  • the first gate electrode 64A is provided on the fourth inorganic insulating layer 22d.
  • the first semiconductor 61 is provided between the first gate electrode 64A and the second gate electrode 64B in the direction perpendicular to the insulating substrate 21. That is, the first switching element Tr has a so-called dual gate structure. However, the first switching element Tr may have a top gate structure in which the first gate electrode 64A is provided and the second gate electrode 64B is not provided.
  • the first gate electrode 64A is not provided, and only the second gate electrode 64B is provided.
  • a bottom gate structure may be provided.
  • the fifth inorganic insulating layer 22e is provided on the fourth inorganic insulating layer 22d so as to cover the first gate electrode 64A.
  • the source electrode 62 (signal line SGL) and the drain electrode 63 (third conductive layer 67) are provided on the fifth inorganic insulating layer 22e.
  • the drain electrode 63 is the third conductive layer 67 provided on the first semiconductor 61 via the fourth inorganic insulating layer 22d and the fifth inorganic insulating layer 22e.
  • a contact hole H1 and a contact hole H2 are provided in the fourth inorganic insulating layer 22d and the fifth inorganic insulating layer 22e.
  • the first conductive layer 65 is exposed at the bottom of the contact hole H1.
  • the source electrode 62 is electrically connected to the first semiconductor 61 through the contact hole H1 and the first conductive layer 65. Similarly, the second conductive layer 66 is exposed at the bottom of the contact hole H2.
  • the drain electrode 63 is electrically connected to the first semiconductor 61 through the contact hole H2 and the second conductive layer 66.
  • the first conductive layer 65 is provided between the source electrode 62 and the first semiconductor 61 at least in a portion overlapping with the bottom of the contact hole H 1, and is in contact with the first semiconductor 61.
  • the second conductive layer 66 is provided between the drain electrode 63 and the first semiconductor 61 at least in a portion overlapping with the bottom of the contact hole H ⁇ b> 2 and is in contact with the first semiconductor 61. Since the first conductive layer 65 and the second conductive layer 66 are provided, the fingerprint detection device 1 indicates that the first semiconductor 61 is removed by the etching solution when the contact holes H1 and H2 are formed by etching. Can be suppressed. That is, since the fingerprint detection apparatus 1 can form the first switching element Tr in the detection area AA and the second switching element TrG in the peripheral area GA in the same process, the manufacturing cost can be suppressed.
  • the first conductive layer 65, the second conductive layer 66, and the third conductive layer 67 are made of a metal material such as aluminum (Al), copper (Cu), silver (Ag), molybdenum (Mo), or an alloy thereof.
  • the first conductive layer 65 and the second conductive layer 66 may be any conductive material that suppresses the progress of etching when the contact holes H1 and H2 are formed.
  • the third conductive layer 67 is provided in a region overlapping with the photodiode PD in plan view.
  • the third conductive layer 67 is also provided above the first semiconductor 61, the first gate electrode 64A, and the second gate electrode 64B. That is, the third conductive layer 67 is provided between the first gate electrode 64 ⁇ / b> A and the lower electrode 35 in the direction perpendicular to the insulating substrate 21. Accordingly, the third conductive layer 67 has a function as a protective layer for protecting the first switching element Tr.
  • the second conductive layer 66 extends opposite to the third conductive layer 67 in a region that does not overlap the first semiconductor 61.
  • the fourth conductive layer 68 is provided on the fourth inorganic insulating layer 22d in a region that does not overlap with the first semiconductor 61.
  • the fourth conductive layer 68 is provided between the second conductive layer 66 and the third conductive layer 67. Thereby, a capacitance is formed between the second conductive layer 66 and the fourth conductive layer 68, and a capacitance is formed between the third conductive layer 67 and the fourth conductive layer 68.
  • the capacitance formed by the second conductive layer 66, the third conductive layer 67, and the fourth conductive layer 68 is the capacitance of the capacitive element Ca shown in FIG.
  • the first organic insulating layer 23a is provided on the fifth inorganic insulating layer 22e so as to cover the source electrode 62 (signal line SGL) and the drain electrode 63 (third conductive layer 67).
  • the first organic insulating layer 23a is a planarization layer that planarizes unevenness formed by the first switching element Tr and various conductive layers.
  • the photodiode PD is provided on the first organic insulating layer 23a.
  • the lower electrode 35 is electrically connected to the third conductive layer 67 through a contact hole H3 provided in the first organic insulating layer 23a. That is, the third conductive layer 67 is electrically connected to the lower electrode 35 that is the anode of the photodiode PD, and is provided between the photodiode PD and the first gate electrode 64A of the first switching element Tr. .
  • the second switching element TrG of the gate line driving circuit 15 is provided in the peripheral area GA.
  • the second switching element TrG is provided on the same insulating substrate 21 as the first switching element Tr.
  • the second switching element TrG includes a second semiconductor 81, a source electrode 82, a drain electrode 83, and a gate electrode 84.
  • the second semiconductor 81 is polysilicon. More preferably, the second semiconductor 81 is low-temperature polysilicon (hereinafter referred to as LTPS (Low Temperature Polycrystalline Silicone)).
  • the second switching element TrG using LTPS can be manufactured at a process temperature of 600 ° C. or less. Therefore, circuits such as the gate line driving circuit 15 and the signal line selection circuit 16 can be formed on the same substrate as the first switching element Tr.
  • Polysilicon has higher carrier mobility than a-Si. Therefore, the fingerprint detection apparatus 1 can reduce the size of the gate line driving circuit 15 by using polysilicon for the second switching element TrG. As a result, the fingerprint detection apparatus 1 can reduce the area of the peripheral region GA.
  • the second switching element TrG using polysilicon is more reliable than a-Si.
  • the second semiconductor 81 is provided on the first inorganic insulating layer 22a. That is, the first semiconductor 61 of the first switching element Tr is provided at a position farther from the insulating substrate 21 than the second semiconductor 81 of the second switching element TrG in the direction perpendicular to the insulating substrate 21. Thereby, the second semiconductor 81 made of polysilicon and the first semiconductor 61 made of an oxide semiconductor can be formed on the same insulating substrate 21.
  • the gate electrode 84 is provided on the upper side of the second semiconductor 81 through the second inorganic insulating layer 22b.
  • the gate electrode 84 is provided in the same layer as the second gate electrode 64B.
  • the second switching element TrG has a so-called top gate structure. However, the second switching element TrG may have a dual gate structure or a bottom gate structure.
  • the source electrode 82 and the drain electrode 83 are provided on the fifth inorganic insulating layer 22e.
  • the source electrode 82 and the drain electrode 83 are provided in the same layer as the source electrode 62 and the drain electrode 63 of the first switching element Tr.
  • the contact holes H4 and H5 are provided from the second inorganic insulating layer 22b to the fifth inorganic insulating layer 22e.
  • the source electrode 82 is electrically connected to the second semiconductor 81 through the contact hole H4.
  • the drain electrode 83 is electrically connected to the second semiconductor 81 through the contact hole H5.
  • the contact holes H4 and H5 are formed in four inorganic insulating layers (second inorganic insulating layer 22b to fifth inorganic insulating layer 22e), and the contact holes H1 and H2 are two inorganic insulating layers (fourth inorganic insulating layer). A layer 22d and a fifth inorganic insulating layer 22e). That is, the contact holes H4 and H5 are longer in the direction perpendicular to the insulating substrate 21 than the contact holes H1 and H2. Even in this case, since the first conductive layer 65 and the second conductive layer 66 are provided in the first switching element Tr, the fingerprint detection device 1 uses the contact holes H1 and H2 and the contact holes H4 and H5. Can be formed in the same process.
  • the 3rd switching element TrS which the signal line selection circuit 16 shown in FIG. 3 has can also be set as the structure similar to 2nd switching element TrG. That is, the semiconductor of the third switching element TrS is polysilicon, and more preferably LTPS. In this case, the fingerprint detection apparatus 1 can suppress the circuit scale of the signal line selection circuit 16. Without being limited thereto, the semiconductor of the third switching element TrS may be an oxide semiconductor containing TAOS.
  • the fourth switching element TrR included in the reset circuit 17 illustrated in FIG. 3 can have the same configuration as the second switching element TrG. That is, the semiconductor of the fourth switching element TrR is polysilicon, more preferably LTPS. In this case, the fingerprint detection apparatus 1 can suppress the circuit scale of the reset circuit 17. Without being limited thereto, the semiconductor of the fourth switching element TrR may be an oxide semiconductor containing TAOS.
  • the terminal portion 72 is provided at a position different from the area where the gate line driving circuit 15 is provided in the peripheral area GA.
  • the terminal portion 72 includes a first terminal conductive layer 73, a second terminal conductive layer 74, a third terminal conductive layer 75, and a fourth terminal conductive layer 76.
  • the first terminal conductive layer 73 is provided on the second inorganic insulating layer 22b in the same layer as the second gate electrode 64B.
  • the contact hole H6 is provided by communicating the third inorganic insulating layer 22c, the fourth inorganic insulating layer 22d, the fifth inorganic insulating layer 22e, and the first organic insulating layer 23.
  • the second terminal conductive layer 74, the third terminal conductive layer 75, and the fourth terminal conductive layer 76 are stacked in this order in the contact hole H6, and are electrically connected to the first terminal conductive layer 73.
  • the second terminal conductive layer 74 can be formed by the same process using the same material as the third conductive layer 67 and the like.
  • the third terminal conductive layer 75 can be formed by the same process using the same material as the lower electrode 35.
  • the fourth terminal conductive layer 76 can be formed in the same process using the same material as the connection wiring 36 and the power supply signal line Lvs (see FIG. 6).
  • terminal part 72 is shown in FIG. 7, a plurality of terminal parts 72 are arranged at intervals.
  • the plurality of terminal portions 72 are electrically connected to the flexible printed circuit board 71 (see FIG. 1) by, for example, ACF (Anisotropic Conductive Film) or the like.
  • the fingerprint detection apparatus 1 includes a plurality of insulating substrates 21 and a plurality of photoelectric conversion elements (arranged in the detection area AA of the insulating substrate 21) that output signals corresponding to the light emitted to each of them.
  • Photodiode PD a first switching element Tr provided corresponding to each of the plurality of photoelectric conversion elements and having a first semiconductor 61 made of an oxide semiconductor, and a first direction Dx connected to the first switching element Tr
  • a plurality of gate lines GCL extending to the first switching element Tr, a plurality of signal lines SGL extending in a second direction Dy connected to the first switching element Tr and intersecting the first direction Dx, and a second semiconductor 81 made of polysilicon.
  • a gate line driving circuit 15 including a second switching element TrG having a gate electrode GCL provided in a peripheral region GA outside the detection region AA and driving a plurality of gate lines GCL; A.
  • the first switching element Tr including an oxide semiconductor is formed on the insulating substrate 21.
  • the fingerprint detection apparatus 1 can easily increase the area of the detection area AA.
  • the first switching element Tr provided in the photoelectric conversion element photodiode PD includes a first semiconductor made of an oxide semiconductor and can suppress leakage current. For this reason, the fingerprint detection apparatus 1 can improve the SN ratio.
  • the second switching element TrG in the peripheral region includes the second semiconductor 81 made of polysilicon and has high carrier mobility. For this reason, the circuit scale of the gate line driving circuit 15 can be suppressed. As a result, the area of the peripheral region GA can be reduced. Further, since the gate line driving circuit 15 is provided on the insulating substrate 21, the circuit scale of the IC constituting the control circuit 102 can be reduced.
  • FIG. 8 is a cross-sectional view showing a schematic cross-sectional configuration of the fingerprint detection apparatus according to the second embodiment.
  • the drain electrode 63 is a third conductive layer 67 provided on the first semiconductor 61 via the fourth inorganic insulating layer 22d and the fifth inorganic insulating layer 22e.
  • the third conductive layer 67 also serves as the lower electrode 35 that is the anode of the photodiode PD.
  • the portion overlapping the third semiconductor 31 is the lower electrode 35
  • the portion overlapping the first semiconductor 61 is the drain electrode 63.
  • the photodiode PD is provided on the fifth inorganic insulating layer 22e.
  • the sixth inorganic insulating layer 22f is provided on the fifth inorganic insulating layer 22e so as to cover the source electrode 62 (signal line SGL) and the drain electrode 63 (third conductive layer 67).
  • the sixth inorganic insulating layer 22f is also provided so as to cover the source electrode 82 and the drain electrode 83 of the second switching element TrG.
  • the sixth inorganic insulating layer 22 f covers the periphery of the third semiconductor 31 and has an opening at a position overlapping the third semiconductor 31.
  • the third semiconductor 31 is connected to the upper electrode 34 in a portion of the third semiconductor 31 where the sixth inorganic insulating layer 22f is not provided.
  • the seventh inorganic insulating layer 22g is provided to cover the sixth inorganic insulating layer 22f and the upper electrode 34.
  • a second organic insulating layer 23b which is a planarizing layer, is provided on the seventh inorganic insulating layer 22g. That is, in this embodiment, since the first organic insulating layer 23a shown in FIG. 7 can be omitted, the fingerprint detection device 1A can be thinned.
  • the upper electrode 34 is ITO having translucency, it may be provided over a plurality of partial detection areas PAA.
  • the upper electrode 34 may be provided continuously on the third semiconductor 31 and the sixth inorganic insulating layer 22 f to connect the plurality of third semiconductors 31.
  • the terminal portion 72 has a fifth terminal conductive layer 77 and a sixth terminal conductive layer 78.
  • the contact hole H6 is provided in the sixth inorganic insulating layer 22f and the seventh inorganic insulating layer 22g.
  • the fifth terminal conductive layer 77 and the sixth terminal conductive layer 78 are provided along the inner wall and bottom of the contact hole H6.
  • the third conductive layer 67 extends to the peripheral region GA, and is connected to the sixth inorganic insulating layer 22f at the bottom of the contact hole H6.
  • ITO having translucency is used for the sixth inorganic insulating layer 22f and the seventh inorganic insulating layer 22g.
  • the sixth inorganic insulating layer 22 f can be formed in the same process as the upper electrode 34.
  • the photodiode PD is provided in a region that does not overlap the first switching element Tr.
  • the third conductive layer 67 is also provided at a position that does not overlap with the first gate electrode 64A.
  • the second conductive layer 66 is also provided at a position that covers the end portion of the first semiconductor 61 and does not overlap the photodiode PD and the fourth conductive layer 68.
  • the capacitance formed between the third conductive layer 67 and the fourth conductive layer 68 is the capacitance of the capacitive element Ca shown in FIG.
  • FIG. 9 is a cross-sectional view showing a schematic cross-sectional configuration of a fingerprint detection apparatus according to a modification of the second embodiment.
  • the fingerprint detection device 1 ⁇ / b> B according to this modification is different from the fingerprint detection device 1 ⁇ / b> A shown in FIG. 8 in that a connection wiring 36 is provided on the upper electrode 34.
  • the upper electrode 34 is provided for each partial detection area PAA.
  • the upper electrode 34 is connected to the power supply signal line Lvs (see FIG. 6) via the connection wiring 36.
  • the sixth terminal conductive layer 78 is provided on the seventh inorganic insulating layer 22g, and is connected to the fifth terminal conductive layer 77 through the contact hole H6.
  • FIG. 10 is a cross-sectional view showing a schematic cross-sectional configuration of the fingerprint detection apparatus according to the third embodiment.
  • the sixth inorganic insulating layer 22f and the seventh inorganic insulating layer 22g are provided to cover the first switching element Tr and the second switching element TrG.
  • the photodiode PD is provided on the seventh inorganic insulating layer 22g.
  • An eighth inorganic insulating layer 22h and a ninth inorganic insulating layer 22i are provided on the seventh inorganic insulating layer 22g so as to cover the photodiode PD.
  • a contact hole H7 is provided in the sixth inorganic insulating layer 22f and the seventh inorganic insulating layer 22g.
  • the lower electrode 35 of the photodiode PD is electrically connected to the third conductive layer 67 through the contact hole H7.
  • the fourth conductive layer 68 is provided on the sixth inorganic insulating layer 22f in a region overlapping with the photodiode PD.
  • the fourth conductive layer 68 is provided between the lower electrode 35 and the third conductive layer 67. Thereby, a capacitance is formed between the lower electrode 35 and the fourth conductive layer 68, and a capacitance is formed between the third conductive layer 67 and the fourth conductive layer 68.
  • the fifth terminal conductive layer 77 of the terminal portion 72 is provided in the same layer as the fourth conductive layer 68, and the same metal material as that of the fourth conductive layer 68 is used.
  • the sixth terminal conductive layer 78 is provided in the same layer as the lower electrode 35, and the same metal material as that of the lower electrode 35 is used.
  • a seventh terminal conductive layer 79 is provided on the sixth terminal conductive layer 78.
  • the seventh terminal conductive layer 79 is made of, for example, light-transmitting ITO.
  • FIG. 11 is a cross-sectional view illustrating a schematic cross-sectional configuration of the display device according to the fourth embodiment.
  • the display device 120 includes a fingerprint detection device 1, a display panel 121, a touch panel 122, and a cover glass 123.
  • the display panel 121 may be, for example, an organic EL display panel (OLED: Organic Light Emitting Diode) using a light emitting element as a display element or an inorganic EL display ( ⁇ -LED, Mini-LED).
  • OLED Organic Light Emitting Diode
  • the display panel 20 is a liquid crystal display (LCD: Liquid Crystal Display) using a liquid crystal element as a display element, or an electrophoretic display panel (EPD: Electrophoretic Display) using an electrophoretic element as a display element. Also good. Further, although the amorphous silicon material is used as the photoelectric conversion element used in the fingerprint detection apparatus 1, an organic material or the like may be used instead.
  • the display panel 121 has a first main surface 121a and a second main surface 121b opposite to the first main surface 121a.
  • the first main surface 121a is a surface on which an image is displayed by irradiating light L1 from the display element toward the cover glass 123.
  • the first main surface 121a has a display area DA for displaying an image.
  • the touch panel 122 detects a finger Fg that is in contact with or close to the surface of the cover glass 123 by, for example, a capacitance method.
  • the touch panel 122 has translucency and can transmit light L1 and light L2 reflected from the interface between the cover glass 123 and air.
  • the display device 120 may be configured without the touch panel 122.
  • the display panel 121 may be integrated with the touch panel 122 or may incorporate the function of the touch panel 122.
  • the cover glass 123 is a member for protecting the display panel 121 and the like, and covers the display panel 121 and the like.
  • the cover glass 123 is a glass substrate, for example. Note that the present invention is not limited to the cover glass 123, and a resin substrate or the like may be provided on the touch panel 122.
  • the fingerprint detection device 1 is provided to face the second main surface 121b of the display panel 121.
  • the fingerprint detection apparatus 1 can detect irregularities on the surface of the finger Fg by detecting the light L2 reflected at the interface between the cover glass 123 and air. Since the fingerprint detection apparatus 1 can be easily increased in area, the detection area AA of the fingerprint detection apparatus 1 is provided to face the entire display area DA of the display panel 121. However, the present invention is not limited to this, and the detection area AA may face a part of the display area DA of the display panel 121.
  • the fingerprint detection apparatus 1 shown in the first to fourth embodiments and the modifications is not limited to the detection of fingerprints, but can be applied to the detection of information about other living bodies.
  • the fingerprint detection apparatus 1 can be applied to a detection apparatus that detects, for example, a finger Fg, a blood vessel image (vein pattern) of a palm, a pulse wave, a pulse, a blood oxygen concentration, and the like.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Multimedia (AREA)
  • General Engineering & Computer Science (AREA)
  • Medical Informatics (AREA)
  • General Health & Medical Sciences (AREA)
  • Heart & Thoracic Surgery (AREA)
  • Pathology (AREA)
  • Molecular Biology (AREA)
  • Surgery (AREA)
  • Animal Behavior & Ethology (AREA)
  • Biomedical Technology (AREA)
  • Public Health (AREA)
  • Veterinary Medicine (AREA)
  • Biophysics (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Image Input (AREA)
  • Measurement Of The Respiration, Hearing Ability, Form, And Blood Characteristics Of Living Organisms (AREA)
  • Position Input By Displaying (AREA)

Abstract

指紋検出装置は、絶縁基板と、絶縁基板の検出領域に配列され、それぞれに照射された光に応じた信号を出力する複数の光電変換素子と、複数の光電変換素子のそれぞれに対応して設けられ、酸化物半導体からなる第１半導体を有する第１スイッチング素子と、第１スイッチング素子に接続され第１方向に延在する複数のゲート線と、第１スイッチング素子に接続され第１方向と交差する第２方向に延在する複数の信号線と、ポリシリコンからなる第２半導体を有する第２スイッチング素子を含み、検出領域の外側の周辺領域に設けられて複数のゲート線を駆動するゲート線駆動回路と、を有する。

Description

指紋検出装置及び表示装置
　本発明は、指紋検出装置及び表示装置に関する。
　近年、個人認証等に用いられる指紋センサとして、光学式の指紋センサが知られている（例えば、特許文献１）。光学式の指紋センサは、照射される光量に応じて出力される信号が変化する光電変換素子を有する。特許文献１に記載されている指紋センサは、フォトダイオード等の光電変換素子が半導体基板上に複数配列されている。
米国特許出願公開第２０１８／００１２０６９号明細書
　半導体基板を用いた指紋センサは、指紋を検出する検出領域の面積を大きくすることが困難となる可能性がある。また、検出領域の面積を大きくする場合、指紋センサを駆動する駆動回路の規模が大きくなる。このため、指紋センサの製造コストが増大する可能性がある。
　本発明は、検出領域の面積を大きくすることが可能な指紋検出装置及び表示装置を提供することを目的とする。
　本発明の一態様の指紋検出装置は、絶縁基板と、前記絶縁基板の検出領域に配列され、それぞれに照射された光に応じた信号を出力する複数の光電変換素子と、複数の前記光電変換素子のそれぞれに対応して設けられ、酸化物半導体からなる第１半導体を有する第１スイッチング素子と、前記第１スイッチング素子に接続され第１方向に延在する複数のゲート線と、前記第１スイッチング素子に接続され前記第１方向と交差する第２方向に延在する複数の信号線と、ポリシリコンからなる第２半導体を有する第２スイッチング素子を含み、前記検出領域の外側の周辺領域に設けられて複数の前記ゲート線を駆動するゲート線駆動回路と、を有する。
　本発明の一態様の表示装置は、上記の指紋検出装置と、画像を表示するための表示素子を有し、前記指紋検出装置と対向して配置される表示パネルと、を有する。
図１は、第１実施形態に係る指紋検出装置を示す平面図である。 図２は、第１実施形態に係る指紋検出装置の構成例を示すブロック図である。 図３は、指紋検出装置を示す回路図である。 図４は、部分検出領域を示す回路図である。 図５は、指紋検出装置の動作例を表すタイミング波形図である。 図６は、第１実施形態に係る指紋検出装置の部分検出領域を模式的に示す平面図である。 図７は、図６のＶＩＩ－ＶＩＩ’線に沿う断面図である。 図８は、第２実施形態に係る指紋検出装置の概略断面構成を示す断面図である。 図９は、第２実施形態の変形例に係る指紋検出装置の概略断面構成を示す断面図である。 図１０は、第３実施形態に係る指紋検出装置の概略断面構成を示す断面図である。 図１１は、第４実施形態に係る表示装置の概略断面構成を示す断面図である。
　発明を実施するための形態（実施形態）につき、図面を参照しつつ詳細に説明する。以下の実施形態に記載した内容により本発明が限定されるものではない。また、以下に記載した構成要素には、当業者が容易に想定できるもの、実質的に同一のものが含まれる。さらに、以下に記載した構成要素は適宜組み合わせることが可能である。なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。
（第１実施形態）
　図１は、第１実施形態に係る指紋検出装置を示す平面図である。図２は、第１実施形態に係る指紋検出装置の構成例を示すブロック図である。図１に示すように、指紋検出装置１は、絶縁基板２１と、センサ部１０と、ゲート線駆動回路１５と、信号線選択回路１６と、アナログフロントエンド回路（以下、ＡＦＥ（Analog　Front　End）と表す）４８と、制御回路１０２と、電源回路１０３と、を有する。
　図１に示すように、絶縁基板２１には、フレキシブルプリント基板７１を介して制御基板１０１が電気的に接続される。フレキシブルプリント基板７１には、ＡＦＥ４８が設けられている。制御基板１０１には、制御回路１０２及び電源回路１０３が設けられている。制御回路１０２は、例えばＦＰＧＡ（Field　Programmable　Gate　Array）である。制御回路１０２は、センサ部１０、ゲート線駆動回路１５及び信号線選択回路１６に制御信号を供給して、センサ部１０の検出動作を制御する。電源回路１０３は、電源信号ＳＶＳ（図４参照）等の電圧信号をセンサ部１０及びゲート線駆動回路１５に供給する。
　図１に示すように、絶縁基板２１は、検出領域ＡＡと、周辺領域ＧＡとを有する。検出領域ＡＡは、センサ部１０が有する複数のフォトダイオードＰＤ（図４参照）と重なる領域である。周辺領域ＧＡは、検出領域ＡＡの外側の領域であり、フォトダイオードＰＤと重ならない領域である。ゲート線駆動回路１５及び信号線選択回路１６は、周辺領域ＧＡに設けられる。
　図２に示すように、指紋検出装置１は、さらに検出制御部１１と検出部４０と、有する。検出制御部１１の機能の一部又は全部は、制御回路１０２に含まれる。また、検出部４０のうち、ＡＦＥ４８以外の機能の一部又は全部は、制御回路１０２に含まれる。
　センサ部１０は、光電変換素子であるフォトダイオードＰＤを有する光センサである。センサ部１０が有するフォトダイオードＰＤは、照射される光に応じた電気信号を、検出信号Ｖｄｅｔとして信号線選択回路１６に出力する。また、センサ部１０は、ゲート線駆動回路１５から供給されるゲート駆動信号ＶＧＣＬに従って検出を行う。
　検出制御部１１は、ゲート線駆動回路１５、信号線選択回路１６及び検出部４０にそれぞれ制御信号を供給し、これらの動作を制御する回路である。検出制御部１１は、スタート信号ＳＴＶ、クロック信号ＣＫ、リセット信号ＲＳＴ１等の各種制御信号をゲート線駆動回路１５に供給する。また、検出制御部１１は、選択信号ＳＥＬ等の各種制御信号を信号線選択回路１６に供給する。
　ゲート線駆動回路１５は、各種制御信号に基づいて複数のゲート線ＧＣＬ（図３参照）を駆動する回路である。ゲート線駆動回路１５は、複数のゲート線ＧＣＬを順次又は同時に選択し、選択されたゲート線ＧＣＬにゲート駆動信号ＶＧＣＬを供給する。これにより、ゲート線駆動回路１５は、ゲート線ＧＣＬに接続された複数のフォトダイオードＰＤを選択する。
　信号線選択回路１６は、複数の信号線ＳＧＬ（図３参照）を順次又は同時に選択するスイッチ回路である。信号線選択回路１６は、検出制御部１１から供給される選択信号ＳＥＬに基づいて、選択された信号線ＳＧＬとＡＦＥ４８とを接続する。これにより、信号線選択回路１６は、フォトダイオードＰＤの検出信号Ｖｄｅｔを検出部４０に出力する。
　検出部４０は、ＡＦＥ４８と、信号処理部４４と、座標抽出部４５と、記憶部４６と、検出タイミング制御部４７と、を備える。検出タイミング制御部４７は、検出制御部１１から供給される制御信号に基づいて、ＡＦＥ４８と、信号処理部４４と、座標抽出部４５と、が同期して動作するように制御する。
　ＡＦＥ４８は、少なくとも検出信号増幅部４２及びＡ／Ｄ変換部４３の機能を有する信号処理回路である。検出信号増幅部４２は、検出信号Ｖｄｅｔを増幅する。Ａ／Ｄ変換部４３は、検出信号増幅部４２から出力されるアナログ信号をデジタル信号に変換する。
　信号処理部４４は、ＡＦＥ４８の出力信号に基づいて、センサ部１０に入力された所定の物理量を検出する論理回路である。信号処理部４４は、指が検出面に接触又は近接した場合に、ＡＦＥ４８からの信号に基づいて指や掌の表面の凹凸を検出できる。
　記憶部４６は、信号処理部４４で演算された信号を一時的に保存する。記憶部４６は、例えばＲＡＭ（Random　Access　Memory）、レジスタ回路等であってもよい。
　座標抽出部４５は、信号処理部４４において指の接触又は近接が検出されたときに、指等の表面の凹凸の検出座標を求める論理回路である。座標抽出部４５は、センサ部１０の各フォトダイオードＰＤから出力される検出信号Ｖｄｅｔを組み合わせて、指等の表面の凹凸の形状を示す二次元情報を生成する。なお、座標抽出部４５は、検出座標を算出せずにセンサ出力Ｖｏとして検出信号Ｖｄｅｔを出力してもよい。
　次に、指紋検出装置１の回路構成例及び動作例について説明する。図３は、指紋検出装置を示す回路図である。図４は、部分検出領域を示す回路図である。図５は、指紋検出装置の動作例を表すタイミング波形図である。
　図３に示すように、センサ部１０は、マトリクス状に配列された複数の部分検出領域ＰＡＡを有する。図４に示すように、部分検出領域ＰＡＡは、フォトダイオードＰＤと、容量素子Ｃａと、第１スイッチング素子Ｔｒとを含む。第１スイッチング素子Ｔｒは、フォトダイオードＰＤに対応して設けられる。第１スイッチング素子Ｔｒは、薄膜トランジスタにより構成されるものであり、この例では、ｎチャネルのＭＯＳ（Metal　Oxide　Semiconductor）型のＴＦＴ（Thin　Film　Transistor）で構成されている。第１スイッチング素子Ｔｒのゲートはゲート線ＧＣＬに接続される。第１スイッチング素子Ｔｒのソースは信号線ＳＧＬに接続される。第１スイッチング素子Ｔｒのドレインは、フォトダイオードＰＤのアノード及び容量素子Ｃａに接続される。
　フォトダイオードＰＤのカソードには、電源回路１０３から電源信号ＳＶＳが供給される。また、容量素子Ｃａには、電源回路１０３から、容量素子Ｃａの初期電位となる基準信号ＶＲ１が供給される。
　部分検出領域ＰＡＡに光が照射されると、フォトダイオードＰＤには光量に応じた電流が流れ、これにより容量素子Ｃａに電荷が蓄積される。第１スイッチング素子Ｔｒがオンになると、容量素子Ｃａに蓄積された電荷に応じて、信号線ＳＧＬに電流が流れる。信号線ＳＧＬは、信号線選択回路１６を介してＡＦＥ４８に接続される。これにより、指紋検出装置１は、部分検出領域ＰＡＡごとに、フォトダイオードＰＤに照射される光の光量に応じた信号を検出できる。
　図３に示すように、ゲート線ＧＣＬは、第１方向Ｄｘに延在し、第１方向Ｄｘに配列された複数の部分検出領域ＰＡＡと接続される。また、複数のゲート線ＧＣＬ１、ＧＣＬ２、…、ＧＣＬ８は、第２方向Ｄｙに配列され、それぞれゲート線駆動回路１５に接続される。なお、以下の説明において、複数のゲート線ＧＣＬ１、ＧＣＬ２、…、ＧＣＬ８を区別して説明する必要がない場合には、単にゲート線ＧＣＬと表す。ゲート線ＧＣＬの数は８本であるが、あくまで一例であり、ゲート線ＧＣＬは、８本以上、例えば２５６本配列されていてもよい。
　なお、第１方向Ｄｘは、絶縁基板２１と平行な面内の一方向であり、例えば、ゲート線ＧＣＬと平行な方向である。また、第２方向Ｄｙは、絶縁基板２１と平行な面内の一方向であり、第１方向Ｄｘと直交する方向である。なお、第２方向Ｄｙは、第１方向Ｄｘと直交しないで交差してもよい。
　信号線ＳＧＬは、第２方向Ｄｙに延在し、第２方向Ｄｙに配列された複数の部分検出領域ＰＡＡに接続される。また、複数の信号線ＳＧＬ１、ＳＧＬ２、…、ＳＧＬ１２は、第１方向Ｄｘに配列されて、それぞれ信号線選択回路１６及びリセット回路１７に接続される。信号線ＳＧＬの数は１２本であるが、あくまで一例であり、信号線ＳＧＬは、１２本以上、例えば２５２本配列されていてもよい。また、図３では、信号線選択回路１６とリセット回路１７との間にセンサ部１０が設けられている。これに限定されず、信号線選択回路１６とリセット回路１７とは、信号線ＳＧＬの同じ方向の端部にそれぞれ接続されていてもよい。
　ゲート線駆動回路１５は、スタート信号ＳＴＶ、クロック信号ＣＫ、リセット信号ＲＳＴ等の各種制御信号を、レベルシフタ１５１を介して受け取る。ゲート線駆動回路１５は、複数の第２スイッチング素子ＴｒＧ（図７参照）と、シフトレジスタ（図示しない）とを有している。ゲート線駆動回路１５は、シフトレジスタ及び第２スイッチング素子ＴｒＧの動作により、複数のゲート線ＧＣＬ１、ＧＣＬ２、…、ＧＣＬ８を時分割的に順次選択する。ゲート線駆動回路１５は、選択されたゲート線ＧＣＬを介して、複数の第１スイッチング素子Ｔｒにゲート駆動信号ＶＧＣＬを供給する。これにより、第１方向Ｄｘに配列された複数の部分検出領域ＰＡＡが、検出対象として選択される。
　信号線選択回路１６は、複数の選択信号線Ｌｓｅｌと、複数の出力信号線Ｌｏｕｔと、第３スイッチング素子ＴｒＳと、を有する。複数の第３スイッチング素子ＴｒＳは、それぞれ複数の信号線ＳＧＬに対応して設けられている。６本の信号線ＳＧＬ１、ＳＧＬ２、…、ＳＧＬ６は、共通の出力信号線Ｌｏｕｔ１に接続される。６本の信号線ＳＧＬ７、ＳＧＬ８、…、ＳＧＬ１２は、共通の出力信号線Ｌｏｕｔ２に接続される。出力信号線Ｌｏｕｔ１、Ｌｏｕｔ２は、それぞれＡＦＥ４８に接続される。
　ここで、信号線ＳＧＬ１、ＳＧＬ２、…、ＳＧＬ６を第１信号線ブロックとし、信号線ＳＧＬ７、ＳＧＬ８、…、ＳＧＬ１２を第２信号線ブロックとする。複数の選択信号線Ｌｓｅｌは、１つの信号線ブロックに含まれる第３スイッチング素子ＴｒＳのゲートにそれぞれ接続される。また、１本の選択信号線Ｌｓｅｌは、複数の信号線ブロックの第３スイッチング素子ＴｒＳのゲートに接続される。具体的には、選択信号線Ｌｓｅｌ１、Ｌｓｅｌ２、…、Ｌｓｅｌ６は、信号線ＳＧＬ１、ＳＧＬ２、…、ＳＧＬ６に対応する第３スイッチング素子ＴｒＳと接続される。また、選択信号線Ｌｓｅｌ１は、信号線ＳＧＬ１に対応する第３スイッチング素子ＴｒＳと、信号線ＳＧＬ７に対応する第３スイッチング素子ＴｒＳと、に接続される。選択信号線Ｌｓｅｌ２は、信号線ＳＧＬ２に対応する第３スイッチング素子ＴｒＳと、信号線ＳＧＬ８に対応する第３スイッチング素子ＴｒＳと、に接続される。
　制御回路１０２（図１参照）は、レベルシフタ１６１を介して、選択信号ＳＥＬを順次選択信号線Ｌｓｅｌに供給する。これにより、信号線選択回路１６は、第３スイッチング素子ＴｒＳの動作により、１つの信号線ブロックにおいて信号線ＳＧＬを時分割的に順次選択する。また、信号線選択回路１６は、複数の信号線ブロックで同時に１本ずつ信号線ＳＧＬを選択する。このような構成により、指紋検出装置１は、ＡＦＥ４８を含むＩＣ（Integrated　Circuit）の数、又はＩＣの端子数を少なくすることができる。
　図３に示すように、リセット回路１７は、基準信号線Ｌｖｒ、リセット信号線Ｌｒｓｔ及び第４スイッチング素子ＴｒＲを有する。第４スイッチング素子ＴｒＲは、複数の信号線ＳＧＬに対応して設けられている。基準信号線Ｌｖｒは、複数の第４スイッチング素子ＴｒＲのソース又はドレインの一方に接続される。リセット信号線Ｌｒｓｔは、複数の第４スイッチング素子ＴｒＲのゲートに接続される。
　制御回路１０２は、リセット信号ＲＳＴ２を、レベルシフタ１７１を介してリセット信号線Ｌｒｓｔに供給する。これにより、複数の第４スイッチング素子ＴｒＲがオンになり、複数の信号線ＳＧＬは基準信号線Ｌｖｒと電気的に接続される。電源回路１０３は、基準信号ＶＲ１を基準信号線Ｌｖｒに供給する。これにより、複数の部分検出領域ＰＡＡに含まれる容量素子Ｃａに基準信号ＶＲ１が供給される。
　図５に示すように、指紋検出装置１は、リセット期間Ｐｒｓｔ、露光期間Ｐｅｘ及び読み出し期間Ｐｄｅｔを有する。電源回路１０３は、リセット期間Ｐｒｓｔ、露光期間Ｐｅｘ及び読み出し期間Ｐｄｅｔに亘って、電源信号ＳＶＳをフォトダイオードＰＤのカソードに供給する。また、リセット期間Ｐｒｓｔが開始する前の時刻に、制御回路１０２は、高レベル電圧信号の基準信号ＶＲ１及びリセット信号ＲＳＴ２を、リセット回路１７に供給する。制御回路１０２は、ゲート線駆動回路１５にスタート信号ＳＴＶを供給し、リセット期間Ｐｒｓｔが開始する。
　リセット期間Ｐｒｓｔにおいて、ゲート線駆動回路１５に含まれるシフトレジスタは、スタート信号ＳＴＶ、クロック信号ＣＫ及びリセット信号ＲＳＴ１に基づいて、順次ゲート線ＧＣＬを選択する。ゲート線駆動回路１５は、ゲート駆動信号ＶＧＣＬをゲート線ＧＣＬに順次供給する。ゲート駆動信号ＶＧＣＬは、高レベル電圧ＶＧＨと低レベル電圧ＶＧＬとを有するパルス状の波形を有する。図５では、２５６本のゲート線ＧＣＬが設けられており、各ゲート線ＧＣＬに、ゲート駆動信号ＶＧＣＬ１、…、ＶＧＣＬ２５６が順次供給される。
　これにより、リセット期間Ｐｒｓｔでは、全ての部分検出領域ＰＡＡの容量素子Ｃａは、順次信号線ＳＧＬと電気的に接続されて、基準信号ＶＲ１が供給される。この結果、容量素子Ｃａの容量がリセットされる。
　ゲート駆動信号ＶＧＣＬ２５６がゲート線ＧＣＬに供給された後に、露光期間Ｐｅｘが開始する。なお、各ゲート線ＧＣＬに対応する部分検出領域ＰＡＡでの、実際の露光期間Ｐｅｘ１、…、Ｐｅｘ２５６は、開始のタイミング及び終了のタイミングが異なっている。露光期間Ｐｅｘ１、…、Ｐｅｘ２５６は、それぞれ、リセット期間Ｐｒｓｔでゲート駆動信号ＶＧＣＬが高レベル電圧ＶＧＨから低レベル電圧ＶＧＬに変化したタイミングで開始される。また、露光期間Ｐｅｘ１、…、Ｐｅｘ２５６は、それぞれ、読み出し期間Ｐｄｅｔでゲート駆動信号ＶＧＣＬが低レベル電圧ＶＧＬから高レベル電圧ＶＧＨに変化したタイミングで終了する。露光期間Ｐｅｘ１、…、Ｐｅｘ２５６の露光時間の長さは等しい。
　露光期間Ｐｅｘでは、各部分検出領域ＰＡＡで、フォトダイオードＰＤに照射された光に応じて電流が流れる。この結果、各容量素子Ｃａに電荷が蓄積される。
　読み出し期間Ｐｄｅｔが開始する前のタイミングで、制御回路１０２は、リセット信号ＲＳＴ２を低レベル電圧にする。これにより、リセット回路１７の動作が停止する。読み出し期間Ｐｄｅｔでは、リセット期間Ｐｒｓｔと同様に、ゲート線駆動回路１５は、ゲート線ＧＣＬにゲート駆動信号ＶＧＣＬ１、…、ＶＧＣＬ２５６を順次供給する。
　例えば、ゲート駆動信号ＶＧＣＬ１が高レベル電圧ＶＧＨの期間に、制御回路１０２は、選択信号ＳＥＬ１、…、ＳＥＬ６を、信号線選択回路１６に順次供給する。これにより、ゲート駆動信号ＶＧＣＬ１により選択された部分検出領域ＰＡＡの信号線ＳＧＬが順次、又は同時にＡＦＥ４８に接続される。この結果、検出信号ＶｄｅｔがＡＦＥ４８に供給される。同様に、各ゲート駆動信号ＶＧＣＬが高レベル電圧ＶＧＨとなる期間ごとに、信号線選択回路１６が順次信号線ＳＧＬを選択する。これにより、読み出し期間Ｐｄｅｔで、指紋検出装置１は、全ての部分検出領域ＰＡＡの検出信号ＶｄｅｔをＡＦＥ４８に出力することができる。
　指紋検出装置１は、リセット期間Ｐｒｓｔ、露光期間Ｐｅｘ及び読み出し期間Ｐｄｅｔを、繰り返し実行して指紋検出を行ってもよい。或いは、指紋検出装置１は、指等が検出面に接触又は近接したことを検出したタイミングで、検出動作を開始してもよい。
　次に、指紋検出装置１の詳細な構成について説明する。図６は、第１実施形態に係る指紋検出装置の部分検出領域を模式的に示す平面図である。図７は、図６のＶＩＩ－ＶＩＩ’線に沿う断面図である。図７では、検出領域ＡＡの層構造と周辺領域ＧＡの層構造との関係を示すために、ＶＩＩ－ＶＩＩ’線に沿う断面と、周辺領域ＧＡの第２スイッチング素子ＴｒＧを含む部分の断面とを、模式的に繋げて示している。さらに、図７では、周辺領域ＧＡの端子部７２を含む部分の断面を模式的に繋げて示している。
　なお、指紋検出装置１の説明において、絶縁基板２１の表面に垂直な方向において、絶縁基板２１からフォトダイオードＰＤに向かう方向を「上側」とする。フォトダイオードＰＤから絶縁基板２１に向かう方向を「下側」とする。また、「平面視」とは、絶縁基板２１の表面に垂直な方向から見た場合を示す。
　図６に示すように、部分検出領域ＰＡＡは、ゲート線ＧＣＬと、信号線ＳＧＬとで囲まれた領域である。本実施形態では、ゲート線ＧＣＬは、第１ゲート線ＧＣＬＡと第２ゲート線ＧＣＬＢとを含む。第１ゲート線ＧＣＬＡは、第２ゲート線ＧＣＬＢと重なって設けられる。第１ゲート線ＧＣＬＡと第２ゲート線ＧＣＬＢとは、絶縁層（第３無機絶縁層２２ｃ及び第４無機絶縁層２２ｄ（図７参照））を介して異なる層に設けられている。第１ゲート線ＧＣＬＡと第２ゲート線ＧＣＬＢとは、任意の箇所で電気的に接続され、同じ電位を有するゲート駆動信号ＶＧＣＬが供給される。第１ゲート線ＧＣＬＡ及び第２ゲート線ＧＣＬＢの少なくとも一方が、ゲート線駆動回路１５に接続される。なお、図６では、第１ゲート線ＧＣＬＡと第２ゲート線ＧＣＬＢとは異なる幅を有しているが、同じ幅であってもよい。
　フォトダイオードＰＤは、ゲート線ＧＣＬと、信号線ＳＧＬとで囲まれた領域に設けられる。フォトダイオードＰＤは、第３半導体３１と、上部電極３４と、下部電極３５とを含む。フォトダイオードＰＤは、例えば、ＰＩＮ（Positive　Intrinsic　Negative　Diode）型のフォトダイオードである。
　具体的には、図７に示すように、フォトダイオードＰＤは、バックプレーン２の第１有機絶縁層２３ａの上に、下部電極３５、第３半導体３１、上部電極３４の順に積層される。バックプレーン２は、所定の検出領域ごとにセンサを駆動する駆動回路基板である。バックプレーン２は、絶縁基板２１と、絶縁基板２１に設けられた第１スイッチング素子Ｔｒ、第２スイッチング素子ＴｒＧ及び各種配線等を有する。
　第３半導体３１は、アモルファスシリコン（ａ－Ｓｉ）である。第３半導体３１は、ｉ型半導体３２ａ、ｐ型半導体３２ｂ及びｎ型半導体３２ｃを含む。ｉ型半導体３２ａ、ｐ型半導体３２ｂ及びｎ型半導体３２ｃは、光電変換素子の一具体例である。図７では、絶縁基板２１の表面に垂直な方向において、ｎ型半導体３２ｃ、ｉ型半導体３２ａ及びｐ型半導体３２ｂの順に積層されている。ただし、反対の構成、つまり、ｐ型半導体３２ｂ、ｉ型半導体３２ａ及びｎ型半導体３２ｃの順に積層されていてもよい。
　下部電極３５は、フォトダイオードＰＤのアノードであり、検出信号Ｖｄｅｔを読み出すための電極である。下部電極３５は、例えば、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）等の金属材料が用いられる。又は、下部電極３５は、これらの金属材料が複数積層された積層膜であってもよい。下部電極３５は、ＩＴＯ（Indium　Tin　Oxide）等の透光性を有する導電材料であってもよい。
　ｎ型半導体３２ｃは、ａ－Ｓｉに不純物がドープされてｎ＋領域を形成する。ｐ型半導体３２ｂは、ａ－Ｓｉに不純物がドープされてｐ＋領域を形成する。ｉ型半導体３２ａは、例えば、ノンドープの真性半導体であり、ｎ型半導体３２ｃ及びｐ型半導体３２ｂよりも低い導電性を有する。
　上部電極３４は、フォトダイオードＰＤのカソードであり、電源信号ＳＶＳを光電変換層に供給するための電極である。上部電極３４は、例えばＩＴＯ等の透光性導電層であり、フォトダイオードＰＤごとに複数設けられる。
　図７に示すように、第１有機絶縁層２３ａの上に第６無機絶縁層２２ｆ及び第７無機絶縁層２２ｇが設けられている。第６無機絶縁層２２ｆは、上部電極３４の周縁部を覆い、上部電極３４と重なる位置に開口が設けられている。接続配線３６は、上部電極３４のうち、第６無機絶縁層２２ｆが設けられていない部分で上部電極３４と接続される。第７無機絶縁層２２ｇは、上部電極３４及び接続配線３６を覆って第６無機絶縁層２２ｆの上に設けられる。第７無機絶縁層２２ｇの上に平坦化層である第２有機絶縁層２３ｂが設けられる。
　図６に示すように、上部電極３４は、接続配線３６を介して電源信号線Ｌｖｓと接続される。電源信号線Ｌｖｓは、電源信号ＳＶＳをフォトダイオードＰＤに供給する配線である。本実施形態では、電源信号線Ｌｖｓは、信号線ＳＧＬと重なって第２方向Ｄｙに延在する。第２方向Ｄｙに配列された複数の部分検出領域ＰＡＡは、共通の電源信号線Ｌｖｓに接続される。このような構成により、部分検出領域ＰＡＡの開口を大きくすることができる。下部電極３５、第３半導体３１及び上部電極３４は、平面視で四角形状である。ただし、これに限定されず、下部電極３５、第３半導体３１及び上部電極３４の形状は適宜変更できる。
　図６に示すように、第１スイッチング素子Ｔｒは、ゲート線ＧＣＬと信号線ＳＧＬとの交差部の近傍に設けられる。第１スイッチング素子Ｔｒは、第１半導体６１、ソース電極６２、ドレイン電極６３、第１ゲート電極６４Ａ及び第２ゲート電極６４Ｂを含む。
　第１半導体６１は、酸化物半導体である。より好ましくは、第１半導体６１は、酸化物半導体のうち透明アモルファス酸化物半導体（ＴＡＯＳ：Transparent　Amorphous　Oxide　Semiconductor）である。第１スイッチング素子Ｔｒに酸化物半導体を用いることにより、第１スイッチング素子Ｔｒのリーク電流を抑制できる。すなわち、第１スイッチング素子Ｔｒは、図５に示す読み出し期間Ｐｄｅｔにおいて、非選択の部分検出領域ＰＡＡからのリーク電流を低減できる。このため、指紋検出装置１は、Ｓ／Ｎ比を向上させることができる。
　第１半導体６１は、第１方向Ｄｘに沿って設けられ、平面視で第１ゲート電極６４Ａ及び第２ゲート電極６４Ｂと交差する。第１ゲート電極６４Ａ及び第２ゲート電極６４Ｂは、それぞれ第１ゲート線ＧＣＬＡ及び第２ゲート線ＧＣＬＢから分岐して設けられる。言い換えると、第１ゲート線ＧＣＬＡ及び第２ゲート線ＧＣＬＢのうち、第１半導体６１と重なる部分が第１ゲート電極６４Ａ及び第２ゲート電極６４Ｂとして機能する。第１ゲート電極６４Ａ及び第２ゲート電極６４Ｂは、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）、モリブデン（Ｍｏ）又はこれらの合金が用いられる。また、第１半導体６１の、第１ゲート電極６４Ａ及び第２ゲート電極６４Ｂと重なる部分にチャネル領域が形成される。
　第１半導体６１の一端は、コンタクトホールＨ１を介してソース電極６２と接続される。第１半導体６１の他端は、コンタクトホールＨ２を介してドレイン電極６３と接続される。信号線ＳＧＬのうち、第１半導体６１と重なる部分がソース電極６２である。また、第３導電層６７のうち、第１半導体６１と重なる部分がドレイン電極６３として機能する。第３導電層６７はコンタクトホールＨ３を介して下部電極３５と接続される。このような構成により、第１スイッチング素子Ｔｒは、フォトダイオードＰＤと信号線ＳＧＬとの間の接続と遮断とを切り換え可能になっている。
　次に第１スイッチング素子Ｔｒの層構成について説明する。図７に示すように、第１スイッチング素子Ｔｒは、絶縁基板２１に設けられている。絶縁基板２１は、例えばガラス基板である。或いは、絶縁基板２１は、ポリイミド等の樹脂で構成された樹脂基板又は樹脂フィルムであってもよい。指紋検出装置１は、酸化物半導体を含む第１スイッチング素子Ｔｒが絶縁基板２１の上に形成される。このため、例えばシリコン基板などの半導体基板を用いた場合に比べ、指紋検出装置１は、検出領域ＡＡの面積を大きくすることが容易である。
　第２ゲート電極６４Ｂは、第１無機絶縁層２２ａ及び第２無機絶縁層２２ｂを介して絶縁基板２１の上に設けられる。第１無機絶縁層２２ａ及び第２無機絶縁層２２ｂ等の無機絶縁層は、シリコン酸化膜（ＳｉＯ）、シリコン窒化膜（ＳｉＮ）又はシリコン酸化窒化膜（ＳｉＯＮ）等が用いられる。また、各無機絶縁層は、単層に限定されず積層膜であってもよい。
　第３無機絶縁層２２ｃは、第２ゲート電極６４Ｂを覆って第２無機絶縁層２２ｂの上に設けられる。第１半導体６１、第１導電層６５及び第２導電層６６は、第３無機絶縁層２２ｃの上に設けられる。第１導電層６５は、第１半導体６１のうちソース電極６２と接続される端部を覆って設けられる。第２導電層６６は、第１半導体６１のうちドレイン電極６３と接続される端部を覆って設けられる。
　第４無機絶縁層２２ｄは、第１半導体６１、第１導電層６５及び第２導電層６６を覆って第３無機絶縁層２２ｃの上に設けられる。第１ゲート電極６４Ａは、第４無機絶縁層２２ｄの上に設けられる。第１半導体６１は、絶縁基板２１に垂直な方向において、第１ゲート電極６４Ａと第２ゲート電極６４Ｂとの間に設けられる。つまり、第１スイッチング素子Ｔｒは、いわゆるデュアルゲート構造である。ただし、第１スイッチング素子Ｔｒは、第１ゲート電極６４Ａが設けられ、第２ゲート電極６４Ｂが設けられないトップゲート構造でもよく、第１ゲート電極６４Ａが設けられず、第２ゲート電極６４Ｂのみが設けられるボトムゲート構造でもよい。
　第５無機絶縁層２２ｅは、第１ゲート電極６４Ａを覆って第４無機絶縁層２２ｄの上に設けられる。ソース電極６２（信号線ＳＧＬ）及びドレイン電極６３（第３導電層６７）は、第５無機絶縁層２２ｅの上に設けられる。本実施形態では、ドレイン電極６３は、第１半導体６１の上に第４無機絶縁層２２ｄ及び第５無機絶縁層２２ｅを介して設けられた第３導電層６７である。第４無機絶縁層２２ｄ及び第５無機絶縁層２２ｅにはコンタクトホールＨ１、コンタクトホールＨ２が設けられる。コンタクトホールＨ１の底部には第１導電層６５が露出する。ソース電極６２は、コンタクトホールＨ１及び第１導電層６５を介して第１半導体６１と電気的に接続される。同様に、コンタクトホールＨ２の底部には第２導電層６６が露出する。ドレイン電極６３は、コンタクトホールＨ２及び第２導電層６６を介して第１半導体６１と電気的に接続される。
　第１導電層６５は、ソース電極６２と第１半導体６１との間において、少なくともコンタクトホールＨ１の底部と重なる部分に設けられ、第１半導体６１と接する。第２導電層６６は、ドレイン電極６３と第１半導体６１との間において、少なくともコンタクトホールＨ２の底部と重なる部分に設けられ、第１半導体６１と接する。第１導電層６５及び第２導電層６６が設けられているため、指紋検出装置１は、コンタクトホールＨ１、Ｈ２をエッチングにより形成する際に、第１半導体６１がエッチング液により除去されることを抑制できる。つまり、指紋検出装置１は、検出領域ＡＡの第１スイッチング素子Ｔｒと、周辺領域ＧＡの第２スイッチング素子ＴｒＧとを同じ工程で形成することができるため、製造コストを抑制できる。
　第１導電層６５、第２導電層６６及び第３導電層６７は、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）、モリブデン（Ｍｏ）等の金属材料又はこれらの合金が用いられる。第１導電層６５及び第２導電層６６は、コンタクトホールＨ１、Ｈ２を形成する際にエッチングの進行を抑制する導電材料であればよい。
　第３導電層６７は、平面視で、フォトダイオードＰＤと重なる領域に設けられる。第３導電層６７は、第１半導体６１、第１ゲート電極６４Ａ及び第２ゲート電極６４Ｂの上側にも設けられる。つまり、第３導電層６７は、絶縁基板２１に垂直な方向において、第１ゲート電極６４Ａと下部電極３５との間に設けられる。これにより、第３導電層６７は、第１スイッチング素子Ｔｒを保護する保護層としての機能を有する。
　第２導電層６６は、第１半導体６１と重ならない領域において、第３導電層６７と対向して延在する。また、第１半導体６１と重ならない領域において、第４無機絶縁層２２ｄの上に第４導電層６８が設けられる。第４導電層６８は、第２導電層６６と第３導電層６７との間に設けられる。これにより、第２導電層６６と第４導電層６８との間に容量が形成され、第３導電層６７と第４導電層６８との間に容量が形成される。第２導電層６６、第３導電層６７及び第４導電層６８により形成される容量は、図４に示す容量素子Ｃａの容量である。
　第１有機絶縁層２３ａは、ソース電極６２（信号線ＳＧＬ）及びドレイン電極６３（第３導電層６７）を覆って、第５無機絶縁層２２ｅの上に設けられる。第１有機絶縁層２３ａは、第１スイッチング素子Ｔｒや、各種導電層で形成される凹凸を平坦化する平坦化層である。フォトダイオードＰＤは、第１有機絶縁層２３ａの上に設けられる。下部電極３５は、第１有機絶縁層２３ａに設けられたコンタクトホールＨ３を介して第３導電層６７と電気的に接続される。すなわち、第３導電層６７は、フォトダイオードＰＤのアノードである下部電極３５と電気的に接続されるとともに、フォトダイオードＰＤと、第１スイッチング素子Ｔｒの第１ゲート電極６４Ａとの間に設けられる。
　周辺領域ＧＡには、ゲート線駆動回路１５の第２スイッチング素子ＴｒＧが設けられている。第２スイッチング素子ＴｒＧは、第１スイッチング素子Ｔｒと同一の絶縁基板２１に設けられる。第２スイッチング素子ＴｒＧは、第２半導体８１、ソース電極８２、ドレイン電極８３及びゲート電極８４を含む。
　第２半導体８１は、ポリシリコンである。より好ましくは、第２半導体８１は、低温ポリシリコン（以下、ＬＴＰＳ（Low　Temperature　Polycrystalline　Silicone）と表す）である。ＬＴＰＳを用いた第２スイッチング素子ＴｒＧは、６００℃以下のプロセス温度で製造できる。このため、ゲート線駆動回路１５や信号線選択回路１６等の回路を、第１スイッチング素子Ｔｒと同一基板上に形成できる。ポリシリコンは、ａ－Ｓｉに比べキャリアの移動度が高い。このため、指紋検出装置１は、第２スイッチング素子ＴｒＧにポリシリコンを用いることにより、ゲート線駆動回路１５を小型化できる。この結果、指紋検出装置１は、周辺領域ＧＡの面積を小さくすることができる。また、ポリシリコンを用いた第２スイッチング素子ＴｒＧは、ａ－Ｓｉに比べ信頼性が高い。
　第２半導体８１は、第１無機絶縁層２２ａの上に設けられる。つまり、第１スイッチング素子Ｔｒの第１半導体６１は、絶縁基板２１に垂直な方向において、第２スイッチング素子ＴｒＧの第２半導体８１よりも絶縁基板２１から離れた位置に設けられる。これにより、ポリシリコンからなる第２半導体８１と、酸化物半導体からなる第１半導体６１を同一の絶縁基板２１に形成できる。
　ゲート電極８４は、第２無機絶縁層２２ｂを介して第２半導体８１の上側に設けられる。ゲート電極８４は、第２ゲート電極６４Ｂと同層に設けられる。第２スイッチング素子ＴｒＧは、いわゆるトップゲート構造である。ただし、第２スイッチング素子ＴｒＧは、デュアルゲート構造でもよく、ボトムゲート構造でもよい。
　ソース電極８２及びドレイン電極８３は、第５無機絶縁層２２ｅの上に設けられる。ソース電極８２及びドレイン電極８３は、第１スイッチング素子Ｔｒのソース電極６２及びドレイン電極６３と同層に設けられる。コンタクトホールＨ４、Ｈ５は、第２無機絶縁層２２ｂから第５無機絶縁層２２ｅに亘って設けられる。ソース電極８２は、コンタクトホールＨ４を介して第２半導体８１と電気的に接続される。ドレイン電極８３は、コンタクトホールＨ５を介して第２半導体８１と電気的に接続される。
　コンタクトホールＨ４、Ｈ５は、４層の無機絶縁層（第２無機絶縁層２２ｂから第５無機絶縁層２２ｅ）に形成され、コンタクトホールＨ１、Ｈ２は、２層の無機絶縁層（第４無機絶縁層２２ｄ、第５無機絶縁層２２ｅ）に形成される。つまり、コンタクトホールＨ４、Ｈ５の、絶縁基板２１に垂直な方向での長さは、コンタクトホールＨ１、Ｈ２よりも長い。この場合であっても、第１スイッチング素子Ｔｒには、第１導電層６５及び第２導電層６６が設けられているため、指紋検出装置１は、コンタクトホールＨ１、Ｈ２とコンタクトホールＨ４、Ｈ５とを同一工程で形成できる。
　なお、図３に示す、信号線選択回路１６が有する第３スイッチング素子ＴｒＳも、第２スイッチング素子ＴｒＧと同様の構成とすることができる。すなわち、第３スイッチング素子ＴｒＳの半導体は、ポリシリコンであり、より好ましくはＬＴＰＳである。この場合、指紋検出装置１は、信号線選択回路１６の回路規模を抑制できる。これに限定されず、第３スイッチング素子ＴｒＳの半導体は、ＴＡＯＳを含む酸化物半導体であってもよい。同様に、図３に示す、リセット回路１７が有する第４スイッチング素子ＴｒＲも、第２スイッチング素子ＴｒＧと同様の構成とすることができる。すなわち、第４スイッチング素子ＴｒＲの半導体は、ポリシリコンであり、より好ましくはＬＴＰＳである。この場合、指紋検出装置１は、リセット回路１７の回路規模を抑制できる。これに限定されず、第４スイッチング素子ＴｒＲの半導体は、ＴＡＯＳを含む酸化物半導体であってもよい。
　端子部７２は、周辺領域ＧＡのうち、ゲート線駆動回路１５が設けられた領域とは異なる位置に設けられる。端子部７２は、第１端子導電層７３、第２端子導電層７４、第３端子導電層７５及び第４端子導電層７６を有する。第１端子導電層７３は、第２ゲート電極６４Ｂと同層に、第２無機絶縁層２２ｂの上に設けられる。コンタクトホールＨ６は、第３無機絶縁層２２ｃ、第４無機絶縁層２２ｄ、第５無機絶縁層２２ｅ及び第１有機絶縁層２３を連通して設けられる。
　第２端子導電層７４、第３端子導電層７５及び第４端子導電層７６は、コンタクトホールＨ６内に、この順で積層され、第１端子導電層７３と電気的に接続される。第２端子導電層７４は、第３導電層６７等と同じ材料を用い、同じ工程で形成できる。また、第３端子導電層７５は、下部電極３５と同じ材料を用い、同じ工程で形成できる。第４端子導電層７６は、接続配線３６及び電源信号線Ｌｖｓ（図６参照）と同じ材料を用い、同じ工程で形成できる。
　なお、図７では１つの端子部７２を示しているが、端子部７２は間隔を有して複数配列される。複数の端子部７２は、例えばＡＣＦ（Anisotropic　Conductive　Film）等により、フレキシブルプリント基板７１（図１参照）と電気的に接続される。
　以上説明したように、本実施形態の指紋検出装置１は、絶縁基板２１と、絶縁基板２１の検出領域ＡＡに複数配列され、それぞれに照射された光に応じた信号を出力する光電変換素子（フォトダイオードＰＤ）と、複数の光電変換素子のそれぞれに対応して設けられ、酸化物半導体からなる第１半導体６１を有する第１スイッチング素子Ｔｒと、第１スイッチング素子Ｔｒに接続され第１方向Ｄｘに延在する複数のゲート線ＧＣＬと、第１スイッチング素子Ｔｒに接続され第１方向Ｄｘと交差する第２方向Ｄｙに延在する複数の信号線ＳＧＬと、ポリシリコンからなる第２半導体８１を有する第２スイッチング素子ＴｒＧを含み、検出領域ＡＡの外側の周辺領域ＧＡに設けられて複数のゲート線ＧＣＬを駆動するゲート線駆動回路１５と、を有する。
　これによれば、指紋検出装置１は、酸化物半導体を含む第１スイッチング素子Ｔｒが絶縁基板２１の上に形成される。このため、例えばシリコン基板などの半導体基板を用いた場合に比べ、指紋検出装置１は、検出領域ＡＡの面積を大きくすることが容易である。光電変換素子フォトダイオードＰＤに設けられた第１スイッチング素子Ｔｒは、酸化物半導体からなる第１半導体を有し、リーク電流を抑制できる。このため指紋検出装置１はＳＮ比を向上できる。また、周辺領域の第２スイッチング素子ＴｒＧは、ポリシリコンからなる第２半導体８１を有し、キャリアの移動度が高い。このため、ゲート線駆動回路１５の回路規模を抑制できる。この結果、周辺領域ＧＡの面積を小さくすることができる。また、ゲート線駆動回路１５が絶縁基板２１に設けられているため、制御回路１０２を構成するＩＣの回路規模を小さくすることができる。
（第２実施形態）
　図８は、第２実施形態に係る指紋検出装置の概略断面構成を示す断面図である。図８に示すように、本実施形態の指紋検出装置１Ａにおいて、第１スイッチング素子Ｔｒ及び第２スイッチング素子ＴｒＧの構成は第１実施形態と同様である。ドレイン電極６３は、第１半導体６１の上に第４無機絶縁層２２ｄ及び第５無機絶縁層２２ｅを介して設けられた第３導電層６７である。そして、第３導電層６７は、フォトダイオードＰＤのアノードである下部電極３５を兼ねる。第３導電層６７のうち、第３半導体３１と重なる部分が下部電極３５であり、第１半導体６１と重なる部分がドレイン電極６３である。
　フォトダイオードＰＤは、第５無機絶縁層２２ｅの上に設けられる。第６無機絶縁層２２ｆは、ソース電極６２（信号線ＳＧＬ）及びドレイン電極６３（第３導電層６７）を覆って、第５無機絶縁層２２ｅの上に設けられる。また、第６無機絶縁層２２ｆは、第２スイッチング素子ＴｒＧのソース電極８２及びドレイン電極８３も覆って設けられる。第６無機絶縁層２２ｆは、第３半導体３１の周縁部を覆い、第３半導体３１と重なる位置に開口が設けられている。
　第３半導体３１のうち、第６無機絶縁層２２ｆが設けられていない部分で、第３半導体３１は上部電極３４と接続される。第７無機絶縁層２２ｇは、第６無機絶縁層２２ｆ及び上部電極３４を覆って設けられる。第７無機絶縁層２２ｇの上に平坦化層である第２有機絶縁層２３ｂが設けられる。すなわち、本実施形態では、図７に示す第１有機絶縁層２３ａを省略できるため、指紋検出装置１Ａを薄くすることができる。
　上部電極３４は、透光性を有するＩＴＯであるため、複数の部分検出領域ＰＡＡに亘って設けられていてもよい。上部電極３４は、第３半導体３１及び第６無機絶縁層２２ｆの上に連続して設けられて、複数の第３半導体３１を接続してもよい。
　端子部７２は、第５端子導電層７７及び第６端子導電層７８を有する。コンタクトホールＨ６は、第６無機絶縁層２２ｆ及び第７無機絶縁層２２ｇに設けられる。第５端子導電層７７及び第６端子導電層７８は、コンタクトホールＨ６の内壁及び底部に沿って設けられる。第３導電層６７は、周辺領域ＧＡに延在しており、コンタクトホールＨ６の底部で第６無機絶縁層２２ｆと接続される。第６無機絶縁層２２ｆ及び第７無機絶縁層２２ｇは、例えば透光性を有するＩＴＯ等が用いられる。第６無機絶縁層２２ｆは、上部電極３４と同じ工程で形成できる。
　本実施形態では、フォトダイオードＰＤは、第１スイッチング素子Ｔｒと重ならない領域に設けられている。また、第３導電層６７も第１ゲート電極６４Ａと重ならない位置に設けられる。第２導電層６６も、第１半導体６１の端部を覆って、フォトダイオードＰＤ及び第４導電層６８と重ならない位置に設けられる。この場合、第３導電層６７と第４導電層６８との間に形成される容量が、図３に示す容量素子Ｃａの容量となる。
（第２実施形態の変形例）
　図９は、第２実施形態の変形例に係る指紋検出装置の概略断面構成を示す断面図である。図９に示すように、本変形例の指紋検出装置１Ｂは、図８に示す指紋検出装置１Ａと比較して、上部電極３４の上に接続配線３６が設けられている点が異なる。本変形例では、上部電極３４は部分検出領域ＰＡＡごとに設けられている。上部電極３４は、接続配線３６を介して電源信号線Ｌｖｓ（図６参照）に接続される。
　また、端子部７２において、第６端子導電層７８は、第７無機絶縁層２２ｇの上に設けられ、コンタクトホールＨ６を介して第５端子導電層７７と接続される。
（第３実施形態）
　図１０は、第３実施形態に係る指紋検出装置の概略断面構成を示す断面図である。図１０に示すように、本実施形態の指紋検出装置１Ｃにおいて、第６無機絶縁層２２ｆ及び第７無機絶縁層２２ｇは、第１スイッチング素子Ｔｒ及び第２スイッチング素子ＴｒＧを覆って設けられる。フォトダイオードＰＤは、第７無機絶縁層２２ｇの上に設けられる。第７無機絶縁層２２ｇの上には、フォトダイオードＰＤを覆って第８無機絶縁層２２ｈ及び第９無機絶縁層２２ｉが設けられる。
　第６無機絶縁層２２ｆ及び第７無機絶縁層２２ｇには、コンタクトホールＨ７が設けられている。フォトダイオードＰＤの下部電極３５は、コンタクトホールＨ７を介して第３導電層６７と電気的に接続される。
　第４導電層６８は、フォトダイオードＰＤと重なる領域において、第６無機絶縁層２２ｆの上に設けられる。第４導電層６８は、下部電極３５と第３導電層６７との間に設けられる。これにより、下部電極３５と第４導電層６８との間に容量が形成され、第３導電層６７と第４導電層６８との間に容量が形成される。
　端子部７２の第５端子導電層７７は、第４導電層６８と同層に設けられ、第４導電層６８と同じ金属材料が用いられる。また、第６端子導電層７８は、下部電極３５と同層に設けられ、下部電極３５と同じ金属材料が用いられる。第６端子導電層７８の上には、第７端子導電層７９が設けられる。第７端子導電層７９は、例えば透光性を有するＩＴＯ等が用いられる。
（第４実施形態）
　図１１は、第４実施形態に係る表示装置の概略断面構成を示す断面図である。図１１に示すうに、表示装置１２０は、指紋検出装置１と、表示パネル１２１と、タッチパネル１２２と、カバーガラス１２３とを有する。表示パネル１２１は、例えば、表示素子として発光素子を用いた有機ＥＬディスプレイパネル（ＯＬＥＤ：　Organic　Light　Emitting　Diode）や無機ＥＬディスプレイ（μ－ＬＥＤ、Ｍｉｎｉ－ＬＥＤ）であってもよい。或いは、表示パネル２０は、表示素子として液晶素子を用いた液晶表示パネル（ＬＣＤ：Liquid　Crystal　Display）や、表示素子として電気泳動素子を用いた電気泳動型表示パネル（ＥＰＤ：Electrophoretic　Display）であってもよい。また、指紋検出装置１に用いる光電変換素子としてアモルファスシリコン材料を用いていたが、代わりに有機材料等を用いてもよい。
　表示パネル１２１は、第１主面１２１ａと、第１主面１２１ａと反対側の第２主面１２１ｂとを有する。第１主面１２１ａは、表示素子からの光Ｌ１をカバーガラス１２３に向けて照射して、画像を表示する面である。第１主面１２１ａは、画像を表示する表示領域ＤＡを有する。
　タッチパネル１２２は、例えば静電容量方式により、カバーガラス１２３の表面に接触又は近接する指Ｆｇを検出する。タッチパネル１２２は、透光性を有し、光Ｌ１及びカバーガラス１２３と空気との界面で反射した光Ｌ２を透過できる。なお、表示装置１２０は、タッチパネル１２２を有さない構成であってもよい。また、表示パネル１２１は、タッチパネル１２２と一体化されていてもよく、タッチパネル１２２の機能を内蔵してもよい。
　カバーガラス１２３は、表示パネル１２１等を保護するための部材であり、表示パネル１２１等を覆っている。カバーガラス１２３は、例えばガラス基板である。なお、カバーガラス１２３に限定されず、樹脂基板等がタッチパネル１２２の上に設けられていてもよい。
　指紋検出装置１は、表示パネル１２１の第２主面１２１ｂと対向して設けられる。指紋検出装置１は、カバーガラス１２３と空気との界面で反射した光Ｌ２を検出することで、指Ｆｇの表面の凹凸を検出できる。指紋検出装置１は大面積化が容易であるため、指紋検出装置１の検出領域ＡＡは、表示パネル１２１の表示領域ＤＡの全体と対向して設けられる。なお、これに限定されず、検出領域ＡＡは、表示パネル１２１の表示領域ＤＡの一部と対向していてもよい。
　なお、第１実施形態から第４実施形態及び変形例に示した指紋検出装置１は、指紋の検出に限定されず、他の生体に関する情報の検出にも適用することができる。指紋検出装置１は、例えば、指Ｆｇや掌の血管像（静脈パターン）、脈波、脈拍、血中酸素濃度等を検出する検出装置にも適用可能である。
　以上、本発明の好適な実施の形態を説明したが、本発明はこのような実施の形態に限定されるものではない。実施の形態で開示された内容はあくまで一例にすぎず、本発明の趣旨を逸脱しない範囲で種々の変更が可能である。本発明の趣旨を逸脱しない範囲で行われた適宜の変更についても、当然に本発明の技術的範囲に属する。
　１　指紋検出装置
　２　バックプレーン
　１０　センサ部
　１５　ゲート線駆動回路
　１６　信号線選択回路
　１７　リセット回路
　２１　絶縁基板
　３１　第３半導体
　３４　上部電極
　３５　下部電極
　３６　接続配線
　４８　ＡＦＥ
　６１　第１半導体
　６２　ソース電極
　６３　ドレイン電極
　６４Ａ　第１ゲート電極
　６４Ｂ　第２ゲート電極
　６５　第１導電層
　６６　第２導電層
　６７　第３導電層
　６８　第４導電層
　８１　第２半導体
　８２　ソース電極
　８３　ドレイン電極
　８４　ゲート電極
　１２０　表示装置
　１２１　表示パネル
　１２２　タッチパネル
　１２３　カバーガラス
　ＡＡ　検出領域
　ＧＡ　周辺領域
　ＧＣＬ　ゲート線
　ＰＡＡ　部分検出領域
　ＰＤ　フォトダイオード
　ＳＧＬ　信号線
　Ｔｒ　第１スイッチング素子
　ＴｒＧ　第２スイッチング素子
　ＴｒＳ　第３スイッチング素子
　ＴｒＲ　第４スイッチング素子

Claims (16)

  1. 　絶縁基板と、
    　前記絶縁基板の検出領域に配列され、それぞれに照射された光に応じた信号を出力する複数の光電変換素子と、
    　複数の前記光電変換素子のそれぞれに対応して設けられ、酸化物半導体からなる第１半導体を有する第１スイッチング素子と、
    　前記第１スイッチング素子に接続され第１方向に延在する複数のゲート線と、
    　前記第１スイッチング素子に接続され前記第１方向と交差する第２方向に延在する複数の信号線と、
    　ポリシリコンからなる第２半導体を有する第２スイッチング素子を含み、前記検出領域の外側の周辺領域に設けられて複数の前記ゲート線を駆動するゲート線駆動回路と、を有する、
    　指紋検出装置。
  2. 　複数の信号線を順次選択して、前記信号線とアナログフロントエンド回路とを接続する信号線選択回路を有し、
    　前記信号線選択回路は、ポリシリコンからなる半導体を有する第３スイッチング素子を含む、
    　請求項１に記載の指紋検出装置。
  3. 　前記第１スイッチング素子の前記第１半導体は、前記絶縁基板に垂直な方向において、前記第２スイッチング素子の前記第２半導体よりも前記絶縁基板から離れた位置に設けられる、
    　請求項１又は請求項２に記載の指紋検出装置。
  4. 　前記第１スイッチング素子は、ソース電極及びドレイン電極を有し、
    　前記ソース電極は、前記第１半導体の上側に絶縁層を介して設けられ、前記絶縁層に設けられた第１コンタクトホールを介して前記第１半導体と電気的に接続され、
    　前記第１半導体と前記ソース電極との間には、少なくとも前記第１コンタクトホールの底部と重なる領域に設けられ、前記第１半導体と接する第１導電層が設けられている、
    　請求項１から請求項３のいずれか１項に記載の指紋検出装置。
  5. 　前記ドレイン電極は、前記第１半導体の上側に前記絶縁層を介して設けられ、前記絶縁層に設けられた第２コンタクトホールを介して前記第１半導体と電気的に接続され、
    　前記第１半導体と前記ドレイン電極との間には、少なくとも前記第２コンタクトホールの底部と重なる領域に設けられ、前記第１半導体と接する第２導電層が設けられている、
    　請求項４に記載の指紋検出装置。
  6. 　前記第１スイッチング素子のドレイン電極は、前記第１半導体の上側に設けられた第３導電層であり、
    　前記第３導電層は、前記光電変換素子のアノードと電気的に接続されるとともに、前記絶縁基板に垂直な方向において、前記光電変換素子と前記第１スイッチング素子のゲート電極との間に設けられる、
    　請求項５に記載の指紋検出装置。
  7. 　前記第２導電層と前記第３導電層との間には第４導電層が設けられ、前記第２導電層と前記第４導電層との間、及び、前記第３導電層と前記第４導電層との間に容量が形成される、
    　請求項６に記載の指紋検出装置。
  8. 　前記第１スイッチング素子及び前記第２スイッチング素子を覆う平坦化層を有し、
    　前記光電変換素子は、前記平坦化層の上に設けられる、
    　請求項１から請求項７のいずれか１項に記載の指紋検出装置。
  9. 　前記第１スイッチング素子のドレイン電極は、前記第１半導体の上側に設けられた第３導電層であり、
    　前記第３導電層は、前記光電変換素子のアノードを兼ねる、
    　請求項１から請求項５のいずれか１項に記載の指紋検出装置。
  10. 　前記第１スイッチング素子及び前記第２スイッチング素子を覆う無機絶縁層を有し、
    　前記光電変換素子は、前記無機絶縁層の上に設けられる、
    　請求項１から請求項５のいずれか１項に記載の指紋検出装置。
  11. 　前記第１スイッチング素子のドレイン電極は、前記第１半導体の上側に設けられた第３導電層であり、
    　前記光電変換素子のアノードは、前記無機絶縁層に設けられたコンタクトホールを介して前記第３導電層と電気的に接続される、
    　請求項１０に記載の指紋検出装置。
  12. 　前記第３導電層と、前記アノードとの間に第４導電層が設けられる、
    　請求項１１に記載の指紋検出装置。
  13. 　前記光電変換素子は、カソードである透光性導電層を有し、
    　複数の前記光電変換素子ごとに設けられた複数の前記透光性導電層は、接続配線を介して共通の電源信号線に電気的に接続される、
    　請求項１から請求項１２のいずれか１項に記載の指紋検出装置。
  14. 　前記電源信号線は、平面視で、前記信号線と重なって設けられる、
    　請求項１３に記載の指紋検出装置。
  15. 　前記光電変換素子及び前記第１スイッチング素子を含む部分検出領域は、前記検出領域にマトリクス状に設けられる、
    　請求項１から請求項１４のいずれか１項に記載の指紋検出装置。
  16. 　請求項１から請求項１５のいずれか１項に記載の指紋検出装置と、
    　画像を表示するための表示素子を有し、前記指紋検出装置と対向して配置される表示パネルと、を有する、
    　表示装置。
PCT/JP2019/005165 2018-03-27 2019-02-13 指紋検出装置及び表示装置 WO2019187729A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US17/033,040 US11450135B2 (en) 2018-03-27 2020-09-25 Fingerprint detection apparatus and display apparatus
US17/940,239 US11710340B2 (en) 2018-03-27 2022-09-08 Photodiode array

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-060124 2018-03-27
JP2018060124A JP2019174963A (ja) 2018-03-27 2018-03-27 指紋検出装置及び表示装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US17/033,040 Continuation US11450135B2 (en) 2018-03-27 2020-09-25 Fingerprint detection apparatus and display apparatus

Publications (1)

Publication Number Publication Date
WO2019187729A1 true WO2019187729A1 (ja) 2019-10-03

Family

ID=68058381

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/005165 WO2019187729A1 (ja) 2018-03-27 2019-02-13 指紋検出装置及び表示装置

Country Status (3)

Country Link
US (2) US11450135B2 (ja)
JP (1) JP2019174963A (ja)
WO (1) WO2019187729A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021082676A (ja) * 2019-11-18 2021-05-27 株式会社ジャパンディスプレイ 検出装置及び表示装置
JP2021082677A (ja) * 2019-11-18 2021-05-27 株式会社ジャパンディスプレイ 検出装置及び表示装置
JP2021100036A (ja) * 2019-12-20 2021-07-01 株式会社ジャパンディスプレイ 光センサ装置
WO2021184438A1 (zh) * 2020-03-18 2021-09-23 武汉华星光电半导体显示技术有限公司 显示基板
US12148776B2 (en) 2019-11-18 2024-11-19 Japan Display Inc. Detection device and display device

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11244135B2 (en) * 2019-08-01 2022-02-08 Novatek Microelectronics Corp. Electronic circuit having display driving function, touch sensing function and fingerprint sensing function
KR20210108536A (ko) * 2020-02-25 2021-09-03 삼성디스플레이 주식회사 표시 장치
JP7411474B2 (ja) 2020-03-27 2024-01-11 株式会社ジャパンディスプレイ 検出装置、指紋検出装置及び静脈検出装置
CN111881847B (zh) * 2020-07-30 2022-11-04 厦门天马微电子有限公司 显示面板及其检测方法、显示装置
JP2023030472A (ja) * 2021-08-23 2023-03-08 株式会社ジャパンディスプレイ 検出装置

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09503351A (ja) * 1994-07-20 1997-03-31 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ イメージ検出器
JP2000340777A (ja) * 1999-05-26 2000-12-08 Minolta Co Ltd 受光素子およびその製造方法
JP2004087604A (ja) * 2001-07-12 2004-03-18 Drtech Corp Ｘ線センサー用スイッチング素子およびその製造方法
JP2005276030A (ja) * 2004-03-26 2005-10-06 Casio Comput Co Ltd 画像読取装置
JP2005311487A (ja) * 2004-04-19 2005-11-04 Sony Corp 固体撮像装置および固体撮像装置の駆動方法
JP2007059887A (ja) * 2005-07-25 2007-03-08 Canon Inc 放射線検出装置および放射線検出システム
JP2007096282A (ja) * 2005-08-31 2007-04-12 Canon Inc 放射線検出装置、放射線撮像装置および放射線撮像システム
JP2008177556A (ja) * 2006-12-20 2008-07-31 Fujifilm Corp 画像検出器および放射線検出システム
WO2015019609A1 (ja) * 2013-08-07 2015-02-12 シャープ株式会社 Ｘ線イメージセンサー用基板
US20160041274A1 (en) * 2014-08-06 2016-02-11 Samsung Electronics Co., Ltd. X-ray detector
WO2016111192A1 (ja) * 2015-01-05 2016-07-14 シャープ株式会社 撮像パネル及びｘ線撮像装置
JP2017005713A (ja) * 2015-06-12 2017-01-05 株式会社半導体エネルギー研究所 撮像装置、その動作方法および電子機器

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102242214B1 (ko) * 2014-03-05 2021-04-21 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
US10249249B2 (en) * 2016-03-04 2019-04-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display panel, and electronic device
JP6695711B2 (ja) * 2016-03-10 2020-05-20 株式会社ジャパンディスプレイ 表示装置及び表示装置のタッチ検出方法
US20180012069A1 (en) 2016-07-06 2018-01-11 Samsung Electronics Co., Ltd. Fingerprint sensor, fingerprint sensor package, and fingerprint sensing system using light sources of display panel
CN107122750B (zh) * 2017-05-03 2020-03-31 京东方科技集团股份有限公司 一种光学指纹识别装置及显示面板
US10573214B2 (en) * 2017-09-15 2020-02-25 Synaptics Incorporated Hierarchical gate line driver
KR102608643B1 (ko) * 2018-02-05 2023-12-05 삼성디스플레이 주식회사 전자장치

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09503351A (ja) * 1994-07-20 1997-03-31 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ イメージ検出器
JP2000340777A (ja) * 1999-05-26 2000-12-08 Minolta Co Ltd 受光素子およびその製造方法
JP2004087604A (ja) * 2001-07-12 2004-03-18 Drtech Corp Ｘ線センサー用スイッチング素子およびその製造方法
JP2005276030A (ja) * 2004-03-26 2005-10-06 Casio Comput Co Ltd 画像読取装置
JP2005311487A (ja) * 2004-04-19 2005-11-04 Sony Corp 固体撮像装置および固体撮像装置の駆動方法
JP2007059887A (ja) * 2005-07-25 2007-03-08 Canon Inc 放射線検出装置および放射線検出システム
JP2007096282A (ja) * 2005-08-31 2007-04-12 Canon Inc 放射線検出装置、放射線撮像装置および放射線撮像システム
JP2008177556A (ja) * 2006-12-20 2008-07-31 Fujifilm Corp 画像検出器および放射線検出システム
WO2015019609A1 (ja) * 2013-08-07 2015-02-12 シャープ株式会社 Ｘ線イメージセンサー用基板
US20160041274A1 (en) * 2014-08-06 2016-02-11 Samsung Electronics Co., Ltd. X-ray detector
WO2016111192A1 (ja) * 2015-01-05 2016-07-14 シャープ株式会社 撮像パネル及びｘ線撮像装置
JP2017005713A (ja) * 2015-06-12 2017-01-05 株式会社半導体エネルギー研究所 撮像装置、その動作方法および電子機器

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021082676A (ja) * 2019-11-18 2021-05-27 株式会社ジャパンディスプレイ 検出装置及び表示装置
JP2021082677A (ja) * 2019-11-18 2021-05-27 株式会社ジャパンディスプレイ 検出装置及び表示装置
WO2021100293A1 (ja) * 2019-11-18 2021-05-27 株式会社ジャパンディスプレイ 検出装置及び表示装置
WO2021100294A1 (ja) * 2019-11-18 2021-05-27 株式会社ジャパンディスプレイ 検出装置及び表示装置
CN114730808A (zh) * 2019-11-18 2022-07-08 株式会社日本显示器 检测装置以及显示装置
JP7446786B2 (ja) 2019-11-18 2024-03-11 株式会社ジャパンディスプレイ 検出装置及び表示装置
JP7446785B2 (ja) 2019-11-18 2024-03-11 株式会社ジャパンディスプレイ 検出装置及び表示装置
US12148776B2 (en) 2019-11-18 2024-11-19 Japan Display Inc. Detection device and display device
JP2021100036A (ja) * 2019-12-20 2021-07-01 株式会社ジャパンディスプレイ 光センサ装置
JP7315452B2 (ja) 2019-12-20 2023-07-26 株式会社ジャパンディスプレイ 光センサ装置
WO2021184438A1 (zh) * 2020-03-18 2021-09-23 武汉华星光电半导体显示技术有限公司 显示基板

Also Published As

Publication number Publication date
US11710340B2 (en) 2023-07-25
JP2019174963A (ja) 2019-10-10
US11450135B2 (en) 2022-09-20
US20230005291A1 (en) 2023-01-05
US20210012082A1 (en) 2021-01-14

Similar Documents

Publication Publication Date Title
WO2019187729A1 (ja) 指紋検出装置及び表示装置
JP7489510B2 (ja) 検出装置及び表示装置
US11436859B2 (en) Fingerprint detection device and display device with fingerprint detection device
US11784209B2 (en) Detection device
WO2020188959A1 (ja) 検出装置
CN114342079B (zh) 检测装置
JP2024074887A (ja) 検出装置
JP2020092362A (ja) 検出装置
JP7443077B2 (ja) 検出装置
WO2021054049A1 (ja) 検出装置
JP2024051015A (ja) 検出装置
JP2021132104A (ja) 検出装置
CN114830340A (zh) 检测装置
CN117082938A (zh) 显示装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19775077

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19775077

Country of ref document: EP

Kind code of ref document: A1