JP7411474B2 - 検出装置、指紋検出装置及び静脈検出装置 - Google Patents

Description

本発明は、検出装置、指紋検出装置及び静脈検出装置に関する。

指紋パターンや血管パターンを検出可能な光センサが知られている（例えば、特許文献１）。

特開２００９－３２００５号公報

複数の光センサを走査して、順次センサからの出力信号を読み出す検出方式では、走査の順番や、光センサのリセットのタイミングのばらつきによって、検出される出力信号のばらつきが発生する可能性がある。

本発明は、検出精度を向上させることが可能な検出装置、指紋検出装置及び静脈検出装置を提供することを目的とする。

本発明の一態様の検出装置は、マトリクス状に配列された複数の光センサと、複数の前記光センサに応じて設けられた複数のスイッチング素子、複数のゲート線及び複数の信号線と、複数の前記信号線を介して複数の前記光センサからの信号が供給される検出回路と、複数の前記信号線と前記検出回路との接続状態を切り換える信号線選択回路と、を有し、行ごとに前記ゲート線に駆動信号が供給され、所定の行に属する複数の前記スイッチング素子が接続状態となり、前記所定の行の読み出し期間に、前記信号線選択回路は、複数の前記信号線を列ごとに所定の順番で前記検出回路に接続し、前記所定の行の前記読み出し期間の完了後、かつ、前記所定の行の、次の行の前記読み出し期間の開始前に、前記所定の行に属する複数の前記光センサ及び複数の前記信号線にリセット電位が供給される。

本発明の一態様の指紋検出装置は、上記の検出装置と、少なくとも１つ以上の光源と、を有する。

本発明の一態様の静脈検出装置は、上記の検出装置と、少なくとも１つ以上の光源と、を有する。

図１は、第１実施形態に係る検出装置を示す平面図である。 図２は、第１実施形態に係る検出装置の構成例を示すブロック図である。 図３は、検出装置を示す回路図である。 図４は、複数の部分検出領域を示す回路図である。 図５Ａは、センサ部の概略断面構成を示す断面図である。 図５Ｂは、第１変形例に係る検出装置のセンサ部の概略断面構成を示す断面図である。 図６は、比較例の検出装置の動作例を表すタイミング波形図である。 図７は、図６におけるリセット期間の動作例を表すタイミング波形図である。 図８は、図６における読み出し期間の動作例を表すタイミング波形図である。 図９は、図６における読み出し期間に含まれる１つのゲート線の駆動期間の動作例を表すタイミング波形図である。 図１０は、比較例の検出装置のセンサ部の駆動と、光源の点灯動作との関係を説明するための説明図である。 図１１は、第１実施形態に係る検出装置の動作例を説明するための説明図である。 図１２は、第１実施形態に係る検出装置の動作例を表すタイミング波形図である。 図１３は、比較例の検出装置の検出結果を模式的に示す画像である。 図１４は、実施例の検出装置の検出結果を模式的に示す画像である。 図１５は、第２変形例の検出装置のセンサ部の駆動と、光源の点灯動作との関係を説明するための説明図である。 図１６は、第２変形例の検出装置と、光源との関係を模式的に示す説明図である。 図１７は、第２実施形態に係る検出装置の動作例を示すフローチャートである。 図１８は、１フレームの検出ごとの信号線の接続の順番を示す表である。 図１９は、第３実施形態に係る検出装置の動作例を表すタイミング波形図である。

本発明を実施するための形態（実施形態）につき、図面を参照しつつ詳細に説明する。以下の実施形態に記載した内容により本発明が限定されるものではない。また、以下に記載した構成要素には、当業者が容易に想定できるもの、実質的に同一のものが含まれる。さらに、以下に記載した構成要素は適宜組み合わせることが可能である。なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。

（第１実施形態）
図１は、第１実施形態に係る検出装置を示す平面図である。図１に示すように、検出装置１は、センサ基材２１と、センサ部１０と、ゲート線駆動回路１５と、信号線選択回路１６と、検出回路４８と、制御回路１２２と、電源回路１２３と、第１光源基材５１と、第２光源基材５２と、第１光源６１と、第２光源６２と、を有する。第１光源基材５１には、複数の第１光源６１が設けられる。第２光源基材５２には複数の第２光源６２が設けられる。

センサ基材２１には、フレキシブルプリント基板７１を介して制御基板１２１が電気的に接続される。フレキシブルプリント基板７１には、検出回路４８が設けられている。制御基板１２１には、制御回路１２２及び電源回路１２３が設けられている。制御回路１２２は、例えばＦＰＧＡ（Field Programmable Gate Array）である。制御回路１２２は、センサ部１０、ゲート線駆動回路１５及び信号線選択回路１６に制御信号を供給して、センサ部１０の検出動作を制御する。また、制御回路１２２は、第１光源６１及び第２光源６２に制御信号を供給して、第１光源６１及び第２光源６２の点灯又は非点灯を制御する。電源回路１２３は、センサ電源信号ＶＤＤＳＮＳ（図４参照）等の電圧信号をセンサ部１０、ゲート線駆動回路１５及び信号線選択回路１６に供給する。また、電源回路１２３は、電源電圧を第１光源６１及び第２光源６２に供給する。

センサ基材２１は、検出領域ＡＡと、周辺領域ＧＡとを有する。検出領域ＡＡは、センサ部１０が有する複数の光センサＰＤ（図４参照）が設けられた領域である。周辺領域ＧＡは、検出領域ＡＡの外周と、センサ基材２１の端部との間の領域であり、光センサＰＤが設けられない領域である。

ゲート線駆動回路１５及び信号線選択回路１６は、周辺領域ＧＡに設けられる。具体的には、ゲート線駆動回路１５は、周辺領域ＧＡのうち第２方向Ｄｙに沿って延在する領域に設けられる。信号線選択回路１６は、周辺領域ＧＡのうち第１方向Ｄｘに沿って延在する領域に設けられ、センサ部１０と検出回路４８との間に設けられる。

なお、第１方向Ｄｘは、センサ基材２１と平行な面内の一方向である。第２方向Ｄｙは、センサ基材２１と平行な面内の一方向であり、第１方向Ｄｘと直交する方向である。なお、第２方向Ｄｙは、第１方向Ｄｘと直交しないで交差してもよい。また、第３方向Ｄｚは、第１方向Ｄｘ及び第２方向Ｄｙと直交する方向であり、センサ基材２１の法線方向である。

複数の第１光源６１は、第１光源基材５１に設けられ、第２方向Ｄｙに沿って配列される。複数の第２光源６２は、第２光源基材５２に設けられ、第２方向Ｄｙに沿って配列される。第１光源基材５１及び第２光源基材５２は、それぞれ、制御基板１２１に設けられた端子部１２４、１２５を介して、制御回路１２２及び電源回路１２３と電気的に接続される。

複数の第１光源６１及び複数の第２光源６２は、例えば、無機ＬＥＤ（Light Emitting Diode）や、有機ＥＬ（ＯＬＥＤ：Organic Light Emitting Diode）等が用いられる。複数の第１光源６１及び複数の第２光源６２は、それぞれ異なる波長の第１光及び第２光を出射する。

第１光源６１から出射された第１光は、主に指Ｆｇ等の被検出体の表面で反射されセンサ部１０に入射する。これにより、センサ部１０は、指Ｆｇ等の表面の凹凸の形状を検出することで指紋を検出することができる。第２光源６２から出射された第２光は、主に指Ｆｇ等の内部で反射し又は指Ｆｇ等を透過してセンサ部１０に入射する。これにより、センサ部１０は、指Ｆｇ等の内部の生体に関する情報を検出できる。生体に関する情報とは、例えば、指Ｆｇや掌の脈波、脈拍、血管像等である。すなわち、検出装置１は、指紋を検出する指紋検出装置や、静脈などの血管パターンを検出する静脈検出装置として構成されてもよい。

第１光は、５００ｎｍ以上６００ｎｍ以下、例えば５５０ｎｍ程度の波長を有し、第２光は、７８０ｎｍ以上９５０ｎｍ以下、例えば８５０ｎｍ程度の波長を有していてもよい。この場合、第１光は、青色又は緑色の可視光であり、第２光は、赤外光である。センサ部１０は、第１光源６１から出射された第１光に基づいて、指紋を検出することができる。第２光源６２から出射された第２光は、指Ｆｇ等の被検出体の内部で反射し又は指Ｆｇ等を透過・吸収されてセンサ部１０に入射する。これにより、センサ部１０は、指Ｆｇ等の内部の生体に関する情報として脈波や血管像（血管パターン）を検出できる。

又は、第１光は、６００ｎｍ以上７００ｎｍ以下、例えば６６０ｎｍ程度の波長を有し、第２光は、７８０ｎｍ以上９００ｎｍ以下、例えば８５０ｎｍ程度の波長を有していてもよい。この場合、第１光源６１から出射された第１光及び第２光源６２から出射された第２光に基づいて、センサ部１０は、生体に関する情報として、脈波、脈拍や血管像に加えて、血中酸素飽和度を検出することができる。このように、検出装置１は、第１光源６１及び複数の第２光源６２を有しているので、第１光に基づいた検出と、第２光に基づいた検出とを行うことで、種々の生体に関する情報を検出することができる。

なお、図１に示す第１光源６１及び第２光源６２の配置は、あくまで一例であり適宜変更することができる。検出装置１は、光源として複数種類の光源（第１光源６１と第２光源６２）が設けられている。ただし、これに限定されず、光源は１種類であってもよい。例えば、第１光源基材５１及び第２光源基材５２のそれぞれに、複数の第１光源６１及び複数の第２光源６２が配置されていてもよい。また、第１光源６１及び第２光源６２が設けられる光源基材は１つ又は３つ以上であってもよい。あるいは、光源は、少なくとも１つ以上配置されていればよい。

図２は、第１実施形態に係る検出装置の構成例を示すブロック図である。図２に示すように、検出装置１は、さらに検出制御部１１と検出部４０と、有する。検出制御部１１の機能の一部又は全部は、制御回路１２２に含まれる。また、検出部４０のうち、検出回路４８以外の機能の一部又は全部は、制御回路１２２に含まれる。

センサ部１０は、複数の光センサＰＤを有する。センサ部１０が有する光センサＰＤはフォトダイオードであり、照射される光に応じた電気信号を、検出信号Ｖｄｅｔとして信号線選択回路１６に出力する。また、センサ部１０は、ゲート線駆動回路１５から供給されるゲート駆動信号Ｖｇｃｌにしたがって検出を行う。

検出制御部１１は、ゲート線駆動回路１５、信号線選択回路１６及び検出部４０にそれぞれ制御信号を供給し、これらの動作を制御する回路である。検出制御部１１は、スタート信号ＳＴＶ、クロック信号ＣＫ、リセット信号ＲＳＴ１等の各種制御信号をゲート線駆動回路１５に供給する。また、検出制御部１１は、選択信号ＡＳＷ等の各種制御信号を信号線選択回路１６に供給する。また、検出制御部１１は、各種制御信号を第１光源６１及び第２光源６２に供給して、それぞれの点灯及び非点灯を制御する。

ゲート線駆動回路１５は、各種制御信号に基づいて複数のゲート線ＧＣＬ（図３参照）を駆動する回路である。ゲート線駆動回路１５は、複数のゲート線ＧＣＬを順次又は同時に選択し、選択されたゲート線ＧＣＬにゲート駆動信号Ｖｇｃｌを供給する。これにより、ゲート線駆動回路１５は、ゲート線ＧＣＬに接続された複数の光センサＰＤを選択する。

信号線選択回路１６は、複数の信号線ＳＧＬ（図３参照）を順次又は同時に選択するスイッチ回路である。信号線選択回路１６は、例えばマルチプレクサである。信号線選択回路１６は、検出制御部１１から供給される選択信号ＡＳＷに基づいて、選択された信号線ＳＧＬと検出回路４８とを接続する。これにより、信号線選択回路１６は、光センサＰＤの検出信号Ｖｄｅｔを検出部４０に出力する。

検出部４０は、検出回路４８と、信号処理部４４と、座標抽出部４５と、記憶部４６と、検出タイミング制御部４７と、画像処理部４９と、出力処理部５０とを備える。検出タイミング制御部４７は、検出制御部１１から供給される制御信号に基づいて、検出回路４８と、信号処理部４４と、座標抽出部４５と、画像処理部４９と、が同期して動作するように制御する。

検出回路４８は、例えばアナログフロントエンド回路（ＡＦＥ：Analog Front End）である。検出回路４８は、少なくとも検出信号増幅部４２及びＡ／Ｄ変換部４３の機能を有する信号処理回路である。検出信号増幅部４２は、検出信号Ｖｄｅｔを増幅する。Ａ／Ｄ変換部４３は、検出信号増幅部４２から出力されるアナログ信号をデジタル信号に変換する。

信号処理部４４は、検出回路４８の出力信号に基づいて、センサ部１０に入力された所定の物理量を検出する論理回路である。信号処理部４４は、指Ｆｇが検出面に接触又は近接した場合に、検出回路４８からの信号に基づいて指Ｆｇや掌の表面の凹凸を検出できる。また、信号処理部４４は、検出回路４８からの信号に基づいて生体に関する情報を検出できる。生体に関する情報は、例えば、指Ｆｇや掌の血管像、脈波、脈拍、血中酸素濃度等である。

また、信号処理部４４は、複数の光センサＰＤにより同時に検出された検出信号Ｖｄｅｔ（生体に関する情報）を取得し、これらを平均化する処理を実行してもよい。この場合、検出部４０は、ノイズや、指Ｆｇ等の被検出体とセンサ部１０との相対的な位置ずれに起因する測定誤差を抑制して、安定した検出が可能となる。

記憶部４６は、信号処理部４４で演算された信号を一時的に保存する。記憶部４６は、例えばＲＡＭ（Random Access Memory）、レジスタ回路等であってもよい。

座標抽出部４５は、信号処理部４４において指の接触又は近接が検出されたときに、指等の表面の凹凸の検出座標を求める論理回路である。また、座標抽出部４５は、指Ｆｇや掌の血管の検出座標を求める論理回路である。画像処理部４９は、センサ部１０の各光センサＰＤから出力される検出信号Ｖｄｅｔを組み合わせて、指Ｆｇ等の表面の凹凸の形状を示す二次元情報及び指Ｆｇや掌の血管の形状を示す二次元情報を生成する。なお、座標抽出部４５は、検出座標を算出せずにセンサ出力Ｖｏとして検出信号Ｖｄｅｔを出力してもよい。また、座標抽出部４５及び画像処理部４９は、検出部４０に含まれていない場合であってもよい。

出力処理部５０は、複数の光センサＰＤからの出力に基づいた処理を行う処理部として機能する。具体的には、実施形態の出力処理部５０は、少なくとも、信号処理部４４を経て取得された検出信号Ｖｄｅｔに基づいて、少なくとも脈波データを含むセンサ出力Ｖｏを出力する。実施形態では、後述する各光センサＰＤの検出信号Ｖｄｅｔの出力の変化（振幅）を示すデータを信号処理部４４が出力し、どの出力がセンサ出力Ｖｏに採用されるかを出力処理部５０が決定するが、この両方を信号処理部４４又は出力処理部５０が行うようにしてもよい。なお、出力処理部５０は、座標抽出部４５が求めた検出座標、画像処理部４９が生成した二次元情報等をセンサ出力Ｖｏに含めるようにしてもよい。また、出力処理部５０の機能は、他の構成（例えば、画像処理部４９等）に統合されてもよい。

次に、検出装置１の回路構成例について説明する。図３は、検出装置を示す回路図である。図３に示すように、センサ部１０は、マトリクス状に配列された複数の部分検出領域ＰＡＡを有する。複数の部分検出領域ＰＡＡには、それぞれ光センサＰＤが設けられている。

ゲート線ＧＣＬは、第１方向Ｄｘに延在し、第１方向Ｄｘに配列された複数の部分検出領域ＰＡＡと接続される。また、複数のゲート線ＧＣＬ（１）、ＧＣＬ（２）、…、ＧＣＬ（８）は、第２方向Ｄｙに配列され、それぞれゲート線駆動回路１５に接続される。なお、以下の説明において、複数のゲート線ＧＣＬ（１）、ＧＣＬ（２）、…、ＧＣＬ（８）を区別して説明する必要がない場合には、単にゲート線ＧＣＬと表す。また、図３では説明を分かりやすくするために、８本のゲート線ＧＣＬを示しているが、あくまで一例であり、ゲート線ＧＣＬは、Ｍ本（Ｍは８以上、例えばＭ＝２５６）配列されていてもよい。

信号線ＳＧＬは、第２方向Ｄｙに延在し、第２方向Ｄｙに配列された複数の部分検出領域ＰＡＡの光センサＰＤに接続される。また、複数の信号線ＳＧＬ（１）、ＳＧＬ（２）、…、ＳＧＬ（１２）は、第１方向Ｄｘに配列されて、それぞれ信号線選択回路１６及びリセット回路１７に接続される。なお、以下の説明において、複数の信号線ＳＧＬ（１）、ＳＧＬ（２）、…、ＳＧＬ（１２）を区別して説明する必要がない場合には、単に信号線ＳＧＬと表す。

また、説明を分かりやすくするために、１２本の信号線ＳＧＬを示しているが、あくまで一例であり、信号線ＳＧＬは、Ｎ本（Ｎは１２以上、例えばＮ＝２５２）配列されていてもよい。また、図３では、信号線選択回路１６とリセット回路１７との間にセンサ部１０が設けられている。これに限定されず、信号線選択回路１６とリセット回路１７とは、信号線ＳＧＬの同じ方向の端部にそれぞれ接続されていてもよい。また、１つのセンサの実質的な面積は例えば実質５０×５０ｕｍ^２とされ、検出領域ＡＡの解像度は例えば実質５０８ｐｐｉとされ、検出領域ＡＡに配置されるセンサ数は例えば２５２セル×２５６セルとされ、検出領域ＡＡの面積は例えば１２．６×１２．８ｍｍ^２とされる。

ゲート線駆動回路１５は、スタート信号ＳＴＶ、クロック信号ＣＫ、リセット信号ＲＳＴ１等の各種制御信号を、制御回路１２２（図１参照）から受け取る。ゲート線駆動回路１５は、各種制御信号に基づいて、複数のゲート線ＧＣＬ（１）、ＧＣＬ（２）、…、ＧＣＬ（８）を時分割的に順次選択する。ゲート線駆動回路１５は、選択されたゲート線ＧＣＬにゲート駆動信号Ｖｇｃｌを供給する。これにより、ゲート線ＧＣＬに接続された複数の第１スイッチング素子Ｔｒにゲート駆動信号Ｖｇｃｌが供給され、第１方向Ｄｘに配列された複数の部分検出領域ＰＡＡが、検出対象として選択される。

なお、ゲート線駆動回路１５は、指紋の検出及び異なる複数の生体に関する情報（脈波、脈拍、血管像、血中酸素濃度等）のそれぞれの検出モードごとに、異なる駆動を実行してもよい。例えば、ゲート線駆動回路１５は、複数のゲート線ＧＣＬを束ねて駆動してもよい。

信号線選択回路１６は、複数の選択信号線Ｌｓｅｌと、複数の出力信号線Ｌｏｕｔと、第３スイッチング素子ＴｒＳと、を有する。複数の第３スイッチング素子ＴｒＳは、それぞれ複数の信号線ＳＧＬに対応して設けられている。６本の信号線ＳＧＬ（１）、ＳＧＬ（２）、…、ＳＧＬ（６）は、共通の出力信号線Ｌｏｕｔ１に接続される。６本の信号線ＳＧＬ（７）、ＳＧＬ（８）、…、ＳＧＬ（１２）は、共通の出力信号線Ｌｏｕｔ２に接続される。出力信号線Ｌｏｕｔ１、Ｌｏｕｔ２は、それぞれ検出回路４８に接続される。

ここで、信号線ＳＧＬ（１）、ＳＧＬ（２）、…、ＳＧＬ（６）を第１信号線ブロックとし、信号線ＳＧＬ（７）、ＳＧＬ（８）、…、ＳＧＬ（１２）を第２信号線ブロックとする。複数の選択信号線Ｌｓｅｌは、１つの信号線ブロックに含まれる第３スイッチング素子ＴｒＳのゲートにそれぞれ接続される。また、１本の選択信号線Ｌｓｅｌは、複数の信号線ブロックの第３スイッチング素子ＴｒＳのゲートに接続される。

制御回路１２２（図１参照）は、選択信号ＡＳＷを順次選択信号線Ｌｓｅｌに供給する。これにより、信号線選択回路１６は、第３スイッチング素子ＴｒＳの動作により、１つの信号線ブロックにおいて信号線ＳＧＬを時分割的に順次選択する。また、信号線選択回路１６は、複数の信号線ブロックでそれぞれ１本ずつ信号線ＳＧＬを選択する。このような構成により、検出装置１は、検出回路４８を含むＩＣ（Integrated Circuit）の数、又はＩＣの端子数を少なくすることができる。なお、信号線選択回路１６は、複数の信号線ＳＧＬを束ねて検出回路４８に接続してもよい。

図３に示すように、リセット回路１７は、基準信号線Ｌｖｒ、リセット信号線Ｌｒｓｔ及び第４スイッチング素子ＴｒＲを有する。第４スイッチング素子ＴｒＲは、複数の信号線ＳＧＬに対応して設けられている。基準信号線Ｌｖｒは、複数の第４スイッチング素子ＴｒＲのソース又はドレインの一方に接続される。リセット信号線Ｌｒｓｔは、複数の第４スイッチング素子ＴｒＲのゲートに接続される。

制御回路１２２は、リセット信号ＲＳＴ２をリセット信号線Ｌｒｓｔに供給する。これにより、複数の第４スイッチング素子ＴｒＲがオンになり、複数の信号線ＳＧＬは基準信号線Ｌｖｒと電気的に接続される。電源回路１２３は、基準信号ＣＯＭを基準信号線Ｌｖｒに供給する。これにより、複数の部分検出領域ＰＡＡに含まれる容量素子Ｃａ（図４参照）に基準信号ＣＯＭが供給される。

図４は、複数の部分検出領域を示す回路図である。なお、図４では、検出回路４８の回路構成も併せて示している。図４に示すように、部分検出領域ＰＡＡは、光センサＰＤと、容量素子Ｃａと、第１スイッチング素子Ｔｒとを含む。容量素子Ｃａは、光センサＰＤに形成される容量（センサ容量）であり、等価的に光センサＰＤと並列に接続される。さらに、信号線容量Ｃｃは、信号線ＳＧＬに形成される寄生容量であり、等価的に、信号線ＳＧＬと、光センサＰＤのアノード及び容量素子Ｃａの一端側との間に形成される。

図４では、複数のゲート線ＧＣＬのうち、第２方向Ｄｙに並ぶ２つのゲート線ＧＣＬ（ｍ）、ＧＣＬ（ｍ＋１）を示す。また、複数の信号線ＳＧＬのうち、第１方向Ｄｘに並ぶ２つの信号線ＳＧＬ（ｎ）、ＳＧＬ（ｎ＋１）を示す。部分検出領域ＰＡＡは、ゲート線ＧＣＬと信号線ＳＧＬとで囲まれた領域である。

第１スイッチング素子Ｔｒは、光センサＰＤに対応して設けられる。第１スイッチング素子Ｔｒは、薄膜トランジスタにより構成されるものであり、この例では、ｎチャネルのＭＯＳ（Metal Oxide Semiconductor）型のＴＦＴ（Thin Film Transistor）で構成されている。

第１方向Ｄｘに並ぶ複数の部分検出領域ＰＡＡに属する第１スイッチング素子Ｔｒのゲートは、ゲート線ＧＣＬに接続される。第２方向Ｄｙに並ぶ複数の部分検出領域ＰＡＡに属する第１スイッチング素子Ｔｒのソースは、信号線ＳＧＬに接続される。第１スイッチング素子Ｔｒのドレインは、光センサＰＤのカソード及び容量素子Ｃａに接続される。

光センサＰＤのアノードには、電源回路１２３からセンサ電源信号ＶＤＤＳＮＳが供給される。また、信号線ＳＧＬ及び容量素子Ｃａには、電源回路１２３から、信号線ＳＧＬ及び容量素子Ｃａの初期電位となる基準信号ＣＯＭが供給される。

部分検出領域ＰＡＡに光が照射されると、光センサＰＤには光量に応じた電流が流れ、これにより容量素子Ｃａに電荷が蓄積される。第１スイッチング素子Ｔｒがオンになると、容量素子Ｃａに蓄積された電荷に応じて、信号線ＳＧＬに電流が流れる。信号線ＳＧＬは、信号線選択回路１６の第３スイッチング素子ＴｒＳを介して検出回路４８に接続される。これにより、検出装置１は、部分検出領域ＰＡＡごとに、又はブロック単位ＰＡＧごとに光センサＰＤに照射される光の光量に応じた信号を検出できる。

検出回路４８は、読み出し期間Ｐｄｅｔ（図６参照）にスイッチＳＳＷがオンになり、信号線ＳＧＬと接続される。検出回路４８の検出信号増幅部４２は、信号線ＳＧＬから供給された電流の変動を電圧の変動に変換して増幅する。検出信号増幅部４２の非反転入力部（＋）には、固定された電位を有する基準電位（Ｖｒｅｆ）が入力され、反転入力端子（－）には、信号線ＳＧＬが接続される。実施形態では、基準電位（Ｖｒｅｆ）電圧として基準信号ＣＯＭと同じ信号が入力される。また、検出信号増幅部４２は、容量素子Ｃｂ及びリセットスイッチＲＳＷを有する。リセット期間Ｐｒｓｔ（図６参照）において、リセットスイッチＲＳＷがオンになり、容量素子Ｃｂの電荷がリセットされる。

次に、光センサＰＤの構成について説明する。図５Ａは、センサ部の概略断面構成を示す断面図である。図５Ａに示すように、センサ部１０は、センサ基材２１と、ＴＦＴ層２２と、絶縁層２３と、光センサＰＤと、絶縁層２４ａ、２４ｂ、２４ｃ、２５を備える。センサ基材２１は、絶縁性の基材であり、例えば、ガラスや樹脂材料が用いられる。センサ基材２１は、平板状に限定されず、曲面を有していてもよい。この場合、センサ基材２１は、フィルム状の樹脂であってもよい。センサ基材２１は、第１面と、第１面の反対側の第２面とを有する。第１面に、ＴＦＴ層２２、絶縁層２３、光センサＰＤ、絶縁層２４、２５の順に積層される。

ＴＦＴ層２２は、上述したゲート線駆動回路１５や信号線選択回路１６等の回路が設けられる。また、ＴＦＴ層２２には、第１スイッチング素子Ｔｒ等のＴＦＴ（Thin Film Transistor）や、ゲート線ＧＣＬ、信号線ＳＧＬ等の各種配線が設けられる。センサ基材２１及びＴＦＴ層２２は、所定の検出領域ごとにセンサを駆動する駆動回路基板であり、バックプレーン又はアレイ基板とも呼ばれる。

絶縁層２３は、有機絶縁層であり、ＴＦＴ層２２の上に設けられる。絶縁層２３は、ＴＦＴ層２２に形成される第１スイッチング素子Ｔｒや、各種導電層で形成される凹凸を平坦化する平坦化層である。

光センサＰＤは、絶縁層２３の上に設けられる。光センサＰＤは、下部電極３５、半導体層３１及び上部電極３４を有し、この順で積層される。

下部電極３５は、絶縁層２３の上に設けられ、コンタクトホールＨ１を介してＴＦＴ層２２の第１スイッチング素子Ｔｒと電気的に接続される。下部電極３５は、光センサＰＤのカソードであり、検出信号Ｖｄｅｔを読み出すための電極である。下部電極３５は、例えば、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）等の金属材料が用いられる。又は、下部電極３５は、これらの金属材料が複数積層された積層膜であってもよい。下部電極３５は、ＩＴＯ（Indium Tin Oxide）等の透光性を有する導電材料であってもよい。

半導体層３１は、アモルファスシリコン（ａ－Ｓｉ）である。半導体層３１は、ｉ型半導体層３２ａ、ｐ型半導体層３２ｂ及びｎ型半導体層３２ｃを含む。ｉ型半導体層３２ａ、ｐ型半導体層３２ｂ及びｎ型半導体層３２ｃは、光電変換素子の一具体例である。図５Ａでは、センサ基材２１の表面に垂直な方向において、ｎ型半導体層３２ｃ、ｉ型半導体層３２ａ及びｐ型半導体層３２ｂの順に積層されている。ただし、反対の構成、つまり、ｐ型半導体層３２ｂ、ｉ型半導体層３２ａ及びｎ型半導体層３２ｃの順に積層されていてもよい。また半導体層３１は、有機半導体からなる光電変換素子であってもよい。

ｎ型半導体層３２ｃは、ａ－Ｓｉに不純物がドープされてｎ＋領域を形成する。ｐ型半導体層３２ｂは、ａ－Ｓｉに不純物がドープされてｐ＋領域を形成する。ｉ型半導体層３２ａは、例えば、ノンドープの真性半導体であり、ｐ型半導体層３２ｂ及びｎ型半導体層３２ｃよりも低い導電性を有する。

上部電極３４は、光センサＰＤのアノードであり、電源信号ＶＤＤＳＮＳを光電変換層に供給するための電極である。上部電極３４は、例えばＩＴＯ等の透光性導電層であり、光センサＰＤごとに複数設けられる。

絶縁層２３の上に絶縁層２４ａ及び絶縁層２４ｂが設けられている。絶縁層２４ａは、上部電極３４の周縁部を覆い、上部電極３４と重なる位置に開口が設けられている。接続配線３６は、上部電極３４のうち、絶縁層２４ａが設けられていない部分で上部電極３４と接続される。絶縁層２４ｂは、上部電極３４及び接続配線３６を覆って絶縁層２４ａの上に設けられる。絶縁層２４ｂの上に平坦化層である絶縁層２４ｃが設けられる。絶縁層２４ｃの上に絶縁層２５が設けられる。ただし、絶縁層２５は、なくてもよい。

図５Ｂは、第１変形例に係る検出装置のセンサ部の概略断面構成を示す断面図である。図５Ｂに示すように、第１変形例の検出装置１Ａにおいて、光センサＰＤＡは、絶縁層２３ａの上に設けられる。絶縁層２３ａは、絶縁層２３を覆って設けられた無機絶縁層であり、例えば窒化シリコン（ＳｉＮ）で形成される。光センサＰＤＡは、光電変換層３１Ａと、下部電極３５（カソード電極）と、上部電極３４（アノード電極）と、を有する。センサ基材２１の第１面Ｓ１に垂直な方向において、下部電極３５、光電変換層３１Ａ、上部電極３４の順に積層される。

光電変換層３１Ａは、照射される光に応じて特性（例えば、電圧電流特性や抵抗値）が変化する。光電変換層３１Ａの材料として、有機材料が用いられる。具体的には、光電変換層３１Ａとして、例えば、低分子有機材料であるＣ_６０（フラーレン）、ＰＣＢＭ（フェニルＣ６１酪酸メチルエステル：Phenyl C61-butyric acid methyl ester）、ＣｕＰｃ（銅フタロシアニン：Copper Phthalocyanine）、Ｆ_１６ＣｕＰｃ（フッ素化銅フタロシアニン）、ｒｕｂｒｅｎｅ（ルブレン：5,6,11,12-tetraphenyltetracene）、ＰＤＩ（Perylene（ペリレン）の誘導体）等を用いることができる。

光電変換層３１Ａは、これらの低分子有機材料を用いて蒸着型（Dry Process）で形成することができる。この場合、光電変換層３１Ａは、例えば、ＣｕＰｃとＦ１６ＣｕＰｃとの積層膜、又はｒｕｂｒｅｎｅとＣ_６０との積層膜であってもよい。光電変換層３１Ａは、塗布型（Wet Process）で形成することもできる。この場合、光電変換層３１Ａは、上述した低分子有機材料と高分子有機材料とを組み合わせた材料が用いられる。高分子有機材料として、例えばＰ３ＨＴ（poly（3-hexylthiophene））、Ｆ８ＢＴ（F8-alt-benzothiadiazole）等を用いることができる。光電変換層３１Ａは、Ｐ３ＨＴとＰＣＢＭとが混合した状態の膜、又はＦ８ＢＴとＰＤＩとが混合した状態の膜とすることができる。

下部電極３５と、上部電極３４とは、光電変換層３１Ａを挟んで対向する。上部電極３４は、例えば、ＩＴＯ（Indium Tin Oxide）等の透光性を有する導電性材料が用いられる。下部電極３５は、例えば、銀（Ａｇ）やアルミニウム（Ａｌ）等の金属材料が用いられる。又は、下部電極３５は、これらの金属材料の少なくとも１以上を含む合金材料であってもよい。

下部電極３５の膜厚を制御することで、透光性を有する半透過型電極として下部電極３５を形成できる。例えば、下部電極３５は、膜厚１０ｎｍのＡｇ薄膜で形成することで、６０％程度の透光性を有する。この場合、光センサＰＤＡは、センサ基材２１の両面側から照射される光、例えば第１面Ｓ１側から照射される光Ｌ１及び第２面Ｓ２側から照射される光の両方を検出できる。

図５Ｂでは図示を省略するが、上部電極３４を覆って保護膜２４が設けられてもよい。保護膜は、パッシベーション膜であり、光センサＰＤＡを保護するために設けられている。

図５Ｂに示すように、ＴＦＴ層２２には、光センサＰＤＡに電気的に接続される第１スイッチング素子Ｔｒが設けられる。第１スイッチング素子Ｔｒは、半導体層８１、ソース電極８２、ドレイン電極８３及びゲート電極８４、８５を有する。光センサＰＤＡの下部電極３５は、絶縁層２３、２３ａに設けられたコンタクトホールＨ１１を介して、第１スイッチング素子Ｔｒのドレイン電極８３と電気的に接続される。

第１スイッチング素子Ｔｒは、半導体層８１の上側及び下側の両方にゲート電極８４、８５が設けられた、いわゆるデュアルゲート構造である。ただし、これに限定されず、第１スイッチング素子Ｔｒはトップゲート構造でもよく、ボトムゲート構造でもよい。

なお、図５Ｂでは、周辺領域ＧＡに設けられた第２スイッチング素子ＴｒＡ及び端子部７２を、模式的に示している。第２スイッチング素子ＴｒＡは、例えば、ゲート線駆動回路１５（図１参照）に設けられたスイッチング素子である。第２スイッチング素子ＴｒＡは、半導体層８６、ソース電極８７、ドレイン電極８８及びゲート電極８９を有する。第２スイッチング素子ＴｒＡは、半導体層８６の上側にゲート電極８９が設けられた、いわゆるトップゲート構造である。半導体層８６の下側で、半導体層８６とセンサ基材２１との間には、遮光層９０が設けられる。ただし、これに限定されず、第２スイッチング素子ＴｒＡはボトムゲート構造でもよく、デュアルゲート構造でもよい。

第１スイッチング素子Ｔｒの半導体層８１と、第２スイッチング素子ＴｒＡの半導体層８６とは、異なる層に設けられる。第１スイッチング素子Ｔｒの半導体層８１は、例えば酸化物半導体である。第２スイッチング素子ＴｒＡの半導体層８６は、例えばポリシリコンである。

次に、本実施形態の検出装置１の動作例の理解を容易にするために、比較例の検出装置の動作例について説明する。図６は、比較例の検出装置の動作例を表すタイミング波形図である。図７は、図６におけるリセット期間の動作例を表すタイミング波形図である。図８は、図６における読み出し期間の動作例を表すタイミング波形図である。図９は、図６における行読み出し期間ＶＲに含まれる１つのゲート線の駆動期間の動作例を表すタイミング波形図である。図１０は、比較例の検出装置のセンサ部の駆動と、光源の点灯動作との関係を説明するための説明図である。

図６に示すように、比較例の検出装置は、リセット期間Ｐｒｓｔ、露光期間Ｐｅｘ及び読み出し期間Ｐｄｅｔを有する。電源回路１２３は、リセット期間Ｐｒｓｔ、露光期間Ｐｅｘ及び読み出し期間Ｐｄｅｔに亘って、センサ電源信号ＶＤＤＳＮＳを光センサＰＤのアノードに供給する。センサ電源信号ＶＤＤＳＮＳは光センサＰＤのアノード－カソード間に逆バイアスを印加する信号である。例えば、光センサＰＤのカソードには実質０．７５Ｖの基準信号ＣＯＭがされているが、アノードに実質－１．２５Ｖのセンサ電源信号ＶＤＤＳＮＳを印加することにより、アノード－カソード間は実質２．０Ｖで逆バイアスされる。制御回路１２２は、リセット信号ＲＳＴ２を”Ｈ”とした後にゲート線駆動回路１５にスタート信号ＳＴＶおよびクロック信号ＣＫを供給し、リセット期間Ｐｒｓｔが開始する。リセット期間Ｐｒｓｔにおいて、制御回路１２２は、基準信号ＣＯＭをリセット回路１７に供給し、リセット信号ＲＳＴ２によってリセット電圧を供給するための第４スイッチング素子ＴｒＲをオンさせる。これにより各信号線ＳＧＬにはリセット電圧として基準信号ＣＯＭが供給される。基準信号ＣＯＭは、例えば０．７５Ｖとされる。

リセット期間Ｐｒｓｔにおいて、ゲート線駆動回路１５は、スタート信号ＳＴＶ、クロック信号ＣＫ及びリセット信号ＲＳＴ１に基づいて、順次ゲート線ＧＣＬを選択する。ゲート線駆動回路１５は、ゲート駆動信号Ｖｇｃｌ｛Ｖｇｃｌ（１）～Ｖｇｃｌ（Ｍ）｝をゲート線ＧＣＬに順次供給する。ゲート駆動信号Ｖｇｃｌは、高レベル電圧である電源電圧ＶＤＤと低レベル電圧である電源電圧ＶＳＳとを有するパルス状の波形を有する。図６では、Ｍ本（例えばＭ＝２５６）のゲート線ＧＣＬが設けられており、各ゲート線ＧＣＬに、ゲート駆動信号Ｖｇｃｌ（１）、…、Ｖｇｃｌ（Ｍ）が順次供給され、複数の第１スイッチング素子Ｔｒは各行毎に順次導通され、リセット電圧が供給される。リセット電圧として例えば、基準信号ＣＯＭの電圧０．７５Ｖが供給される。

具体的には、図７に示すように、ゲート線駆動回路１５は、期間Ｖ（１）において、ゲート線ＧＣＬ（１）に、高レベル電圧（電源電圧ＶＤＤ）のゲート駆動信号Ｖｇｃｌ（１）を供給する。制御回路１２２は、ゲート駆動信号Ｖｇｃｌ（１）が高レベル電圧（電源電圧ＶＤＤ）の期間に、選択信号ＡＳＷ１、…、ＡＳＷ６のいずれか１つ（図７では選択信号ＡＳＷ１）を、信号線選択回路１６に供給する。これにより、ゲート駆動信号Ｖｇｃｌ（１）により選択された部分検出領域ＰＡＡの信号線ＳＧＬが検出回路４８に接続される。この結果、第３スイッチング素子ＴｒＳと検出回路４８との間の接続配線にもリセット電圧（基準信号ＣＯＭ）が供給される。

同様に、ゲート線駆動回路１５は、期間Ｖ（２）、…、Ｖ（Ｍ－１）、Ｖ（Ｍ）において、ゲート線ＧＣＬ（２）、…、ＧＣＬ（Ｍ－１）、ＧＣＬ（Ｍ）に、それぞれ高レベル電圧のゲート駆動信号Ｖｇｃｌ（２）、…、Ｖｇｃｌ（Ｍ－１）、Ｖｇｃｌ（Ｍ）を供給する。

これにより、リセット期間Ｐｒｓｔでは、全ての部分検出領域ＰＡＡの容量素子Ｃａは、順次信号線ＳＧＬと電気的に接続されて、基準信号ＣＯＭが供給される。この結果、容量素子Ｃａの容量がリセットされる。尚、部分的にゲート線、および信号線ＳＧＬを選択することにより部分検出領域ＰＡＡのうち一部の容量素子Ｃａの容量をリセットすることも可能である。

露光するタイミングの例として、ゲート線非選択時露光制御方法と常時露光制御方法がある。ゲート線非選択時露光制御方法においては、検出対象の光センサＰＤに接続された全てのゲート線ＧＣＬにゲート駆動信号｛Ｖｇｃｌ（１）～（Ｍ）｝が順次供給され、検出対象の全ての光センサＰＤにリセット電圧が供給される。その後、検出対象の光センサＰＤに接続された全てのゲート線ＧＣＬが低電圧（第１スイッチング素子Ｔｒがオフ）になると露光が開始され、露光期間Ｐｅｘの間に露光が行われる。露光が終了すると前述のように検出対象の光センサＰＤに接続されたゲート線ＧＣＬにゲート駆動信号｛Ｖｇｃｌ（１）～（Ｍ）｝が順次供給され、読み出し期間Ｐｄｅｔに読み出しが行われる。常時露光制御方法においては、リセット期間Ｐｒｓｔ、読み出し期間Ｐｄｅｔにおいても露光を行う制御（常時露光制御）をすることも可能である。この場合は、リセット期間Ｐｒｓｔにゲート駆動信号Ｖｇｃｌ（１）がゲート線ＧＣＬに供給された後に、露光期間Ｐｅｘ（１）が開始する。ここで、露光期間Ｐｅｘ｛（１）・・・（Ｍ）｝とは光センサＰＤから容量素子Ｃａへ充電される期間とされる。リセット期間Ｐｒｓｔに容量素子Ｃａにチャージされた電荷が光照射によって光センサＰＤに逆方向電流（カソードからアノードへ）が流れ、容量素子Ｃａの電位差は減少する。なお、各ゲート線ＧＣＬに対応する部分検出領域ＰＡＡでの、実際の露光期間Ｐｅｘ（１）、…、Ｐｅｘ（Ｍ）は、開始のタイミング及び終了のタイミングが異なっている。露光期間Ｐｅｘ（１）、…、Ｐｅｘ（Ｍ）は、それぞれ、リセット期間Ｐｒｓｔでゲート駆動信号Ｖｇｃｌが高レベル電圧の電源電圧ＶＤＤから低レベル電圧の電源電圧ＶＳＳに変化したタイミングで開始される。また、露光期間Ｐｅｘ（１）、…、Ｐｅｘ（Ｍ）は、それぞれ、読み出し期間Ｐｄｅｔでゲート駆動信号Ｖｇｃｌが電源電圧ＶＳＳから電源電圧ＶＤＤに変化したタイミングで終了する。各露光期間Ｐｅｘ（１）、…、Ｐｅｘ（Ｍ）の露光時間の長さは等しい。

ゲート線非選択時露光制御方法において、露光期間Ｐｅｘ｛（１）・・・（Ｍ）｝及では、各部分検出領域ＰＡＡで、光センサＰＤに照射された光に応じて電流が流れる。この結果、各容量素子Ｃａに電荷が蓄積される。

読み出し期間Ｐｄｅｔが開始する前のタイミングで、制御回路１２２は、リセット信号ＲＳＴ２を低レベル電圧にする。これにより、リセット回路１７の動作が停止する。尚、リセット信号はリセット期間Ｐｒｓｔのみ高レベル電圧としてもよい。読み出し期間Ｐｄｅｔでは、リセット期間Ｐｒｓｔと同様に、ゲート線駆動回路１５は、ゲート線ＧＣＬにゲート駆動信号Ｖｇｃｌ（１）、…、Ｖｇｃｌ（Ｍ）を順次供給する。

具体的には、図８に示すように、ゲート線駆動回路１５は、行読み出し期間ＶＲ（１）において、ゲート線ＧＣＬ（１）に、高レベル電圧（電源電圧ＶＤＤ）のゲート駆動信号Ｖｇｃｌ（１）を供給する。制御回路１２２は、ゲート駆動信号Ｖｇｃｌ（１）が高レベル電圧（電源電圧ＶＤＤ）の期間に、選択信号ＡＳＷ１、…、ＡＳＷ６を、信号線選択回路１６に順次供給する。これにより、ゲート駆動信号Ｖｇｃｌ（１）により選択された部分検出領域ＰＡＡの信号線ＳＧＬが順次、又は同時に検出回路４８に接続される。この結果、検出信号Ｖｄｅｔが部分検出領域ＰＡＡごとに検出回路４８に供給される。

同様に、ゲート線駆動回路１５は、行読み出し期間ＶＲ（２）、…、ＶＲ（Ｍ－１）、ＶＲ（Ｍ）において、ゲート線ＧＣＬ（２）、…、ＧＣＬ（Ｍ－１）、ＧＣＬ（Ｍ）に、それぞれ高レベル電圧のゲート駆動信号Ｖｇｃｌ（２）、…、Ｖｇｃｌ（Ｍ－１）、Ｖｇｃｌ（Ｍ）を供給する。すなわち、ゲート線駆動回路１５は、行読み出し期間ＶＲ（１）、ＶＲ（２）、…、ＶＲ（Ｍ－１）、ＶＲ（Ｍ）ごとに、ゲート線ＧＣＬにゲート駆動信号Ｖｇｃｌを供給する。各ゲート駆動信号Ｖｇｃｌが高レベル電圧となる期間ごとに、信号線選択回路１６は選択信号ＡＳＷに基づいて、順次信号線ＳＧＬを選択する。信号線選択回路１６は、信号線ＳＧＬごとに順次、１つの検出回路４８に接続する。これにより、読み出し期間Ｐｄｅｔで、検出装置１は、全ての部分検出領域ＰＡＡの検出信号Ｖｄｅｔを検出回路４８に出力することができる。

以下、図９を参照して、図６における１つのゲート駆動信号Ｖｇｃｌ（ｊ）の供給期間である行読み出し期間ＶＲ中の動作例について説明する。図６では、最初のゲート駆動信号Ｖｇｃｌ（１）に行読み出し期間ＶＲの符号を付しているが、他のゲート駆動信号Ｖｇｃｌ（２）、…、Ｖｇｃｌ（Ｍ）についても同様である。ｊは、１からＭのいずれかの自然数である。

図９および図４に示すように、第３スイッチング素子ＴｒＳの出力（Ｖ_ｏｕｔ）は予め基準電位（Ｖｒｅｆ）電圧にリセットされている。基準電位（Ｖｒｅｆ）電圧はリセット電圧とされ、例えば０．７５Ｖとされる。次にゲート駆動信号Ｖｇｃｌ（ｊ）がハイレベルとなり当該行の第１スイッチング素子Ｔｒがオンし、各行の信号線ＳＧＬは当該部分検出領域ＰＡＡの容量（容量素子Ｃａ）に蓄積された電荷に応じた電圧になる。ゲート駆動信号Ｖｇｃｌ（ｊ）の立ち上がりから期間ｔ１の経過後、選択信号ＡＳＷ（ｋ）がハイになる期間ｔ２が生じる。選択信号ＡＳＷ（ｋ）がハイになって第３スイッチング素子ＴｒＳがオンすると、当該第３スイッチング素子ＴｒＳを介して検出回路４８と接続されている部分検出領域ＰＡＡの容量（容量素子Ｃａ）に充電された電荷により、第３スイッチング素子ＴｒＳの出力（Ｖ_ｏｕｔ）（図４参照）が当該部分検出領域ＰＡＡの容量（容量素子Ｃａ）に蓄積された電荷に応じた電圧に変化する（期間ｔ３）。図９の例では期間ｔ３のようにこの電圧はリセット電圧から下がっている。その後、スイッチＳＳＷがオン（ＳＳＷ信号のハイレベルの期間ｔ４）すると当該部分検出領域ＰＡＡの容量（容量素子Ｃａ）に蓄積された電荷が検出回路４８の検出信号増幅部４２の容量（容量素子Ｃｂ）へ電荷が移動し、検出信号増幅部４２の出力電圧は容量素子Ｃｂに蓄積された電荷に応じた電圧となる。このとき検出信号増幅部４２の反転入力部はオペアンプのイマジナリショート電位となるため、基準電位（Ｖｒｅｆ）に戻っている。検出信号増幅部４２の出力電圧はＡ／Ｄ変換部４３で読み出す。図９の例では、各列の信号線ＳＧＬに対応する選択信号ＡＳＷ（ｋ）、ＡＳＷ（ｋ＋１）、…の波形がハイになって第３スイッチング素子ＴｒＳを順次オンさせ、同様の動作を順次行うことで当該ゲート線ＧＣＬに接続された部分検出領域ＰＡＡの容量（容量素子Ｃａ）に蓄積された電荷を順次読み出している。なお図９におけるＡＳＷ（ｋ）、ＡＳＷ（ｋ＋１）…は、例えば、図９におけるＡＳＷ１からＡＳＷ６のいずれかである。

具体的には、スイッチＳＳＷがオンになる期間ｔ４が生じると、部分検出領域ＰＡＡの容量（容量素子Ｃａ）から検出回路４８の検出信号増幅部４２の容量（容量素子Ｃｂ）へ電荷が移動する。このとき検出信号増幅部４２の非反転入力（＋）は、基準電位（Ｖｒｅｆ）電圧（例えば、０．７５［Ｖ］）にバイアスされている。このため、検出信号増幅部４２の入力間のイマジナリショートにより第３スイッチング素子ＴｒＳの出力（Ｖ_ｏｕｔ）も基準電位（Ｖｒｅｆ）電圧になる。また、容量素子Ｃｂの電圧は、選択信号ＡＳＷ（ｋ）に応じて第３スイッチング素子ＴｒＳがオンした箇所の部分検出領域ＰＡＡの容量（容量素子Ｃａ）に蓄積された電荷に応じた電圧となる。検出信号増幅部４２の出力は、イマジナリショートによって第３スイッチング素子ＴｒＳの出力（Ｖ_ｏｕｔ）が基準電位（Ｖｒｅｆ）電圧になった後に、容量素子Ｃｂの容量に応じた電圧になり、この出力電圧をＡ／Ｄ変換部４３で読み取る。なお、容量素子Ｃｂの電圧とは、例えば、容量素子Ｃｂを構成するコンデンサに設けられる２つの電極間の電圧である。

なお、期間ｔ１は、例えば２０［μｓ］である。期間ｔ２は、例えば６０［μｓ］である。期間ｔ３は、例えば４４．７［μｓ］である。期間ｔ４は、例えば０．９８［μｓ］である。

図１０に示すように、期間ｔ（１）、期間ｔ（２）のそれぞれにおいて、検出装置１は、上述したリセット期間Ｐｒｓｔ、露光期間Ｐｅｘ｛（１）・・・（Ｍ）｝及び読み出し期間Ｐｄｅｔを実行する。リセット期間Ｐｒｓｔ及び読み出し期間Ｐｄｅｔにおいて、ゲート線駆動回路１５は、ゲート線ＧＣＬ（１）からゲート線ＧＣＬ（Ｍ）まで順次走査する。以下の説明において、各期間ｔでの検出、すなわち、リセット期間Ｐｒｓｔ及び読み出し期間Ｐｄｅｔでゲート線ＧＣＬ（１）からゲート線ＧＣＬ（Ｍ）まで走査され、各列の信号線ＳＧＬから検出信号Ｖｄｅｔを取得する検出を、１フレームの検出と表す。

期間ｔ（１）及び期間ｔ（２）に連続して、光源（第１光源６１又は第２光源６２）が点灯される。制御回路１２２は、検出対象に応じて光源の点灯、非点灯を制御することができる。たとえば、制御回路１２２は、期間ごとに第１光源６１及び第２光源６２の点灯、非点灯を切り換えてもよいし、いずれか一方を連続して点灯してもよい。

なお、図６から図１０では、ゲート線駆動回路１５がゲート線ＧＣＬを個別に選択する例を示したが、これに限定されない。ゲート線駆動回路１５は、２以上の所定数のゲート線ＧＣＬを同時に選択し、所定数のゲート線ＧＣＬごとに順次ゲート駆動信号Ｖｇｃｌを供給してもよい。また、信号線選択回路１６も、２以上の所定数の信号線ＳＧＬを同時に１つの検出回路４８に接続してもよい。また更には、ゲート線駆動回路１５は、複数のゲート線ＧＣＬを間引いて走査してもよい。

図８に示すように、比較例では、行読み出し期間ＶＲ（１）において、ゲート駆動信号Ｖｇｃｌ（１）が高レベル電圧（電源電圧ＶＤＤ）の期間に、選択信号ＡＳＷ１、…、ＡＳＷ６が、信号線選択回路１６に順次供給される。すなわち、時刻ｔ１１で選択信号ＡＳＷ１が低レベル電圧になった後も、時刻ｔ１３でゲート駆動信号Ｖｇｃｌ（１）が低レベル電圧になるまでの露光期間Ｐｅｘ－１に、継続して露光される。露光期間Ｐｅｘ－１に応じた電荷が、光センサＰＤから、選択信号ＡＳＷ１に対応する信号線ＳＧＬ（１）にチャージされる。

同様に、各選択信号ＡＳＷ１、…、ＡＳＷ６に応じた露光期間Ｐｅｘ－１、…、Ｐｅｘ－６のそれぞれで、各信号線ＳＧＬに電荷がチャージされる。例えば、露光期間Ｐｅｘ－６は時刻ｔ１２で選択信号ＡＳＷ６が低レベル電圧になった後、時刻ｔ１３でゲート駆動信号Ｖｇｃｌ（１）が低レベル電圧になるまでの期間であり、列ごとに露光期間Ｐｅｘが異なる。

そして、次の行読み出し期間ＶＲ（２）では、２行目の検出信号Ｖｄｅｔに、前の行読み出し期間ＶＲ（１）の露光期間Ｐｅｘ－１（ＳＧＬ（１））・・・・Ｐｅｘ－６（ＳＧＬ（６））の期間でチャージされた電荷分が合計された信号が、検出回路４８に供給される。このように、各行読み出し期間ＶＲの検出信号Ｖｄｅｔが、前の行読み出し期間ＶＲの検出結果に応じて変化し、検出精度が低下する可能性がある。

図１１は、第１実施形態に係る検出装置の動作例を説明するための説明図である。図１２は、第１実施形態に係る検出装置の動作例を表すタイミング波形図である。比較例では、１フレームの検出において、１フレームのリセット期間Ｐｒｓｔの後に１フレームの読み出し期間Ｐｄｅｔが実行される。これに対し、第１実施形態に係る検出装置１では、図１１に示すように、１フレーム（１Ｆ）の読み出し期間Ｐｄｅｔと、１フレーム（１Ｆ）のリセット期間Ｐｒｓｔとが並行して実行される。

本実施形態では、行ごとにゲート線ＧＣＬに駆動信号Ｖｇｃｌが供給され、所定の行に属する複数の第１スイッチング素子Ｔｒが接続状態となる。具体的には、図１２に示すように、時刻ｔ２１に、ゲート線駆動回路１５は、ゲート線ＧＣＬ（１）に、高レベル電圧（電源電圧ＶＤＤ）のゲート駆動信号Ｖｇｃｌ（１）を供給する。行読み出し期間ＶＲ（１）は、時刻ｔ２１において、ゲート駆動信号Ｖｇｃｌ（１）が高レベル電圧になるタイミングで開始される。

具体的には、制御回路１２２は、ゲート駆動信号Ｖｇｃｌ（１）が高レベル電圧（電源電圧ＶＤＤ）の期間に、選択信号ＡＳＷ１、…、ＡＳＷ６を、信号線選択回路１６に順次供給する。選択信号ＡＳＷ１、…、ＡＳＷ６に応じて、第３スイッチング素子ＴｒＳが順次接続状態となる。すなわち、行ごとの読み出し期間（行読み出し期間ＶＲ（１））に、所定の行の複数の第１スイッチング素子Ｔｒが接続状態で、信号線選択回路１６は、複数の信号線ＳＧＬを列ごとに所定の順番で検出回路４８に接続する。この結果、検出信号Ｖｄｅｔが部分検出領域ＰＡＡごとに検出回路４８に供給される。

図１２では、期間Ｔ１１、・・・、Ｔ１６の順に時分割で選択信号ＡＳＷ１、…、ＡＳＷ６が供給される。時刻ｔ２２に、制御回路１２２は、選択信号ＡＳＷ６を低レベル電圧とし、最後の列の読み出しが終了する。つまり、本実施形態では、行読み出し期間ＶＲ（１）は、ゲート駆動信号Ｖｇｃｌ（１）が高レベル電圧であって、選択信号ＡＳＷ６が低レベル電圧に変位したタイミングで終了する。

所定の行の読み出し期間（行読み出し期間ＶＲ（１））の完了後、かつ、所定の行の、次の行の読み出し期間（行読み出し期間ＶＲ（２））の開始前に、所定の行に属する複数の光センサＰＤ及び複数の信号線ＳＧＬにリセット電位（基準信号ＣＯＭ）が供給される。具体的には、制御回路１２２は、時刻ｔ２２でリセット信号ＲＳＴ２をリセット信号線Ｌｒｓｔに供給する。これにより、複数の第４スイッチング素子ＴｒＲがオンになり、ゲート線ＧＣＬ（１）に対応する光センサＰＤ及び複数の信号線ＳＧＬに基準信号ＣＯＭが供給される。

なお、図１２では、リセット信号ＲＳＴ２が高レベル電圧になるタイミングと、選択信号ＡＳＷ６を低レベル電圧になるタイミングとが時刻ｔ２２で一致している。ただしこれに限定されず、選択信号ＡＳＷ６が低レベル電圧になったあと、所定の期間経過後に、リセット信号ＲＳＴ２を高レベル電圧としてもよい。

その後、時刻ｔ２３で、ゲート線駆動回路１５は、ゲート駆動信号Ｖｇｃｌ（１）を低レベル電圧とする。これにより、所定の行の複数の第１スイッチング素子Ｔｒが非接続状態となる。時刻ｔ２４で、制御回路１２２は、リセット信号ＲＳＴ２を低レベル電圧とする。これにより、１行目の読み出し期間Ｐｄｅｔ及びリセット期間Ｐｒｓｔが終了する。

その後、時刻ｔ２５に、ゲート線駆動回路１５は、２行目のゲート線ＧＣＬ（２）に、高レベル電圧（電源電圧ＶＤＤ）のゲート駆動信号Ｖｇｃｌ（２）を供給する。以下、１行目と同様に、時刻ｔ２６から時刻ｔ２８で２行目の読み出し期間Ｐｄｅｔ及びリセット期間Ｐｒｓｔが実行される。この動作を、最終行（ゲート線ＧＣＬ（２５６））まで繰り返し走査することで、１フレームの検出を行うことができる。

本実施形態では、行読み出し期間ＶＲごとにリセット期間Ｐｒｓｔが設けられているので、所定の列（例えばＳＧＬ（１））の読み出し後、信号線ＳＧＬに電荷がチャージされた場合であっても、次の行での行読み出し期間ＶＲの前にリセットされる。したがって、検出装置１は、前の行での検出結果による検出信号Ｖｄｅｔの変動を抑制することができ、検出精度を高めることができる。

なお、本実施形態では、各行で行読み出し期間ＶＲの後、リセット電位が供給される。このため、図１１に示すように、検出装置１の立ち上げ時に、立ち上げシーケンスとしてリセット期間Ｐｒｓｔを設けることが好ましい。立ち上げシーケンスでは、読み出しを行わず、１フレーム（１Ｆ）の光センサＰＤ及び信号線ＳＧＬにリセット電位を供給することでリセットを行う。これにより、立ち上げ後、最初の読み出し期間Ｐｄｅｔでの検出ばらつきを抑制することができる。立ち上げシーケンスは、検出装置１の電源がオンになった起動時や、所定期間、検出装置１の検出が行われないスリープモードから復帰した場合等に行われる。

図１３は、比較例の検出装置の検出結果を模式的に示す画像である。図１４は、実施例の検出装置の検出結果を模式的に示す画像である。図１３及び図１４では、同じテストパターンＴＰを検出した画像データであり、いずれも、四角形状の黒色パターンが千鳥状に配置されたテストパターンＴＰである。

図１３に示す比較例の検出パターンＤＰでは、隣接する行間で、黒色パターンと白色パターンの境界（コントラスト）がぼやけているのに対し、図１４に示す実施例の検出パターンＤＰでは、隣接する行間で、黒色パターンと白色パターンの境界（コントラスト）が明確である。これにより、上述したように行読み出し期間ＶＲごとに、光センサＰＤ及び信号線ＳＧＬにリセット電位を供給することで、検出精度を向上できることが示された。

（第２変形例）
上述した第１実施形態では、行間の検出信号の干渉は抑制できるものの、図１２に示すように、ゲート駆動信号Ｖｇｃｌ（１）が高レベル電圧になるタイミング（例えば時刻ｔ２１）から、各列の読み出しのタイミングに時間差が生じる。信号線ＳＧＬ（１）に接続された光センサＰＤの露光期間Ｐｅｘ－１に比べて、信号線ＳＧＬ（６）に接続された光センサＰＤの露光期間Ｐｅｘ－６は長くなる。この結果、列方向での検出ばらつきが周期的に生じる可能性がある。

図１５は、第２変形例の検出装置のセンサ部の駆動と、光源の点灯動作との関係を説明するための説明図である。図１６は、第２変形例の検出装置と、光源との関係を模式的に示す説明図である。

図１５に示すように、制御回路１２２は、１フレーム（１Ｆ）のリセット期間Ｐｒｓｔ及び読み出し期間Ｐｄｅｔで、光源（第１光源６１又は第２光源６２）を非点灯にし、フレーム間の期間Ｔ２に光源を点灯させる。期間Ｔ２は、いずれのゲート線ＧＣＬも非選択の状態（ゲート駆動信号Ｖｇｃｌが低レベル電圧）である。つまり、所定の行の第１スイッチング素子Ｔｒが接続状態である行読み出し期間ＶＲで光源が非点灯となり、全ての第１スイッチング素子Ｔｒが非接続状態である期間Ｔ２で光源が点灯される。

これにより、ゲート駆動信号Ｖｇｃｌが高レベル電圧となる行読み出し期間ＶＲに、光源からの光Ｌ１（図１６参照）が照射されないので、露光期間Ｐｅｘ－１、・・・、Ｐｅｘ－６のばらつきに起因する、列ごとの検出ばらつきを抑制できる。

（第２実施形態）
第２実施形態では更に検出精度を向上させるための駆動を行う。例えば、検出装置１の使用状況によっては、図１６に示すように、光源からの光Ｌ１以外に外来光Ｌ２が照射される場合がある。この場合、光源が非点灯時においてもセンサには光が照射されていることになり、各々の列毎の読み出し時間の差により、外来光Ｌ２の照射による影響も各々の列毎に異なる。このため、外来光Ｌ２が行読み出し期間ＶＲに照射されると、列ごとの検出ばらつきが生じる可能性がある。

図１７は、第２実施形態に係る検出装置の動作例を示すフローチャートである。図１８は、１フレームの検出ごとの信号線の接続の順番を示す表である。

図１７に示すように、制御回路１２２は、検出装置１の立ち上げシーケンス（図１１参照）を実行する（ステップＳＴ１）。制御回路１２２は、検出装置１の駆動パラメータを設定する（ステップＳＴ２）。駆動パラメータは、例えば、センサ解像度や、信号線ＳＧＬの選択数、光源の輝度等である。

制御回路１２２は、検出を開始する（ステップＳＴ３）。制御回路１２２は、上述した第１実施形態と同様に、行読み出し期間ＶＲごとにリセット電位を光センサＰＤ及び信号線ＳＧＬに供給する。

制御回路１２２は、ゲート線ＧＣＬの走査及び信号線ＳＧＬの走査を行い、ブロック単位ＰＡＧ（図３参照）ごとにセンサデータ（検出信号Ｖｄｅｔ）を取得する（ステップＳＴ４）。

１フレーム（１Ｆ）分のデータが取得されていない場合（ステップＳＴ５、Ｎｏ）、制御回路１２２は、ゲート線ＧＣＬの走査及び信号線ＳＧＬの走査を継続する。１フレーム（１Ｆ）分のデータが取得された場合（ステップＳＴ５、Ｙｅｓ）、制御回路１２２は、次のフレームの検出を実行する。

図１８では、１フレームから６フレームまでの検出について、フレームごとに、期間Ｔ１１から期間Ｔ１６での選択信号ＡＳＷの順番を示している。図１８に示すように、制御回路１２２は、フレームごとに、選択信号ＡＳＷの順番を異ならせている。つまり、信号線選択回路１６は、制御回路１２２からの選択信号ＡＳＷに基づいて、１フレームの検出ごとに、読み出し期間Ｐｄｅｔでの複数の信号線ＳＧＬと検出回路４８との接続の順番を異ならせる。

言い換えると、フレームごとに、各列の露光期間Ｐｅｘの長さが異なる。例えば、選択信号ＡＳＷ１に着目すると、１フレームから６フレームまでの間で、選択信号ＡＳＷ１が供給される期間（期間Ｔ１１から期間Ｔ１６）が異なる。つまり、図１８に示す例では、選択信号ＡＳＷ１に応じた露光期間Ｐｅｘ－１（図１２参照））は、１フレームで最も短く、２フレームで最も長い。そして、３フレームから６フレームまで露光期間Ｐｅｘ－１（選択信号ＡＳＷ１）は、順次短くなる。

なお、図１８では、１フレームから６フレームまで、選択信号ＡＳＷの順番（期間Ｔ１１から期間Ｔ１６）を１つずつシフトさせている。ただしこれに限定されず、各フレームで選択信号ＡＳＷの順番をランダムに変更してもよい。

次に、制御回路１２２は、Ｎフレーム分（例えばＮ＝６）のデータが取得されていない場合（ステップＳＴ６、Ｎｏ）、ステップＳＴ４及びステップＳＴ５を繰り返し実行する。制御回路１２２は、Ｎフレーム分のデータが取得された場合（ステップＳＴ６、Ｙｅｓ）、フレーム平均処理を行う（ステップＳＴ７）。

フレーム平均処理は、例えば、図１８に示す１フレームから６フレームまで、各フレームで列ごとに取得されたデータ（検出信号Ｖｄｅｔ）を平均化する信号処理である。例えば、１フレームから６フレームまで、選択信号ＡＳＷ１に基づいて、信号線ＳＧＬ（１）から検出された６つの信号の平均化処理を行う。同様に、列ごと（信号線ＳＧＬごと）に検出された信号の平均化処理を行う。これにより、列ごとの露光期間Ｐｅｘのばらつきを抑制できる。

制御回路１２２は、平均化したデータを列（信号線ＳＧＬ）の順番に並び替える（ステップＳＴ８）。制御回路１２２は、複数フレームで平均化された情報に基づいて、二次元情報としてのイメージ（画像）を表示する（ステップＳＴ９）。

制御回路１２２は、検出を継続する場合（ステップＳＴ１０、Ｎｏ）、ステップ４からステップ９を繰り返し実行する。制御回路１２２は、検出を終了する場合（ステップＳＴ１０、Ｙｅｓ）、立ち下げシーケンスを実行し（ステップＳＴ１１）、終了する。

本実施形態では、１フレームの検出ごとに複数の信号線ＳＧＬと検出回路４８との接続の順番が異なり、各列で、複数フレームの検出信号Ｖｄｅｔが平均化される。これにより、本実施形態では、各列の露光時間のばらつきが平均化されるので、列ごとの検出ばらつきを抑制できる。また、本実施形態では、図１５に示したような第１実施形態の第１変形例における駆動以外にも図１１および図１２に示した第１実施形態における駆動に適用しても列ごとのばらつきを抑制できる。

（第３実施形態）
図１９は、第３実施形態に係る検出装置の動作例を表すタイミング波形図である。第３実施形態では、上述した第１実施形態及び第２実施形態に比べて、行読み出し期間ＶＲで、ゲート駆動信号Ｖｇｃｌが低レベル電圧の期間に、制御回路１２２は、選択信号ＡＳＷ１、…、ＡＳＷ６を、信号線選択回路１６に順次供給する点が異なる。

具体的には、図１９に示すように、時刻ｔ３１に、ゲート線駆動回路１５は、ゲート線ＧＣＬ（１）に、高レベル電圧（電源電圧ＶＤＤ）のゲート駆動信号Ｖｇｃｌ（１）を供給する。行読み出し期間ＶＲ（１）は、ゲート駆動信号Ｖｇｃｌ（１）が高レベル電圧になるタイミングで開始される。

所定期間経過後、選択信号ＡＳＷが供給される前の時刻ｔ３２で、ゲート線駆動回路１５は、ゲート駆動信号Ｖｇｃｌ（１）を低レベル電圧にする。すなわち、所定の行の読み出し期間（行読み出し期間ＶＲ（１））で、所定の行の複数の第１スイッチング素子Ｔｒは、時刻ｔ３１で接続状態となり、所定期間経過後、時刻ｔ３２で非接続状態となる。

第１スイッチング素子Ｔｒが接続状態となる期間（時刻ｔ３１から時刻ｔ３２）では、選択信号ＡＳＷが供給されず、第３スイッチング素子ＴｒＳは非接続状態である。このため、光センサＰＤに照射された光に応じて容量素子Ｃａに蓄積された電荷の一部は、容量素子Ｃａと信号線容量Ｃｃとの比率に応じて、信号線容量Ｃｃにもチャージされる。

次に、制御回路１２２は、ゲート駆動信号Ｖｇｃｌ（１）が低レベル電圧の期間に、選択信号ＡＳＷ１、…、ＡＳＷ６を、信号線選択回路１６に順次供給する。選択信号ＡＳＷ１、…、ＡＳＷ６に応じて、第３スイッチング素子ＴｒＳが順次接続状態となる。すなわち、行ごとの読み出し期間（行読み出し期間ＶＲ（１））に、所定の行の複数の第１スイッチング素子Ｔｒが非接続状態で、信号線選択回路１６は、複数の信号線ＳＧＬを所定の順番で検出回路４８に接続する。この結果、検出信号Ｖｄｅｔが部分検出領域ＰＡＡごとに検出回路４８に供給される。

本実施形態では、期間Ｔ１１、・・・、Ｔ１６で、第１スイッチング素子Ｔｒが非接続状態であるため、検出回路４８と容量素子Ｃａとは非接続である。このため、期間Ｔ１１、・・・、Ｔ１６では、第１スイッチング素子Ｔｒが接続状態となる期間に信号線容量Ｃｃにチャージされた電荷に応じた信号が検出信号Ｖｄｅｔとして出力される。

容量素子Ｃａの容量値を容量Ｃ１とし、信号線容量Ｃｃの容量値を容量Ｃ２としたときに、制御回路１２２は、下記の式（１）に示す容量Ｃ１と容量Ｃ２との比率に基づいてセンサ出力を補正する。これにより、第１実施形態に示した第１スイッチング素子Ｔｒが接続状態で読み出した検出信号Ｖｄｅｔと同等の信号に補正することができる。補正の一例として、図４のＡ／Ｄ変換部４３で読み取った検出値に下記の式（１）の値を乗算する。

（Ｃ１＋Ｃ２）／Ｃ２ ・・・ （１）

図１９では、期間Ｔ１１、・・・、Ｔ１６の順に時分割で選択信号ＡＳＷ１、…、ＡＳＷ６が供給される。時刻ｔ３３に、制御回路１２２は、選択信号ＡＳＷ６を低レベル電圧とし、最後の列の読み出しが終了する。つまり、本実施形態では、行読み出し期間ＶＲ（１）は、ゲート駆動信号Ｖｇｃｌ（１）が高レベル電圧となった時刻ｔ３１で開始し、ゲート駆動信号Ｖｇｃｌ（１）が低レベル電圧となった後、選択信号ＡＳＷ１、・・・、ＡＳＷ６が供給される。そして、行読み出し期間ＶＲ（１）は、ゲート駆動信号Ｖｇｃｌ（１）が低レベル電圧であって、最後の列の選択信号ＡＳＷ６が低レベル電圧に変位したタイミングで終了する。

時刻ｔ３４に、ゲート線駆動回路１５は、ゲート線ＧＣＬ（１）に、高レベル電圧（電源電圧ＶＤＤ）のゲート駆動信号Ｖｇｃｌ（１）を供給する。すなわち、読み出し期間ＶＲ（１）の完了後、かつ、所定の行（１行目）の、次の行（２行目）の読み出し期間ＶＲ（２）の開始前に、所定の行（１行目）の複数の第１スイッチング素子Ｔｒは、接続状態となる。

時刻ｔ３５に、制御回路１２２は、リセット信号ＲＳＴ２をリセット信号線Ｌｒｓｔに供給する。これにより、複数の第４スイッチング素子ＴｒＲがオンになり、ゲート線ＧＣＬ（１）に対応する光センサＰＤ及び複数の信号線ＳＧＬに基準信号ＣＯＭが供給される。

その後、時刻ｔ３６で、ゲート線駆動回路１５は、ゲート駆動信号Ｖｇｃｌ（１）を低レベル電圧とする。時刻ｔ３７で、制御回路１２２は、リセット信号ＲＳＴ２を低レベル電圧とする。これにより、１行目の読み出し期間Ｐｄｅｔ及びリセット期間Ｐｒｓｔが終了する。

その後、時刻ｔ３８に、ゲート線駆動回路１５は、２行目のゲート線ＧＣＬ（２）に、高レベル電圧（電源電圧ＶＤＤ）のゲート駆動信号Ｖｇｃｌ（２）を供給する。以下、１行目と同様に、時刻ｔ３９から時刻ｔ４３で２行目の読み出し期間Ｐｄｅｔ及びリセット期間Ｐｒｓｔが実行される。この動作を、最終行（ゲート線ＧＣＬ（２５６））まで繰り返し走査することで、１フレームの検出を行うことができる。

以上のように、第３実施形態では、所定の行の第１スイッチング素子Ｔｒが非接続状態の期間（時刻ｔ３２から時刻ｔ３４までの期間）に、選択信号ＡＳＷ１、…、ＡＳＷ６が順次供給されて、各列の読み出しが実行される。これにより、各列の露光期間のばらつきによる検出信号Ｖｄｅｔの変動を抑制することができる。つまり、第３実施形態では、図１３及び図１４に示すような、行方向での周期的なコントラストの差を抑制することができる。

以上、本発明の好適な実施の形態を説明したが、本発明はこのような実施の形態に限定されるものではない。実施の形態で開示された内容はあくまで一例にすぎず、本発明の趣旨を逸脱しない範囲で種々の変更が可能である。本発明の趣旨を逸脱しない範囲で行われた適宜の変更についても、当然に本発明の技術的範囲に属する。上述した各実施形態及び各変形例の要旨を逸脱しない範囲で、構成要素の種々の省略、置換及び変更のうち少なくとも１つを行うことができる。

１ 検出装置
１０ センサ部
１１ 検出制御部
１５ ゲート線駆動回路
１６ 信号線選択回路
２１ センサ基材
４０ 検出部
４８ 検出回路
６１ 第１光源
６２ 第２光源
１２２ 制御回路
１２３ 電源回路
ＡＡ 検出領域
ＧＡ 周辺領域
ＧＣＬ ゲート線
ＰＤ 光センサ
ＳＧＬ 信号線
Ｔｒ 第１スイッチング素子
Ｖｇｃｌ ゲート駆動信号

Claims (7)

1. マトリクス状に配列された複数の光センサと、
   複数の前記光センサに応じて設けられた複数のスイッチング素子、複数のゲート線及び複数の信号線と、
   複数の前記信号線を介して複数の前記光センサからの信号が供給される検出回路と、
   複数の前記信号線と前記検出回路との接続状態を切り換える信号線選択回路と、を有し、
   行ごとに前記ゲート線に駆動信号が供給され、所定の行に属する複数の前記スイッチング素子が接続状態となり、
   前記所定の行の読み出し期間に、前記信号線選択回路は、複数の前記信号線を列ごとに所定の順番で前記検出回路に接続し、
   前記所定の行の前記読み出し期間の完了後、かつ、前記所定の行の、次の行の前記読み出し期間の開始前に、前記所定の行に属する複数の前記光センサ及び複数の前記信号線にリセット電位が供給される
   検出装置。
2. 前記所定の行の前記読み出し期間で、前記所定の行の複数の前記スイッチング素子が前記接続状態で、前記信号線選択回路は、複数の前記信号線を列ごとに所定の順番で前記検出回路に接続し、
   前記所定の行の読み出し期間の完了後、前記所定の行の複数の前記スイッチング素子は、非接続状態となる
   請求項１に記載の検出装置。
3. 前記所定の行の前記読み出し期間で、前記所定の行の複数の前記スイッチング素子は、前記接続状態となり、所定期間経過後、非接続状態となり、
   前記所定の行の複数の前記スイッチング素子が非接続状態で、前記信号線選択回路は、複数の前記信号線を列ごとに所定の順番で前記検出回路に接続し、
   前記読み出し期間の完了後、かつ、前記所定の行の、次の行の前記読み出し期間の開始前に、前記所定の行の複数の前記スイッチング素子は前記接続状態となり、前記所定の行に属する複数の前記光センサ及び複数の前記信号線にリセット電位が供給される
   請求項１に記載の検出装置。
4. 複数の前記光センサからの信号は、前記光センサに形成されるセンサ容量と、前記信号線に形成される信号線容量との比率に基づいて補正される
   請求項３に記載の検出装置。
5. 前記信号線選択回路は、１フレームの検出ごとに、前記読み出し期間での複数の前記信号線と前記検出回路との接続の順番を異ならせる
   請求項１から請求項４のいずれか１項に記載の検出装置。
6. 請求項１から請求項５のいずれか１項に記載の検出装置と、
   少なくとも１つ以上の光源と、を有する
   指紋検出装置。
7. 請求項１から請求項５のいずれか１項に記載の検出装置と、
   少なくとも１つ以上の光源と、を有する
   静脈検出装置。

Images