TWI510081B - 半導體裝置及包括半導體裝置之顯示裝置 - Google Patents

半導體裝置及包括半導體裝置之顯示裝置 Download PDF

Info

Publication number
TWI510081B
TWI510081B TW100104279A TW100104279A TWI510081B TW I510081 B TWI510081 B TW I510081B TW 100104279 A TW100104279 A TW 100104279A TW 100104279 A TW100104279 A TW 100104279A TW I510081 B TWI510081 B TW I510081B
Authority
TW
Taiwan
Prior art keywords
transistor
circuit
analog
signal
layer
Prior art date
Application number
TW100104279A
Other languages
English (en)
Other versions
TW201215122A (en
Inventor
Yoshiyuki Kurokawa
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW201215122A publication Critical patent/TW201215122A/zh
Application granted granted Critical
Publication of TWI510081B publication Critical patent/TWI510081B/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/14—Detecting light within display terminals, e.g. using a single or a plurality of photosensors
    • G09G2360/141—Detecting light within display terminals, e.g. using a single or a plurality of photosensors the light conveying information used for selecting or modulating the light emitting or modulating element
    • G09G2360/142—Detecting light within display terminals, e.g. using a single or a plurality of photosensors the light conveying information used for selecting or modulating the light emitting or modulating element the light being detected by light detection means within each pixel

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Thin Film Transistor (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Analogue/Digital Conversion (AREA)

Description

半導體裝置及包括半導體裝置之顯示裝置
本發明之一實施例關於半導體電路及顯示裝置。
近年來，具光檢測感測器(亦稱為光感測器、光感測器電路、或光電轉換電路)之半導體裝置已引起注意。例如，具光感測器用做觸控感測器之顯示裝置稱為觸控面板、觸控螢幕(亦稱為觸控面板)等。觸控面板包括顯示區中光感測器，因而顯示區亦做為輸入區。觸控面板之範例為具影像捕捉功能之顯示裝置(例如詳專利文獻1)。包括光感測器之半導體電路的範例為CCD影像感測器及CMOS影像感測器。例如，在諸如數位相機或行動電話之電子設備中，使用諸如CCD影像感測器或CMOS影像感測器之半導體電路。
在具光感測器之顯示裝置中，藉由顯示裝置發射之光藉由目標反射，顯示裝置之像素部中光感測器檢測反射之光；因而，可識別像素部上目標之存在。此外，在具光感測器之顯示裝置中，藉由目標發射之光或藉由目標反射之光直接或在藉由光學透鏡等聚集光之後藉由光感測器檢測。
[參考文獻]
[專利文獻1]日本公開專利申請案No. 2001-292276
為藉由上述半導體電路或顯示裝置捕捉目標之影像，需藉由光感測器檢測之光產生信號，及利用產生之信號。藉由光感測器檢測之光產生之信號一般為類比信號。為捕捉影像，需藉由轉換類比信號為數位信號之電路(亦稱為類比/數位轉換器電路或/Dconv)而將類比信號轉換為數位信號。
為達成具高解析度影像捕捉功能之顯示裝置，需要可高解析度信號轉換之高性能類比/數位轉換器電路。然而，當類比/數位轉換器電路具有複雜電路組態而具有高性能時，半導體電路或顯示裝置之面積增加，及可增加半導體電路或顯示裝置之製造成本。
本發明之一實施例之目標為改進信號轉換之解析度。本發明之一實施例之另一目標為簡化類比/數位轉換器電路之電路組態。請注意，在本發明之一實施例中，僅需達成至少一項上述目標。
本發明之一實施例具有包括使用電晶體之比較器電路的類比/數位轉換器電路，藉由使用控制信號而接連改變閾值電壓，並允許輸入比較器電路之信號轉換為數位信號，其數位值符合電晶體之閾值電壓，因而簡化比較器電路之電路組態，藉此簡化類比/數位轉換器電路之電路組態，及改進影像捕捉作業之類比/數位轉換中信號轉換之解析度。
本發明之一實施例為半導體電路，包括：被輸入第一信號之類比/數位轉換器電路，將輸入之第一信號轉換為第二信號，其為數位信號具有相應於第一信號之電壓值的數位值。類比/數位轉換器電路包括：被輸入第一信號之比較器電路，其比較第一信號之電壓及參考電壓，參考電壓為具有接連改變之值的電壓用於將值改變為符合特定數位值之資料，及其輸出依據比較結果而決定之電壓做為第三信號；被輸入第三信號之類比/數位轉換控制器電路，其輸出具有依據第三信號而接連改變之數位值的數位信號做為第四信號，及其依據第三信號輸出具有相應於第一信號之電壓值之數位值的數位信號做為第二信號；及被輸入第四信號之數位/類比轉換器，其將第四信號轉換為類比信號，及其輸出類比信號做為第五信號。比較器電路包括具有源極、汲極、第一閘極及第二閘極之電晶體。第一信號輸入第一閘極，第五信號輸入第二閘極，及源極及汲極之一之電壓為第三信號之電壓。
本發明之一實施例為半導體電路包括：光電轉換電路，當接收光時產生具有相應於光之強度之值的電壓，及其輸出產生之電壓做為第一信號；及被輸入第一信號之類比/數位轉換器電路，將輸入之第一信號轉換為第二信號，其為數位信號具有相應於第一信號之電壓值的數位值。類比/數位轉換器電路包括：被輸入第一信號之比較器電路，其比較第一信號之電壓及參考電壓，參考電壓為具有接連改變之值的電壓用於將值改變為符合特定數位值之資料，及其輸出依據比較結果而決定之電壓做為第三信號；被輸入第三信號之類比/數位轉換控制器電路，其輸出具有依據第三信號而接連改變之數位值的數位信號做為第四信號，及其依據第三信號輸出具有相應於第一信號之電壓值之數位值的數位信號做為第二信號；及被輸入第四信號之數位/類比轉換器，其將第四信號轉換為類比信號，及其輸出類比信號做為第五信號。比較器電路包括具有源極、汲極、第一閘極及第二閘極之電晶體。第一電源電壓經由電阻器而施加於源極及汲極之一，第二電源電壓施加於源極及汲極之另一，第一信號輸入第一閘極，第五信號輸入第二閘極，及源極及汲極之一之電壓為第三信號之電壓。
本發明之一實施例為顯示裝置包括：像素電路包括顯示電路及光電轉換電路，當接收光時光電轉換電路產生具有相應於光之強度之值的電壓，及其輸出產生之電壓做為第一信號；及控制像素電路之作業的驅動電路。驅動電路包括被輸入第一信號之類比/數位轉換器電路，將輸入之第一信號轉換為第二信號，其為數位信號具有相應於第一信號之電壓值的數位值。類比/數位轉換器電路包括：被輸入第一信號之比較器電路，其比較第一信號之電壓及參考電壓，參考電壓為具有接連改變之值的電壓用於將值改變為符合特定數位值之資料，及其輸出依據比較結果而決定之電壓做為第三信號；被輸入第三信號之類比/數位轉換控制器電路，其輸出具有依據第三信號而接連改變之數位值的數位信號做為第四信號，及其依據第三信號輸出具有相應於第一信號之電壓值之數位值的數位信號做為第二信號；及被輸入第四信號之數位/類比轉換器，其將第四信號轉換為類比信號，及其輸出類比信號做為第五信號。比較器電路包括電阻器及具有源極、汲極、第一閘極及第二閘極之電晶體。第一電源電壓經由電阻器而施加於源極及汲極之一，第二電源電壓施加於源極及汲極之另一，第一信號輸入第一閘極，第五信號輸入第二閘極，及源極及汲極之一之電壓為第三信號之電壓。
在本說明書及申請專利範圍中，諸如「第一」及「第二」之序數並未限制數量，係用於避免組件之間的混淆。
依據本發明之一實施例，比較器之電路組態可予以簡化，使得類比/數位轉換器電路之電路組態可簡化。
再者，依據本發明之一實施例，可控制閾值電壓之電晶體用於比較器電路；因而，可設定數位信號之值，其為類比/數位轉換器電路之輸出信號，藉由自由設定施加於電晶體之第二閘極的電壓，使得可改進信號轉換之解析度。
以下將參照所附圖式詳細說明本發明之實施例。請注意，下列實施例可以許多不同模式實施，對熟悉本技藝之人士顯然在不偏離本發明之精神及範圍下可以各種方式修改模式及細節。因此，本發明並不解譯為侷限於以下實施例之說明。請注意，在所有說明實施例之圖式中，相同部分或具有類似功能之部分係標示相同代號，且其說明有時省略。
(實施例1)
在本實施例中，將說明可將輸入信號轉換為數位信號之半導體電路。
將參照圖1說明本實施例之半導體電路的組態範例。圖1為方塊圖，顯示本實施例之半導體電路的組態範例。
圖1中所示之半導體電路包括光電轉換電路(亦稱為Pconv) 111及類比/數位轉換器電路112。
當接收光時，光電轉換電路111具有產生符合光之強度之值的電壓V11之功能，及輸出產生之電壓V11做為信號S11。請注意，不一定配置光電轉換電路111。僅需將具預定波形之電壓輸入類比/數位轉換器電路112做為輸入信號。
請注意，電壓一般係指兩點電位之間的差異(亦稱為電位差)。然而，電壓及電位之值於電路圖等中有時使用伏(V)代表，使得難以區分二者。此即為何本說明書中，一點之電位與將參考之電位(亦稱為參考電位)之間的電位差有時用做該點之電壓。
光電轉換電路111包括例如光電轉換元件(亦稱為PCE)及電晶體。光電轉換元件產生電流(亦稱為光電流)，其值符合入射光之強度，同時光電轉換電路111產生電壓V11，其值符合光電轉換元件產生之電流。光二極體或光電晶體例如可用做光電轉換元件。在本實施例之半導體電路中，光電轉換電路111可包括放大器電路，其放大光電轉換元件產生之光電流。
在本說明書中，電晶體係指場效電晶體，除非有特別說明，其包括至少源極、汲極及閘極。
源極係指部分或全部源極電極，或部分或全部源極線。有時，做為源極電極及源極線之導電層稱為源極而未於源極電極與源極線之間進行區分。
汲極係指部分或全部汲極電極，或部分或全部汲極線。有時，做為汲極電極及汲極線之導電層稱為汲極而未於汲極電極與汲極線之間進行區分。
閘極係指部分或全部閘極電極，或部分或全部閘極線。有時，做為閘極電極及閘極線之導電層稱為閘極而未於閘極電極與閘極線之間進行區分。
此外，依據電晶體之結構、操作狀況等，電晶體之源極及汲極可彼此交換；因此，難以定義何者為源極或汲極。因此，在本文件(說明書、申請專利範圍、圖式等)中，有時電晶體之源極及汲極之一稱為第一端子，及另一稱為第二端子。當源極及汲極之一稱為第一端子及另一為第二端子時，有時閘極稱為第三端子。
此外，在本說明書中，電晶體有時具有複數閘極。當電晶體具有二閘極時，例如該些閘極稱為第一閘極及第二閘極(亦稱為背閘)。請注意，當電晶體具有第一閘極及第二閘極時，有時第一閘極稱為第三端子，及第二閘極稱為第四端子。
類比/數位轉換器電路112為一種電路，將輸入信號轉換為數位信號。信號S11輸入類比/數位轉換器電路112。類比/數位轉換器電路112具有將信號S11轉換為數位信號之功能，其數位值符合信號S11之電壓，並輸出數位信號做為信號S12。
將參照圖2說明類比/數位轉換器電路112的電路組態範例。圖2為電路圖，顯示圖1中所示之類比/數位轉換器電路的電路組態範例。
圖2中所示之類比/數位轉換器電路包括比較器電路(亦稱為比較器或COMP)112a、類比/數位轉換控制器電路(亦稱為A/DCTL)112b、及數位/類比轉換器(亦稱為D/Aconv)112c。
信號S11輸入比較器電路112a。比較器電路112a具有比較信號S11之電壓與參考電壓之功能，及輸出依據比較結果決定之電壓，做為信號S21。參考電壓為其值接連改變之電壓，且每一其值符合某些數位值之資料。請注意，參考電壓可為其值接連變大之電壓。比較器電路112a包括具有第一閘極及第二閘極之電晶體。
信號S21係從比較器電路112a輸入類比/數位轉換控制器電路112b。類比/數位轉換控制器電路112b具有輸出資料信號之功能，其數位值依據輸入之信號S21而接連改變，做為至數位/類比轉換器112c之信號S22，及輸出數位信號，其值符合信號S11之電壓，做為依據輸入之信號S21的信號S12。類比/數位轉換控制器電路112b包括例如連續近似暫存器等。
信號S22從類比/數位轉換控制器電路112b輸入數位/類比轉換器112c。數位/類比轉換器112c具有將輸入之信號S22轉換為類比信號之功能，及輸出類比信號，做為至比較器電路112a中所包括之電晶體之第二閘極的控制信號CTL11。
控制信號CTL11為用以設定比較器電路112a中所包括之電晶體的閾值電壓之信號之一，並為上述參考電壓。
請注意，在本實施例之類比/數位轉換器電路中，比較器電路112a可形成於與光電轉換電路111相同基板之上。此外，可以接受的是類比/數位轉換控制器電路112b及數位/類比轉換器112c係形成於與比較器電路112a相同基板之上，或經配置做為外部裝置之類比/數位轉換控制器電路112b及數位/類比轉換器112c電性連接比較器電路112a。
將參照圖3說明圖2中所示之比較器電路112a的電路組態範例。圖3為電路圖，顯示圖2中比較器電路的電路組態範例。
圖3中所示之比較器電路包括電阻器1121及電晶體1122。請注意，本實施例之比較器電路可包括二極體或電晶體，其中例如閘極電性連接源極或汲極(亦稱為二極體連接電晶體)以替代電阻器1121。
電晶體1122包括源極、汲極、第一閘極及第二閘極。
電晶體1122之第一端子電性連接電阻器1121。電壓Va經由電阻器1121而施加於電晶體1122之第一端子。電壓Vb施加於電晶體1122之第二端子。信號S11輸入電晶體1122之第一閘極。控制信號CTL11輸入電晶體1122之第二閘極。圖3中所示之比較器電路輸出電晶體1122之第一端子與電阻器1121(亦稱為節點N11)之間的連接點之電壓，做為信號S21。
電壓Va及電壓Vb之一為高供應電壓Vdd，及另一為低供應電壓Vss。高供應電壓Vdd為其值相對高於低供應電壓Vss的之電壓。低供應電壓Vss為其值相對低於高供應電壓Vdd的之電壓。電壓Va之值及電壓Vb之值可依據例如電晶體之傳導性類型而交換。
具低關閉狀態電流之電晶體例如可用做電晶體1122。使用具低關閉狀態電流之電晶體可抑制因電晶體1122之源極與汲極之間的洩漏電流之節點N11的電壓變化。例如，做為通道形成層之具有氧化物半導體層之電晶體可用做具低關閉狀態電流之該等電晶體。上述具有氧化物半導體層之電晶體的每微米通道寬度之關閉狀態電流為10 aA/μm(1×10-17 A/μm)或更少，1 aA/μm(1×10-18 A/μm)或更少，10 zA/μm(1×10-20 A/μm)或更少，或1zA(1×10-21 A/μm)或更少。
如圖3中所示之範例，比較器電路包括電晶體，其閾值電壓藉由使用控制信號CTL11而接連改變。因而，可簡化比較器電路之電路組態。
其次，將說明圖1中所示之半導體電路的作業範例。此處，有關一範例，類比/數位轉換器電路112之組態為圖2中所示之類比/數位轉換器電路，及圖2中所示之比較器電路112a之組態為圖3中所示之比較器電路。
首先，光進入光電轉換電路111。
在光電轉換電路111中，光電轉換元件產生光電流，其值符合入射光之強度。此外，光電轉換電路111產生電壓V11，其值符合產生之光電流，及輸出產生之電壓V11做為信號S11。
信號S11輸入類比/數位轉換器電路112之比較器電路112a中所包括之電晶體1122的第一閘極。
若電晶體1122為n型電晶體，當信號S11之電壓低於電晶體1122之閾值電壓時，電晶體1122關閉(處於狀態OFF)。若電晶體1122為p型電晶體，當信號S11之電壓高於電晶體1122之閾值電壓時，電晶體1122關閉。當電晶體1122關閉時，節點N11之電壓值等於電壓Va之值。
若電晶體1122為n型電晶體，當信號S11之電壓(亦稱為電壓V11)高於電晶體1122之閾值電壓時，電晶體1122開啟(處於狀態ON)。若電晶體1122為p型電晶體，當信號S11之電壓低於電晶體1122之閾值電壓時，電晶體1122開啟。當電晶體1122開啟時，節點N11之電壓值等於電壓Vb之值。
電晶體1122之閾值電壓係藉由電晶體1122之第二閘極之電壓決定。因此，電晶體1122之閾值電壓藉由控制信號CTL11之值而改變。例如，若電晶體(例如電晶體1122)為n型電晶體，電晶體之閾值電壓隨著控制信號(例如控制信號CTL11)之電壓值增加而減少。請注意，控制信號CTL11係使用類比/數位轉換控制器電路112b及數位/類比轉換器112c而予產生。
此外，比較器電路112a輸出節點N11之電壓做為至類比/數位轉換控制器電路112b之信號S21。
類比/數位轉換控制器電路112b輸出其數位值接連改變之資料信號至數位/類比轉換器112c。
數位/類比轉換器112c將從類比/數位轉換控制器電路112b輸入之上述資料信號轉換為類比信號，及將轉換之類比信號做為控制信號CTL11輸出至電晶體1122之第二閘極。
此外，類比/數位轉換控制器電路112b依據從比較器電路112a輸入之信號S21輸出數位信號做為信號S12，其數位值符合信號S11之電壓。例如，類比/數位轉換控制器電路112b將信號S11轉換為數位信號，其數位值符合當電晶體1122之狀態改變時(例如當電晶體1122於開啟與關閉之間切換時)獲得之控制信號CTL11之電壓值。
將以圖4說明圖1中所示之類比/數位轉換器電路的作業範例。圖4用於說明圖1中所示之類比/數位轉換器電路的作業範例，及顯示信號S11之電壓波形、控制信號CTL11之狀態、電晶體1122之狀態、及節點N11之電壓波形。請注意，此處，有關一範例，類比/數位轉換器電路112之組態為圖2中所示之類比/數位轉換器電路；圖2中所示之比較器電路112a之組態為圖3中所示之比較器電路；及相應於當電晶體1122開啟時獲得之控制信號CTL11之電壓的數位值用做用於轉換數位信號之數位值。
如圖4中所示，信號S11之電壓值為預定值，同時控制信號CTL11之電壓值改變為在單位時間之基礎上(期間121、期間122及期間123)相應於數位值D1、數位值D2或數位值D3之值。
此處，電晶體1122於期間121及期間122關閉，及在時間T11時開啟。換言之，電晶體1122於控制信號CTL11之電壓值符合數位值D3之期間(期間123)開啟。請注意，本發明不侷限於此：電晶體1122可於控制信號CTL11之電壓值符合數位值D1或數位值D2之期間開啟。
當電晶體1122開啟時，節點N11之電壓值等於電壓Vb之值。此處，信號S11轉換為數位信號，即數位值D3，及數位信號做為信號S12。上述為圖1中所示之類比/數位轉換器電路的作業範例。
如圖1、圖2及圖3中所示做為一範例，本實施例之半導體電路包括具比較器電路之類比/數位轉換器電路，其中比較器電路具有藉由使用控制信號CTL11而其閾值電壓接連改變之電晶體。對電晶體而言，係藉由第二閘極控制閾值電壓，及輸入第二閘極之信號之電壓值接連改變。因而，可簡化比較器電路之電路組態及之類比/數位轉換器電路組態。此外，可自由地設定輸入第二閘極之信號之電壓值，改進信號轉換(類比/數位轉換)之解析度。
再者，在本實施例之半導體電路中，可於相同基板之上形成光電轉換電路及類比/數位轉換器電路。此可降低從光電轉換電路輸入類比/數位轉換器電路之信號雜訊，及因為光電轉換電路可以與類比/數位轉換器電路相同程序製造而降低製造成本。
(實施例2)
在本實施例中，將說明可應用於實施例1中半導體電路之光電轉換電路範例。
將參照圖5說明本實施例之光電轉換電路之電路組態範例。圖5為電路圖，顯示圖1中光電轉換電路之電路組態範例。
圖5中所示之光電轉換電路包括光電轉換元件111a、電晶體111b、電晶體111c及電晶體111d。
光電轉換元件111a具有當接收光時依據光之強度而產生光電流之功能。光電轉換元件111a具有第一端子及第二端子。信號S31輸入光電轉換元件111a之第一端子。光電轉換元件111a可為例如光二極體或光電晶體。當光電轉換元件111a為光二極體時，其陽極符合光電轉換元件111a之第一端子及第二端子之一，及其陰極符合另一。當光電轉換元件111a為光電晶體時，其源極符合光電轉換元件111a之第一端子及第二端子之一，及其汲極符合另一。信號S31為用於控制光電轉換元件111a係處於導通狀態(亦稱為狀態C)或非導通狀態(亦稱為狀態NC)之信號。請注意，在光二極體中，導通狀態為施加前向電壓且電流在第一端子與第二端子之間流動的狀態，同時非導通狀態為施加反向電壓之狀態。此外，當光二極體處於非導通狀態時，其上入射光可造成電流於第一端子與第二端子之間流動。在光電晶體中，導通狀態係指開啟狀態，同時非導通狀態係指關閉狀態。此外，當光電晶體處於非導通狀態時，其上入射光可造成電流於第一端子與第二端子之間流動。
電晶體111b之第一端子電性連接光電轉換元件111a之第二端子。信號S32輸入電晶體111b之閘極。信號S32為用於控制電晶體111b之開啟及關閉的信號。
具低關閉狀態電流之電晶體例如可用做電晶體111b。使用具低關閉狀態電流之電晶體可抑制因電晶體111b之源極與汲極之間的洩漏電流所造成電晶體111b之第二端子之電壓變化。例如，具有氧化物半導體層並做為通道形成層之實施例1之電晶體可用做具低關閉狀態電流之該等電晶體。請注意，在本實施例之光電轉換電路中，僅管當配置電晶體111b時，即當電晶體111c之閘極為浮動時，電晶體111c之閘極之電壓值可維持某期間，但不一定配置電晶體111b。
電壓Va輸入電晶體111c之第一端子。電晶體111c之閘極電性連接電晶體111b之第二端子。請注意，電晶體111c之閘極與電晶體111b之第二端子之間的連接點亦稱為節點N21。
電晶體111d之第一端子電性連接電晶體111c之第二端子。信號S33輸入電晶體111d之閘極。信號S33為用於控制電晶體111d之開啟及關閉的信號。
在本實施例之光電轉換電路中，儘管配置電晶體111d使其可控制輸出電壓之時序相應於進入光電轉換元件111a之光之強度，做為至圖1中所示之類比/數位轉換器電路112的信號S11，但不一定配置電晶體111d。本實施例之光電轉換電路之組態不侷限於圖5中所示；在本實施例之光電轉換電路中，電壓Va可輸入電晶體111d之第一端子，及電晶體111d之第二端子可電性連接電晶體111c之第一端子。在本組態中，電壓Va經由電晶體111d而輸入電晶體111c之第一端子。
圖5中光電轉換電路輸出電晶體111d之第二端子之電壓做為信號S11。
請注意，本實施例之光電轉換電路之組態不侷限於圖5中所示；本實施例之光電轉換電路可包括用於控制節點N21之電壓值是否等於例如電壓Va之值的電晶體。在本狀況下，電壓Va輸入電晶體之第一端子，及電晶體之第二端子電性連接電晶體111c之閘極。具低關閉狀態電流之電晶體較佳地用做電晶體。使用具低關閉狀態電流之電晶體可抑制因電晶體之源極與汲極之間的洩漏電流造成節點N21之電壓變化。例如，具有氧化物半導體層並做為通道形成層之電晶體可用做該等具低關閉狀態電流之電晶體。
請注意，本實施例之光電轉換電路之組態不侷限於圖5中所示；本實施例之光電轉換電路可包括用於控制電晶體111d之第二端子之電壓是否例如設定為預定值的電晶體。此處，電壓Va輸入電晶體之第一端子，電晶體之第二端子電性連接電晶體111d之第二端子，及控制信號輸入電晶體之閘極。
其次，將參照圖6說明圖5中所示之光電轉換電路的作業範例。圖6用於說明圖5中所示之光電轉換電路的作業範例，及顯示光電轉換元件111a、電晶體111b，及電晶體111d之狀態。
圖5中所示之光電轉換電路的作業範例如下：首先，於時間T31，光電轉換元件111a進入導通狀態以回應信號S31，電晶體111b開啟以回應信號S32，及電晶體111d關閉以回應信號S33。
此處，節點N21之電壓值等於信號S31之電壓值。
接著，於時間T32，光電轉換元件111a進入非導通狀態以回應信號S31，電晶體111b開啟以回應信號S32，及電晶體111d關閉以回應信號S33。
此處，若光進入光電轉換元件111a，光電流依據光之強度而於光電轉換元件111a之第一端子與第二端子之間流動。此外，節點N21之電壓值依據於光電轉換元件111a之第一端子與第二端子之間流動的光電流量而改變。此外，於第一端子及電晶體111c之第二端子之間流動的電流依據節點N21之電壓而改變。
其次，於時間T33，光電轉換元件111a處於非導通狀態以回應信號S31，電晶體111b關閉以回應信號S32，及電晶體111d關閉以回應信號S33。
當時，節點N21之電壓值為預定值維持某期間。請注意，預定值為相應於從時間T32至時間T33於光電轉換元件111a之第一端子與第二端子之間流動的電流量之值。
接著，於時間T34，光電轉換元件111a處於非導通狀態以回應信號S31，電晶體111b關閉以回應信號S32，及電晶體111d開啟以回應信號S33。
當時，因為電晶體111c之第一端子與第二端子之間及電晶體111d之第一端子與第二端子之間流動的電流，電晶體111d之第二端子之電壓改變。具體地，電晶體111d之第二端子之電壓值依據進入光電轉換元件111a之光之強度而改變。
其次，於時間T35，光電轉換元件111a處於非導通狀態以回應信號S31，電晶體111b關閉以回應信號S32，及電晶體111d關閉以回應信號S33。
此處，電晶體111d之第二端子之電壓值為預定值維持某期間。預定值為相應於從時間T32至時間T33於光電轉換元件111a之第一端子與第二端子之間流動的電流量之值。具體地，電晶體111d之第二端子之電壓值維持相應於進入光電轉換元件111a之光量之值。請注意，亦可接受的是配置儲存電容器以維持電晶體111d之第二端子之電壓值。此外，圖5中光電轉換電路輸出電晶體111d之第二端子之電壓做為信號S11。
如上述，光電轉換電路之作業啟動檢測進入光電轉換元件111a之光之資料做為信號。
如圖5中所示做為一範例，本實施例之光電轉換電路的範例包括光電轉換元件及複數電晶體。因而，可產生相應於進入實施例1之半導體電路之光之強度的信號。
此外，在本實施例之光電轉換電路的範例中，所有使用之電晶體可為相同結構。當所有使用之電晶體為相同結構時，製造步驟數量可減少。當使用之電晶體為不同結構時，可針對所需功能適當選擇及使用具合適結構之電晶體。
本實施例之光電轉換電路之範例可以與類比/數位轉換器電路相同程序及相同基板上形成。此使其可降低從光電轉換電路輸入類比/數位轉換器電路之信號的雜訊及降低製造成本。
請注意，本實施例可適當與任一其他實施例組合或為其所替代。
(實施例3)
在本實施例中，將說明其像素部使用光檢測單元之顯示裝置範例。
首先，將參照圖7說明本實施例之顯示裝置的結構範例。圖7為方塊圖，顯示本實施例之顯示裝置的結構範例。
圖7中所示之顯示裝置100包括像素部及驅動電路區。
像素部包括複數像素。驅動電路區包括用於控制像素之作業(例如顯示作業及讀取(亦稱為讀出)作業)的驅動電路。
像素部包括像素電路101。驅動電路區包括顯示電路控制器電路102及光感測器控制器電路103。
每一像素電路101包括顯示電路(亦稱為顯示元件)105及光感測器106。
其次，將參照圖8說明像素電路101之電路組態的範例。圖8為電路圖，顯示圖7中所示之顯示裝置中像素電路之電路組態的範例。
圖8中所示之像素電路101包括顯示電路105及光感測器106。
顯示電路105包括電晶體201、儲存電容器202、及液晶元件203。
電晶體201具有閘極電性連接閘極線(亦稱為掃描線) 208，及第一端子電性連接視訊資料線(亦稱為源極線) 212。電晶體201具有控制電荷注入至/釋放自儲存電容器202及液晶元件203(亦稱為儲存電容器202及液晶元件203之充電及放電)之功能。例如，當電晶體201開啟時，視訊資料線212之電壓施加於儲存電容器202及液晶元件203。電晶體201可為使用非結晶矽、微晶矽、多晶矽等形成之具有半導體層的電晶體。例如，當電晶體201為具有氧化物半導體層之做為通道形成層及具有極低關閉狀態電流的電晶體時，顯示品質可增加。
儲存電容器202為具有電極對及形成於電極對之間之電介質層的元件。電極對之一電性連接電晶體201之第二端子，及固定電壓施加於另一電極。儲存電容器202具有保持相應於施加於液晶元件203之電壓的電荷之功能。請注意，不一定配置儲存電容器202。
液晶元件203為具有電極對及形成於電極對之間之液晶層的元件。電極對之一電性連接電晶體201之第二端子，及固定電壓施加於另一電極。固定電壓可與施加於儲存電容器202之另一電極的電壓相同或不同。液晶元件203為一元件其中極化方向藉由電壓施加而改變。液晶元件203藉由利用改變極化方向而調整通過光量，因而產生對比(灰階)，藉此達成影像顯示。通過液晶元件203之光為例如藉由顯示裝置背面光源(背光)發射之光。
儘管此處說明之顯示電路105包括液晶元件203，顯示電路105可包括諸如發光元件之其他元件。發光元件為一元件其亮度係以電流或電壓控制。發光元件之範例為發光二極體及OLED(有機發光二極體)。
光感測器106符合實施例2之半導體電路中所包括之光電轉換電路，及包括光二極體204、電晶體205、電晶體206、及電晶體207。
光二極體204具有陽極及陰極。陽極電性連接光二極體重置線210。
電晶體205具有電性連接光感測器參考線213之第一端子。電晶體205可為例如使用非結晶矽、微晶矽、多晶矽、或單晶矽形成之具有半導體層的電晶體。仍較佳的是電晶體205為例如使用單晶矽形成及具有高移動性之具有半導體層的電晶體，因為電晶體205具有放大藉由光二極體204產生之電壓的功能。此外，儘管圖8中所示之電晶體205為n型電晶體，其傳導性類型不侷限於此；本實施例之顯示裝置可包括p型電晶體做為電晶體205。
電晶體206具有電性連接電晶體205之第二端子的第一端子、電性連接光感測器輸出線214的第二端子、及電性連接閘極線211的閘極。電晶體206可為例如使用非結晶矽、微晶矽、多晶矽、或單晶矽形成之具有半導體層的電晶體。仍較佳的是電晶體206為例如使用單晶矽形成及具有高移動性之具有半導體層的電晶體，因為電晶體206具有控制光感測器106之輸出信號施加於光感測器輸出線214的功能。
電晶體207具有電性連接光二極體204之陰極的第一端子、電性連接電晶體205之閘極的第二端子、及電性連接閘極線209之閘極。電晶體207具有控制相應於光二極體204之輸出信號的電荷是否保持於電晶體205之閘極做為電荷電容之功能。電晶體207亦具有保持電荷電容之功能，因而需為具高移動性及極低關閉狀態電流之電晶體。為此原因，電晶體207較佳地為具有氧化物半導體層做為通道形成層之電晶體。
圖7中所示之顯示電路控制器電路102為用於控制顯示電路105之電路，及包括：經由視訊資料線212而將信號輸入顯示電路105之顯示電路驅動電路107；及經由閘極線208而將信號輸入顯示電路105之顯示電路驅動電路108。例如，用於控制閘極線208之電壓的顯示電路驅動電路108具有選擇置於某列之像素101中所包括之顯示電路105的功能。用於控制視訊資料線212之電壓的顯示電路驅動電路107具有施加預定電壓於所選擇之置於某列之像素101中所包括之顯示電路105的功能。請注意，當顯示電路105中電晶體201藉由顯示電路驅動電路108而開啟時，施加於視訊資料線212之電壓藉由用於控制視訊資料線212之電壓的顯示電路驅動電路107而施加於顯示電路105中之液晶元件203。
光感測器控制器電路103為用於控制光感測器106之電路，及包括：用於控制諸如光感測器輸出線214及光感測器參考線213之電壓信號線的光感測器讀取電路109；及用於控制諸如閘極線209及閘極線211之電壓信號線的光感測器驅動電路110。光感測器驅動電路110具有於置於某列中像素101中所包括之光感測器106上，執行重置作業、保持作業、及選擇作業之功能。光感測器讀取電路109具有擷取所選擇之置於某列中像素101中所包括之光感測器106的輸出信號之功能。
其次，將參照圖8說明用於光感測器讀取電路109之預先充電電路及類比/數位轉換器電路。
如圖8中所示，光感測器讀取電路109包括預先充電電路216及類比/數位轉換器電路224。
一預先充電電路216係配置於例如像素之行。預先充電電路216包括電晶體217及預先充電線218。
在預先充電電路216中，參考電壓Vref輸入電晶體217之第一端子，電晶體217之第二端子電性連接光感測器輸出線214，及電晶體217之閘極電性連接預先充電線218。請注意，於像素電路101中所包括之光感測器106之作業之前，預先充電電路216將光感測器輸出線214之電壓設定為參考電壓Vref。例如，可藉由開啟電晶體217而將光感測器輸出線214之電壓設定為參考電壓Vref。
請注意，適當設定參考電壓Vref之值。此外，在穩定光感測器輸出線214之電壓中，將儲存電容器配置於光感測器輸出線214是有效的。
類比/數位轉換器電路224符合實施例1之半導體電路中所包括之類比/數位轉換器電路。一類比/數位轉換器電路224係配置於像素之行。類比/數位轉換器電路224包括經由光感測器輸出線214而輸入信號之比較器219。
比較器219包括電晶體220、電阻器221、比較器輸出線222、及背閘線223。元件中所包括之比較器219僅為一電晶體及一電阻器。該等比較器219之組態簡化類比/數位轉換器電路224之電路組態，藉此降低顯示裝置之製造成本。
在比較器219中，電晶體220具有源極、汲極、第一閘極、及第二閘極。電晶體220之第一端子電性連接電阻器221，及高供應電壓Vdd經由電阻器221而施加於電晶體220之第一端子。低供應電壓Vss施加於電晶體220之第二端子。此外，電晶體220之第一閘極電性連接光感測器輸出線214。換言之，電晶體220之第一閘極電性連接電晶體206之第二端子。此外，電晶體220之第一端子經由比較器輸出線222而電性連接類比/數位轉換控制器電路。類比/數位轉換控制器電路可為實施例1中半導體電路中所包括之類比/數位轉換控制器電路。電晶體220之第二閘極電性連接數位/類比轉換器。數位/類比轉換器可為實施例1中半導體電路中所包括之數位/類比轉換器。再者，數位/類比轉換器電性連接類比/數位轉換控制器電路。有關一範例，圖8中所示之電晶體220為n型電晶體。
電晶體220為一電晶體，其閾值電壓可藉由經由背閘線223輸入之控制信號改變背閘(第二閘極)之電壓而予改變。例如，該等電晶體為底閘電晶體，藉由形成與通道形成區重疊之導電層且絕緣層插於其間，並將導電層處理為底閘，而可輕易地達成。此處，有關一範例，電晶體220為一電晶體，其閾值電壓藉由增加背閘之電位而減少，及藉由降低背閘之電位而增加。此外，電晶體220可為具有低關閉狀態電流之電晶體。具有低關閉狀態電流之電晶體可為例如具有做為通道形成層之氧化物半導體層的電晶體。
比較器219使用光感測器輸出線214做為輸入線。當光感測器輸出線214之電壓高於電晶體220之閾值電壓時，比較器219輸出其值等於低供應電壓Vss之電壓至比較器輸出線222，及當光感測器輸出線214之電壓低於電晶體220之閾值電壓時，輸出其值等於高供應電壓Vdd之電壓至比較器輸出線222。此處，藉由逐漸增加背閘線223之電壓同時保持光感測器輸出線214之電壓固定，比較器輸出線222之電壓從高電壓改變為低電壓。因此藉由相繼施加接連改變之電壓於背閘線223，及藉由獲得比較器輸出線222之電壓，可決定光感測器輸出線214之電壓值。此處藉由以數位值表示所決定之電壓，經由光感測器輸出線214輸入之信號可轉換為數位信號。
實施例1之半導體電路中所包括之類比/數位轉換器電路可施加於類比/數位轉換器電路224。
其次，將說明圖7及圖8中所示之顯示裝置的作業範例。
圖7及圖8中所示之顯示裝置的作業範例主要劃分為顯示作業及讀取作業。以下將說明每一作業。
顯示作業如下：視訊信號經由視訊資料線212而相繼輸入選擇之像素，依據輸入之視訊信號的資料，電壓接著施加於顯示電路105中所包括之液晶元件203，及液晶元件203依據施加之電壓而執行顯示作業。
其次，將參照圖9說明圖7及圖8中所示之顯示裝置中光感測器的讀取作業範例。圖9為時序圖，說明藉由圖7及圖8中所示之顯示裝置中光感測器執行的讀取作業範例。在圖9中，信號301代表圖8中光二極體重置線210之電壓(亦稱為v210)，信號302代表閘極線209之電壓(亦稱為v209)，信號303代表閘極線211之電壓(亦稱為v211)，信號304代表閘極線215之電壓(亦稱為v215)，信號305代表光感測器輸出線214之電壓(亦稱為v214)，信號306代表預先充電線218之電壓(亦稱為v218)，信號307代表比較器輸出線222之電壓(亦稱為v222)，及信號308代表背閘線223之電壓(亦稱為v223)。請注意，此處，有關一範例，電晶體205、電晶體206、電晶體207及電晶體220為n 型電晶體；電晶體217為p型電晶體；信號301、信號302、信號303、信號306及信號308高位準或低位準二元數位信號；高位準電壓信號輸入光感測器參考線213；及高位準電壓信號輸入電晶體217之第一端子。請注意，高位準信號之電壓為「H」(亦稱為電壓H)，及低位準信號之電壓為「L」(亦稱為電壓L)。
首先，於時間TA，其係重置作業之開始，當光二極體重置線210之電壓(信號301)為「H」及閘極線209之電壓(信號302)為「H」時，光二極體204進入導通狀態及閘極線215之電壓(信號304)成為「H」。此外，當預先充電線218之電壓(信號306)為「L」時，光感測器輸出線214之電壓(信號305)以「H」預先充電。請注意，背閘線223之電壓(信號308)為第一比較電壓(相應於數位值「11」之電壓)。
其次，於時間TB，其係重置作業之結尾或保持作業之開始，當光二極體重置線210之電壓(信號301)為「L」及閘極線209之電壓(信號302)保持為「H」時，藉由光二極體204之關閉狀態電流，閘極線215之電壓(信號304)開始減少。當光進入光二極體204時，光二極體204之關閉狀態電流增加。因此，閘極線215之電壓(信號304)依據入射光之強度而改變。因而，電晶體205之源極與汲極之間的通道電阻改變。
其次，於時間TC，其係保持作業之結尾，當閘極線209之電壓(信號302)為「L」時，閘極線215之電壓值(信號304)成為預定值。當時，閘極線215之電壓係藉由保持作業期間供應予閘極線215之光二極體204的電荷量決定。因而，閘極線215之電壓依據進入光二極體204之光之強度而改變。電晶體207具有氧化物半導體層及具有極低關閉狀態電流，因而可將電荷量保持於閘極線215中直至之後選擇作業開始。
請注意，當閘極線209之電壓(信號302)為「L」時，閘極線215之電壓藉由閘極線209與閘極線215之間的寄生電容而改變。若電壓改變量顯著，未準確獲得保持作業期間供應之光二極體204的電荷量。降低電壓改變量之有效方式為降低電晶體207之閘極-源極(或閘極-汲極)電容，以增加電晶體205之閘極電容，或配置儲存電容器予閘極線215。請注意，在藉由圖7及圖8中所示之顯示裝置中光感測器執行讀取作業之範例中，參照圖9而說明範例，電壓改變忽略不計。
其次，於時間TD，其係選擇作業之開始，當閘極線211之電壓(信號303)為「H」時，電晶體206開啟，及光感測器參考線213及光感測器輸出線214經由電晶體205及電晶體206而彼此電性連接。接著，光感測器輸出線214之電壓(信號305)減少。請注意，在藉由設定預先充電線218之電壓(信號306)為「H」及關閉電晶體217的時間TD之前，光感測器輸出線214之預先充電作業結束。此處，光感測器輸出線214之電壓(信號305)減少之速度取決於電晶體205之源極-汲極電流量，即，依據保持作業期間進入光二極體204之光之強度而改變。
接著，於時間TE，其係選擇作業之結尾，當閘極線211(信號303)之電壓為「L」時，電晶體206關閉，及光感測器輸出線214之電壓值(信號305)成為固定值。此處，固定電壓依據進入光二極體204之光之強度而改變。因此藉由獲得光感測器輸出線214之電壓的資訊而可決定保持作業期間進入光二極體204之光之強度。
其次，於時間TF、時間TG及時間TH，以下列方式執行類比/數位轉換作業：背閘線223之電壓相繼改變為第二比較電壓(數位值「10」)，其後為第三比較電壓(數位值「01」)，及第四比較電壓(數位值「00」)。藉由決定當比較器輸出線222之電壓(信號307)從「H」改變為「L」所獲得之比較電壓，可決定光感測器輸出線214之電壓，及光感測器輸出線214之電壓可轉換為其數位值符合比較電壓之數位信號。例如，當第一比較電壓時的比較器輸出線222之電壓為「L」時，光感測器輸出線214之電壓被轉換為其數位值為「11」之信號。對另一範例而言，當第三比較電壓時的比較器輸出線222之電壓為「H」，及第四比較電壓時的比較器輸出線222之電壓為「L」時，光感測器輸出線214之電壓被轉換為其數位值為「00」之信號。請注意，例如藉由使用如實施例1中所說明之類比/數位轉換控制器電路及數位/類比轉換器而產生背閘線223之電壓。
在圖9中所示之時序圖中，比較器輸出線222之電壓(信號307)依據第三比較電壓(數位值「01」)而從「H」改變為「L」，使得光感測器輸出線214之電壓被轉換為其數位值為「01」之數位信號。
請注意，儘管已說明使用比較器219之類比/數位轉換的範例為二位元類比/數位轉換，藉由以較短間隔改變施加於背閘線223之電壓值，亦可執行三或更多位元類比/數位轉換。具較大位元數之類比/數位轉換需更高速比較器之作業。因此較佳的是電晶體220為具高移動性之電晶體。亦較佳的是電晶體220為具有低關閉狀態電流之電晶體以降低待機模式之電力消耗，及抑制因電晶體220之源極與汲極之間的洩漏電流造成之比較器219的輸出信號之電壓變化。為提供該等高移動性及該等低關閉狀態電流，電晶體220較佳地為使用氧化物半導體之電晶體。
如上述，藉由重複重置作業、保持作業、選擇作業、及類比/數位轉換作業而達成每一光感測器之作業。藉由執行該些作業，具體地，藉由於所有像素上一列一列重複執行一系列重置作業、保持作業、選擇作業、及類比/數位轉換作業，可實施影像捕捉。
請注意，儘管本實施例中已說明具光感測器之顯示裝置，本實施例可輕易地亦應用於具光感測器之半導體電路。藉由移除顯示影像必要之電路，可達成該等半導體電路，具體地為本實施例之顯示裝置100的顯示電路控制器電路102及顯示電路105。
如圖7、圖8、及圖9中所示做為一範例，本實施例之顯示裝置之範例包括像素部中顯示電路及光電轉.換電路。因而，可執行像素部中顯示作業及讀取作業。因此，顯示裝置可具有任一或多項下列功能，例如：位置感應功能(例如當手指、筆等觸控或接近像素部時，依據觸控位置而執行特定作業之功能)；字符輸入/輸出功能(例如以手指、筆等輸入字符及將輸入之字符顯示於像素部上之功能)；指紋驗證功能(例如檢測觸控像素部之手指指紋之功能)；及文件輸入/輸出功能(例如讀取置於像素部之文件等及將讀取文件之影像顯示於像素部上之功能)。
本實施例之顯示裝置的範例為具比較器電路之類比/數位轉換器電路，其使用其閾值電壓藉由使用控制信號而接連改變之電晶體。因而，可簡化類比/數位轉換器電路之電路組態。此外，因為用於比較器電路之電晶體之閾值電壓可自由地設定，可改進用於將影像捕捉作業期間進入光感測器之光轉換為信號之解析度。
請注意，本實施例可適當與任一其他實施例組合或為其所替代。
(實施例4)
在本實施例中，將說明可應用於實施例1及2之半導體電路及實施例3之顯示裝置的電晶體範例。
可應用於實施例1及2之半導體電路及實施例3之顯示裝置的電晶體範例，為具有做為通道形成層之氧化物半導體層的電晶體。電晶體中做為通道形成層之氧化物半導體層為高度純化及因而為固有(i型)或實質上固有之半導體層。
高度純化表示下列觀念的至少之一：盡可能從氧化物半導體層移除氫；及藉由供應氧予氧化物半導體層而減少因氧化物半導體層中缺氧之缺陷。
用於氧化物半導體層之氧化物半導體的範例為四成分金屬氧化物、三成分金屬氧化物及二成分金屬氧化物。四成分金屬氧化物的範例為In-Sn-Ga-Zn-O基金屬氧化物。三成分金屬氧化物的範例為In-Ga-Zn-O基金屬氧化物、In-Sn-Zn-O基金屬氧化物、In-Al-Zn-O基金屬氧化物、Sn-Ga-Zn-O基金屬氧化物、Al-Ga-Zn-O基金屬氧化物及Sn-Al-Zn-O基金屬氧化物。二成分金屬氧化物的範例為In-Zn-O基金屬氧化物、Sn-Zn-O基金屬氧化物、Al-Zn-O基金屬氧化物、Zn-Mg-O基金屬氧化物、Sn-Mg-O基金屬氧化物、In-Mg-O基金屬氧化物及In-Sn-O基金屬氧化物。氧化物半導體的其他範例為In-O基金屬氧化物、Sn-O基金屬氧化物及Zn-O基金屬氧化物。氧化物半導體之仍另一範例為包括上述金屬氧化物之氧化物，其可用做上述氧化物半導體及SiO2 。
以InMO3 (ZnO)m (m>0)代表之材料可用做氧化物半導體。此處，M代表一或多項選自Ga、Al、Mn及Co之金屬元素。M之範例為Ga、Ga及Al、Ga及Mn、及Ga及Co。在具有組成式InMO3 (ZnO)m (m>0)之氧化物半導體中，例如包含Ga做為M之氧化物半導體稱為In-Ga-Zn-O基氧化物半導體。
氧化物半導體層之帶隙為2 eV或更多，較佳地為2.5 eV或更多，更佳地為3eV或更多。因而，藉由熱激勵產生之載子數量可忽略。此外，可做為供體之諸如氫之雜質量減少至少於或等於某量，使得載子濃度可為少於1×1014 /cm3 ，較佳地為1×1012 /cm3 或更少。換言之，氧化物半導體層之載子濃度盡可能接近零或實質上為零。上述氧化物半導體層可抗雪崩崩潰及具有高崩潰電壓。矽具有小至1.12 eV之帶隙，及因而傾向於造成雪崩般電子產生，稱為雪崩崩潰，導致電子數量增加且如此加速而可突破對於閘極絕緣層之障壁。相較之下，用於上述氧化物半導體層之氧化物半導體具有寬至2 eV或更多之帶隙，因而可抗雪崩崩潰。本氧化物半導體亦較矽具有較高熱載子惡化之抗性，因而具有高崩潰電壓。熱載子惡化係指例如因通道及汲極附近之高度加速電子注入閘極絕緣膜造成固定電荷之電晶體特性惡化；及因氧化物半導體層與閘極絕緣層之間介面的高度加速電子形成的陷阱能級等之電晶體特性惡化。電晶體特性惡化之範例為閾值電壓及閘極洩漏變化。熱載子惡化係藉由例如通道熱電子注入(CHE注入)或汲極雪崩熱載子注入(DAHC注入)造成。
請注意，具有高崩潰電壓之材料之一的碳化矽之帶隙實質上等於用於上述氧化物半導體層之氧化物半導體的，但氧化物半導體中電子之移動性低於碳化矽約二個數量級，及電子因此較不可能於氧化物半導體中加速。此外，閘極絕緣層與氧化物半導體之間的障壁大於閘極絕緣層與碳化矽、氮化鎵、及矽之任一項之間的障壁。意即，氧化物半導體導致極小量電子注入閘極絕緣層；較碳化矽、氮化鎵、及矽之任一項具有更高熱載子惡化之抗性；及具有高崩潰電壓。此外，氧化物半導體具有高崩潰電壓，甚至當非結晶時亦然。在具有上述氧化物半導體層之電晶體中，每微米通道寬度之關閉狀態電流可為10 aA(1×10-17 A)或更少，1 aA(1×10-18 A)或更少，10 zA(1×10-20 A)或更少，或1 zA(1×10-21 A)或更少。請注意，實施例1及2之半導體電路及實施例3之顯示裝置中電晶體不侷限於具上述結構之電晶體，及可為例如使用諸如非結晶矽之非結晶半導體、諸如微晶矽之微晶半導體、諸如多晶矽之多晶半導體、或諸如單晶矽之單晶半導體的電晶體。在實施例1至3之半導體電路或顯示裝置中，可視所需功能而適當選擇及使用具合適結構之電晶體。
將進一步參照圖10A至10D及圖11A至11D說明本實施例之電晶體的結構範例。圖10A至10D及圖11A至11D為截面示意圖，顯示本實施例之電晶體的結構範例。圖10A中所示之電晶體為底閘電晶體及亦為反向交錯電晶體。圖10A中所示之電晶體包括做為閘極電極之導電層401a、做為閘極絕緣層之絕緣層402a、做為通道形成層之氧化物半導體層403a、做為源極電極及汲極電極之一之導電層405a、及做為源極電極及汲極電極之另一的導電層406a。
導電層401a係形成於基板400a之上，絕緣層402a係形成於導電層401a之上，氧化物半導體層403a係形成於導電層401a之上且絕緣層402a插入其間，及導電層405a及導電層406a各形成於部分氧化物半導體層403a之上。導電層401a可與整個氧化物半導體層403a重疊。導電層401a與整個氧化物半導體層403a重疊，可抑制進入氧化物半導體層403a之光。其結構未侷限於此；導電層401a可與部分氧化物半導體層403a重疊。
在圖10A中所描繪之電晶體中，氧化物絕緣層407a接觸氧化物半導體層403a之部分上表面(導電層405a及導電層406a之上未配置部分上表面)。此外，保護絕緣層409a係形成於氧化物絕緣層407a之上。如圖11A中所示，實施例1及2之半導體電路及實施例3之顯示裝置中電晶體可為與圖10A中所示之電晶體相同之電晶體，除了導電層431a係形成於氧化物半導體層403a之上且氧化物絕緣層407a及保護絕緣層409a插入其間以外。導電層431a做為閘極電極。圖11A中所示之電晶體為一種電晶體其閾值電壓係藉由使用導電層401a或導電層431a形成之閘極電極控制。導電層431a可與整個氧化物半導體層403a重疊。當導電層431a與整個氧化物半導體層403a重疊時，可抑制進入氧化物半導體層403a之光。其結構不侷限於此；導電層431a可與部分氧化物半導體層403a重疊。
圖10B中所示之電晶體為底閘電晶體，稱為通道保護(通道停止)電晶體及亦稱為反向交錯電晶體。
圖10B中所示之電晶體包括做為閘極電極之導電層401b、做為閘極絕緣層之絕緣層402b、做為通道形成層之氧化物半導體層403b、做為通道保護層之絕緣層427、做為源極電極及汲極電極之一之導電層405b、及做為源極電極及汲極電極之另一之導電層406b。
導電層401b係形成於基板400b之上，絕緣層402b係形成於導電層401b之上，氧化物半導體層403b係形成於導電層401b之上且絕緣層402b插入其間，絕緣層427係形成於導電層401b之上且絕緣層402b及氧化物半導體層403b插入其間，及導電層405b及導電層406b係形成於部分氧化物半導體層403b之上且絕緣層427插入其間。導電層401b可與整個氧化物半導體層403b重疊。當導電層401b與整個氧化物半導體層403b重疊時，可抑制進入氧化物半導體層403b之光。其結構不侷限於此；導電層401b可與部分氧化物半導體層403b重疊。此外，保護絕緣層409b接觸圖10B中所示之電晶體的上部。
如圖11B中所示，實施例1及2之半導體電路及實施例3之顯示裝置中電晶體，可為與圖10B中所示之電晶體相同的電晶體，除了導電層431b係形成於氧化物半導體層403b之上且保護絕緣層409b插入其間以外。導電層431b做為閘極電極。圖11B中所示之電晶體為一種電晶體，其閾值電壓係藉由使用導電層401b或導電層431b形成之閘極電極控制。導電層431b可與整個氧化物半導體層403b重疊。當導電層431b與整個氧化物半導體層403b重疊時，可抑制進入氧化物半導體層403b之光。其結構不侷限於此；導電層431b可與部分氧化物半導體層403b重疊。
圖10C中所示之電晶體為底閘電晶體。圖10C中所示之電晶體包括做為閘極電極之導電層401c、做為閘極絕緣層之絕緣層402c、做為通道形成層之氧化物半導體層403c、做為源極電極及汲極電極之一之導電層405c、及做為源極電極及汲極電極之另一之導電層406c。
導電層401c係形成於基板400c之上，絕緣層402c係形成於導電層401c之上，導電層405c及導電層406c係形成於部分絕緣層402c之上，及氧化物半導體層403c係形成於導電層401c之上且絕緣層402c、導電層405c、及導電層406c插入其間。導電層401c可與整個氧化物半導體層403c重疊。當導電層401c與整個氧化物半導體層403c重疊時，可抑制進入氧化物半導體層403c之光。其結構不侷限於此；導電層401c可與部分氧化物半導體層403c重疊。
進一步在圖10C中所示之電晶體中，氧化物絕緣層407c接觸氧化物半導體層403c之上表面及側表面。此外，保護絕緣層409c係形成於氧化物絕緣層407c之上。如圖11C中所示，可應用於實施例1及2之半導體電路及實施例3之顯示裝置之電晶體的範例可為與圖10C中所示之電晶體相同的電晶體，除了導電層431c係形成於氧化物半導體層403c之上且氧化物絕緣層407c及保護絕緣層409c插入其間。導電層431c做為閘極電極。圖11C中所示之電晶體為一種電晶體，其閾值電壓係藉由使用導電層401c或導電層431c形成之閘極電極控制。導電層431c可與整個氧化物半導體層403c重疊。當導電層431c與整個氧化物半導體層403c重疊時，可抑制進入氧化物半導體層403c之光。其結構不侷限於此；導電層431c可與部分氧化物半導體層403c重疊。
圖10D中所示之電晶體為頂閘電晶體。圖10D中所示之電晶體包括做為閘極電極之導電層401d、做為閘極絕緣層之絕緣層402d、做為通道形成層之氧化物半導體層403d、做為源極電極及汲極電極之一之導電層405d、及做為源極電極及汲極電極之另一之導電層406d。
氧化物半導體層403d係形成於基板400d之上且絕緣層447插入其間，導電層405d及導電層406d各形成於部分氧化物半導體層403d之上，絕緣層402d係形成於氧化物半導體層403d、導電層405d、及導電層406d之上，及導電層401d係形成於氧化物半導體層403d之上且絕緣層402d插入其間。
如圖11D中所示，可應用於實施例1及2之半導體電路及實施例3之顯示裝置之電晶體的範例可為與圖10D中所示之電晶體相同的電晶體，除了導電層431d係形成於氧化物半導體層403d之上且絕緣層447插入其間。導電層431d做為閘極電極，及絕緣層447做為閘極絕緣層。圖11D中所示之電晶體為一種電晶體，其閾值電壓係藉由使用導電層401d或導電層431d形成之閘極電極控制。導電層431d可與整個氧化物半導體層403d重疊。當導電層431d與整個氧化物半導體層403d重疊時，可抑制進入氧化物半導體層403d之光。其結構不侷限於此；導電層431d可與部分氧化物半導體層403d重疊。每一基板400a至400d可為例如鋇硼矽酸鹽玻璃或鋁硼矽酸鹽玻璃之玻璃基板。
另一方面，每一基板400a至400d可為絕緣體之基板，諸如陶瓷基板、石英基板、或藍寶石基板。另一方面，每一基板400a至400d可為結晶玻璃基板。另一方面，每一基板400a至400d可為塑料基板。另一方面，每一基板400a至400d可為矽等半導體基板。絕緣層447做為基層，避免雜質元素從基板400d擴散。絕緣層447可為例如氮化矽層、氧化矽層、氮氧化矽層、氧氮化矽層、氧化鋁層、或氧氮化鋁層。另一方面，絕緣層447可為各使用任一可應用於絕緣層447的材料之層的堆疊。另一方面，絕緣層447可為使用阻光材料之層及使用任一可應用於絕緣層447的材料之層的堆疊。當絕緣層447係使用阻光材料之層形成時，可抑制進入氧化物半導體層403d之光。
請注意，在圖10A至10C及圖11A至11D中所示之電晶體中，如同圖10D中所示之電晶體，可於基板與導電層之間形成絕緣層做為閘極電極。每一導電層401a至401d可為例如諸如鉬、鈦、鉻、鉭、鎢、鋁、銅、釹、或鈧之金屬材料之層；或包含任一該些材料做為主要成分之合金材料之層。另一方面，每一導電層401a至401d可為可應用於導電層401a至401d之任一材料之層的堆疊。每一絕緣層402a至402d可為例如氧化矽層、氮化矽層、氧氮化矽層、氮氧化矽層、氧化鋁層、氮化鋁層、氧氮化鋁層、氮氧化鋁層、或氧化鉿層。另一方面，每一絕緣層402a至402d可為可應用於絕緣層402a至402d之任一材料的堆疊。可應用於絕緣層402a至402d之任一材料的層可藉由例如電漿增強CVD或濺鍍形成。例如，絕緣層402a至402d可以下列方式形成：藉由電漿增強CVD形成氮化矽層，及藉由電漿增強CVD於氮化矽層之上形成氧化矽層。
可用於氧化物半導體層403a至403d之氧化物半導體的範例為四成分金屬氧化物、三成分金屬氧化物、及二成分金屬氧化物。四成分金屬氧化物的範例為In-Sn-Ga-Zn-O基金屬氧化物。三成分金屬氧化物的範例為In-Ga-Zn-O基金屬氧化物、In-Sn-Zn-O基金屬氧化物、In-Al-Zn-O基金屬氧化物、Sn-Ga-Zn-O基金屬氧化物、Al-Ga-Zn-O基金屬氧化物、Sn-Al-Zn-O基金屬氧化物。二成分金屬氧化物的範例為In-Zn-O基金屬氧化物、Sn-Zn-O基金屬氧化物、Al-Zn-O基金屬氧化物、Zn-Mg-O基金屬氧化物、Sn-Mg-O基金屬氧化物、In-Mg-O基金屬氧化物、In-Sn-O基金屬氧化物。氧化物半導體的範例為In-O基金屬氧化物、Sn-O基金屬氧化物、及Zn-O基金屬氧化物。上述氧化物半導體的另一範例為包括可用做上述氧化物半導體及SiO2 之任一上述金屬氧化物的氧化物。此處，例如In-Ga-Zn-O基金屬氧化物表示包含至少In、Ga及Zn之氧化物，且元素之組成比例未特別限制。In-Ga-Zn-O基金屬氧化物可包含In、Ga及Zn以外元素。可應用於氧化物半導體層403a至403d之氧化物半導體的範例為以化學式InMO3 (ZnO)m (m大於0)代表之金屬氧化物。此處，M代表一或多項選自Ga、Al、Mn、及Co之金屬元素。M可為例如Ga、Ga及Al、Ga及Mn、或Ga及Co。
每一導電層405a至405d及導電層406a至406d可為例如諸如鋁、鉻、銅、鉭、鈦、鉬、或鎢之金屬材料之層；或包含任一該些金屬材料做為主要成分之合金材料之層。另一方面，每一導電層405a至405d及導電層406a至406d可為可應用於導電層405a至405d及導電層406a至406d的材料之層之堆疊。
每一導電層405a至405d及導電層406a至406d可為例如鋁或銅之金屬層及鈦、鉬、或鎢之高熔點金屬層的堆疊。另一方面，每一導電層405a至405d及導電層406a至406d可為鋁或銅之金屬層係形成於複數高熔點金屬層之間的堆疊。當為添加避免凸起或晶鬚之元素(例如Si、Nd、或Si)之鋁層時，每一導電層405a至405d及導電層406a至406d可具有改進的耐熱性。另一方面，每一導電層405a至405d及導電層406a至406d可為包含導電金屬氧化物之層。導電金屬氧化物之範例為氧化銦(In2 O3 )、氧化錫(SnO2 )、氧化鋅(ZnO)、氧化銦及氧化錫之合金(In2 O3 -SnO2 ，縮寫為ITO)、氧化銦及氧化鋅之合金(In2 O3 -ZnO)、或包含氧化矽之任一該些金屬氧化物材料。
此外，使用用於形成導電層405a至405d及導電層406a至406d之材料，可形成另一佈線。絕緣層427可為例如使用可應用於絕緣層447之任一材料之層。另一方面，絕緣層427可為可應用於絕緣層427之任一材料之層的堆疊。
氧化物絕緣層407a及氧化物絕緣層407c各可為氧化物絕緣層，例如氧化矽層。另一方面，氧化物絕緣層407a及氧化物絕緣層407c各可為可應用於氧化物絕緣層407a及氧化物絕緣層407c之任一材料之層的堆疊。每一保護絕緣層409a至409c可為例如無機絕緣層，例如氮化矽層、氮化鋁層、氮氧化矽層、或氮氧化鋁層。另一方面，每一保護絕緣層409a至409c可為可應用於保護絕緣層409a至409c之任一材料之層的堆疊。每一導電層431a至431d可為例如諸如鋁、鉻、銅、鉭、鈦、鉬、或鎢之金屬材料之層；或包含任一上述金屬材料做為主要成分之合金材料之層。另一方面，每一導電膜431a至431d可為包含導電金屬氧化物之層。導電金屬氧化物之範例為氧化銦(In2 O3 )、氧化錫(SnO2 )、氧化鋅(ZnO)、氧化銦及氧化錫之合金(In2 O3 -SnO2 ，縮寫為ITO)、氧化銦及氧化鋅之合金(In2 O3 -ZnO)、或包含氧化矽之任一該些金屬氧化物材料。另一方面，每一導電層431a至431d可為可應用於導電層431a至431d之任一材料之層的堆疊。
在實施例1及2之半導體電路及實施例3之顯示電路中，為降低因本實施例之電晶體的表面不平坦，平坦化絕緣層可形成於電晶體之上(若電晶體包括氧化物絕緣層或保護絕緣層，則於具氧化物絕緣層或保護絕緣層插入其間之電晶體之上)。平坦化絕緣層可為諸如聚醯亞胺、丙烯酸、或苯並環丁烯之有機材料層。另一方面，平坦化絕緣層可為低介電常數材料(亦稱為低k材料)層。另一方面，平坦化絕緣層可為可應用於平坦化絕緣層之任一材料之層的堆疊。
其次，有關本實施例之電晶體的製造方法範例，將參照圖12A至12C及圖13A至13C說明圖10A及圖11A中所示之電晶體的製造方法範例。圖12A至12C及圖13A至13C為截面示意圖，顯示圖10A及圖11A中所示之電晶體的製造方法範例。首先，準備基板400a，及於基板400a之上形成第一導電膜。
請注意，基板400a為例如玻璃基板。第一導電膜可為例如諸如鉬、鈦、鉻、鉭、鎢、鋁、銅、釹、或鈧之金屬材料之膜；或包含任一金屬材料做為主要成分之合金材料之膜。另一方面，第一導電膜可為可應用於第一導電膜之任一材料之層的堆疊。
其次，以下列方式實施第一光刻程序：於第一導電膜之上形成第一抗蝕罩，使用第一抗蝕罩選擇性蝕刻第一導電膜以形成導電層401a，及移除第一抗蝕罩。在本實施例中，可藉由噴墨法形成抗蝕罩。藉由噴墨法形成抗蝕罩不需光罩，藉此導致製造成本降低。為降低光刻程序中光罩及步驟數量，可使用藉由多色調遮罩形成之抗蝕罩來執行蝕刻。多色調遮罩為曝光遮罩，使得光穿透遮罩而具有複數強度。藉由多色調遮罩製造之抗蝕罩具有複數厚度及可進一步藉由蝕刻而改變形狀；因而，該等抗蝕罩可用於針對不同型樣之複數蝕刻程序。因此，可應用於至少二或更多種不同型樣之抗蝕罩可藉由單一多色調遮罩製造。此使其可降低曝光遮罩之數量及相關光刻程序之數量，藉此簡化程序。
其次，於導電層401a之上形成絕緣層402a。可藉由例如高密度電漿增強CVD而形成絕緣層402a。使用微波(例如具2.45 GHz頻率之微波)之高密度電漿增強CVD例如使絕緣層密集及具有高崩潰電壓及高品質，因而較佳。當藉由高密度電漿增強CVD形成之高品質絕緣層接觸氧化物半導體層時，其間介面狀態可減少及可獲得有利的介面屬性。絕緣層402a亦可藉由另一方法形成，諸如濺鍍或電漿增強CVD。此外，可於絕緣層402a形成之後執行熱處理。本熱處理可改進絕緣層402a之品質及絕緣層402a與氧化物半導體之間的介面特性。
其次，具2 nm至200 nm範圍之厚度的氧化物半導體膜530，較佳地為5 nm至30 nm，係形成於絕緣層402a之上。例如，藉由濺鍍可形成氧化物半導體膜530。請注意，在氧化物半導體膜530形成之前，較佳地藉由導入氬氣及產生電漿之反向濺鍍移除絕緣層402a表面上粉狀物質(亦稱為粒子或灰塵)。反向濺鍍係指一種方法其中未施加電壓於靶材，係於氬氣中以RF電源施加電壓於基板，使得於基板附近產生電漿以修改表面。請注意，除了氬氣，可使用氮、氦、氧等。
例如，可使用可用做氧化物半導體層403a之材料的氧化物半導體材料來形成氧化物半導體膜530。在本實施例中，例如藉由濺鍍及使用In-Ga-Zn-O基氧化物靶材而形成氧化物半導體膜530。圖12A中顯示本階段之截面示意圖。另一方面，可藉由濺鍍於稀有氣體(典型為氬)、氧氣、或稀有氣體及氧之混合氣體中形成氧化物半導體膜530。
藉由濺鍍用於形成氧化物半導體膜530之靶材可為例如具有In2 O3 ：Ga2 O3 ：ZnO=1：1：1[莫耳比]之組成比例的氧化物靶材。使用之靶材不侷限於上述靶材，可為例如具有In2 O3 ：Ga2 O3 ：ZnO=1：1：2[莫耳比]之組成比例的氧化物靶材。除了空間等所佔據之面積以外部分之體積相對於氧化物靶材之總體積比例(亦稱為充填率)為90%至100%，較佳地為95%至99.9%。使用具有高充填率之金屬氧化物靶材形成之氧化物半導體膜具有高密度。
例如，諸如氫、水、烴基、或氫化物之雜質移除的高純度氣體較佳地用做用於氧化物半導體膜530之形成的濺鍍氣體。
較佳的是在氧化物半導體膜530形成之前，將其上形成導電層401a之基板400a或其上形成導電層401a及絕緣層402a之基板400a於濺鍍設備之預熱室中預熱，及釋放及排出基板400a上諸如氫或濕氣之雜質。預熱可避免氫、烴基及濕氣進入絕緣層402a及氧化物半導體膜530。請注意，低溫泵較佳地做為配置於預熱室中之排出單元。請注意，本預熱處理可省略。於氧化物絕緣層407a形成之前，可類似地於其上形成直至導電層405a及導電層406a之層的基板400a上執行預熱。當藉由濺鍍形成氧化物半導體膜530時，基板400a保持於減壓狀態之膜形成室中，及基板溫度設定介於100℃至600℃之範圍內，及較佳地為200℃至400℃。藉由加熱基板400a，氧化物半導體膜530中所包含之雜質的濃度可減少，及因濺鍍對於氧化物半導體膜530之損害可減少。接著，導入氫及濕氣移除之濺鍍氣體，同時移除膜形成室中剩餘濕氣，及使用上述靶材於絕緣層402a之上形成氧化物半導體膜530。為移除膜形成室中剩餘水，較佳地使用截留真空泵，諸如低溫泵、離子泵、或鈦昇華泵。此外，排出單元可為附加冷阱之渦輪泵。若膜形成室係以低溫泵排出，便移除氫原子、諸如水之包含氫原子之化合物、進一步較佳地包含氫原子及碳原子之化合物等。為此原因，使用低溫泵使其可降低於膜形成室中形成之氧化物半導體膜530中所包含之雜質的濃度。
膜形成狀況之範例如下：基板與靶材之間的距離為100 mm，壓力為0.6 Pa，直流(DC)電力為0.5 kW，及氣體為氧氣(氧流比例為100%)。請注意，脈衝直流電源之使用使其可降低於膜形成時發生之粉狀物質，及使膜厚度均勻。
其次，以下列方式實施第二光刻程序：第二抗蝕罩係形成於氧化物半導體膜530之上，使用第二抗蝕罩選擇性蝕刻氧化物半導體膜530，以將氧化物半導體膜530處理為島形氧化物半導體層，及移除第二抗蝕罩。若於絕緣層402a中形成接觸孔，接觸孔可於將氧化物半導體膜530處理為島形氧化物半導體層時形成。例如，可藉由乾式蝕刻、濕式蝕刻或乾式蝕刻及濕式蝕刻而蝕刻氧化物半導體膜530。對氧化物半導體膜530之濕式蝕刻的蝕刻劑而言，可為例如磷酸、乙酸及硝酸之混合溶液；或ITO07N(KANTO CHEMICAL CO.，INC.製造)。
其次，氧化物半導體層歷經第一熱處理。第一熱處理允許氧化物半導體層脫水或脫氫。第一熱處理中溫度介於400℃至750℃之範圍，或400℃或更高及低於基板之應變點。此處，基板置於一種熱處理設備之電熔爐中，及於氮氣中以450℃在氧化物半導體層上執行熱處理達一小時。之後，避免氧化物半導體層暴露於空氣及再次包含水或氫。因而，獲得氧化物半導體層403a(詳圖12B)。熱處理設備不侷限於電熔爐，而是可為經提供而具一種裝置，藉由來自諸如電阻加熱元件之加熱元件的熱傳導或熱輻射而加熱目標。例如，熱處理設備可為快速熱降火(RTA)設備，諸如氣體快速熱降火(GRTA)設備或燈快速熱降火(LRTA)設備。LRTA設備為一種設備，例如藉由自諸如鹵素燈、金屬鹵化物燈、氙弧燈、碳弧燈、高壓鈉燈或高壓水銀燈之燈所發射光的輻射(電磁波)而加熱目標之設備。GRTA設備為用於使用高溫氣體而熱處理之設備。高溫氣體可為未藉由熱處理而與目標反應之惰性氣體，諸如氮，或氬等稀有氣體。
第一熱處理可為例如以下列方式執行之GRTA：基板被轉移進入加熱至650℃至700℃之惰性氣體，接著加熱達若干分鐘，並轉移及取出加熱之惰性氣體。請注意，在第一熱處理中，較佳的是氮或諸如氦、氖或氬之稀有氣體中未包含水、氫等。此外，較佳的是被導入熱處理設備之氮或諸如氦、氖或氬之稀有氣體具有6N(99.9999%)或更高之純度，及較佳地為7N(99.99999%)或更高，即，具有1 ppm或更低之雜質濃度，及較佳地為0.1 ppm或更低。在氧化物半導體層藉由第一熱處理加熱之後，高純度氧氣、高純度N2 O氣體、或極乾燥空氣(具-40℃或更低之露點的氣體，較佳地為-60℃或更低)可導入第一熱處理中使用之熔爐。較佳的是氧氣或N2 O氣體未包含水、氫等。進一步較佳的是導入熱處理設備之氧氣或N2 O氣體具有6N或更多之純度，及較佳地為7N或更多，即，具有1 ppm或更低之雜質濃度，及較佳地為0.1 ppm或更低。藉由氧氣或N2 O氣體之效果，得以供應經由脫水或脫氫處理而排除雜質之步驟所減少之氧；因而，氧化物半導體層403a被高度純化。
第一熱處理亦可於尚未被處理為島形氧化物半導體層之氧化物半導體膜530上執行。於該等狀況下，基板於第一熱處理之後被取出加熱設備，及氧化物半導體膜530被處理為島形氧化物半導體層。
除了上述時機之外，只要是在氧化物半導體層形成之後，便可執行第一熱處理：在導電層405a及導電層406a形成於氧化物半導體層403a上之後，或在氧化物絕緣層407a形成於導電層405a及導電層406a上之後。若於絕緣層402a中形成接觸孔，接觸孔可於第一熱處理執行之前形成。
氧化物半導體層可使用氧化物半導體膜形成，其係經由二沈積步驟及二次熱處理而予形成，以便成為包括結晶區(單晶區)之厚膜，即，具有沿垂直於膜表面之方向c軸對齊之結晶區，無關乎基礎成分之材料，諸如氧化物、氮化物、金屬等。例如，沈積具介於3 nm至15 nm範圍之厚度的第一氧化物半導體膜，及以450℃至850℃範圍之溫度，較佳地為550℃至750℃，於氮、氧、稀有氣體或乾燥空氣下歷經第一熱處理，以於包括表面之區域中具有結晶區(包括板狀結晶)。接著，形成較第一氧化物半導體膜厚之第二氧化物半導體膜，及以介於450℃至850℃範圍之溫度，較佳地為600℃至700℃，歷經第二熱處理，使得結晶朝上側生長，即使用第一氧化物半導體膜做為從第一氧化物半導體膜至第二氧化物半導體膜結晶生長之晶種，及第二氧化物半導體膜的整個區域結晶。意即可使用包括結晶區之厚氧化物半導體膜形成氧化物半導體層403a。
其次，第二導電膜係形成於絕緣層402a及氧化物半導體層403a之上。第二導電膜可為例如諸如鋁、鉻、銅、鉭、鈦、鉬、或鎢的金屬材料之膜；或包含任一該些金屬材料做為主要成分之合金材料之膜。另一方面，第二導電膜可為可應用於第二導電膜之任一材料之膜的堆疊。其次，以下列方式實施第三光刻程序：於第三導電膜之上形成第三抗蝕罩，使用第三抗蝕罩選擇性蝕刻第三導電膜以形成導電層405a及導電層406a，及移除第三抗蝕罩(詳圖12C)。請注意，可於導電層405a及導電層406a形成時使用第三導電膜形成另一佈線。
用於形成第三抗蝕罩之曝光較佳地使用紫外光、KrF雷射光、或ArF雷射光。之後將形成之電晶體的通道長度L取決於氧化物半導體層403a之上導電層405a之底端與導電層406a之底端之間的間隔寬度。若通道長度L少於25 nm，較佳地使用具有數奈米至數十奈米之波長的遠紫外光，用於形成第三抗蝕罩之曝光。使用遠紫外光之曝光提供高解析度及聚焦之大深度。因此，之後形成之電晶體的通道長度L可為10 nm至1000 nm。使用經由上述曝光形成之該等電晶體，使電路可以較高速操作，及由於電晶體之關閉狀態電流極低，而消耗較低電力。在蝕刻第二導電膜的狀況下，蝕刻狀況較佳地最佳化以避免氧化物半導體層403a藉由蝕刻而劃分。然而，難以滿足僅蝕刻第二導電膜而完全未蝕刻氧化物半導體層403a之狀況。因此，有時在第二導電膜蝕刻時僅部分氧化物半導體層403a被蝕刻，造成氧化物半導體層403a具有槽(凹部)。
在本實施例中，第二導電膜的範例為鈦膜，及氧化物半導體層403a的範例為In-Ga-Zn-O基氧化物半導體。為此原因，本實施例中使用之蝕刻劑為過氧化氫胺溶液(氨、水及過氧化氫溶液之混合物)。其次，氧化物絕緣層407a係形成於氧化物半導體層403a、導電層405a及導電層406a之上。此處，氧化物絕緣層407a接觸氧化物半導體層403a之部分上表面。使用諸如濺鍍之適當方法，氧化物絕緣層407a可形成為至少1 nm或更多之厚度，藉此諸如水或氫之雜質未導入氧化物絕緣層407a。氫混入氧化物絕緣層407a可造成氫進入氧化物半導體層，或因氫而提取氧化物半導體層中氧，藉此造成氧化物半導體層之反向通道具有較低電阻(成為n型傳導性)及因而將形成寄生通道。因此重要的是使用未使用氫之方法做為氧化物絕緣層407a之製造方法，以便氧化物絕緣層407a可包含盡可能少之氫。在本實施例中，藉由濺鍍而形成200-nm-厚氧化矽膜，做為氧化物絕緣層407a的範例。膜形成時基板溫度可高於或等於室溫及低於或等於300℃；在本實施例中，基板溫度為100℃做為範例。藉由濺鍍形成氧化矽膜可於稀有氣體(典型為氬)、氧氣、或稀有氣體及氧之混合氣體中執行。
例如氧化矽靶材或矽靶材可用做形成氧化物絕緣層407a之靶材。例如使用矽靶材，可在包含氧之氣體下藉由濺鍍而形成氧化矽膜。
為移除用於形成氧化物絕緣層407a之膜形成室中剩餘水，較佳地使用截留真空泵，例如諸如低溫泵。藉由以低溫泵移除膜形成室中剩餘水，氧化物絕緣層407a中所包含之雜質濃度可減少。配置冷阱之渦輪泵可用做排出單元以移除用於形成氧化物絕緣層407a之膜形成室中剩餘水。
用於形成氧化物絕緣層407a之濺鍍氣體較佳地為諸如氫、水、烴基、或氫化物之雜質移除的高純度氣體。氧化物絕緣層407a形成之前，可執行使用諸如N2 O、N2 或Ar之氣體的電漿處理，以移除氧化物半導體層403a之暴露表面上之水等。若執行電漿處理，接觸氧化物半導體層403a之部分上表面的氧化物絕緣層407a較佳地形成而未暴露於空氣。接著，可於惰性氣體或氧氣中執行第二熱處理(較佳地於介於200℃至400℃之溫度範圍，例如250℃至350℃)。例如，於氮氣中以250℃執行第二熱處理達一小時。藉由第二熱處理，氧化物半導體層403a之部分上表面加熱同時接觸氧化物絕緣層407a。於上述程序中，於氧化物半導體膜上執行第一熱處理，允許刻意從氧化物半導體層移除諸如氫、濕氣、烴基、或氫化物(亦稱為氫化合物)之雜質，及供應氧予氧化物半導體層。因而，氧化物半導體層被高度純化。上述程序允許形成電晶體(詳圖13A)。當氧化物絕緣層407a為具有許多缺陷之氧化矽層時，氧化物半導體層403a中所包含之諸如氫、濕氣、烴基、或氫化物之雜質，藉由氧化矽層形成之後執行之熱處理而擴散進入氧化物絕緣層407a，產生氧化物半導體層403a中所包含之雜質減少的效果。
保護絕緣層409a可進一步形成於氧化物絕緣層407a之上。例如，藉由RF濺鍍形成氮化矽膜。RF濺鍍較佳地為保護絕緣層409a之形成方法，因為其達成高度大規模生產。在本實施例中，例如形成氮化矽膜成為保護絕緣層409a(詳圖13B)。
在本實施例中，以下列方式形成保護絕緣層409a：其上形成直至氧化物絕緣層407a之層的基板400a加熱至介於100℃至400℃範圍之溫度，使用矽半導體靶材及包含氫及濕氣移除之高純度氮的濺鍍氣體而形成氮化矽膜。亦在此狀況下，類似於氧化物絕緣層407a，較佳地形成保護絕緣層409a同時移除處理室中剩餘濕氣。在保護絕緣層409a形成之後，可進一步在空氣下以介於100℃至200℃範圍之溫度執行熱處理達1至30小時。可以固定加熱溫度或依循溫度週期其中溫度重複從室溫上升至介於100℃至200℃之範圍的加熱溫度及從加熱溫度降至室溫而執行本熱處理。此為圖10A中所示之電晶體的製造方法範例。
此外，為形成圖11A中所示之電晶體，第四導電膜係形成於保護絕緣層409a之上。第四導電膜可為例如諸如鋁、鉻、銅、鉭、鈦、鉬、或鎢的金屬材料之膜；或包含任一該些金屬材料做為主要成分的合金材料之膜。另一方面，第四導電膜可為包含導電金屬氧化物之膜。導電金屬氧化物之範例為氧化銦(In2 O3 )、氧化錫(SnO2 )、氧化鋅(ZnO)、氧化銦及氧化錫之合金(In2 O3 -SnO2 ，縮寫為ITO)、氧化銦及氧化鋅之合金(In2 O3 -ZnO)、或包含氧化矽之任一該些金屬氧化物材料。另一方面，每一導電層431a至431d可為可應用於導電層431a至431d之任一材料之層的堆疊。另一方面，第四導電膜可為可應用於第四導電膜之任一材料之膜的堆疊。
其次，第四光刻程序係以下列方式實施：第四抗蝕罩係形成於第四導電膜之上，使用第四抗蝕罩選擇性蝕刻第四導電膜以形成導電層431a，及移除第四抗蝕罩(詳圖13C)。此為圖10A中所示之電晶體的製造程序範例。
將參照圖14A至14D說明圖10D中所示之電晶體的製造方法範例。圖14A至14D為截面示意圖，顯示圖10D中所示之電晶體的製造方法範例。
首先，準備基板400d，及於基板400d之上形成絕緣層447。
請注意，基板400d為例如玻璃基板。
例如可藉由電漿增強CVD或濺鍍而形成絕緣層447。當藉由例如濺鍍而形成絕緣層447時，絕緣層447中氫濃度可減少。
若使用任一上述方法形成絕緣層447，較佳地形成絕緣層447同時移除處理室中剩餘濕氣。此係為避免絕緣層447包含氫、烴基、或濕氣。
請注意，為移除處理室中剩餘濕氣，較佳地使用截留真空泵。截留真空泵較佳地為例如低溫泵、離子泵、或鈦昇華泵。排出單元可為例如附加冷阱之渦輪泵。在以低溫泵排出之沈積室中，移除例如氫原子或包含氫原子(水等)之化合物，藉此降低沈積室中所形成之絕緣層447中所包含之雜質(尤其是氫)的濃度。
請注意，若形成絕緣層447，可加熱基板400d。
例如，若形成氮化矽層及氧化矽層之堆疊成為絕緣層447，氮化矽層及氧化矽層可以相同矽靶材於相同處理室中形成。首先，導入包含氮之濺鍍氣體，及使用置於處理室內矽靶材以形成氮化矽層，濺鍍氣體切換為包含氧之濺鍍氣體及使用相同矽靶材以形成氧化矽層。此使得氮化矽層及氧化矽層接連形成而未暴露於空氣，並可避免氮化矽層表面上吸附諸如氫或濕氣之雜質。
接著，於絕緣層447之上形成具2 nm至200 nm厚度之氧化物半導體膜。
為使氧化物半導體膜盡可能不包含諸如氫、烴基、或濕氣之雜質，較佳地以下列方式執行膜形成之預先處理：其上形成絕緣層447之基板400d於濺鍍設備之預熱室中預熱，使得基板400d上諸如氫或濕氣之雜質釋放及排出。請注意，配置於預熱室中的較佳排出單元為例如低溫泵。請注意，本預熱處理可省略。
請注意，在氧化物半導體膜形成之前，可執行導入氬氣及產生電漿之反向濺鍍。
例如，可使用可用做氧化物半導體層403d之材料的氧化物半導體材料形成氧化物半導體膜。在本實施例中，藉由例如濺鍍及使用In-Ga-Zn-O基氧化物靶材來形成氧化物半導體膜。另一方面，可藉由濺鍍於稀有氣體(典型為氬)、氧氣、或稀有氣體及氧之混合氣體形成氧化物半導體膜。
藉由濺鍍而用於形成氧化物半導體膜之靶材可為例如具有In2 O3 ：Ga2 O3 ：ZnO=1：1：1[莫耳比]之組成比例的氧化物靶材。所使用之靶材不侷限於上述靶材，可為例如具有In2 O3 ：Ga2 O3 ：ZnO=1：1：2[莫耳比]之組成比例的氧化物靶材。除了空間等所佔據之面積以外部分之體積相對於氧化物靶材之總體積的比例(亦稱為充填率)為90%至100%，較佳地為95%至99.9%。使用具有高充填率之金屬氧化物靶材形成之氧化物半導體膜具有高密度。
用於形成氧化物半導體膜之濺鍍氣體較佳地為諸如氫、水、烴基、或氫化物之雜質移除的高純度氣體。
在本實施例中，有關一範例，基板係保持於減壓之處理室中，氫及濕氣移除之濺鍍氣體導入剩餘濕氣移除之處理室中，及藉由使用金屬氧化物做為靶材而於基板400d之上形成氧化物半導體膜。為移除處理室中剩餘濕氣，較佳地使用截留真空泵。截留真空泵較佳地為例如低溫泵、離子泵、或鈦昇華泵。排出單元可為附加冷阱之渦輪泵。在以低溫泵排出之沈積室中，移除氫原子、諸如水(H2 O)之包含氫原子之化合物(更佳地連同包含碳原子之化合物)等，藉此降低沈積室中所形成之絕緣層447中所包含之雜質(尤其是氫)的濃度。基板可於氧化物半導體膜之膜形成時加熱。
膜形成狀況的範例如下：基板與靶材之間的距離為60mm，壓力為0.4 Pa，直流(DC)電力為0.5 kW，及氣體為氧及氬(氧相對於氬之流率為15 sccm：30 sccm)。請注意，脈衝直流電源之使用使其可降低膜形成時發生之粉狀物質，及使膜厚度均勻。
其次，以下列方式實施第一光刻程序：第一抗蝕罩係形成於氧化物半導體膜之上，使用第一抗蝕罩選擇性蝕刻氧化物半導體膜以將氧化物半導體膜處理為島形氧化物半導體層403d，及移除第一抗蝕罩(詳圖14A)。
例如，可藉由乾式蝕刻、濕式蝕刻或乾式蝕刻及濕式蝕刻而蝕刻氧化物半導體膜。對氧化物半導體膜之濕式蝕刻的蝕刻劑而言，可為例如磷酸、乙酸及硝酸之混合溶液；或ITO07N(KANTO CHEMICAL CO.，INC.製造)。
其次，氧化物半導體層403d歷經第一熱處理。第一熱處理中溫度介於400℃至750℃之範圍，及更佳地為400℃或更高及低於基板之應變點。此處，基板置於一種熱處理設備之電熔爐中，及於氮氣中以450℃在氧化物半導體層上執行熱處理達一小時。之後，避免氧化物半導體層403d暴露於空氣及再次包含水或氫。
熱處理設備不侷限於電熔爐，而是可為經提供而具一種裝置，藉由來自諸如電阻加熱元件之加熱元件的熱傳導或熱輻射而加熱目標。例如，熱處理設備可為快速熱降火(RTA)設備，諸如氣體快速熱降火(GRTA)設備或燈快速熱降火(LRTA)設備。LRTA設備為一種設備，例如藉由自諸如鹵素燈、金屬鹵化物燈、氙弧燈、碳弧燈、高壓鈉燈或高壓水銀燈之燈所發射光的輻射(電磁波)而加熱目標之設備。GRTA設備為用於使用高溫氣體而熱處理之設備。高溫氣體可為例如未藉由熱處理而與目標反應之惰性氣體，諸如氮，或氬等稀有氣體。
第一熱處理可為例如以下列方式執行之GRTA：基板被轉移進入加熱至650℃至700℃之惰性氣體，接著加熱達若干分鐘，並轉移及取出加熱之惰性氣體。
請注意，在第一熱處理中，較佳的是氮或諸如氦、氖或氬之稀有氣體中未包含水、氫等。此外，較佳的是被導入熱處理設備之氮或諸如氦、氖或氬之稀有氣體具有6N(99.9999%)或更高之純度，及較佳地為7N(99.99999%)或更高，即，具有1 ppm或更低之雜質濃度，及較佳地為0.1 ppm或更低。
在氧化物半導體層403d藉由第一熱處理加熱之後，高純度氧氣、高純度N2 O氣體、或極乾燥空氣(具-40℃或更低之露點的氣體，較佳地為-60℃或更低)可導入第一熱處理中使用之熔爐。較佳的是氧氣或N2 O氣體未包含水、氫等。進一步較佳的是導入熱處理設備之氧氣或N2 O氣體具有6N或更多之純度，及較佳地為7N或更多，即，具有1 ppm或更低之雜質濃度，及較佳地為0.1 ppm或更低。藉由氧氣或N2 O氣體之效果，得以供應經由脫水或脫氫處理而排除雜質之步驟所減少之氧；因而，氧化物半導體層403d被高度純化。
第一熱處理亦可於尚未被處理為島形氧化物半導體層之氧化物半導體膜403d上執行。於該等狀況下，基板於第一熱處理之後被取出加熱設備，及氧化物半導體膜403d被處理為島形氧化物半導體層403d。
除了上述時機之外，只要是在氧化物半導體層403d形成之後，便可執行第一熱處理：在導電層405d及導電層406d形成於氧化物半導體層403d上之後，或在絕緣層402d形成於導電層405d及導電層406d上之後。
氧化物半導體層可使用氧化物半導體膜形成，其係經由二沈積步驟及二次熱處理而予形成，以便成為包括結晶區(單晶區)之厚膜，即，具有沿垂直於膜表面之方向c軸對齊之結晶區，無關乎基礎成分之材料，諸如氧化物、氮化物、金屬等。例如，沈積具介於3 nm至15 nm範圍之厚度的第一氧化物半導體膜，及以450℃至850℃範圍之溫度，較佳地為550℃至750℃，於氮、氧、稀有氣體或乾燥空氣下歷經第一熱處理，以於包括表面之區域中具有結晶區(包括板狀結晶)。接著，形成較第一氧化物半導體膜厚之第二氧化物半導體膜，及以介於450℃至850℃範圍之溫度，較佳地為600℃至700℃，歷經第二熱處理，使得結晶朝上側生長，即使用第一氧化物半導體膜做為從第一氧化物半導體膜至第二氧化物半導體膜結晶生長之晶種，及第二氧化物半導體膜的整個區域結晶。意即可使用包括結晶區之厚膜形成氧化物半導體層。
其次，第一導電膜係形成於絕緣層447之上且氧化物半導體層403d插入其間。
第一導電膜可為例如諸如鋁、鉻、銅、鉭、鈦、鉬、或鎢的金屬材料之膜；或包含任一該些金屬材料做為主要成分之合金材料之膜。另一方面，第一導電膜可為可應用於第一導電膜之任一材料之膜的堆疊。
其次，以下列方式實施第二光刻程序：於第一導電膜之上形成第二抗蝕罩，使用第二抗蝕罩選擇性蝕刻第一導電膜以形成導電層405d及406d，及移除第二抗蝕罩(詳圖14B)。
在本實施例中，第一導電膜為例如鈦膜。
請注意，為避免於第一導電膜蝕刻時，氧化物半導體層403d被移除及其下絕緣層447暴露，適當調整每一材料及蝕刻狀況。
在蝕刻第一導電膜的狀況下，蝕刻狀況較佳地最佳化以避免氧化物半導體層403d藉由蝕刻而劃分。然而，難以滿足僅蝕刻第一導電膜而完全未蝕刻氧化物半導體層403d之狀況。因此，有時在第一導電膜蝕刻時僅部分氧化物半導體層403d被蝕刻，造成氧化物半導體層403d具有槽(凹部)。
用於形成第二抗蝕罩之曝光較佳地使用紫外光、KrF雷射光、或ArF雷射光。之後將形成之電晶體的通道長度L取決於氧化物半導體層403d之上導電層405d之底端與導電層406d之底端之間的間隔寬度。若通道長度L少於25 nm，較佳地使用具有數奈米至數十奈米之波長的遠紫外光，用於形成第三抗蝕罩之曝光。
其次，於氧化物半導體層403d、導電層405d、及導電層406d之上形成絕緣層402d(詳圖14C)。
可藉由例如電漿增強CVD或濺鍍而形成絕緣層402d。當藉由例如濺鍍而形成絕緣層402d時，絕緣層402d中氫濃度可減少。
在本實施例中，做為絕緣層402d之範例的100-nm厚氧化矽層係藉由RF濺鍍於包含氧及氬之氣體中(氧相對於氬之流率為25 sccm：25 sccm=1：1)，在壓力為0.4 Pa及使用1.5 kW高頻電源之狀況下形成。
接著，於絕緣層402d之上形成第二導電膜。
第二導電膜可為例如諸如鉬、鈦、鉻、鉭、鎢、鋁、銅、釹、或鈧的金屬材料之膜；或包含任一該些材料做為主要成分之合金材料之膜。另一方面，第二導電膜可為可應用於第二導電膜之任一材料之膜的堆疊。
其次，以下列方式實施第三光刻程序：於第二導電膜之上形成第三抗蝕罩，使用第三抗蝕罩選擇性蝕刻第二導電膜而形成導電層401d，及移除第三抗蝕罩(詳圖14D)。
接著，可於惰性氣體或氧氣中執行第二熱處理(較佳地於200℃至400℃之範圍的溫度，例如250℃至350℃)。例如，於氮氣中以250℃執行第二熱處理達一小時。
在上述程序中，於氧化物半導體膜上執行第一熱處理，允許從氧化物半導體層刻意移除諸如氫、濕氣、烴基、或氫化物(亦稱為氫化合物)之雜質，及供應氧予氧化物半導體層。因而，氧化物半導體層被高度純化。此為圖10D中所示之電晶體的製造程序範例。
請注意，儘管圖10A及10D及圖11A中已顯示電晶體的製造方法範例，做為本實施例中電晶體的製造方法範例，但本實施例之電晶體的製造方法範例不侷限於此。例如，圖10A及10D及圖11A中所示之說明電晶體之製造方法的範例，可適當應用於圖10B及10C及圖11B至11D中所示之組件，若每一該些組件具有相同代號及與圖10A及10D及圖11A中所示之任一組件至少一相同功能。
如上述，本實施例之電晶體為具有氧化物半導體層做為通道形成層之電晶體。用於電晶體之氧化物半導體層藉由熱處理而高度純化，因而為i型或實質上i型氧化物半導體層。
此外，高度純化氧化物半導體層包括極少載子(接近零)，及載子濃度為低於1×1014 /cm3 ，較佳地為低於1×1012 /cm3 ，更佳地為低於1×1011 /cm3 。由於高度純化氧化物半導體層包括極少載子，本實施例之電晶體的關閉狀態電流可減少。關閉狀態電流愈少愈好。在本實施例之電晶體中，每微米通道寬度之關閉狀態電流可為10 aA(1×10-17 A)或更少，1 aA(1×10-18 A)或更少，10 zA(1×10-20 A)或更少，或1 zA(1×10-21 A)或更少。
本實施例之電晶體具有相對高場效移動性，因而可高速驅動。
當使用各具有複數閘極之本實施例的任一電晶體時，例如，做為實施例1之半導體電路中所包括之類比/數位轉換器電路的比較器電路中電晶體，或實施例3之顯示裝置(例如圖3中所示之電晶體1122)，可輕易地製造其閾值電壓可控制之電晶體，及控制因電晶體關閉之洩漏電流造成之比較器電路的輸出信號之電壓變化。
當使用本實施例之任一電晶體時，例如，做為實施例2之半導體電路中所包括的光電轉換電路中電晶體，或實施例3之顯示裝置(例如圖5中所示電晶體111b)，可控制因電晶體關閉之洩漏電流造成之電晶體與其他元件(例如圖5中所示之節點N21)之間連接點之電壓變化。
當本實施例之任一電晶體用於實施例1之半導體電路或實施例3之顯示裝置時，可以相同程序於相同基板上形成實施例1之半導體電路中所包括之光電轉換電路及類比/數位轉換器電路(至少比較器電路)或實施例3之顯示裝置。此使其可降低從光電轉換電路輸入類比/數位轉換器電路之信號中雜訊。
請注意，本實施例可適當與任一其他實施例組合或為其所替代。
(實施例5)
在本實施例中，將說明可應用於實施例1之半導體電路的複數電晶體範例。
將參照圖15說明可應用於實施例1之半導體電路的本實施例之複數電晶體的結構範例。圖15為截面示意圖，顯示本實施例之複數電晶體的結構範例。請注意，儘管圖15顯示結構範例其中具有單閘極之電晶體及具有二閘極之電晶體組合，該結構不侷限於此；所有電晶體均可具有複數閘極。
圖15中所示之結構包括複數電晶體，為包括具有單一閘極之電晶體601及具有二閘極之電晶體602的結構。
電晶體601係形成於基板600之上，且絕緣層603插入其間。
此外，電晶體601包括做為通道形成層之半導體層611、做為閘極絕緣層之絕緣層617，及做為閘極電極之導電層618。
半導體層6111係形成於基板600之上，且絕緣層603插入其間。絕緣層617係形成於半導體層611之上。導電層618係形成於半導體層611之上，且絕緣層617插入其間。
此外，半導體層611包括導電層618以下之通道形成區612、做為源極區及汲極區之一的雜質區613、及做為源極區及汲極區之另一的雜質區614。請注意，第一高電阻雜質區可形成於通道形成區612與雜質區613之間，及第二高電阻雜質區可形成於通道形成區612與雜質區614之間。第一高電阻雜質區及第二高電阻雜質區為其電阻高於雜質區613及雜質區614形成處之電阻的區域，例如，藉由添加提供n型或p型傳導性之雜質元素予部分半導體層611，使得第一高電阻雜質區及第二高電阻雜質區可更具有較雜質區613及雜質區614為低之雜質濃度。藉由配置第一高電阻區及第二高電阻區，施加於電晶體之源極與汲極之間的電場強度可減少。
電晶體602係形成於電晶體601之上層中，具絕緣層621、做為平坦化層之絕緣層622、及插入其間之絕緣層623。電晶體602可為例如具有複數閘極之實施例4的任一電晶體。在圖15中，已參照圖11A說明之電晶體顯示為電晶體602之範例。
做為電晶體602之源極電極及汲極電極之一的導電層626經由形成於絕緣層617、絕緣層621、絕緣層622及絕緣層623中之開口而接觸雜質區614。另一方面，導電層626可經由複數導電層而接觸雜質區614。
處於與做為電晶體602之源極電極及汲極電極之一的導電層626相同層中的導電層625，經由形成於絕緣層617、絕緣層621、絕緣層622及絕緣層623中之開口而接觸雜質區613。另一方面，導電層625可經由複數導電層而接觸雜質區613。
在電晶體602中，氧化物絕緣層627接觸做為通道形成層之氧化物半導體層的部分上表面(該上表面上未形成做為源極電極及汲極電極之導電層)。此外，保護絕緣層628係形成於氧化物絕緣層627之上。此外，與做為電晶體602之通道形成層的氧化物半導體層重疊之導電層629係形成於保護絕緣層628之上。
基板600可為例如玻璃基板、陶瓷基板、石英基板、塑料基板或矽基板。
絕緣層603可為例如氮化矽層、氧化矽層、氮氧化矽層、氧氮化矽層、氧化鋁層、或氧氮化鋁層。另一方面，絕緣層603可為例如下列各項的堆疊：可應用於絕緣層603之任一上述材料之層；包含例如氫之氧化矽層；包含氫之氮化矽層；包含氧及氫之氮化矽層；氧氮化矽層；或氮氧化矽層。包含例如氫之氧化矽較佳地為使用有機矽烷形成之氧化矽。使用有機矽烷形成之氧化矽膜可增加基板600與半導體層611之間的黏接強度。有機矽烷可為例如包含矽之化合物，諸如四乙氧基矽烷(TEOS，Si(OC2 H5 )4 )、四甲基矽烷(TMS，Si(CH3 )4 )、四甲基環狀四矽氧烷(TMCTS)、八甲基環狀四矽氧烷(OMCTS)、六甲基二矽氮烷(HMDS)、三乙氧基矽烷(SiH(OC2 H5 )3 )、或三(二甲氨基)矽烷(SiH(N(CH3 )2 )3 )。
半導體層611可為例如包含矽及鍺之一或二者之層。另一方面，半導體層611可為單晶半導體層、多晶半導體層、微晶半導體層、或非結晶半導體層。
當單晶半導體層用做半導體層611時，首先準備單晶半導體基板；接著，受損區形成於單晶半導體基板中。受損區係例如藉由離子輻射而形成。此外，具受損區之單晶半導體基板及基板600彼此黏接且絕緣層603插入其間，及部分單晶半導體基板沿受損區而與黏接之基板(單晶半導體基板及基板600)分離。在下一步驟，藉由蝕刻等選擇性移除基板600上之剩餘單晶半導體區。因而，可形成單晶半導體層。
每一雜質區613及雜質區614為包含提供n型或p型傳導性之雜質元素的區域，並例如藉由添加提供n型或p型傳導性之雜質元素而予形成。
絕緣層617可為例如氧化矽層、氮化矽層、氧氮化矽層、 氮氧化矽層、氧化鋁層、氮化鋁層、氧氮化鋁層、氮氧化鋁層、或氧化鉿層。另一方面，絕緣層617可為可應用於絕緣層617之任一材料的堆疊。可應用於絕緣層617之任一材料的層可藉由例如電漿增強CVD或濺鍍而予形成。例如，絕緣層617可以下列方式形成：藉由電漿增強CVD形成氮化矽層，及藉由電漿增強CVD而於氮化矽層之上形成氧化矽層。
導電層618可為例如諸如鉬、鈦、鉻、鉭、鎢、鋁、銅、釹、或鈧的金屬材料之層；或包含任一該些材料做為主要成分的合金材料之層。另一方面，導電層618可為可應用於導電層618之任一材料之層的堆疊。
絕緣層621可為例如氮化矽層、氧化矽層、氮氧化矽層、氧氮化矽層、氧化鋁層、或氧氮化鋁層。另一方面，絕緣層621可為可應用於絕緣層621之任一材料之層的堆疊。絕緣層621係例如藉由電漿增強CVD而予形成。
絕緣層622可為例如有機材料層或無機材料層。另一方面，絕緣層622可為可應用於絕緣層622之任一材料之層的堆疊。絕緣層622係例如藉由電漿增強CVD而予形成。
絕緣層623可為例如氮化矽層、氧化矽層、氮氧化矽層、氧氮化矽層、氧化鋁層、或氧氮化鋁層。另一方面，絕緣層623可為可應用於絕緣層623之任一材料之層的堆疊。絕緣層623係例如藉由電漿增強CVD而予形成。
每一導電層625及導電層626可為例如可應用於做為電晶體602之源極電極或汲極電極的導電層之任一材料之層。另一方面，每一導電層625及導電層626可為可應用於導電層625及導電層626之任一材料之層的堆疊。
如圖15中所示做為一範例，具有不同結構之複數電晶體可構成實施例1之半導體電路。因而，可依據電路之屬性而選擇及使用適當電晶體；例如，當需要具有低關閉狀態電流之電晶體時，該等電晶體可為具有氧化物半導體層之電晶體(例如電晶體602)，同時其他電晶體可為具有氧化物半導體層之電晶體或使用另一材料之電晶體(例如電晶體601)。
請注意，本實施例可適當與任一其他實施例組合或為其所替代。
(實施例6)
在本實施例中，將說明實施例3之顯示裝置的結構範例，該顯示裝置之像素部使用光檢測單元。
將參照圖16說明本實施例之顯示裝置的結構範例。圖16為截面示意圖，顯示本實施例之顯示裝置的結構範例。
圖16中所示之顯示裝置為於其像素部包括側面光二極體之顯示裝置。請注意，本實施例之顯示裝置不侷限於此，可為包括光二極體之顯示裝置，其係n型半導體層覆蓋i型半導體層再覆蓋p型半導體層之堆疊。
圖16中所示之顯示裝置包括藉由基板4001與基板4006之間的密封劑4005密封之區域中之像素部及驅動電路區。像素部包括光二極體4011、電晶體4012、及電晶體4013。驅動電路區包括電晶體4014。
像素部包括顯示電路及光感測器。像素部之結構可為例如實施例3之顯示裝置的結構。圖16顯示例如部分光感測器。
驅動電路區包括至少用於控制像素部中所包括之顯示電路的部分電路，及至少用於控制像素部中所包括之光感測器的部分電路。驅動電路區之結構可為例如實施例3之顯示電路控制器電路及光感測器控制器電路的結構。圖16顯示例如部分光感測器讀取電路。
另一方面，個別形成於基板之上的驅動電路可構成用於驅動電路區之部分驅動電路。此處，對於連接圖16中所示之顯示裝置至個別形成之驅動電路的方法並無特別限制：方法可為COG、引線接合、TAB等。
光二極體4011包括半導體層4061。半導體層4061包括p型雜質區4062、高電阻半導體區4063、及n型雜質區4064。光二極體4011係以例如與電晶體4013相同程序而予形成。半導體層4061可為可應用於電晶體4013之半導體層的材料之層。
電晶體4012可為例如實施例4之任一電晶體。在圖16中，已參照圖10D說明之電晶體顯示做為電晶體4012的範例。電晶體4012未侷限於此，可為具參照圖10A說明之結構的電晶體，藉此抑制光進入電晶體之氧化物半導體層。
做為電晶體4012之源極電極及汲極電極之一的導電層4053經由形成於絕緣層4021、絕緣層4022、及絕緣層4023中之開口而接觸光二極體4011之n型雜質區4064。另一方面，本實施例之顯示裝置可具有經由複數導電層而接觸n型雜質區4064之導電層4053。
導電層4065經由形成於絕緣層4021、絕緣層4022、及絕緣層4023中之開口而接觸光二極體4011之p型雜質區4062。另一方面，本實施例之顯示裝置可具有經由複數導電層而接觸p型雜質區4062之導電層4065。
電晶體4013可為例如具有已使用圖15中所示之電晶體601說明之結構的電晶體。在圖16中，具有已使用電晶體601說明之結構的電晶體顯示為電晶體4013的範例。
電晶體4014可為例如具有複數閘極之實施例4的任一電晶體。藉由使用具有複數閘極之電晶體，可形成例如實施例3之比較器219中所包括之電晶體220。圖16顯示具有已使用參照圖11D做為範例之電晶體4014說明的結構之電晶體。
圖16中所示之顯示裝置進一步包括平坦化層4025、做為像素電極之導電層4030、絕緣層4032、液晶層4008、絕緣層4033、做為間隔器之絕緣層4035、及做為相對電極之導電層4031。
平坦化層4025係形成於光二極體4011、電晶體4012、電晶體4013、及電晶體4014之上。導電層4030係形成於平坦化層4025之上。絕緣層4032係形成於平坦化層4025之上，且導電層4030插入其間。導電層4031接觸基板4006。絕緣層4033接觸導電層4031。絕緣層4035係形成於藉由密封劑4005圍住之區域中，並經由絕緣層4032及絕緣層4033而形成於導電層4030或平坦化層4025與導電層4031之間。液晶層4008係形成於藉由密封劑4005圍住之區域中，並經由絕緣層4032及絕緣層4033而形成於導電層4030或平坦化層4025與導電層4031之間。
液晶元件4017係使用導電層4030、導電層4031、及液晶層4008而予形成。
導電層4031電性連接形成於與電晶體4012等相同基板的共同電壓線。導電層4031使用至共同電壓線之連接點(亦稱為共同連接點)及經由置於基板對之間的導電粒子而電性連接共同電壓線。
絕緣層4035為藉由選擇性蝕刻絕緣膜而獲得之行間隔器，及經形成以控制導電層4030與導電層4031之間的距離(格間隙)。可使用球形間隔器做為絕緣層4035。
圖16中所示之顯示裝置經由各向異性導電層4019而電性連接形成於基板4001之導電層4016且絕緣層4020及絕緣層4021插入其間；接觸導電層4016之導電層4015；及軟性印刷電路(FPC)4018。導電層4015及導電層4016做為終端電極。
導電層4015係使用例如與導電層4030相同導電膜予以形成。導電層4016係使用例如與做為電晶體4014之源極電極或汲極電極的導電層相同導電膜予以形成。
每一基板4001及基板4006可為例如透光基板。透光基板可為例如玻璃基板、塑料基板等。塑料基板可為例如纖維增強塑料(FRP)板、聚氟乙烯(PVF)膜、聚酯膜、或丙烯酸樹脂膜。
平坦化層4025可為例如耐熱有機材料之層，諸如聚醯亞胺、丙烯酸樹脂、苯並環丁烯基樹脂、聚醯胺、或環氧樹脂。除了上述材料之層以外，平坦化層4025可為低介電常數材料(低k材料)、矽氧烷基樹脂、磷矽酸玻璃(PSG)、摻雜硼磷的矽玻璃(BPSG)等之層。另一方面，平坦化層4025可為可應用於平坦化層4025之任一材料之層的堆疊。
對於形成平坦化層4025之方法並無特別限制：平坦化層4025可依據材料，藉由下列方法而予形成，諸如濺鍍、SOG、旋塗、浸漬、噴塗、液低釋放法(例如噴墨法、網印或膠印)、使用刮膠刀之形成方法、使用擠膠滾筒之形成方法、使用簾式塗料器之形成方法、或使用刮刀塗布機之形成方法。
每一導電層4030及導電層4031可為例如透光導電材料之層。該等透光導電材料之範例為氧化銦錫、氧化銦中混合氧化鋅之金屬氧化物(稱為氧化銦鋅(IZO))、氧化銦中混合氧化矽(SiO2 )之導電材料、有機銦、有機錫、包含氧化鎢之氧化銦、包含氧化鎢之氧化銦鋅、包含氧化鈦之氧化銦、及包含氧化鈦之氧化銦錫。若本實施例之顯示裝置為反射型液晶顯示器，導電層4030及導電層4031之一可為例如諸如鎢、鉬、鋯、鉿、釩、鈮、鉭、鉻、鈷、鎳、鈦、鉑、鋁、銅、或銀的金屬之層；或任一該些金屬的合金之層。另一方面，每一導電層4030及導電層4031可為可應用於導電層4030及導電層4031之任一材料之層的堆疊。
另一方面，導電層4030及導電層4031可使用包含導電高分子(亦稱為導電聚合物)之導電成分予以形成。使用導電成分形成之導電層較佳地具有每平方10000歐姆或更低之片阻抗，及於550 nm波長下70%或更高之透光率。導電成分中所包含之導電高分子的電阻係數較佳地為0.1Ω-cm或更低。
導電高分子可為所謂π-電子共軛導電聚合物。π-電子共軛導電高分子之範例為聚苯胺；聚苯胺之衍生物；聚吡咯；聚吡咯之衍生物；聚噻吩；聚噻吩之衍生物；聚苯胺、聚吡咯、及聚噻吩之二或更多項之共聚物；及該等共聚物之衍生物。
密封劑4005可為包含導電粒子之絕緣層。
液晶元件4017可為例如TN液晶、OCB液晶、STN液晶、VA液晶、ECB液晶、GH液晶、聚合物分散液晶、或圓盤液晶。
用於液晶元件4017之顯示模式的範例為扭轉向列(TN)模式、平面方向切換(IPS)模式、垂直排列(VA)模式、軸對稱排列微型格(ASM)模式、光學補償雙折射(OCB)模式、鐵電液晶(FLC)模式、反鐵電液晶(AFLC)模式、多區域垂直排列(MVA)模式、圖像垂直調整(PVA)模式、及ASV。顯示模式不侷限於上述，可為邊緣場切換(FFS)模式等。
另一方面，液晶層4008可為例如展現藍相之液晶層，對此而言不需校準膜。藍相為液晶相位之一，其出現於膽固醇相位改變為各向同性相位之前不久，同時膽固醇液晶的溫度增加。由於藍相僅出現於窄的溫度範圍，包含5重量%或更多手性劑之液晶成分用做液晶材料以放寬溫度範圍。包含展現藍相之液晶及手性劑的液晶成分具有1毫秒或更少之短反應時間，及具有光學各向同性，此使得校準程序不需要，及視角相依性小。此外，由於不需配置校準膜及亦不需研磨處理，可避免藉由研磨處理造成之靜電放電損害，及可減少製造程序中顯示裝置之缺陷及損害。因而，顯示裝置之產量可增加。包括氧化物半導體層之電晶體尤其具有可能性，即電晶體之電氣特性可因靜電而顯著波動及偏離設計範圍。因此，藉由將顯示藍相之液晶材料用於包括具氧化物半導體層之電晶體的顯示裝置，因靜電造成之電氣特性的波動可減少。
在本實施例之顯示裝置中，極化板可配置於基板外側(以觀察者側)，用於顯示元件之著色層及電極層可相繼配置於基板內側；另一方面，極化板可配置於基板內側。極化板及著色層的堆疊結構可依據用於極化板及著色層的材料及製造程序之狀況而適當設定。此外，做為黑色矩陣之阻光層可配置於非顯示區之區域。
黑色矩陣(阻光層)；諸如極化構件、延滯構件、或防反射構件之光學構件(光學基板)等可適當配置於本實施例之顯示裝置。光學構件可為例如使用極化基板及延滯基板之圓偏振器。使用之光源可為背光等。
為改進顯示裝置之移動影像特性，可使用一種驅動技術其中複數LED(發光二極體)光源或複數EL光源用於形成成為背光之表面光源，且表面光源之每一光源係以脈衝方式於一訊框期間獨立驅動。表面光源可使用三或更多種LED或使用發射白光之LED而予形成。由於可獨立控制複數LED，LED之發光時序可與液晶層光學調變時序同步。在本驅動技術中，LED可部分關閉，使得尤其在顯示螢幕中黑色影像面積比例高之影像的狀況，可減少電力消耗。
由於電晶體溶液因靜電等破壞，較佳的是保護電路係形成於與像素部及驅動電路區相同基板之上。較佳地使用包括氧化物半導體層之非線性元件而形成保護電路。例如，保護電路係配置於像素部與掃描線輸入端子之間，及像素部與信號線輸入端子之間。在本實施例中，配置複數保護電路使得當因靜電等之浪湧電壓施加於掃描線、信號線、或電容器匯流排線時，像素等中電晶體可不被破壞。因此，形成保護電路使得當浪湧電壓施加於保護電路時，電荷可釋放至共同佈線。此外，保護電路包括置於平行於掃描線之非線性元件。非線性元件包括諸如二極體之二端子元件或諸如電晶體之三端子元件。例如，可經由與像素部中電晶體相同程序而形成非線性元件。例如，藉由連接閘極端子至非線性元件之汲極端子，可獲得類似於二極體之特性。
因而，可製造使用光檢測單元之本實施例的顯示裝置。藉由使用本實施例之顯示裝置的結構，像素部及光感測器讀取電路可於相同基板上形成，因而抑制雜訊對於光感測器讀取電路之影響。
請注意，本實施例可適當與任一其他實施例組合或為其所替代。
(實施例7)
在本實施例中，將說明各具有實施例3及6之顯示裝置的電子設備，該顯示裝置之像素部使用光檢測單元。
將參照圖17A至17F說明本實施例各電子設備的結構範例。圖17A至17F顯示本實施例之電子設備的結構範例。
圖17A中所示之電子設備為個人數位助理。圖17A中所示之個人數位助理包括至少顯示區1001。實施例3及6之顯示裝置係用於顯示區1001。當實施例3及6之顯示裝置用於顯示區1001時，配置使用觸控面板之操作單元1002至顯示區1001，使個人數位助理可用做行動電話。操作單元1002不一定配置於顯示區1001：圖17A中所示之電子設備可具有替代之操作按鈕。再者，圖17A中所示之個人數位助理可用做文字編輯器或便利的掃描器。
圖17B中所示之電子設備為例如具自動導航系統之資訊終端機。圖17B中所示之資訊終端機包括至少顯示區1101。圖17B中所示之資訊終端機亦可包括操作按鈕1102及外部輸入端子1103。車內溫度通常依據室外溫度而改變，有時超過50℃。然而，實施例3及6之顯示裝置較不受因溫度而特性變化之影響，因而在例如車內溫度大幅改變之環境下尤其有效。實施例3及6之顯示裝置用於顯示區1101。當實施例3及6之顯示裝置用於顯示區1101時，可藉由觸控或未觸控顯示區1101而操作資訊終端機，改進了資訊終端機的使用容易性。
圖17C中所示之電子設備為膝上型個人電腦。圖17C中所示之膝上型個人電腦包括外殼1201、顯示區1202、揚聲器1203、發光二極體(LED)燈1204、指向裝置1205、連接端子1206、及鍵盤1207。實施例3及6之顯示裝置用於顯示區1202。當實施例3及6之顯示裝置用於顯示區1202時，可以直接在顯示區1202上寫入文字的方式及配置用於替代鍵盤1207之輸入區予顯示區1202而執行輸入作業。
圖17D中所示之電子設備為可攜式遊戲機。圖17D中所示之可攜式遊戲機包括顯示區1301、顯示區1302、揚聲器1303、連接端子1304、LED燈1305、麥克風1306、記錄媒體讀取部1307、操作按鈕1308、及感測器1309。實施例3及6之顯示裝置用於顯示區1301及顯示區1302，或顯示區1301或顯示區1302。當實施例3及6之顯示裝置用於顯示區1301或顯示區1302時，可藉由觸控或未觸控顯示區1301或顯示區1302而操作可攜式遊戲機，改進了諸如手指或筆之輸入構件的使用容易性。
圖17E中所示之電子設備為電子書。圖17E中所示之電子書包括至少外殼1401、外殼1403、顯示區1405、顯示區1407、及鉸鏈1411。
外殼1401及外殼1403係藉由鉸鏈1411連接。圖17E中所示之電子書使用鉸鏈1411做為軸而可開啟或關閉。該等結構允許電子書閱讀器如指本書般操作。顯示區1405併入外殼1401，及顯示區1407併入外殼1403。顯示區1405及顯示區1407可顯示不同影像，即一影像例如可跨越顯示區1405及顯示區1407顯示。當顯示區1405及顯示區1407顯示不同影像時，正文可顯示於右側顯示區(圖17E中顯示區1405)，及圖像可顯示於左側顯示區(圖17E中顯示區1407)。
圖17E中所示之電子書亦包括外殼1401中操作單元。例如，圖17E中所示之電子書可包括電源按鈕1421、控制鍵1423、及揚聲器1425。當使用圖17E中所示之電子書時，藉由使用控制鍵1423可翻轉跨越複數頁之影像頁。在圖17E中所示之電子書中，顯示區1405及顯示區1407，或顯示區1405或顯示區1407可包括鍵盤、指向裝置等。外部連接端子(耳機端子、USB端子、可連接諸如AC適配器或USB纜線之各類纜線之端子等)、記錄媒體嵌入部等可配置於圖17E中所示之電子書之外殼1401及外殼1403的背面或側面。圖17E中所示之電子書可配置字典功能。
實施例3及6之顯示裝置可用於顯示區1405及顯示區1407，或顯示區1405或顯示區1407。當實施例3及6之顯示裝置用於顯示區1405或顯示區1407時，可藉由觸控或未觸控顯示區1405或顯示區1407而操作電子書，改進了諸如手指或筆之輸入構件的使用容易性。
圖17E中所示之電子書可藉由無線通訊而傳輸及接收資料。具有該等系統，電子書亦配置可從電子書伺服器採購及下載所欲書籍資料等之功能。
圖17F中所示之電子設備為顯示器。圖17F中所示顯示器包括外殼1501、顯示區1502、揚聲器1503、LED燈1504、操作按鈕1505、連接端子1506、感測器1507、麥克風1508、及支架1509。實施例3及6之顯示裝置係用於顯示區1502。當實施例3及6之顯示裝置用於顯示區1502時，可藉由觸控或未觸控顯示區1502而操作顯示器，改進了諸如手指或筆之輸入構件的使用容易性。
本實施例之電子書可具有包括太陽能電池之電源電路、用於從太陽能電池輸出之充電電壓的電力儲存裝置、及用於將保持於電力儲存裝置中之電壓轉換為各電路所需電壓的DC轉換器。因此，不需外部電源，且甚至在無外部電源的地方，電子書可長時間使用，改進了電子書的便利性。電力儲存裝置可為一或多項下列物件：鋰離子二次電池、鋰離子電容器、電氣雙層電容器、氧化還原電容器等。例如，鋰離子二次電池及鋰離子電容器的組合可為可高速充電及放電及長時間供應電力之電力儲存裝置。電力儲存裝置不侷限於鋰離子二次電池；電力儲存裝置可為以另一鹼金屬離子、鹼土金屬離子等做為移動離子之二次電池。電力儲存裝置亦不侷限於鋰離子電容器；電力儲存裝置可為以另一鹼金屬離子、鹼土金屬離子等做為移動離子之電容器。
如上述，可提供一種電子設備，藉由使用實施例3及6之顯示裝置於上述電子設備，可藉由觸控或未觸控顯示區而予操作。
請注意，本實施例可適當與任一其他實施例組合或為其所替代。
本申請案係依據2010年2月12日向日本專利處提出申請之序號2010-029010日本專利申請案，其整個內容係以提及方式併入本文。
100．．．顯示裝置
101．．．像素電路
102．．．顯示電路控制器電路
103．．．光感測器控制器電路
104．．．像素
105．．．顯示電路
106．．．光感測器
107、108．．．顯示電路驅動電路
109．．．光感測器讀取電路
110．．．光感測器驅動電路
111．．．光電轉換電路
111a．．．光電轉換元件
111b、111c、111d、201、205、206、207、217、220、601、602、1122、4012、4013、4014．．．電晶體
112、224．．．類比/數位轉換器電路
112a．．．比較器電路
112b．．．類比/數位轉換控制器電路
112c．．．數位/類比轉換器
121、122、123．．．期間
202．．．儲存電容器
203、4017．．．液晶元件
204、4011．．．光二極體
208、209、211、215．．．閘極線
210．．．光二極體重置線
212．．．視訊資料線
213．．．光感測器參考線
214．．．光感測器輸出線
216．．．預先充電電路
218．．．預先充電線
219．．．比較器
221、1121．．．電阻器
222．．．比較器輸出線
223．．．背閘線
301、302、303、304、305、306、307、308．．．信號
400a、400b、400c、400d、600、4001、4006．．．基板
401a、401b、401c、401d、405a、405b、405c、405d、406a、406b、406c、406d、431a、431b、431c、431d、618、625、626、629、4015、4016、4030、4031、4053、4065．．．導電層
402a、402b、402c、402d、427、447、603、617、621、622、623、4020、4021、4022、4023、4032、4033、4035．．．絕緣層
403a、403b、403c、403d．．．氧化物半導體層
407a、407c、627．．．氧化物絕緣層
409a、409b、409c、628．．．保護絕緣層
530．．．氧化物半導體膜
611、4061．．．半導體層
612．．．通道形成區
613、614．．．雜質區
1001、1101、1202、1301、1302、1405、1407、1502．．．顯示區
1002．．．操作單元
1102、1308、1505．．．操作按鈕
1103．．．外部輸入端子
1201、1401、1403、1501．．．外殼
1203、1303、1425、1503．．．揚聲器
1204、1305、1504．．．發光二極體(LED)燈
1205．．．指向裝置
1206、1304、1506．．．連接端子
1207．．．鍵盤
1306、1508．．．麥克風
1307．．．記錄媒體讀取部
1309、1507．．．感測器
1411．．．鉸鏈
1421．．．電源按鈕
1423．．．控制鍵
1509．．．支架
4005．．．密封劑
4008．．．液晶層
4018．．．軟性印刷電路(FPC)
4019．．．各向異性導電層
4025．．．平坦化層
4062．．．p型雜質區
4063．．．高電阻半導體區
4064．．．n型雜質區
圖1為方塊圖，顯示實施例1之半導體電路的組態範例。
圖2為電路圖，顯示圖1中所示之類比/數位轉換器電路的組態範例。
圖3為電路圖，顯示圖2中所示之比較器電路的電路組態範例。
圖4說明圖1中所示之類比/數位轉換器電路的作業範例。
圖5為電路圖，顯示實施例2之光電轉換電路的電路組態範例。
圖6說明圖5中所示之光電轉換電路的作業範例。
圖7為方塊圖，顯示實施例3之顯示裝置的結構範例。
圖8為電路圖，顯示圖7中所示之像素的電路組態範例。
圖9為時序圖，說明藉由圖8中所示之顯示裝置中光感測器執行之讀取作業。
圖10A至10D為截面示意圖，顯示實施例4之電晶體的結構範例。
圖11A至11D為截面示意圖，顯示實施例4之電晶體的結構範例。
圖12A至12C為截面示意圖，顯示實施例4之電晶體的製造方法範例。
圖13A至13C為截面示意圖，顯示實施例4之電晶體的製造方法範例。
圖14A至14D為截面圖，顯示實施例4之電晶體的製造方法範例。
圖15為截面示意圖，顯示實施例5之複數電晶體的結構範例。
圖16為截面圖，顯示實施例6之顯示裝置的結構範例。
圖17A至17F各顯示實施例7之電子設備的結構範例。
112a．．．比較器電路
112b．．．類比/數位轉換控制器電路
112c．．．數位/類比轉換器

Claims (22)

  1. 一種半導體裝置，包含：類比/數位轉換器電路，包含：比較器電路，包括具有第一閘極、第二閘極、及插入該第一閘極與該第二閘極之間之半導體層的電晶體；類比/數位轉換控制器電路；及數位/類比轉換器，其中該電晶體之源極及汲極之一電性連接該類比/數位轉換控制器電路之輸入端子，其中該類比/數位轉換控制器電路之第一端子電性連接該數位/類比轉換器之輸入端子，其中該數位/類比轉換器之輸出端子電性連接該電晶體之該第二閘極，及其中該電晶體之該第一閘極為該類比/數位轉換器電路之輸入端子。
  2. 如申請專利範圍第1項之半導體裝置，其中該半導體層為氧化物半導體層。
  3. 如申請專利範圍第2項之半導體裝置，其中該氧化物半導體層之載子濃度為少於1×1014 /cm3 。
  4. 如申請專利範圍第1項之半導體裝置，其中該類比/數位轉換控制器電路的第二端子為該類比/數位轉換器電路之輸出端子。
  5. 一種顯示裝置，包括申請專利範圍第1項之半導體裝置、像素電路、及用於控制該像素電路之驅動電路。
  6. 一種半導體裝置，包含：光電轉換電路；及類比/數位轉換器電路，包含：比較器電路，包括具有第一閘極、第二閘極、及插入該第一閘極與該第二閘極之間之半導體層的電晶體；類比/數位轉換控制器電路；及數位/類比轉換器，其中該電晶體之源極及汲極之一電性連接該類比/數位轉換控制器電路之輸入端子，其中該類比/數位轉換控制器電路之第一端子電性連接該數位/類比轉換器之輸入端子，其中該數位/類比轉換器之輸出端子電性連接該電晶體之該第二閘極，及其中該電晶體之該第一閘極電性連接該光電轉換電路。
  7. 如申請專利範圍第6項之半導體裝置，其中該半導體層為氧化物半導體層。
  8. 如申請專利範圍第7項之半導體裝置，其中該氧化物半導體層之載子濃度為少於1×1014 /cm3 。
  9. 如申請專利範圍第6項之半導體裝置，其中該類比/數位轉換控制器電路的第二端子為該類比/數位轉換器電路之輸出端子。
  10. 一種顯示裝置，包括申請專利範圍第6項之半導體裝置、像素電路、及用於控制該像素電路之驅動電路。
  11. 如申請專利範圍第10項之顯示裝置，其中該像素電路及該光電轉換電路包括於顯示部中。
  12. 一種半導體裝置，包含：類比/數位轉換器電路，包含：比較器電路，包括具有第一閘極、第二閘極、及插入該第一閘極與該第二閘極之間之半導體層的電晶體；類比/數位轉換控制器電路；及數位/類比轉換器，其中該比較器電路經組配以比較輸入該電晶體之該第一閘極的第一信號之電壓與該電晶體之閾值電壓，並將相應於比較結果之第二信號輸出至該類比/數位轉換控制器電路，其中該類比/數位轉換控制器電路經組配以將相應於該第二信號之第三信號輸出至該數位/類比轉換器，且其中該數位/類比轉換器經組配以將該第三信號轉換為類比信號，並將該類比信號輸出至該電晶體之該第二閘極，以便改變該電晶體之該閾值電壓。
  13. 如申請專利範圍第12項之半導體裝置，其中該半導體層為氧化物半導體層。
  14. 如申請專利範圍第13項之半導體裝置，其中該氧化物半導體層之載子濃度為少於1×1014 /cm3 。
  15. 如申請專利範圍第12項之半導體裝置，其中該類比/數位轉換控制器電路經組配以輸出具有相應於該第一信號之數位值的數位信號。
  16. 一種顯示裝置，包括申請專利範圍第12項之半導體裝置、像素電路、及用於控制該像素電路之驅動電路。
  17. 一種半導體裝置，包含：光電轉換電路；及類比/數位轉換器電路，包含：比較器電路，包括具有第一閘極、第二閘極、及插入該第一閘極與該第二閘極之間之半導體層的電晶體；類比/數位轉換控制器電路；及數位/類比轉換器，其中該光電轉換電路經組配以將第一信號輸出至該電晶體之該第一閘極，其中該比較器電路經組配以比較輸入該電晶體之該第一閘極的第一信號之電壓與該電晶體之閾值電壓，並將相應於比較結果之第二信號輸出至該類比/數位轉換控制器電路，其中該類比/數位轉換控制器電路經組配以將相應於該第二信號之第三信號輸出至該數位/類比轉換器，且其中該數位/類比轉換器經組配以將該第三信號轉換為類比信號，並將該類比信號輸出至該電晶體之該第二閘極，以便改變該電晶體之該閾值電壓。
  18. 如申請專利範圍第17項之半導體裝置，其中該半導體層為氧化物半導體層。
  19. 如申請專利範圍第18項之半導體裝置，其中該氧化物半導體層之載子濃度為少於1×1014 /cm3 。
  20. 如申請專利範圍第17項之半導體裝置，其中該類比/數位轉換控制器電路經組配以輸出具有相應於該第一信號之數位值的數位信號。
  21. 一種顯示裝置，包括申請專利範圍第17項之半導體裝置、像素電路、及用於控制該像素電路之驅動電路。
  22. 如申請專利範圍第21項之顯示裝置，其中該像素電路及該光電轉換電路包括於顯示部中。
TW100104279A 2010-02-12 2011-02-09 半導體裝置及包括半導體裝置之顯示裝置 TWI510081B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010029010 2010-02-12

Publications (2)

Publication Number Publication Date
TW201215122A TW201215122A (en) 2012-04-01
TWI510081B true TWI510081B (zh) 2015-11-21

Family

ID=44367650

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100104279A TWI510081B (zh) 2010-02-12 2011-02-09 半導體裝置及包括半導體裝置之顯示裝置

Country Status (5)

Country Link
US (1) US8610696B2 (zh)
JP (3) JP2011188477A (zh)
KR (1) KR101817054B1 (zh)
TW (1) TWI510081B (zh)
WO (1) WO2011099368A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI669815B (zh) * 2018-06-26 2019-08-21 智晶光電股份有限公司 柔性基板側向薄膜封裝

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4900200B2 (ja) 2007-11-15 2012-03-21 ソニー株式会社 固体撮像素子、およびカメラシステム
JP5100670B2 (ja) 2009-01-21 2012-12-19 株式会社半導体エネルギー研究所 タッチパネル、電子機器
US8803063B2 (en) * 2010-02-19 2014-08-12 Semiconductor Energy Laboratory Co., Ltd. Photodetector circuit
WO2012043971A2 (ko) * 2010-09-29 2012-04-05 포항공과대학교 산학협력단 롤 형상의 모기판을 이용한 플렉서블 전자소자의 제조방법, 플렉서블 전자소자 및 플렉서블 기판
US9024317B2 (en) 2010-12-24 2015-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor circuit, method for driving the same, storage device, register circuit, display device, and electronic device
US9935622B2 (en) 2011-04-28 2018-04-03 Semiconductor Energy Laboratory Co., Ltd. Comparator and semiconductor device including comparator
US8891285B2 (en) 2011-06-10 2014-11-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device
JP6116149B2 (ja) 2011-08-24 2017-04-19 株式会社半導体エネルギー研究所 半導体装置
US8698137B2 (en) 2011-09-14 2014-04-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN107068766B (zh) 2011-09-29 2020-12-29 株式会社半导体能源研究所 半导体装置
KR20130040706A (ko) * 2011-10-14 2013-04-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
DE112012004307B4 (de) * 2011-10-14 2017-04-13 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
KR20130046357A (ko) * 2011-10-27 2013-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5910294B2 (ja) * 2012-05-10 2016-04-27 富士通株式会社 電子装置及び積層構造体の製造方法
JP2014045175A (ja) 2012-08-02 2014-03-13 Semiconductor Energy Lab Co Ltd 半導体装置
CN103716028A (zh) * 2012-09-28 2014-04-09 中国航空工业集团公司第六三一研究所 开关切换调试/非调试模式和上下电状态的电路及方法
US9818765B2 (en) 2013-08-26 2017-11-14 Apple Inc. Displays with silicon and semiconducting oxide thin-film transistors
US9412799B2 (en) 2013-08-26 2016-08-09 Apple Inc. Display driver circuitry for liquid crystal displays with semiconducting-oxide thin-film transistors
JP2015188062A (ja) * 2014-02-07 2015-10-29 株式会社半導体エネルギー研究所 半導体装置
JP6171997B2 (ja) * 2014-03-14 2017-08-02 ソニー株式会社 固体撮像素子およびその駆動方法、並びに電子機器
TWI505158B (zh) * 2014-04-01 2015-10-21 Au Optronics Corp 觸控偵測電路
JP6603657B2 (ja) 2014-06-09 2019-11-06 株式会社半導体エネルギー研究所 撮像装置
US9881954B2 (en) 2014-06-11 2018-01-30 Semiconductor Energy Laboratory Co., Ltd. Imaging device
TWI700823B (zh) 2014-06-27 2020-08-01 日商半導體能源研究所股份有限公司 攝像裝置及電子裝置
US9543370B2 (en) 2014-09-24 2017-01-10 Apple Inc. Silicon and semiconducting oxide thin-film transistor displays
KR20160144314A (ko) 2015-06-08 2016-12-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치 및 그 동작 방법, 및 전자 기기
US10163948B2 (en) 2015-07-23 2018-12-25 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device
JP6814429B2 (ja) * 2015-08-10 2021-01-20 天馬微電子有限公司 光センサ素子及び光電変換装置
CN105224138B (zh) * 2015-10-22 2019-04-19 京东方科技集团股份有限公司 悬浮触控显示装置
US9818344B2 (en) 2015-12-04 2017-11-14 Apple Inc. Display with light-emitting diodes
US10347681B2 (en) 2016-02-19 2019-07-09 Semiconductor Energy Laboratory Co., Ltd. Imaging device
US10305460B2 (en) 2016-02-23 2019-05-28 Semiconductor Energy Laboratory Co., Ltd. Data comparison circuit and semiconductor device
JP6906978B2 (ja) 2016-02-25 2021-07-21 株式会社半導体エネルギー研究所 半導体装置、半導体ウェハ、および電子機器
US10014325B2 (en) * 2016-03-10 2018-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
KR20170124068A (ko) 2016-05-01 2017-11-09 (주)이노프레소 복합 휴먼 인터페이스가 구비된 전자기기
CN109683722B (zh) 2016-06-23 2022-03-11 株式会社音乐派索 具有多功能人机接口的电子设备
KR20180055701A (ko) 2016-11-17 2018-05-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR20180066948A (ko) * 2016-12-09 2018-06-20 삼성디스플레이 주식회사 유기 발광 표시 장치
JP2019033414A (ja) * 2017-08-09 2019-02-28 富士電機株式会社 差動回路およびｏｐアンプ
KR20190098687A (ko) 2018-02-12 2019-08-22 삼성디스플레이 주식회사 유기 발광 표시 장치
WO2020042187A1 (zh) 2018-08-31 2020-03-05 深圳市汇顶科技股份有限公司 逆流开关
WO2020089725A1 (ja) * 2018-11-02 2020-05-07 株式会社半導体エネルギー研究所 電源回路、および当該電源回路を備えた半導体装置
TWI739431B (zh) * 2019-12-09 2021-09-11 大陸商廣州印芯半導體技術有限公司 資料傳輸系統及其資料傳輸方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070001942A1 (en) * 2003-05-15 2007-01-04 Koninklijke Philips Electronics N.V. Display screen comprising a plurality of cells
TWI283517B (en) * 2003-09-30 2007-07-01 Rohm Co Ltd D/A converter circuit, organic EL drive circuit and organic EL display device
TWI289671B (en) * 2001-10-09 2007-11-11 Advantest Corp Data transmittal device, optical electric transform circuit, and testing device
US20070284509A1 (en) * 2006-05-17 2007-12-13 Epson Imaging Devices Corporation Electronic circuit, electro-optical device, and electronic apparatus including the same

Family Cites Families (108)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5923625A (ja) * 1982-07-30 1984-02-07 Citizen Watch Co Ltd 信号処理回路
JPH0339930U (zh) * 1989-08-29 1991-04-17
EP0820644B1 (en) * 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) * 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) * 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP2000209089A (ja) 1999-01-14 2000-07-28 Nec Corp Ａ／ｄコンバ―タテスト方式および方法
TW460731B (en) * 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4112184B2 (ja) 2000-01-31 2008-07-02 株式会社半導体エネルギー研究所 エリアセンサ及び表示装置
US6747638B2 (en) * 2000-01-31 2004-06-08 Semiconductor Energy Laboratory Co., Ltd. Adhesion type area sensor and display device having adhesion type area sensor
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) * 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP2002290980A (ja) * 2001-03-27 2002-10-04 Minolta Co Ltd Ａ／ｄ変換器及びこのａ／ｄ変換器を備えた撮像装置
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
EP1443130B1 (en) * 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) * 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) * 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) * 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) * 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
CN102856390B (zh) * 2004-03-12 2015-11-25 独立行政法人科学技术振兴机构 包含薄膜晶体管的lcd或有机el显示器的转换组件
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) * 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
JP4419681B2 (ja) * 2004-05-19 2010-02-24 ソニー株式会社 固体撮像装置
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
EP1810335B1 (en) * 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7868326B2 (en) * 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
EP2453480A2 (en) * 2004-11-10 2012-05-16 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7608531B2 (en) * 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI562380B (en) * 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) * 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) * 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) * 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP4690105B2 (ja) * 2005-04-26 2011-06-01 パナソニック株式会社 逐次比較型ａ／ｄコンバータ
JP2006344849A (ja) * 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) * 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) * 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) * 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4560502B2 (ja) 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
EP3614442A3 (en) * 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101667544B (zh) * 2005-11-15 2012-09-05 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) * 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) * 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP2008054256A (ja) * 2006-08-28 2008-03-06 Sanyo Electric Co Ltd アナログデジタル変換器およびそれを用いた撮像回路
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP4917877B2 (ja) * 2006-12-25 2012-04-18 株式会社リコー Ａｄ変換器
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
JP2008193210A (ja) * 2007-02-01 2008-08-21 Niigata Seimitsu Kk アナログ−デジタル変換器
KR100851215B1 (ko) * 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
WO2008123119A1 (en) * 2007-03-26 2008-10-16 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and electronic device provided with the photoelectric conversion device
US7795613B2 (en) * 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) * 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) * 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) * 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) * 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8202365B2 (en) * 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
KR100957948B1 (ko) * 2008-02-19 2010-05-13 삼성모바일디스플레이주식회사 광센서 및 그를 이용한 평판표시장치
JP2010004025A (ja) * 2008-05-21 2010-01-07 Semiconductor Energy Lab Co Ltd 光電変換装置、及び当該光電変換装置の駆動方法、並びに当該光電変換装置を具備する電子機器
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
TWI585955B (zh) * 2008-11-28 2017-06-01 半導體能源研究所股份有限公司 光感測器及顯示裝置
KR101803254B1 (ko) * 2009-11-27 2017-11-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI289671B (en) * 2001-10-09 2007-11-11 Advantest Corp Data transmittal device, optical electric transform circuit, and testing device
US20070001942A1 (en) * 2003-05-15 2007-01-04 Koninklijke Philips Electronics N.V. Display screen comprising a plurality of cells
TWI283517B (en) * 2003-09-30 2007-07-01 Rohm Co Ltd D/A converter circuit, organic EL drive circuit and organic EL display device
US20070284509A1 (en) * 2006-05-17 2007-12-13 Epson Imaging Devices Corporation Electronic circuit, electro-optical device, and electronic apparatus including the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI669815B (zh) * 2018-06-26 2019-08-21 智晶光電股份有限公司 柔性基板側向薄膜封裝

Also Published As

Publication number Publication date
TW201215122A (en) 2012-04-01
JP2016178657A (ja) 2016-10-06
KR20130036195A (ko) 2013-04-11
US8610696B2 (en) 2013-12-17
WO2011099368A1 (en) 2011-08-18
JP6173375B2 (ja) 2017-08-02
US20110199351A1 (en) 2011-08-18
JP2015122807A (ja) 2015-07-02
KR101817054B1 (ko) 2018-01-11
JP2011188477A (ja) 2011-09-22
JP6449809B2 (ja) 2019-01-09

Similar Documents

Publication Publication Date Title
TWI510081B (zh) 半導體裝置及包括半導體裝置之顯示裝置
JP6861253B2 (ja) 液晶表示装置
JP6982043B2 (ja) 半導体装置の作製方法
JP6846549B2 (ja) 半導体装置の作製方法
JP5677671B2 (ja) 表示装置及びその駆動方法
JP2021007151A (ja) 液晶表示装置
JP6009030B2 (ja) 半導体装置
US9846515B2 (en) Photodetector and display device with light guide configured to face photodetector circuit and reflect light from a source
JP5766982B2 (ja) 入出力装置
KR20130014562A (ko) 반도체 장치
JP5781339B2 (ja) 入出力装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees