以下、本発明の好適な実施形態につき説明する。
<前提となる第1の構成パターン>
第1の構成パターンは、AD変換器の電源投入直後にAD変換器の理想基準レベルに近い閾値電圧を持つ電圧比較器(CMOSインバータ)を選択(割り当て)してAD変換を行い、さらに動作時にも一定時間が経過する前もしくはデバイス温度変化が一定値より大きくなる前に再度AD変換器の理想基準レベルに近い閾値電圧を持つ電圧比較器を再選択してAD変換を行うことにより、使用する電圧比較器を温度変化に追従して変えていくものである。
図14〜図16は第1の構成パターンにかかるAD変換器および調整用周辺機能部の構成例を示す図である。
図14において、AD変換器100はアナログ信号ADINを入力し、AD変換したデジタルデータ信号ADOUTを出力する。また、CPU等からなる上位のコントロール部200が設けられ、AD変換器100を調整モードにする選択信号、AD変換器100内部の電圧比較器の出力を監視するモニタ出力信号、モニタ結果に応じて電圧比較器を選択等するレジスタ設定用信号をAD変換器100との間でやりとりする。
図15は一定時間の経過前に電圧比較器の再選択をするためのタイマー300を明示したものであり、コントロール部200との間でタイマー設定用信号およびタイマー割り込み信号をやりとりする。
図16はデバイス温度変化が一定値より大きくなる前に電圧比較器の再選択をするためにAD変換器100のデバイス温度を検出するデバイス温度検出部400を更に明示したものであり、デバイス温度検出部400はコントロール部200に対してデバイス温度検出信号を送出する。デバイス温度検出部400としては、温度計をデバイス近傍に設置してもよいし、デバイス内に温度検出のための素子を形成してもよい。
図17はAD変換器100の構成例を示す図である。図17において、AD変換器100は、調整用の基準信号を出力するDAコンバータ等から構成される基準信号発生部110と、アナログ信号ADINと基準信号発生部110の出力信号のうち一方を選択して出力するセレクタ120と、このセレクタ120を通過した信号を入力するCMOSインバータによる複数の電圧比較器から構成される電圧比較器列130とを備えている。また、AD変換器100は、電圧比較器列130の出力(比較結果)からバイナリのデジタルデータを生成してデジタルデータ信号ADOUTを出力するエンコーダブロック140と、エンコーダブロック140において使用する電圧比較器列130の電圧比較器を設定するレジスタ150と、調整モードにおいて電圧比較器列130の各電圧比較器の出力を監視するモニタ160とを備えている。
図18は電圧比較器列130の構成例を示す図であり、CMOSインバータによる電圧比較器inv1〜invNから構成されており、入力信号SIG1のレベルが閾値電圧より小さい場合はハイレベルを、大きいときはローレベルを出力する。ここで、電圧比較器inv1〜invNの数N(自然数)はAD変換の分解能を十分に越える数とされている。また、電圧比較器inv1〜invNは閾値電圧が異なっており、ここでは説明上、inv1が最も小さい閾値電圧を持ち、inv2、inv3と閾値電圧が上がっていき、invNが最大の閾値電圧を持つものとする。電圧比較器inv1〜invNの閾値電圧は例えばCMOSインバータを構成するpチャネルMOSFETとnチャネルMOSFETの電流駆動能力の比を変化させることにより異なる閾値電圧に設定することが可能である。なお、図18において電圧比較器列130としてCMOSインバータで構成される例としたが、それに限らない。また、CMOSインバータとは異なる極性を出力するデバイスであってもよい。その場合はエンコーダブロック140の極性を変更することにより同様の動作を行うことが可能となる。また、閾値電圧の大きさはinv1→invNの順に大きくなるとしたが、そうでなくても問題ない。
本構成パターンにおけるAD変換器に用いられる電圧比較器は、製造工程で発生し得るトランジスタのばらつきデータを用いて設計される。具体的な設計手法は以下のとおりである。
電圧比較器の閾値電圧は図19(a)に示すように、ある発生確率で分布する。一般にこの分布はガウス分布となる。図19(b)に示すように、ある発生確立P以上の閾値電圧をその電圧比較器の取り得る閾値電圧ばらつきSとする。
本構成パターンの電圧比較器列は隣り合う電圧比較器の閾値電圧の設計値がS以上となるように設計される。従って、図19(c)に示すようにAD変換器の1LSBがS以上となるように設計される。
このようにすることにより、AD変換器の分解能に対応した電圧比較器が少なくとも1個以上存在するように電圧比較器の閾値電圧を設定することができる。
この電圧比較器の閾値電圧設定方法は本構成パターンの限りではなく、他の構成パターンにおけるAD変換器の電圧比較器の閾値電圧にも適用される。
図20はエンコーダブロック140の構成例を示す図であり、電圧比較器列130のN本の出力の中から、レジスタ150の内容に従ってM−1本(MはNより小さい自然数)のデジタル信号を出力するセレクタ141と、セレクタ141から出力されたM−1本のデジタル信号の極性を反転して出力するインバータ142と、入力されるデータに従いAD変換データを出力するエンコーダ143とを備えている。なお、インバータ142をなくして、エンコーダ143の論理を極性が逆になるように変更してもよいが、ここでは説明のしやすさのためにインバータ142を挿入してある。
ここで、レジスタ150には例えば図21のようなフォーマットでデータが設定してあり、例えば、b1〜b(M−1)を選択される1〜Mビットとして、
b1に対応するコンパレータ番号 =4
b2に対応するコンパレータ番号 =5
b3に対応するコンパレータ番号 =7
・・・
b(M−1)に対応するコンパレータ番号=14
と設定されている場合には、セレクタ141からは
b[M−1:1] = [inv14,・・,inv7,inv5,inv4]
が選択されて出力される。
図22はエンコーダブロック140の入出力の例を示す図であり、3bit−AD変換器(M=8)の場合の例である。
このように、エンコーダブロック140は電圧比較器列130からのN本の入力信号(inv[N:1])とレジスタ150からのデータを入力し、AD変換データ(ADOUT)を出力する。
本構成パターンでは電圧比較を行うデバイスとしてCMOSインバータを使用している。CMOSインバータでは出力が反転するとき以外に貫通電流が流れないため、インバータチョッパAD変換器などのAD変換器に比べて著しく消費電力を抑制できる。また、電圧比較器にCMOSインバータを用いているため、AD変換動作の利得が大きく、高速動作が可能である。従って、高速、低消費電力動作を同時に実現することが可能である。
一方、CMOSインバータの閾値電圧はプロセスばらつき、温度特性、電源電圧変動などの影響を受けてばらつくため、ばらつきを抑制するために調整を行うことが必要となる。
この閾値電圧ばらつきの影響を取り除くために、本構成パターンでは電源投入時に電圧比較器inv1〜invNの閾値電圧の測定を行ない、基準レベルに最も近い閾値電圧を持つ電圧比較器を割り当て、その割り当て結果をレジスタ150に記録し、割り当てられた電圧比較器の出力を用いたエンコードをエンコーダブロック140で行うことによりAD変換を行う。
さらに温度変動を原因とする閾値電圧変動に追従するために、一定時間が経過する前もしくはデバイス温度変化が一定値より大きくなる前に、電源投入直後と同等の選択、すなわち電圧比較器の閾値電圧の測定とAD変換器の基準レベルへ最も近い閾値電圧を持つ電圧比較器を再度割り当てる。以後同様に本調整動作を行うことにより温度変動による閾値電圧変動を補正する。
図23は電圧比較器inv1〜invNの閾値電圧の測定の処理例を示すフローチャートである。この制御動作はコントロール部200(図14〜図16)により行われる。
図23において、処理を開始すると(ステップS101)、選択信号によりセレクタ120が基準信号発生部110側を選択する調整モードに設定する(ステップS102)。
次いで、基準信号発生部110から出力する信号レベルを示す変数lv_nとモニタを行う電圧比較器(コンパレータ)の番号を示す変数mon_nを初期化する(ステップS103)。なお、lv_nは大きくなるほど基準信号発生部110から出力される信号の電圧レベルは高くなるものとする。また、mon_n=1の時は電圧比較器inv1の出力をモニタすることを示すものとする。
次いで、基準信号発生部110から出力する信号レベルを変数lv_nが示す値に更新する(ステップS104)。
そして、mon_n番目の電圧比較器の出力が変化しているか否か、すなわち、0(Lowレベル)であるか否かチェックする(ステップS105)。このフローチャートでは基準信号発生部110から出力する信号のレベルは低いレベルから高いレベルへ上げられる。このため、はじめすべての電圧比較器の出力は1となっており、入力信号レベルが閾値電圧を超えると0となる。このため電圧比較器の出力が0になったことにより閾値電圧を検出することが可能となる。ただし、基準信号発生部110が出力する信号レベルの更新ステップ分は閾値電圧の測定誤差となるため、基準信号発生部110の更新ステップはAD変換器で許容される誤差もしくはそれより小さい値としておく必要がある。また、電圧比較器の番号が低いほど低い閾値電圧を持つものとしている。
電圧比較器の出力が1(Highレベル)である場合(ステップS105のNo)、出力が1のままであったということは現在のlv_nは電圧比較器の閾値電圧より低かったということになるため、基準信号発生部110の信号レベルを1つ上げて電圧比較器の出力チェックを行うためにlv_nを1つ増やし(ステップS106)、基準レベルの更新(ステップS104)に戻る。
電圧比較器の出力が0(Lowレベル)である場合(ステップS105のYes)、この状態でlv_nの基準信号レベルはmon_n番目の電圧比較器の閾値電圧であることを示しているため、mon_n番目の電圧比較器の閾値電圧をlv_nと設定する(ステップS107)。
次いで、次の電圧比較器の出力をチェックするためにmon_nを1つ増やす(ステップS108)。
次いで、mon_nが範囲内かどうか確認し(ステップS109)、範囲内であれば(ステップS109のYes)、出力のチェック(ステップS105)に戻り、範囲外であれば(ステップS109のNo)、すべての電圧比較器の測定が終了したことになるため、処理を終了する(ステップS110)。
以上の処理ですべての電圧比較器の閾値電圧を測定でき、その結果がメモリ(図示せず)上に記録されている状態となっている。
図24はAD変換に必要となる複数の基準レベルへの電圧比較器inv1〜invNの割り当ての処理例を示すフローチャートである。
図24において、処理を開始すると(ステップS121)、各変数j、k、err_flagに初期値を与える(ステップS122)。ここで、jはAD変換器の基準レベルの番号を示し、kは割り当てが行われる可能性のある電圧比較器のうち一番小さい番号を示し、err_flagは0のときエラーが起こらなかったことを示し、1のときエラーが起こったことを示す。
次いで、評価を行う電圧比較器を示す変数iにkを設定する(ステップS123)。
そして、i番目の電圧比較器の閾値電圧th(i)(測定により求められた値)がj番目の基準レベルref(j)(AD変換の分解能により予め定められた値)より大きいかどうかチェックを行う(ステップS124)。
th(i)がref(j)より大きくない場合(ステップS124のNo)は、電圧比較器の番号iがN(電圧比較器の個数)より小さいかどうかをチェックし(ステップS125)、iがNより小さい場合(ステップS125のYes)、次の電圧比較器の評価を行うためiを1つ増やし(ステップS126)、th(i)とref(j)の比較(ステップS124)に戻る。
th(i)がref(j)より大きい場合(ステップS124のYes)は、iとkが等しいか否か判断し(ステップS127)、iがkと等しい場合(ステップS127のYes)は、j番目の基準レベルへi番目の電圧比較器を割り当ててk=k+1とする(ステップS130)。割り当てはレジスタ150に記憶することで行う。
iがkと等しくない場合(ステップS127のNo)は、i番目とi−1番目の電圧比較器のうちどちらの閾値電圧がAD変換器の基準レベルref(j)に近い値であるか比較を行うために、i番目の電圧比較器の閾値電圧とj番目の基準レベルの差diff1、およびj番目の基準レベルとi−1番目の電圧比較器の閾値電圧の差diff2の計算を行う(ステップS128)。
そして、diff1とdiff2の比較を行い(ステップS129)、diff1が小さい場合(ステップS129のYes)は、j番目の基準レベルへi番目の電圧比較器を割り当ててk=k+1とする(ステップS130)。
diff1がdiff2より小さくない場合(ステップS129のNo)は、j番目の基準レベルにi−1番目の電圧比較器を割り当て、kにiを代入する(ステップS131)。
次いで、jを1つ増やし(ステップS132)、jがM(基準レベルの数)より大きいか否か判断する(ステップS133)。
jがMより大きくない場合(ステップS133のNo)は、iへのkの設定(ステップS123)に戻って基準レベルの割り当てを続け、jがMより大きい場合(ステップS133のYes)はすべての基準レベルの割り当てを終了したものとして処理を終了する(ステップS137)。
一方、iがNより小さくない場合(ステップS125のNo)、jがMより小さいかどうかチェックし(ステップS134)、小さい場合(ステップS134のYes)は次の基準レベルを割り当てる電圧比較器がないものとしてエラーフラグをセットし(ステップS135)、処理を終了する(ステップS137)。
jがMより小さくない場合(ステップS134のNo)は、j番目の基準レベルにi番目の電圧比較器を割り当てる(ステップS136)。この場合、j=M,i=Nとなっているため、最大の基準レベルに最大の閾値電圧を持つ電圧比較器を割り当てることになり、処理を終了する(ステップS137)。
以上の動作によりすべてのAD変換の基準レベルに対して最も近い閾値電圧をもつ電圧比較器が適切に割り当てられることになる。この時点で各ばらつきの影響を抑制したAD変換を行うことができる。
しかしながら、このまま動作を続けた場合、AD変換器の動作中に時間の経過とともにAD変換器を含むデバイスの動作による発熱や周囲温度の変化により、デバイスの温度に変化が生じ、それが原因となって電圧比較器の閾値電圧が変化し、AD変換の非直線性誤差が大きくなってしまう。これを防止するため、一定時間が経過する前もしくはデバイス温度変化が一定値より大きくなる前に、図23に示した閾値電圧の測定と図24に示した電圧比較器の割り当てを再度行うことにより、温度変化により生じる誤差を調整することが可能である。
図15においては、コントロール部200はタイマー300に一定時間が経過する毎にタイマー割り込み信号を出力するように設定しておき、タイマー割り込み信号が出力される毎にAD変換器100の再調整を行う。
図25は一定の時間間隔で選択を行う場合の時間の使用例を示す図である。ここでは時間T1を一定としているが、必ずしも一定である必要はなく、温度変化による閾値電圧のずれ(誤差)が無視できる時間間隔であればよい。
図16においては、コントロール部200では一定時間毎にデバイス温度検出部400の出力を監視し、デバイスの温度変化があらかじめ決められた値以上あるいは以下になった時にAD変換器100の再調整を行う。
以上のように電圧比較器の閾値電圧を測定し、その測定結果に基づいてAD変換器の基準レベルに対応する電圧比較器の割り当てを行うことにより、各種デバイスばらつきを補正することが可能であり、電圧比較器の閾値電圧がばらついた場合であっても精度のよいAD変換を行うことが可能である。その結果、変換精度を達成し、かつ、高速、低消費電力を実現することが可能となる。
<前提となる第2の構成パターン>
第2の構成パターンは、特に電圧比較器の選択は行わず、CMOSインバータからなる複数の電圧比較器のnチャネルMOSFETとpチャネルMOSFETの電流駆動力の比率を変えて閾値電圧を所定値に調整するようにしたものである。
図26は第2の構成パターンにかかるAD変換器の構成例を示す図である。図26においては、第1の構成パターンの図17と比べ、電圧比較器列130内の個々の電圧比較器の閾値電圧を設定する制御信号を発生する閾値電圧制御信号発生部171と、閾値電圧制御信号発生部171での設定内容を保持するレジスタ172とが新たに設けられている点が異なる。また、エンコーダブロック140において特に電圧比較器の選択は行わないため、レジスタ150は省略されている。調整用周辺機能部の構成は図14〜図16と同様である。
図27は電圧比較器列の構成例を示す図であり、CMOSインバータによる電圧比較器inv1〜invNから構成されており、閾値電圧制御信号は各CMOSインバータに接続されており、閾値電圧制御信号により各電圧比較器の閾値電圧を独立に制御可能になっている。
図28は電圧比較器列130を構成する個々の電圧比較器の構成例を示す図であり、電圧比較器はm(mは2以上の整数)個のCMOSインバータが並列に接続されている。各CMOSインバータのNMOSとPMOSへのゲート端子と電圧比較器の入力端子の間に選択スイッチが備えられている。選択スイッチは全てが独立で、任意の個数のNMOS、PMOSを選択できる。その結果、任意の個数のNMOSとPMOSを組み合わせたCMOSインバータを構成することができる。
図28において、電圧比較器を構成するNMOS、PMOSのチャネル長、チャネル幅が等しい場合、図29に示すようにNMOSを1個選択し、PMOSをm個選択すると、電圧比較器を構成するCMOSインバータのNMOSとPMOSのチャネル幅の比(WN/WP)は1/mとなる。同様にNMOSを2個選択し、PMOSをm個選択すればWN/WPは2/mとなる。このように選択スイッチを切り替えることで電圧比較器を構成するCMOSインバータのチャネル幅の比率を変えることができる。CMOSインバータの閾値電圧は前述した式(5)で表されるので、本構成パターンでは、NMOSとPMOSのチャネル幅の比率をスイッチで切り替えることで、閾値電圧を電気的にプログラムすることができる。
本構成パターンは第1の構成パターンと同様に、AD変換動作を行う前およびAD変換動作中に閾値電圧の調整(キャリブレーション)を行う。
図30は電圧比較器の閾値電圧の調整の処理例を示すフローチャートである。なお、電圧比較器の閾値電圧が最も高く調整される設定条件をctl(1)とし、以後順にctl(2),ctl(3),・・・,ctl(L)の順に小さくなるものとする。
図30において、処理を開始すると(ステップS201)、選択信号によりセレクタ120が基準信号発生部110側を選択する調整モードに設定し、基準信号発生部110からの出力レベルがj番目のリファレンスレベルとなるように設定を行う(ステップS202)。
次いで、iを閾値電圧調整の閾値電圧調整レベルに対応した変数として、閾値電圧を調整範囲内の最も高い調整値とする設定とし、調整が正常に終了したかエラー終了したかを示すフラグ(err_flag)をクリアしておく(ステップS203)。ここではi=1の時が一番高い閾値電圧となる設定であり、以下jが増えるに従い電圧比較器の閾値電圧は下がっていくとする。
次いで、j番目のAD基準レベルに割り当てられた電圧比較器の閾値電圧調整c_adjをi番目に高い調整値ctl(i)となる設定にする(ステップS204)。
そして、j番目のAD基準レベルに割り当てられた電圧比較器の出力をチェックする(ステップS205)。閾値電圧の高い設定からチェックしていくため、通常、はじめの設定では電圧比較器の入力信号は閾値電圧より低いレベルとなっている。そのときの電圧比較器の出力は1(Highレベル)となっている。
現在の閾値電圧調整の設定値で電圧比較器の出力が1(Highレベル)である場合(ステップS205のNo)、閾値電圧を下げるためにiを1つ増やし(ステップS206)、iが調整範囲内かどうかチェックし(ステップS207)、調整範囲内である場合(ステップS207のYes)は閾値電圧の調整を続けるために調整値ctl(i)の設定(ステップS204)に戻り、調整範囲外となっている場合(ステップS207のNo)は調整不能であるためエラーフラグを設定し(ステップS208)、処理を終了する(ステップS209)。
徐々に閾値電圧を下げていき入力レベルがi番目のAD基準レベルに割り当てられた電圧比較器の閾値電圧より大きくなると、電圧比較器の出力が0(Lowレベル)となり、その瞬間が閾値電圧が入力レベルに最も近い設定であることがわかる。従って、電圧比較器の出力が0(Lowレベル)である場合(ステップS205のYes)は、この状態で調整が終了のため、処理を終了する(ステップS209)。
上記の処理を各基準レベルにつき逐次電圧比較器列130の電圧比較器について行い、決定した設定条件をレジスタ172に保持することで、閾値電圧制御信号発生部171を介して電圧比較器列130内の各電圧比較器の閾値電圧を設定する。
<前提となる第3の構成パターン>
第3の構成パターンは、特に電圧比較器の選択は行わず、CMOSインバータからなる複数の電圧比較器の電源電圧を変えて閾値電圧を所定値に調整するようにしたものである。
図31は第3の構成パターンにかかるAD変換器の構成例を示す図である。図31においては、第1の構成パターンの図17と比べ、電圧比較器列130内の個々の電圧比較器の閾値電圧を調整する電源電圧制御信号を出力する電源電圧出力部181と、電源電圧出力部181での設定内容を保持するレジスタ182とが新たに設けられている点が異なる。また、エンコーダブロック140において特に電圧比較器の選択は行わないため、レジスタ150は省略されている。調整用周辺機能部の構成は図14〜図16と同様である。
図32は電圧比較器列130の構成例を示す図であり、CMOSインバータによる電圧比較器inv1〜invNから構成されており、各電圧比較器inv1〜invNには個別に電源電圧制御信号が与えられる。
図33は電圧比較器の構成例を示す図であり、CMOSインバータの電源として電源電圧CTL_Vとグランド電圧CTL_Gが与えられるようになっている。
以下、電源電圧を変化させて、CMOSインバータの閾値電圧を変動させる方法について述べる。
CMOSインバータの閾値電圧は前述した式(5)(6)で表される。ここでCMOSインバータのデバイスパラメーター(LN,WN,LP,WP)、基板バイアスを固定すると、CMOSインバータの閾値電圧Vth_invは電源電圧によって制御できる。よって電源電圧を変動させてCMOSインバータの閾値電圧を変化させることができる。図34に電圧比較器の電源電圧を変化させたときの動作を示す。(a)は電源電圧CTL_Vに共通電源Vdd、グランド電圧CTL_Gに共通グランド電圧を接続した場合である。このときCMOSインバータの閾値電圧Vth_0は0.5Vddであるとする。(b)は電源電圧CTL_Vに0.8Vddを接続し、グランド電圧CTL_Gは共通グランド電圧を接続した場合を示す。電圧比較器であるCMOSインバータの電源電圧が0.8Vddとなるために、出力電圧が0.8倍される。従ってCMOSインバータの閾値電圧Vth_1は0.5Vddより小さい値となる。(c)は電源電圧CTL_Vに共通の電源Vddを接続し、グランド電圧CTL_Gに0.2Vddを接続した場合を示す。電圧比較器であるCMOSインバータの電源電圧のフルスケールは(b)と同じ0.8Vddとなるが、全体のAD変換器のグランドよりも0.2Vddオフセットを持つので、このときのCMOSインバータの閾値電圧Vth_2は0.5Vddよりも大きくなる。以上から電圧比較器の電源電圧、グランド電圧を変化させることで電圧比較器であるCMOSインバータの閾値電圧を変化できる。
図35は電圧比較器の閾値電圧の調整の処理例を示すフローチャートである。なお、電圧比較器の閾値電圧が最も高く調整される設定条件をctl(1)とし、以後順にctl(2),ctl(3),・・・,ctl(L)の順に小さくなるものとする。
図35において、処理を開始すると(ステップS301)、選択信号によりセレクタ120が基準信号発生部110側を選択する調整モードに設定し、基準信号発生部110からの出力レベルがj番目のリファレンスレベルとなるように設定を行う(ステップS302)。
次いで、iを閾値電圧調整の閾値電圧調整レベルに対応した変数として、閾値電圧を調整範囲内の最も高い調整値とする設定とし、調整が正常に終了したかエラー終了したかを示すフラグ(err_flag)をクリアしておく(ステップS303)。ここではi=1の時が一番高い閾値電圧となる設定であり、以下jが増えるに従い電圧比較器の閾値電圧は下がっていくとする。
次いで、j番目のAD基準レベルに割り当てられた電圧比較器の閾値電圧調整c_adjをi番目に高い調整値ctl(i)となる設定にする(ステップS304)。
そして、j番目のAD基準レベルに割り当てられた電圧比較器の出力をチェックする(ステップS305)。閾値電圧の高い設定からチェックしていくため、通常、はじめの設定では電圧比較器の入力信号は閾値電圧より低いレベルとなっている。そのときの電圧比較器の出力は1(Highレベル)となっている。
現在の閾値電圧調整の設定値で電圧比較器の出力が1(Highレベル)である場合(ステップS305のNo)、閾値電圧を下げるためにiを1つ増やし(ステップS306)、iが調整範囲内かどうかチェックし(ステップS307)、調整範囲内である場合(ステップS307のYes)は閾値電圧の調整を続けるために調整値ctl(i)の設定(ステップS304)に戻り、調整範囲外となっている場合(ステップS307のNo)は調整不能であるためエラーフラグを設定し(ステップS308)、処理を終了する(ステップS309)。
徐々に閾値電圧を下げていき入力レベルがi番目のAD基準レベルに割り当てられた電圧比較器の閾値電圧より大きくなると、電圧比較器の出力が0(Lowレベル)となり、その瞬間が閾値電圧が入力レベルに最も近い設定であることがわかる。従って、電圧比較器の出力が0(Lowレベル)である場合(ステップS305のYes)は、この状態で調整が終了のため、処理を終了する(ステップS309)。
上記の処理を各基準レベルにつき逐次電圧比較器列130の電圧比較器について行い、決定した設定条件をレジスタ182に保持することで、電源電圧出力部181を介して電圧比較器列130内の各電圧比較器の閾値電圧を設定する。
<前提となる第4の構成パターン>
第4の構成パターンは、電圧比較器(CMOSインバータ)の選択(再選択を含む)に際し、基板バイアス効果により閾値電圧の微調整を行うことで、AD変換の非直線性誤差(微細CMOSデバイスに見られるショートチャネル効果による誤差、温度変化、製造プロセスによる誤差等)を小さくし、精度を一層向上させたものである。基板バイアス効果については背景技術の欄において説明した。なお、閾値電圧の微調整は基板バイアス効果のほか、第2の構成パターンで示したnチャネルMOSFETとpチャネルMOSFETの電流駆動力の比率を変えることで行ってもよいし、また、第3の構成パターンで示した電源電圧を変えることで行ってもよい。
図36は第4の構成パターンにかかるAD変換器の構成例を示す図である。図36においては、第1の構成パターンの図17と比べ、電圧比較器列130内の個々の電圧比較器の閾値電圧を微調整する基板バイアス制御信号を出力する基板バイアス制御信号出力部191と、基板バイアス制御信号出力部191での設定内容を保持するレジスタ192とが新たに設けられている点が異なる。また、調整用周辺機能部の構成は図14〜図16と同様である。
図37は電圧比較器列の構成例を示す図であり、CMOSインバータによる電圧比較器inv1〜invNから構成されており、基板バイアス制御信号は各CMOSインバータのp,nチャネルMOSFETの基板端子に接続されており、基板バイアス制御信号により各電圧比較器の閾値電圧を独立に制御可能になっている。また、電圧比較器inv1〜invNの数N(自然数)はAD変換の分解能を十分に越える数とされており、電圧比較器inv1〜invNは閾値電圧が異なっている。
動作にあたり、電源投入時や動作中の調整のうちAD変換器の各基準レベルに電圧比較器を割り当てるところまでは第1の構成パターンと同様であるため説明を省略する。
本構成パターンにおいてはAD変換器の各基準レベルに対して電圧比較器を割り当てた後、割り当てられた電圧比較器の閾値電圧の微調整を行う。
図38は電圧比較器の閾値電圧の微調整の処理例を示すフローチャートである。なお、電圧比較器の閾値電圧が最も高く調整される設定条件をctl(1)とし、以後順にctl(2),ctl(3),・・・,ctl(L)の順に小さくなるものとする。また、j番目のAD変換基準レベルに対してk番目の電圧比較器が割り当てられているものとし、このk番目の電圧比較器の微調整を行うものとする。
図38において、処理を開始すると(ステップS401)、選択信号によりセレクタ120が基準信号発生部110側を選択する調整モードに設定し、基準信号発生部110からの出力レベルがj番目のリファレンスレベルとなるように設定を行う(ステップS402)。
次いで、iを閾値電圧調整の閾値電圧調整レベルに対応した変数として、閾値電圧を調整範囲内の最も高い調整値とする設定とし、調整が正常に終了したかエラー終了したかを示すフラグ(err_flag)をクリアしておく(ステップS403)。ここではi=1の時が一番高い閾値電圧となる設定であり、以下jが増えるに従い電圧比較器の閾値電圧は下がっていくとする。
次いで、j番目のAD基準レベルに割り当てられた電圧比較器の閾値電圧調整c_adjをi番目に高い調整値ctl(i)となる設定にする(ステップS404)。
そして、j番目のAD基準レベルに割り当てられた電圧比較器の出力をチェックする(ステップS405)。閾値電圧の高い設定からチェックしていくため、通常、はじめの設定では電圧比較器の入力信号は閾値電圧より低いレベルとなっている。そのときの電圧比較器の出力は1(Highレベル)となっている。
現在の閾値電圧調整の設定値で電圧比較器の出力が1(Highレベル)である場合(ステップS405のNo)、閾値電圧を下げるためにiを1つ増やし(ステップS406)、iが調整範囲内かどうかチェックし(ステップS407)、調整範囲内である場合(ステップS407のYes)は閾値電圧の調整を続けるために調整値ctl(i)の設定(ステップS404)に戻り、調整範囲外となっている場合(ステップS407のNo)は調整不能であるためエラーフラグを設定し(ステップS408)、処理を終了する(ステップS409)。
徐々に閾値電圧を下げていき入力レベルがi番目のAD基準レベルに割り当てられた電圧比較器の閾値電圧より大きくなると、電圧比較器の出力が0(Lowレベル)となり、その瞬間が閾値電圧が入力レベルに最も近い設定であることがわかる。従って、電圧比較器の出力が0(Lowレベル)である場合(ステップS405のYes)は、この状態で調整が終了のため、処理を終了する(ステップS409)。
上記の処理を各基準レベルにつき電圧比較器列130の対応する電圧比較器について行い、決定した設定条件をレジスタ192に保持することで、基板バイアス制御信号出力部191を介して電圧比較器列130内の各電圧比較器の閾値電圧を設定する。
このように微調整を行うことにより、閾値電圧を微調整しないときに比べて精度の高い閾値電圧の設定を行うことができ、その結果AD変換器の非直線性誤差を小さくすることが可能である。特に微調整を行わないときの閾値電圧の間隔を閾値電圧調整幅より小さくすることにより、AD変換器の入力レンジの全範囲において任意のレベルに電圧比較器の閾値電圧を調整することが可能となる。このため基準信号発生部110の出力信号レベルの設定幅の精度で調整を行うことができるので、非直線性誤差特性のよいAD変換器となる。
なお、基準信号発生部110はDA変換器を想定しているが、動作速度はAD変換の動作速度に比べ高速である必要がなく、必要となる調整時間内に閾値電圧調整が終了できる程度の動作速度でよい。このため精度のよいDA変換器を得ることは容易である。例えばいわゆるΣΔ型の変調器と1次LPFで構成することにより簡単な構成で精度のよいDA変換器を得ることが可能である。
このため本構成パターンでは高速、低消費電力でさらに高精度のAD変換器を構成することが可能となる。
<前提となる第5の構成パターン>
第5の構成パターンは、第2の構成パターンで示した手法によりCMOSインバータからなる複数の電圧比較器のnチャネルMOSFETとpチャネルMOSFETの電流駆動力の比率を変えて閾値電圧を所定値に調整した上で、第4の構成パターンに示した手法により電圧比較器の選択(再選択を含む)を行い、同時に基板バイアス効果により閾値電圧の微調整を行うようにしたものである。なお、第3の構成パターンで示した電源電圧を変えること等で行ってもよい。
図39は第5の構成パターンにかかるAD変換器の構成例を示す図である。図39においては、第1の構成パターンの図17と比べ、電圧比較器列130内の個々の電圧比較器の閾値電圧を設定する制御信号を発生する閾値電圧制御信号発生部171と、閾値電圧制御信号発生部171での設定内容を保持するレジスタ172と、電圧比較器列130内の個々の電圧比較器の閾値電圧を微調整する基板バイアス制御信号を出力する基板バイアス制御信号出力部191と、基板バイアス制御信号出力部191での設定内容を保持するレジスタ192とが新たに設けられている点が異なる。また、調整用周辺機能部の構成は図14〜図16と同様である。
図40は電圧比較器列130の構成例を示す図であり、CMOSインバータによる電圧比較器inv1〜invNから構成されており、閾値電圧制御信号は各CMOSインバータに接続され、閾値電圧制御信号により各電圧比較器の閾値電圧を独立に制御可能になっているとともに、基板バイアス制御信号は各CMOSインバータのp,nチャネルMOSFETの基板端子に接続され、基板バイアス制御信号により各電圧比較器の閾値電圧を独立に制御可能になっている。また、電圧比較器inv1〜invNの数N(自然数)はAD変換の分解能を十分に越える数とされている。
図41は電圧比較器列130を構成する個々の電圧比較器の構成例を示す図であり、電圧比較器はm(mは2以上の整数)個のCMOSインバータが並列に接続されていて、各CMOSインバータのNMOSとPMOSへのゲート端子と電圧比較器の入力端子の間に選択スイッチが備えられている。選択スイッチは全てが独立で、任意の個数のNMOS、PMOSを選択できる。その結果、任意の個数のNMOSとPMOSを組み合わせたCMOSインバータを構成することができる。また、各CMOSインバータを構成するNMOS、PMOSトランジスタの基板端子には基盤バイアス入力端子CTL_N、CTL_Pが接続されている。
動作としては、第2の構成パターンの図30の処理により閾値電圧の調整を行った後、第1の構成パターンの図23および図24による電圧比較器の選択を行い、更に、第4の構成パターンの図38による微調整を行う。
<前提となる第6の構成パターン>
第6の構成パターンは、1回の調整(選択を含む)で全ての電圧比較器の調整は行わず、1つまたは数個の電圧比較器の調整のみ行うようにしたものである。すなわち、第1の構成パターン等では調整のためにAD変換動作を停止する必要があり、その期間中はAD変換動作を中断する必要がある。しかし、例えば無線LANなどのシステムではフレーム(パケット)単位のデータの送受信が行われており、フレームの送受信が行われた直後にデータの送受信が行われない期間が存在する。また、一般的にフレーム伝送時間は温度変化により電圧比較器の閾値電圧の変動が問題となる時間と比較した場合にかなり短い時間である。したがって、フレームの送受信直後のわずかな時間以内で調整を行うことが可能であればAD変換器を停止する時間はシステム上問題とはならないことになる。
ここではAD変換動作の停止を行う頻度は多くてもかまわないが、1回あたりの停止時間はできるだけ短くしたい場合について有効となる手法を示す。
図42は第6の構成パターンにおける場合の時間の使用例を示す図である。一括に調整を行う図25と比較して調整時間を短くする代わりに調整時間間隔も短くなる。なお、一定時間間隔で調整を行う場合の時間の使用例を示したが、必ずしも一定である必要はない。一般にフレーム長は温度変化が起こるより十分小さい時間であることが期待できるため、調整はフレーム伝送を行った後などでよい。
このように調整を行う場合、1回当たりの調整時間を短縮することが必要となる。そのため本構成パターンでは1回の調整時間で調整を行うのは1つの基準レベルのみとすることにより1回あたりの調整時間の短縮を行っている。
図43は1つの基準レベル(j番目の基準レベル)のみ調整を行う場合の電圧比較器の割り当ての処理例を示すフローチャートである。
図43において、処理を開始すると(ステップS601)、調整モードの設定(セレクタ120を基準信号発生部110側を選択するように設定)を行い、基準信号発生部110の出力レベルをj番目の基準レベルに設定する(ステップS602)。
次いで、変数iにj番目の基準レベルに割り当てられている電圧比較器の番号を設定する(ステップS603)。
次いで、i番目の電圧比較器の出力のチェックを行う(ステップS604)。
i番目の電圧比較器の出力が1(Highレベル)である場合(ステップS604のYes)、i−1番目の電圧比較器が他の基準レベルに割り当てられているかどうかチェックを行う(ステップS605)。
i−1番目の電圧比較器が他の基準レベルに割り当てられている場合(ステップS605のYes)は、調整モードを解除し(ステップS611)、処理を終了する(ステップS612)。
i−1番目の電圧比較器が他の基準レベルに割り当てられていない場合(ステップS605のNo)は、i−1番目の電圧比較器の出力のチェックを行う(ステップS606)。
ここで、i−1番目の電圧比較器の出力が0(Lowレベル)であった場合(ステップS606のNo)、i番目の電圧比較器の閾値電圧、i−1番目の電圧比較器の閾値電圧、j番目の基準レベルの相対関係は図44(a)のようになっている。この状態でi番目とi−1番目の電圧比較器の閾値電圧のうちどちらがj番目の基準レベルに近いかは判別できないため、調整モードを解除し(ステップS611)、処理を終了する(ステップS612)。
i−1番目の電圧比較器の出力が1(Highレベル)であった場合(ステップS606のYes)、i番目の電圧比較器の閾値電圧、i−1番目の電圧比較器の閾値電圧、j番目の基準レベルの相対関係は図44(b)のようになっていることがわかる。この状態ではi−1番目の電圧比較器の方がi番目のCMOSインバータよりj番目の基準レベルに近い閾値電圧を持つことになる。このためj番目の基準レベルに対してi−1番目の電圧比較器を割り当て(ステップS607)、調整モードを解除し(ステップS611)、処理を終了する(ステップS612)。
一方、i番目の電圧比較器の出力が0(Lowレベル)である場合(ステップS604のNo)、i+1番目の電圧比較器が他の基準レベルに割り当てられているかどうかチェックを行う(ステップS608)。
i+1番目の電圧比較器が他の基準レベルに割り当てられている場合(ステップS608のYes)、調整モードを解除し(ステップS611)、処理を終了する(ステップS612)。
i+1番目の電圧比較器が他の基準レベルに割り当てられていない場合(ステップS608のNo)、i+1番目の電圧比較器の出力のチェックを行う(ステップS609)。
ここで、i+1番目の電圧比較器の出力が1(Highレベル)であった場合(ステップS609のNo)、i番目の電圧比較器の閾値電圧、i+1番目の電圧比較器の閾値電圧、j番目の基準レベルの相対関係は図44(c)のようになっている。この状態でi番目とi+1番目の電圧比較器の閾値電圧のうちどちらがj番目の基準レベルに近いかは判別できないため、調整モードを解除し(ステップS611)、処理を終了する(ステップS612)。
i+1番目の電圧比較器の出力が0(Lowレベル)であった場合(ステップS609のYes)、i番目の電圧比較器の閾値電圧、i+1番目の電圧比較器の閾値電圧、j番目の基準レベルの相対関係は図44(d)のようになっていることがわかる。この状態ではi+1番目の電圧比較器の方がi番目の電圧比較器よりj番目の基準レベルに近い閾値電圧を持つことになる。このためj番目の基準レベルに対してi+1番目の電圧比較器を割り当て(ステップS610)、調整モードを解除し(ステップS611)、処理を終了する(ステップS612)。
以上がj番目の閾値電圧に対応する電圧比較器を割り当てる。
この調整を1回目の調整時には1番目の基準レベルに対応する電圧比較器の割り当て、2回目の調整時には2番目の基準レベルに対応する電圧比較器の割り当て、・・・というように割り当てを行う基準レベルを順に切り替えて調整を行うことで、温度変動に追従した調整を行うことが可能である。
この調整を温度変動により発生するAD変換誤差が許容誤差以上になる時間間隔より十分短い時間間隔で実施することにより、温度変動により電圧比較器の閾値電圧が変動したときでもより基準レベルの近い閾値電圧をもつ電圧比較器を割り当てることが可能である。
なお、以上の説明では1回の調整においては1つの基準レベルのみ調整するものとしたが、調整時間が十分長い場合には2つ以上の基準レベルを調整してもかまわない。
<前提となる第7の構成パターン>
第7の構成パターンは、システムから与えられた許容時間から調整可能な電圧比較器数を算出し、可能な数の電圧比較器の調整を行うようにしたものである。
図45は第7の構成パターンにかかる調整の処理例を示すフローチャートである。
図45において、処理を開始すると(ステップS701)、システムから調整に費やすことができる時間を受け取り、その時間から調整可能な基準レベルの数を計算する(ステップS702)。1つの基準レベルに対する調整時間の最大時間はあらかじめわかっているため計算可能である。
次いで、調整を行なうリファレンス数をカウントする変数iをクリアする(ステップS703)。
次いで、j番目の基準レベルに電圧比較器を割り当てる(ステップS704)。この詳細は、第1の構成パターンと同じ処理で可能であるため説明を省略する。
次いで、割り当てられた電圧比較器の閾値電圧の調整を行う(ステップS705)。この処理は第4の構成パターンで行ったものと同じ処理で実施可能であるため説明を省略する。
次いで、変数i,jを1つ増やす(ステップS706)。
次いで、基準レベルを示す変数jが範囲内かどうかチェックし(ステップS707)、範囲外の時はj=1とする(ステップS708)。
次いで、iがnより小さいかどうかチェックし(ステップS709)、小さい場合(ステップS709のYes)は次の基準レベルの調整を行なうため電圧比較器の割り当て(ステップS704)に戻り、小さくない場合(ステップS709のNo)は処理を終了する(ステップS710)。
以上の処理により各回の調整で許容できるAD動作の中断時間が、各回毎にシステムから受け取ってその時間内に調整を終了することが可能である。このため、調整によるAD変換の中断時間を最適に設定することが可能である。
<前提となる第8の構成パターン>
第8の構成パターンは、使用しない電圧比較器による消費電力を削減したものである。すなわち、以上の構成パターンでは使用しない電圧比較器も動作状態となっているが、その場合入力信号レベルが使用しない電圧比較器の閾値電圧レベル近くとなったときには少なからず消費電流が流れることになる。
図46は第8の構成パターンにかかる電圧比較器列130の構成例を示す図である。AD変換器100および調整用周辺機能部の構成は前述した構成パターンと同様のものとすることができる。
図46において、それぞれの電圧比較器inv1〜invNの入力端子はスイッチに接続され、AD入力信号SIG1とグランドレベルのどちらかをNビットの制御信号SWCTLにより選択できる構成としている。これにより、使用しない電圧比較器の入力をグランドレベルに固定し、AD変換器への入力信号のレベルがどのような状態でも使用しない電圧比較器に電流が流れないようにしたものである。
なお、使用しない電圧比較器への入力レベルを0に固定した例を示したが、電流が流れないレベルであれば、どのようなレベルに固定してもよい。また、使用しないときのレベルはすべての電圧比較器で同じである必要はなく、例えばinv1は使用しないときは1V,inv2は1V,…,invNは0Vというようにしてもよい。
このことにより全体の消費電流を小さくすることが可能となる。
<第1の実施形態>
第1の実施形態は、ある電圧比較器を調整(微調整を含む)するとき、基準電圧の近い他の電圧比較器をAD変換用に置き換えることにより、AD変換器の調整中であっても常にAD変換動作を行うことを可能としたものである。
図47は本発明の第1の実施形態にかかるAD変換器の構成例を示す図である。
図47においては、第4の構成パターンの図36をベースに、電圧比較器列130内のN個のセレクタ(後述)にセレクタ制御信号(N個のセレクタ切換用のNビットの制御値)を出力するレジスタ131が設けられている。なお、基準信号発生部110後段のセレクタ120(図36)は、電圧比較器列130内のセレクタが兼ねるため省略されている。また、調整用周辺機能部の構成は図14〜図16と同様である。
なお、第4の構成パターン(図36)をベースにした例につき説明するが、他の構成パターンにも同様に適用することができる。
図48は電圧比較器列130の構成例を示す図であり、電圧比較器inv1〜invNの入力側には基準信号発生部110からの基準信号と入力信号(ADIN)とをセレクタ制御信号の各ビットに応じて選択するセレクタ回路s1〜sNが設けられている。電圧比較器inv1〜invNには基板バイアス制御信号が与えられ、各電圧比較器inv1〜invNの閾値電圧を独立に制御可能になっている。
図49はL番目の電圧比較器invLの調整を行う処理例を示すフローチャートである。
図49において、処理を開始すると(ステップS901)、エンコーダ設定用のレジスタ150を電圧比較器invL調整用に設定を行う(ステップS902)。
すなわち、通常動作時のレジスタ150の設定として、図50(a)に示すようにb1に対応するコンパレータ番号に電圧比較器inv(L−2)が、b2に対応するコンパレータ番号に電圧比較器invLが設定されており、電圧比較器inv(L−1)は通常動作時には使用されていないものとすると、電圧比較器invL調整時には(b)に示すように、b2に対するコンパレータ番号の設定を電圧比較器inv(L−1)に変更する。ここで、電圧比較器inv(L−1)の閾値は電圧比較器invLの閾値と非常に近いものであると仮定している。なお、電圧比較器invLの調整前に電圧比較器invLと同等の特性が得られるように電圧比較器inv(L−1)を調整しておくことにより、電圧比較器invL調整時のAD変換精度をより高めることができる。電圧比較器inv(L−1)の調整は電圧比較器invLの調整と同様に行うことができるが、電圧比較器inv(L−1)は通常動作時に使用されていないため、調整時にはエンコーダ設定用のレジスタ150の設定とセレクタ回路s(L−1)の設定を行う必要がなく、より簡単に調整を行うことが可能である。
この状態でAD変換動作は電圧比較器invLの出力値を使用せずに行うことが可能となっており、以下に行う電圧比較器invLの調整中であってもAD変換器100の動作は通常通り行うことが可能となる。ここでは電圧比較器invLの調整時に電圧比較器inv(L−1)を変わりに使用するものとして説明を行ったが、電圧比較器invLの閾値と同じ閾値に調整を行うことができる電圧比較器であれば電圧比較器inv(L−1)に限らず使用することが可能である。
図49に戻り、基準信号発生部110から基準電圧として電圧比較器invL調整用の電圧レベルが出力されるように設定を行う(ステップS903)。
次に、セレクタ切換制御用のレジスタ131を電圧比較器invL調整用に設定を行う(ステップS904)。具体的には、レジスタ131の設定をセレクタ回路sL以外のセレクタ回路では入力信号(ADIN)が選択される設定とし、セレクタ回路sLでは基準信号が選択される設定とする。この設定により電圧比較器invL以外の電圧比較器へは入力信号(ADIN)が入力され、電圧比較器invLへは基準電圧が入力されており、電圧比較器invL以外の電圧比較器からは入力信号(ADIN)の比較結果が得られる状態としながら電圧比較器invLの調整を行うことが可能となる。
次に、電圧比較器invLの調整を行う(ステップS905)。電圧比較器invLの調整に関しては図38に示した処理が適用できる。
図49に戻り、調整用に設定したセレクタ切換制御用のレジスタ131を通常動作用に設定を行う(ステップS906)。
次に、エンコーダ設定用のレジスタ150を通常動作用に設定し(ステップS907)、処理を終了する(ステップS908)。
本実施形態によれば、電圧比較器invLを調整するときに、それ以外の電圧比較器を通常動作とすることが可能であり、さらに調整を行う電圧比較器invLの代わりに他の電圧比較器を割り当てることが可能となることから、調整中でもAD変換動作を行うことが可能となる。したがって、本実施形態によれば高速、低消費電力でさらに高精度のAD変換器を構成することが可能であり、さらに調整時にAD変換動作を停止する必要がない。
<第2の実施形態>
第2の実施形態は、上述した第1の実施形態において置き換えるべき他の電圧比較器が十分に用意されていない場合に対処したものである。
例えば、図51(a)に示すように、b1に対して電圧比較器inv(L−1)、b2に対して電圧比較器invL、b3に対して電圧比較器inv(L+1)といったように割り当てられており、電圧比較器invLの調整を行うときに電圧比較器invLの代わりを行うことができる適切な電圧比較器を割り当てられない場合が考えられる。
そのような場合には、例えば、図51(b)に示すように、b2に必要な閾値に最も近い閾値を持つ電圧比較器inv(L−1)を重複して割り当てることにより、AD変換動作を停止せずに電圧比較器invLの調整を行うことが可能である。
この場合、電圧比較器invL調整中にはb2付近の電圧レベルのAD変換結果に関しては量子化誤差が大きくなってしまい変換精度が悪化するが、その他の電圧レベルに関しては通常動作と変わらない精度でAD変換を行うことができる。
このため、本実施形態のAD変換器では、通常動作時のAD変換精度は高精度で行うことが可能であり、調整時には一部の電圧レベルではAD変換精度が悪くなるがそれ以外の電圧レベルで通常動作時と同じ精度でAD変換を行うことが可能となる。
例えば、本AD変換器を無線通信などに適用する場合、AD変換の調整中であっても、電波状態が良好な状態で通信を行っているような場合には問題なく通信できることが期待できる。このため、調整時にAD変換動作を停止せざるを得なかったAD変換器に対しては応用範囲が広くなる。
<第3の実施形態>
第3の実施形態は、ある電圧比較器を調整(微調整を含む)するとき、調整用基準信号とアナログ入力信号とを比較する比較回路の出力を、調整対象の電圧比較器の出力に代えて出力することにより、AD変換器の調整中であっても常にAD変換動作を行うことを可能としたものである。
図52は本発明の第3の実施形態にかかるAD変換器の構成例を示す図である。
図52においては、第1の実施形態の図47と比較して、電圧比較器列130の内部構成(後述)が異なることから、電圧比較器列130からエンコーダブロック140への比較結果出力とモニタ160への出力が別々になっている点が異なる。また、調整用周辺機能部の構成は図14〜図16と同様である。なお、第4の構成パターン(図36)をベースにしているが、他の構成パターンにも同様に適用することができる。
図53は電圧比較器列130の構成例を示す図であり、電圧比較器inv1〜invNの入力側には基準信号発生部110からの基準信号と入力信号(ADIN)とをセレクタ制御信号の各ビットに応じて選択するセレクタ回路s11〜s1Nが設けられている。電圧比較器inv1〜invNには基板バイアス制御信号が与えられ、各電圧比較器inv1〜invNの閾値電圧を独立に制御可能になっている。また、電圧比較器inv1〜invNの出力はモニタ用出力とされるとともに、基準信号発生部110からの基準信号と入力信号(ADIN)とを比較する比較回路CMPの出力と電圧比較器inv1〜invNの出力をセレクタ制御信号の各ビットに応じて選択して比較結果として出力するセレクタ回路s21〜s2Nが設けられている。
図54はL番目の電圧比較器invLの調整を行う処理例を示すフローチャートである。
図54において、処理を開始すると(ステップS1001)、基準信号発生部110から基準電圧として電圧比較器invL調整用の電圧レベルが出力されるように設定を行う(ステップS1002)。この設定により比較回路CMPの+側入力には電圧比較器invLの閾値目標値が入力される。
次に、セレクタ切換制御用のレジスタ131を電圧比較器invL調整用に設定を行う(ステップS1003)。具体的には、レジスタ131の設定をセレクタs1L以外のセレクタでは入力信号(ADIN)が選択される設定とし、セレクタs1Lでは基準信号が選択される設定とする。さらにこの設定により出力側のセレクタのうちセレクタs2Lからは比較回路CMPの出力が出力され、s2L以外のセレクタからは電圧比較器の出力が選択されて出力される。
ここで、比較回路CMPからは電圧比較器invLの閾値目標値と入力信号(ADIN)の比較結果が出力され、その値は通常動作時に電圧比較器invLに入力信号(ADIN)を入力した時の出力と同じ値であることが期待できる。したがって、調整時の比較結果出力#1〜#Nは、通常動作時の比較結果出力#1〜#Nと同じ特性の信号が出力されるため、電圧比較器invL調整時であってもAD動作を停止する必要がない。
次に、電圧比較器invLの調整を行う(ステップS1004)。invLの調整に関しては図38に示した処理が適用できる。
次に、調整用に設定したセレクタ切換制御用のレジスタ131を通常動作用に設定を行い(ステップS1005)、処理を終了する(ステップS1006)。
本実施形態によれば、電圧比較器invLを調整するときに、比較回路CMPの出力を使用してAD変換を行うことが可能となり、調整中でもAD変換動作を行うことが可能である。
また、一般的に高速動作が可能な比較回路CMPは消費電流が大きくなるが、本実施形態では比較回路CMPを調整時にのみ使用し、更にAD変換器全体で1つだけを使用するため、AD変換全体としては消費電流を小さくすることが可能である。
<総括>
以上、本発明の好適な実施の形態により本発明を説明した。ここでは特定の具体例を示して本発明を説明したが、特許請求の範囲に定義された本発明の広範な趣旨および範囲から逸脱することなく、これら具体例に様々な修正および変更を加えることができることは明らかである。すなわち、具体例の詳細および添付の図面により本発明が限定されるものと解釈してはならない。