JP2016178657A - 回路及び表示装置 - Google Patents

回路及び表示装置 Download PDF

Info

Publication number
JP2016178657A
JP2016178657A JP2016088739A JP2016088739A JP2016178657A JP 2016178657 A JP2016178657 A JP 2016178657A JP 2016088739 A JP2016088739 A JP 2016088739A JP 2016088739 A JP2016088739 A JP 2016088739A JP 2016178657 A JP2016178657 A JP 2016178657A
Authority
JP
Japan
Prior art keywords
transistor
layer
signal
voltage
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016088739A
Other languages
English (en)
Other versions
JP6449809B2 (ja
Inventor
黒川　義元
Yoshimoto Kurokawa
義元 黒川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2016178657A publication Critical patent/JP2016178657A/ja
Application granted granted Critical
Publication of JP6449809B2 publication Critical patent/JP6449809B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/14—Detecting light within display terminals, e.g. using a single or a plurality of photosensors
    • G09G2360/141—Detecting light within display terminals, e.g. using a single or a plurality of photosensors the light conveying information used for selecting or modulating the light emitting or modulating element
    • G09G2360/142—Detecting light within display terminals, e.g. using a single or a plurality of photosensors the light conveying information used for selecting or modulating the light emitting or modulating element the light being detected by light detection means within each pixel

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Thin Film Transistor (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

【課題】Ａ／Ｄ変換回路の構成を簡略にする。【解決手段】入力された第１の信号を、第２の信号に変換するＡ／Ｄ変換回路は、第１の信号の電圧と、逐次的に値が変化する基準となる電圧と、を比較する比較回路１１２ａと、比較回路の比較結果に応じて、逐次的に値が変化するデジタル値であるデジタル信号を第４の信号として出力し、且つ、第３の信号に応じて、第１の信号の電圧値に対応するデジタル値のデジタル信号を第２の信号として出力するＡ／Ｄ変換制御回路１１２ｂと、入力された第４の信号をアナログ信号に変換し、変換したアナログ信号を第５の信号として出力するＤ／Ａ変換回路１１２ｃと、を有する比較回路は、ソース、ドレイン、第１のゲート及び第２のゲートを有し、第１のゲートに第１の信号が入力され、第２のゲートに第５の信号が入力され、ソース及びドレインの一方の電圧が第３の信号の電圧となるトランジスタを有する。【選択図】図２

Description

本発明の一態様は、半導体回路に関する。また、本発明の一態様は、表示装置に関する。
近年、光を検出するセンサ（フォトセンサ、フォトセンサ回路、又は光電変換回路ともい
う）を搭載した半導体装置が注目されている。例えばタッチセンサとしてフォトセンサを
搭載した表示装置は、タッチパネル又はタッチスクリーン（タッチパネルともいう）など
と呼ばれており、該タッチパネルは、フォトセンサを表示部に有し、表示部が入力部を兼
ねる構成である。上記タッチパネルの一例としては、例えば画像取り込み機能を備えた表
示装置が挙げられる（例えば、特許文献１を参照）。また、フォトセンサを有する半導体
回路としては、例えばＣＣＤ方式のイメージセンサやＣＭＯＳ方式のイメージセンサなど
が挙げられる。ＣＣＤ方式のイメージセンサやＣＭＯＳ方式のイメージセンサなどの半導
体回路は、例えばデジタルスチルカメラや携帯電話などの電子機器に用いられる。
例えば、フォトセンサを搭載した表示装置では、まず、表示装置から射出した光が被検出
物によって反射し、さらに該反射した光を表示装置内の画素部に設けられたフォトセンサ
が検出することで、当該画素部に被検出物が存在することを認識することができる。また
、フォトセンサを搭載した表示装置では、被検出物から発せられる光又は被検出物の反射
光を、フォトセンサで直接検出する、又は光学レンズなどを用いて集光した後に検出する
。
特開２００１−２９２２７６号公報
上記のような半導体回路や表示装置において、被検出物の撮像画像を構成するためには、
フォトセンサにて光を検出することにより信号を生成し、生成した信号を用いる必要があ
る。フォトセンサにて光を検出することにより生成した信号は、一般にアナログ信号であ
り、撮像画像を構成するためには、アナログ信号をデジタル信号に変換する回路（Ａ／Ｄ
変換回路又はＡ／Ｄｃｏｎｖともいう）によって、アナログ信号をデジタル信号に変換す
る必要がある。
高い分解能の撮像機能を有する表示装置を実現するためには、高い分解能の信号変換が可
能な高性能のＡ／Ｄ変換回路が要求される。一方、高性能のＡ／Ｄ変換回路を構成するた
めに、Ａ／Ｄ変換回路の回路構成が複雑になると、面積が増大し、半導体回路や表示装置
の製造コストが増大する虞がある。
本発明の一態様では、信号変換の分解能を向上させることを課題の一つとする。また、発
明の一態様では、Ａ／Ｄ変換回路の回路構成を簡略にすることを課題の一つとする。なお
、本発明の一態様では、上記課題の少なくとも一つを解決すればよい。
本発明の一態様は、比較回路を有するＡ／Ｄ変換回路において、該比較回路を制御信号を
用いることによりしきい値電圧が逐次的に変化するトランジスタを用いた構成にし、入力
される信号を、トランジスタのしきい値電圧の値に対応するデジタル値のデジタル信号に
変換する構成にすることにより、比較回路の回路構成の簡略化によるＡ／Ｄ変換回路の回
路構成の簡略化又はＡ／Ｄ変換における撮像動作における信号変換の分解能の向上を図る
ものである。
本発明の一態様は、第１の信号が入力され、入力された第１の信号を、第１の信号の電圧
値に対応するデジタル値のデジタル信号である第２の信号に変換するＡ／Ｄ変換回路を有
し、Ａ／Ｄ変換回路は、第１の信号が入力され、第１の信号の電圧と、逐次的に値が変化
する電圧であり、且つ変化したそれぞれの値が特定のデジタル値のデータに対応する基準
となる電圧と、を比較し、比較結果に応じた電圧を第３の信号として出力する比較回路と
、第３の信号が入力され、第３の信号に応じて、逐次的に値が変化するデジタル値である
デジタル信号を第４の信号として出力し、且つ第３の信号に応じて、第１の信号の電圧値
に対応するデジタル値のデジタル信号を第２の信号として出力するＡ／Ｄ変換制御回路と
、第４の信号が入力され、第４の信号をアナログ信号に変換し、変換したアナログ信号を
第５の信号として出力するＤ／Ａ変換回路と、を有し、比較回路は、ソース、ドレイン、
第１のゲート、及び第２のゲートを有し、第１のゲートに第１の信号が入力され、第２の
ゲートに第５の信号が入力され、ソース及びドレインの一方の電圧が第３の信号の電圧と
なるトランジスタを有する半導体回路である。
本発明の一態様は、光が入射することにより、入射した光の照度に応じた値の電圧を生成
し、生成した光の照度に応じた値の電圧を第１の信号として出力する光電変換回路と、第
１の信号が入力され、入力された第１の信号を、第１の信号の電圧値に対応するデジタル
値のデジタル信号である第２の信号に変換するＡ／Ｄ変換回路と、を有し、Ａ／Ｄ変換回
路は、第１の信号が入力され、第１の信号の電圧と、逐次的に値が変化する電圧であり、
且つ変化したそれぞれの値が特定のデジタル値のデータに対応する基準となる電圧と、を
比較し、比較結果に応じた電圧を第３の信号として出力する比較回路と、第３の信号が入
力され、第３の信号に応じて、逐次的に値が変化するデジタル値であるデジタル信号を第
４の信号として出力し、且つ第３の信号に応じて、第１の信号の電圧値に対応するデジタ
ル値のデジタル信号を第２の信号として出力するＡ／Ｄ変換制御回路と、第４の信号が入
力され、第４の信号をアナログ信号に変換し、変換したアナログ信号を第５の信号として
出力するＤ／Ａ変換回路と、を有し、比較回路は、抵抗素子と、ソース、ドレイン、第１
のゲート、及び第２のゲートを有し、ソース及びドレインのいずれか一方に抵抗素子を介
して第１の電源電圧が入力され、他方に第２の電源電圧が入力され、第１のゲートに第１
の信号が入力され、第２のゲートに第５の信号が入力され、ソース及びドレインのいずれ
か一方の電圧が第３の信号の電圧となるトランジスタを有する半導体回路である。
本発明の一態様は、画素と、画素の動作を制御する駆動回路と、を有し、画素は、表示回
路と、光が入射することにより、入射した光の照度に応じた値の電圧を生成し、生成した
電圧を第１の信号として出力する光電変換回路と、を有し、駆動回路は、第１の信号が入
力され、入力された第１の信号を、第１の信号の電圧値に対応するデジタル値のデジタル
信号である第２の信号に変換するＡ／Ｄ変換回路を有し、Ａ／Ｄ変換回路は、第１の信号
が入力され、第１の信号の電圧と、逐次的に値が変化する電圧であり、且つ変化したそれ
ぞれの値が特定のデジタル値のデータに対応する基準となる電圧と、を比較し、比較結果
に応じた電圧を第３の信号として出力する比較回路と、第３の信号が入力され、第３の信
号に応じて、逐次的に値が変化するデジタル値であるデジタル信号を第４の信号として出
力し、且つ第３の信号に応じて、第１の信号の電圧値に対応するデジタル値のデジタル信
号を第２の信号として出力するＡ／Ｄ変換制御回路と、第４の信号が入力され、第４の信
号をアナログ信号に変換し、変換したアナログ信号を第５の信号として出力するＤ／Ａ変
換回路と、を有し、比較回路は、抵抗素子と、ソース、ドレイン、第１のゲート、及び第
２のゲートを有し、ソース及びドレインのいずれか一方に抵抗素子を介して第１の電源電
圧が入力され、他方に第２の電源電圧が入力され、第１のゲートに第１の信号が入力され
、第２のゲートに第５の信号が入力され、ソース及びドレインのいずれか一方の電圧が第
３の信号の電圧となるトランジスタを有する表示装置である。
なお、本明細書及び特許請求の範囲において、第１、第２などの序数は、数を限定するも
のではなく、構成要素の混同を避けるために付したものである。
本発明の一態様により、比較回路の構成を簡略にすることができるため、Ａ／Ｄ変換回路
における回路構成を簡略にすることができる。
また、本発明の一態様では、しきい値電圧の制御が可能なトランジスタを用いて比較回路
を構成することにより、該トランジスタの第２のゲートに入力される電圧を自由に設定し
てＡ／Ｄ変換回路の出力信号であるデジタル信号の値を設定することができるため、信号
変換における分解能を向上させることができる。
実施の形態１における半導体回路の構成の一例を示すブロック図。 図１に示すＡ／Ｄ変換回路の構成の一例を示す回路図。 図２に示す比較回路の回路構成の一例を示す回路図。 図１に示すＡ／Ｄ変換回路の動作の一例を説明するための図。 実施の形態２における光電変換回路の回路構成の一例を示す回路図。 図５に示す光電変換回路の動作の一例を説明するための図。 実施の形態３における表示装置の構成の一例を示すブロック図。 図７に示す画素の回路構成の一例を示す回路図。 図８に示す表示装置におけるフォトセンサの読み出し動作を説明するためのタイミングチャート。 実施の形態４におけるトランジスタの構造例を示す断面模式図。 実施の形態４におけるトランジスタの構造例を示す断面模式図。 実施の形態４におけるトランジスタの作製方法の一例を示す断面模式図。 実施の形態４におけるトランジスタの作製方法の一例を示す断面模式図。 実施の形態４におけるトランジスタの作製方法の一例を示す断面模式図。 実施の形態５における複数のトランジスタの構造の一例を示す断面模式図。 実施の形態６における表示装置の構造例を示す断面模式図。 実施の形態７における電子機器の構成例を示す図。
以下に、本発明の実施の形態について、図面を用いて詳細に説明する。但し、以下の実施
の形態は多くの異なる態様で実施することが可能であり、趣旨及びその範囲から逸脱する
ことなく、その形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解され
る。従って、以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお
、実施の形態を説明するための全図において、同一部分又は同様な機能を有する部分には
同一の符号を付し、その繰り返しの説明は省略する場合がある。
（実施の形態１）
本実施の形態では、入力された信号をデジタル信号に変換することが可能な半導体回路に
ついて説明する。
本実施の形態における半導体回路の構成の一例について、図１を用いて説明する。図１は
、本実施の形態における半導体回路の構成の一例を示すブロック図である。
図１に示す半導体回路は、光電変換回路（Ｐｃｏｎｖともいう）１１１と、Ａ／Ｄ変換回
路１１２と、を有する。
光電変換回路１１１は、光が入射することにより、入射した光の照度に応じた値の電圧Ｖ
１１を生成し、生成した電圧Ｖ１１を信号Ｓ１１として出力する機能を有する。なお、必
ずしも光電変換回路１１１を設けなくてもよく、Ａ／Ｄ変換回路１１２に入力信号として
所定の波形の電圧が入力される構成であればよい。
なお、一般的に電圧とは、ある二点間における電位の差（電位差ともいう）のことをいう
。しかし、電圧及び電位の値は、回路図などにおいていずれもボルト（Ｖ）で表されるこ
とがあるため、区別が困難である。そこで、本明細書では、特に指定する場合を除き、あ
る一点の電位と基準となる電位（基準電位ともいう）との電位差を、該一点の電圧として
用いる場合がある。
光電変換回路１１１は、例えば光電変換素子（ＰＣＥともいう）及びトランジスタを用い
て構成される。光電変換素子は、入射した光の照度に応じた値の電流（光電流ともいう）
を生成し、光電変換回路１１１は、該光電変換素子により生成された電流に応じた値の電
圧Ｖ１１を生成する。光電変換素子としては、例えばフォトダイオード又はフォトトラン
ジスタなどを用いることができる。また、本実施の形態の半導体回路では、光電変換回路
１１１の構成を、光電変換素子により生成される光電流を増幅させる増幅回路を有する構
成にすることもできる。
また、本明細書において、トランジスタは、電界効果トランジスタであり、特に指定する
場合を除き、ソース、ドレイン、及びゲートを少なくとも有する。
ソースとは、ソース電極の一部若しくは全部、又はソース配線の一部若しくは全部のこと
をいう。また、ソース電極とソース配線とを区別せずにソース電極及びソース配線の両方
の機能を有する導電層をソースという場合がある。
ドレインとは、ドレイン電極の一部若しくは全部、又はドレイン配線の一部若しくは全部
のことをいう。また、ドレイン電極とドレイン配線とを区別せずにドレイン電極及びドレ
イン配線の両方の機能を有する導電層をドレインという場合がある。
ゲートとは、ゲート電極の一部若しくは全部、又はゲート配線の一部若しくは全部のこと
をいう。また、ゲート電極とゲート配線とを区別せずにゲート電極及びゲート配線の両方
の機能を有する導電層をゲートという場合がある。
また、トランジスタの構造や動作条件などによって、トランジスタのソースとドレインが
互いに入れ替わるため、いずれがソース又はドレインであるかを限定することが困難であ
る。そこで、本書類（明細書、特許請求の範囲又は図面など）では、トランジスタのソー
ス及びドレインのいずれか一方を第１端子と表記し、他方を第２端子と表記する場合があ
る。また、ソース又はドレインを第１端子又は第２端子と表記する場合、ゲートを第３端
子と表記する場合もある。
また、本明細書におけるトランジスタは、ゲートを複数有する場合もある。例えば２つの
ゲートを有する場合には、それぞれのゲートを第１のゲート、第２のゲート（バックゲー
トともいう）という場合がある。なお、第１のゲート及び第２のゲートを有する場合、第
１のゲートを第３端子と表記し、第２のゲートを第４端子と表記する場合もある。
Ａ／Ｄ変換回路１１２は、入力された信号をデジタル信号に変換する回路である。Ａ／Ｄ
変換回路１１２には、信号Ｓ１１が入力される。Ａ／Ｄ変換回路１１２は、信号Ｓ１１を
、信号Ｓ１１の電圧に対応するデジタル値のデジタル信号に変換し、変換したデジタル信
号を信号Ｓ１２として出力する機能を有する。
さらに、Ａ／Ｄ変換回路１１２の回路構成の一例について、図２を用いて説明する。図２
は、図１に示すＡ／Ｄ変換回路の回路構成の一例を示す回路図である。
図２に示すＡ／Ｄ変換回路は、比較回路（コンパレータ又はＣＯＭＰともいう）１１２ａ
と、Ａ／Ｄ変換制御回路（Ａ／ＤＣＴＬともいう）１１２ｂと、Ｄ／Ａ変換回路（Ｄ／Ａ
ｃｏｎｖともいう）１１２ｃと、を有する。
比較回路１１２ａには、信号Ｓ１１が入力される。比較回路１１２ａは、入力された信号
Ｓ１１の電圧と基準となる電圧を比較し、比較結果に応じた電圧を信号Ｓ２１として出力
する機能を有する。基準となる電圧は、逐次的に値が変化する電圧であり、それぞれの値
が特定のデジタル値のデータに対応している。なお、基準となる電圧は、逐次的に値が大
きくなる電圧でもよい。比較回路１１２ａは、第１のゲート及び第２のゲートを有するト
ランジスタを備える。
Ａ／Ｄ変換制御回路１１２ｂには、比較回路１１２ａから信号Ｓ２１が入力される。Ａ／
Ｄ変換制御回路１１２ｂは、入力された信号Ｓ２１に応じて、逐次的に変化するデジタル
値のデータ信号を信号Ｓ２２としてＤ／Ａ変換回路１１２ｃに出力する機能を有し、さら
に入力された信号Ｓ２１に応じて、信号Ｓ１１の電圧に対応するデジタル値のデジタル信
号を信号Ｓ１２として出力する機能を有する。Ａ／Ｄ変換制御回路１１２ｂは、例えば逐
次変換レジスタなどを用いて構成される。
Ｄ／Ａ変換回路１１２ｃには、Ａ／Ｄ変換制御回路１１２ｂから信号Ｓ２２が入力される
。Ｄ／Ａ変換回路１１２ｃは、入力された信号Ｓ２２をアナログ信号に変換し、変換した
アナログ信号を制御信号ＣＴＬ１１として比較回路１１２ａが備えるトランジスタの第２
のゲートに出力する機能を有する。
制御信号ＣＴＬ１１は、比較回路１１２ａが備えるトランジスタのしきい値電圧を設定す
るための信号の一つであり、上記基準となる電圧である。
なお、本実施の形態のＡ／Ｄ変換回路において、比較回路１１２ａを光電変換回路１１１
と同一基板上に設けることができる。また、Ａ／Ｄ変換制御回路１１２ｂ及びＤ／Ａ変換
回路１１２ｃを比較回路１１２ａと同一基板に設けてもよいし、外部機器として設けられ
たＡ／Ｄ変換制御回路１１２ｂ及びＤ／Ａ変換回路１１２ｃが比較回路１１２ａに電気的
に接続された構成としてもよい。
さらに、図２に示す比較回路１１２ａの回路構成の一例について、図３を用いて説明する
。図３は、図２に示す比較回路の回路構成の一例を示す回路図である。
図３に示す比較回路は、抵抗素子１１２１と、トランジスタ１１２２と、を有する。なお
、本実施の形態の比較回路では、抵抗素子１１２１の代わりとして、例えばゲートと、ソ
ース若しくはドレインが電気的に接続された（ダイオード接続されたともいう）トランジ
スタ、又はダイオードなどを用いることもできる。
トランジスタ１１２２は、ソース、ドレイン、第１のゲート、及び第２のゲートを有する
。
トランジスタ１１２２の第１端子は、抵抗素子１１２１に電気的に接続され、トランジス
タ１１２２の第１端子には、抵抗素子１１２１を介して電圧Ｖａが入力され、トランジス
タ１１２２の第２端子には、電圧Ｖｂが入力され、トランジスタ１１２２の第１のゲート
には、信号Ｓ１１が入力され、トランジスタ１１２２の第２のゲートには、制御信号ＣＴ
Ｌ１１が入力される。また、図３に示す比較回路は、トランジスタ１１２２の第１端子と
抵抗素子１１２１との接続箇所（ノードＮ１１ともいう）の電圧を信号Ｓ２１として出力
する。
電圧Ｖａ及び電圧Ｖｂのいずれか一方は、高電源電圧Ｖｄｄとなる電圧であり、他方は低
電源電圧Ｖｓｓとなる電圧である。高電源電圧Ｖｄｄは、相対的に低電源電圧Ｖｓｓより
高い値の電圧であり、低電源電圧Ｖｓｓは、相対的に高電源電圧Ｖｄｄより低い値の電圧
である。電圧Ｖａ及び電圧Ｖｂの値は、例えばトランジスタの極性などにより互いに入れ
替わる場合がある。
トランジスタ１１２２としては、例えばオフ電流の低いトランジスタを用いることができ
る。オフ電流の低いトランジスタを用いることにより、トランジスタ１１２２のソース及
びドレインのリーク電流によるノードＮ１１の電圧の変動を抑制することができる。オフ
電流の低いトランジスタとしては、例えばチャネル形成層として酸化物半導体層を有する
トランジスタを用いることができる。上記酸化物半導体層を有するトランジスタのチャネ
ル幅１μｍあたりのオフ電流は、１０ａＡ／μｍ（１×１０−１７Ａ／μｍ）以下、１ａ
Ａ／μｍ（１×１０−１８Ａ／μｍ）以下、１０ｚＡ／μｍ（１×１０−２０Ａ／μｍ）
以下、又は１ｚＡ（１×１０−２１Ａ／μｍ）以下である。
図３に一例として示すように、比較回路は、しきい値電圧の値が制御信号ＣＴＬ１１を用
いることにより逐次的に変化するトランジスタを有する構成である。該構成にすることに
より、比較回路の回路構成を簡略にすることができる。
次に、図１に示す半導体回路の動作の一例について説明する。ここでは、一例としてＡ／
Ｄ変換回路１１２の構成を図２に示すＡ／Ｄ変換回路の構成とし、図２に示す比較回路１
１２ａの構成を図３に示す比較回路の構成とする。
まず、光電変換回路１１１に光が入射する。
光電変換回路１１１では、入射した光の照度に応じた値の光電流が光電変換素子により生
成され、さらに光電変換回路１１１は、生成された光電流に応じた値の電圧Ｖ１１を生成
し、生成した電圧Ｖ１１を信号Ｓ１１として出力する。
信号Ｓ１１は、Ａ／Ｄ変換回路１１２における比較回路１１２ａのトランジスタ１１２２
の第１のゲートに入力される。
トランジスタ１１２２がＮ型トランジスタの場合、信号Ｓ１１の電圧（電圧Ｖ１１ともい
う）がトランジスタ１１２２のしきい値電圧より低いときにトランジスタ１１２２がオフ
状態（状態ＯＦＦともいう）になる。また、トランジスタ１１２２がＰ型トランジスタの
場合、信号Ｓ１１の電圧がトランジスタ１１２２のしきい値電圧より高いときにトランジ
スタ１１２２がオフ状態になる。トランジスタ１１２２がオフ状態であるとき、ノードＮ
１１の電圧は、電圧Ｖａと同等の値になる。
また、トランジスタ１１２２がＮ型トランジスタの場合、信号Ｓ１１の電圧がトランジス
タ１１２２のしきい値電圧より大きいときにトランジスタ１１２２がオン状態（状態ＯＮ
ともいう）になる。また、トランジスタ１１２２がＰ型トランジスタの場合、信号Ｓ１１
の電圧がトランジスタ１１２２のしきい値電圧より低いときにトランジスタ１１２２がオ
ン状態になる。トランジスタ１１２２がオン状態であるとき、ノードＮ１１の電圧は、電
圧Ｖｂと同等の値になる。
トランジスタ１１２２のしきい値電圧は、トランジスタ１１２２の第２のゲートの電圧に
より設定される。よって、トランジスタ１１２２のしきい値電圧は、制御信号ＣＴＬ１１
の値により変化する。例えばトランジスタ（例えばトランジスタ１１２２）がＮ型トラン
ジスタの場合、制御信号（例えば制御信号ＣＴＬ１１）の電圧値が上昇するに伴い、該ト
ランジスタのしきい値電圧は低下する。なお、制御信号ＣＴＬ１１は、Ａ／Ｄ変換制御回
路１１２ｂ及びＤ／Ａ変換回路１１２ｃを用いて生成される。
さらに、比較回路１１２ａは、ノードＮ１１の電圧を信号Ｓ２１としてＡ／Ｄ変換制御回
路１１２ｂに出力する。
Ａ／Ｄ変換制御回路１１２ｂは、逐次的に値が変化するデジタル値のデータ信号をＤ／Ａ
変換回路１１２ｃに出力する。
Ｄ／Ａ変換回路１１２ｃは、Ａ／Ｄ変換制御回路１１２ｂから入力された上記データ信号
をアナログ信号に変換し、変換したアナログ信号を制御信号ＣＴＬ１１としてトランジス
タ１１２２の第２のゲートに出力する。
また、Ａ／Ｄ変換制御回路１１２ｂは、比較回路１１２ａから入力された信号Ｓ２１に応
じて、信号Ｓ１１の電圧に対応するデジタル値のデジタル信号を信号Ｓ１２として出力す
る。例えば信号Ｓ１１を、トランジスタ１１２２の状態が変化したとき（例えばトランジ
スタ１１２２のオン状態とオフ状態が切り替わるとき）の制御信号ＣＴＬ１１の電圧値に
対応するデジタル値のデジタル信号に変換する。
さらに、図１に示すＡ／Ｄ変換回路の動作の一例について、図４を用いて説明する。図４
は、図１に示すＡ／Ｄ変換回路の動作の一例を説明するための図であり、信号Ｓ１１の電
圧状態、制御信号ＣＴＬ１１の状態、トランジスタ１１２２の状態、及びノードＮ１１の
電圧波形を示す。なお、ここでは一例として、Ａ／Ｄ変換回路１１２の構成を図２に示す
Ａ／Ｄ変換回路の構成とし、図２に示す比較回路１１２ａの構成を図３に示す比較回路の
構成とし、トランジスタ１１２２がオフ状態からオン状態に変わるときの制御信号ＣＴＬ
１１の電圧に対応するデジタル値をデジタル信号変換用のデジタル値として用いるものと
する。
図４に示すように、信号Ｓ１１の電圧が所定の値であるのに対し、制御信号ＣＴＬ１１の
電圧の値は、単位時間毎（期間１２１、期間１２２、及び期間１２３）にデジタル値Ｄ１
、デジタル値Ｄ２、及びデジタル値Ｄ３に対応する値に変化する。
このとき、トランジスタ１１２２は、期間１２１及び期間１２２においてオフ状態になり
、時刻Ｔ１１においてオフ状態からオン状態になる。つまり、制御信号ＣＴＬ１１の電圧
の値がデジタル値Ｄ３に対応する値であるとき（期間１２３）に、トランジスタ１１２２
は、オン状態になる。なお、これに限定されず、制御信号ＣＴＬ１１の電圧の値がデジタ
ル値Ｄ１又はデジタル値Ｄ２に対応する値のときに、トランジスタ１１２２がオン状態に
なってもよい。
トランジスタ１１２２がオン状態のとき、ノードＮ１１の電圧が電圧Ｖｂと同等の値にな
る。このとき信号Ｓ１１は、デジタル値Ｄ３であるデジタル信号に変換され、変換された
デジタル信号が信号Ｓ１２となる。以上が図１に示すＡ／Ｄ変換回路の動作の一例である
。
図１乃至図３に一例として示すように、本実施の形態の半導体回路は、制御信号ＣＴＬ１
１を用いることによりしきい値電圧の値が逐次的に変化するトランジスタを含む比較回路
を備えたＡ／Ｄ変換回路を具備し、該トランジスタは、第２のゲートによりしきい値電圧
が制御され、第２のゲートに入力される信号の電圧値が逐次的に変化する構成である。該
構成とすることにより、比較回路の回路構成を簡略にすることができ、Ａ／Ｄ変換回路の
構成を簡略にすることができる。また、第２のゲートに入力される信号の電圧値を任意に
設定することができるため、信号変換（Ａ／Ｄ変換）における分解能を向上させることが
できる。
また、本実施の形態の半導体回路では、光電変換回路及びＡ／Ｄ変換回路を同一基板上に
形成することもできる。これにより、光電変換回路からＡ／Ｄ変換回路に入力される信号
のノイズを低減することでき、また、該光電変換回路は、Ａ／Ｄ変換回路と同一工程で作
製することもできるため、製造コストを低減することができる。
（実施の形態２）
本実施の形態では、上記実施の形態の半導体回路に適用可能な光電変換回路の一例につい
て説明する。
本実施の形態の光電変換回路の回路構成の一例について、図５を用いて説明する。図５は
、図１に示す光電変換回路の回路構成の一例を示す回路図である。
図５に示す光電変換回路は、光電変換素子１１１ａと、トランジスタ１１１ｂと、トラン
ジスタ１１１ｃと、トランジスタ１１１ｄと、を有する。
光電変換素子１１１ａは、光が入射し、入射した光の照度に応じて光電流を生成する機能
を有する。光電変換素子１１１ａは、第１端子及び第２端子を有し、光電変換素子１１１
ａの第１端子は、信号Ｓ３１が入力される。光電変換素子１１１ａとしては、例えばフォ
トダイオード又はフォトトランジスタなどを用いることができる。フォトダイオードの場
合、アノード又はカソードが光電変換素子１１１ａの第１端子又は第２端子に相当し、フ
ォトトランジスタの場合、ソース又はドレインが光電変換素子１１１ａの第１端子又は第
２端子に相当する。また、信号Ｓ３１は、光電変換素子１１１ａの導通状態（状態Ｃとも
いう）又は非導通状態（状態ＮＣともいう）を制御する信号である。なお、フォトダイオ
ードにおいて、導通状態とは、順方向に電圧が印加され、且つ第１端子及び第２端子の間
に電流が流れる状態であり、非導通状態とは、逆方向に電圧が印加される状態である。ま
た、フォトダイオードにおいて、非導通状態に光の入射により第１端子及び第２端子の間
に電流が流れてもよい。また、フォトトランジスタにおいて、導通状態とはオン状態であ
り、非導通状態とはオフ状態である。また、フォトトランジスタにおいて、非導通状態に
光の入射により第１端子及び第２端子の間に電流が流れてもよい。
トランジスタ１１１ｂの第１端子は、光電変換素子１１１ａの第２端子に電気的に接続さ
れ、トランジスタ１１１ｂのゲートは、信号Ｓ３２が入力される。信号Ｓ３２は、トラン
ジスタ１１１ｂのオン状態又はオフ状態を制御する信号である。
トランジスタ１１１ｂとしては、例えばオフ電流の低いトランジスタを用いることができ
る。オフ電流の低いトランジスタを用いることにより、トランジスタ１１１ｂのソース及
びドレインのリーク電流によるトランジスタ１１１ｂの第２端子の電圧の変動を抑制する
ことができる。オフ電流の低いトランジスタとしては、例えば実施の形態１に示すチャネ
ル形成層として酸化物半導体層を有するトランジスタを用いることができる。なお、本実
施の形態の光電変換回路では、トランジスタ１１１ｂを必ずしも設けなくてもよいが、ト
ランジスタ１１１ｂを設けることにより、すなわちトランジスタ１１１ｃのゲートが浮遊
状態のときに、一定期間の間トランジスタ１１１ｃのゲートの電圧の値を維持することが
できる。
トランジスタ１１１ｃの第１端子は、電圧Ｖａが入力され、トランジスタ１１１ｃのゲー
トは、トランジスタ１１１ｂの第２端子に電気的に接続される。なお、トランジスタ１１
１ｃのゲートとトランジスタ１１１ｂの第２端子との接続箇所をノードＮ２１ともいう。
トランジスタ１１１ｄの第１端子は、トランジスタ１１１ｃの第２端子に電気的に接続さ
れ、トランジスタ１１１ｄのゲートは、信号Ｓ３３が入力される。信号Ｓ３３は、トラン
ジスタ１１１ｄのオン状態又はオフ状態を制御する信号である。
本実施の形態の光電変換回路では、トランジスタ１１１ｄを必ずしも設けなくてもよいが
、トランジスタ１１１ｄを設けることにより、光電変換素子１１１ａに入射する光の照度
に応じた電圧を信号Ｓ１１として図１に示すＡ／Ｄ変換回路１１２に出力するタイミング
を制御することができる。また、図５に示す構成に限定されず、本実施の形態の光電変換
回路を、トランジスタ１１１ｄの第１端子に電圧Ｖａが入力され、トランジスタ１１１ｄ
の第２端子がトランジスタ１１１ｃの第１端子に電気的に接続された構成にすることもで
きる。該構成のとき、トランジスタ１１１ｃの第１端子は、トランジスタ１１１ｄを介し
て電圧Ｖａが入力される。
図５に示す光電変換回路は、トランジスタ１１１ｄの第２端子の電圧を信号Ｓ１１として
出力する。
なお、図５に示す構成に限定されず、本実施の形態の光電変換回路を、例えばノードＮ２
１の電圧を電圧Ｖａと同等の値にするか否かを制御するトランジスタを設けた構成にする
こともできる。この場合、上記トランジスタの第１端子は、電圧Ｖａが入力され、該トラ
ンジスタの第２端子は、トランジスタ１１１ｃのゲートに電気的に接続される。また、該
トランジスタとしては、オフ電流の低いトランジスタを用いることが好ましい。オフ電流
の低いトランジスタを用いることにより、上記トランジスタのソース及びドレインのリー
ク電流によるノードＮ２１の電圧の変動を抑制することができる。オフ電流の低いトラン
ジスタとしては、例えば実施の形態１に示すチャネル形成層として酸化物半導体層を有す
るトランジスタを用いることができる。
また、図５に示す構成に限定されず、本実施の形態の光電変換回路を、例えばトランジス
タ１１１ｄの第２端子の電圧を所定の値の電圧に設定するか否かを制御するトランジスタ
を有する構成とすることもできる。この場合、上記トランジスタの第１端子には、電圧Ｖ
ａが入力され、上記トランジスタの第２端子は、トランジスタ１１１ｄの第２端子に電気
的に接続され、上記トランジスタのゲートには、制御信号が入力される。
次に、図５に示す光電変換回路の動作の一例について、図６を用いて説明する。図６は、
図５に示す光電変換回路の動作の一例を説明するための図であり、光電変換素子１１１ａ
、トランジスタ１１１ｂ、及びトランジスタ１１１ｄのそれぞれの状態を示す。
図５に示す光電変換回路の動作の一例では、まず、時刻Ｔ３１において、信号Ｓ３１によ
り光電変換素子１１１ａが導通状態になり、信号Ｓ３２によりトランジスタ１１１ｂがオ
ン状態になり、信号Ｓ３３によりトランジスタ１１１ｄがオフ状態になる。
このとき、ノードＮ２１の電圧は、信号Ｓ３１の電圧と同等の値になる。
次に、時刻Ｔ３２において、信号Ｓ３１により光電変換素子１１１ａが非導通状態になり
、信号Ｓ３２によりトランジスタ１１１ｂがオン状態になり、信号Ｓ３３によりトランジ
スタ１１１ｄがオフ状態になる。
このとき、光電変換素子１１１ａに光が入射すると、入射した光の照度に応じて光電変換
素子１１１ａの第１端子及び第２端子の間に光電流が流れる。さらに、光電変換素子１１
１ａの第１端子及び第２端子の間に流れる光電流の量に応じてノードＮ２１の電圧の値が
変化する。さらに、ノードＮ２１の電圧に応じてトランジスタ１１１ｃの第１端子及び第
２端子に流れる電流が変化する。
次に、時刻Ｔ３３において、信号Ｓ３１により光電変換素子１１１ａが非導通状態になり
、信号Ｓ３２によりトランジスタ１１１ｂがオフ状態になり、信号Ｓ３３によりトランジ
スタ１１１ｄがオフ状態になる。
このとき、ノードＮ２１の電圧が一定期間所定の値に保持される。なお、所定の値とは、
時刻Ｔ３２から時刻Ｔ３３の間において光電変換素子１１１ａの第１端子及び第２端子の
間に流れた電流量に応じた値である。
次に、時刻Ｔ３４において、信号Ｓ３１により光電変換素子１１１ａが非導通状態になり
、信号Ｓ３２によりトランジスタ１１１ｂがオフ状態になり、信号Ｓ３３によりトランジ
スタ１１１ｄがオン状態になる。
このとき、トランジスタ１１１ｄの第２端子の電圧は、トランジスタ１１１ｃの第１端子
及び第２端子、並びにトランジスタ１１１ｄの第１端子及び第２端子を介して電流が流れ
ることにより変化する。つまり、トランジスタ１１１ｄの第２端子の電圧の値は、光電変
換素子１１１ａに入射する光の照度に応じて変化する。
さらに、時刻Ｔ３５において、信号Ｓ３１により光電変換素子１１１ａが非導通状態にな
り、信号Ｓ３２によりトランジスタ１１１ｂがオフ状態になり、信号Ｓ３３によりトラン
ジスタ１１１ｄがオフ状態になる。
このとき、トランジスタ１１１ｄの第２端子の電圧の値が一定期間一定の値に保持される
。該一定の値とは、時刻Ｔ３２から時刻Ｔ３３の間において光電変換素子１１１ａの第１
端子及び第２端子の間に流れた電流量に応じた値である。つまり、トランジスタ１１１ｄ
の第２端子の電圧の値は、光電変換素子１１１ａに入射する光の量に応じた値に保持され
る。なお、保持容量を設けてトランジスタ１１１ｄの第２端子の電圧の値を保持する構成
にすることもできる。また、図５に示す光電変換回路は、トランジスタ１１１ｄの第２端
子の電圧を信号Ｓ１１として出力する。
以上のように、光電変換回路を動作させることにより、光電変換素子１１１ａに入射する
光のデータを信号として検出することができる。
図５に一例として示すように、本実施の形態の光電変換回路の一例は、光電変換素子と複
数のトランジスタを用いた構成である。該構成とすることにより、上記実施の形態の半導
体回路に入射する光の照度に応じた信号を生成することができる。
また、本実施の形態の光電変換回路の一例は、用いられる全てのトランジスタを同じ構造
にすることができる。用いられる全てのトランジスタを同じ構造にすることにより、製造
工程数を少なくすることができる。また用いられるトランジスタを異なる構造にすること
により、必要とされる機能に応じて適した構造のトランジスタを適宜選択して用いること
ができる。
また、本実施の形態の光電変換回路の一例をＡ／Ｄ変換回路と同一工程且つ同一基板上に
作製することができる。これにより、光電変換回路からＡ／Ｄ変換回路に入力される信号
のノイズを低減することができ、また、製造コストを低減することもできる。
なお、本実施の形態は、他の実施の形態と適宜組み合わせ又は置き換えを行うことができ
る。
（実施の形態３）
本実施の形態では、画素部に光検出手段を有する表示装置の一例について説明する。
まず、本実施の形態の表示装置の構成の一例について、図７を用いて説明する。図７は、
本実施の形態における表示装置の構成の一例を示すブロック図である。
図７に示す表示装置１００は、画素部及び駆動回路部を有する。
画素部は、複数の画素を有する領域であり、駆動回路部は、画素の動作（例えば表示動作
及び読み出し（読み取りともいう）動作など）を制御する駆動回路を有する領域である。
さらに、画素部は、画素回路１０１を有し、駆動回路部は、表示回路制御回路１０２及び
フォトセンサ制御回路１０３を有する。
各々の画素回路１０１は、表示回路（表示素子ともいう）１０５とフォトセンサ１０６を
有する。
さらに、画素回路１０１の回路構成の一例について、図８を用いて説明する。図８は、図
７に示す表示装置における画素回路の回路構成の一例を示す回路図である。
図８に示す画素回路１０１は、表示回路１０５と、フォトセンサ１０６と、を有する。
表示回路１０５は、トランジスタ２０１、保持容量２０２、及び液晶素子２０３を有する
。
トランジスタ２０１は、ゲートがゲート信号線（走査線ともいう）２０８に電気的に接続
され、第１端子がビデオデータ信号線（ソース信号線ともいう）２１２に電気的に接続さ
れる。トランジスタ２０１は、保持容量２０２及び液晶素子２０３への電荷の注入又は排
出（保持容量２０２及び液晶素子２０３の充電又は放電ともいう）を制御する機能を有す
る。例えば、トランジスタ２０１がオン状態になると、ビデオデータ信号線２１２の電圧
が保持容量２０２と液晶素子２０３に印加される。例えば、アモルファスシリコンや微結
晶シリコン、多結晶シリコンなどの半導体層を用いたトランジスタでトランジスタ２０１
を構成することもできるが、例えばチャネル形成層としての機能を有する酸化物半導体層
を用いたオフ電流が極めて低いトランジスタでトランジスタ２０１を構成することで、表
示品質を高めることができる。
保持容量２０２は、一対の電極と、該一対の電極の間に誘電体層と、を含む素子であり、
該一対の電極のいずれか一方の電極がトランジスタ２０１の第２端子に電気的に接続され
、他方の電極に一定の値の電圧が入力される。保持容量２０２は、液晶素子２０３に印加
される電圧に相当する電荷を保持する機能を有する。なお、保持容量２０２を必ずしも設
けなくてもよい。
液晶素子２０３は、一対の電極と、該一対の電極の間に液晶層と、を含む素子であり、該
一対の電極のいずれか一方の電極がトランジスタ２０１の第２端子に電気的に接続され、
他方の電極に一定の値の電圧が入力される。該一定の値の電圧は、保持容量２０２の他方
の電極の入力される電圧と同じ電圧であってもよいし、異なる電圧であってもよい。液晶
素子２０３は、電圧が印加されることで偏光方向が変化する素子であり、該偏光方向の変
化を利用し、液晶素子２０３を透過する光の量を調整し、明暗（階調）を作ることで、画
像表示が実現できる。液晶素子２０３を透過する光には、表示装置の裏面から照射される
光源（バックライト）などの光を用いる。
なお、ここでは、表示回路１０５が液晶素子２０３を有する場合について説明したが、発
光素子などの他の素子を有していてもよい。発光素子は、電流又は電圧によって輝度が制
御される素子であり、発光素子としては、発光ダイオード、ＯＬＥＤ（Ｏｒｇａｎｉｃ
Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）等が挙げられる。
また、フォトセンサ１０６は、上記実施の形態の半導体回路に示す光電変換回路に相当し
、フォトダイオード２０４、トランジスタ２０５、トランジスタ２０６、及びトランジス
タ２０７を有する。
フォトダイオード２０４は、アノード及びカソードを有し、アノードがフォトダイオード
リセット信号線２１０に電気的に接続されている。
トランジスタ２０５は、第１端子がフォトセンサ基準信号線２１３に電気的に接続されて
いる。例えば、アモルファスシリコン、微結晶シリコン、多結晶シリコン、又は単結晶シ
リコンなどの半導体層を用いたトランジスタでトランジスタ２０５を形成することができ
るが、トランジスタ２０５は、フォトダイオード２０４が生成する電圧を増幅する機能を
有するため、例えば単結晶シリコンなどの半導体層を用いた移動度の高いトランジスタで
トランジスタ２０５を構成することが望ましい。また、図８に示すトランジスタ２０５は
、Ｎ型であるが、これに限定されず、本実施の形態の表示装置では、トランジスタ２０５
をＰ型のトランジスタを用いて構成することもできる。
トランジスタ２０６は、第１端子がトランジスタ２０５の第２端子に電気的に接続され、
第２端子がフォトセンサ出力信号線２１４に電気的に接続され、ゲートがゲート信号線２
１１に電気的に接続されている。例えば、アモルファスシリコンや微結晶シリコン、多結
晶シリコン、又は単結晶シリコンなどの半導体層を用いたトランジスタでトランジスタ２
０６を構成することができるが、トランジスタ２０６は、フォトセンサ出力信号線２１４
へのフォトセンサ１０６の出力信号の供給を制御する機能を有するため、例えば単結晶シ
リコンなどの半導体層を用いた移動度の高いトランジスタでトランジスタ２０６を構成す
ることが望ましい。
トランジスタ２０７は、第１端子がフォトダイオード２０４のカソードに電気的に接続さ
れ、第２端子がトランジスタ２０５のゲートに電気的に接続され、ゲートがゲート信号線
２０９に電気的に接続されている。トランジスタ２０７は、フォトダイオード２０４の出
力信号に応じた電荷をトランジスタ２０５のゲートに電荷容量として累積するか否かを制
御する機能を有する。また、トランジスタ２０７は、当該電荷容量を保持する機能を有す
るため、移動度が高く、また、オフ電流が極めて低いトランジスタでトランジスタ２０７
を構成する必要がある。そのため、例えばチャネル形成層として酸化物半導体層を用いた
トランジスタでトランジスタ２０７を構成することが望ましい。
また、図７に示す表示回路制御回路１０２は、表示回路１０５を制御するための回路であ
り、ビデオデータ信号線２１２を介して表示回路１０５に信号を入力する表示回路駆動回
路１０７と、ゲート信号線２０８を介して表示回路１０５に信号を入力する表示回路駆動
回路１０８を有する。例えば、ゲート信号線２０８の電圧を制御する表示回路駆動回路１
０８は、特定の行に配置された画素１０１が有する表示回路１０５を選択する機能を有す
る。また、ビデオデータ信号線２１２の電圧を制御する表示回路駆動回路１０７は、選択
された特定の行の画素回路１０１が有する表示回路１０５に任意の電圧を与える機能を有
する。なお、表示回路駆動回路１０８により、表示回路１０５におけるトランジスタ２０
１がオン状態になると、ビデオデータ信号線２１２側の表示回路駆動回路１０７によりビ
デオデータ信号線２１２に与えられる電圧が表示回路１０５における液晶素子２０３に供
給される。
フォトセンサ制御回路１０３は、フォトセンサ１０６を制御するための回路であり、フォ
トセンサ出力信号線２１４及びフォトセンサ基準信号線２１３などの信号線の電圧を制御
するフォトセンサ読み出し回路１０９、並びにゲート信号線２０９及びゲート信号線２１
１などの電圧を制御するフォトセンサ駆動回路１１０を有する。フォトセンサ駆動回路１
１０は、特定の行に配置された画素１０１が有するフォトセンサ１０６に対して、リセッ
ト動作と累積動作と選択動作とを行う機能を有する。また、フォトセンサ読み出し回路１
０９は、選択された特定の行の画素１０１が有するフォトセンサ１０６の出力信号を取り
出す機能を有する。
さらに、フォトセンサ読み出し回路１０９に用いられるプリチャージ回路及びＡ／Ｄ変換
回路について、図８を用いて説明する。
フォトセンサ読み出し回路１０９は、図８に示すようにプリチャージ回路２１６及びＡ／
Ｄ変換回路２２４を有する。
プリチャージ回路２１６は、例えば一列の画素に対して一つ設けられる。プリチャージ回
路２１６は、トランジスタ２１７及びプリチャージ信号線２１８から構成される。
プリチャージ回路２１６において、トランジスタ２１７の第１端子は、基準電圧Ｖｒｅｆ
が入力され、トランジスタ２１７の第２端子は、フォトセンサ出力信号線２１４に電気的
に接続され、トランジスタ２１７のゲートは、プリチャージ信号線２１８に電気的に接続
される。なお、プリチャージ回路２１６では、画素回路１０１内におけるフォトセンサ１
０６の動作に先立ち、フォトセンサ出力信号線２１４の電圧を基準電圧Ｖｒｅｆに設定す
る。例えば、トランジスタ２１７をオン状態にすることで、フォトセンサ出力信号線２１
４を基準電圧Ｖｒｅｆに設定することができる。なお、基準電圧Ｖｒｅｆの値は、適宜設
定される。また、フォトセンサ出力信号線２１４の電圧を安定させるために、フォトセン
サ出力信号線２１４に保持容量を設けることも有効である。
Ａ／Ｄ変換回路２２４は、上記実施の形態の半導体回路におけるＡ／Ｄ変換回路に相当し
、例えば一列の画素に対して一つ設けられる。Ａ／Ｄ変換回路２２４は、フォトセンサ出
力信号線２１４を介して信号が入力されるコンパレータ２１９を有する。
コンパレータ２１９は、トランジスタ２２０、抵抗素子２２１、コンパレータ出力信号線
２２２、及びバックゲート信号線２２３を有する。コンパレータ２１９を構成する素子は
、わずかに、トランジスタ１個と抵抗素子１個であるため、コンパレータ２１９を該構成
にすることにより、Ａ／Ｄ変換回路２２４の回路構成を簡略にすることができ、表示装置
の製造コストを低減することができる。
コンパレータ２１９において、トランジスタ２２０は、ソース、ドレイン、第１のゲート
、及び第２のゲートを有し、トランジスタ２２０の第１端子は、抵抗素子２２１に電気的
に接続され、抵抗素子２２１を介して高電源電圧Ｖｄｄが入力され、トランジスタ２２０
の第２端子は、低電源電圧Ｖｓｓが入力される。また、トランジスタ２２０の第１のゲー
トは、フォトセンサ出力信号線２１４に電気的に接続される。つまり、トランジスタ２２
０の第１のゲートは、トランジスタ２０６の第２端子に電気的に接続される。またトラン
ジスタ２２０の第１端子は、コンパレータ出力信号線２２２を介してＡ／Ｄ変換制御回路
に電気的に接続される。Ａ／Ｄ変換制御回路としては、上記実施の形態の半導体回路にお
けるＡ／Ｄ変換制御回路を適用することができる。また、トランジスタ２２０は、第２の
ゲートがＤ／Ａ変換回路に電気的に接続される。Ｄ／Ａ変換回路としては、上記実施の形
態の半導体回路におけるＤ／Ａ変換回路を適用することができる。また、該Ｄ／Ａ変換回
路は、Ａ／Ｄ変換制御回路に電気的に接続される。また、図８に示すトランジスタ２２０
は、一例としてＮ型である。
トランジスタ２２０は、バックゲート信号線２２３を介して入力される制御信号によりバ
ックゲート（第２のゲート）の電圧を変更することで、しきい値電圧を変更することが可
能なトランジスタである。このようなトランジスタは、例えばボトムゲート型トランジス
タの場合、絶縁層を介してチャネル形成領域に重なる導電層を形成し、これをボトムゲー
トとすることで容易に実現できる。ここでは、一例としてトランジスタ２２０をバックゲ
ートの電位を高くすることで、しきい値電圧が低くなり、バックゲートの電位を低くする
ことで、しきい値電圧が高くなるトランジスタとする。また、トランジスタ２２０として
は、オフ電流の低いトランジスタを用いることができる。オフ電流の低いトランジスタと
しては、例えばチャネル形成層として酸化物半導体層を有するトランジスタを用いること
ができる。
コンパレータ２１９は、フォトセンサ出力信号線２１４を入力信号線とし、フォトセンサ
出力信号線２１４の電圧がトランジスタ２２０のしきい値電圧より高い場合に、コンパレ
ータ出力信号線２２２に低電源電圧Ｖｓｓと同等の値の電圧を出力し、フォトセンサ出力
信号線２１４の電圧がトランジスタ２２０のしきい値電圧より低い場合に、コンパレータ
出力信号線２２２に高電源電圧Ｖｄｄと同等の値の電圧を出力する構成とする。ここで、
フォトセンサ出力信号線２１４の電圧を一定にしたまま、バックゲート信号線２２３の電
圧を次第に高くすると、コンパレータ出力信号線２２２の電圧は高電圧から低電圧に遷移
することになる。したがって、バックゲート信号線２２３に逐次的に変化する電圧を順次
印加し、コンパレータ出力信号線２２２の電圧を取得することで、フォトセンサ出力信号
線２１４の電圧の値を知ることができる。ここで知り得た電圧をデジタル値で表現するこ
とで、フォトセンサ出力信号線２１４を介して入力される信号をデジタル信号に変換する
ことができる。
Ａ／Ｄ変換回路２２４としては、上記実施の形態に示す半導体回路におけるＡ／Ｄ変換回
路を適用することができる。
次に、図７及び図８に示す表示装置の動作の一例について説明する。
図７及び図８に示す表示装置の動作の一例は、主に表示動作及び読み出し動作に分けられ
る。それぞれの動作について以下に説明する。
表示動作では、選択された画素にビデオデータ信号線２１２を介してビデオ信号を順次入
力することにより、入力されたビデオ信号のデータに応じて表示回路１０５の液晶素子２
０３に電圧が印加され、液晶素子２０３は、印加された電圧に応じて表示動作を行う。
次に、図７及び図８に示す表示装置におけるフォトセンサの読み出し動作の一例について
、図９を用いて説明する。図９は、図７及び図８に示す表示装置におけるフォトセンサの
読み出し動作の一例を説明するためのタイミングチャートであり、図９において、信号３
０１は、図８におけるフォトダイオードリセット信号線２１０の電圧（Ｖ２１０ともいう
）を表し、信号３０２は、ゲート信号線２０９の電圧（Ｖ２０９ともいう）を表し、信号
３０３は、ゲート信号線２１１の電圧（Ｖ２１１ともいう）を表し、信号３０４は、ゲー
ト信号線２１５の電圧（Ｖ２１５ともいう）を表し、信号３０５は、フォトセンサ出力信
号線２１４の電圧（Ｖ２１４ともいう）を表し、信号３０６は、プリチャージ信号線２１
８の電圧（Ｖ２１８ともいう）を表し、信号３０７は、コンパレータ出力信号線２２２の
電圧（Ｖ２２２ともいう）を表し、信号３０８は、バックゲート信号線２２３の電圧（Ｖ
２２３ともいう）を表す。なお、ここでは一例として、トランジスタ２０５、トランジス
タ２０６、トランジスタ２０７、及びトランジスタ２２０をＮ型トランジスタとし、トラ
ンジスタ２１７をＰ型トランジスタとし、信号３０１、信号３０２、信号３０３、信号３
０６、及び信号３０８を、ハイレベル又はローレベルとなる２値のデジタル信号とし、フ
ォトセンサ基準信号線２１３にハイレベルの電圧信号が入力され、トランジスタ２１７の
第１端子にハイレベルの電圧信号が入力されるものとする。なお、ハイレベルのときの信
号の電圧を”Ｈ”（電圧Ｈともいう）とし、ローレベルのときの信号の電圧を”Ｌ”（電
圧Ｌともいう）とする。
まず、時刻ＴＡにおいて、リセット動作開始として、フォトダイオードリセット信号線２
１０の電圧（信号３０１）を”Ｈ”とし、ゲート信号線２０９の電圧（信号３０２）を”
Ｈ”とすると、フォトダイオード２０４が導通し、ゲート信号線２１５の電圧（信号３０
４）が”Ｈ”となる。また、プリチャージ信号線２１８の電圧（信号３０６）を”Ｌ”と
すると、フォトセンサ出力信号線２１４の電圧（信号３０５）は”Ｈ”にプリチャージさ
れる。なお、バックゲート信号線２２３の電圧（信号３０８）は、第１の比較電圧（デジ
タル値”１１”を示す電圧）である。
次に、時刻ＴＢにおいて、リセット動作終了又は累積動作開始として、フォトダイオード
リセット信号線２１０の電圧（信号３０１）を”Ｌ”とし、ゲート信号線２０９の電圧（
信号３０２）を”Ｈ”のままとすると、フォトダイオード２０４のオフ電流により、ゲー
ト信号線２１５の電圧（信号３０４）が低下し始める。フォトダイオード２０４は、光が
入射するとオフ電流が増大するので、入射する光の照度に応じてゲート信号線２１５の電
圧（信号３０４）が変化する。すなわち、トランジスタ２０５のソースとドレインの間の
チャネル抵抗が変化する。
次に、時刻ＴＣにおいて、累積動作終了として、ゲート信号線２０９の電圧（信号３０２
）を”Ｌ”とすると、ゲート信号線２１５の電圧（信号３０４）の値が所定の値となる。
このとき、ゲート信号線２１５の電圧は、累積動作中にフォトダイオード２０４がゲート
信号線２１５に供給した電荷量により決まる。すなわち、ゲート信号線２１５の電圧は、
フォトダイオード２０４に入射していた光の照度に応じて変化する。また、トランジスタ
２０７が酸化物半導体層で形成したオフ電流が極めて低いトランジスタであるため、後の
選択動作を行うまで、ゲート信号線２１５の電荷量を一定に保つことができる。
なお、ゲート信号線２０９の電圧（信号３０２）を”Ｌ”とする際に、ゲート信号線２０
９とゲート信号線２１５との間における寄生容量により、ゲート信号線２１５の電圧変化
が生じる。電圧の変化量が大きい場合、累積動作中にフォトダイオード２０４が供給した
電荷量を精密に取得できないことになる。該電圧の変化量を低減するには、トランジスタ
２０７のゲートとソース（若しくはゲートとドレイン）の間における容量を低減する、ト
ランジスタ２０５のゲート容量を増大する、又はゲート信号線２１５に保持容量を設ける
などの対策が有効である。なお、図９を用いて説明する図７及び図８に示す表示装置にお
けるフォトセンサの読み出し動作の一例では、上記電圧変化が無視できるほど小さいもの
とする。
次に、時刻ＴＤにおいて、選択動作開始として、ゲート信号線２１１の電圧（信号３０３
）を”Ｈ”にすると、トランジスタ２０６がオン状態になり、フォトセンサ基準信号線２
１３とフォトセンサ出力信号線２１４とが、トランジスタ２０５とトランジスタ２０６と
を介して導通する。すると、フォトセンサ出力信号線２１４の電圧（信号３０５）は、低
下していく。なお、時刻ＴＤ以前に、プリチャージ信号線２１８の電圧（信号３０６）を
”Ｈ”とし、トランジスタ２１７をオフ状態にし、フォトセンサ出力信号線２１４のプリ
チャージ動作を終了させておく。ここで、フォトセンサ出力信号線２１４の電圧（信号３
０５）が低下する速さは、トランジスタ２０５のソースとドレインの間に流れる電流量に
依存する。すなわち、累積動作中にフォトダイオード２０４に入射する光の照度に応じて
変化する。
次に、時刻ＴＥにおいて、選択動作終了として、ゲート信号線２１１の電圧（信号３０３
）を”Ｌ”にすると、トランジスタ２０６がオフ状態になり、フォトセンサ出力信号線２
１４の電圧（信号３０５）は、一定値となる。このとき、該一定値は、フォトダイオード
２０４に入射する光の照度に応じて変化する。したがって、フォトセンサ出力信号線２１
４の電圧の情報を取得することで、累積動作中にフォトダイオード２０４に入射した光の
照度を知ることができる。
続いて、時刻ＴＦ、時刻ＴＧ、及び時刻ＴＨにおいて、Ａ／Ｄ変換動作として、バックゲ
ート信号線２２３の電圧を、第２の比較電圧（デジタル値”１０”）、第３の比較電圧（
デジタル値”０１”）、第４の比較電圧（デジタル値”００”）に順次変更する。そして
、コンパレータ出力信号線２２２の電圧（信号３０７）が”Ｈ”から”Ｌ”に変化した際
の比較電圧を知ることで、フォトセンサ出力信号線２１４の電圧を知ることができ、該フ
ォトセンサ出力信号線２１４の電圧を比較電圧に対応するデジタル値のデジタル信号に変
換することができる。例えば、第１の比較電圧に対するコンパレータ出力信号線２２２の
電圧が”Ｌ”である場合、フォトセンサ出力信号線２１４の電圧は、デジタル値が”１１
”であるデジタル信号に変換される。また、例えば第３の比較電圧に対応するコンパレー
タ出力信号線２２２の電圧が”Ｈ”であり、第４の比較電圧に対するコンパレータ出力信
号線２２２の電圧が”Ｌ”である場合、フォトセンサ出力信号線２１４の電圧は、デジタ
ル値が”００”であるデジタル信号に変換される。なお、バックゲート信号線２２３の電
圧は、例えば上記実施の形態に示すように、Ａ／Ｄ変換制御回路及びＤ／Ａ変換回路など
を用いて生成される。
図９に示すタイミングチャートでは、第３の比較電圧（デジタル値”０１”）に対して、
コンパレータ出力信号線２２２の電圧（信号３０７）が”Ｈ”から”Ｌ”に変化している
ため、フォトセンサ出力信号線２１４の電圧は、デジタル値が”０１”であるデジタル信
号に変換される。
なお、上記では、コンパレータ２１９を用いたＡ／Ｄ変換の例として、２ビットのＡ／Ｄ
変換の場合を示したが、バックゲート信号線２２３に印加する電圧の値を、より細かい間
隔で変更することで、３ビット以上のＡ／Ｄ変換を行うこともできる。多ビットのＡ／Ｄ
変換を行う際には、より高速のコンパレータ動作が要求される。そのため、高移動度を有
するトランジスタでトランジスタ２２０を構成することが望ましい。また、待機時の消費
電力を低減するため、またトランジスタ２２０のソース及びドレインの間のリーク電流に
より、コンパレータ２１９の出力信号の電圧の変動を抑制するため、オフ電流が低いトラ
ンジスタでトランジスタ２２０を構成することが望ましい。以上の高い移動度と低いオフ
電流の両方を有するためには、例えば酸化物半導体を用いたトランジスタでトランジスタ
２２０を構成することが望ましい。
上記のように、個々のフォトセンサの動作は、リセット動作、累積動作、選択動作、Ａ／
Ｄ変換動作を繰り返すことで実現される。当該動作を全画素について行うことで、撮像を
行うことができる。より具体的には、行毎に順次リセット動作、累積動作、選択動作、Ａ
／Ｄ変換動作を繰り返すことで実現される。
なお、本実施の形態では、フォトセンサを有する表示装置について説明したが、フォトセ
ンサを有する半導体回路にも容易に応用できる。すなわち、本実施の形態における表示装
置１００から、表示に要する回路、具体的には、表示回路制御回路１０２、表示回路１０
５を取り除いて、半導体回路を構成することができる。
図７乃至図９に一例として示すように、本実施の形態の表示装置の一例は、画素部に表示
回路及び光電変換回路を有する構成である。上記構成にすることにより、画素部において
、表示動作及び読み取り動作を行うことができ、例えば位置検出機能（例えば指又はペン
などを画素部に接触又は近接することにより、接触した位置に応じて特定の動作を実行す
る機能）、文字入出力機能（例えば指又はペンなどにより文字を入力する機能及び入力し
た文字を画素部に表示する機能）、指紋認証機能（例えば指を画素部に接触させることに
より指紋を検出する機能）、及び原稿入出力機能（例えば画素部に原稿などを置いて原稿
の読み取り動作を行い、読み取った原稿の画像を画素部に表示させる機能）のいずれか一
つ又は複数の機能を表示装置に備えることができる。
また、本実施の形態の表示装置の一例は、制御信号を用いることによりしきい値電圧が逐
次的に変化するトランジスタを用いた比較回路を備えたＡ／Ｄ変換回路を具備する構成で
ある。該構成とすることにより、Ａ／Ｄ変換回路の回路構成を簡略することができる。ま
た、比較回路に用いられるトランジスタのしきい値電圧を自由に設定することができるた
め、撮像動作におけるフォトセンサに入射する光の信号変換の分解能を向上させることが
できる。
なお、本実施の形態は、他の実施の形態と適宜組み合わせ又は置き換えを行うことができ
る。
（実施の形態４）
本実施の形態では、上記実施の形態に示す半導体回路及び表示装置に適用可能なトランジ
スタの例について説明する。
上記実施の形態に示す半導体回路及び表示装置に適用可能なトランジスタとしては、例え
ばチャネル形成層としての機能を有する酸化物半導体層を含むトランジスタを用いること
ができる。上記トランジスタのチャネル形成層としての機能を有する酸化物半導体層は、
高純度化することにより、真性（Ｉ型ともいう）、又は実質的に真性にさせた半導体層で
ある。
なお、高純度化とは、酸化物半導体層中の水素を極力排除すること、及び酸化物半導体層
に酸素を供給して酸化物半導体層中の酸素欠乏に起因する欠陥を低減することの少なくと
も一方を含む概念である。
上記酸化物半導体層に用いられる酸化物半導体としては、例えば四元系金属酸化物、三元
系金属酸化物、又は二元系金属酸化物などを用いることができる。四元系金属酸化物とし
ては、例えばＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物などを用いることができる。三元
系金属酸化物としては、例えばＩｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物、Ｉｎ−Ｓｎ−Ｚｎ−
Ｏ系金属酸化物、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系金属酸化物、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化
物、Ａｌ−Ｇａ−Ｚｎ−Ｏ系金属酸化物、又はＳｎ−Ａｌ−Ｚｎ−Ｏ系金属酸化物などを
用いることができる。二元系金属酸化物としては、例えばＩｎ−Ｚｎ−Ｏ系金属酸化物、
Ｓｎ−Ｚｎ−Ｏ系金属酸化物、Ａｌ−Ｚｎ−Ｏ系金属酸化物、Ｚｎ−Ｍｇ−Ｏ系金属酸化
物、Ｓｎ−Ｍｇ−Ｏ系金属酸化物、Ｉｎ−Ｍｇ−Ｏ系金属酸化物、又はＩｎ−Ｓｎ−Ｏ系
金属酸化物などを用いることができる。また、酸化物半導体としては、例えばＩｎ−Ｏ系
金属酸化物、Ｓｎ−Ｏ系金属酸化物、又はＺｎ−Ｏ系金属酸化物などを用いることもでき
る。また、酸化物半導体としては、上記酸化物半導体として適用可能な金属酸化物とＳｉ
Ｏ２を含む酸化物を用いることもできる。
また、酸化物半導体として、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される材料を用い
ることができる。ここで、Ｍは、Ｇａ、Ａｌ、Ｍｎ、及びＣｏから選ばれた一つ又は複数
の金属元素を示す。例えばＭとしては、Ｇａ、Ｇａ及びＡｌ、Ｇａ及びＭｎ、又はＧａ及
びＣｏなどが挙げられる。例えばＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される構造の
酸化物半導体のうち、ＭとしてＧａを含む構造の酸化物半導体を、上記したＩｎ−Ｇａ−
Ｚｎ−Ｏ酸化物半導体という。
さらに、酸化物半導体層のバンドギャップは、２ｅＶ以上、好ましくは２．５ｅＶ以上、
より好ましくは３ｅＶ以上とする。これにより、熱励起によって生じるキャリアの数を無
視することができる。さらに、ドナーとなる場合がある水素などの不純物を一定量以下に
なるまで低減し、キャリア濃度を１×１０１４／ｃｍ３未満、好ましくは１×１０１２／
ｃｍ３以下にする。すなわち、酸化物半導体層のキャリア濃度を限りなくゼロ又はゼロと
実質的に同等の値にする。
上記酸化物半導体層は、アバランシェ降伏が起きにくく、絶縁耐圧が高い。例えば、シリ
コンは、バンドギャップが１．１２ｅＶと小さいため、アバランシェ降伏と呼ばれる雪崩
的に電子が発生する現象が起こりやすく、ゲート絶縁層への障壁を越えられるほど高速に
加速される電子の数が増加する。一方、上記酸化物半導体層に用いられる酸化物半導体は
、バンドギャップが２ｅＶ以上と広く、アバランシェ降伏が生じにくく、シリコンと比べ
てホットキャリア劣化の耐性が高いため、絶縁耐圧が高い。
ホットキャリア劣化は、例えば高速に加速された電子がチャネル中のドレイン近傍でゲー
ト絶縁層中に注入されることにより発生する固定電荷により生じるトランジスタ特性の劣
化、又は高速に加速された電子によりゲート絶縁層界面に形成されるトラップ準位などに
より生じるトランジスタ特性の劣化などであり、トランジスタ特性の劣化としては、例え
ばしきい値電圧の変動又はゲートリークなどがある。また、ホットキャリア劣化の要因と
しては、チャネルホットエレクトロン注入（ＣＨＥ注入）とドレインアバランシェホット
キャリア注入（ＤＡＨＣ注入）がある。
また、高絶縁耐圧材料の一つであるシリコンカーバイドのバンドキャップと上記酸化物半
導体層に用いられる酸化物半導体のバンドギャップは同等であるが、該酸化物半導体の方
が、シリコンカーバイドより移動度が２桁程小さいため、電子が加速されにくく、また、
ゲート絶縁層との障壁がシリコンカーバイド、窒化ガリウム、又はシリコンよりも大きく
、ゲート絶縁層に注入される電子が極めて少ないため、シリコンカーバイド、窒化ガリウ
ム、又はシリコンよりホットキャリア劣化が生じにくく、絶縁耐圧が高い。また、該酸化
物半導体は、非晶質状態であっても同様に絶縁耐圧が高い。
さらに、上記酸化物半導体層を有するトランジスタでは、チャネル幅１μｍあたりのオフ
電流を１０ａＡ（１×１０−１７Ａ）以下、さらにはチャネル幅１μｍあたりのオフ電流
を１ａＡ（１×１０−１８Ａ）以下、さらには１０ｚＡ（１×１０−２０Ａ）以下、さら
には１ｚＡ（１×１０−２１Ａ）以下にすることができる。
なお、上記実施の形態に示す半導体回路又は表示装置のトランジスタは上記に示す構造の
トランジスタに限定されず、例えば非晶質シリコンなどの非晶質半導体、微結晶シリコン
などの微結晶半導体、ポリシリコンなどの多結晶半導体、又は単結晶シリコンなどの単結
晶半導体を用いたトランジスタを適用することもできる。上記実施の形態の半導体回路又
は表示装置では、必要とされる機能に応じて適した構造のトランジスタを適宜選択して用
いることができる。
さらに、本実施の形態のトランジスタの構造例について、図１０（Ａ）乃至図１０（Ｄ）
、及び図１１（Ａ）乃至図１１（Ｄ）を用いて説明する。図１０（Ａ）乃至図１０（Ｄ）
、及び図１１（Ａ）乃至図１１（Ｄ）は、本実施の形態におけるトランジスタの構造例を
示す断面模式図である。
図１０（Ａ）に示すトランジスタは、ボトムゲート構造のトランジスタの一つであり、逆
スタガ型トランジスタともいう。
図１０（Ａ）に示すトランジスタは、ゲート電極としての機能を有する導電層４０１ａと
、ゲート絶縁層としての機能を有する絶縁層４０２ａと、チャネル形成層としての機能を
有する酸化物半導体層４０３ａと、ソース電極又はドレイン電極としての機能を有する導
電層４０５ａ及び導電層４０６ａと、を有する。
導電層４０１ａは、基板４００ａの上に設けられ、絶縁層４０２ａは、導電層４０１ａの
上に設けられ、酸化物半導体層４０３ａは、絶縁層４０２ａを介して導電層４０１ａの上
に設けられ、導電層４０５ａ及び導電層４０６ａは、酸化物半導体層４０３ａの一部の上
にそれぞれ設けられる。また、導電層４０１ａを酸化物半導体層４０３ａの全てと重なる
構造にすることもできる。導電層４０１ａを酸化物半導体層４０３ａの全てと重なる構造
にすることにより、酸化物半導体層４０３ａへの光の入射を抑制することができる。また
、これに限定されず、導電層４０１ａを酸化物半導体層４０３ａの一部と重なる構造にす
ることもできる。
さらに、図１０（Ａ）に示すトランジスタにおいて、酸化物半導体層４０３ａは、上面の
一部（上面に導電層４０５ａ及び導電層４０６ａが設けられていない部分）に酸化物絶縁
層４０７ａが接する。また、酸化物絶縁層４０７ａは、上部に保護絶縁層４０９ａが設け
られる。
また、図１１（Ａ）に示すように、上記実施の形態に示す半導体回路又は表示装置のトラ
ンジスタを、図１０（Ａ）に示すトランジスタにおいて、酸化物半導体層４０３ａは、酸
化物絶縁層４０７ａ及び保護絶縁層４０９ａを介して上部に導電層４３１ａが設けられる
構造にすることもできる。導電層４３１ａは、ゲート電極としての機能を有する。図１１
（Ａ）に示すトランジスタは、導電層４０１ａを用いて構成されるゲート電極又は導電層
４３１ａを用いて構成されるゲート電極によりトランジスタのしきい値電圧が制御される
構造である。また、導電層４３１ａを酸化物半導体層４０３ａの全てと重なる構造にする
こともできる。導電層４３１ａを酸化物半導体層４０３ａの全てと重なる構造にすること
により、酸化物半導体層４０３ａへの光の入射を抑制することができる。また、これに限
定されず、導電層４３１ａを酸化物半導体層４０３ａの一部と重なる構造にすることもで
きる。
図１０（Ｂ）に示すトランジスタは、ボトムゲート構造の一つであるチャネル保護型（チ
ャネルストップ型ともいう）トランジスタであり、逆スタガ型トランジスタともいう。
図１０（Ｂ）に示すトランジスタは、ゲート電極としての機能を有する導電層４０１ｂと
、ゲート絶縁層としての機能を有する絶縁層４０２ｂと、チャネル形成層としての機能を
有する酸化物半導体層４０３ｂと、チャネル保護層としての機能を有する絶縁層４２７と
、ソース電極又はドレイン電極としての機能を有する導電層４０５ｂ及び導電層４０６ｂ
と、を有する。
導電層４０１ｂは、基板４００ｂの上に設けられ、絶縁層４０２ｂは、導電層４０１ｂの
上に設けられ、酸化物半導体層４０３ｂは、絶縁層４０２ｂを介して導電層４０１ｂの上
に設けられ、絶縁層４２７は、絶縁層４０２ｂ及び酸化物半導体層４０３ｂを介して導電
層４０１ｂの上に設けられ、導電層４０５ｂ及び導電層４０６ｂは、絶縁層４２７を介し
て酸化物半導体層４０３ｂの一部の上にそれぞれ設けられる。また、導電層４０１ｂを酸
化物半導体層４０３ｂの全てと重なる構造にすることもできる。導電層４０１ｂを酸化物
半導体層４０３ｂの全てと重なる構造にすることにより、酸化物半導体層４０３ｂへの光
の入射を抑制することができる。また、これに限定されず、導電層４０１ｂを酸化物半導
体層４０３ｂの一部と重なる構造にすることもできる。
さらに、図１０（Ｂ）に示すトランジスタは、上部に保護絶縁層４０９ｂが接する。
また、図１１（Ｂ）に示すように、上記実施の形態に示す半導体回路又は表示装置のトラ
ンジスタは、図１０（Ｂ）における保護絶縁層４０９ｂを介して、図１０（Ｂ）に示すト
ランジスタにおける酸化物半導体層４０３ｂの上に導電層４３１ｂを設けることもできる
。導電層４３１ｂは、ゲート電極としての機能を有する。図１１（Ｂ）に示すトランジス
タは、導電層４０１ｂを用いて構成されるゲート電極又は導電層４３１ｂを用いて構成さ
れるゲート電極によりトランジスタのしきい値電圧が制御される構造である。また、導電
層４３１ｂを酸化物半導体層４０３ｂの全てと重なる構造にすることもできる。導電層４
３１ｂを酸化物半導体層４０３ｂの全てと重なる構造にすることにより、酸化物半導体層
４０３ｂへの光の入射を抑制することができる。また、これに限定されず、導電層４３１
ｂを酸化物半導体層４０３ｂの一部と重なる構造にすることもできる。
図１０（Ｃ）に示すトランジスタは、ボトムゲート構造のトランジスタの一つである。
図１０（Ｃ）に示すトランジスタは、ゲート電極としての機能を有する導電層４０１ｃと
、ゲート絶縁層としての機能を有する絶縁層４０２ｃと、チャネル形成層としての機能を
有する酸化物半導体層４０３ｃと、ソース電極又はドレイン電極としての機能を有する導
電層４０５ｃ及び導電層４０６ｃと、を有する。
導電層４０１ｃは、基板４００ｃの上に設けられ、絶縁層４０２ｃは、導電層４０１ｃの
上に設けられ、導電層４０５ｃ及び導電層４０６ｃは、絶縁層４０２ｃの一部の上に設け
られ、酸化物半導体層４０３ｃは、絶縁層４０２ｃ、導電層４０５ｃ、及び導電層４０６
ｃを介して導電層４０１ｃの上に設けられる。また、導電層４０１ｃを酸化物半導体層４
０３ｃの全てと重なる構造にすることもできる。導電層４０１ｃを酸化物半導体層４０３
ｃの全てと重なる構造にすることにより、酸化物半導体層４０３ｃへの光の入射を抑制す
ることができる。また、これに限定されず、導電層４０１ｃを酸化物半導体層４０３ｃの
一部と重なる構造にすることもできる。
さらに、図１０（Ｃ）において、トランジスタにおける酸化物半導体層４０３ｃの上面及
び側面は、酸化物絶縁層４０７ｃに接する。また、酸化物絶縁層４０７ｃは、上部に保護
絶縁層４０９ｃが設けられる。
また、図１１（Ｃ）に示すように、図１０（Ｃ）における酸化物絶縁層４０７ｃ及び保護
絶縁層４０９ｃを介して、図１０（Ｃ）に示すトランジスタにおける酸化物半導体層４０
３ｃの上に導電層４３１ｃを設けることもできる。導電層４３１ｃは、ゲート電極として
の機能を有する。図１１（Ｃ）に示すトランジスタは、導電層４０１ｃを用いて構成され
るゲート電極又は導電層４３１ｃを用いて構成されるゲート電極によりトランジスタのし
きい値電圧が制御される構造である。また、導電層４３１ｃを酸化物半導体層４０３ｃの
全てと重なる構造にすることもできる。導電層４３１ｃを酸化物半導体層４０３ｃの全て
と重なる構造にすることにより、酸化物半導体層４０３ｃへの光の入射を抑制することが
できる。また、これに限定されず、導電層４３１ｃを酸化物半導体層４０３ｃの一部と重
なる構造にすることもできる。
図１０（Ｄ）に示すトランジスタは、トップゲート構造のトランジスタの一つである。
図１０（Ｄ）に示すトランジスタは、ゲート電極としての機能を有する導電層４０１ｄと
、ゲート絶縁層としての機能を有する絶縁層４０２ｄと、チャネル形成層としての機能を
有する酸化物半導体層４０３ｄと、ソース電極又はドレイン電極としての機能を有する導
電層４０５ｄ及び導電層４０６ｄと、を有する。
酸化物半導体層４０３ｄは、絶縁層４４７を介して基板４００ｄの上に設けられ、導電層
４０５ｄ及び導電層４０６ｄは、それぞれ酸化物半導体層４０３ｄの一部の上に設けられ
、絶縁層４０２ｄは、酸化物半導体層４０３ｄ、導電層４０５ｄ、及び導電層４０６ｄの
上に設けられ、導電層４０１ｄは、絶縁層４０２ｄを介して酸化物半導体層４０３ｄの上
に設けられる。
また、図１１（Ｄ）に示すように、図１０（Ｄ）における絶縁層４４７を介して、図１０
（Ｄ）に示すトランジスタにおける酸化物半導体層４０３ｄの下に導電層４３１ｄを設け
ることもできる。導電層４３１ｄは、ゲート電極としての機能を有し、絶縁層４４７は、
ゲート絶縁層としての機能を有する。図１１（Ｄ）に示すトランジスタは、導電層４０１
ｄを用いて構成されるゲート電極又は導電層４３１ｄを用いて構成されるゲート電極によ
りトランジスタのしきい値電圧が制御される構造である。また、導電層４３１ｄを酸化物
半導体層４０３ｄの全てと重なる構造にすることもできる。導電層４３１ｄを酸化物半導
体層４０３ｄの全てと重なる構造にすることにより、酸化物半導体層４０３ｄへの光の入
射を抑制することができる。また、これに限定されず、導電層４３１ｄを酸化物半導体層
４０３ｄの一部と重なる構造にすることもできる。
基板４００ａ乃至基板４００ｄとしては、例えばバリウムホウケイ酸ガラスやアルミノホ
ウケイ酸ガラスなどのガラス基板を用いることができる。
また、基板４００ａ乃至基板４００ｄとして、セラミック基板、石英基板、又はサファイ
ア基板などの絶縁体でなる基板を用いることもできる。また、基板４００ａ乃至基板４０
０ｄとして、結晶化ガラスを用いることもできる。また、基板４００ａ乃至基板４００ｄ
として、プラスチック基板を用いることもできる。また、基板４００ａ乃至基板４００ｄ
として、シリコンなどの半導体基板を用いることもできる。
絶縁層４４７は、基板４００ｄからの不純物元素の拡散を防止する下地層としての機能を
有する。絶縁層４４７としては、例えば窒化シリコン層、酸化シリコン層、窒化酸化シリ
コン層、酸化窒化シリコン層、酸化アルミニウム層、又は酸化窒化アルミニウム層を用い
ることができる。また、絶縁層４４７に適用可能な材料の層の積層により絶縁層４４７を
構成することもできる。また、絶縁層４４７として、遮光性を有する材料の層と、上記絶
縁層４４７に適用可能な材料の層との積層を用いることもできる。また、遮光性を有する
材料の層を用いて絶縁層４４７を構成することにより、酸化物半導体層４０３ｄへの光の
入射を抑制することができる。
なお、図１０（Ａ）乃至図１０（Ｃ）及び図１１（Ａ）乃至図１１（Ｄ）に示すトランジ
スタにおいて、図１０（Ｄ）に示すトランジスタと同様に、基板とゲート電極としての機
能を有する導電層の間に絶縁層を設けてもよい。
導電層４０１ａ乃至導電層４０１ｄとしては、例えばモリブデン、チタン、クロム、タン
タル、タングステン、アルミニウム、銅、ネオジム、若しくはスカンジウムなどの金属材
料、又はこれらを主成分とする合金材料の層を用いることができる。また、導電層４０１
ａ乃至導電層４０１ｄの形成に適用可能な材料の層の積層により、導電層４０１ａ乃至導
電層４０１ｄを構成することもできる。
絶縁層４０２ａ乃至絶縁層４０２ｄとしては、例えば酸化シリコン層、窒化シリコン層、
酸化窒化シリコン層、窒化酸化シリコン層、酸化アルミニウム層、窒化アルミニウム層、
酸化窒化アルミニウム層、窒化酸化アルミニウム層、又は酸化ハフニウム層を用いること
ができる。また、絶縁層４０２ａ乃至絶縁層４０２ｄに適用可能な材料の層の積層により
絶縁層４０２ａ乃至絶縁層４０２ｄを構成することもできる。絶縁層４０２ａ乃至絶縁層
４０２ｄに適用可能な材料の層は、例えばプラズマＣＶＤ法又はスパッタリング法などを
用いて形成される。例えば、プラズマＣＶＤ法により窒化シリコン層を形成し、プラズマ
ＣＶＤ法により窒化シリコン層の上に酸化シリコン層を形成することにより絶縁層４０２
ａ乃至絶縁層４０２ｄを構成することができる。
酸化物半導体層４０３ａ乃至酸化物半導体層４０３ｄに適用可能な酸化物半導体としては
、例えば四元系金属酸化物、三元系金属酸化物、又は二元系金属酸化物などが挙げられる
。四元系金属酸化物としては、例えばＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物などが挙
げられる。三元系金属酸化物としては、例えばＩｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物、Ｉｎ
−Ｓｎ−Ｚｎ−Ｏ系金属酸化物、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系金属酸化物、Ｓｎ−Ｇａ−Ｚｎ
−Ｏ系金属酸化物、Ａｌ−Ｇａ−Ｚｎ−Ｏ系金属酸化物、又はＳｎ−Ａｌ−Ｚｎ−Ｏ系金
属酸化物などが挙げられる。二元系金属酸化物としては、Ｉｎ−Ｚｎ−Ｏ系金属酸化物、
Ｓｎ−Ｚｎ−Ｏ系金属酸化物、Ａｌ−Ｚｎ−Ｏ系金属酸化物、Ｚｎ−Ｍｇ−Ｏ系金属酸化
物、Ｓｎ−Ｍｇ−Ｏ系金属酸化物、Ｉｎ−Ｍｇ−Ｏ系金属酸化物、又はＩｎ−Ｓｎ−Ｏ系
金属酸化物などが挙げられる。また、酸化物半導体としては、Ｉｎ−Ｏ系金属酸化物、Ｓ
ｎ−Ｏ系金属酸化物、又はＺｎ−Ｏ系金属酸化物などが挙げられる。また、上記酸化物半
導体としては、上記酸化物半導体として適用可能な金属酸化物とＳｉＯ２を含む酸化物を
用いることもできる。また、例えばＩｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物とは、少なくとも
ＩｎとＧａとＺｎを含む酸化物であり、その組成比に特に制限はない。また、Ｉｎ−Ｇａ
−Ｚｎ−Ｏ系金属酸化物にＩｎとＧａとＺｎ以外の元素が含まれていてもよい。
また、酸化物半導体層４０３ａ乃至酸化物半導体層４０３ｄに適用可能な酸化物半導体と
しては、化学式ＩｎＭＯ３（ＺｎＯ）ｍ（ｍは０より大きい数）で表記される金属酸化物
も挙げられる。ここで、Ｍは、Ｇａ、Ａｌ、Ｍｎ及びＣｏから選ばれた一つ又は複数の金
属元素を示す。Ｍとしては、例えばＧａ、Ｇａ及びＡｌ、Ｇａ及びＭｎ、又はＧａ及びＣ
ｏなどがある。
導電層４０５ａ乃至導電層４０５ｄ及び導電層４０６ａ乃至導電層４０６ｄとしては、例
えばアルミニウム、クロム、銅、タンタル、チタン、モリブデン、若しくはタングステン
などの金属材料、又はこれらの金属材料を主成分とする合金材料の層を用いることができ
る。また、導電層４０５ａ乃至導電層４０５ｄ、及び導電層４０６ａ乃至導電層４０６ｄ
に適用可能な材料の層の積層により導電層４０５ａ乃至導電層４０５ｄ、及び導電層４０
６ａ乃至導電層４０６ｄのそれぞれを構成することができる。
例えば、アルミニウム又は銅の金属層と、チタン、モリブデン、又はタングステンなどの
高融点金属層との積層により導電層４０５ａ乃至導電層４０５ｄ及び導電層４０６ａ乃至
導電層４０６ｄを構成することができる。また、複数の高融点金属層の間にアルミニウム
又は銅の金属層が設けられた積層により導電層４０５ａ乃至導電層４０５ｄ、及び導電層
４０６ａ乃至導電層４０６ｄを構成することもできる。また、ヒロックやウィスカーの発
生を防止する元素（Ｓｉ、Ｎｄ、Ｓｃなど）が添加されているアルミニウム層を用いて導
電層４０５ａ乃至導電層４０５ｄ、及び導電層４０６ａ乃至導電層４０６ｄを構成するこ
とにより、耐熱性を向上させることができる。
また、導電層４０５ａ乃至導電層４０５ｄ及び導電層４０６ａ乃至導電層４０６ｄとして
、導電性の金属酸化物を含む層を用いることもできる。導電性の金属酸化物としては、例
えば酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、酸化
インジウム酸化スズ合金（Ｉｎ２Ｏ３―ＳｎＯ２、ＩＴＯと略記する）、若しくは酸化イ
ンジウム酸化亜鉛合金（Ｉｎ２Ｏ３―ＺｎＯ）、又はこれらの金属酸化物に酸化シリコン
を含むものを用いることができる。
さらに、導電層４０５ａ乃至導電層４０５ｄ及び導電層４０６ａ乃至導電層４０６ｄの形
成に用いられる材料を用いて他の配線を形成してもよい。
絶縁層４２７としては、例えば絶縁層４４７に適用可能な材料の層を用いることができる
。また、絶縁層４２７に適用可能な材料の層の積層により絶縁層４２７を構成することも
できる。
酸化物絶縁層４０７ａ及び酸化物絶縁層４０７ｃとしては、酸化物絶縁層を用いることが
でき、例えば酸化シリコン層などを用いることができる。また、酸化物絶縁層４０７ａ及
び酸化物絶縁層４０７ｃに適用可能な材料の層の積層により酸化物絶縁層４０７ａ及び酸
化物絶縁層４０７ｃを構成することもできる。
保護絶縁層４０９ａ乃至保護絶縁層４０９ｃとしては、例えば無機絶縁層を用いることが
でき、例えば窒化シリコン層、窒化アルミニウム層、窒化酸化シリコン層、又は窒化酸化
アルミニウム層などを用いることができる。また、保護絶縁層４０９ａ乃至保護絶縁層４
０９ｃに適用可能な材料の層の積層により保護絶縁層４０９ａ乃至保護絶縁層４０９ｃを
構成することもできる。
導電層４３１ａ乃至導電層４３１ｄとしては、例えばアルミニウム、クロム、銅、タンタ
ル、チタン、モリブデン、若しくはタングステンなどの金属材料、又はこれらの金属材料
を主成分とする合金材料の層を用いることができる。また、導電層４３１ａ乃至導電層４
３１ｄとしては、導電性の金属酸化物を含む層を用いることもできる。導電性の金属酸化
物としては、例えば酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（
ＺｎＯ）、酸化インジウム酸化スズ合金（Ｉｎ２Ｏ３―ＳｎＯ２、ＩＴＯと略記する）、
若しくは酸化インジウム酸化亜鉛合金（Ｉｎ２Ｏ３―ＺｎＯ）、又はこれらの金属酸化物
に酸化シリコンを含むものを用いることができる。また、導電層４３１ａ乃至導電層４３
１ｄに適用可能な材料の層の積層により導電層４３１ａ乃至導電層４３１ｄをそれぞれ構
成することもできる。
なお、上記実施の形態に示す半導体回路又は表示装置は、本実施の形態のトランジスタに
起因する表面凹凸を低減するために、トランジスタの上（酸化物絶縁層又は保護絶縁層を
有する場合には酸化物絶縁層又は保護絶縁層を介してトランジスタの上）に平坦化絶縁層
を有する構成にすることもできる。平坦化絶縁層としては、ポリイミド、アクリル、ベン
ゾシクロブテン、などの有機材料の層を用いることができる。また平坦化絶縁層としては
、低誘電率材料（ｌｏｗ−ｋ材料ともいう）の層を用いることもできる。また、平坦化絶
縁層に適用可能な材料の層の積層により平坦化絶縁層を構成することもできる。
さらに、本実施の形態のトランジスタの作製方法の一例として、図１０（Ａ）及び図１１
（Ａ）に示すトランジスタの作製方法の一例について、図１２（Ａ）、図１２（Ｂ）、図
１２（Ｃ）、図１３（Ａ）、図１３（Ｂ）、及び図１３（Ｃ）を用いて説明する。図１２
（Ａ）乃至図１２（Ｃ）及び図１３（Ａ）乃至図１３（Ｃ）は、図１０（Ａ）及び図１１
（Ａ）に示すトランジスタの作製方法の一例を示す断面模式図である。
まず、基板４００ａを準備し、基板４００ａの上に第１の導電膜を形成する。
なお、基板４００ａの一例としてガラス基板を用いる。
また、第１の導電膜としては、例えばモリブデン、チタン、クロム、タンタル、タングス
テン、アルミニウム、銅、ネオジム、若しくはスカンジウムなどの金属材料、又はこれら
を主成分とする合金材料の膜を用いることができる。また、第１の導電膜に適用可能な材
料の膜の積層膜により、第１の導電膜を構成することもできる。
次に、第１のフォトリソグラフィ工程により第１の導電膜の上に第１のレジストマスクを
形成し、第１のレジストマスクを用いて選択的に第１の導電膜のエッチングを行うことに
より導電層４０１ａを形成し、第１のレジストマスクを除去する。
なお、本実施の形態において、インクジェット法を用いてレジストマスクを形成してもよ
い。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製
造コストを低減できる。
また、フォトリソグラフィ工程で用いるフォトマスク数及び工程数を削減するために、多
階調マスクによって形成されたレジストマスクを用いてエッチングを行ってもよい。多階
調マスクは、透過した光が複数の強度となる露光マスクである。多階調マスクを用いて形
成したレジストマスクは複数の膜厚を有する形状となり、エッチングを行うことでさらに
形状を変形させることができるため、異なるパターンに加工する複数のエッチング工程に
用いることができる。よって、一枚の多階調マスクによって、少なくとも二種類以上の異
なるパターンに対応するレジストマスクを形成することができる。よって、露光マスク数
を削減することができ、対応するフォトリソグラフィ工程も削減できるため、製造工程を
簡略にすることができる。
次に、導電層４０１ａの上に絶縁層４０２ａを形成する。
例えば、高密度プラズマＣＶＤ法を用いて絶縁層４０２ａを形成することができる。例え
ば、μ波（例えば、周波数２．４５ＧＨｚのμ波）を用いた高密度プラズマＣＶＤ法は、
緻密で絶縁耐圧の高い高品質な絶縁層を形成できるため、好ましい。高密度プラズマＣＶ
Ｄ法を用いて形成した高品質な絶縁層と酸化物半導体層が接することにより、界面準位が
低減し、界面特性を良好にすることができる。
また、スパッタリング法やプラズマＣＶＤ法など、他の方法を用いて絶縁層４０２ａを形
成することもできる。また、絶縁層４０２ａの形成後に熱処理を行ってもよい。上記熱処
理を行うことにより、絶縁層４０２ａの質、酸化物半導体との界面特性を改質させること
ができる。
次に、絶縁層４０２ａの上に膜厚２ｎｍ以上２００ｎｍ以下、好ましくは５ｎｍ以上３０
ｎｍ以下の酸化物半導体膜５３０を形成する。例えば、スパッタリング法を用いて酸化物
半導体膜５３０を形成することができる。
なお、酸化物半導体膜５３０を形成する前に、アルゴンガスを導入してプラズマを発生さ
せる逆スパッタを行い、絶縁層４０２ａの表面に付着している粉状物質（パーティクル、
ごみともいう）を除去することが好ましい。逆スパッタとは、ターゲット側に電圧を印加
せずに、アルゴン雰囲気下で基板側にＲＦ電源を用いて電圧を印加し、基板近傍にプラズ
マを形成して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウム
、酸素などを用いてもよい。
例えば、酸化物半導体層４０３ａに適用可能な酸化物半導体材料を用いて酸化物半導体膜
５３０を形成することができる。本実施の形態では、一例としてＩｎ−Ｇａ−Ｚｎ−Ｏ系
酸化物ターゲットを用いてスパッタリング法により酸化物半導体膜５３０を形成する。こ
の段階での断面模式図が図１２（Ａ）に相当する。また、希ガス（代表的にはアルゴン）
雰囲気下、酸素雰囲気下、又は希ガスと酸素の混合雰囲気下において、スパッタリング法
により酸化物半導体膜５３０を形成することもできる。
スパッタリング法を用いて酸化物半導体膜５３０を作製するためのターゲットとしては、
例えば、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ数比］の組成比である酸
化物ターゲットを用いることができる。また、上記に示すターゲットに限定されず、例え
ば、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比］の組成比である酸化物
ターゲットを用いてもよい。また、作製される酸化物ターゲットの全体の体積に対して全
体の体積から空隙などが占める空間を除いた部分の体積の割合（充填率ともいう）は、９
０％以上１００％以下、好ましくは９５％以上９９．９％以下である。充填率の高い金属
酸化物ターゲットを用いることにより形成した酸化物半導体膜は、緻密な膜となる。
なお、酸化物半導体膜５３０を形成する際に用いるスパッタリングガスとしては、例えば
水素、水、水酸基、又は水素化物などの不純物が除去された高純度ガスを用いることが好
ましい。
また、酸化物半導体膜５３０を形成する前に、スパッタリング装置の予備加熱室で導電層
４０１ａが形成された基板４００ａ、又は導電層４０１ａ及び絶縁層４０２ａが形成され
た基板４００ａを予備加熱し、基板４００ａに吸着した水素、水分などの不純物を脱離し
排気することが好ましい。該予備加熱により、絶縁層４０２ａ及び酸化物半導体膜５３０
への水素、水酸基、及び水分の侵入を抑制することができる。また、予備加熱室に設ける
排気手段としては、クライオポンプを用いることが好ましい。また、この予備加熱の処理
は省略することもできる。また、酸化物絶縁層４０７ａの成膜前に、導電層４０５ａ及び
導電層４０６ａまで形成した基板４００ａにも同様に該予備加熱を行ってもよい。
また、スパッタリング法を用いて酸化物半導体膜５３０を形成する場合、減圧状態に保持
された成膜室内に基板４００ａを保持し、基板温度を１００℃以上６００℃以下、好まし
くは２００℃以上４００℃以下とする。基板４００ａを加熱することにより、形成する酸
化物半導体膜５３０に含まれる不純物濃度を低減することができる。また、スパッタリン
グによる酸化物半導体膜５３０の損傷が軽減する。そして、成膜室内の残留水分を除去し
つつ水素及び水分が除去されたスパッタリングガスを導入し、上記ターゲットを用いて絶
縁層４０２ａの上に酸化物半導体膜５３０を成膜する。
成膜室内の残留水分を除去するためには、吸着型の真空ポンプ、例えば、クライオポンプ
、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手
段としては、ターボポンプにコールドトラップを加えたものであってもよい。クライオポ
ンプを用いて排気した成膜室は、例えば、水素原子、水素原子を含む化合物（水など）、
より好ましくは水素原子及び炭素原子を含む化合物などが排気されるため、クライオポン
プを用いることにより、当該成膜室で形成した酸化物半導体膜５３０に含まれる不純物の
濃度を低減することができる。
成膜条件の一例としては、基板とターゲットの間との距離を１００ｍｍ、圧力０．６Ｐａ
、直流（ＤＣ）電源０．５ｋＷ、酸素（酸素流量比率１００％）雰囲気下の条件が適用さ
れる。なお、パルス直流電源を用いると、成膜時に発生する粉状物質が軽減でき、膜厚分
布も均一となる。
次に、第２のフォトリソグラフィ工程により酸化物半導体膜５３０の上に第２のレジスト
マスクを形成し、第２のレジストマスクを用いて選択的に酸化物半導体膜５３０のエッチ
ングを行うことにより、酸化物半導体膜５３０を島状の酸化物半導体層に加工し、第２の
レジストマスクを除去する。
なお、絶縁層４０２ａにコンタクトホールを形成する場合、酸化物半導体膜５３０を島状
の酸化物半導体層に加工する際に該コンタクトホールを形成することもできる。
例えば、ドライエッチング、ウェットエッチング、又はドライエッチング及びウェットエ
ッチングの両方を用いて酸化物半導体膜５３０のエッチングを行うことができる。例えば
、酸化物半導体膜５３０のウェットエッチングに用いるエッチング液としては、燐酸と酢
酸と硝酸を混ぜた溶液などを用いることができる。また、ＩＴＯ０７Ｎ（関東化学社製）
を用いてもよい。
次に、酸化物半導体層に第１の加熱処理を行う。この第１の加熱処理によって酸化物半導
体層の脱水化又は脱水素化を行うことができる。第１の加熱処理の温度は、４００℃以上
７５０℃以下、又は４００℃以上基板の歪み点未満とする。ここでは、加熱処理装置の一
つである電気炉に基板を導入し、酸化物半導体層に対して窒素雰囲気下４５０℃において
１時間の加熱処理を行った後、大気に触れることなく、酸化物半導体層への水や水素の再
混入を防ぎ、酸化物半導体層４０３ａを得る（図１２（Ｂ）参照。）。
なお、加熱処理装置は、電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導又は熱
輻射により被処理物を加熱する装置を備えていてもよい。加熱処理装置としては、例えば
ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置又はＬＲＴＡ（Ｌ
ａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置などのＲＴＡ（Ｒａｐｉｄ
Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、例えばハ
ロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、
高圧ナトリウムランプ、又は高圧水銀ランプなどのランプから発する光（電磁波）の輻射
により、被処理物を加熱する装置である。また、ＧＲＴＡ装置は、高温のガスを用いて加
熱処理を行う装置である。高温のガスとしては、例えばアルゴンなどの希ガス、又は窒素
のような、加熱処理によって被処理物と反応しない不活性気体を用いることができる。
例えば、第１の加熱処理として、６５０℃〜７００℃に加熱した不活性ガス中に基板を移
動させて入れ、数分間加熱した後、基板を移動させて加熱した不活性ガス中から出す方式
のＧＲＴＡを行ってもよい。
なお、第１の加熱処理においては、窒素、又はヘリウム、ネオン、アルゴンなどの希ガス
に、水、水素などが含まれないことが好ましい。また、加熱処理装置に導入する窒素、又
はヘリウム、ネオン、若しくはアルゴンなどの希ガスの純度を、６Ｎ（９９．９９９９％
）以上、好ましくは７Ｎ（９９．９９９９９％）以上、すなわち不純物濃度を１ｐｐｍ以
下、好ましくは０．１ｐｐｍ以下とすることが好ましい。
また、第１の加熱処理で酸化物半導体層を加熱した後、第１の加熱処理を行った炉と同じ
炉に高純度の酸素ガス、高純度のＮ２Ｏガス、又は超乾燥エア（露点が−４０℃以下、好
ましくは−６０℃以下の雰囲気）を導入してもよい。このとき酸素ガス又はＮ２Ｏガスは
、水、水素などを含まないことが好ましい。また、加熱処理装置に導入する酸素ガス又は
Ｎ２Ｏガスの純度を、６Ｎ以上、好ましくは７Ｎ以上、すなわち、酸素ガス又はＮ２Ｏガ
ス中の不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下とすることが好ましい。
酸素ガス又はＮ２Ｏガスの作用により、脱水化又は脱水素化処理による不純物の排除工程
によって同時に減少してしまった酸素を供給することによって、酸化物半導体層４０３ａ
を高純度化させる。
また、島状の酸化物半導体層に加工する前の酸化物半導体膜５３０に第１の加熱処理を行
うこともできる。その場合には、第１の加熱処理後に加熱装置から基板を取り出し、島状
の酸化物半導体層に加工する。
また、上記以外にも、酸化物半導体層形成後であれば、酸化物半導体層４０３ａの上に導
電層４０５ａ及び導電層４０６ａを形成した後、又は導電層４０５ａ及び導電層４０６ａ
の上に酸化物絶縁層４０７ａを形成した後に第１の加熱処理を行ってもよい。
また、絶縁層４０２ａにコンタクトホールを形成する場合、第１の加熱処理を行う前にコ
ンタクトホールを形成してもよい。
また、酸化物半導体膜を２回に分けて成膜し、２回に分けて加熱処理を行うことで、下地
部材の材料が、酸化物、窒化物、金属など材料を問わず、膜厚の厚い結晶領域（単結晶領
域）、すなわち、膜表面に垂直にｃ軸配向した結晶領域を有する膜を用いて酸化物半導体
層を形成してもよい。例えば、膜厚が３ｎｍ以上１５ｎｍ以下の第１の酸化物半導体膜を
成膜し、さらに第１の加熱処理として、窒素、酸素、希ガス、又は乾燥エアの雰囲気下で
４５０℃以上８５０℃以下、好ましくは５５０℃以上７５０℃以下の加熱処理を行い、表
面を含む領域に結晶領域（板状結晶を含む）を有する第１の酸化物半導体膜を形成する。
そして、第１の酸化物半導体膜よりも厚い第２の酸化物半導体膜を形成し、さらに第２の
加熱処理として、４５０℃以上８５０℃以下、好ましくは６００℃以上７００℃以下の加
熱処理を行い、第１の酸化物半導体膜を結晶成長の種として、第１の酸化物半導体膜から
第２の酸化物半導体膜にかけて上方に向かって結晶成長させ、第２の酸化物半導体膜の全
体を結晶化させ、結果として膜厚の厚い結晶領域を有する酸化物半導体膜を用いて酸化物
半導体層４０３ａを形成してもよい。
次に、絶縁層４０２ａ及び酸化物半導体層４０３ａの上に第２の導電膜を形成する。
第２の導電膜としては、例えばアルミニウム、クロム、銅、タンタル、チタン、モリブデ
ン、若しくはタングステンなどの金属材料、又はこれらの金属材料を主成分とする合金材
料の膜を用いることができる。また、第２の導電膜に適用可能な膜の積層膜により第２の
導電膜を形成することができる。
次に、第３のフォトリソグラフィ工程により第３の導電膜の上に第３のレジストマスクを
形成し、第３のレジストマスクを用いて選択的にエッチングを行って導電層４０５ａ及び
導電層４０６ａを形成した後、第３のレジストマスクを除去する（図１２（Ｃ）参照。）
。
なお、導電層４０５ａ及び導電層４０６ａを形成する際に、第３の導電膜を用いて他の配
線を形成することもできる。
また、第３のレジストマスク形成時の露光として、紫外線やＫｒＦレーザ光やＡｒＦレー
ザ光を用いることが好ましい。酸化物半導体層４０３ａの上の導電層４０５ａの下端部と
導電層４０６ａの下端部との間隔幅により、後に形成されるトランジスタのチャネル長Ｌ
が決定される。なお、チャネル長Ｌ＝２５ｎｍ未満の露光を行う場合には、数ｎｍ〜数１
０ｎｍと極めて波長が短い超紫外線（Ｅｘｔｒｅｍｅ Ｕｌｔｒａｖｉｏｌｅｔ）を用い
て第３のレジストマスクの形成の際に露光を行うとよい。超紫外線による露光は、解像度
が高く焦点深度も大きい。従って、後に形成されるトランジスタのチャネル長Ｌを１０ｎ
ｍ以上１０００ｎｍ以下とすることも可能である。上記露光を用いて形成されたトランジ
スタを用いることにより、回路の動作速度を速くすることでき、さらに上記トランジスタ
のオフ電流は、極めて少ないため、回路の消費電力を低減することもできる。
なお、第２の導電膜のエッチングを行う場合、エッチングによる酸化物半導体層４０３ａ
の分断を抑制するために、エッチング条件を最適化することが好ましい。しかしながら、
第２の導電膜のみエッチングが行われ、酸化物半導体層４０３ａは、全くエッチングが行
われないという条件を得ることは難しく、第２の導電膜のエッチングの際に酸化物半導体
層４０３ａは一部のみエッチングが行われ、溝部（凹部）を有する酸化物半導体層４０３
ａとなることもある。
本実施の形態では、第２の導電膜の一例としてチタン膜を用い、酸化物半導体層４０３ａ
の一例としてＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体を用いるため、エッチャントとしてア
ンモニア過水（アンモニア、水、過酸化水素水の混合液）を用いる。
次に、酸化物半導体層４０３ａ、導電層４０５ａ、及び導電層４０６ａの上に酸化物絶縁
層４０７ａを形成する。このとき酸化物絶縁層４０７ａは、酸化物半導体層４０３ａの上
面の一部に接する。
酸化物絶縁層４０７ａは、少なくとも１ｎｍ以上の膜厚とし、スパッタリング法など、酸
化物絶縁層４０７ａに水又は水素などの不純物が混入しない方法を適宜用いて形成するこ
とができる。酸化物絶縁層４０７ａに水素が混入すると、該水素の酸化物半導体層への侵
入又は該水素による酸化物半導体層中の酸素の引き抜きにより、酸化物半導体層のバック
チャネルが低抵抗化（Ｎ型化）し、寄生チャネルが形成されるおそれがある。よって、酸
化物絶縁層４０７ａができるだけ水素を含まない層になるように、酸化物絶縁層４０７ａ
の作製方法として水素を用いない方法を用いることは重要である。
本実施の形態では、酸化物絶縁層４０７ａの一例として、スパッタリング法を用いて膜厚
２００ｎｍの酸化シリコン膜を形成する。成膜時の基板温度は、室温以上３００℃以下と
すればよく、本実施の形態では一例として１００℃とする。酸化シリコン膜のスパッタリ
ング法による成膜は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、又は希ガ
スと酸素の混合雰囲気下において行うことができる。
また、酸化物絶縁層４０７ａを形成するためのターゲットとしては、例えば酸化シリコン
ターゲット又はシリコンターゲットなどを用いることができる。例えば、シリコンターゲ
ットを用いて、酸素を含む雰囲気下でスパッタリング法により酸化シリコン膜を形成する
ことができる。
また、酸化物絶縁層４０７ａの形成に用いられる成膜室内の残留水分を除去するためには
、例えば吸着型の真空ポンプ（クライオポンプなど）を用いることが好ましい。クライオ
ポンプを用いて成膜室内の残留水分を除去することにより、酸化物絶縁層４０７ａに含ま
れる不純物濃度を低減できる。また、酸化物絶縁層４０７ａの形成に用いられる成膜室内
の残留水分を除去するための排気手段としては、例えばターボポンプにコールドトラップ
を加えたものを用いることもできる。
また、酸化物絶縁層４０７ａを形成する際に用いるスパッタリングガスは、例えば水素、
水、水酸基、又は水素化物などの不純物が除去された高純度ガスを用いることが好ましい
。
また、酸化物絶縁層４０７ａを形成する前にＮ２Ｏ、Ｎ２、又はＡｒなどのガスを用いた
プラズマ処理を行い、露出している酸化物半導体層４０３ａの表面に付着した吸着水など
を除去してもよい。プラズマ処理を行った場合、大気に触れることなく、酸化物半導体層
４０３ａの上面の一部に接する酸化物絶縁層４０７ａを形成することが好ましい。
さらに、不活性ガス雰囲気下、又は酸素ガス雰囲気下で第２の加熱処理（好ましくは２０
０℃以上４００℃以下、例えば２５０℃以上３５０℃以下）を行うこともできる。例えば
、第２の加熱処理として、窒素雰囲気下で２５０℃、１時間の加熱処理を行う。第２の加
熱処理を行うと、酸化物半導体層４０３ａの上面の一部が酸化物絶縁層４０７ａと接した
状態で加熱される。
以上の工程を経ることによって、酸化物半導体膜に対して第１の加熱処理を行って水素、
水分、水酸基、又は水素化物（水素化合物ともいう）などの不純物を酸化物半導体層から
意図的に排除し、且つ酸素を酸化物半導体層に供給することができる。よって、酸化物半
導体層は高純度化する。
以上の工程でトランジスタが形成される（図１３（Ａ）参照）。
また、酸化物絶縁層４０７ａとして欠陥を多く含む酸化シリコン層を用いると、酸化シリ
コン層形成後の加熱処理によって酸化物半導体層４０３ａ中に含まれる水素、水分、水酸
基、又は水素化物などの不純物を酸化物絶縁層４０７ａに拡散させ、酸化物半導体層４０
３ａ中に含まれる該不純物をより低減させる効果を奏する。
酸化物絶縁層４０７ａの上にさらに保護絶縁層４０９ａを形成してもよい。例えば、ＲＦ
スパッタリング法を用いて窒化シリコン膜を形成する。ＲＦスパッタリング法は、量産性
がよいため、保護絶縁層４０９ａの成膜方法として好ましい。本実施の形態では、一例と
して窒化シリコン膜を形成することにより保護絶縁層４０９ａを形成する（図１３（Ｂ）
参照）。
本実施の形態では、酸化物絶縁層４０７ａまで形成された基板４００ａを１００℃〜４０
０℃の温度に加熱し、水素及び水分が除去された高純度窒素を含むスパッタリングガスを
導入し、シリコン半導体のターゲットを用いて窒化シリコン膜を形成することで保護絶縁
層４０９ａを形成する。この場合においても、酸化物絶縁層４０７ａと同様に、処理室内
の残留水分を除去しつつ保護絶縁層４０９ａを成膜することが好ましい。
保護絶縁層４０９ａの形成後、さらに大気中、１００℃以上２００℃以下、１時間以上３
０時間以下での加熱処理を行ってもよい。この加熱処理は一定の加熱温度を保持して加熱
してもよいし、室温から、１００℃以上２００℃の加熱温度への昇温と、加熱温度から室
温までの降温を複数回くりかえして行ってもよい。以上が図１０（Ａ）に示すトランジス
タの作製方法の一例である。
さらに、図１１（Ａ）に示すトランジスタを形成する場合には、保護絶縁層４０９ａの上
に第４の導電膜を形成する。
第４の導電膜としては、例えばアルミニウム、クロム、銅、タンタル、チタン、モリブデ
ン、若しくはタングステンなどの金属材料、又はこれらの金属材料を主成分とする合金材
料の膜を用いることができる。また、第４の導電膜としては、導電性の金属酸化物を含む
膜を用いることもできる。導電性の金属酸化物としては、例えば酸化インジウム（Ｉｎ２
Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、酸化インジウム酸化スズ合金（Ｉ
ｎ２Ｏ３―ＳｎＯ２、ＩＴＯと略記する）、若しくは酸化インジウム酸化亜鉛合金（Ｉｎ
２Ｏ３―ＺｎＯ）、又はこれらの金属酸化物に酸化シリコンを含むものを用いることがで
きる。また、第４の導電膜に適用可能な材料の膜の積層膜により第４の導電膜を形成する
ことができる。
次に第４のフォトリソグラフィ工程により第４の導電膜の上に第４のレジストマスクを形
成し、第４のレジストマスクを用いて選択的にエッチングを行って導電層４３１ａを形成
した後、第４のレジストマスクを除去する（図１３（Ｃ）参照）。以上が図１１（Ａ）に
示すトランジスタの作製方法の一例である。
また、図１０（Ｄ）に示すトランジスタの作製方法の一例について図１４（Ａ）、図１４
（Ｂ）、図１４（Ｃ）、及び図１４（Ｄ）を用いて説明する。図１４（Ａ）乃至図１４（
Ｄ）は、図１０（Ｄ）に示すトランジスタの作製方法の一例を示す断面模式図である。
まず、基板４００ｄを準備し、基板４００ｄの上に絶縁層４４７を形成する。
なお、基板４００ｄの一例としてガラス基板を用いる。
また、例えばプラズマＣＶＤ法又はスパッタリング法などを用いて絶縁層４４７を形成す
ることができる。例えばスパッタリング法を用いて絶縁層４４７を形成することより、絶
縁層４４７中の水素濃度を低減することができる。
さらに、上記方法のいずれかを用いて絶縁層４４７を形成する場合において、処理室内の
残留水分を除去しつつ絶縁層４４７を形成することが好ましい。絶縁層４４７に水素、水
酸基又は水分が含まれないようにするためである。
なお、処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いることが好ま
しい。吸着型の真空ポンプとしては、例えばクライオポンプ、イオンポンプ、又はチタン
サブリメーションポンプを用いることが好ましい。また、排気手段としては、例えばター
ボポンプにコールドトラップを加えたものを用いることができる。クライオポンプを用い
て排気した成膜室では、例えば、水素原子又は水素原子を有する化合物（水など）が排気
されるため、当該成膜室で成膜することにより、形成される絶縁層４４７に含まれる不純
物（特に水素）の濃度を低減できる。
なお、絶縁層４４７を形成する場合、基板４００ｄを加熱してもよい。
例えば、絶縁層４４７として窒化シリコン層と酸化シリコン層との積層を形成する場合、
同じ処理室において共通のシリコンターゲットを用いて窒化シリコン層と酸化シリコン層
を形成することができる。先に窒素を含むスパッタリングガスを導入して、処理室内に装
着されたシリコンターゲットを用いて窒化シリコン層を形成し、次にスパッタリングガス
を酸素を含むスパッタリングガスに切り替え、同じシリコンターゲットを用いて酸化シリ
コン層を形成する。これにより窒化シリコン層と酸化シリコン層とを大気に曝露せずに連
続して形成することができるため、窒化シリコン層表面に水素や水分などの不純物の吸着
を防止することができる。
次に、絶縁層４４７の上に、膜厚２ｎｍ以上２００ｎｍ以下の酸化物半導体膜を形成する
。
なお、酸化物半導体膜に水素、水酸基及び水分がなるべく含まれないようにするために、
成膜の前処理として、絶縁層４４７が形成された基板４００ｄをスパッタリング装置の予
備加熱室で予備加熱し、基板４００ｄに吸着した水素、水分などの不純物を脱離させ、排
気させることが好ましい。なお、予備加熱室に設ける排気手段としては、例えばクライオ
ポンプが好ましい。なお、この予備加熱の処理は省略することもできる。
なお、酸化物半導体膜を形成する前に、アルゴンガスを導入してプラズマを発生させる逆
スパッタを行ってもよい。
例えば、酸化物半導体層４０３ｄに適用可能な酸化物半導体材料を用いて該酸化物半導体
膜を形成することができる。本実施の形態では、一例としてＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化
物ターゲットを用いてスパッタリング法により酸化物半導体膜を形成する。また、希ガス
（代表的にはアルゴン）雰囲気下、酸素雰囲気下、又は希ガスと酸素の混合雰囲気下にお
いて、スパッタリング法により酸化物半導体膜を形成することができる。
スパッタリング法を用いて酸化物半導体膜を作製するためのターゲットとしては、例えば
、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ数比］の組成比である酸化物タ
ーゲットを用いることができる。また、上記に示すターゲットに限定されず、例えば、Ｉ
ｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比］の組成比である酸化物ターゲ
ットを用いてもよい。また、作製される酸化物ターゲットの全体の体積に対して全体の体
積から空隙などが占める空間を除いた部分の体積の割合（充填率ともいう）は、９０％以
上１００％以下、好ましくは９５％以上９９．９％以下である。充填率の高い金属酸化物
ターゲットを用いることにより形成した酸化物半導体膜は、緻密な膜となる。
なお、酸化物半導体膜を成膜する際に用いるスパッタリングガスとしては、例えば水素、
水、水酸基、又は水素化物などの不純物が除去された高純度ガスを用いることが好ましい
。
本実施の形態では、一例として、減圧状態に保持された処理室内に基板を保持し、処理室
内の残留水分を除去しつつ水素及び水分が除去されたスパッタガスを導入し、金属酸化物
をターゲットとして基板４００ｄの上に酸化物半導体膜を形成する。処理室内の残留水分
を除去するためには、吸着型の真空ポンプを用いることが好ましい。吸着型の真空ポンプ
としては、例えば、クライオポンプ、イオンポンプ、又はチタンサブリメーションポンプ
を用いることが好ましい。また、排気手段としては、ターボポンプにコールドトラップを
加えたものを用いることができる。クライオポンプを用いて排気した成膜室は、例えば、
水素原子、水（Ｈ２Ｏ）など水素原子を含む化合物（より好ましくは炭素原子を含む化合
物も）等が排気されるため、当該成膜室で成膜することにより、酸化物半導体膜に含まれ
る不純物の濃度を低減できる。また、酸化物半導体膜形成時に基板を加熱してもよい。
成膜条件の一例としては、基板とターゲットの間との距離を６０ｍｍ、圧力０．４Ｐａ、
直流（ＤＣ）電源０．５ｋＷ、酸素及びアルゴン（酸素流量１５ｓｃｃｍ：アルゴン流量
３０ｓｃｃｍ）雰囲気下の条件が適用される。なお、パルス直流電源を用いると、成膜時
に発生する粉状物質が軽減でき、膜厚分布も均一となる。
次に、第１のフォトリソグラフィ工程により該酸化物半導体膜の上に第１のレジストマス
クを形成し、第１のレジストマスクを用いて選択的に該酸化物半導体膜のエッチングを行
うことにより、該酸化物半導体膜を島状の酸化物半導体層４０３ｄに加工し、第１のレジ
ストマスクを除去する（図１４（Ａ）参照。）。
例えば、ドライエッチング、ウェットエッチング、又はドライエッチング及びウェットエ
ッチングの両方を用いて酸化物半導体膜のエッチングを行うことができる。例えば、酸化
物半導体膜のウェットエッチングに用いるエッチング液としては、燐酸と酢酸と硝酸を混
ぜた溶液などを用いることができる。また、ＩＴＯ０７Ｎ（関東化学社製）を用いてもよ
い。
次に、酸化物半導体層４０３ｄに第１の加熱処理を行う。第１の加熱処理の温度は、４０
０℃以上７５０℃以下、好ましくは４００℃以上基板の歪み点未満とする。ここでは、加
熱処理装置の一つである電気炉に基板を導入し、酸化物半導体層に対して窒素雰囲気下４
５０℃において１時間の加熱処理を行った後、大気に触れることなく、酸化物半導体層４
０３ｄへの水や水素の再混入を防ぐ。
なお、加熱処理装置は、電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導又は熱
輻射により被処理物を加熱する装置を備えていてもよい。加熱処理装置としては、例えば
ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置又はＬＲＴＡ（Ｌ
ａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置などのＲＴＡ（Ｒａｐｉｄ
Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、例えばハ
ロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、
高圧ナトリウムランプ、又は高圧水銀ランプなどのランプから発する光（電磁波）の輻射
により、被処理物を加熱する装置である。また、ＧＲＴＡ装置は、高温のガスを用いて加
熱処理を行う装置である。高温のガスとしては、例えばアルゴンなどの希ガス、又は窒素
のような、加熱処理によって被処理物と反応しない不活性気体を用いることができる。
例えば、第１の加熱処理として、６５０℃〜７００℃に加熱した不活性ガス中に基板を移
動させて入れ、数分間加熱した後、基板を移動させて加熱した不活性ガス中から出す方式
のＧＲＴＡを行ってもよい。
なお、第１の加熱処理においては、窒素、又はヘリウム、ネオン、アルゴンなどの希ガス
に、水、水素などが含まれないことが好ましい。また、加熱処理装置に導入する窒素、又
はヘリウム、ネオン、若しくはアルゴンなどの希ガスの純度を、６Ｎ（９９．９９９９％
）以上、好ましくは７Ｎ（９９．９９９９９％）以上、すなわち不純物濃度を１ｐｐｍ以
下、好ましくは０．１ｐｐｍ以下とすることが好ましい。
また、第１の加熱処理で酸化物半導体層４０３ｄを加熱した後、第１の加熱処理を行った
炉と同じ炉に高純度の酸素ガス、高純度のＮ２Ｏガス、又は超乾燥エア（露点が−４０℃
以下、好ましくは−６０℃以下の雰囲気）を導入してもよい。このとき酸素ガス又はＮ２
Ｏガスは、水、水素などを含まないことが好ましい。また、加熱処理装置に導入する酸素
ガス又はＮ２Ｏガスの純度を、６Ｎ以上、好ましくは７Ｎ以上、すなわち、酸素ガス又は
Ｎ２Ｏガス中の不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下とすることが好
ましい。酸素ガス又はＮ２Ｏガスの作用により、脱水化又は脱水素化処理による不純物の
排除工程によって同時に減少してしまった酸素を供給することによって、酸化物半導体層
４０３ｄを高純度化させる。
また、島状の酸化物半導体層４０３ｄに加工する前の酸化物半導体膜に第１の加熱処理を
行うこともできる。その場合には、第１の加熱処理後に加熱装置から基板を取り出し、島
状の酸化物半導体層４０３ｄに加工する。
また、上記以外にも、酸化物半導体層４０３ｄ形成後であれば、酸化物半導体層４０３ｄ
の上に導電層４０５ｄ及び導電層４０６ｄを形成した後、又は導電層４０５ｄ及び導電層
４０６ｄの上に絶縁層４０２ｄを形成した後に第１の加熱処理を行ってもよい。
また、酸化物半導体膜を２回に分けて成膜し、２回に分けて加熱処理を行うことで、下地
部材の材料が、酸化物、窒化物、金属など材料を問わず、膜厚の厚い結晶領域（単結晶領
域）、すなわち、膜表面に垂直にｃ軸配向した結晶領域を有する膜を用いて酸化物半導体
層を形成してもよい。例えば、膜厚が３ｎｍ以上１５ｎｍ以下の第１の酸化物半導体膜を
成膜し、さらに第１の加熱処理として、窒素、酸素、希ガス、又は乾燥エアの雰囲気下で
４５０℃以上８５０℃以下、好ましくは５５０℃以上７５０℃以下の加熱処理を行い、表
面を含む領域に結晶領域（板状結晶を含む）を有する第１の酸化物半導体膜を形成する。
そして、第１の酸化物半導体膜よりも厚い第２の酸化物半導体膜を形成し、さらに第２の
加熱処理として、４５０℃以上８５０℃以下、好ましくは６００℃以上７００℃以下の加
熱処理を行い、第１の酸化物半導体膜を結晶成長の種として、第１の酸化物半導体膜から
第２の酸化物半導体膜にかけて上方に向かって結晶成長させ、第２の酸化物半導体膜の全
体を結晶化させ、結果として膜厚の厚い結晶領域を有する酸化物半導体膜を用いて酸化物
半導体層を形成してもよい。
次に、酸化物半導体層４０３ｄを介して絶縁層４４７の上に第１の導電膜を形成する。
第１の導電膜としては、例えばアルミニウム、クロム、銅、タンタル、チタン、モリブデ
ン、若しくはタングステンなどの金属材料、又はこれらの金属材料を主成分とする合金材
料の膜を用いることができる。また、第１の導電膜に適用可能な材料の膜の積層膜により
第１の導電膜を形成することができる。
次に、第２のフォトリソグラフィ工程により第１の導電膜の上に第２のレジストマスクを
形成し、第２のレジストマスクを用いて選択的にエッチングを行って導電層４０５ｄ及び
導電層４０６ｄを形成した後、第２のレジストマスクを除去する（図１４（Ｂ）参照）。
本実施の形態では、第１の導電膜の一例としてチタン膜を用いる。
なお、第１の導電膜のエッチングの際に、酸化物半導体層４０３ｄが除去されて、その下
の絶縁層４４７が露出しないように、それぞれの材料及びエッチング条件を適宜調節する
。
なお、第１の導電膜のエッチングを行う場合、エッチングによる酸化物半導体層４０３ｄ
の分断を抑制するために、エッチング条件を最適化することが好ましい。しかしながら、
第１の導電膜のみエッチングが行われ、酸化物半導体層４０３ｄは、全くエッチングが行
われないという条件を得ることは難しく、第１の導電膜のエッチングの際に酸化物半導体
層４０３ｄは一部のみエッチングが行われ、溝部（凹部）を有する酸化物半導体層４０３
ｄとなることもある。
また、第２のレジストマスク形成時の露光として、紫外線やＫｒＦレーザ光やＡｒＦレー
ザ光を用いる。酸化物半導体層４０３ｄ上の導電層４０５ｄの下端部と導電層４０６ｄの
下端部との間隔幅によって後に形成されるトランジスタのチャネル長Ｌが決定される。な
お、チャネル長Ｌ＝２５ｎｍ未満の露光を行う場合には、数ｎｍ〜数１０ｎｍと極めて波
長が短い超紫外線（Ｅｘｔｒｅｍｅ Ｕｌｔｒａｖｉｏｌｅｔ）を用いて第３のレジスト
マスクの形成の際に露光を行うとよい。
次に、酸化物半導体層４０３ｄ、導電層４０５ｄ、及び導電層４０６ｄの上に絶縁層４０
２ｄを形成する（図１４（Ｃ）参照）。
例えば、プラズマＣＶＤ法又はスパッタリング法などを用いて絶縁層４０２ｄを形成する
ことができる。例えば、スパッタリング法などを用いて絶縁層４０２ｄを形成することに
より、絶縁層４０２ｄ中の水素濃度を低減することができる。
本実施の形態では、絶縁層４０２ｄの一例として、ＲＦスパッタリング法を用いて、圧力
０．４Ｐａ、高周波電源１．５ｋＷ、酸素及びアルゴン（酸素流量２５ｓｃｃｍ：アルゴ
ン流量２５ｓｃｃｍ＝１：１）雰囲気下で膜厚１００ｎｍの酸化シリコン層を形成する。
次に、絶縁層４０２ｄの上に第２の導電膜を形成する。
第２の導電膜としては、例えばモリブデン、チタン、クロム、タンタル、タングステン、
アルミニウム、銅、ネオジム、若しくはスカンジウムなどの金属材料、又はこれらを主成
分とする合金材料の膜を用いることができる。また、第２の導電膜に適用可能な材料の膜
の積層膜により、第２の導電膜を構成することもできる。
次に、第３のフォトリソグラフィ工程により第２の導電膜の上に第３のレジストマスクを
形成し、第３のレジストマスクを用いて選択的に第２の導電膜のエッチングを行うことに
より導電層４０１ｄを形成し、第３のレジストマスクを除去する（図１４（Ｄ）参照）。
さらに、不活性ガス雰囲気下、又は酸素ガス雰囲気下で第２の加熱処理（好ましくは２０
０℃以上４００℃以下、例えば２５０℃以上３５０℃以下）を行うこともできる。例えば
、第２の加熱処理として、窒素雰囲気下で２５０℃、１時間の加熱処理を行う。
以上の工程を経ることによって、酸化物半導体膜に対して第１の加熱処理を行って水素、
水分、水酸基、又は水素化物（水素化合物ともいう）などの不純物を酸化物半導体層から
意図的に排除し、且つ酸素を酸化物半導体層に供給することができる。よって、酸化物半
導体層は高純度化する。以上が図１０（Ｄ）に示すトランジスタの作製方法の一例である
。
なお、本実施の形態のトランジスタの作製方法の一例として、図１０（Ａ）、図１０（Ｄ
）、及び図１１（Ａ）に示すトランジスタの作製方法の一例を示すが、これに限定されず
、例えば図１０（Ｂ）及び図１０（Ｃ）、並びに図１１（Ｂ）乃至図１１（Ｄ）に示す各
構成要素において、名称が図１０（Ａ）、図１０（Ｄ）、及び図１１（Ａ）に示す各構成
要素と同じであり且つ機能の少なくとも一部が図１０（Ａ）、図１０（Ｄ）、及び図１１
（Ａ）に示す各構成要素と同じであれば、図１０（Ａ）図１０（Ｄ）、及び図１１（Ａ）
に示すトランジスタの作製方法の一例の説明を適宜援用することができる。
以上のように、本実施の形態に示すトランジスタは、チャネル形成層として酸化物半導体
層を有するトランジスタであり、トランジスタに用いられる酸化物半導体層は、熱処理に
より高純度化させることによりＩ型又は実質的にＩ型となった酸化物半導体層である。
また、高純度化された酸化物半導体層は、キャリアの数が極めて少なく（ゼロに近い）、
キャリア濃度は１×１０１４／ｃｍ３未満、好ましくは１×１０１２／ｃｍ３未満、さら
に好ましくは１×１０１１／ｃｍ３未満である。このように酸化物半導体層のキャリアの
数が極めて少ないため、本実施の形態のトランジスタでは、オフ電流を少なくすることが
できる。オフ電流は少なければ少ないほど好ましい。本実施の形態のトランジスタでは、
チャネル幅１μｍあたりのオフ電流を１０ａＡ（１×１０−１７Ａ）以下にすること、さ
らには、チャネル幅１μｍあたりのオフ電流を１ａＡ（１×１０−１８Ａ）以下、さらに
はチャネル幅１μｍあたりのオフ電流を１０ｚＡ（１×１０−２０Ａ）以下、チャネル幅
１μｍあたりのオフ電流を１ｚＡ（１×１０−２１Ａ）以下にすることができる。
また、本実施の形態のトランジスタは、比較的高い電界効果移動度が得られるため、トラ
ンジスタを高速に駆動することができる。
本実施の形態のトランジスタのうち、複数のゲートを有するトランジスタを例えば上記実
施の形態の半導体回路又は表示装置のＡ／Ｄ変換回路における比較回路のトランジスタ（
例えば図３に示すトランジスタ１１２２）に用いることにより、しきい値電圧の制御が可
能なトランジスタを容易に作製することができ、また、オフ状態のときのトランジスタの
リーク電流による比較回路の出力信号の電圧の変動を抑制することができる。
また、本実施の形態のトランジスタを例えば上記実施の形態の半導体回路又は表示装置の
光電変換回路のトランジスタ（例えば図５に示すトランジスタ１１１ｂ）に用いることに
より、オフ状態のときの該トランジスタのリーク電流による、他の素子との接続箇所（例
えば図５に示すノードＮ２１）の電圧の変動を抑制することができる。
また、本実施の形態のトランジスタを上記実施の形態の半導体回路又は表示装置に用いる
ことにより、上記実施の形態の半導体回路又は表示装置における光電変換回路及びＡ／Ｄ
変換回路（少なくとも比較回路）を同一基板上に同一工程で作製することができる。これ
により、光電変換回路からＡ／Ｄ変換回路に入力される信号のノイズを低減することがで
きる。
なお、本実施の形態は、他の実施の形態と適宜組み合わせ又は置き換えを行うことができ
る。
（実施の形態５）
本実施の形態では、上記実施の形態に示す半導体回路に適用可能な複数のトランジスタの
例について説明する。
本実施の形態における上記実施の形態に示す半導体回路に適用可能な複数のトランジスタ
の構造例について、図１５を用いて説明する。図１５は、本実施の形態における複数のト
ランジスタの構造例を示す断面模式図である。なお、図１５では、１つのゲートを有する
トランジスタ及び２つのゲートを有するトランジスタを組み合わせた構造の一例について
示しているが、これに限定されず、全て複数のゲートを有するトランジスタを用いてもよ
い。
図１５に示す複数のトランジスタを有する構造は、１つのゲートを含むトランジスタ６０
１及び２つのゲートを含むトランジスタ６０２を有する構造である。
トランジスタ６０１は、絶縁層６０３を介して基板６００の上に設けられる。
さらに、トランジスタ６０１は、チャネル形成層としての機能を有する半導体層６１１と
、ゲート絶縁層としての機能を有する絶縁層６１７と、ゲート電極としての機能を有する
導電層６１８と、を有する。
半導体層６１１は、絶縁層６０３を介して基板６００の上に設けられ、絶縁層６１７は、
半導体層６１１の上に設けられ、導電層６１８は、絶縁層６１７を介して半導体層６１１
の上に設けられる。
さらに、半導体層６１１は、導電層６１８の下に設けられたチャネル形成領域６１２と、
ソース領域又はドレイン領域となる不純物領域６１３及び不純物領域６１４と、を有する
。なお、チャネル形成領域６１２と不純物領域６１３の間に第１の高抵抗不純物領域を設
け、チャネル形成領域６１２と不純物領域６１４の間に第２の高抵抗不純物領域を設けて
もよい。第１の高抵抗不純物領域及び第２の高抵抗不純物領域は、不純物領域６１３及び
不純物領域６１４より抵抗値の高い領域であり、例えば不純物領域６１３及び不純物領域
６１４よりも低い濃度になるように、Ｎ型又はＰ型の導電性を付与する不純物元素を半導
体層６１１の一部に添加することにより形成される。第１の高抵抗領域及び第２の高抵抗
領域を設けることにより、トランジスタのソース及びドレインの間に印加される電界の集
中を緩和させることができる。
さらに、トランジスタ６０２は、絶縁層６２１、平坦化層としての機能を有する絶縁層６
２２、及び絶縁層６２３を介してトランジスタ６０１の上層に設けられる。トランジスタ
６０２としては、例えば上記実施の形態４に示す複数のゲートを有するトランジスタのい
ずれかを適用することができる。図１５では、トランジスタ６０２の一例として図１１（
Ａ）を用いて説明した構造のトランジスタを示す。
さらに、トランジスタ６０２のソース電極及びドレイン電極のいずれか一方としての機能
を有する導電層６２６は、絶縁層６１７、絶縁層６２１、絶縁層６２２、及び絶縁層６２
３を貫通して設けられた開口部を介して不純物領域６１４に接する。なお、複数の導電層
を介して導電層６２６と不純物領域６１４が接する構造であってもよい。
また、トランジスタ６０２のソース電極及びドレイン電極のいずれか一方としての機能を
有する導電層６２６と同一層に設けられた導電層６２５は、絶縁層６１７、絶縁層６２１
、絶縁層６２２、及び絶縁層６２３を貫通して設けられた開口部を介して不純物領域６１
３に接する。なお、複数の導電層を介して導電層６２５と不純物領域６１３が接する構造
であってもよい。
さらに、トランジスタ６０２において、チャネル形成層としての機能を有する酸化物半導
体層は、上面の一部（上面にソース電極又はドレイン電極となる導電層が設けられていな
い部分）に酸化物絶縁層６２７が接する。また、酸化物絶縁層６２７は、上部に保護絶縁
層６２８が設けられる。さらに、保護絶縁層６２８は、上部にトランジスタ６０２のチャ
ネル形成層としての機能を有する酸化物半導体層と重なる導電層６２９が設けられる。
基板６００としては、例えばガラス基板、セラミック基板、石英基板、プラスチック基板
、又はシリコン基板などを用いることができる。
絶縁層６０３としては、例えば窒化シリコン層、酸化シリコン層、窒化酸化シリコン層、
酸化窒化シリコン層、酸化アルミニウム層、又は酸化窒化アルミニウム層を用いることが
できる。また、絶縁層６０３としては、上記絶縁層６０３に適用可能な材料の層と、例え
ば水素を含有する酸化シリコン層、水素を含有する窒化シリコン層、酸素と水素を含有す
る窒化シリコン層、酸化窒化シリコン層、又は窒化酸化シリコン層との積層などを用いる
ことができる。例えば水素を含有する酸化シリコンとしては、例えば有機シランを用いて
形成される酸化シリコンが好ましい。例えば有機シランを用いて形成された酸化シリコン
膜を用いることによって、基板６００と半導体層６１１との接合を強固にすることができ
るためである。有機シランとしては、例えばテトラエトキシシラン（略称：ＴＥＯＳ 化
学式：Ｓｉ（ＯＣ２Ｈ５）４）、テトラメチルシラン（略称：ＴＭＳ 化学式：Ｓｉ（Ｃ
Ｈ３）４）、テトラメチルシクロテトラシロキサン（略称：ＴＭＣＴＳ）、オクタメチル
シクロテトラシロキサン（略称：ＯＭＣＴＳ）、ヘキサメチルジシラザン（略称：ＨＭＤ
Ｓ）、トリエトキシシラン（化学式：ＳｉＨ（ＯＣ２Ｈ５）３）、トリスジメチルアミノ
シラン（化学式：ＳｉＨ（Ｎ（ＣＨ３）２）３）などのシリコン含有化合物などを用いる
ことができる。
半導体層６１１としては、例えばシリコン及びゲルマニウムのいずれか一つ又は複数など
を含む層を用いることができる。また、半導体層６１１としては、単結晶半導体層、多結
晶半導体層、微結晶半導体層、又は非晶質半導体層を用いることができる。
例えば、半導体層６１１として単結晶半導体層を用いる場合、まず単結晶半導体基板を準
備し、単結晶半導体基板に損傷領域を形成する。例えば、イオン照射により該損傷領域を
形成する。さらに、損傷領域が設けられた単結晶半導体基板と基板６００を絶縁層６０３
を介して貼り合わせた後、損傷領域を劈開面として貼り合わせ基板（単結晶半導体基板及
び基板６００）から単結晶半導体基板の一部を分離させ、その後、基板６００の上に設け
られた残存単結晶半導体領域をエッチングなどにより選択的に除去することにより該単結
晶半導体層を形成することができる。
不純物領域６１３及び不純物領域６１４は、Ｎ型又はＰ型の導電性を付与する不純物元素
を含む領域であり、例えばＮ型又はＰ型の導電性を付与する不純物元素を添加することに
より形成される。
絶縁層６１７としては、例えば酸化シリコン層、窒化シリコン層、酸化窒化シリコン層、
窒化酸化シリコン層、酸化アルミニウム層、窒化アルミニウム層、酸化窒化アルミニウム
層、窒化酸化アルミニウム層、又は酸化ハフニウム層を用いることができる。また、絶縁
層６１７に適用可能な材料の層の積層により絶縁層６１７を構成することもできる。絶縁
層６１７に適用可能な材料の層は、例えばプラズマＣＶＤ法又はスパッタリング法などを
用いて形成することができる。例えば、プラズマＣＶＤ法により窒化シリコン層を形成し
、プラズマＣＶＤ法により窒化シリコン層の上に酸化シリコン層を形成することにより絶
縁層６１７を作製することができる。
導電層６１８としては、例えばモリブデン、チタン、クロム、タンタル、タングステン、
アルミニウム、銅、ネオジム、若しくはスカンジウムなどの金属材料、又はこれらを主成
分とする合金材料の層を用いることができる。また、導電層６１８の形成に適用可能な材
料の層の積層により、導電層６１８を構成することもできる。導電層６１８は、例えばス
パッタリング法により導電膜を形成し、該導電膜を選択的にエッチングすることにより形
成される。
絶縁層６２１としては、例えば窒化シリコン層、酸化シリコン層、窒化酸化シリコン層、
酸化窒化シリコン層、酸化アルミニウム層、又は酸化窒化アルミニウム層を用いることが
できる。また、絶縁層６２１に適用可能な材料の層を積層させて絶縁層６２１を構成する
こともできる。絶縁層６２１は、例えばプラズマＣＶＤ法などを用いて形成される。
絶縁層６２２としては、例えば有機材料層又は無機材料層を用いることができる。また、
絶縁層６２２に適用可能な材料の層を積層させて絶縁層６２２を構成することもできる。
絶縁層６２２は、例えばプラズマＣＶＤ法などを用いて形成される。
絶縁層６２３としては、例えば窒化シリコン層、酸化シリコン層、窒化酸化シリコン層、
酸化窒化シリコン層、酸化アルミニウム層、又は酸化窒化アルミニウム層を用いることが
できる。また、絶縁層６２３に適用可能な材料の層を積層させて絶縁層６２３を構成する
こともできる。絶縁層６２３は、例えばプラズマＣＶＤ法などを用いて形成される。
導電層６２５及び導電層６２６としては、例えばトランジスタ６０２のソース電極又はド
レイン電極としての機能を有する導電層に適用可能な材料の層を用いることができる。ま
た、導電層６２５及び導電層６２６に適用可能な材料の層を積層させて導電層６２５及び
導電層６２６を構成することもできる。
図１５に一例として示すように、構造の異なる複数のトランジスタを用いて上記実施の形
態の半導体回路を構成することもできる。これにより、例えばオフ電流の低いトランジス
タが必要な場合には、酸化物半導体層を含むトランジスタ（例えばトランジスタ６０２）
を用い、その他のトランジスタは、酸化物半導体層を含むトランジスタ又は他の材料を用
いたトランジスタ（例えばトランジスタ６０１）を用いるなど、それぞれの回路の特性に
応じて最適な構造のトランジスタを選択的に用いることができる。
なお、本実施の形態は、他の実施の形態と適宜組み合わせ又は置き換えを行うことができ
る。
（実施の形態６）
本実施の形態では、上記実施の形態に示す画素部に光検出手段を有する表示装置の構造例
について説明する。
本実施の形態における表示装置の構造例について、図１６を用いて説明する。図１６は、
本実施の形態における表示装置の構造例を示す断面模式図である。
図１６に示す表示装置は、画素部に横接合型のフォトダイオードを有する表示装置である
。なお、これに限定されず、本実施の形態の表示装置をＰ型半導体層、Ｉ型半導体層、及
びＮ型半導体層が順に積層された積層型のフォトダイオードを有する構造にすることもで
きる。
図１６に示す表示装置は、基板４００１及び基板４００６の間のシール材４００５により
封止された領域に画素部及び駆動回路部を有し、画素部は、フォトダイオード４０１１と
、トランジスタ４０１２と、トランジスタ４０１３と、を有し、駆動回路部は、トランジ
スタ４０１４と、を有する。
画素部は、表示回路及びフォトセンサを有する。画素部の構成としては、例えば上記実施
の形態３に示す表示装置の構成を適用することができる。図１６では、一例として、フォ
トセンサの一部について示す。
駆動回路部は、画素部の表示回路を制御するための回路の少なくとも一部及び画素部のフ
ォトセンサを制御するための回路の少なくとも一部を有する。駆動回路部の構成としては
、例えば上記実施の形態３に示す表示回路制御回路及びフォトセンサ制御回路の構成を適
用することができる。図１６では、一例としてフォトセンサ読み出し回路の一部について
示す。
なお、駆動回路部に用いられる駆動回路の一部は、別途基板上に設けられた駆動回路を用
いて構成することもできる。このとき、図１６に示す表示装置と、別途形成された駆動回
路との接続方法は、特に限定されるものではなく、ＣＯＧ法、ワイヤボンディング法、或
いはＴＡＢ法などを用いることができる。
フォトダイオード４０１１は、半導体層４０６１を有し、半導体層４０６１は、Ｐ型不純
物領域４０６２と、高抵抗半導体領域４０６３と、Ｎ型不純物領域４０６４と、を有する
。フォトダイオード４０１１は、例えばトランジスタ４０１３と同一工程で形成され、半
導体層４０６１としては、トランジスタ４０１３の半導体層に適用可能な材料の層を用い
ることができる。
トランジスタ４０１２としては、例えば上記実施の形態４に示すトランジスタのいずれか
を適用することができる。図１６では、トランジスタ４０１２の一例として図１０（Ｄ）
を用いて説明した構造のトランジスタを示す。なお、これに限定されず、例えば図１０（
Ａ）を用いて説明した構造のトランジスタを用いて該トランジスタの酸化物半導体層への
光の入射を抑制することもできる。
さらに、トランジスタ４０１２のソース電極及びドレイン電極のいずれか一方としての機
能を有する導電層４０５３は、絶縁層４０２１、絶縁層４０２２、及び絶縁層４０２３を
貫通して設けられた開口部を介してフォトダイオード４０１１のＮ型不純物領域４０６４
に接する。なお、本実施の形態の表示装置は、複数の導電層を介して導電層４０５３とＮ
型不純物領域４０６４が接する構造であってもよい。
また、導電層４０６５は、絶縁層４０２１、絶縁層４０２２、及び絶縁層４０２３を貫通
して設けられた開口部を介してフォトダイオード４０１１のＰ型不純物領域４０６２に接
する。なお、本実施の形態の表示装置は、複数の導電層を介して導電層４０６５とＰ型不
純物領域４０６２が接する構造であってもよい。
トランジスタ４０１３としては、例えば図１５に示すトランジスタ６０１を用いて説明し
た構造のトランジスタを適用することができる。図１６では、トランジスタ４０１３の一
例としてトランジスタ６０１を用いて説明した構造のトランジスタを示す。
トランジスタ４０１４としては、例えば上記実施の形態４に示す複数のゲートを有するト
ランジスタのいずれかを適用することができる。複数のゲートを有するトランジスタを用
いることにより、例えば上記実施の形態３に示すコンパレータ２１９のトランジスタ２２
０を構成することができる。図１６では、トランジスタ４０１４の一例として図１１（Ｄ
）を用いて説明した構造のトランジスタを示す。
さらに、図１６に示す表示装置は、平坦化層４０２５と、画素電極としての機能を有する
導電層４０３０と、絶縁層４０３２と、液晶層４００８と、絶縁層４０３３と、スペーサ
としての機能を有する絶縁層４０３５と、対向電極としての機能を有する導電層４０３１
と、を有する。
平坦化層４０２５は、フォトダイオード４０１１、トランジスタ４０１２、トランジスタ
４０１３、及びトランジスタ４０１４の上に設けられ、導電層４０３０は、平坦化層４０
２５の上に設けられ、絶縁層４０３２は、導電層４０３０を介して平坦化層４０２５の上
に設けられ、導電層４０３１は、基板４００６に接して設けられ、絶縁層４０３３は、導
電層４０３１に接して設けられ、絶縁層４０３５は、シール材４００５により囲まれた領
域に絶縁層４０３２及び絶縁層４０３３を介して導電層４０３０あるいは平坦化層４０２
５及び導電層４０３１の間に設けられ、液晶層４００８は、シール材４００５により囲ま
れた領域に絶縁層４０３２及び絶縁層４０３３を介して、導電層４０３０あるいは平坦化
層４０２５及び導電層４０３１の間に設けられる。
また、導電層４０３０、導電層４０３１、及び液晶層４００８により液晶素子４０１７が
構成される。
また、導電層４０３１は、トランジスタ４０１２などと同一基板上に設けられる共通電圧
線と電気的に接続される。また、共通電圧線との接続部（共通接続部ともいう）を用いて
、一対の基板間に配置される導電性粒子を介して導電層４０３１と共通電圧線とを電気的
に接続することができる。
また、絶縁層４０３５は、絶縁膜を選択的にエッチングすることで得られる柱状のスペー
サであり、導電層４０３０と導電層４０３１との間の距離（セルギャップ）を制御するた
めに設けられている。なお、絶縁層４０３５として球状のスペーサを用いてもよい。
さらに、図１６に示す表示装置は、絶縁層４０２０及び絶縁層４０２１を介して基板４０
０１の上に設けられた導電層４０１６と、導電層４０１６に接する導電層４０１５と、異
方性導電層４０１９を介してＦＰＣ４０１８に電気的に接続される。導電層４０１５及び
導電層４０１６は、端子電極としての機能を有する。
導電層４０１５は、例えば導電層４０３０と同じ導電膜を用いて形成され、導電層４０１
６は、例えばトランジスタ４０１４のソース電極又はドレイン電極としての機能を有する
導電層と同じ導電膜を用いて形成される。
基板４００１及び基板４００６としては、例えば透光性基板を用いることができ、透光性
基板としては、例えばガラス基板又はプラスチック基板などを用いることができる。プラ
スチック基板としては、例えばＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ
Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、ポリエステルフィ
ルム、又はアクリル樹脂フィルムなどを用いることができる。
平坦化層４０２５としては、例えばポリイミド、アクリル、ベンゾシクロブテン、ポリア
ミド、又はエポキシなどの耐熱性を有する有機材料の層を用いることができる。また、平
坦化層４０２５としては、上記有機材料の層の他に、低誘電率材料（ｌｏｗ−ｋ材料）、
シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）などの層を用
いることもできる。また、平坦化層４０２５に適用可能な材料の層を積層して平坦化層４
０２５を構成することもできる。
平坦化層４０２５の形成法は、特に限定されず、その材料に応じて、スパッタリング法、
ＳＯＧ法、スピンコート法、ディップ法、スプレー塗布法、液滴吐出法（インクジェット
法、スクリーン印刷、オフセット印刷など）、ドクターナイフを用いた形成法、ロールコ
ーターを用いた形成法、カーテンコーターを用いた形成法、ナイフコーターを用いた形成
法などを用いることができる。
導電層４０３０及び導電層４０３１としては、例えば透光性を有する導電性材料の層を用
いることができ、透光性を有する導電材料としては、例えばインジウム錫酸化物、酸化イ
ンジウムに酸化亜鉛を混合した金属酸化物（ＩＺＯ：ｉｎｄｉｕｍ ｚｉｎｃ ｏｘｉｄ
ｅともいう）、酸化インジウムに酸化珪素（ＳｉＯ２）を混合した導電材料、有機インジ
ウム、有機スズ、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むイ
ンジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、又は酸化チタンを含むインジ
ウム錫酸化物などを用いることができる。また、本実施の形態の表示装置を反射型とする
場合、導電層４０３０及び導電層４０３１としては、例えばタングステン、モリブデン、
ジルコニウム、ハフニウム、バナジウム、ニオブ、タンタル、クロム、コバルト、ニッケ
ル、チタン、白金、アルミニウム、銅、若しくは銀などの金属、又はその合金の層を用い
ることができる。また、導電層４０３０及び導電層４０３１に適用可能な材料の層を積層
して導電層４０３０及び導電層４０３１を構成してもよい。
また、導電層４０３０及び導電層４０３１を、導電性高分子（導電性ポリマーともいう）
を含む導電性組成物を用いて形成することができる。導電性組成物を用いて形成した導電
層は、シート抵抗が１００００Ω／□以下、波長５５０ｎｍにおける透光率が７０％以上
であることが好ましい。また、導電性組成物に含まれる導電性高分子の抵抗率は、０．１
Ω・ｃｍ以下であることが好ましい。
導電性高分子としては、いわゆるπ電子共役系導電性高分子が用いることができる。π電
子共役系導電性高分子としては、例えばポリアニリン若しくはその誘導体、ポリピロール
若しくはその誘導体、ポリチオフェン若しくはその誘導体、又は、アニリン、ピロール及
びチオフェンの２種以上の共重合体若しくはその誘導体を用いることができる。
シール材４００５としては、導電性粒子を含む絶縁層を用いることができる。
液晶素子４０１７としては、例えばＴＮ液晶、ＯＣＢ液晶、ＳＴＮ液晶、ＶＡ液晶、ＥＣ
Ｂ型液晶、ＧＨ液晶、高分子分散型液晶、又はディスコチック液晶などを用いることがで
きる。
また、液晶素子４０１７の表示方法としては、例えばＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔ
ｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＶＡ（Ｖｅｒ
ｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉ
ｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃ
ｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌ
ｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、又はＡＦＬＣ（ＡｎｔｉＦｅｒ
ｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＭＶＡ（Ｍｕｌｔｉ−
Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒ
ｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、又はＡＳＶモードなどを用い
ることができる。また、これに限定されず、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉ
ｔｃｈｉｎｇ）モードなど用いてもよい。
また、液晶層４００８としては、例えば配向膜を用いないブルー相を示す液晶層を用いて
もよい。ブルー相は、液晶相の一つであり、コレステリック液晶を昇温していくと、コレ
ステリック相から等方相へ転移する直前に発現する相である。ブルー相は、狭い温度範囲
でしか発現しないため、温度範囲を改善するために５重量％以上のカイラル剤を混合させ
た液晶組成物を液晶材料として用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組
成物は、応答速度が１ｍｓｅｃ以下と短く、光学的等方性であるため配向処理が不要であ
り、視野角依存性が小さい。また、配向膜を設けなくてもよいのでラビング処理も不要と
なるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工
程中の表示装置の不良や破損を軽減することができる。よって、表示装置の生産性を向上
させることが可能となる。特に、酸化物半導体層を有するトランジスタは、静電気の影響
によりトランジスタの電気的な特性が著しく変動して設計範囲を逸脱する恐れがある。よ
って、酸化物半導体層を有するトランジスタを有する表示装置にブルー相の液晶材料を用
いることにより、静電気によるトランジスタの電気的変動を抑制することができる。
また、本実施の形態における表示装置では、基板の外側（視認側）に偏光板を設け、内側
に着色層、表示素子に用いる電極層という順に設けてもよいし、偏光板を基板の内側に設
けてもよい。また、偏光板と着色層の積層構造は、偏光板及び着色層の材料や作製工程条
件によって適宜設定すればよい。また、表示部以外にブラックマトリクスとして機能する
遮光層を設けてもよい。
また、本実施の形態における表示装置では、ブラックマトリクス（遮光層）、偏光部材、
位相差部材、反射防止部材などの光学部材（光学基板）などを適宜設けることができる。
例えば、光学部材としては、偏光基板及び位相差基板による円偏光板を用いてもよい。ま
た、光源としてバックライトなどを用いてもよい。
また、表示装置の動画特性を改善するため、バックライトとして複数のＬＥＤ（発光ダイ
オード）光源又は複数のＥＬ光源などを用いて面光源を構成し、面光源を構成している各
光源を独立して１フレーム期間内で間欠点灯駆動する駆動技術もある。面光源として、３
種類以上のＬＥＤを用いてもよいし、白色発光のＬＥＤを用いてもよい。独立して複数の
ＬＥＤを制御できるため、液晶層の光学変調の切り替えタイミングに合わせてＬＥＤの発
光タイミングを同期させることもできる。この駆動技術は、ＬＥＤを部分的に消灯するこ
とができるため、特に一画面を占める黒い表示領域の割合が多い映像表示の場合には、消
費電力を低減することができる。
また、トランジスタは静電気などにより破壊されやすいため、さらに画素部又は駆動回路
部と同一基板上に保護回路を設けることが好ましい。保護回路は、酸化物半導体層を用い
た非線形素子を用いて構成することが好ましい。例えば、保護回路は、画素部と、走査線
入力端子及び信号線入力端子との間に配設されている。本実施の形態では、複数の保護回
路を配設して、走査線、信号線及び容量バス線に静電気などによりサージ電圧が印加され
、画素トランジスタなどが破壊されないように構成されている。そのため、保護回路は、
サージ電圧が印加されたときに共通配線に電荷を逃がすように構成する。また、保護回路
は、走査線に対して並列に配置された非線形素子によって構成されている。非線形素子は
、ダイオードのような二端子素子又はトランジスタのような三端子素子で構成される。例
えば、画素部のトランジスタと同じ工程で形成することも可能であり、例えばゲート端子
とドレイン端子を接続することによりダイオードと同様の特性を持たせることができる。
以上のように、本実施の形態の光検出手段を有する表示装置を構成することができる。ま
た、本実施の形態の表示装置の構成にすることにより画素部とフォトセンサ読み出し回路
を同一基板上に設けることができるため、フォトセンサ読み出し回路へのノイズの影響を
抑制することができる。
なお、本実施の形態は、他の実施の形態と適宜組み合わせ又は置き換えを行うことができ
る。
（実施の形態７）
本実施の形態では、上記実施の形態における画素部に光検出手段を有する表示装置を備え
た電子機器について説明する。
本実施の形態の電子機器の構成例について、図１７（Ａ）、図１７（Ｂ）、図１７（Ｃ）
、図１７（Ｄ）、図１７（Ｅ）、及び図１７（Ｆ）を用いて説明する。図１７（Ａ）乃至
図１７（Ｆ）は、本実施の形態の電子機器の構成例を示す図である。
図１７（Ａ）に示す電子機器は、携帯型情報通信端末である。図１７（Ａ）に示す携帯型
情報通信端末は、少なくとも表示部１００１を有する。上記実施の形態に示す表示装置は
、表示部１００１に搭載される。上記実施の形態に示す表示装置を表示部１００１に搭載
することにより、例えば表示部１００１にタッチパネルによる操作部１００２を設けて携
帯電話機として利用することができる。操作部１００２を必ずしも表示部１００１に設け
なくてもよく、図１７（Ａ）に示す携帯型情報通信端末は、別途操作ボタンを設けた構成
にすることもできる。またメモ帳の代わりとしての利用やハンディスキャナーとして図１
７（Ａ）に示す携帯型情報通信端末を利用することもできる。
図１７（Ｂ）に示す電子機器は、例えばカーナビゲーションを含む情報案内端末である。
図１７（Ｂ）に示す情報案内端末は、少なくとも表示部１１０１を有し、さらに図１７（
Ｂ）に示す情報案内端末を操作ボタン１１０２及び外部入力端子１１０３を有する構成に
することもできる。自動車の車内は、気温と共に温度が大きく変動し、温度が５０℃を超
えることもある。しかし上記実施の形態に示す表示装置は、温度による特性変化の影響が
少ないため、自動車の車内のような温度が大きく変動する環境下において特に有効である
。上記実施の形態の表示装置は、表示部１１０１に搭載される。上記実施の形態の表示装
置を表示部１１０１に搭載することにより、表示部１１０１に接触して操作又は接触せず
に操作することもできるため、操作性を向上させることができる。
図１７（Ｃ）に示す電子機器は、ノート型パーソナルコンピュータである。図１７（Ｃ）
に示すノート型パーソナルコンピュータは、筐体１２０１と、表示部１２０２と、スピー
カ１２０３と、ＬＥＤランプ１２０４と、ポインティングデバイス１２０５と、接続端子
１２０６と、キーボード１２０７と、を有する。上記実施の形態の表示装置は、表示部１
２０２に搭載される。上記実施の形態の表示装置を表示部１２０２に搭載することにより
、例えば表示部１２０２に直接文字を書くように入力動作を行うことができる。また、上
記実施の形態の表示装置を表示部１２０２に搭載することにより、キーボード１２０７の
代わりとなる入力部を表示部１２０２に設けることもできる。
図１７（Ｄ）に示す電子機器は、携帯型遊技機である。図１７（Ｄ）に示す携帯型遊技機
は、表示部１３０１と、表示部１３０２と、スピーカ１３０３と、接続端子１３０４と、
ＬＥＤランプ１３０５と、マイクロフォン１３０６と、記録媒体読込部１３０７と、操作
ボタン１３０８と、センサ１３０９と、を有する。上記実施の形態の表示装置は、表示部
１３０１及び表示部１３０２、又は表示部１３０１若しくは表示部１３０２に搭載される
。上記実施の形態の表示装置を表示部１３０１又は表示部１３０２に搭載することにより
、表示部１３０１又は表示部１３０２に接触して操作又は接触せずに操作することもでき
るため、入力手段（例えば指やペンなど）の操作性を向上させることができる。
図１７（Ｅ）に示す電子機器は、電子書籍である。図１７（Ｅ）に示す電子書籍は、少な
くとも筐体１４０１と、筐体１４０３と、表示部１４０５と、表示部１４０７と、軸部１
４１１と、を有する。
筐体１４０１及び筐体１４０３は、軸部１４１１により接続され、図１７（Ｅ）に示す電
子書籍は、該軸部１４１１を軸として開閉動作を行うことができる。このような構成によ
り、紙の書籍のような動作を行うことができる。また、表示部１４０５は、筐体１４０１
に組み込まれ、表示部１４０７は、筐体１４０３に組み込まれる。また、表示部１４０５
及び表示部１４０７の構成を互いに異なる画像を表示する構成としてもよく、例えば両方
の表示部で一続きの画像を表示する構成としてもよい。表示部１４０５及び表示部１４０
７を異なる画像を表示する構成にすることにより、例えば右側の表示部（図１７（Ｅ）で
は表示部１４０５）に文章画像を表示し、左側の表示部（図１７（Ｅ）では表示部１４０
７）に映像を表示することができる。
また、図１７（Ｅ）に示す電子書籍は、筐体１４０１に操作部などを備えてもよい。例え
ば、図１７（Ｅ）に示す電子書籍の構成を電源ボタン１４２１と、操作キー１４２３と、
スピーカ１４２５と、を有する構成にすることもできる。図１７（Ｅ）に示す電子書籍は
、操作キー１４２３を用いることにより、複数の頁がある画像の頁を送ることができる。
また、図１７（Ｅ）に示す電子書籍の表示部１４０５及び表示部１４０７、又は表示部１
４０５又は表示部１４０７にキーボードやポインティングデバイスなどを設けた構成とし
てもよい。また、図１７（Ｅ）に示す電子書籍の筐体１４０１及び筐体１４０３の裏面や
側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子、又はＡＣアダプタ又はＵＳＢケー
ブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを設けてもよい。
さらに、図１７（Ｅ）に示す電子書籍に電子辞書としての機能を持たせてもよい。
また、上記実施の形態の表示装置は、表示部１４０５及び表示部１４０７、又は表示部１
４０５若しくは表示部１４０７に搭載することができる。上記実施の形態の表示装置を表
示部１４０５又は表示部１４０７に搭載することにより、表示部１４０５又は表示部１４
０７に接触して操作又は接触せずに操作することもできるため、入力手段（例えば指やペ
ンなど）の操作性を向上させることができる。
また、図１７（Ｅ）に示す電子書籍を無線通信でデータを送受信できる構成としてもよい
。これにより、電子書籍サーバから所望の書籍データなどを購入し、ダウンロードする機
能を付加させることができる。
図１７（Ｆ）に示す電子機器は、ディスプレイである。図１７（Ｆ）に示すディスプレイ
は、筐体１５０１と、表示部１５０２と、スピーカ１５０３と、ＬＥＤランプ１５０４と
、操作ボタン１５０５と、接続端子１５０６と、センサ１５０７と、マイクロフォン１５
０８と、支持台１５０９と、を有する。上記実施の形態の表示装置は、表示部１５０２に
搭載される。上記実施の形態の表示装置を表示部１５０２に搭載することにより、表示部
１５０２に接触して操作又は接触せずに操作することもできるため、入力手段（例えば指
やペンなど）の操作性を向上させることができる。
また、本実施の形態の電子機器は、太陽電池セルと、太陽電池セルから出力される電圧を
充電する蓄電装置と、該蓄電装置に充電された電圧を各回路に必要な電圧に変換する直流
変換回路と、を用いて構成される電源回路を有する構成にしてもよい。これにより外部電
源が不要となるため、外部電源が無い場所であっても、該電子機器を長時間使用すること
ができるため、利便性を向上させることができる。蓄電装置としては、例えばリチウムイ
オン二次電池、リチウムイオンキャパシタ、電気二重層キャパシタ、及びレドックスキャ
パシタのいずれか一つ又は複数などを用いることができる。例えばリチウムイオン二次電
池及びリチウムイオンキャパシタを併用することにより、高速充放電が可能であり、且つ
長時間電源を供給することが可能な蓄電装置にすることができる。なお、リチウムイオン
二次電池に限定されず、蓄電装置として、他のアルカリ金属イオン又はアルカリ土類金属
イオンなどを可動イオンとして用いた二次電池を用いてもよい。また、リチウムイオンキ
ャパシタに限定されず、蓄電装置として、他のアルカリ金属イオン又はアルカリ土類金属
イオンなどを可動イオンとして用いたキャパシタを用いてもよい。
以上のように、上記実施の形態の表示装置を上記電子機器に用いることにより、表示部に
接触して操作、又は接触せずに操作することが可能な電子機器を提供することができる。
なお、本実施の形態は、他の実施の形態と適宜組み合わせ又は置き換えを行うことができ
る。
１００ 表示装置
１０１ 画素回路
１０２ 表示回路制御回路
１０３ フォトセンサ制御回路
１０４ 画素
１０５ 表示回路
１０６ フォトセンサ
１０７ 表示回路駆動回路
１０８ 表示回路駆動回路
１０９ フォトセンサ読み出し回路
１１０ フォトセンサ駆動回路
１１１ 光電変換回路
１１１ａ 光電変換素子
１１１ｂ トランジスタ
１１１ｃ トランジスタ
１１１ｄ トランジスタ
１１２ Ａ／Ｄ変換回路
１１２ａ 比較回路
１１２ｂ Ａ／Ｄ変換制御回路
１１２ｃ Ｄ／Ａ変換回路
１２１ 期間
１２２ 期間
１２３ 期間
２０１ トランジスタ
２０２ 保持容量
２０３ 液晶素子
２０４ フォトダイオード
２０５ トランジスタ
２０６ トランジスタ
２０７ トランジスタ
２０８ ゲート信号線
２０９ ゲート信号線
２１０ フォトダイオードリセット信号線
２１１ ゲート信号線
２１２ ビデオデータ信号線
２１３ フォトセンサ基準信号線
２１４ フォトセンサ出力信号線
２１５ ゲート信号線
２１６ プリチャージ回路
２１７ トランジスタ
２１８ プリチャージ信号線
２１９ コンパレータ
２２０ トランジスタ
２２１ 抵抗素子
２２２ コンパレータ出力信号線
２２３ バックゲート信号線
２２４ Ａ／Ｄ変換回路
３０１ 信号
３０２ 信号
３０３ 信号
３０４ 信号
３０５ 信号
３０６ 信号
３０７ 信号
３０８ 信号
４００ａ 基板
４００ｂ 基板
４００ｃ 基板
４００ｄ 基板
４０１ａ 導電層
４０１ｂ 導電層
４０１ｃ 導電層
４０１ｄ 導電層
４０２ａ 絶縁層
４０２ｂ 絶縁層
４０２ｃ 絶縁層
４０２ｄ 絶縁層
４０３ａ 酸化物半導体層
４０３ｂ 酸化物半導体層
４０３ｃ 酸化物半導体層
４０３ｄ 酸化物半導体層
４０５ａ 導電層
４０５ｂ 導電層
４０５ｃ 導電層
４０５ｄ 導電層
４０６ａ 導電層
４０６ｂ 導電層
４０６ｃ 導電層
４０６ｄ 導電層
４０７ａ 酸化物絶縁層
４０７ｃ 酸化物絶縁層
４０９ａ 保護絶縁層
４０９ｂ 保護絶縁層
４０９ｃ 保護絶縁層
４３１ａ 導電層
４３１ｂ 導電層
４３１ｃ 導電層
４３１ｄ 導電層
４２７ 絶縁層
４４７ 絶縁層
５３０ 酸化物半導体膜
６００ 基板
６０１ トランジスタ
６０２ トランジスタ
６０３ 絶縁層
６１１ 半導体層
６１２ チャネル形成領域
６１３ 不純物領域
６１４ 不純物領域
６１７ 絶縁層
６１８ 導電層
６２１ 絶縁層
６２２ 絶縁層
６２３ 絶縁層
６２５ 導電層
６２６ 導電層
６２７ 酸化物絶縁層
６２８ 保護絶縁層
６２９ 導電層
１００１ 表示部
１００２ 操作部
１１０１ 表示部
１１０２ 操作ボタン
１１０３ 外部入力端子
１１２１ 抵抗素子
１１２２ トランジスタ
１２０１ 筐体
１２０２ 表示部
１２０３ スピーカ
１２０４ ＬＥＤランプ
１２０５ ポインティングデバイス
１２０６ 接続端子
１２０７ キーボード
１３０１ 表示部
１３０２ 表示部
１３０３ スピーカ
１３０４ 接続端子
１３０５ ＬＥＤランプ
１３０６ マイクロフォン
１３０７ 記録媒体読込部
１３０８ 操作ボタン
１３０９ センサ
１４０１ 筐体
１４０３ 筐体
１４０５ 表示部
１４０７ 表示部
１４１１ 軸部
１４２１ 電源ボタン
１４２３ 操作キー
１４２５ スピーカ
１５０１ 筐体
１５０２ 表示部
１５０３ スピーカ
１５０４ ＬＥＤランプ
１５０５ 操作ボタン
１５０６ 接続端子
１５０７ センサ
１５０８ マイクロフォン
１５０９ 支持台
４００１ 基板
４００５ シール材
４００６ 基板
４００８ 液晶層
４０１１ フォトダイオード
４０１２ トランジスタ
４０１３ トランジスタ
４０１４ トランジスタ
４０１５ 導電層
４０１６ 導電層
４０１７ 液晶素子
４０１８ ＦＰＣ
４０１９ 異方性導電層
４０２０ 絶縁層
４０２１ 絶縁層
４０２２ 絶縁層
４０２３ 絶縁層
４０２５ 平坦化層
４０３０ 導電層
４０３１ 導電層
４０３２ 絶縁層
４０３３ 絶縁層
４０３５ 絶縁層
４０５３ 導電層
４０６１ 半導体層
４０６２ Ｐ型不純物領域
４０６３ 高抵抗半導体領域
４０６４ Ｎ型不純物領域
４０６５ 導電層

Claims (1)

  1. Ａ／Ｄ変換回路を有し、
    前記Ａ／Ｄ変換回路は、比較回路と、Ａ／Ｄ変換制御回路と、Ｄ／Ａ変換回路と、を有し、
    前記比較回路は、第１のゲートと第２のゲートとを有するトランジスタを有し、
    前記第１のゲートには、入力信号に対応する電圧が入力され、
    前記第２のゲートには、基準となる電圧が入力され、
    前記比較回路は、前記入力信号に対応する電圧と、前記基準となる電圧とを比較する機能を有し、
    前記Ａ／Ｄ変換制御回路は、前記比較の結果に応じて第２の信号を出力する機能と、前記比較の結果に応じて第３の信号を出力する機能と、を有し、
    前記Ｄ／Ａ変換回路は、前記第２の信号をアナログ信号に変換する機能と、前記アナログ信号を前記基準となる電圧として前記比較回路に入力する機能と、を有し、
    前記基準となる電圧の値は、逐次的に変化し、且つ特定のデジタル値に対応するものであり、
    前記第２の信号は、逐次的に変化する値を有するデジタル信号であり、
    前記第３の信号は、前記入力信号に対応するデジタル信号であり、
    前記トランジスタのしきい値電圧は、前記アナログ信号に応じて変化することを特徴とする回路。
JP2016088739A 2010-02-12 2016-04-27 回路及び表示装置 Expired - Fee Related JP6449809B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010029010 2010-02-12
JP2010029010 2010-02-12

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2015040200A Division JP6173375B2 (ja) 2010-02-12 2015-03-02 回路及び表示装置

Publications (2)

Publication Number Publication Date
JP2016178657A true JP2016178657A (ja) 2016-10-06
JP6449809B2 JP6449809B2 (ja) 2019-01-09

Family

ID=44367650

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2011019915A Withdrawn JP2011188477A (ja) 2010-02-12 2011-02-01 半導体回路及び表示装置
JP2015040200A Expired - Fee Related JP6173375B2 (ja) 2010-02-12 2015-03-02 回路及び表示装置
JP2016088739A Expired - Fee Related JP6449809B2 (ja) 2010-02-12 2016-04-27 回路及び表示装置

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2011019915A Withdrawn JP2011188477A (ja) 2010-02-12 2011-02-01 半導体回路及び表示装置
JP2015040200A Expired - Fee Related JP6173375B2 (ja) 2010-02-12 2015-03-02 回路及び表示装置

Country Status (5)

Country Link
US (1) US8610696B2 (ja)
JP (3) JP2011188477A (ja)
KR (1) KR101817054B1 (ja)
TW (1) TWI510081B (ja)
WO (1) WO2011099368A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10847594B2 (en) 2018-02-12 2020-11-24 Samsung Display Co., Ltd. Organic light emitting display device

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4900200B2 (ja) 2007-11-15 2012-03-21 ソニー株式会社 固体撮像素子、およびカメラシステム
JP5100670B2 (ja) 2009-01-21 2012-12-19 株式会社半導体エネルギー研究所 タッチパネル、電子機器
US8803063B2 (en) 2010-02-19 2014-08-12 Semiconductor Energy Laboratory Co., Ltd. Photodetector circuit
CN103299448B (zh) * 2010-09-29 2016-09-07 Posco公司 使用辊形状母基板的柔性电子器件的制造方法、柔性电子器件及柔性基板
US9024317B2 (en) 2010-12-24 2015-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor circuit, method for driving the same, storage device, register circuit, display device, and electronic device
US9935622B2 (en) 2011-04-28 2018-04-03 Semiconductor Energy Laboratory Co., Ltd. Comparator and semiconductor device including comparator
US8891285B2 (en) 2011-06-10 2014-11-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device
JP6116149B2 (ja) 2011-08-24 2017-04-19 株式会社半導体エネルギー研究所 半導体装置
US8698137B2 (en) 2011-09-14 2014-04-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102504604B1 (ko) 2011-09-29 2023-02-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20130040706A (ko) * 2011-10-14 2013-04-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
DE112012004307B4 (de) * 2011-10-14 2017-04-13 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
KR20130046357A (ko) * 2011-10-27 2013-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5910294B2 (ja) * 2012-05-10 2016-04-27 富士通株式会社 電子装置及び積層構造体の製造方法
JP2014045175A (ja) 2012-08-02 2014-03-13 Semiconductor Energy Lab Co Ltd 半導体装置
CN103716028A (zh) * 2012-09-28 2014-04-09 中国航空工业集团公司第六三一研究所 开关切换调试/非调试模式和上下电状态的电路及方法
US9818765B2 (en) 2013-08-26 2017-11-14 Apple Inc. Displays with silicon and semiconducting oxide thin-film transistors
US9564478B2 (en) 2013-08-26 2017-02-07 Apple Inc. Liquid crystal displays with oxide-based thin-film transistors
JP2015188062A (ja) * 2014-02-07 2015-10-29 株式会社半導体エネルギー研究所 半導体装置
JP6171997B2 (ja) 2014-03-14 2017-08-02 ソニー株式会社 固体撮像素子およびその駆動方法、並びに電子機器
TWI505158B (zh) * 2014-04-01 2015-10-21 Au Optronics Corp 觸控偵測電路
KR102419715B1 (ko) 2014-06-09 2022-07-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치
US9881954B2 (en) 2014-06-11 2018-01-30 Semiconductor Energy Laboratory Co., Ltd. Imaging device
TWI757788B (zh) 2014-06-27 2022-03-11 日商半導體能源研究所股份有限公司 攝像裝置及電子裝置
US9543370B2 (en) * 2014-09-24 2017-01-10 Apple Inc. Silicon and semiconducting oxide thin-film transistor displays
KR20160144314A (ko) 2015-06-08 2016-12-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치 및 그 동작 방법, 및 전자 기기
US10163948B2 (en) 2015-07-23 2018-12-25 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device
JP6814429B2 (ja) * 2015-08-10 2021-01-20 天馬微電子有限公司 光センサ素子及び光電変換装置
CN105224138B (zh) * 2015-10-22 2019-04-19 京东方科技集团股份有限公司 悬浮触控显示装置
US9818344B2 (en) 2015-12-04 2017-11-14 Apple Inc. Display with light-emitting diodes
US10347681B2 (en) 2016-02-19 2019-07-09 Semiconductor Energy Laboratory Co., Ltd. Imaging device
US10305460B2 (en) 2016-02-23 2019-05-28 Semiconductor Energy Laboratory Co., Ltd. Data comparison circuit and semiconductor device
JP6906978B2 (ja) 2016-02-25 2021-07-21 株式会社半導体エネルギー研究所 半導体装置、半導体ウェハ、および電子機器
US10014325B2 (en) * 2016-03-10 2018-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
KR20170124068A (ko) 2016-05-01 2017-11-09 (주)이노프레소 복합 휴먼 인터페이스가 구비된 전자기기
CN109656380B (zh) 2016-06-23 2022-05-17 株式会社音乐派索 具有多功能人机接口的电子设备
KR20180055701A (ko) 2016-11-17 2018-05-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR20180066948A (ko) * 2016-12-09 2018-06-20 삼성디스플레이 주식회사 유기 발광 표시 장치
JP2019033414A (ja) * 2017-08-09 2019-02-28 富士電機株式会社 差動回路およびｏｐアンプ
TWI669815B (zh) * 2018-06-26 2019-08-21 智晶光電股份有限公司 柔性基板側向薄膜封裝
EP3644508B1 (en) 2018-08-31 2021-11-17 Shenzhen Goodix Technology Co., Ltd. Reverse-current switch
JP7404264B2 (ja) 2018-11-02 2023-12-25 株式会社半導体エネルギー研究所 電源回路、半導体装置
TWI739431B (zh) * 2019-12-09 2021-09-11 大陸商廣州印芯半導體技術有限公司 資料傳輸系統及其資料傳輸方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5923625A (ja) * 1982-07-30 1984-02-07 Citizen Watch Co Ltd 信号処理回路
JP2002290980A (ja) * 2001-03-27 2002-10-04 Minolta Co Ltd Ａ／ｄ変換器及びこのａ／ｄ変換器を備えた撮像装置
JP2008193210A (ja) * 2007-02-01 2008-08-21 Niigata Seimitsu Kk アナログ−デジタル変換器
JP2008270765A (ja) * 2007-03-26 2008-11-06 Semiconductor Energy Lab Co Ltd 光電変換装置及び当該光電変換装置を具備する電子機器

Family Cites Families (108)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0339930U (ja) * 1989-08-29 1991-04-17
EP0820644B1 (en) * 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) * 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP2000209089A (ja) 1999-01-14 2000-07-28 Nec Corp Ａ／ｄコンバ―タテスト方式および方法
TW460731B (en) * 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
US6747638B2 (en) * 2000-01-31 2004-06-08 Semiconductor Energy Laboratory Co., Ltd. Adhesion type area sensor and display device having adhesion type area sensor
JP4112184B2 (ja) 2000-01-31 2008-07-02 株式会社半導体エネルギー研究所 エリアセンサ及び表示装置
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) * 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) * 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP3857099B2 (ja) * 2001-10-09 2006-12-13 株式会社アドバンテスト データ伝送装置、光電変換回路、及び試験装置
US7061014B2 (en) * 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) * 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) * 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) * 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) * 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
EP1625754A2 (en) * 2003-05-15 2006-02-15 Koninklijke Philips Electronics N.V. Display screen comprising a plurality of cells
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
TWI283517B (en) * 2003-09-30 2007-07-01 Rohm Co Ltd D/A converter circuit, organic EL drive circuit and organic EL display device
US7297977B2 (en) * 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
CN1998087B (zh) * 2004-03-12 2014-12-31 独立行政法人科学技术振兴机构 非晶形氧化物和薄膜晶体管
JP4419681B2 (ja) * 2004-05-19 2010-02-24 ソニー株式会社 固体撮像装置
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
KR100911698B1 (ko) * 2004-11-10 2009-08-10 캐논 가부시끼가이샤 비정질 산화물을 사용한 전계 효과 트랜지스터
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
RU2358354C2 (ru) * 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Светоизлучающее устройство
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
EP2453480A2 (en) * 2004-11-10 2012-05-16 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI481024B (zh) * 2005-01-28 2015-04-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI472037B (zh) * 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) * 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) * 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) * 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP4690105B2 (ja) * 2005-04-26 2011-06-01 パナソニック株式会社 逐次比較型ａ／ｄコンバータ
JP2006344849A (ja) * 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) * 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) * 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4560502B2 (ja) 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) * 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
EP1998374A3 (en) * 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101667544B (zh) * 2005-11-15 2012-09-05 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) * 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) * 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP4175384B2 (ja) * 2006-05-17 2008-11-05 エプソンイメージングデバイス株式会社 電子回路、電気光学装置およびこれを備える電子機器
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP2008054256A (ja) * 2006-08-28 2008-03-06 Sanyo Electric Co Ltd アナログデジタル変換器およびそれを用いた撮像回路
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP4917877B2 (ja) * 2006-12-25 2012-04-18 株式会社リコー Ａｄ変換器
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) * 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) * 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) * 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) * 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) * 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) * 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8202365B2 (en) * 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
KR100957948B1 (ko) * 2008-02-19 2010-05-13 삼성모바일디스플레이주식회사 광센서 및 그를 이용한 평판표시장치
US8124922B2 (en) * 2008-05-21 2012-02-28 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device including photoelectric conversion element and amplifier circuit having a thin film transistor
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
TWI585955B (zh) * 2008-11-28 2017-06-01 半導體能源研究所股份有限公司 光感測器及顯示裝置
KR101911382B1 (ko) * 2009-11-27 2018-10-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5923625A (ja) * 1982-07-30 1984-02-07 Citizen Watch Co Ltd 信号処理回路
JP2002290980A (ja) * 2001-03-27 2002-10-04 Minolta Co Ltd Ａ／ｄ変換器及びこのａ／ｄ変換器を備えた撮像装置
JP2008193210A (ja) * 2007-02-01 2008-08-21 Niigata Seimitsu Kk アナログ−デジタル変換器
JP2008270765A (ja) * 2007-03-26 2008-11-06 Semiconductor Energy Lab Co Ltd 光電変換装置及び当該光電変換装置を具備する電子機器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10847594B2 (en) 2018-02-12 2020-11-24 Samsung Display Co., Ltd. Organic light emitting display device

Also Published As

Publication number Publication date
TW201215122A (en) 2012-04-01
WO2011099368A1 (en) 2011-08-18
JP6449809B2 (ja) 2019-01-09
JP6173375B2 (ja) 2017-08-02
TWI510081B (zh) 2015-11-21
KR101817054B1 (ko) 2018-01-11
KR20130036195A (ko) 2013-04-11
JP2015122807A (ja) 2015-07-02
JP2011188477A (ja) 2011-09-22
US8610696B2 (en) 2013-12-17
US20110199351A1 (en) 2011-08-18

Similar Documents

Publication Publication Date Title
JP6449809B2 (ja) 回路及び表示装置
JP7279141B2 (ja) 半導体装置の作製方法
JP6595067B2 (ja) 表示装置の作製方法
JP2021007151A (ja) 液晶表示装置
JP2020065091A (ja) 半導体装置の作製方法
KR20240091247A (ko) 반도체 장치

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170314

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20170510

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20171128

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181206

R150 Certificate of patent or registration of utility model

Ref document number: 6449809

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees