JP5677671B2 - 表示装置及びその駆動方法 - Google Patents

Description

本発明の一態様は、表示装置及びその駆動方法に関する。

近年、例えば液晶表示装置又はエレクトロルミネセンス表示装置（ＥＬ表示装置ともいう）などの表示装置において、低消費電力型の表示装置の開発が進められている。

上記表示装置の消費電力を低減する方法の一つとしては、例えば動画表示を行うときに画素における画像の書き換えを行う間隔より静止画表示を行うときに画素における画像の書き換えを行う間隔を長くすることにより、静止画表示の際の不要な画像の書き換え動作を低減し、表示装置における消費電力の低減を図る技術が挙げられる（例えば特許文献１）。

特開２００２−１８２６１９号公報

しかしながら、上記特許文献１のような従来の消費電力の低減方法は、静止画表示のときの画素における画像の書き換えの間隔が数秒以下と短いため、消費電力を十分低減することができるとはいえない。

また、上記特許文献１のような従来の消費電力の低減方法において、書き換えの間隔は、一定である。例えば、ユーザーが表示装置の操作を行わないときであっても、一定期間毎に画像の再書き込み（リフレッシュともいう）が行われるため、その分、電力が消費される。

本発明の一態様では、表示装置の消費電力を低減することを課題の一つとする。

本発明の一態様は、静止画を表示する場合に、画像の書き込み動作後に駆動回路への信号の出力を停止して書き込んだ画像を静止画として保持するものであり、さらに画像の書き換えを２回以上行うとき、駆動回路への信号の停止期間の長さを調整するものである。

また、本発明の一態様は、静止画を表示する場合に、画像の書き換えを２回以上行うとき、使用者による画像の書き換えを行う操作の有無に応じて駆動回路への信号の停止期間の長さを調整するものである。

本発明の一態様は、駆動回路部及び画素部を具備し、駆動回路部は、走査信号を出力する第１の駆動回路と、画像信号を出力する第２の駆動回路と、を備え、画素部は、走査信号が入力され、走査信号に従って画像信号が入力されることにより表示状態が制御されるｎ個の画素（ｎは自然数）を備え、画素により動画を表示する動画表示モード及び画素により静止画を表示する静止画表示モードを有する表示装置の駆動方法であって、静止画表示モードのとき、第１の駆動回路に駆動用信号及び電源電圧の出力を開始し、第２の駆動回路に駆動用信号及び電源電圧の出力を開始することにより、ｎ個の画素に画像信号を出力し、その後、少なくとも第２の駆動回路への駆動用信号及び電源電圧の出力を停止し、入力された画像信号に基づく画素部の画像を静止画として保持する動作を、Ｎ回（Ｎは自然数）行い、Ｎが２以上である場合、Ｋ回目（Ｋは２以上Ｎ以下の自然数）における第２の駆動回路への駆動用信号及び電源電圧の出力停止期間の長さを、Ｋ−１回目における第２の駆動回路への駆動用信号及び電源電圧の出力停止期間より長くすることを特徴とする表示装置の駆動方法である。

本発明の一態様は、駆動回路部及び画素部を具備し、駆動回路部は、走査信号を出力する第１の駆動回路と、画像信号を出力する第２の駆動回路と、を備え、画素部は、走査信号が入力され、走査信号に応じて画像信号が入力されることにより表示状態が制御されるｎ個の画素（ｎは自然数）を備え、画素により動画を表示する動画表示モード及び画素により静止画を表示する静止画表示モードを有する表示装置の駆動方法であって、静止画表示モードのとき、第１の駆動回路にスタート信号、クロック信号、及び電源電圧の出力を開始し、第２の駆動回路にスタート信号、クロック信号、及び電源電圧の出力を開始することにより、ｎ個の画素に画像信号を出力し、その後、少なくとも第２の駆動回路へのスタート信号、クロック信号、及び電源電圧の出力を停止し、入力された画像信号に基づく画素部の画像を静止画として保持する動作を、Ｎ回（Ｎは自然数）行い、Ｎが２以上である場合、Ｋ回目（Ｋは２以上Ｎ以下の自然数）における第２の駆動回路へのスタート信号、クロック信号、及び電源電圧の出力停止期間の長さを、Ｋ−１回目における第２の駆動回路へのスタート信号、クロック信号、及び電源電圧の出力停止期間より長くすることを特徴とする表示装置の駆動方法である。

本発明の一態様は、駆動回路部及び画素部を具備し、駆動回路部は、操作信号が入力され、入力された操作信号に応じて第１の制御信号及び第２の制御信号を生成し、生成した第１の制御信号及び第２の制御信号を出力するＣＰＵと、第１の制御信号及び第２の制御信号が入力される表示制御回路と、第１の制御信号に応じて表示制御回路を介してスタート信号、クロック信号、及び電源電圧が入力されることにより、走査信号を出力する動作を行う第１の駆動回路と、第２の制御信号に応じて表示制御回路を介してスタート信号、クロック信号、及び電源電圧が入力されることにより、画像信号を出力する動作を行う第２の駆動回路と、を備え、画素部は、走査信号が入力され、走査信号に応じて画像信号が入力されることにより表示状態が制御されるｎ個の画素（ｎは自然数）を備え、ＣＰＵは、基準クロック信号が入力され、操作信号に応じて設定された期間毎に基準クロック信号のパルスの数を計数し、計数した各期間の計数値のデータを信号として出力する計数回路と、計数値のデータ信号が入力され、入力された計数値のデータ信号を一定期間保持した後に出力するラッチ回路と、ラッチ回路を介して計数値のデータ信号が入力され、入力された計数値のデータ信号に応じて第１の制御信号及び第２の制御信号となる信号を生成する演算回路と、演算回路により生成された信号を調整し、調整した信号を第１の制御信号及び第２の制御信号として表示制御回路に出力する出力回路と、を備えることを特徴とする表示装置である。

なお、本明細書において、動画とは、複数のフレーム期間の画像を高速に切り替えることにより、互いの画像が動く画像として人間の目に認識される画像のことである。

また、本明細書において、静止画とは、複数のフレーム期間の画像を高速に切り替えて動作させた場合であっても、互いの画像が変化のない画像として人間の目に認識される画像のことである。

本発明の一態様により、静止画を表示するときに画像を書き換える間隔を必要に応じて長くすることができるため、消費電力を低減することができる。

実施の形態１における表示装置を説明するための図。 実施の形態２における表示装置の構成の一例を示す図。 図２に示す表示装置の駆動方法を説明するための図。 実施の形態３におけるシフトレジスタの構成の一例を示す図。 図４に示すシフトレジスタの動作の一例を説明するための図。 実施の形態４におけるトランジスタの構造例を示す断面模式図。 図６に示すトランジスタの作製方法の一例を示す断面模式図。 図６に示すトランジスタの作製方法の一例を示す断面模式図。 実施の形態５における表示装置の構造の一例を示す図。 実施の形態６における電子機器の構成例を示す図。

本発明の実施の形態の一例について、図面を用いて以下に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下に示す実施の形態の記載内容に限定して解釈されない。

（実施の形態１）
本実施の形態では、動画及び静止画の表示が可能な表示装置及び該表示装置の駆動方法について説明する。

本実施の形態の表示装置の一例について、図１を用いて説明する。

まず、本実施の形態の表示装置の構成の一例について、図１（Ａ）を用いて説明する。図１（Ａ）は、本実施の形態における表示装置の構成の一例を示すブロック図である。

図１（Ａ）に示す表示装置は、駆動回路が設けられた駆動回路部１０１と、画素が設けられた画素部１０２と、を具備する。

駆動回路部１０１は、第１駆動回路（Ｘｄｒｖともいう）１０１ａと、第２駆動回路（Ｙｄｒｖともいう）１０１ｂと、を備える。

第１駆動回路１０１ａは、走査信号ＳＣＮを出力する機能を有する。第１駆動回路１０１ａは、走査信号ＳＣＮにより画像信号ＩＭＧを入力する画素を選択し、走査する。第１駆動回路１０１ａは、第１駆動回路１０１ａを動作させるための信号（第１駆動回路１０１ａの駆動用信号ともいう）及び電源電圧が入力されることにより動作を開始する。第１駆動回路１０１ａの駆動用信号としては、例えばスタート信号及びクロック信号などが挙げられる。第１駆動回路１０１ａは、例えばシフトレジスタを用いて構成される。なお、複数の駆動回路により第１駆動回路１０１ａを構成してもよい。

第２駆動回路１０１ｂは、画像信号ＩＭＧを出力する機能を有する。第２駆動回路１０１ｂは、第１駆動回路１０１ａにより選択された画素に画像信号ＩＭＧを出力する。第２駆動回路１０１ｂは、例えば第２駆動回路１０１ｂを動作させるための信号（第２駆動回路１０１ｂの駆動用信号ともいう）及び電源電圧が入力されることにより動作を開始する。第２駆動回路１０１ｂの駆動用信号としては、スタート信号及びクロック信号などが挙げられる。第２駆動回路１０１ｂは、例えばシフトレジスタを用いて構成される。なお、複数の駆動回路により第２駆動回路１０１ｂを構成してもよい。

また、一般的に電圧とは、ある二点間における電位の差（電位差ともいう）のことをいう。しかし、電圧及び電位の値は、回路図などにおいていずれもボルト（Ｖ）で表されることがあるため、区別が困難である。そこで、本明細書では、特に指定する場合を除き、ある一点の電位と基準となる電位（基準電位ともいう）との電位差を、該一点の電圧として用いる場合がある。

なお、例えば表示制御回路を用いることにより、第１駆動回路１０１ａ及び第２駆動回路１０１ｂの動作を制御することができる。

表示制御回路は、第１駆動回路１０１ａの駆動用信号及び電源電圧を第１駆動回路１０１ａに出力するタイミング、並びに第２駆動回路１０１ｂの駆動用信号及び電源電圧を第２駆動回路１０１ｂに出力するタイミングを制御する回路である。表示制御回路の動作は、例えばＣＰＵを用いて制御される。

また、表示制御回路に加え、さらに操作信号に応じて第１駆動回路１０１ａ及び第２駆動回路１０１ｂの動作を制御することもできる。操作信号とは、表示装置の画像の書き換えを行うか否かを制御するための信号であり、例えば使用者が表示装置の画像を書き換えるための操作（例えばボタン操作、タッチパネルにおけるタッチ操作、又はキーボードによる文字入力操作など）を行ったときに、操作したことを表すパルスを出力する信号である。

画素部１０２は、ｎ個（ｎは自然数）の画素を備える。

画素１０２＿ｋ（ｋは１以上ｎ以下の自然数）には、走査信号ＳＣＮが入力され、且つ走査信号ＳＣＮの電圧に応じて画像信号ＩＭＧが入力される。画素１０２＿ｋは、入力された画像信号ＩＭＧに応じて表示動作を行う機能を有する。

画素１０２＿ｋは、例えばトランジスタ及び表示素子を用いて構成される。上記トランジスタは、走査信号ＳＣＮの電圧に応じてオン状態又はオフ状態になることにより、画素１０２＿ｋに画像信号ＩＭＧを入力するか否かを制御する機能を有し、表示素子は、入力された画像信号ＩＭＧの電圧に応じた表示状態になる機能を有する。

なお、本明細書において、トランジスタは、電界効果トランジスタであり、特に指定する場合を除き、ソース、ドレイン、及びゲートを少なくとも有する。

ソースとは、ソース電極の一部若しくは全部、又はソース配線の一部若しくは全部のことをいう。また、ソース電極とソース配線とを区別せずにソース電極及びソース配線の両方の機能を有する導電層をソースという場合がある。

ドレインとは、ドレイン電極の一部若しくは全部、又はドレイン配線の一部若しくは全部のことをいう。また、ドレイン電極とドレイン配線とを区別せずにドレイン電極及びドレイン配線の両方の機能を有する導電層をドレインという場合がある。

ゲートとは、ゲート電極の一部若しくは全部、又はゲート配線の一部若しくは全部のことをいう。また、ゲート電極とゲート配線とを区別せずにゲート電極及びゲート配線の両方の機能を有する導電層をゲートという場合がある。

また、トランジスタの構造や動作条件などによって、トランジスタのソースとドレインが互いに入れ替わるため、いずれがソース又はドレインであるかを限定することが困難である。そこで、本明細書では、トランジスタのソース及びドレインの一方を第１端子と表記し、他方を第２端子と表記する場合がある。また、ソース又はドレインを第１端子又は第２端子と表記する場合、ゲートを第３端子と表記する場合もある。

画素１０２＿ｋのトランジスタとしては、例えばオフ電流の低いトランジスタを用いることができる。上記トランジスタのオフ電流は、例えばチャネル幅１μｍあたり１０ａＡ（１×１０^−１７Ａ）以下、さらにはチャネル幅１μｍあたり１ａＡ（１×１０^−１８Ａ）以下、さらにはチャネル幅１μｍあたり１０ｚＡ（１×１０^−２０Ａ）以下、さらにはチャネル幅１μｍあたり１ｚＡ（１×１０^−２１Ａ）以下であることが好ましい。

上記オフ電流の低いトランジスタを画素１０２＿ｋのトランジスタに用いることにより、トランジスタのオフ電流に起因する表示素子の表示状態の変動を抑制することができるため、一回の画像データの書き込みに対応する画像の保持期間を長くすることができる。そのため、画像データの書き込みの間隔を長くすることができる。例えば、画像データの書き込みの間隔を１０秒以上、好ましくは３０秒以上、さらに好ましくは１分以上にすることもできる。また、画像データを書き込む間隔を長くすればするほど、より消費電力を低減することができる。

上記オフ電流の低いトランジスタとしては、例えばチャネル形成層としての機能を有する酸化物半導体層を有するトランジスタを用いることができる。該チャネル形成層としての機能を有する酸化物半導体層は、真性（Ｉ型ともいう）、又は実質的に真性である半導体層である。

上記真性（Ｉ型ともいう）、又は実質的に真性である酸化物半導体層は、例えば酸化物半導体層を高純度化させることにより作製される。高純度化とは、酸化物半導体層中の水素を極力排除すること、及び酸化物半導体層に酸素を供給して酸化物半導体層中の酸素欠乏に起因する欠陥を低減することの少なくとも一方を含む概念である。

また、画素１０２＿ｋにおける表示素子としては、例えば液晶素子又はエレクトロルミネセンス素子（ＥＬ素子又は電界発光素子ともいう）などを用いることができる。

次に、本実施の形態の表示装置の駆動方法例として、図１（Ａ）に示す表示装置の駆動方法例について図１（Ｂ）及び図１（Ｃ）を用いて説明する。図１（Ｂ）及び図１（Ｃ）は、図１（Ａ）に示す表示装置の駆動方法例を説明するための図であり、第２駆動回路１０１ｂ及び画素１０２＿ｋのそれぞれの状態について示す。

図１（Ｂ）及び図１（Ｃ）に示す表示装置の駆動方法例は、動画を表示する期間と静止画を表示する期間とに分けられ、さらに静止画を表示する期間において、期間Ａにおける動作及び期間Ｂにおける動作を順に行う動作をＮ回（Ｎは自然数）行うものである。なお、動画を表示するときの表示装置の状態を動画表示モードともいい、静止画を表示するときの表示装置の状態を静止画表示モードともいう。なお、静止画表示モードとしては、動画の一部を静止画として表示するモード（簡易動画再生モードともいう）も含まれる。

まず、第Ｚの期間Ａ＿Ｚ（Ｚは１以上の自然数）において、第１駆動回路１０１ａへの駆動用信号及び電源電圧の出力を開始し、第２駆動回路１０１ｂへの駆動用信号及び電源電圧の出力を開始する。このときの状態を状態ＳＳＴともいう。

このとき、第１駆動回路１０１ａは、動作を開始し、走査信号ＳＣＮを画素１０２＿ｋに出力し、走査信号ＳＣＮに応じて画像信号ＩＭＧが入力される画素１０２＿ｋを順次選択する。また、第２駆動回路１０１ｂは、第１駆動回路１０１ａにより選択された画素１０２＿ｋに画像信号ＩＭＧの出力を開始する。

選択された画素１０２＿ｋには、画像信号ＩＭＧが入力され、選択された画素１０２＿ｋは、入力された画像信号ＩＭＧに応じて表示状態が設定される。以上により、画素１０２＿ｋに画像信号ＩＭＧのデータが書き込まれたことになる。選択された画素１０２＿ｋに画像信号ＩＭＧのデータが書き込まれると、画素１０２＿ｋの表示状態は一定期間保持される。これを別の画素に対しても行うことにより、全ての画素の表示状態が設定され、画素部において、画像信号ＩＭＧのデータに基づいた画像が表示される。このとき、全ての画素に画像信号ＩＭＧのデータが書き込まれた状態を状態Ｗともいう。

次に、第Ｚの期間Ｂ＿Ｚにおいて、少なくとも第２駆動回路１０１ｂへの駆動用信号及び電源電圧の出力を停止する。つまり、少なくとも第２駆動回路１０１ｂに駆動用信号及び電源電圧を出力することを停止する。このときの状態をＳＳＴＰともいう。

このとき、第２駆動回路１０１ｂが停止し、画像信号ＩＭＧの出力が停止する。

さらに、このとき画素１０２＿ｋは、第Ｚの期間Ａ＿Ｚに書き込まれた画像信号ＩＭＧのデータに基づく表示状態に保持される。これにより、第Ｚの期間Ｂ＿Ｚの間、画素１０２＿ｋは、第Ｚの期間Ａ＿Ｚに書き込まれた画像信号ＩＭＧのデータに基づく画像を静止画として保持する。このとき、画像信号ＩＭＧのデータに基づく画像を静止画として保持する状態を状態Ｈともいう。

なお、第Ｚの期間Ｂ＿Ｚにおいて、第１駆動回路１０１ａへの駆動用信号及び電源電圧の出力を停止してもよい。つまり、第１駆動回路１０１ａに駆動用信号及び電源電圧を出力することを停止してもよい。

次に、第（Ｚ＋１）の期間Ａ＿Ｚ＋１において、第１駆動回路１０１ａに駆動用信号及び電源電圧の出力を開始し、第２駆動回路１０１ｂに駆動用信号及び電源電圧の出力を開始する。

このとき、第１駆動回路１０１ａは、動作を開始し、走査信号ＳＣＮを画素１０２＿ｋに出力し、走査信号ＳＣＮに応じて画像信号ＩＭＧを入力する画素１０２＿ｋを順次選択する。また、第２駆動回路１０１ｂは、画像信号ＩＭＧの出力を開始する。

選択された画素１０２＿ｋには、画像信号ＩＭＧが入力され、選択された画素１０２＿ｋは、入力された画像信号ＩＭＧに応じて表示状態が設定される。以上により、選択された画素１０２＿ｋに画像信号ＩＭＧのデータが書き込まれたことになる。選択された画素１０２＿ｋに画像信号ＩＭＧのデータが書き込まれると、画素１０２＿ｋの表示状態は一定期間保持される。これを別の画素に対しても行うことにより、全ての画素の表示状態が設定され、画素部において、画像が表示される。

次に、第（Ｚ＋１）の期間Ｂ＿Ｚ＋１において、少なくとも第２駆動回路１０１ｂへの駆動用信号及び電源電圧の出力を停止する。このとき、第（Ｚ＋１）の期間Ｂ＿Ｚ＋１における第２駆動回路１０１ｂへの駆動用信号及び電源電圧の出力停止期間の長さを、第Ｚの期間Ｂ＿Ｚにおける第２駆動回路１０１ｂへの駆動用信号及び電源電圧の出力停止期間より長くする。

このとき、第２駆動回路１０１ｂが停止し、画像信号ＩＭＧの出力が停止する。

さらに、このとき画素１０２＿ｋは、第（Ｚ＋１）の期間Ａ＿Ｚ＋１に書き込まれた画像信号ＩＭＧのデータに基づく表示状態に保持される。これにより、第（Ｚ＋１）の期間Ｂ＿Ｚ＋１の間、画素１０２＿ｋは、第（Ｚ＋１）の期間Ａ＿Ｚ＋１に書き込まれた画像信号ＩＭＧのデータに基づく画像を静止画として保持する。このとき、第（Ｚ＋１）の期間Ｂ＿Ｚ＋１における画像信号ＩＭＧに基づく画像の保持時間の長さは、（Ｚ＋１）の期間Ｂ＿Ｚ＋１における第２駆動回路１０１ｂへの駆動用信号及び電源電圧の出力停止期間の長さに応じて、第Ｚの期間Ｂ＿Ｚにおける画像信号ＩＭＧの基づく画像の保持期間より長くなる。

なお、第（Ｚ＋１）の期間Ｂ＿Ｚ＋１において、第１駆動回路１０１ａへの駆動用信号及び電源電圧の出力を停止してもよい。このとき、第（Ｚ＋１）の期間Ｂ＿Ｚ＋１における第１駆動回路１０１ａへの駆動用信号及び電源電圧の出力停止期間の長さを、第Ｚの期間Ｂ＿Ｚにおける第１駆動回路１０１ａへの駆動用信号及び電源電圧の出力停止期間より長くする。

さらに、例えばＮが３以上のとき、次に第（Ｚ＋２）の期間Ａ＿Ｚ＋２において、第１駆動回路１０１ａに駆動用信号及び電源電圧の出力を開始し、第２駆動回路１０１ｂに駆動用信号及び電源電圧の出力を開始する。

このとき、第１駆動回路１０１ａは、動作を開始し、走査信号ＳＣＮを画素１０２＿ｋに出力し、走査信号ＳＣＮに応じて画像信号ＩＭＧを入力する画素１０２＿ｋを順次選択する。また、第２駆動回路１０１ｂは、画像信号ＩＭＧの出力を開始する。

選択された画素１０２＿ｋでは、画像信号ＩＭＧが入力され、入力された画像信号ＩＭＧに応じて表示状態が設定される。以上により、選択された画素１０２＿ｋに画像信号ＩＭＧのデータが書き込まれたことになる。選択された画素１０２＿ｋに画像信号ＩＭＧのデータが書き込まれると、画素１０２＿ｋの表示状態は一定期間保持される。これを別の画素に対しても行うことにより、全ての画素の表示状態が設定され、画素部において、画像が表示される。

次に、第（Ｚ＋２）の期間Ｂ＿Ｚ＋２において、少なくとも第２駆動回路１０１ｂへの駆動用信号及び電源電圧の出力を停止する。このとき、第（Ｚ＋２）の期間Ｂ＿Ｚ＋２における第２駆動回路１０１ｂへの駆動用信号及び電源電圧の出力停止期間の長さを、第（Ｚ＋１）の期間Ｂ＿Ｚ＋１における第２駆動回路１０１ｂへの駆動用信号及び電源電圧の出力停止期間より長くする。

このとき、第２駆動回路１０１ｂが停止し、画像信号ＩＭＧの出力が停止する。

さらに、このとき画素１０２＿ｋは、第（Ｚ＋２）の期間Ａ＿Ｚ＋２に書き込まれた画像信号ＩＭＧのデータに基づく表示状態に保持される。これにより、第（Ｚ＋２）の期間Ｂ＿Ｚ＋２の間、画素１０２＿ｋは、第（Ｚ＋２）の期間Ａ＿Ｚ＋２に書き込まれた画像信号ＩＭＧのデータに基づく画像を静止画として保持する。このとき、第（Ｚ＋２）の期間Ｂ＿Ｚ＋２における画像信号ＩＭＧに基づく画像の保持期間の長さは、第（Ｚ＋２）の期間Ｂ＿Ｚ＋２における第２駆動回路１０１ｂへの駆動用信号及び電源電圧の出力停止期間の長さに応じて、第（Ｚ＋１）の期間Ｂ＿Ｚ＋１における画像信号ＩＭＧに基づく画像の保持期間の長さより長くなる。以上が図１に示す表示装置の駆動方法の一例である。

なお、第（Ｚ＋２）の期間Ｂ＿Ｚ＋２において、第１駆動回路１０１ａへの駆動用信号及び電源電圧の出力を停止してもよい。このとき、第（Ｚ＋２）の期間Ｂ＿Ｚ＋２における第１駆動回路１０１ａへの駆動用信号及び電源電圧の出力停止期間の長さを、第（Ｚ＋１）の期間Ｂ＿Ｚ＋１における第１駆動回路１０１ａへの駆動用信号及び電源電圧の出力停止期間より長くする。

さらに、本実施の形態の表示装置は、操作信号のパルスの有無によっても動作を変化させることもできる。

例えば、Ｎが２以上であり、操作信号のパルスが入力されない間は、図１（Ｂ）に示す表示装置の駆動方法の一例と同じように、期間Ａにおける動作及び期間Ｂにおける動作を繰り返し行うたびに少なくとも第２駆動回路１０１ｂへの駆動用信号及び電源電圧の出力停止期間を長くする。

また、Ｎが２以上であり、操作信号のパルスが入力されたときは、該パルスに応じて、第１駆動回路１０１ａに駆動用信号及び電源電圧の出力を開始し、第２駆動回路１０１ｂに駆動用信号及び電源電圧の出力を開始する。例えば、Ｎが４以上の時、第（Ｚ＋２）の期間Ｂ＿Ｚ＋２において、操作信号のパルスが入力されると、図１（Ｃ）に示すように、第（Ｚ＋３）の期間Ａ＿Ｚ＋３の動作に切り替わり、第１駆動回路１０１ａに駆動用信号及び電源電圧の出力を開始し、第２駆動回路１０１ｂに駆動用信号及び電源電圧の出力を開始し、画素１０２＿ｋに画像信号ＩＭＧのデータを書き込み、その後第（Ｚ＋３）の期間Ｂ＿Ｚ＋３において、少なくとも第２駆動回路１０１ｂへの駆動用信号及び電源電圧の出力を停止し、第（Ｚ＋３）の期間Ａ＿Ｚ＋３において書き込まれた画像信号ＩＭＧに基づく画像を、第（Ｚ＋２）の期間Ｂ＿Ｚ＋２における画像信号ＩＭＧに基づく画像の保持期間の長さより長く保持する。以上が図１（Ａ）に示す表示装置の駆動方法例である。

図１（Ａ）乃至図１（Ｃ）に一例として示すように、本実施の形態の表示装置は、静止画表示のときに画素に画像信号のデータを書き込み、その後少なくとも第２の駆動回路への第２の駆動回路を動作させるための信号及び電源電圧の出力を停止し、画素に書き込んだ画像信号のデータに基づく画像を静止画として保持する動作をＮ回行い、Ｎが２以上であるとき、Ｋ回目（Ｋは２以上Ｎ以下の自然数）における第２の駆動回路への第２の駆動回路を動作させるための信号及び電源電圧の出力を停止期間の長さを、Ｋ−１回目における第２の駆動回路への第２の駆動回路を動作させるための信号及び電源電圧の出力を停止期間より長くするものである。これにより、静止画を表示するときの不要な画像の書き換えを低減し、表示装置の消費電力を低減することができる。

また、本実施の形態の表示装置は、静止画表示のときに画素に画像信号のデータを書き込み、その後少なくとも第２の駆動回路への第２の駆動回路を動作させるための信号及び電源電圧の出力を停止し、画素に書き込んだ画像信号のデータに基づく画像を静止画として保持する動作をＮ回行い、Ｎが２以上であり、操作信号のパルスが入力されない間はＫ回目における第２の駆動回路への第２の駆動回路を動作させるための信号及び電源電圧の出力停止期間の長さをＫ−１回目における第２の駆動回路への第２の駆動回路を動作させるための信号及び電源電圧の出力停止期間より長くし、操作信号のパルスが入力されたときに第１の駆動回路に駆動用信号及び電源電圧の出力を開始し、第２の駆動回路に駆動用信号及び電源電圧の出力を開始し、画素に画像信号のデータを書き込むものである。これにより、例えば使用者が表示装置の操作を行っているときは、動作表示モードにして画像データを画素に逐次的に書き込み、使用者が表示装置の操作を行わないとき（例えば閲覧時など）は、静止画表示モードにして画素への画像信号の供給を停止するなど、選択的に駆動回路の停止を行うことができるため、実動作を阻害することなく、消費電力を低減することができる。

（実施の形態２）
本実施の形態では、静止画表示のとき、画素への画像信号の供給を選択的に停止させることが可能な表示装置及び該表示装置の駆動方法の一例として、液晶表示装置及び該液晶表示装置の駆動方法について説明する。

本実施の形態の表示装置の構成の一例について図２を用いて説明する。

図２に示す表示装置は、駆動回路が設けられた駆動回路部２０１と、画素が設けられた画素部２０２と、を具備する。

駆動回路部２０１は、ＣＰＵ２０１ａと、表示制御回路（ＤＣＴＬともいう）２０１ｂと、走査信号線駆動回路（Ｇｄｒｖともいう）２０１ｃと、画像信号線駆動回路（Ｓｄｒｖともいう）２０１ｄと、を備える。

ＣＰＵ２０１ａは、インターフェース（ＩＦともいう）２１１ａと、基準クロック信号生成回路（ＲＣＬＫともいう）２１１ｂと、計数回路（ＣＮＴともいう）２１１ｃと、ラッチ回路（ＬＡＴＣＨともいう）２１１ｄと、記憶回路（ＭＥＭＯＲＹともいう）２１１ｅと、演算回路（ＡＬＵともいう）２１１ｆと、出力回路（ＯＵＴともいう）２１１ｇと、を有する。

インターフェース２１１ａは、外部機器と所定の方式により信号のやりとりを行う機能を有する。インターフェース２１１ａは、例えば操作信号が出力される入力手段に電気的に接続される。上記入力手段としては、例えばキーボード、マウス、タッチパッド、又はタッチパネルなどのポインティングデバイスなどを用いることができる。なお、インターフェース２１１ａは、必ずしもＣＰＵ２０１ａに設けられなくてもよく、別途設けられたインターフェースをインターフェース２１１ａとして用いてもよい。

基準クロック信号生成回路２１１ｂは、基準クロック信号ＲＣＫを生成する機能を有する。なお、基準クロック信号生成回路２１１ｂは、必ずしもＣＰＵ２０１ａに設けられなくてもよく、別途設けられたクロック信号生成回路を基準クロック信号生成回路２１１ｂとして用いてもよい。例えば、発振回路を用いて基準クロック信号生成回路２１１ｂを構成することができる。また、発振回路及び分周回路を用いて基準クロック信号生成回路２１１ｂを構成してもよい。

計数回路２１１ｃには、基準クロック信号ＲＣＫが入力される。計数回路２１１ｃは、操作信号のパルスに応じて設定された期間毎に、入力された基準クロック信号ＲＣＫのパルスの数を計数し、計数した値のデータを信号として出力する機能を有する。例えば、シフトレジスタを用いて計数回路２１１ｃを構成することができる。計数回路２１１ｃを用いることにより、例えば操作信号のパルスの間隔のデータを得ることができる。

ラッチ回路２１１ｄには、計数回路２１１ｃから計数値のデータ信号が入力される。ラッチ回路２１１ｄは、入力されたデータ信号を一定期間保持した後に出力する機能を有する。

記憶回路２１１ｅには、計数回路２１１ｃによる計数値に対応する静止画表示のときの画像の書き換え間隔のデータが記憶される。なお、記憶回路２１１ｅには、必ずしもＣＰＵ２０１ａに設けなくてもよく、別途設けられた記憶回路を記憶回路２１１ｅとして用いてもよい。

演算回路２１１ｆには、ラッチ回路２１１ｄを介して上記計数値のデータ信号が入力される。演算回路２１１ｆは、入力されたデータ信号に応じて制御信号ＧＤＣＴＬ及び制御信号ＳＤＣＴＬを生成する。制御信号ＧＤＣＴＬは、走査信号線駆動回路２０１ｃの駆動を制御するための信号であり、制御信号ＳＤＣＴＬは、画像信号線駆動回路２０１ｄの駆動を制御するための信号である。

出力回路２１１ｇは、制御信号ＧＤＣＴＬ及び制御信号ＳＤＣＴＬを外部に出力する機能を有する。このとき、出力回路２１１ｇは、例えば必要に応じて制御信号ＧＤＣＴＬ及び制御信号ＳＤＣＴＬの電圧の調整を行う。出力回路２１１ｇは、例えばバッファ回路などにより構成される。

ＣＰＵ２０１ａは、外部から入力された操作信号のパルスに応じて設定された期間毎に、計数回路２１１ｃにより計数した値を用いて、演算回路２１１ｆにより静止画表示のときに画素における画像データの書き換え間隔を設定する。

表示制御回路２０１ｂには、スタート信号ＳＰ、クロック信号ＣＫ、及び電源電圧Ｖｐが入力され、さらにＣＰＵ２０１ａから制御信号ＧＤＣＴＬ及び制御信号ＳＤＣＴＬが入力される。表示制御回路２０１ｂは、入力された信号又は電圧を、制御信号ＧＤＣＴＬ及び制御信号ＳＤＣＴＬの電圧に応じたタイミングで出力することにより、走査信号線駆動回路２０１ｃ又は画像信号線駆動回路２０１ｄに供給するタイミングを制御する機能を有する。なお、走査信号線駆動回路２０１ｃに入力されるスタート信号ＳＰをスタート信号ＧＳＰともいい、画像信号線駆動回路２０１ｄに入力されるスタート信号ＳＰをスタート信号ＳＳＰともいい、走査信号線駆動回路２０１ｃに入力されるクロック信号ＣＫをクロック信号ＧＣＫともいい、画像信号線駆動回路２０１ｄに入力されるクロック信号ＣＫをクロック信号ＳＣＫともいい、走査信号線駆動回路２０１ｃに入力される電源電圧Ｖｐを電源電圧ＧＶｐともいい、画像信号線駆動回路２０１ｄに入力される電源電圧Ｖｐを電源電圧ＳＶｐともいう。

なお、スタート信号ＧＳＰは、垂直同期周波数に応じたパルス信号であり、スタート信号ＳＳＰは、ゲート選択期間に応じたパルス信号である。

また、クロック信号ＧＣＫは、１つのクロック信号に限定されず、位相の異なる複数のクロック信号をクロック信号ＧＣＫとして用いてもよい。複数のクロック信号をクロック信号ＧＣＫとして用いることにより、走査信号線駆動回路２０１ｃの動作速度を向上させることができる。また、クロック信号ＳＣＫは、１つのクロック信号に限定されず、位相の異なる複数のクロック信号をクロック信号ＳＣＫとして用いてもよい。位相の異なる複数のクロック信号をクロック信号ＳＣＫとして用いることにより、画像信号線駆動回路２０１ｄの動作速度を向上させることができる。なお、クロック信号ＧＣＫ及びクロック信号ＳＣＫとして共通のクロック信号を用いてもよい。

また、電源電圧ＧＶｐ及び電源電圧ＳＶｐとして共通の電源電圧を用いてもよい。

走査信号線駆動回路２０１ｃは、ｘ本（ｘは自然数）の走査信号線に走査信号ＳＣＮを出力する機能を有する。走査信号線駆動回路２０１ｃは、走査信号線２０３＿ｇ（ｇは１以上ｘ以下の自然数）を介して走査信号ＳＣＮを画素に出力することにより、画像信号ＩＭＧを入力する画素を選択する。

画像信号線駆動回路２０１ｄは、ｙ本（ｙは自然数）の画像信号線に画像信号ＩＭＧを出力する機能を有する。画像信号線駆動回路２０１ｄは、走査信号線駆動回路２０１ｃにより選択された画素に、画像信号線２０４＿ｓ（ｓは１以上ｙ以下の自然数）を介して画像信号ＩＭＧを出力する。

また、画素部２０２は、ｎ個の画素を備える。ｎ個の画素は、ｘ行ｙ列のマトリクスとして配列される。

画素２０２＿ｋは、トランジスタ２２１＿ｋと、液晶素子２２２＿ｋと、容量素子２２３＿ｋと、を有する。

トランジスタ２２１＿ｋの第１端子は、画像信号線２０４＿ｓに電気的に接続され、トランジスタ２２１＿ｋの第３端子は、走査信号線２０３＿ｇに電気的に接続される。

トランジスタ２２１＿ｋとしては、例えば上記実施の形態に示すように、オフ電流の低いトランジスタを用いることができる。該トランジスタのオフ電流は、例えばチャネル幅１μｍあたり１０ａＡ（１×１０^−１７Ａ）以下、さらにはチャネル幅１μｍあたり１ａＡ（１×１０^−１８Ａ）以下、さらにはチャネル幅１μｍあたり１０ｚＡ（１×１０^−２０Ａ）以下、さらにはチャネル幅１μｍあたり１ｚＡ（１×１０^−２１Ａ）以下であることが好ましい。

上記オフ電流の低いトランジスタをトランジスタ２２１＿ｋとして用いることにより、トランジスタ２２１＿ｋのオフ電流に起因する液晶素子２２２＿ｋに印加される電圧の変動を抑制することができるため、一回の画像データの書き込みに対応する画像の表示期間を長くすることができ、また、画像データの書き込みの間隔を長くすることができる。例えば、画像データの書き込みの間隔を１０秒以上、好ましくは３０秒以上、さらに好ましくは１分以上にすることもできる。画像データを書き込む間隔を長くすればするほど、より消費電力を低減することができる。

上記オフ電流の低いトランジスタとしては、例えばチャネル形成層としての機能を有する酸化物半導体層を有するトランジスタを用いることができる。該チャネル形成層としての機能を有する酸化物半導体層は、真性（Ｉ型ともいう）、又は実質的に真性である半導体層である。

液晶素子２２２＿ｋは、第１端子及び第２端子を有し、液晶素子２２２＿ｋの第１端子は、トランジスタ２２１＿ｋの第２端子に電気的に接続される。

液晶素子２２２＿ｋは、第１端子の一部又は全部としての機能を有する画素電極と、第２端子の一部又は全部としての機能を有する共通電極と、画素電極及び共通電極の間に印加される電圧に応じて透過率が変化する液晶層と、を有する構成とすることができる。

なお、液晶素子２２２＿ｋにおける液晶層に用いられる液晶材料の固有抵抗は、例えば温度が２０℃において、１×１０^１２Ω・ｃｍ以上、より好ましくは１×１０^１３Ω・ｃｍ以上、さらに好ましくは１×１０^１４Ω・ｃｍ以上であることが好ましい。また、上記液晶材料を用いて液晶素子を構成した場合、液晶素子となる部分の抵抗は、例えば配向膜又はシール材などにより液晶層に不純物が混入する可能性があるため、１×１０^１１Ω・ｃｍ以上、さらには１×１０^１２Ω・ｃｍ以上となる場合がある。

液晶材料の固有抵抗が大きいほど液晶層を介して流れるリーク電流が減り、液晶層を介して流れるリーク電流に起因する液晶素子２２２＿ｋに印加される電圧の変動を抑制することができる。その結果、一回の画像データの書き込みに対応する画素２０２＿ｋの表示期間を長くすることができるため、画素２０２＿ｋに画像データを書き込む頻度を低減でき、表示装置の消費電力を低減することができる。

容量素子２２３＿ｋは、第１端子及び第２端子を有し、第１端子がトランジスタ２２１＿ｋの第２端子に電気的に接続される。容量素子２２３＿ｋは、保持容量としての機能を有し、第１端子の一部又は全部としての機能を有する第１の電極と、第２端子の一部又は全部としての機能を有する第２の電極と、誘電体層と、を有する構成である。容量素子２２３＿ｋの容量は、例えばトランジスタ２２１＿ｋのオフ電流などを考慮して設定すればよい。例えば容量素子２２３＿ｋの容量は、画素２０２＿ｋにおける液晶素子２２２＿ｋの容量（液晶容量ともいう）の１／３以下、好ましくは１／５以下であればよい。また、トランジスタ２２１＿ｋのオフ電流の値によっては、必ずしも容量素子２２３＿ｋを設けなくてもよく、容量素子２２３＿ｋを設けない構成としてもよい。画素２０２＿ｋに容量素子２２３＿ｋを設けない構成にすることにより開口率を向上させることができる。

画素２０２＿ｋには、走査信号線２０３＿ｇを介して入力される走査信号ＳＣＮの電圧に応じてトランジスタ２２１＿ｋがオン状態になることにより、画像信号線２０４＿ｓを介して画像信号ＩＭＧが入力される。さらに、画素２０２＿ｋは、入力された画像信号ＩＭＧに応じた値の電圧が液晶素子２２２＿ｋの第１端子及び第２端子の間に印加されることにより、表示状態になる。

なお、画素２０２＿ｋに光検出回路（フォトセンサともいう）を設けることもできる。光検出回路を設けることにより、画素２０２＿ｋにおいて、光検出により被検出物を読み取ることができ、本実施の形態の表示装置をタッチパネルとして機能させることもできる。

さらに、図２に示すように、トランジスタ２０５及び光源部（ＬＳともいう）２０６を本実施の形態の表示装置に設けることもできる。

トランジスタ２０５の第１端子には、電圧Ｖｃｏｍ（共通電圧Ｖｃｏｍともいう）が入力され、トランジスタ２０５の第２端子は、画素２０２＿ｋにおける液晶素子２２２＿ｋの第２端子及び容量素子２２３＿ｋの第２端子に電気的に接続され、トランジスタ２０５の第３端子には、制御信号ＣＴＬ_２０５が入力される。電圧Ｖｃｏｍは、画像信号ＩＭＧの電圧に対して設定される電圧である。トランジスタ２０５は、制御信号ＣＴＬ_２０５の電圧に応じてオン状態又はオフ状態になることにより、液晶素子２２２＿ｋの第２端子の電圧及び容量素子２２３＿ｋの第２端子の電圧を電圧Ｖｃｏｍに設定するか否かを制御する機能を有する。なお、トランジスタ２０５は、例えば画素部２０２と同じ基板の上に形成される。また、トランジスタ２０５を画素部２０２とは異なる基板の上に形成してもよい。また、トランジスタ２０５を必ずしも設けなくてもよいが、トランジスタ２０５を設けることにより、ノイズによる液晶素子２２２＿ｋに印加された電圧の変動を抑制することができる。

光源部２０６は、画素部２０２に光を供給する機能を有する。光源部２０６としては、例えばバックライト、サイドライト、又はフロントライトなどを用いることができる。光源部２０６は、例えば光源及び光源の動作を制御する光源制御回路により構成される。光源としては、例えば光の三原色を含む光源を用いることができる。また、光源としては、例えば白色の発光素子（例えばＬＥＤ）を用いることができる。また、本実施の形態の表示装置では、光源部２０６を、表示制御回路２０１ｂにより点灯状態が制御される構成にすることもできる。表示制御回路２０１ｂにより光源部２０６を制御することにより、必要に応じて光源を消灯させることができるため、消費電力を低減することができる。

次に、本実施の形態の表示装置の駆動方法の一例として、図２に示す表示装置の駆動方法の一例について説明する。

まず、ＣＰＵ２０１ａの動作について説明する。

ＣＰＵ２０１ａでは、インターフェース２１１ａを介して所定の信号方式である操作信号が入力される。

計数回路２１１ｃは、入力された操作信号のパルスに応じて設定される期間毎に、基準クロック信号生成回路２１１ｂから入力される基準クロック信号ＲＣＫのパルスの数を計数する。さらに、計数することにより得られた各期間における計数値のデータを信号として、ラッチ回路２１１ｄにより一定期間保持した後、演算回路２１１ｆに出力する。また、操作信号のパルスが計数回路２１１ｃに入力されたときは、計数回路２１１ｃの計数値はリセットされ、初期状態の計数値のデータを信号として、ラッチ回路２１１ｄにより一定期間保持した後、演算回路２１１ｆに出力する。各期間は、例えば操作信号におけるパルスとパルスの間隔に対応する。

演算回路２１１ｆは、入力された計数値のデータ信号に対応する静止画表示の時の書き換え間隔のデータを記憶回路２１１ｅから読み出し、読み出したデータを用いて制御信号ＧＤＣＴＬ及び制御信号ＳＤＣＴＬを生成し、生成した制御信号ＧＤＣＴＬ及び制御信号ＳＤＣＴＬを、出力回路２１１ｇを介して表示制御回路２０１ｂに出力する。このとき、計数値が大きいほど、静止画表示の時の書き換え間隔が長くなるように、計数値のデータと静止画表示のときの書き換え間隔のデータとを対応させることが好ましい。

さらに、図２に示す表示装置の駆動方法の一例について、図３を用いて説明する。図３は、図２に示す表示装置の駆動方法の一例を説明するための図である。図３（Ａ）及び図３（Ｂ）は、制御信号ＧＤＣＴＬ、電源電圧ＧＶｐ、クロック信号ＧＣＫ、スタート信号ＧＳＰ、制御信号ＳＤＣＴＬ、電源電圧ＳＶｐ、クロック信号ＳＣＫ、スタート信号ＳＳＰ、及び制御信号ＣＴＬ_２０５のそれぞれの波形を示す。なお、図３（Ｂ）は、図３（Ａ）の一部の期間を拡大したものである。なお、ここでは、一例として、電源電圧ＧＶｐ及び電源電圧ＳＶｐが共通の電源電圧であり、クロック信号ＧＣＫが１つのクロック信号であり、クロック信号ＳＣＫが１つのクロック信号であり、制御信号ＧＤＣＴＬ、制御信号ＳＤＣＴＬ、スタート信号ＧＳＰ、及びスタート信号ＳＳＰが全て２値のデジタル信号であるとする。

図２に示す表示装置の駆動方法の一例は、動画を表示する期間と静止画を表示する期間とに分けられ、さらに静止画を表示する期間において、期間３１１における動作及び期間３１２における動作を順にＮ回行うものである。期間３１１は、動画を表示するためのフレーム期間であり、期間３１２は、静止画を表示するためのフレーム期間である。

まず、第Ｌの期間３１１＿Ｌ（Ｌは自然数）において、表示制御回路２０１ｂは、制御信号ＧＤＣＴＬのパルスが入力されると、電源電圧ＧＶｐ、スタート信号ＧＳＰ、及びクロック信号ＧＣＫの出力を開始する（第１の出力開始動作ともいう）。第１の出力開始動作としては、まず、電源電圧ＧＶｐの出力を開始し、電源電圧ＧＶｐの出力が安定したら次にクロック信号ＧＣＫの出力を開始し、次にスタート信号ＧＳＰの出力を開始する。なお、クロック信号ＧＣＫの出力開始動作は、クロック信号ＧＣＫの出力の前にクロック信号ＧＣＫが入力される配線にハイレベルのときと同じ電圧を印加し、クロック信号ＧＣＫが入力される配線の電圧が安定してからクロック信号ＧＣＫの出力を行うことが好ましい。上記方法により第１の出力開始動作を行うことにより、動作を開始する際の走査信号線駆動回路２０１ｃの誤動作を抑制することができる。

また、第Ｌの期間３１１＿Ｌにおいて、表示制御回路２０１ｂは、制御信号ＳＤＣＴＬのパルスが入力されると、電源電圧ＳＶｐ、スタート信号ＳＳＰ、及びクロック信号ＳＣＫの出力を開始する（第２の出力開始動作ともいう）。第２の出力開始動作としては、まず、電源電圧ＳＶｐの出力を開始し、電源電圧ＳＶｐの出力が安定したら、次にクロック信号ＳＣＫの出力を開始し、次にスタート信号ＳＳＰの出力を開始する。なお、クロック信号ＳＣＫの出力開始動作は、クロック信号ＳＣＫの出力の前にクロック信号ＳＣＫが入力される配線に、ハイレベルのときのクロック信号ＳＣＫの電圧と同じ電圧を印加し、クロック信号ＳＣＫが入力される配線の電圧が安定してからクロック信号ＳＣＫの出力を行うことが好ましい。上記方法により第２の出力開始動作を行うことにより、動作を開始する際の画像信号線駆動回路２０１ｄの誤動作を抑制することができる。

このとき、走査信号線駆動回路２０１ｃは、走査信号線２０３＿ｇを介して走査信号ＳＣＮを出力し、走査信号ＳＣＮに応じて画像信号ＩＭＧを入力する画素２０２＿ｋを順次選択する。また、画像信号線駆動回路２０１ｄは、画像信号線２０４＿ｓを介して画像信号ＩＭＧを出力し、走査信号線駆動回路２０１ｃにより選択された画素２０２＿ｋに画像信号ＩＭＧを順次出力する。また、表示制御回路２０１ｂから入力される制御信号ＣＴＬ_２０５に応じてトランジスタ２０５がオン状態になることにより、電圧Ｖｃｏｍが画素２０２＿ｋに入力される。

選択された画素２０２＿ｋでは、トランジスタ２２１＿ｋがオン状態になることにより、液晶素子２２２＿ｋの第１端子の電圧の値が画像信号ＩＭＧの電圧と同等の値になり、液晶素子２２２＿ｋの第２端子の電圧の値が電圧Ｖｃｏｍと同等の値になり、液晶素子２２２＿ｋの第１端子及び第２端子の間に印加された電圧に応じて液晶素子２２２＿ｋの光の透過率が設定される。以上により、選択された画素２０２＿ｋに画像信号ＩＭＧのデータが書き込まれたことになり、選択された画素２０２＿ｋの表示状態が設定される。選択された画素２０２＿ｋに画像信号ＩＭＧのデータが書き込まれると、トランジスタ２２１＿ｋがオフ状態になり、液晶素子２２２＿ｋの第１端子及び第２端子の間に印加された電圧は、一定期間保持される。これを別の画素に対しても行うことにより、全ての画素の表示状態が設定され、画素部において、画像が表示される。

次に、第Ｌの期間３１２＿Ｌにおいて、表示制御回路２０１ｂは、電源電圧ＧＶｐ、スタート信号ＧＳＰ、及びクロック信号ＧＣＫの出力を停止する（第１の出力停止動作ともいう）。第１の出力停止動作としては、まず、スタート信号ＧＳＰの出力を停止し、全ての走査信号線２０３＿ｇの選択動作が終了したら、電源電圧ＧＶｐの出力を停止する。なお、出力の停止とは、例えば信号又は電圧が入力されていた配線を浮遊状態にすること、又は信号又は電圧が入力されていた配線に、ローレベルのときの信号と同じ値の電圧を入力することをいう。上記方法により第１の出力停止動作を行うことにより、動作を停止する際の走査信号線駆動回路２０１ｃの誤動作を低減することができる。また、このとき表示制御回路２０１ｂに制御信号ＧＤＣＴＬのパルスを出力してもよい。

また、第Ｌの期間３１２＿Ｌにおいて、表示制御回路２０１ｂは、電源電圧ＳＶｐ、スタート信号ＳＳＰ、及びクロック信号ＳＣＫの出力を停止する（第２の出力停止動作ともいう）。第２の出力停止動作としては、まず、スタート信号ＳＳＰの出力を停止し、全ての画像信号線２０４＿ｓの選択動作が終了したら、電源電圧ＳＶｐの出力を停止する。上記方法により第２の出力停止動作を行うことにより、動作を停止する際の画像信号線駆動回路２０１ｄの誤動作を抑制することができる。また、このとき表示制御回路２０１ｂに制御信号ＳＤＣＴＬのパルスを出力してもよい。

このとき、走査信号線駆動回路２０１ｃが停止し、走査信号ＳＣＮの出力が停止する。また、画像信号線駆動回路２０１ｄが停止し、画像信号ＩＭＧの出力が停止する。また、表示制御回路２０１ｂから入力される制御信号ＣＴＬ_２０５に応じてトランジスタ２０５がオフ状態になる。

さらに、このとき画素２０２＿ｋでは、液晶素子２２２＿ｋの第２端子が浮遊状態になり、画素２０２＿ｋは、第Ｌの期間３１１＿Ｌに書き込まれた画像信号ＩＭＧのデータに基づく表示状態を保持する。これにより、第Ｌの期間３１２＿Ｌにおいて、画素２０２＿ｋは、第Ｌの期間３１１＿Ｌに書き込まれた画像信号ＩＭＧのデータに基づく画像を静止画として一定期間保持する。このとき、画像信号ＩＭＧのデータに基づく画像の保持期間の長さは、例えばＣＰＵ２０１ａから出力される制御信号ＧＤＣＴＬ及び制御信号ＳＤＣＴＬのパルス間隔により制御される。

次に、第（Ｌ＋１）の期間３１１＿Ｌ＋１において、表示制御回路２０１ｂは、再び第１の出力開始動作及び第２の出力開始動作を行う。

このとき、走査信号線駆動回路２０１ｃは、走査信号線２０３＿ｇを介して走査信号ＳＣＮを出力し、走査信号ＳＣＮに応じて画像信号ＩＭＧが入力される画素２０２＿ｋを順次選択する。また、画像信号線駆動回路２０１ｄは、画像信号線２０４＿ｓを介して画像信号ＩＭＧを出力し、走査信号線駆動回路２０１ｃにより選択された画素２０２＿ｋに画像信号ＩＭＧを順次出力する。また、表示制御回路２０１ｂから入力される制御信号ＣＴＬ_２０５に応じてトランジスタ２０５がオン状態になることにより、電圧Ｖｃｏｍが画素２０２＿ｋに入力される。

選択された画素２０２＿ｋでは、トランジスタ２２１＿ｋがオン状態になることにより、液晶素子２２２＿ｋの第１端子の電圧の値が画像信号ＩＭＧの電圧と同等の値になり、液晶素子２２２＿ｋの第２端子の電圧の値が電圧Ｖｃｏｍと同等の値になり、液晶素子２２２＿ｋの第１端子及び第２端子の間に印加された電圧に応じて液晶素子２２２＿ｋの光の透過率が設定される。以上により、選択された画素２０２＿ｋに画像信号ＩＭＧのデータが書き込まれたことになり、選択された画素２０２＿ｋの表示状態が設定される。選択された画素２０２＿ｋに画像信号ＩＭＧのデータが書き込まれると、トランジスタ２２１＿ｋがオフ状態になり、液晶素子２２２＿ｋの第１端子及び第２端子の間に印加された電圧は一定期間保持される。これを別の画素に対しても行うことにより、全ての画素の表示状態が設定され、画素部において、画像が表示される。

次に、第（Ｌ＋１）の期間３１２＿Ｌ＋１において、表示制御回路２０１ｂは、再び第１の出力停止動作及び第２の出力停止動作を行う。なお、第（Ｌ＋１）の期間３１２＿Ｌ＋１におけるスタート信号ＳＳＰ、クロック信号ＳＣＫ、及び電源電圧ＳＶｐの出力停止期間の長さを、第Ｌの期間３１２＿Ｌにおけるスタート信号ＳＳＰ、クロック信号ＳＣＫ、及び電源電圧ＳＶｐの出力停止期間より長くする。

さらに、このとき走査信号線駆動回路２０１ｃが停止し、走査信号線２０３＿ｇを介しての走査信号ＳＣＮの出力が停止する。また、画像信号線駆動回路２０１ｄが停止し、画像信号線２０４＿ｓを介しての画像信号ＩＭＧの出力が停止する。なお、第（Ｌ＋１）の期間３１２＿Ｌ＋１におけるスタート信号ＧＳＰ、クロック信号ＧＣＫ、及び電源電圧ＧＶｐの出力停止期間の長さを、第Ｌの期間３１２＿Ｌにおけるスタート信号ＧＳＰ、クロック信号ＧＣＫ、及び電源電圧ＧＶｐの出力停止期間より長くする。また、表示制御回路２０１ｂから入力される制御信号ＣＴＬ_２０５に応じてトランジスタ２０５がオフ状態になる。

さらに、このとき、画素２０２＿ｋでは、液晶素子２２２＿ｋの第２端子が浮遊状態になり、画素２０２＿ｋは、第（Ｌ＋１）の期間３１１＿Ｌ＋１に書き込まれた画像信号ＩＭＧのデータに基づく表示状態を維持する。これにより、第（Ｌ＋１）の期間３１２＿Ｌ＋１において、画素２０２＿ｋは、第（Ｌ＋１）の期間３１１＿Ｌ＋１に書き込まれた画像信号ＩＭＧのデータに基づく画像を静止画として一定期間保持する。第（Ｌ＋１）の期間３１２＿Ｌ＋１における画像信号ＩＭＧのデータに基づく画像の保持期間の長さは、第（Ｌ＋１）の期間３１２＿Ｌ＋１におけるスタート信号ＳＳＰ、クロック信号ＳＣＫ、及び電源電圧ＳＶｐの出力停止期間の長さに応じて、第Ｌの期間３１２＿Ｌにおける画像信号ＩＭＧのデータに基づく画像の保持期間の長さより長くなる。

さらに、例えばＮが３以上のとき、次に第（Ｌ＋２）の期間３１１＿Ｌ＋２において、表示制御回路２０１ｂは、再び第１の出力開始動作及び第２の出力開始動作を行う。

このとき、走査信号線駆動回路２０１ｃは、走査信号線２０３＿ｇを介して走査信号ＳＣＮを出力し、走査信号ＳＣＮに応じて画像信号ＩＭＧが入力される画素２０２＿ｋを順次選択する。また、画像信号線駆動回路２０１ｄは、画像信号線２０４＿ｓを介して画像信号ＩＭＧを出力し、走査信号線駆動回路２０１ｃにより選択された画素２０２＿ｋに画像信号ＩＭＧを順次出力する。また、表示制御回路２０１ｂから入力される制御信号ＣＴＬ_２０５に応じてトランジスタ２０５がオン状態になることにより、電圧Ｖｃｏｍが画素２０２＿ｋに入力される。

選択された画素２０２＿ｋでは、トランジスタ２２１＿ｋがオン状態になることにより、液晶素子２２２＿ｋの第１端子の電圧の値が画像信号ＩＭＧの電圧と同等の値になり、液晶素子２２２＿ｋの第２端子の電圧の値が電圧Ｖｃｏｍと同等の値になり、液晶素子２２２＿ｋの第１端子及び第２端子の間に印加された電圧に応じて液晶素子２２２＿ｋの光の透過率が設定される。以上により、選択された画素２０２＿ｋに画像信号ＩＭＧのデータが書き込まれたことになり、選択された画素２０２＿ｋの表示状態が設定される。選択された画素２０２＿ｋに画像信号ＩＭＧのデータが書き込まれると、トランジスタ２２１＿ｋがオフ状態になり、液晶素子２２２＿ｋの第１端子及び第２端子の間に印加された電圧は一定期間保持される。これを別の画素に対しても行うことにより、全ての画素の表示状態が設定され、画素部において、画像が表示される。

次に、第（Ｌ＋２）の期間３１２＿Ｌ＋２において、表示制御回路２０１ｂは、再び第１の出力停止動作及び第２の出力停止動作を行う。なお、第（Ｌ＋２）の期間３１２＿Ｌ＋２におけるスタート信号ＳＳＰ、クロック信号ＳＣＫ、及び電源電圧ＳＶｐの出力停止期間の長さを、第（Ｌ＋１）の期間３１２＿Ｌ＋１におけるスタート信号ＳＳＰ、クロック信号ＳＣＫ、及び電源電圧ＳＶｐの出力停止期間より長くする。

このとき、走査信号線駆動回路２０１ｃが停止し、走査信号ＳＣＮの出力が停止する。また、画像信号線駆動回路２０１ｄが停止し、画像信号線２０４＿ｓを介しての画像信号ＩＭＧの出力が停止する。なお、第（Ｌ＋２）の期間３１２＿Ｌ＋２におけるスタート信号ＧＳＰ、クロック信号ＧＣＫ、及び電源電圧ＧＶｐの出力停止期間の長さを、第（Ｌ＋１）の期間３１２＿Ｌ＋１におけるスタート信号ＧＳＰ、クロック信号ＧＣＫ、及び電源電圧ＧＶｐの出力停止期間より長くする。また、表示制御回路２０１ｂから入力される制御信号ＣＴＬ_２０５に応じてトランジスタ２０５がオフ状態になる。

さらに、このとき画素２０２＿ｋでは、液晶素子２２２＿ｋの第２端子が浮遊状態になり、画素２０２＿ｋは、第（Ｌ＋２）の期間３１１＿Ｌ＋２に書き込まれた画像信号ＩＭＧのデータに基づく表示状態を維持する。これにより第（Ｌ＋２）の期間３１２＿Ｌ＋２において、画素２０２＿ｋは、液晶素子２２２＿ｋの第１端子及び第２端子の間に新たに電圧を印加することなく、第（Ｌ＋２）の期間３１１＿Ｌ＋２に書き込まれた画像信号ＩＭＧのデータに基づく画像を静止画として一定期間保持する。このとき、第（Ｌ＋２）の期間３１２＿Ｌ＋２における画像信号ＩＭＧのデータに基づく画像の保持期間の長さは、第（Ｌ＋２）の期間３１２＿Ｌ＋２におけるスタート信号ＧＳＰ、クロック信号ＧＣＫ、及び電源電圧ＧＶｐの出力停止期間の長さに応じて、第（Ｌ＋１）の期間３１２＿Ｌ＋１における画像信号ＩＭＧのデータに基づく画像の保持期間の長さより長くなる。

また、例えば第（Ｌ＋１）の期間３１２＿Ｌ＋１又は第（Ｌ＋２）の期間３１２＿Ｌ＋２の間に操作信号のパルスが入力された場合には、計数回路２１１ｃによって生成された計数値のデータがリセットされ、表示制御回路２０１ｂは、再び第１の出力開始動作及び第２の出力開始動作を行う。

このとき、走査信号線駆動回路２０１ｃは、走査信号線２０３＿ｇを介して走査信号ＳＣＮを出力し、走査信号ＳＣＮに応じて画像信号ＩＭＧが入力される画素２０２＿ｋを順次選択する。また、画像信号線駆動回路２０１ｄは、画像信号線２０４＿ｓを介して画像信号ＩＭＧを出力し、走査信号線駆動回路２０１ｃにより選択された画素２０２＿ｋに画像信号ＩＭＧを順次出力する。また、表示制御回路２０１ｂから入力される制御信号ＣＴＬ_２０５に応じてトランジスタ２０５がオン状態になることにより、電圧Ｖｃｏｍが画素２０２＿ｋに入力される。

選択された画素２０２＿ｋでは、トランジスタ２２１＿ｋがオン状態になることにより、液晶素子２２２＿ｋの第１端子の電圧の値が画像信号ＩＭＧの電圧と同等の値になり、液晶素子２２２＿ｋの第２端子の電圧の値が電圧Ｖｃｏｍと同等の値になり、液晶素子２２２＿ｋの第１端子及び第２端子の間に印加された電圧に応じて液晶素子２２２＿ｋの光の透過率が設定される。以上により、選択された画素２０２＿ｋに画像信号ＩＭＧのデータが書き込まれたことになり、選択された画素２０２＿ｋの表示状態が設定される。選択された画素２０２＿ｋに画像信号ＩＭＧのデータが書き込まれると、トランジスタ２２１＿ｋがオフ状態になり、液晶素子２２２＿ｋの第１端子及び第２端子の間に印加された電圧は一定期間保持される。これを別の画素に対しても行うことにより、全ての画素の表示状態が設定され、画素部において、画像が表示される。

上記に一例として示すように、本実施の形態の表示装置の一例は、静止画表示のときに駆動回路へのスタート信号、クロック信号、及び電源電圧の出力を停止させ、且つ画素部において一定期間表示画像を維持する構成である。これにより、消費電力を低減することができる。

また、本実施の形態の表示装置の一例は、液晶素子に画像信号を入力するか否かを制御するトランジスタとしてオフ電流の小さいトランジスタを用いる構成である。これにより、トランジスタのオフ電流に起因する液晶素子に印加される電圧の変動を抑制することができるため、駆動回路の動作が停止している期間を長く設定することができるため、消費電力を低減することができる。また、これにより画像データの書き込みの間隔を低減することができるため、画像の切り替わりに起因する目の疲労を低減することができる。

また、本実施の形態の表示装置の一例は、Ｎが２以上のときにＫ回目の静止画表示のときにおける駆動回路の停止期間を、Ｋ−１回目の静止画表示のときにおける駆動回路の停止期間より長くする構成である。該構成とすることにより、例えば外部機器により入力動作がない場合（例えばポインティングデバイスにより操作信号のパルスが入力されない場合など）において、駆動回路の停止期間を長くするように設定を変更することができるため、外部機器からいずれの操作信号のパルスがないときの消費電力をより低減することができる。

また、本実施の形態の表示装置の一例は、静止画表示のときにおける駆動回路の停止期間を、静止画表示のときの画像信号の書き換えを行うたびに長くし、さらに外部機器による入力動作があった場合には、再び駆動回路を動作させて該画像信号の書き換えを行うことができるため、例えば画像の劣化により使用者による表示画像の視認動作を阻害することなく、消費電力を低減することができる。

なお、本実施の形態は、他の実施の形態と適宜組み合わせ又は置き換えを行うことができる。

（実施の形態３）
本実施の形態では、上記実施の形態に示す表示装置における走査信号線駆動回路及び画像信号線駆動回路に適用可能なシフトレジスタの一例について説明する。

本実施の形態におけるシフトレジスタの構成の一例について、図４を用いて説明する。図４は、本実施の形態におけるシフトレジスタの構成の一例を示す図である。

また、図４（Ａ）に示すシフトレジスタは、Ｐ個（Ｐは３以上の自然数）の単位順序回路（単位順序回路１０＿１（ＦＦ＿１ともいう）乃至単位順序回路１０＿Ｐ（ＦＦ＿Ｐともいう））を用いて構成されるＰ段の単位順序回路を有する。

単位順序回路１０＿１乃至単位順序回路１０＿Ｐのそれぞれには、スタート信号及びリセット信号が入力される。

さらに単位順序回路１０＿１乃至単位順序回路１０＿Ｐのそれぞれには、クロック信号ＣＫ１、クロック信号ＣＫ２、及びクロック信号ＣＫ３が入力される。クロック信号ＣＫ１、クロック信号ＣＫ２、及びクロック信号ＣＫ３としては、例えば第１のクロック信号（ＣＬＫ１ともいう）、第２のクロック信号（ＣＬＫ２ともいう）、第３のクロック信号（ＣＬＫ３ともいう）、及び第４のクロック信号（ＣＬＫ４ともいう）のうちのいずれか３つのクロック信号を用いることできる。第１のクロック信号乃至第４のクロック信号は、ハイレベルとローレベルを繰り返すデジタル信号である。なお、互いに隣り合う段の単位順序回路には同じ組み合わせのクロック信号が入力されないものとする。図４（Ａ）に示すシフトレジスタは、第１のクロック信号乃至第４のクロック信号を用いて単位順序回路の動作を制御する。これにより、動作速度を向上させることができる。

さらに、図４（Ａ）に示す単位順序回路の回路構成の一例について、図４（Ｂ）を用いて説明する。図４（Ｂ）は、図４（Ａ）に示す単位順序回路の回路構成の一例を示す回路図である。

図４（Ｂ）に示す単位順序回路は、トランジスタ３１と、トランジスタ３２と、トランジスタ３３と、トランジスタ３４と、トランジスタ３５と、トランジスタ３６と、トランジスタ３７と、トランジスタ３８と、トランジスタ３９と、トランジスタ４０と、トランジスタ４１と、を有する。

トランジスタ３１の第１端子には、電圧Ｖａが入力され、トランジスタ３１の第３端子には、単位順序回路のスタート信号となる信号が入力される。

トランジスタ３２の第１端子には、電圧Ｖｂが入力され、トランジスタ３２の第２端子は、トランジスタ３１の第２端子に電気的に接続される。

なお、電圧Ｖａ及び電圧Ｖｂの一方は、高電源電圧Ｖｄｄとなる電圧であり、他方は、低電源電圧Ｖｓｓとなる電圧である。高電源電圧Ｖｄｄは、相対的に低電源電圧Ｖｓｓより高い値の電圧であり、低電源電圧Ｖｓｓは、相対的に高電源電圧Ｖｄｄより低い値の電圧である。電圧Ｖａ及び電圧Ｖｂの値は、例えばトランジスタの極性などにより互いに入れ替わる場合がある。また、電圧Ｖａ及び電圧Ｖｂの電位差が電源電圧となる。

トランジスタ３３の第１端子は、トランジスタ３１の第２端子に電気的に接続され、トランジスタ３３の第３端子には、電圧Ｖａが入力される。

トランジスタ３４の第１端子には、電圧Ｖａが入力され、トランジスタ３４の第３端子には、単位順序回路のクロック信号ＣＫ１となる信号が入力される。

トランジスタ３５の第１端子は、トランジスタ３４の第２端子に電気的に接続され、トランジスタ３５の第２端子は、トランジスタ３２の第３端子に電気的に接続され、トランジスタ３５の第３端子には、単位順序回路のクロック信号ＣＫ２となる信号が入力される。

トランジスタ３６の第１端子には、電圧Ｖａが入力され、トランジスタ３６の第３端子には、単位順序回路のリセット信号となる信号が入力される。

トランジスタ３７の第１端子には、電圧Ｖｂが入力され、トランジスタ３７の第２端子は、トランジスタ３２の第３端子及びトランジスタ３６の第２端子に電気的に接続され、トランジスタ３７の第３端子には、単位順序回路のスタート信号となる信号が入力される。

トランジスタ３８の第１端子には、単位順序回路のクロック信号ＣＫ３となる信号が入力され、トランジスタ３８の第３端子は、トランジスタ３３の第２端子に電気的に接続される。

トランジスタ３９の第１端子には、電圧Ｖｂが入力され、トランジスタ３９の第２端子は、トランジスタ３８の第２端子に電気的に接続され、トランジスタ３９の第３端子は、トランジスタ３２の第３端子に電気的に接続される。

トランジスタ４０の第１端子には、単位順序回路のクロック信号ＣＫ３となる信号が入力され、トランジスタ４０の第３端子は、トランジスタ３３の第２端子に電気的に接続される。

トランジスタ４１の第１端子には、電圧Ｖｂが入力され、トランジスタ４１の第２端子は、トランジスタ４０の第２端子に電気的に接続され、トランジスタ４１の第３端子は、トランジスタ３２の第３端子に電気的に接続される。

なお、図４（Ｂ）において、トランジスタ３３の第２端子と、トランジスタ３８の第３端子と、トランジスタ４０の第３端子との接続箇所をノードＮＡとする。また、トランジスタ３２の第３端子と、トランジスタ３５の第２端子と、トランジスタ３６の第２端子と、トランジスタ３７の第２端子と、トランジスタ３９の第３端子と、トランジスタ４１の第３端子との接続箇所をノードＮＢとする。また、トランジスタ３８の第２端子とトランジスタ３９の第２端子との接続箇所をノードＮＣとする。また、トランジスタ４０の第２端子とトランジスタ４１の第２端子との接続箇所をノードＮＤとする。

図４（Ｂ）に示す単位順序回路は、ノードＮＣの電圧を第１の出力信号（ＯＵＴ１ともいう）として出力し、ノードＮＤの電圧を第２の出力信号（ＯＵＴ２ともいう）として出力する。第２の出力信号は、例えば上記実施の形態の表示装置において、画素を選択する走査信号ＳＣＮ又は選択された画素に画像信号ＩＭＧを出力するための信号として用いられる。

また、単位順序回路１０＿１乃至単位順序回路１０＿Ｐにおいて、１段目の単位順序回路１０＿１におけるトランジスタ３１の第３端子及びトランジスタ３７の第３端子には、スタート信号として、例えば上記実施の形態の表示装置におけるスタート信号ＧＳＰ又はスタート信号ＳＳＰなどが入力される。

また、単位順序回路１０＿１乃至単位順序回路１０＿Ｐにおいて、Ｑ＋２段目（Ｑは１以上Ｐ−２以下の自然数）の単位順序回路１０＿Ｑ＋２におけるトランジスタ３１の第３端子及びトランジスタ３７の第３端子は、Ｑ＋１段目の単位順序回路１０＿Ｑ＋１におけるトランジスタ３８の第２端子に電気的に接続され、単位順序回路１０＿Ｑ＋１における第１の出力信号が単位順序回路１０＿Ｑ＋２におけるスタート信号となる。

また、単位順序回路１０＿１乃至単位順序回路１０＿Ｐにおいて、Ｕ段目（Ｕは３以上Ｐ以下の自然数）の単位順序回路１０＿Ｕにおけるトランジスタ３８の第２端子は、Ｕ−２段目の単位順序回路１０＿Ｕ−２におけるトランジスタ３６の第３端子に電気的に接続され、単位順序回路１０＿Ｕにおける第１の出力信号が単位順序回路１０＿Ｕ−２のリセット信号となる。

また、単位順序回路１０＿１乃至単位順序回路１０＿Ｐにおいて、Ｐ−１段目の単位順序回路１０＿Ｐ−１におけるトランジスタ３６の第３端子には、リセット信号として信号Ｓ５１が入力される。信号Ｓ５１としては、例えば別途生成された信号を用いることができる。なお、Ｐ−１段目の単位順序回路１０＿Ｐ−１は、ダミーの単位順序回路として用いられる。

また、単位順序回路１０＿１乃至単位順序回路１０＿Ｐにおいて、Ｐ段目の単位順序回路１０＿Ｐにおけるトランジスタ３６の第３端子には、リセット信号として信号Ｓ５２が入力される。信号Ｓ５２としては、例えば別途生成された信号を用いることができる。なお、Ｐ段目の単位順序回路１０＿Ｐは、ダミーの単位順序回路として用いられる。

また、トランジスタ３１乃至トランジスタ４１のそれぞれを同一の導電型にすることができる。

次に、図４（Ａ）に示すシフトレジスタの動作の一例を図５に示す。図５は、図４（Ａ）に示すシフトレジスタの動作の一例を説明するためのタイミングチャートであり、図５（Ａ）は、図４（Ｂ）に示す単位順序回路の動作の一例を説明するためのタイミングチャートであり、図５（Ｂ）は、図４（Ａ）に示すシフトレジスタの動作の一例を説明するためのタイミングチャートである。なお、ここでは、一例として図４（Ａ）に示す単位順序回路１０＿１乃至単位順序回路１０＿Ｐのそれぞれの構成を図４（Ｂ）に示す構成とする。また、一例として図４（Ｂ）に示す単位順序回路におけるトランジスタ３１乃至トランジスタ４１のそれぞれを、全てＮ型の導電型とし、電圧Ｖａとして高電源電圧Ｖｄｄが入力され、電圧Ｖｂとして低電源電圧Ｖｓｓが入力されるものとする。

図５（Ａ）に示すように、単位順序回路１０＿１乃至単位順序回路１０＿Ｐのそれぞれは、選択期間６１において、スタート信号ＳＴのパルスが入力され、ノードＮＡの電圧が高電源電圧Ｖｄｄ以上に上昇し、トランジスタ３８及びトランジスタ４０がオン状態になり、ノードＮＢがローレベルになり、トランジスタ３９及びトランジスタ４１がオフ状態になることにより、第１の出力信号がハイレベルになり及び第２の出力信号がハイレベルになる。さらに、非選択期間６２において、リセット信号のパルスが入力されることにより、ノードＮＡがローレベルになり、トランジスタ３８及びトランジスタ４０がオフ状態になり、ノードＮＢの電圧がハイレベルになり、トランジスタ３９及びトランジスタ４１がオン状態になることにより、第１の出力信号及び第２の出力信号をローレベルに維持する。以上により、単位順序回路１０＿１乃至単位順序回路１０＿Ｐのそれぞれは、第１の出力信号のパルス及び第２の出力信号のパルスを出力する。

さらに、図５（Ｂ）に示すように、上記動作を第１のクロック信号乃至第４のクロック信号に従って単位順序回路毎に順に行うことにより、単位順序回路１０＿１乃至単位順序回路１０＿Ｐから順に第１の出力信号及び第２の出力信号のパルスを出力する。

図４（Ａ）及び図４（Ｂ）、並びに図５（Ａ）及び図５（Ｂ）に一例として示すように、本実施の形態のシフトレジスタは、単位順序回路毎に出力信号のパルスを出力する構成である。

例えば、本実施の形態のシフトレジスタを上記実施の形態の表示装置の走査信号線駆動回路に用いることにより、単位順序回路毎の出力信号を用いて走査信号を生成することができる。

また、例えば本実施の形態のシフトレジスタを上記実施の形態の表示装置の画像信号線駆動回路に用いることにより、単位順序回路毎の出力信号を用いて画素に画像信号を出力することができる。

また、本実施の形態のシフトレジスタを上記実施の形態の表示装置の走査信号線駆動回路及び上記実施の形態の表示装置の画像信号線駆動回路に用いることにより、各単位順序回路に入力される電圧を順に停止して走査信号線駆動回路及び画像信号線駆動回路の動作を容易に停止することができる。

なお、本実施の形態は、他の実施の形態と適宜組み合わせ又は置き換えを行うことができる。

（実施の形態４）
本実施の形態では、上記実施の形態に示す表示装置に適用可能なトランジスタの例について説明する。

上記実施の形態に示す表示装置に適用可能なトランジスタとしては、例えばチャネル形成層としての機能を有する酸化物半導体層を有するトランジスタを用いることができる。該トランジスタのチャネル形成層としての機能を有する酸化物半導体層は、高純度化することにより、真性（Ｉ型ともいう）、又は実質的に真性にさせた半導体層である。

なお、高純度化とは、酸化物半導体層中の水素を極力排除すること、及び酸化物半導体層に酸素を供給して酸化物半導体層中の酸素欠乏に起因する欠陥を低減することの少なくとも一方を含む概念である。

該酸化物半導体層に用いられる酸化物半導体としては、例えば四元系金属酸化物、三元系金属酸化物、又は二元系金属酸化物などを用いることができる。四元系金属酸化物としては、例えばＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物などを用いることができる。三元系金属酸化物としては、例えばＩｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系金属酸化物、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系金属酸化物、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物、Ａｌ−Ｇａ−Ｚｎ−Ｏ系金属酸化物、又はＳｎ−Ａｌ−Ｚｎ−Ｏ系金属酸化物などを用いることができる。二元系金属酸化物としては、例えばＩｎ−Ｚｎ−Ｏ系金属酸化物、Ｓｎ−Ｚｎ−Ｏ系金属酸化物、Ａｌ−Ｚｎ−Ｏ系金属酸化物、Ｚｎ−Ｍｇ−Ｏ系金属酸化物、Ｓｎ−Ｍｇ−Ｏ系金属酸化物、Ｉｎ−Ｍｇ−Ｏ系金属酸化物、又はＩｎ−Ｓｎ−Ｏ系金属酸化物などを用いることができる。また、酸化物半導体としては、例えばＩｎ−Ｏ系金属酸化物、Ｓｎ−Ｏ系金属酸化物、又はＺｎ−Ｏ系金属酸化物などを用いることもできる。また、酸化物半導体としては、上記酸化物半導体として適用可能な金属酸化物にＳｉＯ_２を含む酸化物を用いることもできる。

また、酸化物半導体として、ＩｎＭＯ_３（ＺｎＯ）_ｍ（ｍは０より大きい数）で表記される材料を用いることができる。ここで、Ｍは、Ｇａ、Ａｌ、Ｍｎ、及びＣｏから選ばれた一つ又は複数の金属元素を示す。例えばＭとしては、Ｇａ、Ｇａ及びＡｌ、Ｇａ及びＭｎ、又はＧａ及びＣｏなどが挙げられる。

さらに、上記酸化物半導体のバンドギャップは、２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上とする。これにより、熱励起によって生じるキャリアの数は無視できる。さらに、ドナーとなる場合がある水素などの不純物を一定量以下になるまで低減し、キャリア濃度を１×１０^１４／ｃｍ^３未満、好ましくは１×１０^１２／ｃｍ^３以下にする。すなわち、酸化物半導体層のキャリア濃度を限りなくゼロ又はゼロと実質的に同等の値にする。

上記酸化物半導体層は、アバランシェ降伏が起きにくく、絶縁耐圧が高い。例えばシリコンは、バンドギャップが１．１２ｅＶと小さいため、アバランシェ降伏によって雪崩的に電子が発生しやすく、ゲート絶縁層への障壁を越えられるほど高速に加速される電子の数が増加する。一方、上記酸化物半導体層に用いられる酸化物半導体は、バンドギャップが２ｅＶ以上と広く、アバランシェ降伏が生じにくく、シリコンと比べてホットキャリア劣化の耐性が高いため、絶縁耐圧が高い。

ホットキャリア劣化は、例えば高速に加速された電子がチャネル中のドレイン近傍でゲート絶縁層中に注入されることにより発生する固定電荷により生じるトランジスタ特性の劣化、又は高速に加速された電子によりゲート絶縁層界面に形成されるトラップ準位などにより生じるトランジスタ特性の劣化などであり、トランジスタ特性の劣化としては、例えばトランジスタのしきい値電圧の変動又はトランジスタのゲートを介して生じるリーク電流などがある。また、ホットキャリア劣化の要因としては、チャネルホットエレクトロン注入（ＣＨＥ注入ともいう）とドレインアバランシェホットキャリア注入（ＤＡＨＣ注入ともいう）がある。

また、高絶縁耐圧材料の一つであるシリコンカーバイドのバンドキャップと上記酸化物半導体層に用いられる酸化物半導体のバンドギャップは同等であるが、該酸化物半導体の方が、シリコンカーバイドより移動度が２桁程小さいため、電子が加速されにくく、また、ゲート絶縁層との障壁がシリコンカーバイド、窒化ガリウム、又はシリコンよりも大きく、ゲート絶縁層に注入される電子が極めて少ないため、シリコンカーバイド、窒化ガリウム、又はシリコンよりホットキャリア劣化が生じにくく、絶縁耐圧が高い。また、該酸化物半導体は、非晶質状態であっても同様に絶縁耐圧が高い。

さらに、上記酸化物半導体層を有するトランジスタでは、チャネル幅１μｍあたりのオフ電流を１０ａＡ（１×１０^−１７Ａ）以下、さらにはチャネル幅１μｍあたりのオフ電流を１ａＡ（１×１０^−１８Ａ）以下、さらにはチャネル幅１μｍあたりのオフ電流を１０ｚＡ（１×１０^−２０Ａ）以下、さらにはチャネル幅１μｍあたりのオフ電流を１ｚＡ（１×１０^−２１Ａ）以下にすることができる。

また、上記酸化物半導体層を有するトランジスタは、光による劣化（例えば閾値電圧の変動など）が少ない。

さらに、本実施の形態のトランジスタの構造例について、図６（Ａ）乃至図６（Ｄ）を用いて説明する。図６（Ａ）乃至図６（Ｄ）は、本実施の形態におけるトランジスタの構造例を示す断面模式図である。

図６（Ａ）に示すトランジスタは、ボトムゲート構造のトランジスタの一つであり、逆スタガ型トランジスタともいう。

図６（Ａ）に示すトランジスタは、ゲート電極としての機能を有する導電層４０１ａと、ゲート絶縁層としての機能を有する絶縁層４０２ａと、チャネル形成層としての機能を有する酸化物半導体層４０３ａと、ソース電極又はドレイン電極としての機能を有する導電層４０５ａ及び導電層４０６ａと、を含む。

導電層４０１ａは、基板４００ａの上に設けられ、絶縁層４０２ａは、導電層４０１ａの上に設けられ、酸化物半導体層４０３ａは、絶縁層４０２ａを挟んで導電層４０１ａの上に設けられ、導電層４０５ａ及び導電層４０６ａは、酸化物半導体層４０３ａの一部の上にそれぞれ設けられる。

さらに、図６（Ａ）において、トランジスタの酸化物半導体層４０３ａの上面の一部（上面に導電層４０５ａ及び導電層４０６ａが設けられていない部分）は、酸化物絶縁層４０７ａに接する。また、酸化物絶縁層４０７ａの上部には、保護絶縁層４０９ａが設けられる。

図６（Ｂ）に示すトランジスタは、ボトムゲート構造の一つであるチャネル保護型（チャネルストップ型ともいう）トランジスタであり、逆スタガ型トランジスタともいう。

図６（Ｂ）に示すトランジスタは、ゲート電極としての機能を有する導電層４０１ｂと、ゲート絶縁層としての機能を有する絶縁層４０２ｂと、チャネル形成層としての機能を有する酸化物半導体層４０３ｂと、チャネル保護層としての機能を有する絶縁層４２７と、ソース電極又はドレイン電極としての機能を有する導電層４０５ｂ及び導電層４０６ｂと、を含む。

導電層４０１ｂは、基板４００ｂの上に設けられ、絶縁層４０２ｂは、導電層４０１ｂの上に設けられ、酸化物半導体層４０３ｂは、絶縁層４０２ｂを挟んで導電層４０１ｂの上に設けられ、絶縁層４２７は、絶縁層４０２ｂ及び酸化物半導体層４０３ｂを挟んで導電層４０１ｂの上に設けられ、導電層４０５ｂ及び導電層４０６ｂは、絶縁層４２７を挟んで酸化物半導体層４０３ｂの一部の上にそれぞれ設けられる。また、導電層４０１ｂを酸化物半導体層４０３ｂの全てと重なる構造にすることもできる。導電層４０１ｂを酸化物半導体層４０３ｂの全てと重なる構造にすることにより、酸化物半導体層４０３ｂへの光の入射を抑制することができる。また、これに限定されず、導電層４０１ｂを酸化物半導体層４０３ｂの一部と重なる構造にすることもできる。

さらに、図６（Ｂ）において、トランジスタの上部は、保護絶縁層４０９ｂに接する。

図６（Ｃ）に示すトランジスタは、ボトムゲート構造のトランジスタの一つである。

図６（Ｃ）に示すトランジスタは、ゲート電極としての機能を有する導電層４０１ｃと、ゲート絶縁層としての機能を有する絶縁層４０２ｃと、チャネル形成層としての機能を有する酸化物半導体層４０３ｃと、ソース電極又はドレイン電極としての機能を有する導電層４０５ｃ及び導電層４０６ｃと、を含む。

導電層４０１ｃは、基板４００ｃの上に設けられ、絶縁層４０２ｃは、導電層４０１ｃの上に設けられ、導電層４０５ｃ及び導電層４０６ｃは、絶縁層４０２ｃの一部の上に設けられ、酸化物半導体層４０３ｃは、絶縁層４０２ｃ、導電層４０５ｃ、及び導電層４０６ｃを挟んで導電層４０１ｃの上に設けられる。また、導電層４０１ｃを酸化物半導体層４０３ｃの全てと重なる構造にすることもできる。導電層４０１ｃを酸化物半導体層４０３ｃの全てと重なる構造にすることにより、酸化物半導体層４０３ｃへの光の入射を抑制することができる。また、これに限定されず、導電層４０１ｃを酸化物半導体層４０３ｃの一部と重なる構造にすることもできる。

さらに、図６（Ｃ）において、トランジスタにおける酸化物半導体層４０３ｃの上面及び側面は、酸化物絶縁層４０７ｃに接する。また、酸化物絶縁層４０７ｃの上部には、保護絶縁層４０９ｃが設けられる。

図６（Ｄ）に示すトランジスタは、トップゲート構造のトランジスタの一つである。

図６（Ｄ）に示すトランジスタは、ゲート電極としての機能を有する導電層４０１ｄと、ゲート絶縁層としての機能を有する絶縁層４０２ｄと、チャネル形成層としての機能を有する酸化物半導体層４０３ｄと、ソース電極又はドレイン電極としての機能を有する導電層４０５ｄ及び導電層４０６ｄと、を含む。

酸化物半導体層４０３ｄは、絶縁層４４７を挟んで基板４００ｄの上に設けられ、導電層４０５ｄ及び導電層４０６ｄは、それぞれ酸化物半導体層４０３ｄの一部の上に設けられ、絶縁層４０２ｄは、酸化物半導体層４０３ｄ、導電層４０５ｄ、及び導電層４０６ｄの上に設けられ、導電層４０１ｄは、絶縁層４０２ｄを挟んで酸化物半導体層４０３ｄの上に設けられる。

さらに、図６（Ａ）乃至図６（Ｄ）を用いて説明するトランジスタの各構成要素について以下に説明する。

基板４００ａ乃至基板４００ｄとしては、例えばバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いることができる。

また、基板４００ａ乃至基板４００ｄとして、セラミック基板、石英基板、又はサファイア基板などの基板を用いることもできる。また、基板４００ａ乃至基板４００ｄとして、結晶化ガラス基板を用いることもできる。また、基板４００ａ乃至基板４００ｄとして、プラスチック基板を用いることもできる。また、基板４００ａ乃至基板４００ｄとして、シリコンなどの半導体基板を用いることもできる。

絶縁層４４７は、基板４００ｄからの不純物元素の拡散を防止する下地層としての機能を有する。絶縁層４４７としては、例えば窒化シリコン層、酸化シリコン層、窒化酸化シリコン層、酸化窒化シリコン層、酸化アルミニウム層、又は酸化窒化アルミニウム層を用いることができる。また、絶縁層４４７に適用可能な材料の層の積層により絶縁層４４７を構成することもできる。また、絶縁層４４７として、遮光性を有する材料の層と、上記絶縁層４４７に適用可能な材料の層との積層を用いることもできる。また、遮光性を有する材料の層を用いて絶縁層４４７を構成することにより、酸化物半導体層４０３ｄへの光の入射を抑制することができる。

なお、図６（Ａ）乃至図６（Ｃ）に示すトランジスタにおいて、図６（Ｄ）に示すトランジスタと同様に、基板と、ゲート電極としての機能を有する導電層の間に絶縁層を設けてもよい。

導電層４０１ａ乃至導電層４０１ｄとしては、例えばモリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、若しくはスカンジウムなどの金属材料、又はこれらを主成分とする合金材料の層を用いることができる。また、導電層４０１ａ乃至導電層４０１ｄの形成に適用可能な材料の層の積層により、導電層４０１ａ乃至導電層４０１ｄを構成することもできる。

絶縁層４０２ａ乃至絶縁層４０２ｄとしては、例えば酸化シリコン層、窒化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層、酸化アルミニウム層、窒化アルミニウム層、酸化窒化アルミニウム層、窒化酸化アルミニウム層、又は酸化ハフニウム層を用いることができる。また、絶縁層４０２ａ乃至絶縁層４０２ｄに適用可能な材料の層の積層により絶縁層４０２ａ乃至絶縁層４０２ｄを構成することもできる。絶縁層４０２ａ乃至絶縁層４０２ｄに適用可能な材料の層は、例えばプラズマＣＶＤ法又はスパッタリング法などを用いて形成される。例えば、プラズマＣＶＤ法により窒化シリコン層を形成し、プラズマＣＶＤ法により窒化シリコン層の上に酸化シリコン層を形成することにより絶縁層４０２ａ乃至絶縁層４０２ｄを構成することができる。

酸化物半導体層４０３ａ乃至酸化物半導体層４０３ｄに適用可能な酸化物半導体としては、例えば四元系金属酸化物、三元系金属酸化物、又は二元系金属酸化物などが挙げられる。四元系金属酸化物としては、例えばＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物などが挙げられる。三元系金属酸化物としては、例えばＩｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系金属酸化物、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系金属酸化物、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物、Ａｌ−Ｇａ−Ｚｎ−Ｏ系金属酸化物、又はＳｎ−Ａｌ−Ｚｎ−Ｏ系金属酸化物などが挙げられる。二元系金属酸化物としては、Ｉｎ−Ｚｎ−Ｏ系金属酸化物、Ｓｎ−Ｚｎ−Ｏ系金属酸化物、Ａｌ−Ｚｎ−Ｏ系金属酸化物、Ｚｎ−Ｍｇ−Ｏ系金属酸化物、Ｓｎ−Ｍｇ−Ｏ系金属酸化物、Ｉｎ−Ｍｇ−Ｏ系金属酸化物、又はＩｎ−Ｓｎ−Ｏ系金属酸化物などが挙げられる。また、酸化物半導体としては、Ｉｎ−Ｏ系金属酸化物、Ｓｎ−Ｏ系金属酸化物、又はＺｎ−Ｏ系金属酸化物などが挙げられる。また、上記酸化物半導体としては、上記酸化物半導体として適用可能な金属酸化物にＳｉＯ_２を含む酸化物を用いることもできる。また、例えばＩｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物とは、少なくともＩｎとＧａとＺｎを含む酸化物であり、その組成比に特に制限はない。また、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物にＩｎとＧａとＺｎ以外の元素が含まれていてもよい。

また、酸化物半導体層４０３ａ乃至酸化物半導体層４０３ｄに適用可能な酸化物半導体としては、化学式ＩｎＭＯ_３（ＺｎＯ）_ｍ（ｍは０より大きい数）で表記される金属酸化物も挙げられる。ここで、Ｍは、Ｇａ、Ａｌ、Ｍｎ及びＣｏから選ばれた一つ又は複数の金属元素を示す。Ｍとしては、例えばＧａ、Ｇａ及びＡｌ、Ｇａ及びＭｎ、又はＧａ及びＣｏなどがある。

導電層４０５ａ乃至導電層４０５ｄ及び導電層４０６ａ乃至導電層４０６ｄとしては、例えばアルミニウム、クロム、銅、タンタル、チタン、モリブデン、若しくはタングステンなどの金属材料、又はこれらの金属材料を主成分とする合金材料の層を用いることができる。また、導電層４０５ａ乃至導電層４０５ｄ、及び導電層４０６ａ乃至導電層４０６ｄに適用可能な材料の層の積層により導電層４０５ａ乃至導電層４０５ｄ、及び導電層４０６ａ乃至導電層４０６ｄのそれぞれを構成することができる。

例えば、アルミニウム又は銅の金属層と、チタン、モリブデン、又はタングステンなどの高融点金属層との積層により導電層４０５ａ乃至導電層４０５ｄ及び導電層４０６ａ乃至導電層４０６ｄを構成することができる。また、複数の高融点金属層の間にアルミニウム又は銅の金属層が設けられた積層により導電層４０５ａ乃至導電層４０５ｄ、及び導電層４０６ａ乃至導電層４０６ｄを構成することもできる。また、ヒロックやウィスカーの発生を防止する元素（Ｓｉ、Ｎｄ、Ｓｃなど）が添加されているアルミニウム層を用いて導電層４０５ａ乃至導電層４０５ｄ、及び導電層４０６ａ乃至導電層４０６ｄを構成することにより、耐熱性を向上させることができる。

また、導電層４０５ａ乃至導電層４０５ｄ及び導電層４０６ａ乃至導電層４０６ｄとして、導電性の金属酸化物を含む層を用いることもできる。導電性の金属酸化物としては、例えば酸化インジウム（Ｉｎ_２Ｏ_３）、酸化スズ（ＳｎＯ_２）、酸化亜鉛（ＺｎＯ）、酸化インジウム酸化スズ合金（Ｉｎ_２Ｏ_３―ＳｎＯ_２、ＩＴＯと略記する）、若しくは酸化インジウム酸化亜鉛合金（Ｉｎ_２Ｏ_３―ＺｎＯ）、又はこれらの金属酸化物に酸化シリコンを含むものを用いることができる。

さらに、導電層４０５ａ乃至導電層４０５ｄ及び導電層４０６ａ乃至導電層４０６ｄの形成に用いられる材料を用いて他の配線を形成してもよい。

絶縁層４２７としては、例えば絶縁層４４７に適用可能な材料の層を用いることができる。また、絶縁層４２７に適用可能な材料の層の積層により絶縁層４２７を構成することもできる。

酸化物絶縁層４０７ａ及び酸化物絶縁層４０７ｃとしては、酸化物絶縁層を用いることができ、例えば酸化シリコン層などを用いることができる。また、酸化物絶縁層４０７ａ及び酸化物絶縁層４０７ｃに適用可能な材料の層の積層により酸化物絶縁層４０７ａ及び酸化物絶縁層４０７ｃを構成することもできる。

保護絶縁層４０９ａ乃至保護絶縁層４０９ｃとしては、例えば無機絶縁層を用いることができ、例えば窒化シリコン層、窒化アルミニウム層、窒化酸化シリコン層、又は窒化酸化アルミニウム層などを用いることができる。また、保護絶縁層４０９ａ乃至保護絶縁層４０９ｃに適用可能な材料の層の積層により保護絶縁層４０９ａ乃至保護絶縁層４０９ｃを構成することもできる。

なお、上記実施の形態の表示装置は、本実施の形態のトランジスタに起因する表面凹凸を低減するために、トランジスタの上（酸化物絶縁層又は保護絶縁層を有する場合には酸化物絶縁層又は保護絶縁層を挟んでトランジスタの上）に平坦化絶縁層を有する構成にすることもできる。平坦化絶縁層としては、ポリイミド、アクリル、ベンゾシクロブテン、などの有機材料の層を用いることができる。また平坦化絶縁層としては、低誘電率材料（ｌｏｗ−ｋ材料ともいう）の層を用いることもできる。また、平坦化絶縁層に適用可能な材料の層の積層により平坦化絶縁層を構成することもできる。

さらに、本実施の形態のトランジスタの作製方法の一例として、図６（Ａ）に示すトランジスタの作製方法の一例について、図７（Ａ）、図７（Ｂ）、図７（Ｃ）、図８（Ａ）、及び図８（Ｂ）を用いて説明する。図７（Ａ）乃至図７（Ｃ）並びに図８（Ａ）及び図８（Ｂ）は、図６（Ａ）に示すトランジスタの作製方法の一例を示す断面模式図である。

まず、基板４００ａを準備し、基板４００ａの上に第１の導電膜を形成する。

なお、基板４００ａの一例としてガラス基板を用いる。

また、第１の導電膜としては、例えばモリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、若しくはスカンジウムなどの金属材料、又はこれらを主成分とする合金材料の膜を用いることができる。また、第１の導電膜に適用可能な材料の膜の積層膜により、第１の導電膜を構成することもできる。

次に、第１のフォトリソグラフィ工程により第１の導電膜の上に第１のレジストマスクを形成し、第１のレジストマスクを用いて選択的に第１の導電膜のエッチングを行うことにより導電層４０１ａを形成し、第１のレジストマスクを除去する。

なお、本実施の形態において、インクジェット法を用いてレジストマスクを形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。

また、フォトリソグラフィ工程で用いるフォトマスク数及び工程数を削減するために、多階調マスクによって形成されたレジストマスクを用いてエッチングを行ってもよい。多階調マスクは、透過した光が複数の強度となる露光マスクである。多階調マスクを用いて形成したレジストマスクは、複数の膜厚を有する形状となり、エッチングを行うことでさらに形状を変形させることができるため、異なるパターンに加工する複数のエッチング工程に用いることができる。よって、一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対応するレジストマスクを形成することができる。よって、露光マスク数を削減することができ、対応するフォトリソグラフィ工程も削減できるため、製造工程を簡略にすることができる。

次に、導電層４０１ａの上に絶縁層４０２ａを形成する。

例えば、高密度プラズマＣＶＤ法を用いて絶縁層４０２ａを形成することができる。例えば、μ波（例えば、周波数２．４５ＧＨｚのμ波）を用いた高密度プラズマＣＶＤは、緻密で絶縁耐圧の高い高品質な絶縁層を形成できるため、絶縁層４０２ａの形成に好ましい。高密度プラズマＣＶＤを用いて形成した高品質な絶縁層と酸化物半導体層が接することにより、界面準位が低減し、界面特性を良好にすることができる。

また、スパッタリング法やプラズマＣＶＤ法など、他の方法を用いて絶縁層４０２ａを形成することもできる。また、絶縁層４０２ａの形成後に熱処理を行ってもよい。絶縁層４０２ａの形成後に熱処理を行うことにより絶縁層４０２ａの質、酸化物半導体との界面特性を改質させることができる。

次に、絶縁層４０２ａの上に膜厚２ｎｍ以上２００ｎｍ以下、好ましくは５ｎｍ以上３０ｎｍ以下の酸化物半導体膜５３０を形成する。例えば、スパッタリング法を用いて酸化物半導体膜５３０を形成することができる。

なお、酸化物半導体膜５３０を形成する前に、アルゴンガスを導入してプラズマを発生させる逆スパッタを行い、絶縁層４０２ａの表面に付着している粉状物質（パーティクル、ごみともいう）を除去することが好ましい。逆スパッタとは、ターゲット側に電圧を印加せずに、アルゴン雰囲気下で基板側にＲＦ電源を用いて電圧を印加し、基板にプラズマを形成して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウム、酸素などを用いてもよい。

例えば、酸化物半導体層４０３ａに適用可能な酸化物半導体材料を用いて酸化物半導体膜５３０を形成することができる。本実施の形態では、一例としてＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物ターゲットを用いてスパッタリング法により酸化物半導体膜５３０を形成する。この段階での断面模式図が図７（Ａ）に相当する。また、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、又は希ガスと酸素の混合雰囲気下において、スパッタリング法により酸化物半導体膜５３０を形成することもできる。

スパッタリング法を用いて酸化物半導体膜５３０を作製するためのターゲットとしては、例えば、Ｉｎ_２Ｏ_３：Ｇａ_２Ｏ_３：ＺｎＯ＝１：１：１［ｍｏｌ数比］の組成比である酸化物ターゲットを用いることができる。また、上記に示すターゲットに限定されず、例えば、Ｉｎ_２Ｏ_３：Ｇａ_２Ｏ_３：ＺｎＯ＝１：１：２［ｍｏｌ数比］の組成比である酸化物ターゲットを用いてもよい。また、作製される酸化物ターゲットの全体の体積に対して全体の体積から空隙などが占める空間を除いた部分の体積の割合（充填率ともいう）は、９０％以上１００％以下、好ましくは９５％以上９９．９％以下である。充填率の高い金属酸化物ターゲットを用いることにより形成した酸化物半導体膜は、緻密な膜となる。

なお、酸化物半導体膜５３０を形成する際に用いるスパッタリングガスとしては、例えば水素、水、水酸基、又は水素化物などの不純物が除去された高純度ガスを用いることが好ましい。

また、酸化物半導体膜５３０を形成する前に、スパッタリング装置の予備加熱室で導電層４０１ａが形成された基板４００ａ、又は導電層４０１ａ及び絶縁層４０２ａが形成された基板４００ａを加熱し、基板４００ａに吸着した水素、水分などの不純物を脱離し排気することが好ましい。上記予備加熱室での加熱により、絶縁層４０２ａ及び酸化物半導体膜５３０への水素、水酸基、及び水分の侵入を抑制することができる。また、予備加熱室には、例えばクライオポンプなどの排気手段を設けることが好ましい。また、上記予備加熱室での加熱を省略することもできる。また、酸化物絶縁層４０７ａの成膜前に、導電層４０５ａ及び導電層４０６ａまで形成した基板４００ａにも同様に上記予備加熱室での加熱を行ってもよい。

また、スパッタリング法を用いて酸化物半導体膜５３０を形成する場合、減圧状態に保持された成膜室内に基板４００ａを保持し、基板４００ａの温度を１００℃以上６００℃以下、好ましくは２００℃以上４００℃以下とする。基板４００ａの温度を高くすることにより、形成する酸化物半導体膜５３０に含まれる不純物濃度を低減することができる。また、スパッタリングによる酸化物半導体膜５３０の損傷が軽減する。そして、成膜室内の残留水分を除去しつつ水素及び水分が除去されたスパッタリングガスを導入し、上記ターゲットを用いて絶縁層４０２ａの上に酸化物半導体膜５３０を成膜する。

なお、本実施の形態において、スパッタリングを行う際の成膜室内の残留水分を除去する手段としては、例えば吸着型の真空ポンプなどを用いることができる。吸着型の真空ポンプとしては、例えばクライオポンプ、イオンポンプ、又はチタンサブリメーションポンプなどを用いることができる。例えばクライオポンプを用いることにより、例えば水素原子及び炭素原子の一つ又は複数を含む化合物などを排気することができ、成膜室で形成される膜に含まれる不純物の濃度を低減することができる。また、本実施の形態において、スパッタリングを行う際の成膜室内の残留水分を除去する手段として、コールドトラップを設けたターボポンプを用いることもできる。

成膜条件の一例としては、基板とターゲットの間との距離を１００ｍｍ、圧力０．６Ｐａ、直流（ＤＣ）電源０．５ｋＷ、酸素（酸素流量比率１００％）雰囲気下の条件が適用される。なお、パルス直流電源を用いると、成膜時に発生する粉状物質が軽減でき、膜厚分布も均一となる。

次に、第２のフォトリソグラフィ工程により酸化物半導体膜５３０の上に第２のレジストマスクを形成し、第２のレジストマスクを用いて選択的に酸化物半導体膜５３０のエッチングを行うことにより、酸化物半導体膜５３０を島状の酸化物半導体層に加工し、第２のレジストマスクを除去する。

なお、絶縁層４０２ａにコンタクトホールを形成する場合、酸化物半導体膜５３０を島状の酸化物半導体層に加工する際に該コンタクトホールを形成することもできる。

例えば、ドライエッチング、ウェットエッチング、又はドライエッチング及びウェットエッチングの両方を用いて酸化物半導体膜５３０のエッチングを行うことができる。例えば、酸化物半導体膜５３０のウェットエッチングに用いるエッチング液としては、燐酸と酢酸と硝酸を混ぜた溶液などを用いることができる。また、ＩＴＯ０７Ｎ（関東化学社製）を用いてもよい。

次に、加熱処理を行う。上記加熱処理によって島状の酸化物半導体層の脱水化又は脱水素化を行うことができる。上記加熱処理の温度は、４００℃以上７５０℃以下、又は４００℃以上基板の歪み点未満とする。ここでは、加熱処理装置の一つである電気炉に基板を導入し、島状の酸化物半導体層に対して窒素雰囲気下４５０℃において１時間の加熱処理を行った後、大気に触れることなく、島状の酸化物半導体層への水や水素の再混入を防ぎ、酸化物半導体層４０３ａを得る（図７（Ｂ）参照。）。

なお、加熱処理装置としては、電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導又は熱輻射により被処理物を加熱する装置を用いてもよい。加熱処理装置としては、例えばＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置又はＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置などのＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、例えばハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、又は高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。また、ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。高温のガスとしては、例えばアルゴンなどの希ガス、又は窒素のような、加熱処理によって被処理物と反応しない不活性気体を用いることができる。

例えば、上記加熱処理として、ＧＲＴＡ装置を用いて６５０℃〜７００℃に加熱した不活性ガス中に、島状の酸化物半導体層まで形成された基板４００ａを移動させて入れ、数分間加熱した後、該基板４００ａを移動させて加熱した不活性ガス中から取り出す方式の加熱処理を行ってもよい。

なお、上記加熱処理において、窒素、又はヘリウム、ネオン、アルゴンなどの希ガスに、水、水素などが含まれないことが好ましい。また、加熱処理装置に導入する窒素、又はヘリウム、ネオン、若しくはアルゴンなどの希ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、すなわち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下とすることが好ましい。

また、上記加熱処理で島状の酸化物半導体層を加熱した後、加熱処理を行った炉と同じ炉に高純度の酸素ガス、高純度のＮ_２Ｏガス、又は超乾燥エア（露点が−４０℃以下、好ましくは−６０℃以下の雰囲気）を導入してもよい。このとき、酸素ガス又はＮ_２Ｏガスは、水、水素などを含まないことが好ましい。また、上記加熱処理装置に導入する酸素ガス又はＮ_２Ｏガスの純度を、６Ｎ以上、好ましくは７Ｎ以上、すなわち、酸素ガス又はＮ_２Ｏガス中の不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下とすることが好ましい。酸素ガス又はＮ_２Ｏガスの作用により、脱水化又は脱水素化処理による不純物の排除工程によって同時に減少した酸素を供給することによって、酸化物半導体層４０３ａを高純度化させる。

また、島状の酸化物半導体層に加工する前の酸化物半導体膜５３０に上記加熱処理装置により加熱処理を行うこともできる。この場合には、加熱処理後に、酸化物半導体膜５３０まで形成された基板４００ａを上記加熱処理装置から取り出し、島状の酸化物半導体層に加工する。

また、上記以外にも、酸化物半導体膜５３０の形成後であれば上記加熱処理を行ってもよい、例えば酸化物半導体層４０３ａの上に導電層４０５ａ及び導電層４０６ａを形成した後、又は導電層４０５ａ及び導電層４０６ａの上に酸化物絶縁層４０７ａを形成した後に上記加熱処理を行ってもよい。

また、絶縁層４０２ａにコンタクトホールを形成する場合、上記加熱処理を行う前にコンタクトホールを形成してもよい。

また、酸化物半導体膜を２回に分けて成膜し、２回に分けて加熱処理を行うことで、下地部材の材料が、酸化物、窒化物、金属など材料を問わず、膜厚の厚い結晶領域（単結晶領域）、すなわち、膜表面に対して垂直にｃ軸配向した結晶領域を有する膜を用いて酸化物半導体層を形成してもよい。例えば、膜厚が３ｎｍ以上１５ｎｍ以下の第１の酸化物半導体膜を成膜し、さらに第１の加熱処理として、窒素、酸素、希ガス、又は乾燥エアの雰囲気下で４５０℃以上８５０℃以下、好ましくは５５０℃以上７５０℃以下の加熱処理を行い、表面を含む領域に結晶領域（板状結晶を含む）を有する第１の酸化物半導体膜を形成する。そして、第１の酸化物半導体膜よりも厚い第２の酸化物半導体膜を形成し、さらに第２の加熱処理として、４５０℃以上８５０℃以下、好ましくは６００℃以上７００℃以下の加熱処理を行い、第１の酸化物半導体膜を結晶成長の種として、第１の酸化物半導体膜から第２の酸化物半導体膜にかけて上方に向かって結晶成長させ、第２の酸化物半導体膜の全体を結晶化させ、結果として膜厚の厚い結晶領域を有する酸化物半導体膜を用いて酸化物半導体層を形成してもよい。

次に、絶縁層４０２ａ及び酸化物半導体層４０３ａの上に第２の導電膜を形成する。

第２の導電膜としては、例えばアルミニウム、クロム、銅、タンタル、チタン、モリブデン、若しくはタングステンなどの金属材料、又はこれらの金属材料を主成分とする合金材料の膜を用いることができる。また、第２の導電膜に適用可能な膜の積層膜により第２の導電膜を形成することができる。

次に、第３のフォトリソグラフィ工程により第２の導電膜の上に第３のレジストマスクを形成し、第３のレジストマスクを用いて選択的にエッチングを行って導電層４０５ａ及び導電層４０６ａを形成した後、第３のレジストマスクを除去する（図７（Ｃ）参照。）。

なお、導電層４０５ａ及び導電層４０６ａを形成する際に、第２の導電膜を用いて他の配線を形成することもできる。

また、第３のレジストマスク形成時の露光として、紫外線やＫｒＦレーザ光やＡｒＦレーザ光を用いることが好ましい。酸化物半導体層４０３ａの上で隣り合う導電層４０５ａの下端部と導電層４０６ａの下端部との間隔幅により、後に形成されるトランジスタのチャネル長Ｌが決定される。なお、チャネル長Ｌ＝２５ｎｍ未満の露光を行う場合には、数ｎｍ〜数１０ｎｍと極めて波長が短い超紫外線（Ｅｘｔｒｅｍｅ Ｕｌｔｒａｖｉｏｌｅｔ）を用いて第３のレジストマスクの形成の際に露光を行うとよい。超紫外線による露光は、解像度が高く焦点深度も大きい。従って、後に形成されるトランジスタのチャネル長Ｌを１０ｎｍ以上１０００ｎｍ以下とすることも可能であり、該露光を用いて形成されたトランジスタを用いることにより、回路の動作速度を速くすることでき、さらに該トランジスタのオフ電流は、極めて少ないため、消費電力を低減することもできる。

なお、第２の導電膜のエッチングを行う場合、該エッチングによる酸化物半導体層４０３ａの分断を抑制するために、エッチング条件を最適化することが好ましい。しかしながら、第２の導電膜のみエッチングが行われ、酸化物半導体層４０３ａは、全くエッチングが行われないという条件を得ることは難しく、第２の導電膜のエッチングの際に酸化物半導体層４０３ａは一部のみエッチングが行われ、溝部（凹部）を有する酸化物半導体層４０３ａとなることもある。

本実施の形態では、第２の導電膜の一例としてチタン膜を用い、酸化物半導体層４０３ａの一例としてＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体を用いるため、エッチャントとしてアンモニア過水（アンモニア、水、過酸化水素水の混合液）を用いる。

次に、酸化物半導体層４０３ａ、導電層４０５ａ、及び導電層４０６ａの上に酸化物絶縁層４０７ａを形成する。このとき酸化物絶縁層４０７ａは、酸化物半導体層４０３ａの上面の一部に接する。

酸化物絶縁層４０７ａは、少なくとも１ｎｍ以上の膜厚とし、スパッタリング法など、酸化物絶縁層４０７ａに水又は水素などの不純物が混入しない方法を適宜用いて形成することができる。酸化物絶縁層４０７ａに水素が混入すると、該水素の酸化物半導体層への侵入又は該水素による酸化物半導体層中の酸素の引き抜きにより、酸化物半導体層のバックチャネルが低抵抗化（Ｎ型化）し、寄生チャネルが形成されるおそれがある。よって、酸化物絶縁層４０７ａができるだけ水素を含まない層になるように、酸化物絶縁層４０７ａの作製方法として水素を用いない方法を用いることは重要である。

本実施の形態では、酸化物絶縁層４０７ａの一例として、スパッタリング法を用いて膜厚２００ｎｍの酸化シリコン膜を形成する。成膜時の基板４００ａの温度は、室温以上３００℃以下とすればよく、本実施の形態では一例として１００℃とする。酸化シリコン膜のスパッタリング法による成膜は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、又は希ガスと酸素の混合雰囲気下において行うことができる。

また、酸化物絶縁層４０７ａを形成するためのターゲットとしては、例えば酸化シリコンターゲット又はシリコンターゲットなどを用いることができる。例えば、シリコンターゲットを用いて、酸素を含む雰囲気下でスパッタリング法により酸化シリコン膜を形成することができる。

また、酸化物絶縁層４０７ａを形成する際に用いるスパッタリングガスは、例えば水素、水、水酸基、又は水素化物などの不純物が除去された高純度ガスを用いることが好ましい。

また、酸化物絶縁層４０７ａを形成する前にＮ_２Ｏ、Ｎ_２、又はＡｒなどのガスを用いたプラズマ処理を行い、露出している酸化物半導体層４０３ａの表面に付着した吸着水などを除去してもよい。プラズマ処理を行った場合、大気に触れることなく、酸化物半導体層４０３ａの上面の一部に接する酸化物絶縁層４０７ａを形成することが好ましい。

さらに、不活性ガス雰囲気下又は酸素ガス雰囲気下で加熱処理（好ましくは２００℃以上４００℃以下、例えば２５０℃以上３５０℃以下）を行うこともできる。例えば、上記不活性ガス雰囲気下又は酸素ガス雰囲気下での加熱処理として、窒素雰囲気下で２５０℃、１時間の加熱処理を行う。上記不活性ガス雰囲気下又は酸素ガス雰囲気下での加熱処理を行うと、酸化物半導体層４０３ａの上面の一部が酸化物絶縁層４０７ａと接した状態で加熱される。

以上の工程を経ることによって、水素、水分、水酸基、又は水素化物（水素化合物ともいう）などの不純物を酸化物半導体層から意図的に排除し、且つ酸素を酸化物半導体層に供給することができる。よって、酸化物半導体層は高純度化する。

以上の工程でトランジスタが形成される（図８（Ａ）参照。）。

また、酸化物絶縁層４０７ａとして欠陥を多く含む酸化シリコン層を用いると、酸化シリコン層形成後の加熱処理によって酸化物半導体層４０３ａ中に含まれる水素、水分、水酸基、又は水素化物などの不純物を酸化物絶縁層４０７ａに拡散させ、酸化物半導体層４０３ａ中に含まれる該不純物をより低減させることができる。

また、酸化物絶縁層４０７ａの上にさらに保護絶縁層４０９ａを形成してもよい。例えば、ＲＦスパッタリング法を用いて窒化シリコン膜を形成することにより保護絶縁層４０９ａを形成することができる。ＲＦスパッタリング法は、量産性がよいため、保護絶縁層４０９ａの形成に用いられる絶縁膜の成膜方法として好ましい。本実施の形態では、一例として窒化シリコン膜を形成することにより保護絶縁層４０９ａを形成する（図８（Ｂ）参照。）。

本実施の形態では、酸化物絶縁層４０７ａまで形成された基板４００ａを１００℃〜４００℃の温度に加熱し、水素及び水分が除去された高純度窒素を含むスパッタリングガスを導入し、シリコン半導体のターゲットを用いて窒化シリコン膜を形成することで保護絶縁層４０９ａを形成する。この場合においても、酸化物絶縁層４０７ａと同様に、処理室内の残留水分を除去しつつ保護絶縁層４０９ａを成膜することが好ましい。

保護絶縁層４０９ａの形成後、さらに大気中、１００℃以上２００℃以下、１時間以上３０時間以下での加熱処理を行ってもよい。この加熱処理は一定の加熱温度を保持して加熱してもよいし、室温から、１００℃以上２００℃の加熱温度への昇温と、加熱温度から室温までの降温を複数回くりかえして行ってもよい。以上が図６（Ａ）に示すトランジスタの作製方法の一例である。

なお、本実施の形態のトランジスタの作製方法の一例として、図６（Ａ）に示すトランジスタの作製方法の一例を示すが、これに限定されず、例えば図６（Ｂ）乃至図６（Ｄ）に示す各構成要素において、名称が図６（Ａ）に示す各構成要素と同じであり且つ機能の少なくとも一部が図６（Ａ）に示す各構成要素と同じであれば、図６（Ａ）に示すトランジスタの作製方法の一例の説明を適宜援用することができる。

以上のように、本実施の形態に示すトランジスタは、チャネル形成層として酸化物半導体層を有するトランジスタであり、トランジスタに用いられる酸化物半導体層は、熱処理により高純度化させることによりＩ型又は実質的にＩ型となった酸化物半導体層である。

また、高純度化された酸化物半導体層は、キャリアの数が極めて少なく（ゼロに近い）、キャリア濃度は１×１０^１４／ｃｍ^３未満、好ましくは１×１０^１２／ｃｍ^３未満、さらに好ましくは１×１０^１１／ｃｍ^３未満である。このように酸化物半導体層のキャリアの数が極めて少ないため、本実施の形態のトランジスタでは、オフ電流を少なくすることができる。オフ電流は少なければ少ないほど好ましい。本実施の形態のトランジスタでは、チャネル幅１μｍあたりのオフ電流を１０ａＡ（１×１０^−１７Ａ）以下にすること、さらには、チャネル幅１μｍあたりのオフ電流を１ａＡ（１×１０^−１８Ａ）以下、さらにはチャネル幅１μｍあたりのオフ電流を１０ｚＡ（１×１０^−２０Ａ）以下、さらにはチャネル幅１μｍあたりのオフ電流を１ｚＡ（１×１０^−２１Ａ）以下にすることができる。

また、本実施の形態のトランジスタは、比較的高い電界効果移動度が得られるため、該トランジスタを用いた回路を高速に駆動することができる。

また、本実施の形態のトランジスタを上記実施の形態の表示装置に用いることにより、静止画表示のときの画像データに基づく画像の保持時間を長くすることができるため、表示装置の消費電力を低減することができる。

また、本実施の形態のトランジスタを用いて上記実施の形態に示すシフトレジスタを構成することにより、一つの基板上に画素部、走査信号線駆動回路、及び画像信号線駆動回路を同一工程で形成することもできるため、表示装置の製造コストを低減することができる。

なお、本実施の形態は、他の実施の形態と適宜組み合わせ又は置き換えを行うことができる。

（実施の形態５）
本実施の形態では、上記実施の形態に示す表示装置の構造例について説明する。

本実施の形態における表示装置の構造例について、図９を用いて説明する。図９は、本実施の形態における表示装置の構造例を示す断面模式図である。

図９に示す表示装置は、基板４００１及び基板４００６の間のシール材４００５により封止された領域に画素部及び駆動回路部を有し、画素部は、トランジスタ４０１２を有し、駆動回路部は、トランジスタ４０１４を有する。

なお、駆動回路部に用いられる駆動回路の一部は、別途基板上に設けられた駆動回路を用いて構成することもできる。このとき、図９に示す表示装置と、別途形成された駆動回路との接続方法は、特に限定されるものではなく、ＣＯＧ方法、ワイヤボンディング方法、或いはＴＡＢ方法などを用いることができる。

トランジスタ４０１２としては、例えば上記実施の形態４に示すトランジスタのいずれか一つを適用することができる。図９では、トランジスタ４０１２の一例として図６（Ａ）を用いて説明した構造のトランジスタを示す。

トランジスタ４０１４としては、例えば上記実施の形態４に示すトランジスタのいずれか一つを適用することができる。図９では、トランジスタ４０１４の一例として図６（Ａ）を用いて説明した構造のトランジスタを示す。なお、絶縁層４０２４を介してトランジスタ４０１４における酸化物半導体層と重なるように導電層を設けてもよい。

さらに、図９に示す表示装置は、平坦化層４０２５と、画素電極としての機能を有する導電層４０３０と、絶縁層４０３２と、液晶層４００８と、絶縁層４０３３と、スペーサとしての機能を有する絶縁層４０３５と、対向電極としての機能を有する導電層４０３１と、を有する。

平坦化層４０２５は、トランジスタ４０１２及びトランジスタ４０１４の上に設けられ、導電層４０３０は、平坦化層４０２５の上に設けられ、絶縁層４０３２は、導電層４０３０を挟んで平坦化層４０２５の上に設けられ、導電層４０３１は、基板４００６に接して設けられ、絶縁層４０３３は、導電層４０３１に接して設けられ、絶縁層４０３５は、シール材４００５により囲まれた領域に設けられ、液晶層４００８は、シール材４００５により囲まれた領域に絶縁層４０３２及び絶縁層４０３３を挟んで、導電層４０３０及び導電層４０３１の間に設けられる。

また、導電層４０３０、導電層４０３１、及び液晶層４００８により液晶素子４０１７が構成される。

また、導電層４０３１は、トランジスタ４０１２などと同一基板上に設けられる共通電圧線と電気的に接続される。また、共通電圧線との接続部（共通接続部ともいう）を用いて、一対の基板間に配置される導電性粒子を介して導電層４０３１と共通電圧線とを電気的に接続することができる。共通電圧線は、電圧Ｖｃｏｍが供給される配線である。

また、絶縁層４０３５は、絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、導電層４０３０と導電層４０３１との間の距離（セルギャップ）を制御するために設けられている。なお絶縁層４０３５として球状のスペーサを用いてもよい。なお、絶縁層４０３５は、絶縁層４０３２及び絶縁層４０３５を挟んで導電層４０３０と導電層４０３１の間に設けられてもよい。

さらに、図９に示す表示装置は、絶縁層４０２０及び絶縁層４０２１を挟んで基板４００１の上に設けられた導電層４０１６と、導電層４０１６に接する導電層４０１５と、異方性導電層４０１９を介してＦＰＣ４０１８に電気的に接続される。導電層４０１５及び導電層４０１６は、端子電極としての機能を有する。

導電層４０１５は、例えば導電層４０３０と同じ導電膜を用いて形成され、導電層４０１６は、例えばトランジスタ４０１４のソース電極又はドレイン電極としての機能を有する導電層と同じ導電膜を用いて形成される。

基板４００１及び基板４００６としては、例えば透光性基板を用いることができ、透光性基板としては、例えばガラス基板又はプラスチック基板などを用いることができる。プラスチック基板としては、例えばＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、ポリエステルフィルム、又はアクリル樹脂フィルムなどを用いることができる。

平坦化層４０２５としては、例えばポリイミド、アクリル、ベンゾシクロブテン、ポリアミド、又はエポキシなどの耐熱性を有する有機材料の層を用いることができる。また、平坦化層４０２５としては、上記有機材料の層の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）などの層を用いることもできる。また、平坦化層４０２５に適用可能な材料の層を積層して平坦化層４０２５を構成することもできる。

平坦化層４０２５の形成法は、特に限定されず、その材料に応じて、スパッタリング法、ＳＯＧ法、スピンコート法、ディップ法、スプレー塗布法、液滴吐出法（インクジェット法、スクリーン印刷法、オフセット印刷法など）、ドクターナイフを用いる形成法、ロールコーターを用いる形成法、カーテンコーターを用いる形成法、又はナイフコーターを用いる形成法などを用いることができる。

導電層４０３０及び導電層４０３１としては、例えば透光性を有する導電材料の層を用いることができ、透光性を有する導電材料としては、例えばインジウム錫酸化物、酸化インジウムに酸化亜鉛を混合した金属酸化物（ＩＺＯ：ｉｎｄｉｕｍ ｚｉｎｃ ｏｘｉｄｅともいう）、酸化インジウムに酸化珪素（ＳｉＯ_２）を混合した導電材料、有機インジウム、有機スズ、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、又は酸化チタンを含むインジウム錫酸化物などを用いることができる。また、本実施の形態の表示装置を反射型とする場合、導電層４０３０及び導電層４０３１としては、例えばタングステン、モリブデン、ジルコニウム、ハフニウム、バナジウム、ニオブ、タンタル、クロム、コバルト、ニッケル、チタン、白金、アルミニウム、銅、若しくは銀などの金属、又はその合金の層を用いることができる。また、導電層４０３０及び導電層４０３１に適用可能な材料の層を積層して導電層４０３０及び導電層４０３１を構成してもよい。

また、導電層４０３０及び導電層４０３１は、導電性高分子（導電性ポリマーともいう）を含む導電性組成物を用いて形成することができる。導電性組成物を用いて形成した導電層は、シート抵抗が１００００Ω／□以下、波長５５０ｎｍにおける透光率が７０％以上であることが好ましい。また、導電性組成物に含まれる導電性高分子の抵抗率は、０．１Ω・ｃｍ以下であることが好ましい。

導電性高分子としては、いわゆるπ電子共役系導電性高分子が用いることができる。π電子共役系導電性高分子としては、例えばポリアニリン若しくはその誘導体、ポリピロール若しくはその誘導体、ポリチオフェン若しくはその誘導体、又は、アニリン、ピロール及びチオフェンの２種以上の共重合体若しくはその誘導体などが挙げられる。

シール材４００５としては、例えば導電性粒子を含む絶縁層を用いることができる。

また、液晶素子４０１７を備える表示装置の表示方式としては、例えばＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＶＡ（Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、又はＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＶモード、又はＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モードなど用いることができる。

また、液晶層４００８としては、例えば配向膜を用いないブルー相を示す液晶層を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために５重量％以上のカイラル剤を混合させた液晶組成物を液晶材料として用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１ｍｓｅｃ以下と短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。また配向膜を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中の表示装置の不良や破損を軽減することができる。よって表示装置の生産性を向上させることが可能となる。特に、酸化物半導体層を有するトランジスタは、静電気の影響によりトランジスタの電気的な特性が著しく変動して設計範囲を逸脱する恐れがある。よって、酸化物半導体層を有するトランジスタを有する表示装置にブルー相の液晶材料を用いることにより、静電気によるトランジスタの電気的変動を抑制することができる。

また、本実施の形態における表示装置では、基板の外側（視認側）に偏光板を設け、内側に着色層、表示素子に用いる電極層という順に設けてもよいし、偏光板を基板の内側に設けてもよい。また、偏光板と着色層の積層構造は、偏光板及び着色層の材料や作製工程条件によって適宜設定すればよい。また、表示部以外にブラックマトリクスとして機能する遮光層を設けてもよい。

また、本実施の形態における表示装置では、ブラックマトリクス（遮光層）、偏光部材、位相差部材、反射防止部材などの光学部材（光学基板）などを適宜設けることができる。例えば、光学部材としては、偏光基板及び位相差基板による円偏光を用いてもよい。また、光源としてバックライトなどを用いてもよい。

また、表示装置の動画特性を改善するため、バックライトとして複数のＬＥＤ（発光ダイオード）光源又は複数のＥＬ光源などを用いて面光源を構成し、面光源を構成している各光源を独立して１フレーム期間内で間欠点灯駆動する駆動技術もある。面光源として、３種類以上のＬＥＤを用いてもよいし、白色発光のＬＥＤを用いてもよい。独立して複数のＬＥＤを制御できるため、液晶層の光学変調の切り替えタイミングに合わせてＬＥＤの発光タイミングを同期させることもできる。この駆動技術は、ＬＥＤを部分的に消灯することができるため、特に一画面を占める黒い表示領域の割合が多い画像表示の場合には、消費電力を低減することができる。

また、表示装置におけるトランジスタは、静電気などにより破壊されやすいため、画素部又は駆動回路部と同一基板上に保護回路を設けることが好ましい。保護回路は、例えば上記酸化物半導体層を用いた非線形素子を用いて構成することが好ましい。例えば、画素部と、走査信号入力端子及び画像信号入力端子との間に保護回路を設けることができる。また、保護回路は、走査信号線に対して並列に配置された非線形素子によって構成されている。非線形素子は、ダイオードのような二端子素子又はトランジスタのような三端子素子で構成される。例えば、画素部のトランジスタと同じ工程で形成することも可能であり、例えばゲートとドレインを接続することによりダイオードと同様の特性を持たせることができる。

以上のように、本実施の形態の表示装置は、同一基板上に駆動回路及び画素が形成された構造である。該構造にすることにより、駆動回路と画素を同一工程により形成することができるため、製造コストを低減することができる。

なお、本実施の形態は、他の実施の形態と適宜組み合わせ又は置き換えを行うことができる。

（実施の形態６）
本実施の形態では、上記実施の形態における表示装置を備えた電子機器について説明する。

本実施の形態の電子機器の構成例について、図１０（Ａ）、図１０（Ｂ）、図１０（Ｃ）、図１０（Ｄ）、図１０（Ｅ）、及び図１０（Ｆ）を用いて説明する。図１０（Ａ）乃至図１０（Ｆ）は、本実施の形態の電子機器の構成例を示す図である。

図１０（Ａ）に示す電子機器は、携帯型情報通信端末である。図１０（Ａ）に示す携帯型情報通信端末は、少なくとも表示部１００１を有する。また、図１０（Ａ）に示す携帯型情報通信端末は、例えばタッチパネルと組み合わせることにより、様々な携帯品の代わりとして利用することができる。例えば、表示部１００１に操作部１００２を設けることで携帯電話として利用することができる。なお、操作部１００２を必ずしも表示部１００１に設けなくてもよく、図１０（Ａ）に示す携帯型情報通信端末は、別途操作ボタンを設けた構成にすることもできる。また、メモ帳の代わりとしての利用やハンディスキャナーとして図１０（Ａ）に示す携帯型情報通信端末を利用することもできる。また、上記実施の形態に示す表示装置は、１回の画像データの書き込みに対する表示時間が長いため、書き込み動作の間隔を長くすることができる。そのため、上記実施の形態に示す表示装置を図１０（Ａ）に示す携帯型情報通信端末に用いることにより、例えば表示部において長時間静止画を閲覧する場合であっても、眼精疲労を抑制することができる。

図１０（Ｂ）に示す電子機器は、例えばカーナビゲーションを含む情報案内端末である。図１０（Ｂ）に示す情報案内端末は、少なくとも表示部１１０１を有し、さらに図１０（Ｂ）に示す情報案内端末を操作ボタン１１０２及び外部入力端子１１０３を有する構成にすることもできる。自動車の車内は、気温と共に温度が大きく変動し、温度が５０℃を超えることもある。しかし上記実施の形態に示す表示装置は、温度による特性変化の影響が少ないため、自動車の車内のような温度が大きく変動する環境下において特に有効である。

図１０（Ｃ）に示す電子機器は、ノート型パーソナルコンピュータである。図１０（Ｃ）に示すノート型パーソナルコンピュータは、筐体１２０１と、表示部１２０２と、スピーカ１２０３と、ＬＥＤランプ１２０４と、ポインティングデバイス１２０５と、接続端子１２０６と、キーボード１２０７と、を有する。上記実施の形態に示す表示装置は、１回の画像データの書き込みに対する表示時間が長いため、書き込み動作の間隔を長くすることができる。そのため、上記実施の形態に示す表示装置を図１０（Ｃ）に示すノート型パーソナルコンピュータに用いることにより、例えば表示部において長時間静止画を閲覧する場合であっても、眼精疲労を抑制することができる。

図１０（Ｄ）に示す電子機器は、携帯型遊技機である。図１０（Ｄ）に示す携帯型遊技機は、表示部１３０１と、表示部１３０２と、スピーカ１３０３と、接続端子１３０４と、ＬＥＤランプ１３０５と、マイクロフォン１３０６と、記録媒体読込部１３０７と、操作ボタン１３０８と、センサ１３０９と、を有する。なお、上記実施の形態に示す表示装置は、１回の画像データの書き込みに対する表示時間が長いため、書き込み動作の間隔を長くすることができる。そのため、上記実施の形態に示す表示装置を図１０（Ｄ）に示す携帯型遊技機に用いることにより、例えば表示部において長時間画像を閲覧する場合であっても、眼精疲労を抑制することができる。また、表示部１３０１と表示部１３０２のいずれか一方を動画像表示とし、他方を静止画像表示と互いに異なる表示にすることもできる。これにより、静止画像を表示している表示部において駆動回路への電圧の供給を停止することができるため、消費電力を低減することができる。

図１０（Ｅ）に示す電子機器は、電子書籍である。図１０（Ｅ）に示す電子書籍は、少なくとも筐体１４０１と、筐体１４０３と、表示部１４０５と、表示部１４０７と、軸部１４１１と、を有する。

筐体１４０１及び筐体１４０３は、軸部１４１１により接続され、図１０（Ｅ）に示す電子書籍は、該軸部１４１１を軸として開閉動作を行うことができる。このような構成により、紙の書籍のような動作を行うことができる。また、表示部１４０５は、筐体１４０１に組み込まれ、表示部１４０７は、筐体１４０３に組み込まれる。また、表示部１４０５及び表示部１４０７の構成を互いに異なる画像を表示する構成としてもよく、例えば両方の表示部で一続きの画像を表示する構成としてもよい。表示部１４０５及び表示部１４０７を異なる画像を表示する構成にすることにより、例えば右側の表示部（図１０（Ｅ）では表示部１４０５）に文章画像を表示し、左側の表示部（図１０（Ｅ）では表示部１４０７）に画像を表示することができる。

また、図１０（Ｅ）に示す電子書籍は、筐体１４０１又は筐体１４０３に操作部などを備えてもよい。例えば、図１０（Ｅ）に示す電子書籍の構成を電源ボタン１４２１と、操作キー１４２３と、スピーカ１４２５と、を有する構成にすることもできる。図１０（Ｅ）に示す電子書籍は、操作キー１４２３を用いることにより、複数の頁がある画像の頁を送ることができる。また、図１０（Ｅ）に示す電子書籍の表示部１４０５及び表示部１４０７、又は表示部１４０５又は表示部１４０７にキーボードやポインティングデバイスなどを設けた構成としてもよい。また、図１０（Ｅ）に示す電子書籍の筐体１４０１及び筐体１４０３の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子、又はＡＣアダプタ又はＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを設けてもよい。さらに、図１０（Ｅ）に示す電子書籍に電子辞書としての機能を持たせてもよい。

また、上記実施の形態の表示装置は、表示部１４０５及び表示部１４０７、又は表示部１４０５若しくは表示部１４０７に搭載することができる。上記実施の形態に示す表示装置は、１回の画像データの書き込みに対する表示時間が長いため、書き込み動作の間隔を長くすることができる。そのため、上記実施の形態に示す表示装置を図１０（Ｅ）に示す電子書籍に用いることにより、例えば表示部において長時間静止画を閲覧する場合であっても、眼精疲労を抑制することができる。

また、図１０（Ｅ）に示す電子書籍を無線通信でデータを送受信できる構成としてもよい。これにより、電子書籍サーバから所望の書籍データなどを購入し、ダウンロードする機能を付加させることができる。

図１０（Ｆ）に示す電子機器は、ディスプレイである。図１０（Ｆ）に示すディスプレイは、筐体１５０１と、表示部１５０２と、スピーカ１５０３と、ＬＥＤランプ１５０４と、操作ボタン１５０５と、接続端子１５０６と、センサ１５０７と、マイクロフォン１５０８と、支持台１５０９と、を有する。上記実施の形態に示す表示装置は、１回の画像データの書き込みに対する表示時間が長いため、書き込み動作の間隔を長くすることができる。そのため、上記実施の形態に示す表示装置を図１０（Ｆ）に示すディスプレイに用いることにより、例えば表示部において長時間静止画を閲覧する場合であっても、眼精疲労を抑制することができる。

また、本実施の形態の電子機器は、太陽電池セルと、太陽電池セルから出力される電圧を充電する蓄電装置と、該蓄電装置に充電された電圧を各回路に必要な電圧に変換する直流変換回路と、を用いて構成される電源回路を有する構成にしてもよい。これにより外部電源が不要となるため、外部電源が無い場所であっても、該電子機器を長時間使用することができるため、利便性を向上させることができる。蓄電装置としては、例えばリチウムイオン二次電池、リチウムイオンキャパシタ、電気二重層キャパシタ、及びレドックスキャパシタのいずれか一つ又は複数などを用いることができる。例えばリチウムイオン二次電池及びリチウムイオンキャパシタを併用することにより、高速充放電が可能であり、且つ長時間電源を供給することが可能な蓄電装置にすることができる。なお、リチウムイオン二次電池に限定されず、蓄電装置として、他のアルカリ金属イオン又はアルカリ土類金属イオンなどを可動イオンとして用いた二次電池を用いてもよい。また、リチウムイオンキャパシタに限定されず、蓄電装置として、他のアルカリ金属イオン又はアルカリ土類金属イオンなどを可動イオンとして用いたキャパシタを用いてもよい。

また、本実施の形態の電子機器は、表示部にタッチパネル機能を付加させてもよい。タッチパネル機能は、例えば表示部にタッチパネルユニットを搭載する又は画素に光検出回路を設けることにより付加させることができる。

上記実施の形態に示す表示装置を電子機器の表示部に搭載することにより消費電力の低い電子機器を提供することができる。

なお、本実施の形態は、他の実施の形態と適宜組み合わせ又は置き換えを行うことができる。

３１ トランジスタ
３２ トランジスタ
３３ トランジスタ
３４ トランジスタ
３５ トランジスタ
３６ トランジスタ
３７ トランジスタ
３８ トランジスタ
３９ トランジスタ
４０ トランジスタ
４１ トランジスタ
１０１ 駆動回路部
１０１ａ 第１駆動回路
１０１ｂ 第２駆動回路
１０２ 画素部
１０２＿Ｋ 画素
２０１ 駆動回路部
２０１ａ ＣＰＵ
２０１ｂ 表示制御回路
２０１ｃ 走査信号線駆動回路
２０１ｄ 画像信号線駆動回路
２０２ 画素部
２０２＿Ｋ 画素
２０３ 走査信号線
２０４ 画像信号線
２０５ トランジスタ
２０６ 光源部
２１１ａ インターフェース
２１１ｂ 基準クロック信号生成回路
２１１ｃ 計数回路
２１１ｄ ラッチ回路
２１１ｅ 記憶回路
２１１ｆ 演算回路
２１１ｇ 出力回路
２２１ トランジスタ
２２２ 液晶素子
２２３ 容量素子
３１１ 期間
３１２ 期間
４００ａ 基板
４００ｂ 基板
４００ｃ 基板
４００ｄ 基板
４０１ａ 導電層
４０１ｂ 導電層
４０１ｃ 導電層
４０１ｄ 導電層
４０２ａ 絶縁層
４０２ｂ 絶縁層
４０２ｃ 絶縁層
４０２ｄ 絶縁層
４０３ａ 酸化物半導体層
４０３ｂ 酸化物半導体層
４０３ｃ 酸化物半導体層
４０３ｄ 酸化物半導体層
４０５ａ 導電層
４０５ｂ 導電層
４０５ｃ 導電層
４０５ｄ 導電層
４０６ａ 導電層
４０６ｂ 導電層
４０６ｃ 導電層
４０６ｄ 導電層
４０７ａ 酸化物絶縁層
４０７ｃ 酸化物絶縁層
４０９ａ 保護絶縁層
４０９ｂ 保護絶縁層
４０９ｃ 保護絶縁層
４２７ 絶縁層
４４７ 絶縁層
５３０ 酸化物半導体膜
１００１ 表示部
１００２ 操作部
１１０１ 表示部
１１０２ 操作ボタン
１１０３ 外部入力端子
１２０１ 筐体
１２０２ 表示部
１２０３ スピーカ
１２０４ ＬＥＤランプ
１２０５ ポインティングデバイス
１２０６ 接続端子
１２０７ キーボード
１３０１ 表示部
１３０２ 表示部
１３０３ スピーカ
１３０４ 接続端子
１３０５ ＬＥＤランプ
１３０６ マイクロフォン
１３０７ 記録媒体読込部
１３０８ 操作ボタン
１３０９ センサ
１４０１ 筐体
１４０３ 筐体
１４０５ 表示部
１４０７ 表示部
１４１１ 軸部
１４２１ 電源ボタン
１４２３ 操作キー
１４２５ スピーカ
１５０１ 筐体
１５０２ 表示部
１５０３ スピーカ
１５０４ ＬＥＤランプ
１５０５ 操作ボタン
１５０６ 接続端子
１５０７ センサ
１５０８ マイクロフォン
１５０９ 支持台
４００１ 基板
４００５ シール材
４００６ 基板
４００８ 液晶層
４０１２ トランジスタ
４０１４ トランジスタ
４０１５ 導電層
４０１６ 導電層
４０１７ 液晶素子
４０１８ ＦＰＣ
４０１９ 異方性導電層
４０２０ 絶縁層
４０２１ 絶縁層
４０２４ 絶縁層
４０２５ 平坦化層
４０３０ 導電層
４０３１ 導電層
４０３２ 絶縁層
４０３３ 絶縁層
４０３５ 絶縁層

Claims (5)

1. 駆動回路部及び画素部を具備し、
   前記駆動回路部は、
   走査信号を出力する第１の駆動回路と、
   画像信号を出力する第２の駆動回路と、を備え、
   前記画素部は、前記走査信号が入力され、前記走査信号に応じて前記画像信号が入力されることにより表示状態が制御されるｎ個の画素（ｎは自然数）を備え、
   前記画素部により動画を表示する動画表示モード及び前記画素部により静止画を表示する静止画表示モードを有する表示装置の駆動方法であって、
   前記静止画表示モードのとき、前記第１の駆動回路への駆動用信号及び電源電圧の出力並びに前記第２の駆動回路への駆動用信号及び電源電圧の出力を開始することにより、前記ｎ個の画素に前記画像信号が入力され、その後、前記第２の駆動回路への駆動用信号及び電源電圧の出力を停止し、入力された前記画像信号に基づく前記画素部の画像を静止画として保持する動作を行い、
   前記静止画表示モードのとき、前記動作をＮ回（Ｎは自然数）行い、
   Ｎが２以上である場合、Ｋ回目（Ｋは２以上Ｎ以下の自然数）における前記第２の駆動回路への駆動用信号及び電源電圧の出力停止期間の長さを、Ｋ−１回目における前記第２の駆動回路への駆動用信号及び電源電圧の出力停止期間より長くし、
   Ｎが２以上である場合、Ｋ回目とＫ−１回目において、前記ｎ個の画素に前記画像信号が入力される期間の長さは同じであることを特徴とする表示装置の駆動方法。
2. 駆動回路部及び画素部を具備し、
   前記駆動回路部は、
   走査信号を出力する第１の駆動回路と、
   画像信号を出力する第２の駆動回路と、を備え、
   前記画素部は、前記走査信号が入力され、前記走査信号に応じて前記画像信号が入力されることにより表示状態が制御されるｎ個の画素（ｎは自然数）を備え、
   前記画素部により動画を表示する動画表示モード及び前記画素部により静止画を表示する静止画表示モードを有する表示装置の駆動方法であって、
   前記静止画表示モードのとき、前記第１の駆動回路への駆動用信号及び電源電圧の出力並びに前記第２の駆動回路への駆動用信号及び電源電圧の出力を開始することにより、前記ｎ個の画素には前記画像信号が入力され、その後、前記第１の駆動回路への駆動用信号及び電源電圧の出力並びに前記第２の駆動回路への駆動用信号及び電源電圧の出力を停止し、入力された前記画像信号に基づく前記画素部の画像を静止画として保持する動作を行い、
   前記静止画表示モードのとき、前記動作をＮ回（Ｎは自然数）行い、
   Ｎが２以上である場合、Ｋ回目（Ｋは２以上Ｎ以下の自然数）における前記第２の駆動回路への駆動用信号及び電源電圧の出力停止期間の長さを、Ｋ−１回目における前記第２の駆動回路への駆動用信号及び電源電圧の出力停止期間より長くし、
   Ｎが２以上である場合、Ｋ回目とＫ−１回目において、前記ｎ個の画素に前記画像信号が入力される期間の長さは同じであることを特徴とする表示装置の駆動方法。
3. 走査信号を出力する第１の駆動回路と、
   画像信号を出力する第２の駆動回路と、
   画素部と、を有し、
   前記画素部は、前記走査信号及び前記画像信号が入力されることにより表示状態が制御されるｎ個の画素（ｎは自然数）を有し、
   前記画素部により動画を表示する動画表示モードと、前記画素部により静止画を表示する静止画表示モードとを有し、
   前記静止画表示モードのとき、前記第１の駆動回路への駆動用信号及び電源電圧の出力並びに前記第２の駆動回路への駆動用信号及び電源電圧の出力を開始することにより、前記ｎ個の画素に前記画像信号が入力され、その後、前記第２の駆動回路への駆動用信号及び電源電圧の出力を停止し、入力された前記画像信号に基づく前記画素部の画像を静止画として保持する動作を行い、
   前記静止画表示モードのとき、前記動作をＮ回（Ｎは自然数）行い、
   Ｎが２以上である場合、Ｋ回目（Ｋは２以上Ｎ以下の自然数）における前記第２の駆動回路への駆動用信号及び電源電圧の出力停止期間の長さを、Ｋ−１回目における前記第２の駆動回路への駆動用信号及び電源電圧の出力停止期間より長くし、
   Ｎが２以上である場合、Ｋ回目とＫ−１回目において、前記ｎ個の画素に前記画像信号が入力される期間の長さは同じであることを特徴とする表示装置。
4. 走査信号を出力する第１の駆動回路と、
   画像信号を出力する第２の駆動回路と、
   画素部と、を有し、
   前記画素部は、前記走査信号及び前記画像信号が入力されることにより表示状態が制御されるｎ個の画素（ｎは自然数）を有し、
   前記画素部により動画を表示する動画表示モードと、前記画素部により静止画を表示する静止画表示モードとを有し、
   前記静止画表示モードのとき、前記第１の駆動回路への駆動用信号及び電源電圧の出力並びに前記第２の駆動回路への駆動用信号及び電源電圧の出力を開始することにより、前記ｎ個の画素に前記画像信号が入力され、その後、前記第１の駆動回路への駆動用信号及び電源電圧の出力並びに前記第２の駆動回路への駆動用信号及び電源電圧の出力を停止し、入力された前記画像信号に基づく前記画素部の画像を静止画として保持する動作を行い、
   前記静止画表示モードのとき、前記動作をＮ回（Ｎは自然数）行い、
   Ｎが２以上である場合、Ｋ回目（Ｋは２以上Ｎ以下の自然数）における前記第２の駆動回路への駆動用信号及び電源電圧の出力停止期間の長さを、Ｋ−１回目における前記第２の駆動回路への駆動用信号及び電源電圧の出力停止期間より長くし、
   Ｎが２以上である場合、Ｋ回目とＫ−１回目において、前記ｎ個の画素に前記画像信号が入力される期間の長さは同じであることを特徴とする表示装置。
5. 請求項３または請求項４において、
   前記駆動用信号は、スタート信号及びクロック信号であることを特徴とする表示装置。

Images