TWI547926B - 顯示裝置及其驅動方法 - Google Patents

顯示裝置及其驅動方法 Download PDF

Info

Publication number
TWI547926B
TWI547926B TW100105427A TW100105427A TWI547926B TW I547926 B TWI547926 B TW I547926B TW 100105427 A TW100105427 A TW 100105427A TW 100105427 A TW100105427 A TW 100105427A TW I547926 B TWI547926 B TW I547926B
Authority
TW
Taiwan
Prior art keywords
signal
driver circuit
circuit
pixel
transistor
Prior art date
Application number
TW100105427A
Other languages
English (en)
Other versions
TW201203212A (en
Inventor
小山潤
山崎舜平
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201203212A publication Critical patent/TW201203212A/zh
Application granted granted Critical
Publication of TWI547926B publication Critical patent/TWI547926B/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3215—Monitoring of peripheral devices
    • G06F1/3218—Monitoring of peripheral devices of display devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3265—Power saving in display device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/10—Special adaptations of display systems for operation with variable images
    • G09G2320/103—Detection of image changes, e.g. determination of an index representative of the image change
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0435—Change or adaptation of the frame rate of the video stream
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Description

顯示裝置及其驅動方法
本發明之一實施例關於顯示裝置及其驅動方法。
近年來，已發展低電力消耗顯示裝置，諸如低電力消耗液晶顯示裝置及電致發光顯示裝置(亦稱為EL顯示裝置)。
例如，有關降低上述顯示裝置之電力消耗的方法之一，可提供一種技術其中顯示靜止影像之畫素中影像重寫操作之間的間隔較顯示移動影像之畫素中影像重寫操作之間的間隔為長，因而減少顯示靜止影像中不必要之影像重寫操作，並降低顯示裝置的電力消耗(例如，專利文獻1)。
[參考文獻]
[專利文獻1]日本公開專利申請案No.2002-182619
然而，在專利文獻1中所揭露之降低電力消耗之習知方法中，顯示靜止影像之畫素中影像重寫操作之間的間隔為短至數秒或更短；因此，不能說可充分降低電力消耗。
再者，在專利文獻1中所揭露之降低電力消耗之習知方法中，重寫操作之間的間隔是固定的。例如，甚至當使用者未操作顯示裝置時，以規律間隔執行影像重寫操作(亦稱為刷新)，使得因此消耗電力。
本發明之一實施例的目標為降低顯示裝置之電力消耗。
在本發明之一實施例中，若顯示靜止影像，在影像寫入操作之後，停止輸出信號至驅動器電路，寫入影像保持為靜止影像。再者，當執行二次或更多影像重寫操作時，調整停止輸出信號至驅動器電路之時期長度。
在本發明之一實施例中，若顯示靜止影像，當執行二次或更多影像重寫操作時，依據使用者是否執行影像重寫操作而調整停止輸出信號至驅動器電路之時期長度。
本發明之一實施例為包括驅動器電路部及畫素部之顯示裝置的驅動方法。驅動器電路部包括用於輸出掃描信號之第一驅動器電路，及用於輸出影像信號之第二驅動器電路。畫素部包括n(n為自然數)畫素，其顯示狀態係於掃描信號輸入及根據掃描信號而輸入影像信號時控制。顯示裝置具有供畫素顯示移動影像之移動影像顯示模式，及供畫素顯示靜止影像之靜止影像顯示模式。在靜止影像顯示模式中，開始輸出驅動信號及電源電壓至第一驅動器電路，及開始輸出驅動信號及電源電壓至第二驅動器電路，藉此影像信號輸出至n畫素。接著，停止至少輸出驅動信號及電源電壓至第二驅動器電路，及保持依據輸入影像信號之畫素部的影像為靜止影像。執行N(N為自然數)次一連串該些操作。若N為2或更多，其中停止第K(K為大於或等於2及小於或等於N之自然數)輸出驅動信號及電源電壓至第二驅動器電路之時期，設定為較停止第(K-1)輸出驅動信號及電源電壓至第二驅動器電路之時期長。
本發明之一實施例為包括驅動器電路部及畫素部之顯示裝置的驅動方法。驅動器電路部包括用於輸出掃描信號之第一驅動器電路，及用於輸出影像信號之第二驅動器電路。畫素部包括n(n為自然數)畫素，其顯示狀態係於掃描信號輸入及根據掃描信號而輸入影像信號時控制。顯示裝置具有供畫素顯示移動影像之移動影像顯示模式，及供畫素顯示靜止影像之靜止影像顯示模式。在靜止影像顯示模式中，開始輸出開始信號、時脈信號、及電源電壓至第一驅動器電路，及開始輸出開始信號、時脈信號、及電源電壓至第二驅動器電路，藉此影像信號輸出至n畫素。接著，停止至少輸出開始信號、時脈信號、及電源電壓至第二驅動器電路，及保持依據輸入影像信號之畫素部的影像為靜止影像。執行N(N為自然數)次一連串該些操作。若N為2或更多，停止第K(K為大於或等於2及小於或等於N之自然數)輸出開始信號、時脈信號、及電源電壓至第二驅動器電路之時期，設定為較停止第(K-1)輸出開始信號、時脈信號、及電源電壓至第二驅動器電路之時期長。
本發明之一實施例為包括驅動器電路部及畫素部之顯示裝置。驅動器電路部包括中央處理單元(CPU)，其被供應操作信號，根據輸入之操作信號而產生第一控制信號及第二控制信號，及輸出所產生之第一控制信號及所產生之第二控制信號；第一控制信號及第二控制信號輸入之顯示控制電路；第一驅動器電路，當開始信號、時脈信號、及電源電壓經由顯示控制電路輸入時，其根據第一控制信號而輸出掃描信號；及第二驅動器電路，當開始信號、時脈信號、及電源電壓經由顯示控制電路輸入時，其根據第二控制信號而輸出影像信號。畫素部包括n(n為自然數)畫素，其顯示狀態於掃描信號輸入及根據掃描信號而輸入影像信號時控制。CPU包括計數電路，其被供應參考時脈信號，計數根據操作信號而設定之每一時期中參考時脈信號之脈衝數量，及輸出每一時期中已計數值之資料做為信號；閂鎖電路，其被供應已計數值之資料信號，及於保持其達某時期之後輸出所供應之已計數值之資料信號；算術電路，其經由閂鎖電路而被供應已計數值之資料信號，及根據所供應之已計數值之資料信號，產生將成為第一控制信號及第二控制信號之信號；及輸出電路，其調整於算術電路中產生之信號，及輸出調整之信號至顯示控制電路，做為第一控制信號及第二控制信號。
請注意，在本說明書中，移動影像係指於複數訊框時期中藉由高速切換影像，而藉由人眼識別為移動之影像的影像。
在本說明書中，靜止影像係指於複數訊框時期中，即使高速切換影像，而藉由人眼識別為未改變之影像的影像。
依據本發明之一實施例，顯示靜止影像中影像重寫操作之間的間隔可視需要設定為長，使得可降低電力消耗。
以下，將參照圖式說明本發明之實施例。請注意，本發明不侷限於下列說明，且熟悉本技藝之人士將易於理解在不偏離本發明之精神及範圍下，可各式地改變模式及細節。因而，本發明不應解譯為侷限於實施例之說明。
(實施例1)
在本實施例中，將說明可顯示移動影像及靜止影像之顯示裝置，及該顯示裝置之驅動方法。
將參照圖1A至1C說明本實施例中之顯示裝置範例。
首先，將參照圖1A說明本實施例之顯示裝置之結構範例。圖1A為方塊圖，描繪本實施例之顯示裝置之結構範例。
圖1A中所描繪之顯示裝置包括配置驅動器電路之驅動器電路部101及配置畫素之畫素部102。
驅動器電路部101包括第一驅動器電路(亦稱為Xdrv)101a及第二驅動器電路(亦稱為Ydrv)101b。
第一驅動器電路101a具有輸出掃描信號SCN之功能。第一驅動器電路101a根據掃描信號SCN而選擇輸入影像信號IMG之畫素並掃描。當操作第一驅動器電路101a之信號(亦稱為第一驅動器電路101a之驅動信號)及電源電壓輸入時，第一驅動器電路101a開始操作。有關第一驅動器電路101a之驅動信號，可提供例如開始信號、時脈信號等。第一驅動器電路101a係使用例如移位暫存器形成。請注意，第一驅動器電路101a可使用複數驅動器電路形成。
第二驅動器電路101b具有輸出影像信號IMG之功能。第二驅動器電路101b輸出影像信號IMG至藉由第一驅動器電路101a選擇之畫素。例如，當操作第二驅動器電路101b之信號(亦稱為第二驅動器電路101b之驅動信號)及電源電壓輸入時，第二驅動器電路101b開始操作。有關第二驅動器電路101b之驅動信號，可提供開始信號、時脈信號等。第二驅動器電路101b係使用例如移位暫存器形成。請注意，第二驅動器電路101b可使用複數驅動器電路形成。
請注意，「電壓」用詞通常表示兩點電位之間的差異(亦稱為電位差)。然而，有時電路圖等中使用伏(V)代表電壓及電位之值，使得二者難以區分。因而，在本說明書中，除非特別說明，一點之電位與參考之電位(亦稱為參考電位)之間的電位差有時用做該點之電壓。
第一驅動器電路101a及第二驅動器電路101b之操作可以例如顯示控制電路控制。
顯示控制電路為一種電路，用於控制第一驅動器電路101a之驅動信號及電源電壓輸出至第一驅動器電路101a之時序，及第二驅動器電路101b之驅動信號及電源電壓輸出至第二驅動器電路101b之時序。顯示控制電路之操作藉由例如CPU控制。
除了顯示控制電路之操作，第一驅動器電路101a及第二驅動器電路101b之操作可根據操作信號而予控制。操作信號為一種信號，例如當使用者執行顯示裝置之影像重寫操作(例如，按鈕操作、觸控面板上觸控操作、藉由鍵盤之文字輸入操作)，用於控制顯示裝置之影像重寫操作，及輸出表示操作執行之脈衝。
畫素部102包括n(n為自然數)畫素。
針對畫素102_k(k為大於或等於1及小於或等於n之自然數)，輸入掃描信號SCN及根據掃描信號SCN之電壓而輸入影像信號IMG。畫素102_k具有根據輸入之影像信號IMG而執行顯示操作之功能。
畫素102_k包括例如電晶體及顯示元件。電晶體具有藉由根據掃描信號SCN之電壓而開啟或關閉以控制影像信號IMG是否輸入至畫素102_k之功能。顯示元件具有根據輸入之影像信號IMG的電壓而改變顯示狀態之功能。
請注意，在本說明書中，除非特別說明，電晶體係指包括至少源極、汲極、及閘極之場效電晶體。
源極係指部分或整個源極電極，或部分或整個源極佈線。具有源極電極及源極佈線功能之導電層有時稱為源極，源極電極與源極佈線之間並無區分。
汲極係指部分或整個汲極電極，或部分或整個汲極佈線。具有汲極電極及汲極佈線功能之導電層有時稱為汲極，汲極電極與汲極佈線之間並無區分。
閘極係指部分或整個閘極電極，或部分或整個閘極佈線。具有閘極電極及閘極佈線功能之導電層有時稱為閘極，閘極電極與閘極佈線之間並無區分。
此外，取決於電晶體之結構、操作狀況等，電晶體之源極與汲極可彼此互換；因此，難以定義何者為源極或汲極。因此，在本說明書中，有時電晶體之源極及汲極之一稱為第一端子，另一者稱為第二端子。此外，若源極或汲極稱為第一端子或第二端子，有時閘極稱為第三端子。
有關畫素102_k之電晶體，例如，可使用具有小關閉狀態電流之電晶體。在電晶體中，每微米通道寬度之關閉狀態電流為小於或等於10aA(1×10-17A)，較佳地為小於或等於1aA(1×10-18A)，更佳地為小於或等於10zA(1×10-20A)，及仍更佳地為小於或等於1zA(1×10-21A)。
使用具有小關閉狀態電流之電晶體做為畫素102_k之電晶體，可抑制藉由電晶體之關閉狀態電流造成之顯示元件之顯示狀態變化，藉此可使相應於影像資料之一寫入之影像的保持時期更長。因此，可使寫入影像資料之操作之間的間隔更長。例如，寫入影像資料之操作之間的間隔為10秒或更長，較佳地為30秒或更長，更佳地為1分鐘或更長。隨著寫入影像資料之操作之間的間隔愈長，可進一步降低電力消耗。
有關具有小關閉狀態電流之電晶體，可使用例如包括充當通道形成層之氧化物半導體層的電晶體。充當通道形成層之氧化物半導體層為固有(亦稱為i型)或實質上固有半導體層。
固有(亦稱為i型)或實質上固有氧化物半導體層可藉由例如氧化物半導體層之高純化而形成。請注意，高純化為一般概念，包括至少下列狀況之一：氧化物半導體層中之氫盡可能移除之狀況；及供應氧至氧化物半導體層及因氧化物半導體層之缺氧的缺陷降低之狀況。
此外，有關畫素102_k之顯示元件，可使用例如液晶元件、電致發光元件(亦稱為EL元件)等。
其次，有關本實施例之顯示裝置的驅動方法範例，將參照圖1B及1C說明圖1A中所描繪之顯示裝置的驅動方法範例。圖1B及1C描繪圖1A中所描繪之顯示裝置的驅動方法範例，及第二驅動器電路101b及畫素102_k之顯示狀態。
在圖1B及1C中所示之顯示裝置的驅動方法範例中，提供顯示移動影像之時期及顯示靜止影像之時期。在顯示靜止影像之時期中，相繼執行N(N為自然數)次時期A中操作及時期B中操作。請注意，顯示移動影像之顯示裝置的狀態亦稱為移動影像顯示模式，及顯示靜止影像之顯示裝置的狀態亦稱為靜止影像顯示模式。靜止影像顯示模式亦包括顯示部分移動影像做為靜止影像之模式(亦稱為簡單移動影像再生模式)。
首先，在第Z時期A_Z(Z為大於或等於1之自然數)中，開始輸出驅動信號及電源電壓至第一驅動器電路101a，及開始輸出驅動信號及電源電壓至第二驅動器電路101b。此狀態亦稱為狀態SST。
此時，第一驅動器電路101a開始操作。第一驅動器電路101a輸出掃描信號SCN至畫素102_k，及根據掃描信號SCN而相繼選擇被輸入影像信號IMG之畫素102_k。此外，第二驅動器電路101b開始輸出影像信號IMG至藉由第一驅動器電路101a所選擇之畫素102_k。
影像信號IMG輸入所選擇之畫素102_k，及根據輸入之影像信號IMG而設定所選擇之畫素102_k的顯示狀態。因而，影像信號IMG之資料寫入畫素102_k。當影像信號IMG之資料寫入所選擇之畫素102_k時，畫素102_k之顯示狀態保持某時期。此操作亦在其他畫素上執行，使得可設定所有畫素之顯示狀態。因此，依據影像信號IMG之資料的影像顯示於畫素部中。此時，影像信號IMG之資料寫入所有畫素之狀態亦稱為狀態W。
其次，在第Z時期B_Z中，驅動信號及電源電壓停止至少輸出至第二驅動器電路101b。即，至少驅動信號及電源電壓之輸出至第二驅動器電路101b停止。此狀態亦稱為SSTP。
此時，第二驅動器電路101b之操作停止，及影像信號IMG之輸出停止。
此外，此時畫素102_k依據第Z時期A_Z寫入之影像信號IMG之資料，保持顯示狀態。因而，在第Z時期B_Z，畫素102_k依據第Z時期A_Z寫入之影像信號IMG之資料而保持影像為靜止影像。此時，影像依據影像信號IMG之資料而保持影像為靜止影像之狀態亦稱為狀態H。
請注意，在第Z時期B_Z，驅動信號及電源電壓可停止輸出至第一驅動器電路101a。即，可停止驅動信號及電源電壓輸出至第一驅動器電路101a。
其次，在第(Z+1)時期A_Z+1，開始輸出驅動信號及電源電壓至第一驅動器電路101a，及開始輸出驅動信號及電源電壓至第二驅動器電路101b。
此時，第一驅動器電路101a開始操作。第一驅動器電路101a輸出掃描信號SCN至畫素102_k，及根據掃描信號SCN而相繼選擇被輸入影像信號IMG之畫素102_k。此外，第二驅動器電路101b開始輸出影像信號IMG。
影像信號IMG輸入所選擇之畫素102_k：及根據輸入之影像信號IMG而設定所選擇之畫素102_k的顯示狀態。因而，影像信號IMG之資料寫入所選擇之畫素102_k。當影像信號IMG之資料寫入所選擇之畫素102_k時，畫素102_k之顯示狀態保持某時期。此操作亦於其他畫素上執行，使得可設定所有畫素之顯示狀態。因此，影像顯示於畫素部中。
其次，在第(Z+1)時期B_Z+1，停止至少輸出驅動信號及電源電壓至第二驅動器電路101b。此時，第(Z+1)時期B_Z+1中停止輸出驅動信號及電源電壓至第二驅動器電路101b之時期，設定為較第Z時期B_Z中停止輸出驅動信號及電源電壓至第二驅動器電路101b之時期長。
此時，第二驅動器電路101b之操作停止，及影像信號IMG之輸出停止。
此外，此時畫素102_k依據第(Z+1)時期A_Z+1中寫入之影像信號IMG之資料而保持顯示狀態。因而，在第(Z+1)時期B_Z+1，畫素102_k依據第(Z+1)時期A_Z+1中寫入之影像信號IMG之資料而保持影像為靜止影像。此時，根據第(Z+1)時期B_Z+1中停止輸出驅動信號及電源電壓至第二驅動器電路101b之時期長度，依據第(Z+1)時期B_Z+1中影像信號IMG而保持影像之時期，較依據第Z時期B_Z中影像信號IMG之影像的時期長。
請注意，在第(Z+1)時期B_Z+1，可停止輸出驅動信號及電源電壓至第一驅動器電路101a。此時，第(Z+1)時期B_Z+1中停止輸出驅動信號及電源電壓至第一驅動器電路101a之時期，設定為較第Z時期B_Z中停止輸出驅動信號及電源電壓至第一驅動器電路101a之時期長。
此外，若N為3或更多，例如在第(Z+2)時期A_Z+2，開始輸出驅動信號及電源電壓至第一驅動器電路101a，及開始輸出驅動信號及電源電壓至第二驅動器電路101b。
此時，第一驅動器電路101a開始操作。第一驅動器電路101a輸出掃描信號SCN至畫素102_k，及根據掃描信號SCN而相繼選擇被輸入影像信號IMG之畫素102_k。此外，第二驅動器電路101b開始輸出影像信號IMG。
影像信號IMG輸入所選擇之畫素102_k，及根據輸入之影像信號IMG而設定所選擇之畫素102_k的顯示狀態。因而，影像信號IMG之資料寫入所選擇之畫素102_k。當影像信號IMG之資料寫入所選擇之畫素102_k時，畫素102_k之顯示狀態可保持某時期。此操作亦於其他畫素上執行，使得可設定所有畫素之顯示狀態。因此，影像顯示於畫素部中。
其次，在第(Z+2)時期B_Z+2，停止至少輸出驅動信號及電源電壓至第二驅動器電路101b。此時，在第(Z+2)時期B_Z+2中停止輸出驅動信號及電源電壓至第二驅動器電路101b之時期，設定為較第(Z+1)時期B_Z+1中停止輸出驅動信號及電源電壓至第二驅動器電路101b之時期長。
此時，第二驅動器電路101b之操作停止，及影像信號IMG之輸出停止。
此外，此時畫素102_k依據第(Z+2)時期A_Z+2中寫入之影像信號IMG之資料而保持顯示狀態。因而，在第(Z+2)時期B_Z+2，畫素102_k依據在第(Z+2)時期A_Z+2中寫入之影像信號IMG之資料而保持影像為靜止影像。此時，根據第(Z+2)時期B_Z+2中停止輸出驅動信號及電源電壓至第二驅動器電路101b之時期長度，依據第(Z+2)時期B_Z+2中影像信號IMG而保持影像之時期，較依據第(Z+1)時期B_Z+1中影像信號IMG之影像的時期長。此為圖1A中所描繪之顯示裝置的驅動方法範例。
請注意，在第(Z+2)時期B_Z+2，可停止輸出驅動信號及電源電壓至第一驅動器電路101a。此時，第(Z+2)時期B_Z+2中停止輸出驅動信號及電源電壓至第一驅動器電路101a之時期，設定為較第(Z+1)時期B_Z+1中停止輸出驅動信號及電源電壓至第一驅動器電路101a之時期長。
此外，本實施例之顯示裝置可根據操作信號之脈衝的存在而改變操作。
例如，若N為2或更多，及操作信號之脈衝未輸入，如圖1B中所示之顯示裝置之驅動方法範例，隨著重複時期A中操作及時期B中操作，停止至少輸出驅動信號及電源電壓至第二驅動器電路101b之時期更長。
此外，若N為2或更多，及操作信號之脈衝輸入，根據脈衝，開始輸出驅動信號及電源電壓至第一驅動器電路101a，及開始輸出驅動信號及電源電壓至第二驅動器電路101b。例如，若N為4或更多，如圖1C中所描繪，當操作信號之脈衝於第(Z+2)時期B_Z+2中輸入時，操作切換為於第(Z+3)時期A_Z+3中操作；開始輸出驅動信號及電源電壓至第一驅動器電路101a，開始輸出驅動信號及電源電壓至第二驅動器電路101b，影像信號IMG之資料寫入畫素102_k，及接著於第(Z+3)時期B_Z+3中停止至少輸出驅動信號及電源電壓至第二驅動器電路101b，且依據第(Z+3)時期A_Z+3中寫入之影像信號IMG而保持影像之時期，設定為較依據第(Z+2)時期B_Z+2中寫入之影像信號IMG而保持影像之時期長。上述為圖1A中所描繪之顯示裝置的驅動方法範例。
如圖1A至1C中所示之範例，在本實施例之顯示裝置中，影像信號之資料寫入顯示靜止影像之畫素中，接著，停止至少輸出用於驅動第二驅動器電路之信號及電源電壓至第二驅動器電路，及影像依據寫入畫素之影像信號之資料而保持為靜止影像。執行N次一連串該些操作。若N為2或更多，停止輸出第K(K為大於或等於2及小於或等於N之自然數)用於驅動第二驅動器電路之信號及電源電壓至第二驅動器電路之時期，設定為較停止輸出第(K-1)用於驅動第二驅動器電路之信號及電源電壓至第二驅動器電路之時期長。因而，可減少顯示靜止影像中不必要之影像重寫操作，及可降低顯示裝置之電力消耗。
此外，在本實施例之顯示裝置中，影像信號之資料寫入顯示靜止影像之畫素中，接著，停止至少輸出用於驅動第二驅動器電路之信號及電源電壓至第二驅動器電路，及影像依據寫入畫素之影像信號的資料而保持為靜止影像。執行N次一連串該些操作。若N為2或更多，及操作信號之脈衝未輸入，停止輸出第K用於驅動第二驅動器電路之信號及電源電壓至第二驅動器電路之時期，設定為較停止輸出第(K-1)用於驅動第二驅動器電路之信號及電源電壓至第二驅動器電路之時期長。當輸入操作信號之脈衝時，開始輸出驅動信號及電源電壓至第一驅動器電路，開始輸出驅動信號及電源電壓至第二驅動器電路，及因而影像信號之資料寫入畫素。因此，例如當使用者操作顯示裝置時，顯示裝置設定為操作顯示模式，及影像資料接連寫入畫素。當使用者未操作顯示裝置時(例如讀取)，顯示裝置設定為靜止影像顯示模式，及藉由停止供應影像信號至畫素等，驅動器電路可選擇性停止。因而，可降低電力消耗而未妨礙實際操作。
(實施例2)
在本實施例中，有關可選擇性停止供應影像信號至畫素之顯示裝置之範例及該顯示裝置之驅動方法，將說明液晶顯示裝置及該液晶顯示裝置之驅動方法。
將參照圖2說明本實施例中顯示裝置之結構範例。
圖2中所描繪之顯示裝置包括配置驅動器電路之驅動器電路部201，及配置畫素之畫素部202。
驅動器電路部201包括CPU 201a、顯示控制電路(亦稱為DCTL)201b、掃描信號線驅動器電路(亦稱為Gdrv)201c、及影像信號線驅動器電路(亦稱為Sdrv)201d。
CPU 201a包括介面(亦稱為IF)211a、參考時脈信號產生電路(亦稱為RCLK)211b、計數電路(亦稱為CNT)211c、閂鎖電路(亦稱為LATCH)211d、記憶體電路(亦稱為記憶體)211e、算術電路(亦稱為ALU)211f、及輸出電路(亦稱為OUT)211g。
介面211a具有藉由預定方法而與外部裝置交換信號之功能。介面211a電連接至例如輸出操作信號之輸入裝置。有關輸入裝置，可使用鍵盤、滑鼠、觸摸式墊板、諸如觸控面板之指向裝置等。請注意，介面211a不一定配置於CPU 201a中。分別配置之介面可用做介面211a。
參考時脈信號產生電路211b具有產生參考時脈信號RCK之功能。參考時脈信號產生電路211b不一定配置於CPU 201a中。分別配置之時脈信號產生電路可用做參考時脈信號產生電路211b。例如，參考信號產生電路211b可藉由振盪器電路組成。另一方面，參考時脈信號產生電路211b可藉由振盪器電路及除法器電路組成。
參考時脈信號RCK輸入計數電路211c。計數電路211c具有計數根據操作信號之脈衝而設定每一時期中輸入參考時脈信號RCK之脈衝數量的功能，及輸出已計數值之資料做為信號之功能。例如，計數電路211c可藉由移位暫存器組成。使用計數電路211c，例如可獲得操作信號之脈衝之間的間隔之資料。
已計數值之資料信號從計數電路211c輸入閂鎖電路211d。閂鎖電路211d具有將輸入之資料信號保持某時期之後輸出之功能。
記憶體電路211e儲存顯示靜止影像中影像重寫操作之間的間隔之資料，其相應於藉由計數電路211c所計數之值。請注意，記憶體電路211e不一定配置於CPU 201a中。分別配置之記憶體電路可用做記憶體電路211e。
已計數值之資料信號經由閂鎖電路211d而輸入算術電路211f。算術電路211f根據輸入之資料信號而產生控制信號GDCTL及控制信號SDCTL。控制信號GDCTL為控制掃描信號線驅動器電路201c之驅動的信號，及控制信號SDCTL為控制影像信號線驅動器電路201d之驅動的信號。
輸出電路211g具有將控制信號GDCTL及控制信號SDCTL輸出至外部之功能。此時，如有必要，例如輸出電路211g調整控制信號GDCTL之電壓及控制信號SDCTL之電壓。輸出電路211g係藉由緩衝器電路等組成。
在CPU 201a中，顯示靜止影像之畫素中重寫影像資料之操作之間的間隔係藉由根據從外部輸入之操作信號之脈衝而設定每一時期中使用計數電路211c所計數值之算術電路211f而予設定。
開始信號SP、時脈信號CK、及電源電壓Vp輸入顯示控制電路201b。再者，從CPU 201a輸入控制信號GDCTL及控制信號SDCTL至顯示控制電路201b。當輸入信號或電壓藉由以取決於控制信號GDCTL之電壓及控制信號SDCTL之電壓的時序輸出輸入信號或電壓，而供應至掃描信號線驅動器電路201c或影像信號線驅動器電路201d時，顯示控制電路201b具有控制時序之功能。輸入掃描信號線驅動器電路201c之開始信號SP亦稱為開始信號GSP。輸入影像信號線驅動器電路201d之開始信號SP亦稱為開始信號SSP。輸入掃描信號線驅動器電路201c之時脈信號CK亦稱為時脈信號GCK。輸入影像信號線驅動器電路201d之時脈信號CK亦稱為時脈信號SCK。輸入掃描信號線驅動器電路201c之電源電壓Vp亦稱為電源電壓GVp。輸入影像信號線驅動器電路201d之電源電壓Vp亦稱為電源電壓SVp。
請注意，開始信號GSP為相應於垂直同步頻率之脈衝信號，及開始信號SSP為相應於閘極選擇時期之脈衝信號。
此外，時脈信號GCK不侷限於一時脈信號，具有彼此不同相位之複數時脈信號可用做時脈信號GCK。當複數時脈信號用做時脈信號GCK時，可改進掃描信號線驅動器電路201c之操作速度。此外，時脈信號SCK不侷限於一時脈信號，具有彼此不同相位之複數時脈信號可用做時脈信號SCK。當具有彼此不同相位之複數時脈信號用做時脈信號SCK時，可改進影像信號線驅動器電路201d之操作速度。請注意，共同時脈信號可用做時脈信號GCK及時脈信號SCK。
共同電源電壓可用做電源電壓GVp及電源電壓SVp。
掃描信號線驅動器電路201c具有輸出掃描信號SCN至x(x為自然數)掃描信號線之功能。掃描信號線驅動器電路201c經由掃描信號線203_g(g為大於或等於1及小於或等於x之自然數)而輸出掃描信號SCN至畫素，以選擇被輸入影像信號IMG之畫素。
影像信號線驅動器電路201d具有輸出影像信號IMG至y(y為自然數)影像信號線之功能。影像信號線驅動器電路201d經由影像信號線204_s(s為大於或等於1及小於或等於y之自然數)而輸出影像信號IMG至掃描信號線驅動器電路201c所選擇之畫素。
畫素部202包括n畫素，其係以x列及y行之矩陣排列。
畫素202_k包括電晶體221_k、液晶元件222_k、及電容器223_k。
電晶體221_k之第一端子電連接至影像信號線204_s，及電晶體221_k之第三端子電連接至掃描信號線203_g。
有關電晶體221_k，可使用例如上述實施例中所說明之具有小關閉狀態電流之電晶體。在電晶體中，每微米通道寬度之關閉狀態電流為小於或等於10aA(1×10-17A)，較佳地為小於或等於1aA(1×10-18A)，更佳地為小於或等於10zA(1×10-20A)，及仍更佳地為小於或等於1zA(1×10-21A)。
使用具有小關閉狀態電流之電晶體做為電晶體221_k，可抑制藉由電晶體221_k之關閉狀態電流造成施加於液晶元件222_k之電壓變化。因此，可使顯示相應於影像資料之一寫入的影像之時期更長，及可使寫入影像資料之操作之間的間隔更長。例如，寫入影像資料之操作之間的間隔可為10秒或更長，較佳地為30秒或更長，更佳地為1分鐘或更長。隨著寫入影像資料之操作之間的間隔愈長，可進一步降低電力消耗。
有關具有小關閉狀態電流之電晶體，可使用例如包括充當通道形成層之氧化物半導體層之電晶體。充當通道形成層之氧化物半導體層為固有(亦稱為i型)或實質上固有半導體層)。
液晶元件222_k具有第一端子及第二端子。液晶元件222_k之第一端子電連接至電晶體221_k之第二端子。
液晶元件222_k可包括做為部分或全部第一端子之畫素電極、做為部分或全部第二端子之共同電極、及其透光率係根據施加於畫素電極與共同電極之間的電壓而改變之液晶層。
用於液晶元件222_k中液晶層之液晶材料的具體電阻率於20℃為例如1×1012Ω‧cm或更多，較佳地為1×1013Ω‧cm或更多，及更佳地為1×1014Ω‧cm或更多。若使用上述液晶材料形成液晶元件，有時因為雜質從校準膜、密封劑等混入液晶層，充當液晶元件之部分的電阻率可為1×1011Ω‧cm或更多，或進一步為1×1012Ω‧cm或更多。
隨著液晶材料之具體電阻率愈大，流經液晶層之洩漏電流降低，藉此可抑制藉由流經液晶層之洩漏電流造成施加於液晶元件222_k之電壓變化。結果，可使相應於影像資料之一次寫入之畫素202_k的顯示時期更長，使得可減少畫素202_k中影像資料之寫入頻率，及可降低顯示裝置之電力消耗。
電容器223_k具有第一端子及第二端子。電容器223_k之第一端子電連接至電晶體221_k之第二端子。電容器223_k具有儲存電容器之功能，並包括充當部分或整個第一端子之第一電極，充當部分或整個第二端子之第二電極，及電介質層。可考量電晶體221_k等之關閉狀態電流而設定電容器223_k之電容。例如，電容器223_k之電容可為畫素202_k中液晶元件222_k之電容(亦稱為液晶電容)的1/3或更低，較佳地為1/5或更低。此外，依據電晶體221_k之關閉狀態電流的值，電容器223_k不一定配置。可使用未配置電容器223_k之結構。畫素202_k中電容器223_k之省略可改進畫素之孔徑比。
當電晶體221_k根據經由掃描信號線203_g輸入之掃描信號SCN之電壓而開啟時，影像信號IMG經由影像信號線204_s而輸入畫素202_k。此外，當依據輸入之影像信號IMG的電壓施加於液晶元件222_k之第一端子與第二端子之間時，畫素202_k處於顯示狀態。
請注意，光學檢測電路(亦稱為光感測器)可配置於畫素202_k中。基於光學檢測電路，畫素202_k可藉由光學檢測而檢測將檢測之目標，且本實施例之顯示裝置可做為觸控面板。
此外，如圖2中所描繪，本實施例之顯示裝置可配置電晶體205及光源部(亦稱為LS)206。
電壓Vcom(亦稱為共同電壓Vcom)輸入電晶體205之第一端子。電晶體205之第二端子電連接至畫素202_k中液晶元件222_k之第二端子及電容器223_k之第二端子。控制信號CTL205輸入電晶體205之第三端子。電壓Vcom為依據影像信號IMG之電壓而設定之電壓。電晶體205具有藉由根據控制信號CTL205之電壓以開啟或關閉，而控制是否將液晶元件222_k之第二端子之電壓及電容器223_k之第二端子之電壓設定為電壓Vcom之功能。請注意，電晶體205係形成於例如與畫素部202相同基板之上。另一方面，電晶體205可形成於與其上形成畫素部202之基板不同的基板之上。儘管電晶體205不一定配置，可以電晶體205抑制雜訊造成施加於液晶元件222_k之電壓變化。
光源部206具有供應光至畫素部202之功能。有關光源部206，可使用背光、側燈、前燈等。光源部206係藉由例如光源及用於控制光源操作之光源控制電路組成。有關光源，例如可使用包括光之三基色之光源。另一方面，例如發射白光之發光元件(例如LED)可用做光源。本實施例之顯示裝置可具有一種結構，其中光源部206之發光狀態係藉由顯示控制電路201b控制。光源部206係藉由顯示控制電路201b控制，藉此可視需要關閉光源而可降低電力消耗。
其次，有關本實施例之顯示裝置的驅動方法範例，將說明圖2中所描繪之顯示裝置的驅動方法範例。
首先，將說明CPU 201a之操作。
在CPU 201a中，具有預定信號系統之操作信號經由介面211a輸入。
計數電路211c計數根據輸入之操作信號的脈衝而設定之每一時期中從參考時脈信號產生電路211b輸入之參考時脈信號RCK的脈衝數量。此外，藉由計數而獲得之每一時期中已計數值之資料，其儲存於閂鎖電路211d中做為信號達某時期，接著輸出至算術電路211f。當操作信號之脈衝輸入計數電路211c時，計數電路211c之已計數值重置。初始狀態之已計數值之資料儲存於閂鎖電路211d中做為信號達某時期，及輸出至算術電路211f。例如，每一時期相應於操作信號之脈衝之間的間隔。
算術電路211f從記憶體電路211e讀取相應於輸入之已計數值之資料信號的顯示靜止影像中重寫間隔之資料，使用讀取資料產生控制信號GDCTL及控制信號SDCTL，及經由輸出電路211g輸出產生之控制信號GDCTL及產生之控制信號SDCTL至顯示控制電路201b。此時，較佳的是已計數值之資料相應於顯示靜止影像中重寫間隔之資料，使得隨已計數值愈大，顯示靜止影像中重寫間隔愈長。
此外，將參照圖3A及3B說明圖2中所描繪之顯示裝置的驅動方法範例。圖3A及3B顯示圖2中所描繪之顯示裝置的驅動方法範例。在圖3A及3B中，顯示控制信號GDCTL、電源電壓GVp、時脈信號GCK、開始信號GSP、控制信號SDCTL、電源電壓SVp、時脈信號SCK、開始信號SSP、及控制信號CTL205之波形。請注意，圖3B為圖3A中部分時期之放大圖。請注意，此處，有關一範例，電源電壓GVp及電源電壓SVp為共同電源電壓，時脈信號GCK為一時脈信號，時脈信號SCK為一時脈信號，及控制信號GDCTL、控制信號SDCTL、開始信號GSP、及開始信號SSP均為二位元數位信號。
在圖2中所描繪之顯示裝置的驅動方法範例中，存在顯示移動影像之時期及顯示靜止影像之時期。在顯示靜止影像之時期中，時期311中操作及時期312中操作相繼執行N次。時期311為顯示移動影像之訊框時期及時期312為顯示靜止影像之訊框時期。
首先，在第L時期311_L(L為自然數)中，當控制信號GDCTL之脈衝輸入時，顯示控制電路201b開始輸出電源電壓GVp、開始信號GSP、及時脈信號GCK(亦稱為第一輸出開始操作)。在第一輸出開始操作中，首先開始輸出電源電壓GVp。之後，當電源電壓GVp之輸出穩定之後，開始輸出時脈信號GCK，及接著開始輸出開始信號GSP。請注意，時脈信號GCK之輸出的開始操作較佳地以該等方式執行，即在時脈信號GCK輸出之前，等同於高位準時脈信號GCK之電壓的電壓施加於被輸入時脈信號GCK之佈線，於被輸入時脈信號GCK之佈線之電壓穩定之後，時脈信號GCK輸出。以上述方式執行第一輸出開始操作，使得可抑制掃描信號線驅動器電路201c開始操作之故障。
此外，在第L時期311_L，當控制信號SDCTL之脈衝輸入時，顯示控制電路201b開始輸出電源電壓SVp、開始信號SSP、及時脈信號SCK(亦稱為第二輸出開始操作)。在第二輸出開始操作中，首先開始輸出電源電壓SVp。之後，當電源電壓SVp之輸出穩定時，開始輸出時脈信號SCK，及接著開始輸出開始信號SSP。請注意，時脈信號SCK之輸出的開始操作較佳地以該等方式執行，即在時脈信號SCK輸出之前，等同於高位準時脈信號SCK之電壓的電壓施加於被輸入時脈信號SCK之佈線，在被輸入時脈信號SCK之佈線之電壓穩定之後，時脈信號SCK輸出。以上述方式執行第二輸出開始操作，使得可抑制影像信號線驅動器電路201d開始操作之故障。
此時，掃描信號線驅動器電路201c經由掃描信號線203_g輸出掃描信號SCN，及根據掃描信號SCN而相繼選擇被輸入影像信號IMG之畫素202_k。影像信號線驅動器電路201d經由影像信號線204_s輸出影像信號IMG，及相繼輸出影像信號IMG至掃描信號線驅動器電路201c所選擇之畫素202_k。此外，電晶體205根據從顯示控制電路201b輸入之控制信號CTL205而開啟，使得電壓Vcom輸入畫素202_k。
在所選擇之畫素202_k中，當電晶體221_k開啟時，液晶元件222_k之第一端子之電壓等同於影像信號IMG之電壓，液晶元件222_k之第二端子之電壓等同於電壓Vcom，及根據施加於液晶元件222_k之第一端子與第二端子之間的電壓而設定液晶元件222_k之透光率。因而，影像信號IMG之資料寫入所選擇之畫素202_k，並設定所選擇之畫素202_k的顯示狀態。當影像信號IMG之資料寫入所選擇之畫素202_k時，電晶體221_k關閉，及施加於液晶元件222_k之第一端子與第二端子之間的電壓保持某時期。於其他畫素上執行相同操作，藉此設定所有畫素之顯示狀態；因而，影像顯示於畫素部中。
其次，在第L時期312_L，顯示控制電路201b停止輸出電源電壓GVp、開始信號GSP、及時脈信號GCK(亦稱為第一輸出停止操作)。在第一輸出停止操作中，首先停止輸出開始信號GSP，於掃描信號線203_g之選擇操作完成之後，停止輸出電源電壓GVp。請注意，「停止輸出」表示例如使被輸入信號或電壓之佈線進入浮動狀態，或例如將等同於低位準信號之值的電壓輸入被輸入信號或電壓之佈線。以上述方式執行第一輸出停止操作，藉此可降低掃描信號線驅動器電路201c於停止操作中故障。此外，此時控制信號GDCTL之脈衝可輸出至顯示控制電路201b。
此外，在第L時期312_L，顯示控制電路201b停止輸出電源電壓SVp、開始信號SSP、及時脈信號SCK(亦稱為第二輸出停止操作)。在第二輸出停止操作中，首先停止輸出開始信號SSP，於影像信號線204_s之選擇操作完成之後，停止輸出電源電壓SVp。以上述方式執行第二輸出停止操作，藉此可降低影像信號線驅動器電路201d於停止操作中故障。此外，此時控制信號SDCTL之脈衝可輸出至顯示控制電路201b。
此時，掃描信號線驅動器電路201c之操作停止，及掃描信號SCN之輸出停止。影像信號線驅動器電路201d之操作停止，及影像信號IMG之輸出停止。此外，電晶體205根據從顯示控制電路201b輸入之控制信號CTL205而關閉。
此外，此時在畫素202_k中，液晶元件222_k之第二端子處於浮動狀態及畫素202_k依據於第L時期311_L寫入之影像信號IMG之資料而保持顯示狀態。因而，在第L時期312_L，畫素202_k依據於第L時期311_L寫入之影像信號IMG之資料而保持影像為靜止影像達某時期。此時，依據影像信號IMG之資料而保持影像之時期長度係藉由例如從CPU 201a輸出之控制信號GDCTL及控制信號SDCTL的脈衝間隔而予控制。
其次，在第(L+1)時期311_L+1，顯示控制電路201b再次執行第一輸出開始操作及第二輸出開始操作。
此時，掃描信號線驅動器電路201c經由掃描信號線203_g輸出掃描信號SCN，及根據掃描信號SCN而相繼選擇被輸入影像信號IMG之畫素202_k。影像信號線驅動器電路201d經由影像信號線204_s輸出影像信號IMG，及相繼輸出影像信號IMG至掃描信號線驅動器電路201c所選擇之畫素202_k。此外，電晶體205根據從顯示控制電路201b輸入之控制信號CTL205而開啟，使得電壓Vcom輸入畫素202_k。
在所選擇之畫素202_k中，當電晶體221_k開啟時，液晶元件222_k之第一端子之電壓等同於影像信號IMG之電壓，液晶元件222_k之第二端子之電壓等同於電壓Vcom，及根據液晶元件222_k之第一端子與第二端子之間施加的電壓而設定液晶元件222_k之透光率。因而，影像信號IMG之資料寫入所選擇之畫素202_k，並設定所選擇之畫素202_k的顯示狀態。當影像信號IMG之資料寫入所選擇之畫素202_k時，電晶體221_k關閉，及液晶元件222_k之第一端子與第二端子之間施加的電壓保持某時期。於其他畫素上執行相同操作，藉此設定所有畫素之顯示狀態；因而，影像顯示於畫素部中。
其次，在第(L+1)時期312_L+1，顯示控制電路201b再次執行第一輸出停止操作及第二輸出停止操作。請注意，第(L+1)時期312_L+1中停止輸出開始信號SSP、時脈信號SCK、及電源電壓SVp之時期，設定為較第L時期312_L中停止輸出開始信號SSP、時脈信號SCK、及電源電壓SVp之時期長。
此時，掃描信號線驅動器電路201c之操作停止，及掃描信號SCN經由掃描信號線203_g之輸出停止。此外，影像信號線驅動器電路201d之操作停止，及影像信號IMG經由影像信號線204_s之輸出停止。請注意，第(L+1)時期312_L+1中停止輸出開始信號GSP、時脈信號GCK、及電源電壓GVp之時期，設定為較第L時期312_L中停止輸出開始信號GSP、時脈信號GCK、及電源電壓GVp之時期長。電晶體205根據從顯示控制電路201b輸入之控制信號CTL205而關閉。
此外，此時在畫素202_k中，液晶元件222_k之第二端子處於浮動狀態，及畫素202_k依據第(L+1)時期311_L+1中寫入之影像信號IMG之資料而保持顯示狀態。因而，在第(L+1)時期312_L+1，畫素202_k依據第(L+1)時期311_L+1中寫入之影像信號IMG之資料而保持影像為靜止影像達某時期。根據第(L+1)時期312_L+1中停止輸出開始信號SSP、時脈信號SCK、及電源電壓SVp之時期長度，依據第(L+1)時期311_L+1中影像信號IMG之資料而保持影像之時期，較依據第L時期312_L中影像信號IMG之資料而保持影像之時期長。
此外，當N為3或更多時，例如在第(L+2)時期311_L+2，顯示控制電路201b再次執行第一輸出開始操作及第二輸出開始操作。
此時，掃描信號線驅動器電路201c經由掃描信號線203_g輸出掃描信號SCN，及根據掃描信號SCN而相繼選擇被輸入影像信號IMG之畫素202_k。影像信號線驅動器電路201d經由影像信號線204_s輸出影像信號IMG，及相繼輸出影像信號IMG至掃描信號線驅動器電路201c所選擇之畫素202_k。此外，電晶體205根據從顯示控制電路201b輸入之控制信號CTL205而開啟，使得電壓Vcom輸入畫素202_k。
在所選擇之畫素202_k中，當電晶體221_k開啟時，液晶元件222_k之第一端子之電壓等同於影像信號IMG之電壓，液晶元件222_k之第二端子之電壓等同於電壓Vcom，及根據液晶元件222_k之第一端子與第二端子之間施加的電壓而設定液晶元件222_k之透光率。因而，影像信號IMG之資料寫入所選擇之畫素202_k，及設定所選擇之畫素202_k的顯示狀態。當影像信號IMG之資料寫入所選擇之畫素202_k時，電晶體221_k關閉，及液晶元件222_k之第一端子與第二端子之間施加的電壓保持達某時期。於其他畫素上執行相同操作，藉此設定所有畫素之顯示狀態；因而，影像顯示於畫素部中。
其次，在第(L+2)時期312_L+2，顯示控制電路201b再次執行第一輸出停止操作及第二輸出停止操作。請注意，第(L+2)時期312_L+2中停止輸出開始信號SSP、時脈信號SCK、及電源電壓SVp之時期，設定為較第(L+1)時期312_L+1中停止輸出開始信號SSP、時脈信號SCK、及電源電壓SVp之時期長。
此時，掃描信號線驅動器電路201c之操作停止，及掃描信號SCN之輸出停止。此外，影像信號線驅動器電路201d之操作停止，及經由影像信號線204_s之影像信號IMG之輸出停止。請注意，第(L+2)時期312_L+2中停止輸出開始信號GSP、時脈信號GCK、及電源電壓GVp之時期，設定為較第(L+1)時期312_(L+1)中停止輸出開始信號GSP、時脈信號GCK、及電源電壓GVp之時期長。電晶體205根據從顯示控制電路201b輸入之控制信號CTL205而關閉。
此外，此時在畫素202_k中，液晶元件222_k之第二端子處於浮動狀態，及畫素202_k依據第(L+2)時期311_L+2中寫入之影像信號IMG之資料而保持顯示狀態。因而，在第(L+2)時期312_L+2，液晶元件222_k之第一端子與第二端子之間無額外施加電壓，畫素202_k依據第(L+2)時期311_L+2中寫入之影像信號IMG之資料而保持影像為靜止影像達某時期。此時，根據第(L+2)時期311_L+2中停止輸出開始信號GSP、時脈信號GCK、及電源電壓GVp之時期長度，依據第(L+2)時期312_L+2中影像信號IMG之資料而保持影像之時期，較依據第(L+1)時期312_(L+1)中影像信號IMG之資料而保持影像之時期長。
此外，例如若操作信號之脈衝於第(L+1)時期312_L+1或第(L+2)時期312_L+2輸入，藉由計數電路211c產生之已計數值之資料重置，且顯示控制電路201b再次執行第一輸出開始操作及第二輸出開始操作。
此時，掃描信號線驅動器電路201c經由掃描信號線203_g輸出掃描信號SCN，及根據掃描信號SCN而相繼選擇被輸入影像信號IMG之畫素202_k。影像信號線驅動器電路201d經由影像信號線204_s輸出影像信號IMG，及相繼輸出影像信號IMG至掃描信號線驅動器電路201c所選擇之畫素202_k。此外，電晶體205根據從顯示控制電路201b輸入之控制信號CTL205而開啟，使得電壓Vcom輸入畫素202_k。
在所選擇之畫素202_k中，當電晶體221_k開啟時，液晶元件222_k之第一端子之電壓等同於影像信號IMG之電壓，液晶元件222_k之第二端子之電壓等同於電壓Vcom，及根據液晶元件222_k之第一端子與第二端子之間施加的電壓而設定液晶元件222_k之透光率。因而，影像信號IMG之資料寫入所選擇之畫素202_k，及設定所選擇之畫素202_k之顯示狀態。當影像信號IMG之資料寫入所選擇之畫素202_k時，電晶體221_k關閉，及保持液晶元件222_k之第一端子與第二端子之間施加的電壓達某時期。於其他畫素上執行相同操作，藉此設定所有畫素之顯示狀態；因而，影像顯示於畫素部中。
如上述範例中所說明，本實施例之顯示裝置範例具有一種結構其中於顯示靜止影像中停止輸出開始信號、時脈信號、及電源電壓至驅動器電路，及顯示之影像保持於畫素部中達某時期。因此，可降低電力消耗。
此外，本實施例之顯示裝置範例具有一種結構其中具有小關閉狀態電流之電晶體用做電晶體，以控制影像信號是否輸入液晶元件。因此，可抑制藉由電晶體之關閉狀態電流造成施加於液晶元件之電壓變化，因而，驅動器電路停止操作之時期可設定為長，並可降低電力消耗。因而，可縮短寫入影像資料之操作之間的間隔，及可緩和藉由影像改變造成之眼睛疲勞。
此外，本實施例之顯示裝置範例具有一種結構其中當N為2或更多時，顯示靜止影像中驅動器電路的第K停止時期較顯示靜止影像中驅動器電路的第(K-1)停止時期長。基此結構，例如若未執行外部裝置之輸入操作(例如若指向裝置未輸入操作信號之脈衝)，驅動電路之停止時期可變得更長，使得當外部裝置未輸入任一操作信號脈衝時，可進一步降低電力消耗。此外，在本實施例之顯示裝置範例中，每當顯示靜止影像中影像信號重寫時，使顯示靜止影像中驅動器電路之停止時期更長。再者，若外部裝置執行輸入操作，藉由再次驅動驅動器電路，可重寫影像信號。因此，可降低電力消耗而未以例如影像惡化而妨礙使用者觀看顯示之影像。請注意，本實施例可適當與任一其他實施例組合或為其替代。
(實施例3)
在本實施例中，將說明上述實施例中所說明之顯示裝置的掃描信號線驅動器電路及影像信號線驅動器電路中可使用之移位暫存器範例。將參照圖4A及4B說明本實施例之移位暫存器的結構範例。圖4A及4B描繪本實施例之移位暫存器的結構範例。圖4A中所描繪之移位暫存器包括P級單位順序電路，其包括P(P為3或更多之自然數)單位順序電路(單位順序電路10_1(亦稱為FF_1)至10_P(亦稱為FF_P))。開始信號及重置信號輸入每一單位順序電路10_1至10_P。此外，時脈信號CK1、時脈信號CK2、及時脈信號CK3輸入每一單位順序電路10_1至10_P。有關時脈信號CK1、時脈信號CK2、及時脈信號CK3，可使用例如第一時脈信號(亦稱為CLK1)、第二時脈信號(亦稱為CLK2)、第三時脈信號(亦稱為CLK3)、及第四時脈信號(亦稱為CLK4)之任三項。第一至第四時脈信號為數位信號，其位準重複地於高位準與低位準之間切換。請注意，時脈信號的相同組合未輸入兩相鄰單位順序電路。圖4A中所描繪之移位暫存器以第一至第四時脈信號控制單位順序電路之操作。因而，可改進操作速度。將參照圖4B說明圖4A中所描繪之單位順序電路之電路結構範例。圖4B為電路圖，描繪圖4A中所描繪之單位順序電路之電路結構範例。
圖4B中所描繪之單位順序電路包括電晶體31、電晶體32、電晶體33、電晶體34、電晶體35、電晶體36、電晶體37、電晶體38、電晶體39、電晶體40、及電晶體41。電壓Va輸入電晶體31之第一端子，及將成為單位順序電路之開始信號之信號輸入電晶體31之第三端子。電壓Vb輸入電晶體32之第一端子，及電晶體32之第二端子電連接至電晶體31之第二端子。請注意，電壓Va及電壓Vb之一為高電源電壓Vdd，另一者為低電源電壓Vss。高電源電壓Vdd相對高於低電源電壓Vss，及低電源電壓Vss相對低於高電源電壓Vdd。電壓Va及電壓Vb之值有時取決於電晶體之極性等而互換。電壓Va與電壓Vb之間的電位差為電源電壓。電晶體33之第一端子電連接至電晶體31之第二端子，電壓Va輸入電晶體33之第三端子。電壓Va輸入電晶體34之第一端子，及將成為單位順序電路之時脈信號CK1之信號輸入電晶體34之第三端子。電晶體35之第一端子電連接至電晶體34之第二端子，電晶體35之第二端子電連接至電晶體32之第三端子，及將成為單位順序電路之時脈信號CK2之信號輸入電晶體35之第三端子。
電壓Va輸入電晶體36之第一端子，及將成為單位順序電路之重置信號之信號輸入電晶體36之第三端子。電壓Vb輸入電晶體37之第一端子，電晶體37之第二端子電連接至電晶體32之第三端子及電晶體36之第二端子，及將成為單位順序電路之開始信號之信號輸入電晶體37之第三端子。將成為單位順序電路之時脈信號CK3之信號輸入電晶體38之第一端子，及電晶體38之第三端子電連接至電晶體33之第二端子。電壓Vb輸入電晶體39之第一端子，電晶體39之第二端子電連接至電晶體38之第二端子，及電晶體39之第三端子電連接至電晶體32之第三端子。將成為單位順序電路之時脈信號CK3之信號輸入電晶體40之第一端子，及電晶體40之第三端子電連接至電晶體33之第二端子。電壓Vb輸入電晶體41之第一端子，電晶體41之第二端子電連接至電晶體40之第二端子，及電晶體41之第三端子電連接至電晶體32之第三端子。請注意，在圖4B中，電晶體33之第二端子、電晶體38之第三端子、及電晶體40之第三端子連接之點為節點NA。電晶體32之第三端子、電晶體35之第二端子、電晶體36之第二端子、電晶體37之第二端子、電晶體39之第三端子、及電晶體41之第三端子連接之點為節點NB。電晶體38之第二端子及電晶體39之第二端子連接之點為節點NC。電晶體40之第二端子及電晶體41之第二端子連接之點為節點ND。
圖4B中所描繪之單位順序電路輸出節點NC之電壓做為第一輸出信號(亦稱為OUT1)，及輸出節點ND之電壓做為第二輸出信號(亦稱為OUT2)。在上述實施例之顯示裝置中，例如，第二輸出信號用做掃描信號SCN以選擇畫素或用於輸出影像信號IMG至所選擇之畫素的信號。在單位順序電路10_1至10_P中，例如有關開始信號，上述實施例之顯示裝置中開始信號GSP、開始信號SSP等被輸入第一級之單位順序電路10_1中電晶體31之第三端子及電晶體37之第三端子。在單位順序電路10_1至10_P中，第(Q+2)級(Q為大於或等於1及小於或等於(P-2)之自然數)之單位順序電路10_Q+2中電晶體31之第三端子及電晶體37之第三端子電連接至第(Q+1)級之單位順序電路10_Q+1中電晶體38之第二端子，且單位順序電路10_Q+1之第一輸出信號為單位順序電路10_Q+2之開始信號。在單位順序電路10_1至10_P中，第U級(U為大於或等於3及小於或等於P之自然數之單位順序電路10_U中電晶體38之第二端子電連接至第(U-2)級之單位順序電路10_U-2中電晶體36之第三端子，且單位順序電路10_U之第一輸出信號為單位順序電路10_U-2之重置信號。
在單位順序電路10_1至10_P中，信號S51做為重置信號輸入第(P-1)級之單位順序電路10_P-1中電晶體36之之第三端子。有關信號S51，例如可使用分別產生之信號。請注意，第(P-1)級之單位順序電路10_P-1用做虛擬單位順序電路。在單位順序電路10_1至10_P中，信號S52做為重置信號輸入第P級之單位順序電路10_P中電晶體36之第三端子。有關信號S52，例如可使用分別產生之信號。請注意，第P級之單位順序電路10_P用做虛擬單位順序電路。電晶體31至41可具有相同傳導性。其次，將參照圖5A及5B說明圖4A中所描繪之移位暫存器的操作範例。圖5A及5B為時序圖，顯示圖4A中所描繪之移位暫存器的操作範例。圖5A為時序圖，顯示圖4B中所描繪之單位順序電路的操作範例，及圖5B為時序圖，顯示圖4A中所描繪之移位暫存器的操作範例。請注意，此處有關一範例，圖4A中所描繪之單位順序電路10_1至10_P具有圖4B中所描繪之結構。此外，有關一範例，圖4B中所描繪之單位順序電路之所有電晶體31至41具有N型傳導性，高電源電壓Vdd輸入為電壓Va，及低電源電壓Vss輸入為電壓Vb。
如圖5A中所描繪，在每一單位順序電路10_1至10_P中，於選擇時期61，開始信號ST之脈衝輸入，節點NA之電壓增加至高電源電壓Vdd或更高，電晶體38及電晶體40開啟，節點NB之電壓為低位準，及電晶體39及電晶體41關閉；因而，第一輸出信號變成高位準，及第二輸出信號變成高位準。非選擇時期62，藉由輸入重置信號之脈衝，節點NA之電壓變成低位準，電晶體38及電晶體40關閉，節點NB之電壓變成高位準，及電晶體39及電晶體41開啟；因而，第一輸出信號及第二輸出信號保持低位準。因此，每一單位順序電路10_1至10_P輸出第一輸出信號之脈衝及第二輸出信號之脈衝。此外，如圖5B中所描繪，根據第一至第四時脈信號於每一單位順序電路中相繼執行上述操作，使得單位順序電路10_1至10_P相繼輸出第一輸出信號之脈衝及第二輸出信號之脈衝。如圖4A及4B及圖5A及5B中所描繪，本實施例之移位暫存器具有一種結構其中單位順序電路輸出輸出信號之脈衝。例如，藉由將本實施例之移位暫存器用於上述實施例之顯示裝置的掃描信號線驅動器電路，使用每一單位順序電路之輸出信號可產生掃描信號。此外，當本實施例之移位暫存器用於上述實施例之顯示裝置的影像信號線驅動器電路時，例如使用每一單位順序電路之輸出信號，影像信號可輸出至畫素。當本實施例之移位暫存器用於上述實施例之顯示裝置之掃描信號線驅動器電路及影像信號線驅動器電路時，輸入每一單位順序電路之電壓相繼停止，因而可輕易地停止掃描信號線驅動器電路及影像信號線驅動器電路之操作。請注意，本實施例可適當與任一其他實施例組合或為其替代。
(實施例4)
在本實施例中，將說明可用於上述實施例之顯示裝置中之電晶體範例。有關可用於上述實施例之顯示裝置中之電晶體，例如可使用包括充當通道形成層之氧化物半導體層之電晶體。電晶體之氧化物半導體層具有通道形成層之功能，經高度純化為固有(亦稱為I型)或實質上固有半導體層。請注意，高純化為一般概念，包括至少下列狀況之一：氧化物半導體層中之氫盡可能移除之狀況；及供應氧至氧化物半導體層及因氧化物半導體層之缺氧的缺陷降低之狀況。
有關可用於氧化物半導體層之氧化物半導體，例如可提供四成分金屬氧化物、三成分金屬氧化物、或二成分金屬氧化物。有關四成分金屬氧化物，例如可使用In-Sn-Ga-Zn-O基金屬氧化物。有關三成分金屬氧化物，例如可使用In-Ga-Zn-O基金屬氧化物、In-Sn-Zn-O基金屬氧化物、In-Al-Zn-O基金屬氧化物、Sn-Ga-Zn-O基金屬氧化物、Al-Ga-Zn-O基金屬氧化物、或Sn-Al-Zn-O基金屬氧化物。有關二成分金屬氧化物，例如可使用In-Zn-O基金屬氧化物、Sn-Zn-O基金屬氧化物、Al-Zn-O基金屬氧化物、Zn-Mg-O基金屬氧化物、Sn-Mg-O基金屬氧化物、In-Mg-O基金屬氧化物、或In-Sn-O基金屬氧化物。此外，In-O基金屬氧化物、Sn-O基金屬氧化物、Zn-O基金屬氧化物等，亦可用做氧化物半導體。可用做氧化物半導體之金屬氧化物可包含SiO2。再者，以InMO3(ZnO)m(m大於0)代表之材料可用做氧化物半導體。此處，M標示一或更多選自Ga、Al、Mn、及Co之金屬元素。例如，M可為Ga、Ga及Al，Ga及Mn、或Ga及Co。此外，氧化物半導體之帶隙為大於或等於2eV，較佳地為大於或等於2.5eV，及更佳地為大於或等於3eV，此將熱激勵產生之載子數量降低至可忽略程度。此外，諸如氫之充當供體的雜質量降低至某量或更低，使得載子濃度為小於1×1014/cm3，較佳地為小於或等於1×1012/cm3。即，氧化物半導體層之載子濃度降低至零或實質上零。在上述氧化物半導體層中，未輕易發生雪崩崩潰且耐受電壓高。例如，矽之帶隙窄至1.12eV；因而，因雪崩崩潰而易如雪崩般產生電子，且加速至高速以便跨越相對於閘極絕緣層之障壁的電子數量增加。相對地，由於用於上述氧化物半導體層之氧化物半導體具有寬至2eV或更多之帶隙，不易發生雪崩崩潰且熱載子惡化之抗性高於矽，及因而耐受電壓高。
熱載子惡化表示例如藉由當高度加速電子注入通道中汲極附近之閘極絕緣層時產生之固定電荷所造成的電晶體特性惡化；或藉由高度加速電子於閘極絕緣層之介面形成之陷阱位準所造成的電晶體特性惡化。電晶體特性惡化為例如電晶體之閾值電壓或流經電晶體之閘極之閘極洩漏電流的變化。熱載子惡化係藉由通道-熱電子注入(亦稱為CHE注入)或汲極-雪崩-熱載子注入(亦稱為DAHC注入)所造成。請注意，具有高耐受電壓之材料之一的碳化矽之帶隙實質上等於用於氧化物半導體層之氧化物半導體的，但因為氧化物半導體之移動性低於碳化矽約二數量級，電子較不可能於氧化物半導體中加速。此外，氧化物半導體與閘極絕緣層之間的障壁大於碳化矽、氮化鎵或矽與閘極絕緣層之間的障壁；因此，注入閘極絕緣層之電子數量極少，藉此較不可能造成熱載子惡化，且耐受電壓高於碳化矽、氮化鎵、或矽之狀況。甚至在非結晶狀態，氧化物半導體具有高耐受電壓。此外，包括氧化物半導體層之電晶體可具有每微米通道寬度之關閉狀態電流為10aA(1×10-17A)或更低，1aA(1×10-18A)或更低，10zA(1×10-20A)或更低，及進一步為1zA(1×10-21A)或更低。在包括上述氧化物半導體層之電晶體中，因光之惡化(例如，閾值電壓之變化)小。將參照圖6A至6D說明本實施例中電晶體之結構範例。圖6A至6D為截面示意圖，各描繪本實施例中電晶體之結構範例。圖6A中所描繪之電晶體為一下閘極電晶體，亦稱為反向交錯電晶體。
圖6A中所描繪之電晶體包括充當閘極電極之導電層401a、充當閘極絕緣層之絕緣層402a、充當通道形成層之氧化物半導體層403a、及充當源極或汲極電極之導電層405a及導電層406a。導電層401a係配置於基板400a之上，絕緣層402a係配置於導電層401a之上，氧化物半導體層403a係配置於導電層401a之上且絕緣層402a插入其間，且導電層405a及導電層406a各配置於部分氧化物半導體層403a之上。此外，在圖6A中所描繪之電晶體中，氧化物絕緣層407a接觸氧化物半導體層403a之部分頂面(其上未配置導電層405a及導電層406a之部分氧化物半導體層403a)。保護絕緣層409a係配置於氧化物絕緣層407a之上。圖6B中所描繪之電晶體為通道保護(亦稱為通道停止)電晶體，其為一下閘極電晶體，亦稱為反向交錯電晶體。圖6B中所描繪之電晶體包括充當閘極電極之導電層401b、充當閘極絕緣層之絕緣層402b、充當通道形成層之氧化物半導體層403b、充當通道保護層之絕緣層427、及充當源極或汲極電極之導電層405b及導電層406b。
導電層401b係配置於基板400b之上，絕緣層402b係配置於導電層401b之上，氧化物半導體層403b係配置於導電層401b之上且絕緣層402b插入其間，絕緣層427係配置於導電層401b之上且絕緣層402b及氧化物半導體層403b插入其間，及導電層405b及導電層406b係配置於部分氧化物半導體層403b之上且絕緣層427插入其間。此外，可使用一種結構其中整個氧化物半導體層403b與導電層401b重疊。當整個氧化物半導體層403b與導電層401b重疊時，可避免光進入氧化物半導體層403b。使用之結構不限於此，可使用一種結構其中導電層401b與部分氧化物半導體層403b重疊。此外，保護絕緣層409b接觸圖6B中所描繪之電晶體的頂部。圖6C中所描繪之電晶體為一下閘極電晶體。圖6C中所描繪之電晶體包括充當閘極電極之導電層401c，充當閘極絕緣層之絕緣層402c，充當通道形成層之氧化物半導體層403c，及充當源極或汲極電極之導電層405c及導電層406c。導電層401c係配置於基板400c，絕緣層402c係配置於導電層401c之上，導電層405c及導電層406c係配置於部分絕緣層402c之上，及氧化物半導體層403c係配置於導電層401c之上且絕緣層402c、導電層405c、及導電層406c插入其間。此外，可使用一種結構其中整個氧化物半導體層403c與導電層401c重疊。當整個氧化物半導體層403c與導電層401c重疊時，可避免光進入氧化物半導體層403c。使用之結構不限於此，可使用一種結構其中導電層401c與部分氧化物半導體層403c重疊。此外，在圖6C中，氧化物絕緣層407c接觸電晶體之氧化物半導體層403c的頂面及側面。此外，保護絕緣層409c係配置於氧化物絕緣層407c之上。
圖6D中所描繪之電晶體為一頂閘電晶體。圖6D中所描繪之電晶體包括充當閘極電極之導電層401d、充當閘極絕緣層之絕緣層402d、充當通道形成層之氧化物半導體層403d、及充當源極或汲極電極之導電層405d及導電層406d。氧化物半導體層403d係配置於基板400d之上且絕緣層447插入其間，導電層405d及導電層406d各配置於部分氧化物半導體層403d之上，絕緣層402d係配置於氧化物半導體層403d、導電層405d、及導電層406d之上，及導電層401d係配置於氧化物半導體層403d之上且絕緣層402d插入其間。將參照圖6A至6D說明電晶體之元件。有關基板400a至400d，例如可使用玻璃基板，諸如鋇硼矽酸鹽玻璃基板或鋁硼矽酸鹽玻璃基板。另一方面，諸如陶瓷基板、石英基板、或藍寶石基板之基板可用做基板400a至400d。進一步另一方面，結晶玻璃基板可用做基板400a至400d。仍進一步另一方面，塑料基板或矽之半導體基板等可用做基板400a至400d。
絕緣層447具有基層之功能，其避免雜質元素從基板400d擴散。有關絕緣層447，例如可使用氮化矽層、氧化矽層、氮氧化矽層、氧氮化矽層、氧化鋁層、或氧氮化鋁層。絕緣層447亦可藉由堆疊可用於絕緣層447之材料層而予形成。另一方面，有關絕緣層447，可使用包括具有阻光屬性之材料層及包括可用於絕緣層447之材料層的堆疊。當絕緣層447包括具有阻光屬性之材料層時，可避免光進入氧化物半導體層403d。請注意，在圖6A至6C中所描繪之電晶體中，如圖6D中所描繪之電晶體中，絕緣層可配置於基板與充當閘極電極之導電層之間。有關導電層401a至401d，可使用例如諸如鉬、鈦、鉻、鉭、鎢、鋁、銅、釹、或鈧之金屬材料層，或包含任一該些材料做為主要成分之合金材料層。導電層401a至401d亦可藉由堆疊可應用於導電層401a至401d之材料層而予形成。有關絕緣層402a至402d，例如可使用氧化矽層、氮化矽層、氧氮化矽層、氮氧化矽層、氧化鋁層、氮化鋁層、氧氮化鋁層、氮氧化鋁層、或氧化鉿層。絕緣層402a至402d亦可藉由堆疊可應用於絕緣層402a至402d之材料層而予形成。可應用於絕緣層402a至402d之材料層可藉由電漿CVD法、濺鍍法等而予形成。例如，絕緣層402a至402d可以該等方式形成，即藉由電漿CVD法形成氮化矽層，及藉由電漿CVD法於氮化矽層之上形成氧化矽層。
有關可用於氧化物半導體層403a至403d之氧化物半導體，例如可提供四成分金屬氧化物、三成分金屬氧化物、或二成分金屬氧化物。有關四成分金屬氧化物，例如可使用In-Sn-Ga-Zn-O基金屬氧化物。有關三成分金屬氧化物，例如可使用In-Ga-Zn-O基金屬氧化物、In-Sn-Zn-O基金屬氧化物、In-Al-Zn-O基金屬氧化物、Sn-Ga-Zn-O基金屬氧化物、Al-Ga-Zn-O基金屬氧化物、或Sn-Al-Zn-O基金屬氧化物。有關二成分金屬氧化物，例如可使用In-Zn-O基金屬氧化物、Sn-Zn-O基金屬氧化物、Al-Zn-O基金屬氧化物、Zn-Mg-O基金屬氧化物、Sn-Mg-O基金屬氧化物、In-Mg-O基金屬氧化物、或In-Sn-O基金屬氧化物。此外，In-O基金屬氧化物、Sn-O基金屬氧化物、Zn-O基金屬氧化物等，亦可用做氧化物半導體。可用做氧化物半導體之金屬氧化物可包含SiO2。此處，例如In-Ga-Zn-O基金屬氧化物表示包含至少In、Ga、及Zn之氧化物，且元素之組成比並未特別侷限。In-Ga-Zn-O基金屬氧化物可包含非In、Ga、及Zn之元素。此外，有關可用於氧化物半導體層403a至403d之氧化物半導體，可使用以化學方程式InMO3(ZnO)m(m大於0)代表之金屬氧化物。此處，M標示一或更多選自Ga、Al、Mn、及Co之金屬元素。例如，M可為Ga、Ga及Al，Ga及Mn、或Ga及Co。有關導電層405a至405d及導電層406a至406d，例如可使用諸如鋁、鉻、銅、鉭、鈦、鉬、或鎢之金屬材料層或包含任一金屬材料做為主要成分之合金材料層。導電層405a至405d及導電層406a至406d亦可藉由堆疊可應用於導電層405a至405d及導電層406a至406d之材料層而予形成。
例如，導電層405a至405d及導電層406a至406d可藉由堆疊鋁或銅之金屬層及鈦、鉬、鎢等之高熔點金屬層而予形成。導電層405a至405d及導電層406a至406d可具有一種結構其中鋁或銅之金屬層係配置於複數高熔點金屬層之間。此外，當使用鋁層添加避免凸起或晶鬚產生之元素(例如Si、Nd、或Sc)而形成導電層405a至405d及導電層406a至406d時，可增加耐熱性。另一方面，可使用包含導電金屬氧化物之層而形成導電層405a至405d及導電層406a至406d。有關導電金屬氧化物，例如可使用氧化銦(In2O3)、氧化錫(SnO2)、氧化鋅(ZnO)、氧化銦及氧化錫之合金(In2O3-SnO2，縮寫為ITO)、氧化銦及氧化鋅之合金(In2O3-ZnO)、或包含氧化矽之該等金屬氧化物材料。此外，可使用形成導電層405a至405d及導電層406a至406d之材料來形成另一佈線。有關絕緣層427，可使用例如可應用於絕緣層447之層。亦可藉由堆疊可應用於絕緣層427之材料層而形成絕緣層427。
有關氧化物絕緣層407a及氧化物絕緣層407c，可使用諸如氧化矽層之氧化物絕緣層。亦可藉由堆疊可應用於氧化物絕緣層407a及氧化物絕緣層407c之材料層而形成氧化物絕緣層407a及氧化物絕緣層407c。有關保護絕緣層409a至409c，例如可使用無機絕緣層，諸如氮化矽層、氮化鋁層、氮氧化矽層、或氮氧化鋁層。亦可藉由堆疊可應用於保護絕緣層409a至409c之材料層而形成保護絕緣層409a至409c。請注意，在上述實施例之顯示裝置中，為降低因本實施例之電晶體的表面不平坦，可於電晶體之上配置平坦化絕緣層(若電晶體包括氧化物絕緣層或保護絕緣層，則係於電晶體之上且氧化物絕緣層或保護絕緣層插入其間)。有關平坦化絕緣層，可使用有機材料之層，諸如聚醯亞胺、丙烯酸、或苯並環丁烯。另一方面，低介電常數材料(低k材料)之層可用做平坦化絕緣層。亦可藉由堆疊可應用於平坦化絕緣層之材料層而形成平坦化絕緣層。其次，有關本實施例中電晶體之製造方法範例，將參照圖7A至7C及圖8A及8B說明圖6A中所描繪之電晶體之製造方法範例。圖7A至7C及圖8A及8B為截面示意圖，描繪圖6A中所描繪之電晶體之製造方法範例。首先，準備基板400a，及於基板400a之上形成第一導電膜。玻璃基板用做基板400a之範例。有關第一導電膜，可使用諸如鉬、鈦、鉻、鉭、鎢、鋁、銅、釹、或鈧之金屬材料膜，或包含任一金屬材料做為主要成分之合金材料膜。亦可藉由堆疊可應用於第一導電膜之材料層而形成第一導電膜。其次，實施第一光刻程序：第一抗蝕罩係形成於第一導電膜之上，使用第一抗蝕罩選擇性蝕刻第一導電膜以形成導電層401a，移除第一抗蝕罩。
請注意，在本實施例中，可藉由噴墨法形成抗蝕罩。藉由噴墨法形成抗蝕罩不需光罩；因而，可降低製造成本。
為降低光刻程序中光罩及步驟數量，可使用以多色調遮罩形成之抗蝕罩執行蝕刻步驟。多色調遮罩為曝光遮罩，光透射此而具有複數強度。使用多色調遮罩形成之抗蝕罩具有複數厚度及藉由蝕刻可進一步改變形狀；因此，可於複數蝕刻步驟中使用抗蝕罩而處理為不同型樣。因此，可以一多色調遮罩形成相應於至少二種不同型樣之抗蝕罩。因而，曝光遮罩之數量可降低，亦可降低相應光刻步驟數量，藉此可簡化製造程序。
其次，絕緣層402a係形成於導電層401a之上。
例如，可藉由高密度電漿CVD法形成絕緣層402a。例如，使用微波(例如，具2.45GHz頻率之微波)之高密度電漿CVD較佳地用於形成絕緣層402a，因為其使得絕緣層為密集及具有高崩潰電壓及高品質。當氧化物半導體層接觸藉由高密度電漿CVD形成之高品質絕緣層時，可降低介面狀態及可獲得有利的介面特性。
亦可藉由諸如濺鍍法或電漿CVD法之其他方法形成絕緣層402a。此外，可於閘極絕緣層402a形成之後執行熱處理。於閘極絕緣層402a形成之後執行熱處理可改進絕緣層402a之品質及絕緣層402a與氧化物半導體之間的介面特性。
其次，具有2nm至200nm(含)厚度之氧化物半導體膜530，較佳地為5nm至30nm(含)，係形成於絕緣層402a之上。例如，可藉由濺鍍法形成氧化物半導體膜530。
請注意，在氧化物半導體膜530形成之前，較佳地藉由導入氬氣並產生電漿之反向濺鍍移除附著於絕緣層402a之表面的粉狀物質(亦稱為粒子或灰塵)。反向濺鍍係只一種方法，其中電壓未施加於靶材側，RF電源係用於在氬氣中施加電壓於基板側，使得產生電漿以修改基板表面。請注意，除了氬以外，可使用氮、氦、氧等。
例如，可使用可用做氧化物半導體層403a之材料的氧化物半導體材料形成氧化物半導體膜530。在本實施例中，有關一範例，氧化物半導體膜530係藉由濺鍍法及使用In-Ga-Zn-O基氧化物靶材而予形成。此級之截面示意圖相應於圖7A。另一方面，氧化物半導體膜530可藉由濺鍍法於稀有氣體(典型為氬)、氧氣、或稀有氣體及氧之混合氣體中形成。
有關藉由濺鍍法用於形成氧化物半導體膜530之靶材，可使用例如具有In2O3：Ga2O3：ZnO=1：1：1[摩爾比]之組成比的氧化物靶材。不侷限於上述靶材，例如可使用具有In2O3：Ga2O3：ZnO=1：1：2[摩爾比]之組成比的氧化物靶材。除了藉由空間等所佔據面積以外部分相對於氧化物靶材之總體積的體積比(亦稱為填充率)為90%至100%(含)，及較佳地為95%至99.9%(含)。使用具有高填充率之金屬氧化物靶材形成之氧化物半導體膜具有高密度。
請注意，有關用於形成氧化物半導體膜530之濺鍍氣體，較佳地使用例如諸如氫、水、烴基、或氫化物之雜質移除之高純度氣體。
在氧化物半導體膜530形成之前，較佳的是將其上形成導電層401a之基板400a或其上形成導電層401a及絕緣層402a之基板400a於濺鍍設備之預熱室中加熱，使得排除及移除吸附於基板400a上諸如氫或濕氣之雜質。預熱室中加熱可避免氫、烴基、及濕氣進入絕緣層402a及氧化物半導體膜530。較佳的是預熱室配置諸如低溫泵之排除裝置。預熱室中加熱可省略。另一方面，於直至包括導電層405a及導電層406a形成之步驟執行之後，及氧化物絕緣層407a形成之前，基板400a可以類似方式於預熱室中加熱。
當藉由濺鍍法形成氧化物半導體膜530時，基板400a保持於減壓狀態之膜形成室內，基板400a之溫度設定為100℃至600℃(含)，較佳地為200℃至400℃(含)。藉由增加基板400a之溫度，可降低氧化物半導體膜530中所包含之雜質的濃度。此外，可降低因濺鍍造成之氧化物半導體膜530之損害。接著，氫及濕氣移除之濺鍍氣體導入，同時移除膜形成室中剩餘濕氣，並使用上述靶材；因而，氧化物半導體膜530形成於絕緣層402a之上。
請注意，在本實施例中，例如截留真空泵可用做移除執行濺鍍之膜形成室中剩餘濕氣之裝置。有關截留真空泵，例如可使用低溫泵、離子泵、或鈦昇華泵。當低溫泵用做範例時，可排除包括氫原子或碳原子或二者之化合物等，因而可降低膜形成室中所形成之膜中所包括之雜質濃度。此外，在本實施例中，配置冷阱之渦輪泵可用做移除執行濺鍍之膜形成室中剩餘濕氣之裝置。
有關膜形成狀況之一範例，可使用下列：基板與靶材之間的距離為100mm，壓力為0.6Pa，直流(DC)電力為0.5kW，及氣體為氧氣(氧流比例為100%)。請注意，當使用脈衝直流電源時，可降低膜形成時產生之粉狀物質，及膜厚度可為均勻。
其次，實施第二光刻程序：於氧化物半導體膜530之上形成第二抗蝕罩，使用第二抗蝕罩選擇性蝕刻氧化物半導體膜530，將氧化物半導體膜530處理為島形氧化物半導體層，及移除第二抗蝕罩。
若於絕緣層402a中形成接觸孔，接觸孔可於將氧化物半導體膜530處理為島形氧化物半導體層時形成。
例如乾式蝕刻、濕式蝕刻、或乾式蝕刻及濕式蝕刻二者可用於蝕刻氧化物半導體膜530。有關用於氧化物半導體膜530之濕式蝕刻的蝕刻劑，例如可使用磷酸、乙酸、及硝酸之混合溶液。此外，亦可使用ITO07N(KANTO CHEMICALCO. INC.製造)。
其次，執行熱處理。經由熱處理，島形氧化物半導體層可脫水或脫氫。熱處理之溫度為400℃至750℃(含)，或高於或等於400℃及低於基板之應變點。此處，基板被置入電熔爐，其為一種熱處理設備，且熱處理係於島形氧化物半導體層上在氮氣中以450℃執行達一小時，接著氧化物半導體層未暴露於空氣，使得避免水及氫再進入島形氧化物半導體層。以此方式，獲得氧化物半導體層403a(詳圖7B)。
熱處理設備不侷限於電熔爐，而是可為配置一種裝置，使用來自諸如電阻加熱元件之加熱元件的熱傳導或熱輻射而加熱處理目標。例如，可使用快速熱降火(RTA)設備，諸如氣體快速熱降火(GRTA)設備或燈快速熱降火(LRTA)設備。LRTA設備為一種設備，藉由自諸如鹵素燈、金屬鹵化物燈、氙弧燈、碳弧燈、高壓鈉燈或高壓水銀燈之燈所發射光的輻射(電磁波)而加熱處理目標。GRTA設備為用於使用高溫氣體而熱處理之設備。有關該高溫氣體，係使用未藉由熱處理而與處理目標反應之惰性氣體，諸如氮，或諸如氬之稀有氣體。
例如，有關熱處理，可使用GRTA設備以下列方式執行熱處理。其上形成直至島形氧化物半導體層之層的基板400a被轉移至加熱至650℃至700℃高溫之惰性氣體，加熱達若干分鐘，並取出加熱之惰性氣體。
請注意，在熱處理中，較佳的是氮或諸如氦、氖或氬之稀有氣體中未包含水、氫等。亦較佳的是被導入熱處理設備之氮或諸如氦、氖或氬之稀有氣體具有6N(99.9999%)或更高之純度，較佳地為7N(99.99999%)或更高(即，雜質濃度設定為低於或等於1ppm，較佳地為低於或等於0.1ppm)。
在藉由熱處理加熱島形氧化物半導體層之後，高純度氧氣、高純度N2O氣體、或極乾燥空氣(具有-40℃或更低之露點，較佳地為-60℃或更低)可導入熱處理中使用之熔爐。較佳的是氧氣或N2O氣體不包含水、氫等。導入熱處理設備之氧氣或N2O氣體的純度較佳地為6N或更多，更佳地為7N或更多(即氧氣或N2O氣體之雜質濃度較佳地為低於或等於1ppm，更佳地為低於或等於0.1ppm)。藉由氧氣或N2O氣體之效果，供應經由脫水或脫氫而排除雜質之步驟所減少之氧；因而，氧化物半導體層403a被高度純化。
熱處理亦可於未使用上述熱處理設備而被處理為島形氧化物半導體層之氧化物半導體膜530上執行。在此狀況下，在熱處理之後，其上形成直至氧化物半導體膜530之層的基板400a被取出熱處理設備，及氧化物半導體膜530被處理為島形氧化物半導體層。
除了上述時序，熱處理可於下列時機執行，例如氧化物半導體膜530形成之後，導電層405a及導電層406a形成於氧化物半導體層403a上之後，或氧化物絕緣層407a形成於導電層405a及導電層406a上之後。
若於絕緣層402a中形成接觸孔，接觸孔可於執行熱處理之前形成。
氧化物半導體層可使用氧化物半導體膜形成，氧化物半導體膜係經由二沈積步驟及二熱處理以便形成包括結晶區(單晶區)之厚膜，即具有沿垂直於膜表面之方向c軸校準之結晶區，無關乎諸如氧化物、氮化物、或金屬之基礎成分之材料。例如，沈積具3nm至15nm(含)厚度之第一氧化物半導體膜，並在氮、氧、稀有氣體或乾燥空氣之氣體下，以450℃至850℃(含)，較佳地為550℃至750℃(含)，歷經第一熱處理，使得於包括表面之區域中形成包括結晶區(包括板狀結晶)之第一氧化物半導體膜。接著，形成較第一氧化物半導體膜厚之第二氧化物半導體膜，並以450℃至850℃(含)，較佳地為600℃至700℃(含)，歷經第二熱處理，使得晶體使用第一氧化物半導體膜做為晶體成長之晶種，而從第一氧化物半導體膜向上朝第二氧化物半導體膜成長，及第二氧化物半導體膜的整個區域結晶化。使用結果為厚之包括結晶區之膜，可形成氧化物半導體層。
其次，於絕緣層402a及氧化物半導體層403a之上形成第二導電膜。
有關第二導電膜，例如可使用諸如鋁、鉻、銅、鉭、鈦、鉬、或鎢之金屬材料膜，或包含任一金屬材料做為主要成分之合金材料膜。亦可藉由堆疊可應用於第二導電膜之材料膜而形成第二導電膜。
其次，實施第三光刻程序：第三抗蝕罩形成於第二導電膜之上，使用第三抗蝕罩選擇性蝕刻第二導電膜以形成導電層405a及導電層406a，及移除第三抗蝕罩(詳圖7C)。
請注意，可於導電層405a及導電層406a形成時使用第二導電膜而形成另一佈線。
在形成第三抗蝕罩之曝光中，較佳地使用紫外光、KrF雷射光、或ArF雷射光。之後完成之電晶體的通道長度L取決於於氧化物半導體層403a上彼此相鄰之導電層405a之底端與導電層406a之底端之間的間隔寬度。若通道長度L小於25nm，較佳地使用具有短至數奈米至數十奈米之極短波長的遠紫外光執行形成第三抗蝕罩時之曝光。在使用遠紫外光之曝光中，解析度高且聚焦深度大。因此，之後完成之電晶體的通道長度L可為10nm至1000nm(含)，且使用經由該等曝光形成之電晶體使電路可以更高速操作。此外，電晶體之關閉狀態電流極小，導致電力消耗降低。
在蝕刻第二導電膜之狀況下，蝕刻狀況較佳地最佳化以避免氧化物半導體層403a藉由蝕刻而被劃分。然而，難以設定僅可蝕刻第二導電膜而完全未蝕刻氧化物半導體層403a之狀況。有時，於第二導電膜蝕刻時蝕刻部分氧化物半導體層403a，藉此氧化物半導體層403a成為包括槽部(凹部)。
在本實施例中，鈦膜用做第二導電膜之範例，In-Ga-Zn-O基氧化物半導體用做氧化物半導體層403a之範例，及過氧化氫氨混合物(氨、水、及過氧化氫水之混合物)用做蝕刻劑。
其次，氧化物絕緣層407a係形成於氧化物半導體層403a、導電層405a、及導電層406a之上。此時，氧化物絕緣層407a接觸氧化物半導體層403a的部分頂面。
適當使用諸如濺鍍法之方法可形成至少1nm或更多厚度之氧化物絕緣層407a，藉此諸如水或氫之雜質不會混入氧化物絕緣層407a。當氧化物絕緣層407a中包含氫時，氫進入氧化物半導體層，或藉由氫造成氧化物半導體層中氧的提取，藉此造成氧化物半導體層之反向通道具有較低電阻(具有n型傳導性)，使得可形成寄生通道。因此，為形成包含盡可能少量氫之氧化物絕緣層407a，重要的是使用氫未用於形成氧化物絕緣層407a之方法。
在本實施例中，有關氧化物絕緣層407a之範例，藉由濺鍍法形成具有200nm厚度之氧化矽膜。膜形成時基板400a之溫度可為室溫至300℃(含)；在本實施例中，100℃做為範例。可於稀有氣體(典型為氬)、氧氣，或稀有氣體及氧之混合氣體中執行藉由濺鍍法形成氧化矽膜。
此外，氧化矽靶材或矽靶材可用做形成氧化物絕緣層407a之靶材。例如，基於矽靶材，可藉由濺鍍法在包含氧之氣體下形成氧化矽膜。
有關用於形成氧化物絕緣層407a之濺鍍氣體，較佳地使用諸如氫、水、烴基、或氫化物之雜質移除的高純度氣體。
在氧化物絕緣層407a形成之前，可執行使用諸如N2O、N2、或Ar之氣體的電漿處理，以移除吸附於氧化物半導體層403a之暴露表面的水等。若執行電漿處理，較佳地形成接觸氧化物半導體層403a之上表面的氧化物絕緣層407a而未暴露於空氣。
此外，可於惰性氣體或氧氣中執行熱處理(較佳地以200℃至400℃(含)，例如250℃至350℃(含))。例如，有關於惰性氣體或氧氣中執行之熱處理，係於氮氣中以250℃執行熱處理達一小時。經由於惰性氣體或氧氣中執行熱處理，施加熱同時氧化物半導體層403a之部分上表面接觸氧化物絕緣層407a。
經由上述程序，可刻意從氧化物半導體層移除諸如氫、濕氣、烴基、或氫化物(亦稱為氫化合物)之雜質，及此外氧可供應於氧化物半導體層。因此，氧化物半導體層被高度純化。
經由上述程序，形成電晶體(詳圖8A)。
當具有許多缺陷之氧化矽層用做氧化物絕緣層407a時，氧化矽層形成之後的熱處理具有氧化物半導體層403a中所包含之諸如氫、濕氣、烴基、或氫化物之雜質擴散至氧化物絕緣層407a之效果，使得可進一步降低氧化物半導體層403a中所包含之雜質。
保護絕緣層409a可進一步形成於氧化物絕緣層407a之上。有關保護絕緣層409a，可藉由例如RF濺鍍法形成氮化矽膜。由於RF濺鍍法具有高產量，較佳地用做用於形成保護絕緣層409a之絕緣膜的沈積法。在本實施例中，有關一範例，形成氮化矽膜做為保護絕緣層409a(詳圖8B)。
在本實施例中，以該等方式形成保護絕緣層409a，即其上形成直至氧化物絕緣層407a之層的基板400a以100℃至400℃之溫度加熱，導入包含氫及濕氣移除之高純度氮的濺鍍氣體，及使用矽半導體之靶材形成氮化矽膜。亦在此狀況下，類似於形成氧化物絕緣層407a之狀況，較佳地形成保護絕緣層409a，同時移除處理室中剩餘濕氣。
在保護絕緣層409a形成之後，可進一步於空氣中以100℃至200℃(含)執行熱處理達1小時至30小時(含)。亦可以固定加熱溫度執行熱處理。另一方面，可重複實施複數次下列加熱溫度改變：加熱溫度從室溫增加至高於或等於100℃及低於或等於200℃之溫度，及接著減少至室溫。此即圖6A中所描繪之電晶體之製造方法範例。
儘管顯示圖6A中所描繪之電晶體之製造方法範例做為本實施例中電晶體之製造方法範例，本發明不侷限於此範例。例如，圖6B至6D之組件具有與圖6A之組件相同代號，且其功能至少局部與圖6A之組件相同，可適當參照圖6A中所描繪之電晶體之製造方法範例的說明。
如上述，本實施例中所示之電晶體為包括做為通道形成層之氧化物半導體層的電晶體。電晶體中使用之氧化物半導體層藉由熱處理而高度純化，藉此成為i型或實質上i型氧化物半導體層。
高度純化氧化物半導體層包括極少載子(接近0)。氧化物半導體層之載子濃度為小於1×1014/cm3，較佳地為小於1×1012/cm3，及更佳地為小於1×1011/cm3。由於氧化物半導體層中載子數量極小，可降低本實施例之電晶體之關閉狀態電流。較佳的是關閉狀態電流盡可能小。在本實施例之電晶體中，每微米通道寬度之關閉狀態電流可小於或等於10aA(1×10-17A)，小於或等於1aA(1×10-18A)，小於或等於10zA(1×10-20A)，及進一步小於或等於1zA(1×10-21A)。
本實施例之電晶體具有相對高場效移動性；因此，包括電晶體之電路可以高速度驅動。
當本實施例之電晶體用於上述實施例之顯示裝置中，依據顯示靜止影像中影像資料之影像的保持時期可設定較長，使得可降低顯示裝置之電力消耗。
再者，當使用本實施例之電晶體形成上述實施例中所說明之移位暫存器時，可以相同程序於一基板上形成畫素部、掃描信號線驅動器電路、及影像信號線驅動器電路，使得可降低顯示裝置之製造成本。
請注意，本實施例可適當與任一其他實施例組合或為其替代。
(實施例5)
在本實施例中，將說明上述實施例中所說明之顯示裝置之結構範例。
將參照圖9說明本實施例之顯示裝置之結構範例。圖9為截面示意圖，描繪本實施例中所說明之顯示裝置之結構範例。
圖9中所描繪之顯示裝置包括於基板4001與基板4006之間以密封劑4005密封之區域中的畫素部及驅動器電路部。畫素部包括電晶體4012，及驅動器電路部包括電晶體4014。
請注意，用於驅動器電路部中之部分驅動器電路可使用配置於其他基板上之驅動器電路予以形成。在此狀況下，對於連接圖9中所描繪之顯示裝置及分別形成之驅動器電路的方法並無特別限制，可使用COG法、引線接合法、TAB法等。
有關電晶體4012，例如可使用實施例4中所說明之任一電晶體。在圖9中，具有圖6A中所描繪之結構的電晶體用做電晶體4012之範例。
有關電晶體4014，例如可使用實施例4中所說明之任一電晶體。在圖9中，具有圖6A中所描繪之結構的電晶體用做電晶體4014之範例。請注意，可配置導電層以便與電晶體4014中氧化物半導體層重疊，且絕緣層4024插入其間。
此外，圖9中所描繪之顯示裝置包括平坦化層4025、充當畫素電極之導電層4030、絕緣層4032、液晶層4008、絕緣層4033、充當間隔裝置之絕緣層4035、及充當相對電極之導電層4031。
平坦化層4025係配置於電晶體4012及電晶體4014之上。導電層4030係配置於平坦化層4025之上。絕緣層4032係配置於平坦化層4025之上，且導電層4030插入其間。導電層4031經配置而接觸基板4006。絕緣層4033經配置而接觸導電層4031。絕緣層4035係配置於藉由密封劑4005環繞之區域。液晶層4008係配置於藉由導電層4030與導電層4031之間的密封劑4005環繞之區域，且絕緣層4032及絕緣層4033插入其間。
使用導電層4030、導電層4031、及液晶層4008形成液晶元件4017。
導電層4031電連接至配置於相同基板上之共同電壓線，做為電晶體4012等。使用具共同電壓線之連接部(亦稱為共同連接部)，導電層4031可經由排列於基板對之間的導電粒子而電連接至共同電壓線。共同電壓線為被供應電壓Vcom之佈線。
絕緣層4035為藉由選擇性蝕刻絕緣膜而獲得之圓柱間隔裝置，經配置以便控制導電層4030與導電層4031之間的距離(格隙)。另一方面，球形間隔裝置可用做絕緣層4035。請注意，絕緣層4035可配置於導電層4030與導電層4031之間，且絕緣層4032及絕緣層4035插入其間。
此外，圖9中所描繪之顯示裝置經由配置於基板4001之上且絕緣層4020及絕緣層4021插入其間的導電層4016，而電連接至FPC 4018、接觸導電層4016之導電層4015、及各向異性導電層4019。導電層4015及導電層4016做為終端電極。
導電層4015係使用例如用於導電層4030之相同導電膜而予形成。導電層4016係使用例如用於充當電晶體4014之源極電極或汲極電極之導電層之相同導電膜而予形成。
有關基板4001及基板4006，例如可使用諸如玻璃基板、塑料基板等之透光基板。有關塑料基板，例如可使用玻璃纖維增強塑料(FRP)板、聚氟乙烯(PVF)膜、聚酯膜、丙烯酸樹脂膜等。
有關平坦化層4025，可使用具有耐熱性之有機材料層，諸如聚醯亞胺、丙烯酸、苯並環丁烯、聚醯胺、或環氧樹脂。除了該等有機材料層以外，亦可使用低介電常數材料(低k材料)、矽氧烷基樹脂、磷矽酸玻璃(PSG)、摻雜硼磷的矽玻璃(BPSG)等，做為平坦化層4025。另一方面，可藉由堆疊可應用於平坦化層4025之材料層而形成平坦化層4025。
形成平坦化層4025之方法並無特別限制。依據材料，可使用下列方法：濺鍍法、SOG法、旋塗法、浸漬法、噴塗法、液低釋放法(例如噴墨法、網印或膠印)、以刮膠刀之形成法、以擠膠滾筒之形成法、以簾式塗料器之形成法、以刮刀塗布機之形成法等。
導電層4030及導電層4031可使用透光導電材料層予以形成，諸如氧化銦錫、氧化鋅混入氧化銦之金屬氧化物(亦稱為氧化銦鋅(IZO))、氧化矽(SiO2)混入氧化銦之導電材料、有機銦、有機錫、包含氧化鎢之氧化銦、包含氧化鎢之氧化銦鋅、包含氧化鈦之氧化銦、包含氧化鈦之氧化銦錫等。若本實施例之顯示裝置經形成為反射型，諸如鎢、鉬、鋯、鉿、釩、鈮、鉭、鉻、鈷、鎳、鈦、鉑、鋁、銅、或銀之金屬層，或該等金屬之合金層可用做導電層4030及導電層4031。亦可藉由堆疊可應用於導電層4030及導電層4031之材料層而形成導電層4030及導電層4031。
包含導電高分子(亦稱為導電聚合物)之導電成分可用於導電層4030及導電層4031。較佳的是使用導電成分形成之導電層具有每平方10000歐姆或更低之片阻抗，及於550nm波長下70%或更高之透光率。此外，導電成分中所包括之導電高分子的電阻係數較佳地為0.1Ω‧cm或更低。
有關導電高分子，可使用所謂π-電子共軛導電聚合物。有關π-電子共軛導電聚合物，可提供聚苯胺及其衍生物；聚吡咯及其衍生物；聚噻吩及其衍生物；或二或更多聚苯胺、聚吡咯、聚噻吩、及聚苯胺之共聚物等。
有關密封劑4005，例如可使用包括導電粒子之絕緣層。
有關配置液晶元件4017之顯示裝置的顯示方法，可使用扭轉向列(TN)模式、平面方向切換(IPS)模式、垂直調整(VA)模式、軸對稱排列微型格(ASM)模式、光學補償雙折射(OCB)模式、鐵電液晶(FLC)模式、反電液晶(AFLC)模式、多區域垂直排列(MVA)模式、圖像垂直調整(PVA)模式、ASV模式、邊緣場切換(FFS)模式等。
另一方面，有關液晶層4008，例如可使用展現不需校準膜之藍相的液晶層。藍相為一種液晶相位，其產生於膽固醇相改變為各向同性相，同時膽固醇液晶之溫度增加之前不久。由於藍相僅出現於窄的溫度範圍內，為使溫度範圍變寬，將包含5重量%或更多之手性劑的液晶成分用做液晶材料。包括展現藍相之液晶及手性劑的液晶成分具有1毫秒或更短之短暫回應時間，具有光學各向同性，其造成不需校準處理，及具有小視角相依性。此外，由於不需配置校準膜及不需研磨處理，可避免藉由研磨處理造成之靜電崩潰，及可減少製造程序中液晶顯示裝置之缺陷及損害。因而，可改進液晶顯示裝置之生產力。包括氧化物半導體層之電晶體特別具有下列可能性，電晶體之電氣特性因靜電而顯著波動，且偏離設計範圍。因此，藉由將展現藍相之液晶材料用於包括氧化物半導體層之電晶體的顯示裝置，可降低因靜電造成之電氣特性波動。
在本實施例之顯示裝置中，偏光板可配置於基板外側(在觀看者側)，及著色層及用於顯示元件之電極層可相繼配置於基板內側；另一方面，偏光板可配置於基板的內側。偏光板及著色層的堆疊結構可依據偏光板及著色層之材料及製造程序狀況而適當設定。此外，充當黑矩陣的阻光層可配置於顯示部以外的部分。
此外，黑矩陣(阻光層)、諸如偏光構件、減速構件、或防反射構件之光學構件(光學基板)等可適當配置於本實施例之顯示裝置。例如，藉由使用偏光基板及減速基板做為光學構件可獲得圓極化。此外，背光等可用做光源。
為改進顯示裝置之移動影像特性，可使用驅動技術其中複數LED(發光二極體)光源或複數EL光源用於形成表面光源做為背光，且表面光源之每一光源係以脈衝方式於一訊框時期獨立驅動。有關表面光源，可使用三或更多種LED，及可使用發射白光之LED。由於可獨立控制複數LED，LED之發光時序可與液晶層之光學調變時序同步。依據此驅動技術，LED可部分關閉；因此，若顯示具有大部分顯示黑色之影像，尤其可降低電力消耗。
由於顯示裝置中電晶體易於因靜電等而破裂，保護電路較佳地配置於與畫素部或驅動電路部相同基板上。保護電路較佳地以例如包括上述氧化物半導體層之非線性元件予以形成。例如，保護電路可配置於畫素部、掃描信號輸入端子、及影像信號輸入端子之間。此外，保護電路包括彼此平行配置且掃描信號線插於其間之非線性元件。非線性元件包括諸如二極體之二端子元件，或諸如電晶體之三端子元件。例如，非線性元件可經由與畫素部中電晶體相同程序予以形成，且藉由連接非線性元件之閘極至汲極，可獲得類似於二極體之特性。
如上述，本實施例之顯示裝置具有一種結構，其中驅動器電路及畫素係形成於相同基板之上。當使用該等結構時，可以相同程序形成驅動器電路及畫素，藉此可降低製造成本。
請注意，本實施例可適當與任一其他實施例組合或為其替代。
(實施例6)
在本實施例中，將說明配置上述實施例之顯示裝置的電子裝置。
將參照圖10A至10F說明本實施例中電子裝置之結構範例。圖10A至10F描繪本實施例之電子裝置之結構範例。
圖10A中所描繪之電子裝置為個人數位助理。圖10A中所描繪之個人數位助理包括至少顯示部1001。圖10A中所描繪之個人數位助理可與例如觸控面板相結合，並可用做各種可攜式目標之替代品。例如，顯示部1001配置操作部1002，使得個人數位助理可用做行動電話。請注意，操作部1002不一定配置於顯示部1001中。圖10A中所描繪之個人數位助理可配置附加的操作按鈕。圖10A中所描繪之個人數位助理可用做記事簿或輕巧型掃描器。此外，由於一影像資料寫入之顯示時期長，上述實施例中所說明之顯示裝置可體現寫入操作之間的長間隔。因此，藉由將上述實施例中所說明之顯示裝置用於圖10A中所描繪之個人數位助理，例如可抑制眼睛疲勞，甚至長時間在顯示部觀看靜止影像亦可。
圖10B中所描繪之電子裝置為資訊引導終端機，包括例如汽車導航系統。圖10B中所描繪之資訊引導終端機包括至少顯示部1101，及亦可包括操作按鈕1102及外部輸入端子1103。車內溫度根據車外溫度而大幅改變，有時超過50℃。由於因上述實施例中所說明之顯示裝置的溫度造成之特性改變小，上述實施例中所說明之顯示裝置在諸如車內之溫度大幅改變的環境下尤其有效。
圖10C中所描繪之電子裝置為筆記型個人電腦。圖10C中所描繪之筆記型個人電腦包括外殼1201、顯示部1202、揚聲器1203、LED燈1204、指向裝置1205、連接端子1206、及鍵盤1207。此外，由於一影像資料寫入之顯示時期長，上述實施例中所說明之顯示裝置可體現寫入操作之間的長間隔。因此，藉由將上述實施例中所說明之顯示裝置用於圖10C中所描繪之筆記型個人電腦，例如可抑制眼睛疲勞，甚至長時間在顯示部觀看靜止影像亦可。
圖10D中所描繪之電子裝置為可攜式遊戲機。圖10D中所描繪之可攜式遊戲機包括顯示部1301、顯示部1302、揚聲器1303、連接端子1304、LED燈1305、麥克風1306、記錄媒體讀取部1307、操作按鈕1308、及感測器1309。由於一影像資料寫入之顯示時期長，上述實施例中所說明之顯示裝置可體現寫入操作之間的長間隔。因此，藉由將上述實施例中所說明之顯示裝置用於圖10D中所描繪之可攜式遊戲機，例如可抑制眼睛疲勞，甚至長時間在顯示部觀看靜止影像亦可。此外，不同影像可顯示於顯示部1301及顯示部1302上；例如，移動影像係顯示於其中之一上，及靜止影像則顯示於另一者上。因此，停止供應電壓至顯示靜止影像之顯示部中的驅動器電路，藉此可降低電力消耗。
圖10E中所描繪之電子裝置為電子書閱讀器。圖10E中所描繪之電子書閱讀器包括至少外殼1401、外殼1403、顯示部1405、顯示部1407、及鉸鏈1411。
外殼1401及外殼1403藉由鉸鏈1411而連接。圖10E中所描繪之電子書閱讀器可使用鉸鏈1411做為軸而開啟及關閉。基於該等結構，電子書閱讀器可如紙本書般操作。顯示部1405併入外殼1401及顯示部1407併入外殼1403。顯示部1405及顯示部1407可顯示不同影像，或一影像可跨越顯示部1405及顯示部1407而顯示。在顯示部1405及顯示部1407上顯示不同影像之結構中，例如，右顯示部(圖10E中顯示部1405)可顯示正文，及左顯示部(圖10E中顯示部1407)可顯示影像。
此外，圖10E中所描繪之電子書閱讀器可於外殼1401或外殼1403配置操作部等。例如，圖10E中所描繪之電子書閱讀器可包括電力按鈕1421、操作鍵1423、及揚聲器1425。在圖10E中所描繪之電子書閱讀器中，可以操作鍵1423翻頁。此外，圖10E中所描繪之電子書閱讀器可於顯示部1405及/或顯示部1407配置鍵盤、指向裝置等。再者，外部連接端子(耳機端子、USB端子、可連接諸如AC適配器之各類電纜之端子、或USB電纜)、儲存媒體嵌入部等可配置於圖10E中所描繪之電子書閱讀器之外殼1401及外殼1403的背面或側面。此外，圖10E中所描繪之電子書閱讀器可具有電子字典之功能。
上述實施例中所說明之顯示裝置可配置於顯示部1405及/或顯示部1407。此外，由於一影像資料寫入之顯示時期長，上述實施例中所說明之顯示裝置可體現寫入操作之間的長間隔。因此，藉由將上述實施例中所說明之顯示裝置用於圖10E中所描繪之電子書閱讀器，例如可抑制眼睛疲勞，甚至長時間在顯示部觀看靜止影像亦可。
圖10E中所描繪之電子書閱讀器可無線傳送及接收資料。基於該等結構，電子書閱讀器可具有一種功能，基此可從電子書伺服器購買及下載所欲書籍資料等。
圖10F中所描繪之電子裝置為顯示器。圖10F中所描繪之顯示器包括外殼1501、顯示部1502、揚聲器1503、LED燈1504、操作按鈕1505、連接端子1506、感測器1507、麥克風1508、及支撐座1509。此外，由於一影像資料寫入之顯示時期長，上述實施例中所說明之顯示裝置可體現寫入操作之間的長間隔。因此，藉由將上述實施例中所說明之顯示裝置用於圖10F中所描繪之顯示器，例如可抑制眼睛疲勞，甚至長時間在顯示部觀看靜止影像亦可。
本實施例之電子裝置可具有電源電路，其包括太陽能電池、用於充電從太陽能電池輸出之電壓的電力儲存裝置、及將電力儲存裝置中所充電電壓轉換為適於電路之各個電壓的DC轉換器。因此，不需外部電源，因而甚至在無外部電源處，電子裝置可長時間使用，使得改進便利性。有關電力儲存裝置，例如可使用以下一或多項：鋰離子二次電池、鋰離子電容器、電氣雙層電容器、氧化還原電容器等。例如，鋰離子二次電池及鋰離子電容器可一起使用，藉此可形成可高速充電或放電並可長時間供應電力之電力儲存裝置。電力儲存裝置不侷限於鋰離子二次電池。有關電力儲存裝置，可使用其中另一鹼金屬離子、鹼土金屬離子等用做流動離子之二次電池。對於鋰離子電容器亦無限制。有關電力儲存裝置，可使用另一鹼金屬離子、鹼土金屬離子等用做流動離子之電容器。
在本實施例之電子裝置中，顯示部可具有觸控面板功能。可藉由於顯示部安裝觸控面板單元，或藉由配置光學檢測電路於畫素，而附加觸控面板功能。
藉由將上述實施例中所說明之顯示裝置應用於電子裝置之顯示部，可提供具低電力消耗之電子裝置。
請注意，本實施例可適當與其他實施例之任一者組合或為其所替代。
本申請案係依據2010年2月26日向日本專利處提出申請之序號2010-041544日本專利申請案，其整個內容係以提及方式併入本文。
31、32、33、34、35、36、37、38、39、40、41、205、221、4012、4014．．．電晶體
101、201．．．驅動器電路部
101a．．．第一驅動器電路
101b．．．第二驅動器電路
102、202．．．畫素部
102_K、202_K．．．畫素
201a．．．中央處理單元(CPU)
201b．．．顯示控制電路
201c．．．掃描信號線驅動器電路
201d．．．影像信號線驅動器電路
203．．．掃描信號線
204．．．影像信號線
206．．．光源部
211a．．．介面
211b．．．參考時脈信號產生電路
211c．．．計數電路
211d．．．閂鎖電路
211e．．．記憶體電路
211f．．．算術電路
211g．．．輸出電路
222、4017．．．液晶元件
223．．．電容器
311、312．．．時期
400a、400b、400c、400d、4001、4006．．．基板
401a、401b、401c、401d、405a、405b、405c、405d、406a、406b、406c、406d、4015、4016、4030、4031．．．導電層
402a、402b、402c、402d、427、447、4020、4021、4024、4032、4033、4035．．．絕緣層
403a、403b、403c、403d．．．氧化物半導體層
407a、407c．．．氧化物絕緣層
409a、409b、409c．．．保護絕緣層
530．．．氧化物半導體膜
1001、1101、1202、1301、1302、1405、1407、1502．．．顯示部
1002．．．操作部
1102、1308、1505．．．操作按鈕
1103．．．外部輸入端子
1201、1401、1403、1501．．．外殼
1203、1303、1425、1503．．．揚聲器
1204、1305、1504．．．發光二極體(LED)燈
1205．．．指向裝置
1206、1304、1506．．．連接端子
1207．．．鍵盤
1306、1508．．．麥克風
1307．．．記錄媒體讀取部
1309、1507．．．感測器
1411．．．鉸鏈
1421．．．電力按鈕
1423．．．操作鍵
1509．．．支撐座
4005．．．密封劑
4008．．．液晶層
4018．．．軟性印刷電路(FPC)
4019．．．各向異性導電層
4025．．．平坦化層
在附圖中：
圖1A至1C描繪實施例1中顯示裝置；
圖2描繪實施例2中顯示裝置之結構範例；
圖3A及3B顯示圖2中所描繪之顯示裝置之驅動方法；
圖4A及4B描繪實施例3中移位暫存器之結構範例；
圖5A及5B顯示圖4A及4B中所描繪之移位暫存器之操作範例；
圖6A至6D為截面示意圖，描繪實施例4中電晶體之結構範例；
圖7A至7C為截面示意圖，描繪圖6A中所描繪之電晶體之製造方法範例；
圖8A及8B為截面示意圖，描繪圖6A中所描繪之電晶體之製造方法範例；
圖9描繪實施例5中顯示裝置之結構範例；以及
圖10A至10F描繪實施例6中電子裝置之結構範例。

Claims (19)

  1. 一種驅動顯示裝置之方法，該顯示裝置包含驅動器電路部及包含n(n為自然數)畫素之畫素部，該驅動器電路部包含第一驅動器電路及第二驅動器電路，且該畫素部具有以該n畫素顯示移動影像之移動影像顯示模式以及以該n畫素顯示靜止影像之靜止影像顯示模式，該方法包含下列步驟：在該靜止影像顯示模式中執行操作N(N為自然數)次以在該畫素部中顯示靜止影像，該操作包含：供應驅動信號及電源電壓至該第一驅動器電路；供應驅動信號及電源電壓至該第二驅動器電路；從該第一驅動器電路供應掃描信號至該n畫素；從該第二驅動器電路供應影像信號至該n畫素；停止至該第二驅動器電路的該驅動信號及該電源電壓之供應；以及依據該影像信號將該畫素部的影像保持成該靜止影像，其中在N大於或等於2的情況中，將停止至該第二驅動器電路的該驅動信號及該電源電壓之供應的第K(K為大於或等於2且少於或等於N的自然數)時期設定成比停止至該第二驅動器電路的該驅動信號及該電源電壓之供應的第(K-1)時期更久，以及其中在於保持該影像的第(K+1)時期中輸入操作信號至該顯示裝置的情況中，開始該驅動信號及該電源電壓 至該第一驅動器電路的供應，並開始該驅動信號及該電源電壓至該第二驅動器電路的供應，並供應影像信號至該n畫素。
  2. 如申請專利範圍第1項所述的驅動顯示裝置之方法，其中該操作進一步包含在供應該影像信號至該n畫素之後停止至該第一驅動器電路的該驅動信號及該電源電壓之供應。
  3. 如申請專利範圍第1項所述的驅動顯示裝置之方法，其中該n畫素的每一者包含電晶體，以及其中該電晶體包含充當具有低於1×1014/cm3之載子濃度的通道形成層之氧化物半導體層。
  4. 如申請專利範圍第1項所述的驅動顯示裝置之方法，其中該n畫素的每一者包含：電晶體，包含閘極、源極、及汲極；以及液晶元件，其中該閘極電連接至該第一驅動器電路，其中該源極及該汲極之一電連接至該第二驅動器電路，其中該源極及該汲極之另一者電連接至該液晶元件，以及其中該電晶體進一步包含充當通道形成層之氧化物半 導體層。
  5. 一種驅動顯示裝置之方法，該顯示裝置包含驅動器電路部及包含n(n為自然數)畫素之畫素部，該驅動器電路部包含第一驅動器電路及第二驅動器電路，且該畫素部具有以該些畫素顯示移動影像之移動影像顯示模式以及以該些畫素顯示靜止影像之靜止影像顯示模式，該方法包含下列步驟：在該靜止影像顯示模式中執行操作N(N為自然數)次，該操作包含：供應第一開始信號、第一時脈信號、及電源電壓至該第一驅動器電路；供應第二開始信號、第二時脈信號、及電源電壓至該第二驅動器電路；從該第一驅動器電路供應掃描信號至該n畫素；從該第二驅動器電路供應影像信號至該n畫素；停止至該第二驅動器電路的該第二開始信號、該第二時脈信號、該電源電壓之供應；以及依據該影像信號將該畫素部的影像保持成該靜止影像，其中在N大於或等於2的情況中，將停止至該第二驅動器電路的該第二開始信號、該第二時脈信號、及該電源電壓之供應的第K(K為大於或等於2且少於或等於N之自然數)時期設定成比停止至該第二驅動器電路的該第二開始信號、該第二時脈信號、及該電源電壓之供應的第 (K-1)時期更久。
  6. 如申請專利範圍第5項所述的驅動顯示裝置之方法，其中該操作進一步包含在供應該影像信號至該n畫素之後停止至該第一驅動器電路的該第一開始信號、該第一時脈信號、及該電源電壓之供應。
  7. 如申請專利範圍第5項所述的驅動顯示裝置之方法，其中在於保持該影像的第(K+1)時期中輸入操作信號至該顯示裝置的情況中，開始該第一開始信號、該第一時脈信號、及該電源電壓至該第一驅動器電路的供應，並開始該第二開始信號、該第二時脈信號、及該電源電壓至該第二驅動器電路的供應，並供應影像信號至該n畫素。
  8. 如申請專利範圍第5項所述的驅動顯示裝置之方法，其中該n畫素的每一者包含電晶體，以及其中該電晶體包含充當具有低於1×1014/cm3之載子濃度的通道形成層之氧化物半導體層。
  9. 如申請專利範圍第5項所述的驅動顯示裝置之方法，其中該n畫素的每一者包含：電晶體，包含閘極、源極、及汲極；以及液晶元件，其中該閘極電連接至該第一驅動器電路，其中該源極及該汲極之一電連接至該第二驅動器電 路，其中該源極及該汲極之另一者電連接至該液晶元件，以及其中該電晶體進一步包含充當通道形成層之氧化物半導體層。
  10. 一種驅動顯示裝置之方法，該顯示裝置包含驅動器電路部及包含n(n為自然數)畫素之畫素部，該驅動器電路部包含第一驅動器電路及第二驅動器電路，該方法包含下列步驟：在於該畫素部中顯示靜止影像的靜止影像顯示模式中執行操作N(N為自然數)次，該操作包含：供應驅動信號及電源電壓至該第一驅動器電路；供應驅動信號及電源電壓至該第二驅動器電路；從該第一驅動器電路供應掃描信號至該n畫素；從該第二驅動器電路供應影像信號至該n畫素；停止至該第二驅動器電路的該驅動信號及該電源電壓之供應；以及依據該影像信號將該畫素部的影像保持成該靜止影像，其中在N大於或等於2的情況中，將停止至該第二驅動器電路的該驅動信號及該電源電壓之供應的第K(K為大於或等於2且少於或等於N之自然數)時期設定成比停止至該第二驅動器電路的該驅動信號及該電源電壓之供應的第(K-1)時期更久，以及 其中在於保持該影像的第(K+1)時期中輸入操作信號至該顯示裝置的情況中，開始該驅動信號及該電源電壓至該第一驅動器電路的供應，並開始該驅動信號及該電源電壓至該第二驅動器電路的供應，並供應影像信號至該n畫素。
  11. 如申請專利範圍第10項所述的驅動顯示裝置之方法，其中該操作進一步包含在供應該影像信號至該n畫素之後停止至該第一驅動器電路的該驅動信號及該電源電壓之供應。
  12. 如申請專利範圍第10項所述的驅動顯示裝置之方法，其中該n畫素的每一者包含電晶體，以及其中該電晶體包含充當通道形成層之氧化物半導體層。
  13. 如申請專利範圍第10項所述的驅動顯示裝置之方法，其中該n畫素的每一者包含：電晶體，包含閘極、源極、及汲極；以及液晶元件，其中該閘極電連接至該第一驅動器電路，其中該源極及該汲極之一電連接至該第二驅動器電路，其中該源極及該汲極之另一者電連接至該液晶元件， 以及其中該電晶體進一步包含充當通道形成層之氧化物半導體層。
  14. 一種顯示裝置，包含：CPU，供應有操作信號；顯示控制電路；第一驅動器電路；以及第二驅動器電路；以及n(n為自然數)畫素，其中該CPU組態成根據該操作信號產生第一控制信號及第二控制信號，且該CPU組態成供應該第一控制信號及該第二控制信號至該顯示控制電路，其中該顯示控制電路組態成根據該第一控制信號供應第一開始信號、第一時脈信號、及電源電壓至該第一驅動器電路，並且該顯示控制電路組態成根據該第二控制信號供應第二開始信號、第二時脈信號、及電源電壓至該第二驅動器電路，其中該第一驅動器電路組態成供應掃描信號至該n畫素，其中該第二驅動器電路組態成供應影像信號至該n畫素，以及其中該CPU包含：計數電路；閂鎖電路； 算術電路；以及輸出電路，其中該計數電路組態成根據該操作信號計數每一週期組中之參考時脈信號的脈衝數量，且該計數電路組態成在每一週期中供應已計數值之資料至該閂鎖電路作為信號，其中該閂鎖電路組態成在保持該已計數值資料一段時間之後供應該已計數值資料至該算術電路，其中該算術電路組態成根據該已計數值資料產生信號，且該算術電路組態成供應該些信號至該輸出電路，其中該輸出電路組態成調整並供應該些信號至該顯示控制電路作為該第一控制信號及該第二控制信號，以及其中根據該掃描信號及該影像信號控制該n畫素。
  15. 如申請專利範圍第14項所述的顯示裝置，其中該CPU進一步包含記憶體電路，組態成儲存在顯示靜止影像中之影像重寫操作之間的間隔之資料，以及其中該記憶體電路組態成供應該間隔的該資料至該算術電路。
  16. 如申請專利範圍第14項所述的顯示裝置，其中該CPU進一步包含參考時脈信號產生電路，組態成供應該參考時脈信號至該計數電路。
  17. 如申請專利範圍第14項所述的顯示裝置， 其中該CPU進一步包含介面，以及其中經由該介面輸入操作信號至該CPU。
  18. 如申請專利範圍第14項所述的顯示裝置，其中該n畫素的每一者包含電晶體，以及其中該電晶體包含充當具有低於1×1014/cm3之載子濃度的通道形成層之氧化物半導體層。
  19. 如申請專利範圍第14項所述的顯示裝置，其中該n畫素的每一者包含：電晶體，包含閘極、源極、及汲極；以及液晶元件，其中該閘極電連接至該第一驅動器電路，其中該源極及該汲極之一電連接至該第二驅動器電路，其中該源極及該汲極之另一者電連接至該液晶元件，以及其中該電晶體進一步包含充當通道形成層之氧化物半導體層。
TW100105427A 2010-02-26 2011-02-18 顯示裝置及其驅動方法 TWI547926B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010041544 2010-02-26

Publications (2)

Publication Number Publication Date
TW201203212A TW201203212A (en) 2012-01-16
TWI547926B true TWI547926B (zh) 2016-09-01

Family

ID=44505029

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100105427A TWI547926B (zh) 2010-02-26 2011-02-18 顯示裝置及其驅動方法

Country Status (6)

Country Link
US (1) US8786588B2 (zh)
JP (1) JP5677671B2 (zh)
KR (2) KR101862811B1 (zh)
CN (2) CN106328085B (zh)
TW (1) TWI547926B (zh)
WO (1) WO2011105200A1 (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106449649B (zh) 2010-03-08 2019-09-27 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
KR20190018049A (ko) 2010-03-08 2019-02-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치를 제작하는 방법
US8207025B2 (en) 2010-04-09 2012-06-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP5739257B2 (ja) 2010-08-05 2015-06-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5839474B2 (ja) 2011-03-24 2016-01-06 株式会社半導体エネルギー研究所 信号処理回路
WO2013024776A1 (ja) * 2011-08-16 2013-02-21 シャープ株式会社 表示装置およびその駆動方法
NL2009487A (en) 2011-10-14 2013-04-16 Asml Netherlands Bv Substrate holder, lithographic apparatus, device manufacturing method, and method of manufacturing a substrate holder.
KR101396942B1 (ko) * 2012-03-21 2014-05-19 엘지디스플레이 주식회사 게이트 구동부 및 이를 포함하는 액정표시장치
JP2014032399A (ja) 2012-07-13 2014-02-20 Semiconductor Energy Lab Co Ltd 液晶表示装置
KR20140013931A (ko) 2012-07-26 2014-02-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치
KR20150085035A (ko) 2012-11-15 2015-07-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치
US9569992B2 (en) 2012-11-15 2017-02-14 Semiconductor Energy Laboratory Co., Ltd. Method for driving information processing device, program, and information processing device
KR102098143B1 (ko) * 2013-01-17 2020-05-27 삼성디스플레이 주식회사 화소 및 이를 이용한 유기전계발광 표시장치
CN103368750B (zh) * 2013-06-24 2016-08-10 华为技术有限公司 一种电源时序电路及供电方法
US9626046B2 (en) * 2013-09-24 2017-04-18 Apple Inc. Devices and methods for reduction of display to touch crosstalk
JP2015102596A (ja) * 2013-11-21 2015-06-04 ラピスセミコンダクタ株式会社 表示デバイスの駆動装置
KR102203447B1 (ko) * 2014-05-27 2021-01-18 엘지디스플레이 주식회사 유기발광 표시패널 및 그 제조방법
JP2016066065A (ja) 2014-09-05 2016-04-28 株式会社半導体エネルギー研究所 表示装置、および電子機器
US10706790B2 (en) 2014-12-01 2020-07-07 Semiconductor Energy Laboratory Co., Ltd. Display device, display module including the display device, and electronic device including the display device or the display module
CN105182589A (zh) * 2015-10-09 2015-12-23 信利（惠州）智能显示有限公司 触控显示装置及其制作方法
KR102470656B1 (ko) * 2016-04-08 2022-11-25 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
KR102657045B1 (ko) * 2018-07-17 2024-04-15 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
KR20210080869A (ko) * 2019-12-23 2021-07-01 주식회사 실리콘웍스 드라이버 ic 및 이를 포함하는 표시장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030020065A1 (en) * 2001-07-27 2003-01-30 Semiconductor Energy Semiconductor device
JP2004252481A (ja) * 1999-01-29 2004-09-09 Canon Inc 画像処理装置
WO2008015814A1 (en) * 2006-07-31 2008-02-07 Sharp Kabushiki Kaisha Display controller, display device, display system, and control method for display device
JP2008176159A (ja) * 2007-01-22 2008-07-31 Hitachi Displays Ltd 表示装置

Family Cites Families (112)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940008180B1 (ko) 1990-12-27 1994-09-07 가부시끼가이샤 한도다이 에네르기 겐꾸쇼 액정 전기 광학 장치 및 그 구동 방법
DE69635107D1 (de) * 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
US20020024496A1 (en) 1998-03-20 2002-02-28 Hajime Akimoto Image display device
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP3883641B2 (ja) 1997-03-27 2007-02-21 株式会社半導体エネルギー研究所 コンタクト構造およびアクティブマトリクス型表示装置
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) * 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) * 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4137394B2 (ja) 2000-10-05 2008-08-20 シャープ株式会社 表示装置の駆動方法、それを用いた表示装置、およびその表示装置を搭載した携帯機器
CN100507646C (zh) * 2000-04-28 2009-07-01 夏普株式会社 显示器件、显示器件驱动方法和装有显示器件的电子设备
CN1220098C (zh) 2000-04-28 2005-09-21 夏普株式会社 显示器件、显示器件驱动方法和装有显示器件的电子设备
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
JP2008233925A (ja) * 2000-10-05 2008-10-02 Sharp Corp 表示装置の駆動方法、それを用いた表示装置、およびその表示装置を搭載した携帯機器
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) * 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4159820B2 (ja) * 2001-07-27 2008-10-01 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) * 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) * 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) * 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) * 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) * 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) * 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
EP1737044B1 (en) * 2004-03-12 2014-12-10 Japan Science and Technology Agency Amorphous oxide and thin film transistor
US7297977B2 (en) * 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US20060082536A1 (en) * 2004-10-04 2006-04-20 Jun Koyama Display device and driving method
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
CA2708335A1 (en) * 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
EP1810335B1 (en) * 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
AU2005302964B2 (en) * 2004-11-10 2010-11-04 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) * 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI412138B (zh) * 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) * 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) * 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) * 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) * 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) * 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) * 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) * 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4560502B2 (ja) 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
EP1998375A3 (en) * 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101112652B1 (ko) * 2005-11-15 2012-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액티브 매트릭스 디스플레이 장치 및 텔레비전 수신기
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) * 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) * 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) * 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
CN101872585B (zh) * 2007-01-22 2013-07-17 株式会社日立显示器 显示装置
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) * 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) * 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) * 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) * 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) * 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) * 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
US8325310B2 (en) 2007-05-18 2012-12-04 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and manufacturing method thereof
KR101345376B1 (ko) * 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR101415561B1 (ko) * 2007-06-14 2014-08-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그의 제조 방법
CN101436385B (zh) * 2007-11-14 2010-08-25 联咏科技股份有限公司 显示器节省电源机构与控制方法
US8202365B2 (en) * 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP2009229961A (ja) 2008-03-25 2009-10-08 Seiko Epson Corp 液晶表示制御装置及び電子機器
JP5325446B2 (ja) 2008-04-16 2013-10-23 株式会社日立製作所 半導体装置及びその製造方法
KR101496148B1 (ko) * 2008-05-15 2015-02-27 삼성전자주식회사 반도체소자 및 그 제조방법
TWI626744B (zh) * 2008-07-31 2018-06-11 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
JP5608347B2 (ja) * 2008-08-08 2014-10-15 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
CN101478005B (zh) * 2009-02-13 2010-06-09 北京大学深圳研究生院 一种金属氧化物薄膜晶体管及其制作方法
CN101599437B (zh) * 2009-07-23 2011-07-27 复旦大学 薄膜晶体管的制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004252481A (ja) * 1999-01-29 2004-09-09 Canon Inc 画像処理装置
US20030020065A1 (en) * 2001-07-27 2003-01-30 Semiconductor Energy Semiconductor device
WO2008015814A1 (en) * 2006-07-31 2008-02-07 Sharp Kabushiki Kaisha Display controller, display device, display system, and control method for display device
JP2008176159A (ja) * 2007-01-22 2008-07-31 Hitachi Displays Ltd 表示装置

Also Published As

Publication number Publication date
JP2011197650A (ja) 2011-10-06
US8786588B2 (en) 2014-07-22
KR101733765B1 (ko) 2017-05-08
CN102770902A (zh) 2012-11-07
TW201203212A (en) 2012-01-16
CN106328085A (zh) 2017-01-11
CN102770902B (zh) 2016-11-23
US20110210957A1 (en) 2011-09-01
CN106328085B (zh) 2020-07-28
WO2011105200A1 (en) 2011-09-01
JP5677671B2 (ja) 2015-02-25
KR20120120967A (ko) 2012-11-02
KR20170051533A (ko) 2017-05-11
KR101862811B1 (ko) 2018-05-30

Similar Documents

Publication Publication Date Title
TWI547926B (zh) 顯示裝置及其驅動方法
TWI536347B (zh) 顯示裝置的驅動方法和液晶顯示裝置
TWI597712B (zh) 半導體顯示裝置及其驅動方法
KR20210090151A (ko) 반도체 장치
JP6979480B2 (ja) 液晶表示装置
TWI536350B (zh) 電路驅動方法及顯示裝置驅動方法
TWI504217B (zh) 驅動輸入電路之方法及驅動輸入輸出裝置之方法
JP7513797B2 (ja) 液晶表示装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees