JP2004252481A - 画像処理装置 - Google Patents
画像処理装置 Download PDFInfo
- Publication number
- JP2004252481A JP2004252481A JP2004117076A JP2004117076A JP2004252481A JP 2004252481 A JP2004252481 A JP 2004252481A JP 2004117076 A JP2004117076 A JP 2004117076A JP 2004117076 A JP2004117076 A JP 2004117076A JP 2004252481 A JP2004252481 A JP 2004252481A
- Authority
- JP
- Japan
- Prior art keywords
- image
- input
- signal
- unit
- image processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
【解決手段】 複数の系統の映像信号が入力される少なくとも一つの信号入力部と、少なくとも1画面分の画像を記憶する記憶領域を有するメモリ部と、少なくとも一つの画像表示用の信号出力部とを有し、前記複数の系統の映像信号を前記メモリ部上で合成して前記信号出力部に出力する画像処理手段、およびこの画像処理手段を制御する制御手段を有する画像処理装置において、前記制御手段は、前記複数の系統の映像信号の画像特性情報、および前記複数の系統の映像信号に基づく画像の前記画像表示部における画面上の配置条件の少なくとも1つにより、優先する映像信号を選択して、前記画像処理手段の動作を、優先する系統の映像信号に適した動作に変更することを特徴とする。
【選択図】 図21
Description
力である2系統のPC入力を有し、フレームメモリの出力を制御して合成を行ない、1系統の画像表示部に2画面のマルチ画面表示を行なう画像表示装置の画像処理部のブロック図を示す。
DDCとは、標準化団体であるVESA(Video Electronic Standard Association)が勧告した、コンピュータが表示装置を認識および制御するための通信手段の標準である。
2はADコンバータであり、アナログの画像信号(IDATA2)をnビットのデジタル信号に変換する。また、8はPLL回路であり、端子1−2bから入力した水平同期信号(IHD2)に同期したPC2側の入力系のクロック(ICK2)を発生する。
11はH、Vカウンタ回路であり、出力系のクロック(OCK)をカウントして、出力系の水平同期信号(OHD)と垂直同期信号(OVD)を作成する。
1−fは画像表示用デジタルデータ(ODATA)の画像表示部の入力端子であり、1−gは出力信号の水平同期信号(OHD)の画像表示部の入力端子であり、1−hは出力信号の垂直同期信号(OVD)の画像表示部の入力端子である。1−iは、出力画像信号のクロック(OCK)の画像表示部の入力端子であり、1−jは、マイコンバス(MB)の画像表示部の入力端子である。
また、画像の入力端子1−2aから入力したアナログ画像信号は、PLL回路8で作成されたクロックに同期して、ADコンバータ2でデジタルデータに変換される。こうして得られたデジタル画像信号は、5−2のメモリ部Bに格納される前に3−2の入力系画像処理部2で画質の調整や画像の縮小変換等の処理を行なわれてから、4のメモリ制御部に転送される。
。また、OHDは1周期がブランキング期間の分β3を含んだ、OCKの(1024+β3)CLK分の期間である。
ダブルバッファリングの場合、現在書込み途中のメモリ領域を表示しないように、もう一方のメモリ領域を選択することから、例えば図11のように、入力画面71(a)〜(d)の、人が片手をまわしているような連続した動きの画面がある場合に、72(e)〜(i)のようにフレームレートを変換された出力のうち(e)と(f)のように、同じ画像が2フィールド連続する“フレームの二重化”や、図12のように、入力画面81(a)〜(d)のような画面がある場合に、82(e)〜(g)のようにフレームレートを変換された出力のうち(c)のように、相当するフィールドがなくなる“フレームの欠落”が生じてしまう。
直周波数と出力の垂直周波数を同期させる方法がある。XGA(1024×768画素)の表示部の場合、VGA(640×480)やSVGA(800×600)などの50Hzの入力信号が入ってきた場合はXGA50Hzに変換して表示を行ない、また、100Hzの入力信号が入ってきた場合はXGA100Hzに変換して表示を行なう方法である。
図14は、図13などの画像処理装置に入力する映像信号の1つとして水平方向に階調が8段階に変化するグレースケール信号を示す。14−1はグレースケールでの表示画面であり、14−2はこの時の信号である。14−2において、横軸は1水平走査期間の時間であり、縦軸は信号レベルである。14−3はこのときの入力信号の水平同期信号である。ここでは、1水平期間に、0%から100%までを8段階に等分に変化している。
また、図16には図15に15−1で示す特性の画像表示部を用いた場合の2系統の信号での表示輝度レベル16−4Aおよび16−4Bを示す。16−4A、16−4Bに示すように、同様の階調数の入力信号でもIDATA2の16−4Bが白100%黒0%がつぶれているものの、ほぼ輝度レベルとしては0%から100%まで出ているのに対して、もう一方の16−4Aは黒が60%程度まで白側にシフトし白く浮いた画像になっている。このため、同一の表示装置に2つの画面を同時表示すると、異なる黒レベルで、かつ、コントラストの異なる2つの画面が混在するため、非常に見づらい画面表示になる。
しかし、図18の16−4A、16−4Bに示すように、15−2の入出力特性では階調は0%から60%までしかでていなく、白側数段階が白つぶれ画像になってしまう。
さらに、こうした構成は、特性補正のためのデジタル処理系を2回以上通すことにより、画像の劣化も招く。図20に、この説明のための概念図を示す。図20において、x軸は入力信号のレベルを、y軸は出力信号の入力レベルを示す。この図では8ビット256段階のデジタル処理系での、(1)y=xの入出力特性に対して、(2)y=x2の特性1のテーブルと(3)y=x1/2の特性2のテーブルを通過させた後の(4)y=[x2]*[x1/2]≒xの入出力特性を示している。本来であれば、(4)と(1)は一致するはずであるが、(2)の特性1と(3)の特性2の演算通過の各段階で出力は8ビットに規格化されるため、その度に演算誤差が発生して、合成後の(4)では、0から5
0程度のxに対してのyのビット誤差が大きくなっている。
この現象を避けるために、演算ビットを増加させる方法もあるが、コストや処理系の規模の増大を招く。
ともに、複数の入力系の画像を1画面に合成した信号を出力するメモリ制御部と、
やその画像信号処理回路、コンピュータのグラフィック処理を行なう回路、デジタルTV放送やIEEE1394などから配信される信号を受け取りディスプレイに表示するセットトップボックス等の複数の入力画像を表示するための処理を伴うあらゆる画像処理装置に適用可能である。
具体的には、出力系を各入力系の垂直同期信号に対して同期、非同期にすることを切換可能として、垂直周波数などの入力信号のフォーマットや入力信号の動き成分などの内容によって動画質を優先する入力系を選択して、その垂直同期信号に同期することにより、優先した系の動画質を最適にする。また、その他の入力系も選択した動作モードの中でダブルバッファリングなどの動作モードに調整したり、あるいはDDC等の通信手段を介して、適用した画像表示部の動作モードおよび画像特性にあわせた動作や画質調整に入力源の設定の変更要求を行なう。これにより、出力系の構成は1系統のクロックで動作させながら、複数の入力系統間と出力の同期関係を最適化して、システム全体を動画に強い構成でかつ簡単で安価な回路構成にすることができる。
(参考例1)
本発明の第1の参考例の説明のためのブロック図を図1に示す。同図において、1−1はアナログの画像信号の入力端子であり、1−2は入力信号の水平同期信号(IHD)入力端子であり、1−3は入力信号の垂直同期信号(IVD)入力端子である。2はADコンバータであり、入力されたアナログ画像信号をnビットのデジタル信号に変換する。3は入力系画像処理部、4はメモリ制御部、5は画像データを格納するメモリ部、6は出力系画像処理部であり、7は画像表示部である。20−1、20−2、20−3、20−4は各部へnビットのデジタル信号を伝送するデータバスである。21はメモリの制御線とアドレス線から構成される制御バスであり、22はメモリのデータバスである。
ある。12は発振回路であり、出力系クロックOCKを発生する。9はマイクロコンピュータ(μCOM)部であり、19はm本の、各部を制御する制御バスである。
図2において、901はOCKをカウントするHカウンタであり、902はOHDをカウントする第1のVカウンタであり、904はIHDをカウントする第2のVカウンタであり、905、906、907はカウンタ901、902、904それぞれの出力をデコードして任意のパルスを作成する第1、第2、第3のデコーダである。903と910はD入力フリップフロップ(D−FF)である。また、908および909は入力のパルスを切り換えて出力する第1および第2のスイッチ(SW1およびSW2)である。また、911は論理を反転するインバータである。また、912がIHDの、913がIVDの、914がOCKの入力端子であり、915がOHDの、916がOVDの、917がREの、918がWEの出力端子である。また、919、920がマイコンの制御バスのうち、各SWを切り換える信号線の入力端子であり、921、922、923は第1〜第3のデコーダの値を設定するためのマイコンの制御バスの入力端子である。
らか一方が端子916にOVDとして出力される。
、第1のスイッチはIN2側、第2のスイッチはIN5(IN4でも可)を選択する。
の問題はSXGAやUXGAといった、現状よりもさらに数倍画素数の多い表示素子などを駆動する場合に、特に重要になる。将来の高画素化のためにも、コスト削減と安定動作が動画画質向上と両立できる点が重要になってくる。
参考例1では、入力信号の垂直周波数によって出力系のV同期を入力同期信号に同期させるか非同期にするかを切り換える例を示したが、参考例2では、動作目的や用途で入力の同期信号に同期させるか非同期にするかを切り換える例を示す。図4に参考例2のブロック図を示す。
Data Cannel)端子であり、ディスプレイの情報を入力信号源に伝える端子である。なお、DDCは、VESA(Video Electronics Standards Association)により規格化されたコンピュータ用ディスプレイとホストシステム間の通信の標準である。
また、据置のTV会議システムなど、A系統がPCでB系統がTV出力などのように用途が固定している場合には、マニュアル設定でA系統のIVD1に同期させるか、B系統のIVD2に同期させるか、A、Bとも非同期にOVDを発生させるかを決定できるようにしてある。
図21は本発明を適用したディスプレイの第1の実施例として、1系統はデジタルのコンピュータ画像信号の入力であり、もう1系統はアナログのコンピュータ画像信号の入力である2系統のPC入力を有し、フレームメモリの出力を制御して合成を行ない、1系統の画像表示部に2画面のマルチ画面表示を行なう画像表示装置の画像処理部のブロック図を示す。
ル信号に変換する。また、8はPLL(Phase Locked Loop)回路であり、1−2bから入力した水平同期信号(IHD2)に同期したPC2側の入力系のクロック(ICK2)を発生する。
10−3が画像比較部であり、20−REF−1、20−REF−2が、入力系画像処理部1および入力系画像処理部2から出力される画像信号から比較用に抽出された比較信号の信号線である。
6は出力系の画像処理部であり、また、7は液晶やプラズマディスプレイ、CRTなどの画像表示部である。
されたクロックに同期して、ADコンバータ2でデジタルデータに変換される。こうして得られたデジタル画像信号は、5−2のメモリ部Bに格納される前に3−2の入力系画像処理部2で画質の調整や画像の縮小変換等の処理を行なわれてから、4のメモリ制御部に転送される。
また、入力系画像処理部2から画質を比較するための信号が、マイコンで選択されて画像比較部に送出される。
するとともに、DDC1、DDC2を介して入力信号源の画質制御を行なう。
図22において、901はOCKをカウントするHカウンタであり、902はOHDをカウントする第1のVカウンタであり、904−1はIHD1をカウントする第2のVカウンタである。904−2はIHD2をカウントする第3のVカウンタである。
ダ906でカウント、デコードして第1のスイッチの入力端子947に結果を出力する。
、fIN2の範囲に対して、出力の垂直周波数をいずれの入力信号に同期させるかどうかと、ダブルバッファリングするかどうか、およびその動作を実現するための図21におけるSW1、SW2−1、SW2−2の切換出力する信号を示している。
周波数が低い場合は、書込みメモリ領域と反対のメモリ領域を読み出しフィールドとすればメモリ読み出し走査を書込み走査が追い越すことはないので、SW2(SW2−1もしくはSW2−2)をIN4(IN4−1もしくはIN4−2)側とする。逆に、出力系と比べて入力の垂直周波数が高い場合は、書込みメモリ領域と反対のメモリ領域を読み出しフィールドとしてもメモリ読み出し走査を書込み走査が追い越すことがあるので、SW2(SW2−1もしくはSW2−2)をIN3(IN3−1もしくはIN3−2)側として、入力のIVD1、IVD2と出力のOVDの関係から追い越しが生じないタイミングでメモリ読み出し信号を出力する。
場合の動作を示している。この選択としては、例えば図21のマイコンに入力する同期信号IHD1、IHD2、IVD1、IVD2からマイコン部が2系統の入力信号の同期判別を行ない、解像度と垂直周波数を判定した結果を表3のように、マイコン部内に持つテーブルを参照して表3の(2)の動作を選択する。あるいは、図21の画像比較部10−3において、IVD2の系統がNTSCなどのTV系のインターレース信号をPC用にノンインターレース化した動画であり、IVD1の系統が静止画であるという判別を行なった場合も同様の決定がされる。図22のSW1、SW2−1、SW2−2はそれぞれIN2−2、IN4−1、IN5−2が選択される。これにより、図24の(e)に示すように、出力の垂直同期信号OVDはIVD2と同期が合わせ込まれる。これにより、IVD2の系の動画質は確保され、ダブルバッファリングの欠点であるフレームの二重化やフレームの抜けが発生しないスムーズな画面が実現される。また、IVD1の系は50Hzから60Hzに変換されるため表示部においてフリッカによる画質劣化を避けることができている。
クステーション)やDTV(デジタルテレビ)等、最も広く普及している周波数帯である一方、TVからの動画の映像ソースもNTSCが60Hzのため、この範囲に入ってくるので使用頻度が非常に高く、動画を最優先させる意味は高い。
停などの観念もない。また、通信時期もホスト(PC)側の起動時に限られているため、このままでは本発明に利用できない。本実施例では、通信手段の実現方法の例として、通信線の形態をDDCと同じI2Cの2線式シリアルバスを3系統DDC1,DDC2,DDC3用意して、データ形式(フォーマット)もDDCの用いている標準EDID(現在EDIDver.3.0 1997.11.13発行)などに準じた形式にしている。これにより、複数の入力機器はホストとして、本実施例の画像処理装置をディスプレイとして扱いDDC情報を通信する。また、本実施例の画像処理装置は、接続される表示装置には、自身がホストとして表示装置をディスプレイとして扱い、DDC情報を通信する。これらの複数の入力機器と表示装置のアドレス間の調停やホスト役の切替えは、本来のDDCでは規定されていないので、本実施例の図21のマイコン9が制御する。また、ホストの起動時のみではなく、機器の接続切替え時にも通信を行なえるような検出と制御も、DDCでは規定されていないので、本実施例の図21のマイコン9で対応する。このようにして、本発明を実現している。他の実施例においても同様である。
第2の実施例において、この例の一つとして階調性の例を示す。
第1の実施例と同じ図21を用いて、第2の実施例を示す。ここで、図21における各部の構成および動作は第1の実施例と同じである。
本実施例においては、10−3の画像比較部において、各入力系の画質の比較を行ない、マイコンが出力系と各入力系の画質制御を行なうための情報の出力を行なう。入力系画像処理部1および入力系画像処理部2から出力される画像信号から比較用に抽出された比較信号20−REF−1、20−REF−2から得られた比較情報の演算結果がマイコンバス19−1を経由してマイコンに伝達される。
い、内部の各画像処理部(入力系画像処理部1、入力系画像処理部2、出力系画像処理部)を制御するとともに、DDC1、DDC2を介して入力信号源の画質制御を行なう。
図27は、本実施例による画質の最適化が行なわれる第一段階の状態を示している。このとき、表示部の表示特性は図15の15−1である。図27において、16−1A、16−1Bは2系統の入力IDATA1およびIDATA2から入力する信号レベルを示し、16−3A、16−3Bは出力画像処理部6の通過後の各信号レベルをあらわす。また、16−4A、16−4Bはこのときの表示部の輝度レベルを示す。
このように、優先しない系に対しては、ビット誤差は大きくなるものの、優先した系と同様の特性に調整を行なうことができる。
減らしてコスト削減を行なうため省略されたためのばらつきであったりする。
第3の実施例として多様化した機器間での適用例として、PC(パーソナルコンピュータ)上に画像処理の入出力基板を備えて、表示装置を表示させるシステムの例を図30に示す。入力としては、画像処理基板に直接他のPC等を接続する2系統のデジタル入力の他に、PC本体のCPUで実行されるアプリケーションにより描画されるグラフィック画像および、通信IFを介して受信されるTV会議などの画像情報、IEEE1394を介して入力されるDVDやデジタルビデオ、デジタルテレビ等の信号が扱える。また、出力信号は、画像処理基板に直接接続する表示装置の他に、IEEE1394を介して外部のデジタルテレビやビデオ記録用のサーバーなどに送ることができる。
6−1は出力系の画像処理部Aであり、7は液晶やプラズマディスプレイ、CRTなどの画像表示部である。
さらに、IEEE1394として外部出力する場合は、この出力画像処理部Bでの画像情報も画像比較部に送出される。また、同期信号およびクロックは内部・外部同期制御部10−4に伝送される。
本実施例では、このメモリ部A〜Dのいずれもダブルバッファリング可能なメモリ領域
を確保し、同期制御部のメモリ書き込み信号と読み出し信号の制御線群(20−WE、20−RE)で書き込みと読み出すメモリ領域を切替え制御する。
6−1の画像処理部では、画質の調整や、画像の拡大変換などが行なわれる。最後に画像表示部7にこれらの画像データと同期信号、クロックが伝送され画像表示が行なわれる。
−1のCPUにおいて、アプリケーションソフトあるいはグラフィック制御用のドライバーソフト等によりソフト的に実行される場合もあることはいうまでもない。
画像表示部には、他にインターネット画面は子画面で表示されているが、それは最も注目される表示物ではなく、また静止画が主体である。また、デジタルテレビ画面の画像も入力しているが、現在は小さく表示されている状態である。したがって、同期制御部および画質制御部は優先する入力系としてTV電話の画面の信号を選択して、システム動作を最適化する。
特性を最適化した画像処理装置が安価に実現できる。
具体的には、出力系を各入力系の垂直同期信号に対して同期、非同期にすることを切換可能として、垂直周波数などの入力信号のフォーマットや入力信号の動き成分などの内容によって動画質を優先する入力系を選択して、その垂直同期信号に同期することにより、優先した系の動画質を最適にする。また、その他の入力系も選択した動作モードの中でダブルバッファリングなどの動作モードに調整したり、あるいはDDC等の通信手段を介して、適用した画像表示部の動作モードおよび画像特性にあわせた動作や画質調整に入力源の設定の変更要求を行なう。これにより、出力系の構成は1系統のクロックで動作させながら、複数の入力系統間と出力の同期関係を最適化して、システム全体を動画に強い構成でかつ簡単で安価な回路構成にすることができる。
Claims (18)
- 複数の系統の映像信号が入力される少なくとも一つの信号入力部と、少なくとも1画面分の画像を記憶する記憶領域を有するメモリ部と、少なくとも一つの画像表示用の信号出力部とを有し、前記複数の系統の映像信号を前記メモリ部上で合成して前記信号出力部に出力する画像処理手段、およびこの画像処理手段を制御する制御手段を有する画像処理装置において、
前記制御手段は、前記複数の系統の映像信号の画像特性情報により、優先する映像信号を選択して、前記画像処理手段の動作を、優先する系統の映像信号に適した動作に変更することを特徴とする画像処理装置。 - 複数の系統の映像信号が入力される少なくとも一つの信号入力部と、少なくとも1画面分の画像を記憶する記憶領域を有するメモリ部と、少なくとも一つの画像表示用の信号出力部とを有し、前記複数の系統の映像信号を前記メモリ部上で合成して前記信号出力部に出力する画像処理手段、およびこの画像処理手段を制御する制御手段を有する画像処理装置において、
前記制御手段は、前記複数の系統の映像信号の画像特性情報と前記信号出力部に接続された画像表示部の特性情報から、優先する映像信号を選択して、前記画像処理手段の動作を、優先する系統の映像信号と前記信号出力部に接続された画像表示部に適した動作に変更することを特徴とする画像処理装置。 - 複数の系統の映像信号が入力される少なくとも一つの信号入力部と、少なくとも1画面分の画像を記憶する記憶領域を有するメモリ部と、少なくとも一つの画像表示用の信号出力部とを有し、前記複数の系統の映像信号を前記メモリ部上で合成して前記信号出力部に出力する画像処理手段、およびこの画像処理手段を制御する制御手段を有する画像処理装置において、
前記制御手段は、入力する前記複数の系統の映像信号の少なくとも一つに対して画像特性の変更要求を行なう通信手段を持ち、前記複数の系統の映像信号の画像特性情報から、優先する映像信号を選択して、前記画像処理手段の動作を、優先する系統の映像信号に適した動作に変更するとともに、優先する系統の映像信号以外の少なくとも一つの系統の映像信号に対して、前記画像処理手段の動作に適した画像特性に変更することを要求することを特徴とする画像処理装置。 - 複数の系統の映像信号が入力される少なくとも一つの信号入力部と、少なくとも1画面分の画像を記憶する記憶領域を有するメモリ部と、少なくとも一つの画像表示用の信号出力部とを有し、前記複数の系統の映像信号を前記メモリ部上で合成して前記信号出力部に出力する画像処理手段、およびこの画像処理手段を制御する制御手段を有する画像処理装置において、
前記制御手段は、入力する前記複数の系統の映像信号の少なくとも一つに対して画像特性の変更要求を行なう通信手段を持ち、前記複数の系統の映像信号の画像特性情報と前記信号出力部に接続された画像表示部の特性情報から、優先する映像信号を選択して、前記画像処理手段の動作を、優先する系統の映像信号と前記信号出力部に接続された画像表示部に適した動作に変更するとともに、優先する系統の映像信号以外の少なくとも一つの系統の映像信号に対して、前記画像処理手段の動作に適した画像特性に変更することを要求することを特徴とする画像処理装置。 - 複数の系統の映像信号が入力される少なくとも一つの信号入力部と、少なくとも1画面分の画像を記憶する記憶領域を有するメモリ部と、少なくとも一つの画像表示用の信号出力部とを有し、前記複数の系統の映像信号を前記メモリ部上で合成して前記信号出力部に出力する画像処理手段、およびこの画像処理手段を制御する制御手段を有する画像処理装
置において、
前記制御手段は、前記複数の系統の映像信号の、前記信号出力部に出力する画面上の配置条件により、優先する映像信号を選択して、前記画像処理手段の動作を、優先する系統の映像信号に適した動作に変更することを特徴とする画像処理装置。 - 複数の系統の映像信号が入力される少なくとも一つの信号入力部と、少なくとも1画面分の画像を記憶する記憶領域を有するメモリ部と、少なくとも一つの画像表示用の信号出力部とを有し、前記複数の系統の映像信号を前記メモリ部上で合成して前記信号出力部に出力する画像処理手段、およびこの画像処理手段を制御する制御手段を有する画像処理装置において、
前記制御手段は、前記複数の系統の映像信号の画像特性情報と前記信号出力部に出力する画面上の配置条件により、優先する映像信号を選択して、前記画像処理手段の動作を、優先する系統の映像信号に適した動作に変更することを特徴とする画像処理装置。 - 複数の系統の映像信号が入力される少なくとも一つの信号入力部と、少なくとも1画面分の画像を記憶する記憶領域を有するメモリ部と、少なくとも一つの画像表示用の信号出力部とを有し、前記複数の系統の映像信号を前記メモリ部上で合成して前記信号出力部に出力する画像処理手段、およびこの画像処理手段を制御する制御手段を有する画像処理装置において、
前記制御手段は、前記複数の系統の映像信号の画像特性情報と前記信号出力部に出力する画面上の配置条件および前記信号出力部に接続された画像表示部の特性情報から、優先する映像信号を選択して、前記信号出力部に接続された画像処理手段の動作を、優先する系統の映像信号と前記信号出力部に接続された画像表示部に適した動作に変更することを特徴とする画像処理装置。 - 複数の系統の映像信号が入力される少なくとも一つの信号入力部と、少なくとも1画面分の画像を記憶する記憶領域を有するメモリ部と、少なくとも一つの画像表示用の信号出力部とを有し、前記複数の系統の映像信号を前記メモリ部上で合成して前記信号出力部に出力する画像処理手段、およびこの画像処理手段を制御する制御手段を有する画像処理装置において、
前記制御手段は、入力する前記複数の系統の映像信号の少なくとも一つに対して、画像特性の変更要求を行なう通信手段を持ち、前記複数の系統の映像信号の画像特性情報と前記信号出力部に出力する画面上の配置条件から、優先する映像信号を選択して、前記画像処理手段の動作を、優先する系統の映像信号に適した動作に変更するとともに、優先する系統の映像信号以外の少なくとも一つの系統の映像信号に対して、前記画像処理手段の動作に適した画像特性に変更することを要求することを特徴とする画像処理装置。 - 複数の系統の映像信号が入力される少なくとも一つの信号入力部と、少なくとも1画面分の画像を記憶する記憶領域を有するメモリ部と、少なくとも一つの画像表示用の信号出力部とを有し、前記複数の系統の映像信号を前記メモリ部上で合成して前記信号出力部に出力する画像処理手段、およびこの画像処理手段を制御する制御手段を有する画像処理装置において、
前記制御手段は、入力する前記複数の系統の映像信号の少なくとも一つに対して画像特性の変更要求を行なう通信手段を持ち、前記複数の系統の映像信号の画像特性情報と前記信号出力部に出力する画面上の配置条件および前記信号出力部に接続された画像表示部の特性情報から、優先する映像信号を選択して、前記画像処理手段の動作を、優先する系統の映像信号と前記信号出力部に接続された画像表示部に適した動作に変更するとともに、優先する系統の映像信号以外の少なくとも一つの系統の映像信号に対して、前記画像処理手段の動作に適した画像特性に変更することを要求することを特徴とする画像処理装置。 - 前記制御手段は、前記優先する入力映像信号を選択して、変更した前記画像処理手段の動作内容を記憶する記憶手段を有することを特徴とする請求項1〜9のいずれか1項に記載の画像処理装置。
- 前記制御手段において、前記画像処理手段の最適化される動作は、表示部の表示画面の更新周期であることを特徴とする請求項1〜9のいずれか1項に記載の画像処理装置。
- 前記制御手段において、前記優先する入力映像信号を選択する上で参照する前記画像特性情報は、入力画像の更新周期の情報であり、前記画像処理手段の最適化される動作は、表示部の表示画面の更新周期であることを特徴とする請求項1〜4および請求項6〜9のいずれか1項に記載の画像処理装置。
- 前記制御手段において、前記優先する入力映像信号を選択する上で参照する前記画像特性情報は、入力画像の動画静止画判別の情報であり、前記画像処理手段の最適化される動作は、表示部の表示画面の更新周期であることを特徴とする請求項1〜4および請求項6〜9のいずれか1項に記載の画像処理装置。
- 前記制御手段において、前記優先する入力映像信号を選択する上で参照する前記画像特性情報は、入力画像の用途や種類の情報であり、前記画像処理手段の最適化される動作は、表示部の表示画面の更新周期であることを特徴とする請求項1〜4および請求項6〜9のいずれか1項に記載の画像処理装置。
- 前記制御手段において、前記優先する入力映像信号を選択する上で参照する前記画像特性情報は、入力画像の解像度の情報であり、前記画像処理手段の最適化される動作は、表示部の表示画面の解像度であることを特徴とする請求項1〜4および請求項6〜9のいずれか1項に記載の画像処理装置。
- 前記制御手段において、前記優先する入力映像信号を選択する上で参照する前記画像特性情報は、入力画像のガンマ特性の情報であり、前記画像処理手段の最適化される動作は、表示部の表示素子に対するガンマ補正であることを特徴とする請求項1〜4および請求項6〜9のいずれか1項に記載の画像処理装置。
- 前記制御手段において、前記優先する入力映像信号を選択する上で参照する前記画像特性情報は、入力画像の色に関する情報であり、前記画像処理手段の最適化される動作は、表示部に対する色補正であることを特徴とする請求項1〜4および請求項6〜9のいずれか1項に記載の画像処理装置。
- 前記制御手段において、前記優先する入力映像信号を選択する上で参照する前記画像特性情報は、入力画像の明るさと明暗の情報であり、前記画像処理手段の最適化される動作は、表示部の表示素子に対する明るさと明暗の補正であることを特徴とする請求項1〜4および請求項6〜9のいずれか1項に記載の画像処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004117076A JP3919766B2 (ja) | 1999-01-29 | 2004-04-12 | 画像処理装置 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2275199 | 1999-01-29 | ||
JP2004117076A JP3919766B2 (ja) | 1999-01-29 | 2004-04-12 | 画像処理装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP31078599A Division JP3595745B2 (ja) | 1999-01-29 | 1999-11-01 | 画像処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004252481A true JP2004252481A (ja) | 2004-09-09 |
JP3919766B2 JP3919766B2 (ja) | 2007-05-30 |
Family
ID=33031536
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004117076A Expired - Fee Related JP3919766B2 (ja) | 1999-01-29 | 2004-04-12 | 画像処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3919766B2 (ja) |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001356753A (ja) * | 2000-06-09 | 2001-12-26 | Canon Inc | 表示制御装置、表示制御システム、表示制御方法および記憶媒体 |
JP2006270624A (ja) * | 2005-03-24 | 2006-10-05 | Nec Corp | 通信端末装置、該通信端末装置に用いられる通信回線接続方法及び通信回線接続制御プログラム |
JP2007271848A (ja) * | 2006-03-31 | 2007-10-18 | Casio Comput Co Ltd | 映像出力装置、及び映像出力方法 |
WO2008015814A1 (en) * | 2006-07-31 | 2008-02-07 | Sharp Kabushiki Kaisha | Display controller, display device, display system, and control method for display device |
JP2009033646A (ja) * | 2007-07-30 | 2009-02-12 | Ricoh Co Ltd | 半導体装置及びそれを用いた携帯端末 |
JP2010118863A (ja) * | 2008-11-12 | 2010-05-27 | Canon Inc | 画像表示装置 |
JP2011249908A (ja) * | 2010-05-24 | 2011-12-08 | Mitsubishi Electric Corp | 映像表示方法 |
US8823716B2 (en) | 2010-10-08 | 2014-09-02 | Seiko Epson Corporation | Display device, method and computer program for displaying images from a plurality of input sources, including an input source selection menu |
US8902240B2 (en) | 2008-08-15 | 2014-12-02 | Panasonic Corporation | Image processing device |
TWI547926B (zh) * | 2010-02-26 | 2016-09-01 | 半導體能源研究所股份有限公司 | 顯示裝置及其驅動方法 |
KR20170118518A (ko) * | 2016-04-15 | 2017-10-25 | 엘지디스플레이 주식회사 | 유기발광표시장치 및 이의 동작방법 |
-
2004
- 2004-04-12 JP JP2004117076A patent/JP3919766B2/ja not_active Expired - Fee Related
Cited By (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001356753A (ja) * | 2000-06-09 | 2001-12-26 | Canon Inc | 表示制御装置、表示制御システム、表示制御方法および記憶媒体 |
JP2006270624A (ja) * | 2005-03-24 | 2006-10-05 | Nec Corp | 通信端末装置、該通信端末装置に用いられる通信回線接続方法及び通信回線接続制御プログラム |
JP2007271848A (ja) * | 2006-03-31 | 2007-10-18 | Casio Comput Co Ltd | 映像出力装置、及び映像出力方法 |
WO2008015814A1 (en) * | 2006-07-31 | 2008-02-07 | Sharp Kabushiki Kaisha | Display controller, display device, display system, and control method for display device |
US8692822B2 (en) | 2006-07-31 | 2014-04-08 | Sharp Kabushiki Kaisha | Display controller, display device, display system, and method for controlling display device |
CN102750932B (zh) * | 2006-07-31 | 2014-12-03 | 夏普株式会社 | 显示控制器、显示装置、显示系统以及显示装置的控制方法 |
US8947419B2 (en) | 2006-07-31 | 2015-02-03 | Sharp Kabushiki Kaisha | Display controller, display device, display system, and method for controlling display device |
JP2009033646A (ja) * | 2007-07-30 | 2009-02-12 | Ricoh Co Ltd | 半導体装置及びそれを用いた携帯端末 |
US8902240B2 (en) | 2008-08-15 | 2014-12-02 | Panasonic Corporation | Image processing device |
JP2010118863A (ja) * | 2008-11-12 | 2010-05-27 | Canon Inc | 画像表示装置 |
TWI547926B (zh) * | 2010-02-26 | 2016-09-01 | 半導體能源研究所股份有限公司 | 顯示裝置及其驅動方法 |
JP2011249908A (ja) * | 2010-05-24 | 2011-12-08 | Mitsubishi Electric Corp | 映像表示方法 |
US8823716B2 (en) | 2010-10-08 | 2014-09-02 | Seiko Epson Corporation | Display device, method and computer program for displaying images from a plurality of input sources, including an input source selection menu |
US9172891B2 (en) | 2010-10-08 | 2015-10-27 | Seiko Epson Corporation | Display device, method of controlling display device, and computer program product |
US9544509B2 (en) | 2010-10-08 | 2017-01-10 | Seiko Epson Corporation | Display device, method of controlling display device, and computer program product |
KR20170118518A (ko) * | 2016-04-15 | 2017-10-25 | 엘지디스플레이 주식회사 | 유기발광표시장치 및 이의 동작방법 |
KR102434315B1 (ko) | 2016-04-15 | 2022-08-18 | 엘지디스플레이 주식회사 | 유기발광표시장치 및 이의 동작방법 |
Also Published As
Publication number | Publication date |
---|---|
JP3919766B2 (ja) | 2007-05-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3595745B2 (ja) | 画像処理装置 | |
KR100386579B1 (ko) | 멀티 소스용 포맷 변환 장치 | |
JPH09182003A (ja) | 画像表示装置 | |
JP2000338925A (ja) | 映像表示装置 | |
JPH11259046A (ja) | 液晶表示制御装置、それを用いた液晶表示装置および情報処理装置 | |
JP3919766B2 (ja) | 画像処理装置 | |
JPH1069251A (ja) | 表示装置、表示システム及び画像処理装置 | |
JP3483465B2 (ja) | 画像表示システム | |
JP3919767B2 (ja) | 画像処理装置 | |
US6005630A (en) | Method and apparatus for displaying images representing network application data along with interlaced images encoded in television signals. | |
US6072530A (en) | Flicker filter and interlacer implemented in a television system displaying network application data | |
JP4332312B2 (ja) | 映像信号処理装置、映像表示装置並びに映像信号処理方法 | |
JPH07255026A (ja) | テレビジョン信号表示装置 | |
WO2021064801A1 (ja) | 表示装置及び表示装置の制御方法 | |
JPH08314408A (ja) | 液晶表示装置用画像出力装置及び液晶表示装置 | |
JP2002215110A (ja) | 表示装置および表示方法 | |
JP2588433B2 (ja) | カラー液晶表示装置の16色発生回路 | |
JP2000338926A (ja) | 画像表示装置 | |
JP2006337732A (ja) | 会議用画像表示システム | |
JPH08317311A (ja) | 表示制御装置及びその制御方法 | |
CN117174041A (zh) | 一种过驱动装置、方法和显示装置 | |
JP2549029B2 (ja) | 映像信号表示装置 | |
JPH06326937A (ja) | 画像信号変換装置 | |
JPH113066A (ja) | 液晶表示装置 | |
JPH0990920A (ja) | 映像信号変換装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060705 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061108 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061222 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070119 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070207 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070213 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100223 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110223 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120223 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130223 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140223 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |