JP2015053343A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2015053343A
JP2015053343A JP2013184472A JP2013184472A JP2015053343A JP 2015053343 A JP2015053343 A JP 2015053343A JP 2013184472 A JP2013184472 A JP 2013184472A JP 2013184472 A JP2013184472 A JP 2013184472A JP 2015053343 A JP2015053343 A JP 2015053343A
Authority
JP
Japan
Prior art keywords
solder
metal plate
metal
semiconductor
block body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013184472A
Other languages
English (en)
Other versions
JP6114149B2 (ja
Inventor
卓矢 門口
Takuya Kadoguchi
卓矢 門口
敬洋 平野
Takahiro Hirano
敬洋 平野
崇功 川島
Takayoshi Kawashima
崇功 川島
知巳 奥村
Tomomi Okumura
知巳 奥村
雅由 西畑
Masayoshi Nishihata
雅由 西畑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Toyota Motor Corp
Original Assignee
Denso Corp
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Toyota Motor Corp filed Critical Denso Corp
Priority to JP2013184472A priority Critical patent/JP6114149B2/ja
Priority to US14/916,136 priority patent/US20160225690A1/en
Priority to PCT/IB2014/001646 priority patent/WO2015033197A2/en
Priority to CN201480048461.4A priority patent/CN105518841B/zh
Priority to TW103130400A priority patent/TW201533857A/zh
Publication of JP2015053343A publication Critical patent/JP2015053343A/ja
Priority to US15/398,178 priority patent/US9831160B2/en
Application granted granted Critical
Publication of JP6114149B2 publication Critical patent/JP6114149B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting the layer connector during or after the bonding process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83439—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Rectifiers (AREA)
  • Inverter Devices (AREA)
  • Power Conversion In General (AREA)

Abstract

【課題】本発明は、半導体装置に係り、複数の半導体素子或いは金属ブロック体が並んで配置される金属板の小型化を図ることにある。
【解決手段】対向して配置される第１及び第２の金属板と、それぞれ第１の金属板と第２の金属板との間に介在する複数の半導体素子と、第１の金属板と半導体素子との間に介在する金属ブロック体と、第１の金属板と金属ブロック体との間に介在し、該第１の金属板と該金属ブロック体とを接続する半田と、半導体素子及び金属ブロック体を第１の金属板と第２の金属板との間に封止するモールド樹脂と、を備え、第１の金属板の、金属ブロック体が半田を介して接続される面とは反対側の面がモールド樹脂から露出する半導体装置において、第１の金属板は、半田が設置される領域の外周に沿うように形成され、かつ、半田を一つに纏めて囲うように形成された溝を有する。
【選択図】図１

Description

本発明は、対向して配置される第１及び第２の金属板と、それぞれ第１の金属板と第２の金属板との間に介在する複数の半導体素子と、第１の金属板と半導体素子との間に介在する金属ブロック体と、第１の金属板と金属ブロック体との間に介在し、第１の金属板と金属ブロック体とを接続する半田と、半導体素子及び金属ブロック体を第１の金属板と第２の金属板との間に封止するモールド樹脂と、を備え、第１の金属板の、金属ブロック体が半田を介して接続される面とは反対側の面がモールド樹脂から露出する半導体装置に関する。
従来、対向して配置される２つの金属板の間にそれぞれ介在する複数の半導体素子を備える半導体装置が知られている（例えば、特許文献１参照）。この半導体装置において、複数の半導体素子は、金属板上に並んで配置されている。これら複数の半導体素子は、電力変換装置のアーム素子を構成するパワートランジスタ（ＩＧＢＴ）とそのパワートランジスタに並列接続される還流ダイオードとであって、それぞれ半田及び金属ブロック体を介して金属板に接合される。
また、上記した半導体装置において、金属板には、金属ブロック体が接合される接合面に余分な半田が流れ込んで半田の広がりを防止するための溝が形成されるもの（以下、溝有金属板と称す。）がある。この溝は、溝有金属板の接合面に半田が設置される領域の外周に沿うように形成され、かつ、金属板上に配置される金属ブロック体ごとに独立して形成される。金属ブロック体ごとの各溝はそれぞれ、当該金属ブロック体のサイズに合わせた大きさとなるように溝有金属板の接合面上に環状に形成される。
特許第４７０２１９６号公報
しかしながら、上記した半導体装置では、金属板に形成される溝を金属ブロック体ごとに独立して設けることが必要であるため、金属板表面において金属ブロック体ごとの溝が重ならないようにそれらの金属ブロック体同士の間隔をある程度空けることが必要である。この点、金属板の、特に複数の金属ブロック体が並ぶ方向（すなわち、複数の半導体素子が並ぶ方向）におけるサイズアップが招来して、半導体装置自体の体格が肥大化するおそれがある。
本発明は、上述の点に鑑みてなされたものであり、複数の半導体素子或いは金属ブロック体が並んで配置される金属板の小型化を図ることが可能な半導体装置を提供することを目的とする。
上記の目的は、対向して配置される第１及び第２の金属板と、それぞれ前記第１の金属板と前記第２の金属板との間に介在する複数の半導体素子と、前記第１の金属板と前記半導体素子との間に介在する金属ブロック体と、前記第１の金属板と前記金属ブロック体との間に介在し、該第１の金属板と該金属ブロック体とを接続する半田と、前記半導体素子及び前記金属ブロック体を前記第１の金属板と前記第２の金属板との間に封止するモールド樹脂と、を備え、前記第１の金属板の、前記金属ブロック体が前記半田を介して接続される面とは反対側の面が前記モールド樹脂から露出する半導体装置において、前記第１の金属板は、前記半田が設置される領域の外周に沿うように形成され、かつ、前記半田を一つに纏めて囲うように形成された溝を有する半導体装置により達成される。
本発明によれば、複数の半導体素子或いは金属ブロック体が並んで配置される金属板の小型化を図ることができる。
本発明の第１実施例である半導体装置の全体斜視図である。 図１に示す半導体装置の概略平面図である。 本実施例の半導体装置の要部構成の平面配置図である。 本実施例の半導体装置を図３中のＡ−Ａ線及びＢ−Ｂ線に沿って切断した際の断面図である。 本実施例の半導体装置が備える金属板の接合面を表した図である。 本実施例の半導体装置の要部の拡大断面図である。 本実施例の半導体装置の組み立て手順の一部を表した図である。 本実施例の半導体装置の効果を説明するための図である。 本実施例の半導体装置と対比される対比例の半導体装置の特徴を説明するための図である。 本実施例の半導体装置の特徴を説明するための図である。 本発明の第２実施例である半導体装置の要部構成の平面配置図である。 本実施例の半導体装置を図１１中のＡ−Ａ線及びＢ−Ｂ線に沿って切断した際の断面図である。 本発明の第３実施例である半導体装置の要部構成の平面配置図である。 本実施例の半導体装置を図１３中のＡ−Ａ線及びＢ−Ｂ線に沿って切断した際の断面図である。 本発明の変形例である半導体装置の要部断面図である。 本発明の変形例である半導体装置が備える金属板の接合面を表した図である。 本発明の変形例である半導体装置の要部の拡大断面図である。
以下、図面を用いて、本発明に係る半導体装置の具体的な実施の形態について説明する。
図１は、本発明の第１実施例である半導体装置２０の全体斜視図を示す。また、図２は、図１に示す半導体装置２０の概略平面図を示す。
本実施例の半導体装置２０は、例えばハイブリッド自動車や電気自動車などに搭載され、電力変換を行うインバータなどの電力変換装置に用いられるパワー半導体モジュールである。半導体装置２０は、電力変換装置の上下に配置されるアーム素子を互いに一体化したモールド構造を有し、かつ、内蔵する半導体素子の放熱を上面及び下面の両面で行う両面冷却構造を有している。
半導体装置２０は、高電位側電源に接続する上アームを構成する上アームパワーユニット２２と、低電位側電源に接続する下アームを構成する下アームパワーユニット２４と、を備えている。上アームパワーユニット２２と下アームパワーユニット２４とは、第一方向Ｘに並ぶように配置されている。上アームパワーユニット２２は、種類の異なる２つの半導体素子２６，２８を有している。また、下アームパワーユニット２４は、種類の異なる２つの半導体素子３０，３２を有している。半導体素子２６〜３２はそれぞれ、薄肉矩形状に形成された半導体チップにより構成されている。
半導体素子２６，３０はそれぞれ、電力変換時にスイッチング動作を行う絶縁ゲート型バイポーラトランジスタ（Insulated Gate Bipolar Transistor；ＩＧＢＴ）などのパワー半導体スイッチング素子である。また、半導体素子２８，３２はそれぞれ、半導体素子１６，２０の遮断時に電流を還流させるために必要な還流ダイオードである。以下適宜、半導体素子２６，３０を半導体スイッチング素子２６，３０と、また、半導体素子２８，３２をダイオード２８，３２と、それぞれ称す。
上アームパワーユニット２２は、２つの半導体素子２６，２８として一つの半導体スイッチング素子２６と一つのダイオード２８とを有している。半導体スイッチング素子２６とダイオード２８とは、並列接続されている。半導体チップである半導体スイッチング素子２６の上記第一方向Ｘのサイズ幅と、半導体チップであるダイオード２８の上記第一方向Ｘのサイズ幅と、は略同一である。
また、下アームパワーユニット２４は、２つの半導体素子３０，３２として一つの半導体スイッチング素子３０と一つのダイオード３２とを有している。半導体スイッチング素子３０とダイオード３２とは、並列接続されている。半導体チップである半導体スイッチング素子３０の上記第一方向Ｘのサイズ幅と、半導体チップであるダイオード３２の上記第一方向Ｘのサイズ幅と、は略同一である。
半導体スイッチング素子２６と半導体スイッチング素子３０とは、高電位側電源と低電位側電源との間において直列接続されていると共に、ダイオード２８とダイオード３２とは、高電位側電源と低電位側電源との間において直列接続されている。
半導体スイッチング素子２６，３０はそれぞれ、コレクタ電極と、エミッタ電極と、ゲート電極と、有している。各半導体スイッチング素子２６，３０において、コレクタ電極は半導体チップの一方の面に形成されており、また、エミッタ電極及びゲート電極は半導体チップの他方の面に形成されている。更に、各ダイオード２８，３２において、カソード電極は半導体チップの一方の面に形成されており、また、アノード電極は半導体チップの他方の面に形成されている。
図３は、本実施例の半導体装置２０が備える上アームパワーユニット２２及び下アームパワーユニット２４の要部構成の平面配置図を示す。図４は、本実施例の上アームパワーユニット２２を図３中のＡ−Ａ線及びＢ−Ｂ線に沿って切断した際の断面図を示す。尚、図４において、Ｂ−Ｂ線に沿って切断した際の符号を括弧内に示す。また、本実施例の下アームパワーユニット２４も図４に示す断面と同様の断面を有する。図５は、本実施例の上アームパワーユニット２２及び下アームパワーユニット２４が備える金属板の接合面を表した図を示す。また、図６は、本実施例の上アームパワーユニット２２及び下アームパワーユニット２４の要部の拡大断面図を示す。
上アームパワーユニット２２は、対向配置される一対の金属板３４，３６を有している。金属板３４，３６はそれぞれ、平面状に形成されたリードフレームである。金属板３４，３６は、例えば銅やニッケル，アルミニウムなどの金属により構成された導電体である。尚、金属板３４，３６は、その表面に銀や金などのメッキ処理が施されたものであってもよい。金属板３４，３６は、半導体スイッチング素子２６及びダイオード２８の両面側に設けられている。すなわち、半導体スイッチング素子２６及びダイオード２８は共に、一対の金属板３４，３６の間に介在しており、両金属板３４，３６に挟持されている。
上アームパワーユニット２２の半導体スイッチング素子２６及びダイオード２８は、金属板３４，３６（具体的には、そのダイパッド部）上に面内方向（具体的には、上記第一方向Ｘに直交する第二方向Ｙ）に隙間Ｓ１を空けて並んで載置されている。金属板３４，３６は共に、各半導体素子２６，２８の半導体チップとしての大きさ（面積）よりも大きな面積を有している。
尚、金属板３４，３６上における半導体スイッチング素子２６とダイオード２８との隙間Ｓ１の大きさ（長さ）は、半導体素子２６，２８それぞれの放熱性が確保されるうえで必要な最小の距離に設定されていればよい。具体的には、隙間Ｓ１の大きさは、少なくとも後述の金属ブロック体４４，５０の第三方向Ｚのサイズ高さよりも大きくなるように設定される。かかる構造によれば、半導体素子２６，２８で発生した熱が、他方の種類の半導体金属２８，２６へ伝達されることに比べて、ブロック体４４，５０を介して金属板３４，３６へ伝達され易くなり、金属板３４，３６の放熱面から外部へ放出され易くなるので、半導体素子２６，２８の放熱性が確保される。
半導体スイッチング素子２６の一方の面及びダイオード２８の一方の面は、金属板３４に対向するように面している。半導体スイッチング素子２６の一方の面は、半田３８を介して金属板３４に接合されている。ダイオード２８の一方の面は、半田４０を介して金属板３４に接合されている。
半田３８，４０は、例えば錫などの導電性を有する部材からなる。半導体スイッチング素子２６のコレクタ電極及びダイオード２８のカソード電極は、半田３８，４０を介して金属板３４に電気的・熱的に接続されている。金属板３４には、高電位側電源に接続される高電位側接続端子Ｐが接続されており、その高電位側接続端子Ｐを介して高電位側電源が印加される。以下、金属板３４を高電位側金属板３４と称す。
一方、半導体スイッチング素子２６の他方の面及びダイオード２８の他方の面は、金属板３６に対向するように面している。半導体スイッチング素子２６の他方の面は、半田４２、金属ブロック体４４、及び半田４６を介して金属板３６に接合されている。ダイオード２８の他方の面は、半田４８、金属ブロック体５０、及び半田５２を介して金属板３６に接合されている。
金属ブロック体４４は、半導体スイッチング素子２６の大きさ（サイズ）に合わせた大きさ（サイズ）を有し、略直方体形状に形成されている。また、金属ブロック体５０は、ダイオード２８の大きさ（サイズ）に合わせた大きさ（サイズ）を有し、略直方体形状に形成されている。半導体スイッチング素子２６とダイオード２８とは上記第一方向Ｘについて略同じサイズ幅を有するので、金属ブロック体４４と５０とは上記第一方向Ｘについて略同じサイズ幅を有している。
半田４２，４６，４８，５２は、例えば錫などの導電性を有する部材からなる。また、金属ブロック体４４，５０は、例えば銅などの導電体金属からなり、上記第一方向Ｘ及び上記第二方向Ｙに共に直交する積層方向（第三方向）Ｚに厚みを有している。金属ブロック体４４と５０とは、第三方向Ｚについて略同じサイズ高さを有している。半導体スイッチング素子２６のエミッタ電極及びダイオード２８のアノード電極は、半田４２，４６，４８，５２及び金属ブロック体４４，５０を介して金属板３６に電気的・熱的に接続されている。金属板３６には、後述の金属板５４を介して負荷などに接続される出力端子Ｏが接続されている。以下、金属板３６を出力側金属板３６と称す。
また、下アームパワーユニット２４は、図３及び図４に示す上アームパワーユニット２２と同様の構造を有している。下アームパワーユニット２４は、対向配置される一対の金属板５４，５６を有している。金属板５４，５６はそれぞれ、平面状に形成されたリードフレームである。金属板５４，５６は、例えば銅やニッケル，アルミニウムなどの金属により構成された導電体である。
尚、金属板５４，５６は、その表面に銀や金などのメッキ処理が施されたものであってもよく、また、金属板３４，３６と同種の金属により形成されていてもよい。また、少なくとも一方の金属板５４，５６（例えば金属板５４のみ）は、金属板３４，３６（例えば金属板３４のみ）と一体で形成された後に切断されたものであってもよい。金属板５４，５６は、半導体スイッチング素子３０及びダイオード３２の両面側に設けられている。すなわち、半導体スイッチング素子３０及びダイオード３２は共に、一対の金属板５４，５６の間に介在しており、両金属板５４，５６に挟持されている。
下アームパワーユニット２４の半導体スイッチング素子３０及びダイオード３２は、金属板５４，５６（具体的には、そのダイパッド部）上に面内方向（具体的には、上記第二方向Ｙ）に隙間Ｓ２を空けて並んで載置されている。金属板５４，５６は共に、各半導体素子３０，３２の半導体チップとしての大きさ（面積）よりも大きな面積を有している。
尚、金属板５４，５６上における半導体スイッチング素子３０とダイオード３２との隙間Ｓ２の大きさ（長さ）は、上記の隙間Ｓ１の大きさと略同じであり、半導体素子３０，３２それぞれの放熱性が確保されるうえで必要な最小の距離に設定されていればよい。かかる構造によれば、半導体素子３０，３２で発生した熱が、他方の種類の半導体金属３２，３０へ伝達されることに比べて、ブロック体４４，５０を介して金属板５４，５６へ伝達され易くなり、金属板５４，５６の放熱面から外部へ放出され易くなるので、半導体素子３０，３２の放熱性が確保される。
下アームパワーユニット２４は、上アームパワーユニット２２と同様の構成を有するので、以下、下アームパワーユニット２４のうち上アームパワーユニット２２の構成と同一の構成については、同一の符号を付す。
半導体スイッチング素子３０の一方の面及びダイオード３２の一方の面は、金属板５４に対向するように面している。半導体スイッチング素子３０の一方の面は、半田３８を介して金属板５４に接合されている。ダイオード３２の一方の面は、半田４０を介して金属板５４に接合されている。半導体スイッチング素子３０のコレクタ電極及びダイオード３２のカソード電極は、半田３８，４０を介して金属板５４に電気的・熱的に接続されている。金属板５４には、負荷などに接続される出力端子Ｏが接続されている。以下、金属板５４を出力側金属板５４と称す。
一方、半導体スイッチング素子３０の他方の面及びダイオード３２の他方の面は、金属板５６に対向するように面している。半導体スイッチング素子３０の他方の面は、半田４２、金属ブロック体４４、及び半田４６を介して金属板５６に接合されている。ダイオード３２の他方の面は、半田４８、金属ブロック体５０、及び半田５２を介して金属板５６に接合されている。
半導体スイッチング素子３０のエミッタ電極及びダイオード３２のアノード電極は、半田４２，４６，４８，５２及び金属ブロック体４４，５０を介して金属板５６に電気的・熱的に接続されている。金属板５６には、低電位側電源に接続される低電位側接続端子Ｎが接続されており、その低電位側接続端子Ｎを介して低電位側電源が印加される。以下、金属板５６を低電位側金属板５６と称す。
半導体装置２０において、上アームパワーユニット２２及び下アームパワーユニット２４は、上アームパワーユニット２２の高電位側金属板３４と下アームパワーユニット２４の出力側金属板５４とが上記第一方向Ｘに隙間Ｓ３を介して対向し、かつ、上アームパワーユニット２２の出力側金属板３６と下アームパワーユニット２４の低電位側金属板５６とが上記第一方向Ｘに隙間Ｓ３を介して対向するように成形される。この点、上アームパワーユニット２２の高電位側金属板３４と下アームパワーユニット２４の出力側金属板５４とは略同じ高さ位置にあり、かつ、上アームパワーユニット２２の出力側金属板３６と下アームパワーユニット２４の低電位側金属板５６とは略同じ高さ位置にある。
上アームパワーユニット２２の半導体スイッチング素子２６のゲート電極は、信号ワイヤ６０を介して制御端子６２に接続されている。下アームパワーユニット２４の半導体スイッチング素子３０のゲート電極は、信号ワイヤ６４を介して制御端子６６に接続されている。信号ワイヤ６０，６４は、例えばアルミニウムや銅などからなるボンディングワイヤである。
高電位側接続端子Ｐ、低電位側接続端子Ｎ、及び出力端子Ｏは、上アームパワーユニット２２及び下アームパワーユニット２４の第二方向Ｙ端部（例えば、第二方向Ｙに並んだ２種類の半導体素子２６，２８，３０，３２のうちダイオード２８，３２に隣接する外側端部）から外方へ突出するように設けられている。上記の制御端子６２，６６は、上アームパワーユニット２２及び下アームパワーユニット２４の、高電位側接続端子Ｐ、低電位側接続端子Ｎ、及び出力端子Ｏが設けられた第二方向Ｙ端部とは反対側の第二方向Ｙ端部から外方へ突出するように設けられている。
制御端子６２，６６には、マイクロコンピュータを主体に構成される電子制御ユニット（ＥＣＵ）が接続されている。半導体スイッチング素子２６，３０のゲート電極にはそれぞれ、ＥＣＵからの制御信号が制御端子６２，６６及び信号ワイヤ６０，６４を介して供給される。尚、小電流しか流れない制御端子６２，６６の面積（大きさ）は、大電流が流れ得る高電位側接続端子Ｐ、低電位側接続端子Ｎ、及び出力端子Ｏの面積（大きさ）よりも小さくてよい。
上アームパワーユニット２２において、半導体スイッチング素子２６及びダイオード２８は、互いに第三方向Ｚに対向する高電位側金属板３４と出力側金属板３６との間に挟持されている。また、下アームパワーユニット２４において、半導体スイッチング素子３０及びダイオード３２は、互いに第三方向Ｚに対向する出力側金属板５４と低電位側金属板５６との間に挟持されている。上アームパワーユニット２２及び下アームパワーユニット２４はそれぞれ、第三方向Ｚに所定の厚みを有しており、各アームパワーユニット２２，２４の第三方向Ｚの厚みは互いに略同じである。
上アームパワーユニット２２において、金属板３６には、溝７０が設けられている。すなわち、金属板３６は、溝７０を有している。溝７０は、金属板３４，３６のうち、半導体素子２６，２８が半田３８，４０を介して直接に接合される金属板３４とは異なる、半導体素子２６，２８が半田４２，４８、金属ブロック体４４，５０、及び半田４６，５２を介して接合される金属板３６（すなわち、金属ブロック体４４，５０が半田４６，５２を介して接続される金属板３６）にのみ設けられている。溝７０は、金属板３６の、金属ブロック体４４，５０が半田４６，５２を介して接続される（すなわち、半田４６，５２が設置される）接合面において半田４６，５２の広がりを防止するための溝である。
溝７０は、金属板３６の金属ブロック体４４，５０が接続される接合面において、半田４６，５２が設置される領域８０，８２（図５において破線で囲まれる領域）の外周に沿うように形成され、かつ、半導体スイッチング素子２６側の金属ブロック体４４に対応する半田４６とダイオード２８側の金属ブロック体５０に対応する半田５２とを一つに纏めて囲うように環状・枠状に形成されている。
すなわち、溝７０は、半導体スイッチング素子２６側の金属ブロック体４４に対応する半田４６が設置される領域８０の外周に沿うように設けられる溝と、ダイオード２８側の金属ブロック体５０に対応する半田５２が設置される領域８２の外周に沿うように設けられる溝と、が一体的に繋がるように形成されたものである。但し、領域８０と領域８２との間の境界部に溝は形成されていない。
金属ブロック体４４と５０とは第一方向Ｘについて略同じサイズ幅を有するので、金属板３６上における金属ブロック体４４を挟んで第一方向Ｘ両側にある溝７０間の距離と、金属ブロック体５０を挟んで第一方向Ｘ両側にある溝７０間の距離と、は略同じである。また、金属板３６上における半田４６が設置される領域８０の第一方向Ｘの幅と、半田５２が設置される領域８２の第一方向Ｘの幅と、は略同一である。溝７０は、金属板３６の接合面において半田４６，５２全体を囲む略矩形状に形成される環状溝であって、金属板３６の半田４６，５２が設置される領域８０，８２の外周において連続的に繋がる。金属板３６における溝７０の深さ及び幅は、所定量の半田４６，５２が流れ込むのを許容する程度に設定されている。
また、下アームパワーユニット２４において、金属板５６には、溝７２が設けられている。すなわち、金属板５６は、溝７２を有している。溝７２は、金属板５４，５６のうち、半導体素子３０，３２が半田３８，４０を介して直接に接合される金属板５４とは異なる、半導体素子３０，３２が半田４２，４８、金属ブロック体４４，５０、及び半田４６，５２を介して接合される金属板５６（すなわち、金属ブロック体４４，５０が半田４６，５２を介して接続される金属板５６）にのみ設けられている。溝７２は、金属板５６の、金属ブロック体４４，５０が半田４６，５２を介して接続される（すなわち、半田４６，５２が設置される）接合面において半田４６，５２の広がりを防止するための溝である。
溝７２は、金属板５６の金属ブロック体４４，５０が接続される接合面において、半田４６，５２が設置される領域８４，８６（図５において破線で囲まれる領域）の外周に沿うように形成され、かつ、半導体スイッチング素子３０側の金属ブロック体４４に対応する半田４６とダイオード３２側の金属ブロック体５０に対応する半田５２とを一つに纏めて囲うように環状・枠状に形成されている。
すなわち、溝７２は、半導体スイッチング素子３０側の金属ブロック体４４に対応する半田４６が設置される領域８４の外周に沿うように設けられる溝と、ダイオード３２側の金属ブロック体５０に対応する半田５２が設置される領域８６の外周に沿うように設けられる溝と、が一体的に繋がるように形成されたものである。但し、領域８４と領域８６との間の境界部に溝は形成されていない。
金属ブロック体４４と５０とは第一方向Ｘについて略同じサイズ幅を有するので、金属板５６上における金属ブロック体４４を挟んで第一方向Ｘ両側にある溝７２間の距離と、金属ブロック体５０を挟んで第一方向Ｘ両側にある溝７２間の距離と、は略同じである。また、金属板５６上における半田４６が設置される領域８４の第一方向Ｘの幅と、半田５２が設置される領域８６の第一方向Ｘの幅と、は略同一である。溝７２は、金属板５６の接合面において半田４６，５２全体を囲む略矩形状に形成される環状溝であって、金属板５６の半田４６，５２が設置される領域８４，８６の外周において連続的に繋がる。金属板５６における溝７２の深さ及び幅は、所定量の半田４６，５２が流れ込むのを許容する程度に設定されている。
上アームパワーユニット２２において、半導体スイッチング素子２６とダイオード２８とは、金属板３４，３６間で第二方向Ｙに隙間Ｓ１を空けて並んで配置されている。下アームパワーユニット２４において、半導体スイッチング素子３０とダイオード３２とは、金属板５４，５６間で第二方向Ｙに隙間Ｓ２を空けて並んで配置されている。上アームパワーユニット２２と下アームパワーユニット２４とは、上記第二方向Ｙ及び第三方向Ｚと直交する第一方向Ｘに並列に配置されている。
尚、上アームパワーユニット２２と下アームパワーユニット２４とは、半導体スイッチング素子２６，３０同士が第一方向Ｘに対向しかつダイオード２８，３２同士が第一方向Ｘに対向するように配置されると共に、両者間で隙間Ｓ３が形成されるように配置される。尚、この隙間Ｓ３の大きさ（長さ）は、例えばそれぞれの半導体素子２６，２８，３０，３２の放熱性が確保されるうえで必要な最小の距離に設定されていればよい。
上アームパワーユニット２２の出力側金属板３６は、第一方向Ｘ端部において下アームパワーユニット２４側に向けて突出する継手部３６ａを有している。下アームパワーユニット２４の出力側金属板５４は、第一方向Ｘ端部において上アームパワーユニット２２側に向けて突出する継手部５４ａを有している。上アームパワーユニット２２の出力側金属板３６と下アームパワーユニット２４の出力側金属板５４とは、継手部３６ａ，５４ａ同士が接触することにより繋がれている。
下アームパワーユニットの低電位側金属板５６は、第一方向Ｘ端部において上アームパワーユニット２２側に向けて突出する継手部５６ａを有している。継手部５６ａは、第三方向Ｚから見て、出力側金属板５４の継手部５４ａに対して第二方向Ｙにオフセットするように、かつ、上アームパワーユニット２２の出力側金属板３６の継手部３６ａに対して第二方向Ｙにオフセットするように設けられている。下アームパワーユニットの低電位側金属板５６は、継手部５６ａにおいて低電位側接続端子Ｎから延びた突出部Ｎａと接触して繋がれている。
半導体装置２０は、上記した第一方向Ｘに並列に配置された上アームパワーユニット２２と下アームパワーユニット２４とを一体的に樹脂封止したモールド構造を有している。半導体装置２０は、上アームパワーユニット２２と下アームパワーユニット２４とを一体的に樹脂封止するモールド樹脂７４を備えている。モールド樹脂７４は、上アームパワーユニット２２の半導体素子２６，２８及び金属ブロック体４４，５０を金属板３４，３６の間に封止すると共に、下アームパワーユニット２４の半導体素子３０，３２及び金属ブロック体４４，５０を金属板５４，５６の間に封止する。
モールド樹脂７４は、例えばエポキシ樹脂などからなり、溶解した状態で上アームパワーユニット２２及び下アームパワーユニット２４が収容された金型内に流し込まれることにより上記の樹脂封止を行う。溶解したモールド樹脂７４の金型内への流し込みは、２つのパワーユニット２２，２４の、制御端子６２，６６が設けられた側（すなわち、制御端子６２，６６と半導体スイッチング素子２６，３０のゲート電極とを繋ぐ信号ワイヤ６０，６４が設けられた側）の第一方向Ｙ略中央付近から上記の第二方向Ｘに向けて行われる。
尚、上記のモールド樹脂７４による樹脂封止は、高電位側接続端子Ｐ、低電位側接続端子Ｎ、出力端子Ｏ、及び制御端子６２，６６に対してはそれぞれ一部ずつが含まれるように行われる。このため、高電位側接続端子Ｐ、低電位側接続端子Ｎ、出力端子Ｏ、及び制御端子６２，６６の各一部はそれぞれ、半導体装置２０の本体側（モールド樹脂７４に囲まれた側）から外部に向けて突出して露出する。
また、上記のモールド樹脂７４による樹脂封止は、金属板３４，３６，５４，５６の、金属ブロック体４４，５０との接合面とは反対側の面（放熱面）がそれぞれ外部に露出するように行われる。このため、金属板３４，３６，５４，５６の、金属ブロック体４４，５０との接合面とは反対側の放熱面はそれぞれ、外部に露出する。金属板３４，３６，５４，５６の、金属ブロック体４４，５０との接合面とは反対側の放熱面にはそれぞれ、ヒートシンクなどが隣接して取り付けられる。このため、上アームパワーユニット２２及び下アームパワーユニット２４はそれぞれ、上下両面で冷却が行われることとなる。尚、金属板３４，３６，５４，５６は、上アームパワーユニット２２及び下アームパワーユニット２４の熱を放出する放熱板として機能する。
図７は、本実施例の半導体装置２０の組み立て手順の一部を表した図を示す。尚、図７（Ａ）には金属板３６，５６が組み立てられる前の状態を、また、図７（Ｂ）には金属板３６，５６が組み立てられた後の状態を、それぞれ示す。
本実施例の半導体装置２０を組み立てるうえで、まず、図７（Ａ）に示す如く、上アームパワーユニット２２の高電位側金属板３４の接合面上に半田３８，４０を介して半導体素子２６，２８が実装されると共に、その半導体素子２６，２８に積層されて半田４２，４８を介して金属ブロック体４４，５０が実装される。また、図７（Ａ）に示す如く、下アームパワーユニット２４の出力側金属板５４の接合面上に半田３８，４０を介して半導体素子３０，３２が実装されると共に、その半導体素子３０，３２に積層されて半田４２，４８を介して金属ブロック体４４，５０が実装される。
尚、高電位側金属板３４と出力側金属板５４とは、予め一体的に成形されたうえで、半導体素子２６，２８，３０，３２及び金属ブロック体４４，５０が実装されかつ後述の如くモールド樹脂７４による樹脂封止が完了した後に、高電位側金属板３４と出力側金属板５４とを連結している余分な部位がカットされることにより分離されるものとしてもよい。
半導体スイッチング素子２６とダイオード２８とは上記第一方向Ｘについて略同じサイズ幅を有すると共に、上記の実装の際、高電位側金属板３４上において、半導体スイッチング素子２６とダイオード２８とは第二方向Ｙに並びつつ第一方向Ｘの端部同士が揃うように配置される。半導体スイッチング素子３０とダイオード３２とは上記第一方向Ｘについて略同じサイズ幅を有すると共に、上記の実装の際、出力側金属板５４上において、半導体スイッチング素子３０とダイオード３２とは第二方向Ｙに並びつつ第一方向Ｘの端部同士が揃うように配置される。また、金属ブロック体４４と５０とは上記の如く上記第一方向Ｘについて略同じサイズ幅を有すると共に、上記の実装の際、金属ブロック体４４と５０とは第二方向Ｙに並びつつ第一方向Ｘの端部同士が揃うように配置される。
すなわち、高電位側金属板３４又は出力側金属板５４上において、半導体スイッチング素子２６の第一方向Ｘの位置とダイオード２８の第一方向Ｘの位置とは第一方向Ｘにオフセットすることなく略一致し、半導体スイッチング素子３０の第一方向Ｘの位置とダイオード３２の第一方向Ｘの位置とは第一方向Ｘにオフセットすることなく略一致すると共に、金属ブロック体４４の第一方向Ｘの位置と金属ブロック体５０の第一方向Ｘの位置とは第一方向Ｘにオフセットすることなく略一致する。
上記の如く高電位側金属板３４上への半導体素子２６，２８及び金属ブロック体４４，５０の実装が行われると、次に、半導体スイッチング素子２６に信号ワイヤ６０がボンディングされ、その後に、図７（Ｂ）に示す如く、金属ブロック体４４，５０に積層されて半田４６，５２を介して出力側金属板３６が実装される。また、出力側金属板５４上への半導体素子３０，３２及び金属ブロック体４４，５０の実装が完了すると、次に、半導体スイッチング素子３０に信号ワイヤ６４がボンディングされ、その後に、図７（Ｂ）に示す如く、金属ブロック体４４，５０に積層されて半田４６，５２を介して低電位側金属板５６が実装される。
上アームパワーユニット２２における出力側金属板３６の実装及び下アームパワーユニット２４における低電位側金属板５６の実装は、金属ブロック体４４，５０の表面に半田４６，５２を構成する半田箔を取り付けたうえで、その金属ブロック体４４，５０の上に溝７０，７２が半田４６，５２を一つに纏めて囲うように金属板３６，５６を積層し、その半田箔を溶融させて金属ブロック体４４，５０と金属板３６，５６とを接合させるものである。
上記の如く信号ワイヤ６０，６４のボンディング並びに出力側金属板３６及び低電位側金属板５６の実装が行われると、次に、その上アームパワーユニット２２及び下アームパワーユニット２４の構造体が金型内に収容されつつ押圧されたうえで、その金型内にモールド樹脂７４が流し込まれることにより、上アームパワーユニット２２及び下アームパワーユニット２４がモールド樹脂７４により樹脂封止される。そして、かかる樹脂封止後、モールド樹脂７４の一部及び更には金属板３４，３６，５４，５６の一部が切削されることにより、金属板３４，３６，５４，５６の放熱面が外部に露出される。
本実施例においては、上アームパワーユニット２２の金属板３４，３６間に半導体スイッチング素子２６及びダイオード２８をモールド樹脂７４で封止しつつ、下アームパワーユニット２４の金属板５４，５６間に半導体スイッチング素子３０及びダイオード３２をモールド樹脂７４で封止すると共に、それらの上アームパワーユニット２２と下アームパワーユニット２４とをモールド樹脂７４で一体化した半導体装置２０が上記の手順で組み立てられることにより製造される。
上記した半導体装置２０の構造においては、金型内で押圧が行われつつ、金属ブロック体４４，５０の表面に取り付けられた半田箔が半田４６，５２として溶融されることで金属ブロック体４４，５０と金属板３６，５６とが接合される際、金属ブロック体４４，５０と金属板３６，５６との間の半田４６，５２の余剰分がその間の領域から外周側に溢れる。半田４６，５２の余剰分が外周側に溢れると、その半田４６，５２は、金属板３６，５６の接合面に形成された溝７０，７２に流入する。金属板３６，５６の溝７０，７２に流入した半田４６，５２は、その溝７０，７２内に滞留する。このため、金属板３６，５６の接合面に形成される溝７０，７２によれば、半田４６，５２が金属板３６，５６の面内方向に広がるのを防止することができる。
また、上アームパワーユニット２２及び下アームパワーユニット２４の積層方向Ｚの高さが低くされるほど、金属ブロック体４４，５０と金属板３６，５６との間から外周側に溢れる半田４６，５２の量が多くなり、溝７０，７２に流入する半田４６，５２の量が多くなる。この点、金属ブロック体４４，５０と金属板３６，５６との間の半田４６，５２の量が予め定められたものであっても、その間から溢れさせて溝７０，７２に流入させる半田４６，５２の量を調整することで、上アームパワーユニット２２及び下アームパワーユニット２４の積層方向Ｚの高さを調整することができる。
従って、金属板３６，５６の溝７０，７２によれば、上アームパワーユニット２２及び下アームパワーユニット２４の積層方向Ｚの高さの公差ばらつきを吸収することができる。尚、半導体素子２６〜３２側に公差ばらつき吸収するための余剰の半田を流入させる溝を設けることは、半導体素子２６〜３２の表面への半田４２，４８の回り込みによる付着などの不具合が生じるため、実施することが困難である。
図８は、本実施例の半導体装置２０の効果を説明するための図を示す。尚、図８（Ａ）には本実施例の半導体装置２０と対比される対比例の半導体装置１００が備える金属板１０２の接合面を表した図を、また、図８（Ｂ）には本実施例の半導体装置２０が備える金属板３６，５６の接合面を表した図、それぞれ示す。
本実施例の半導体装置２０の構造において、金属板３６，５６の接合面に形成される溝７０，７２は、その接合面において、その半田４６，５２が設置される領域８０，８２，８４，８６の外周に沿うように、かつ、半導体スイッチング素子２６，３０側の半田４６とダイオード２８，３２側の半田５２とを一つに纏めて囲うように形成されている（図８（Ｂ）参照）。上アームパワーユニット２２の溝７０は、半導体スイッチング素子２６側の半田４６及びダイオード２８側の半田５２双方の広がりを防止する。また、下アームパワーユニット２４の溝７２は、半導体スイッチング素子３０側の半田４６及びダイオード３２側の半田５２双方の広がりを防止する。
かかる構造においては、金属板１０２に半導体スイッチング素子２６，３０及びダイオード２８，３２に対応する金属ブロック体４４，５０ごとに個別に半田４６，５２の広がりを防止するための溝１０４，１０６が形成される図８（Ａ）に示す対比例の半導体装置１００の構造とは異なり、金属板３６，５６の接合面上の半導体スイッチング素子２６，３０側の半田４６が設置される領域とダイオード２８，３２側の半田５２が設置される領域との間に、半田４６に対応する溝と半田５２に対応する溝とをそれぞれ別個独立して設けることは不要である。
この点、半導体装置２０においては、上アームパワーユニット２２の金属板３４，３６上に第二方向Ｙに並んで載置される半導体スイッチング素子２６とダイオード２８との隙間Ｓ１の大きさを定めるうえで、対比例の半導体装置１００の如き溝１０４，１０６双方の幅分を考慮する必要はなく、半導体素子２６，２８それぞれの放熱性が確保されるのに必要最小の距離に設定されていれば十分である。また、下アームパワーユニット２４の半導体スイッチング素子３０とダイオード３２との隙間Ｓ２の大きさについても同様である。
このため、本実施例の半導体装置２０によれば、対比例の半導体装置１００に比べて、上アームパワーユニット２２の２種類の半導体素子２６，２８が第二方向Ｙに並んで配置される金属板３４，３６、及び、下アームパワーユニット２４の２種類の半導体素子３０，３２が第二方向Ｙに並んで配置される金属板５４，５６の、第二方向Ｙにおけるサイズ幅を縮小することができる。この点、金属板３４，３６，５４，５６を小型化・軽量化することができるので、その結果として、半導体装置２０自体の小型化・軽量化を図ることができる。
また、本実施例の半導体装置２０の構造において、上アームパワーユニット２２の半導体スイッチング素子２６及びダイオード２８の第一方向Ｘのサイズ幅同士は略同一である。また、下アームパワーユニット２４の半導体スイッチング素子３０及びダイオード３２の第一方向Ｘのサイズ幅同士は略同一である。かかる構造においては、上アームパワーユニット２２の金属板３４と半導体スイッチング素子２６とを接合する半田３８として使用する半田箔のリール幅と、金属板３４とダイオード２８とを接合する半田４０として使用する半田箔のリール幅と、が略同じとなる。同様に、下アームパワーユニット２４の金属板５４と半導体スイッチング素子３０とを接合する半田３８として使用する半田箔のリール幅と、金属板５４とダイオード３２とを接合する半田４０として使用する半田箔のリール幅と、が略同じとなる。
この点、半導体装置２０においては、半導体スイッチング素子２６，３０と金属板３４，５４との間に介在させる半田３８として取り付ける半田箔と、ダイオード２８，３２と金属板３４，５４との間に介在させる半田４０として取り付ける半田箔と、で同じものを使用することができるので、半導体装置２０において使用する半田箔の種類を削減することができる。
更に、上アームパワーユニット２２及び下アームパワーユニット２４の何れにおいても、金属ブロック体４４，５０の第一方向Ｘのサイズ幅同士は略同一である。かかる構造においては、上アームパワーユニット２２の半導体スイッチング素子２６と金属ブロック体４４とを接合する半田４２として使用する半田箔のリール幅と、ダイオード２８と金属ブロック体５０とを接合する半田４８として使用する半田箔のリール幅と、が略同じとなる。また、上アームパワーユニット２２の金属ブロック体４４と金属板３６とを接合する半田４６として使用する半田箔のリール幅と、金属ブロック体５０と金属板３６とを接合する半田５２として使用する半田箔のリール幅と、が略同じとなる。
尚、下アームパワーユニット２４についても同様に、半導体スイッチング素子３０と金属ブロック体４４とを接合する半田４２として使用する半田箔のリール幅と、ダイオード３２と金属ブロック体５０とを接合する半田４８として使用する半田箔のリール幅と、が略同じとなり、また、金属ブロック体４４と金属板５６とを接合する半田４６として使用する半田箔のリール幅と、金属ブロック体５０と金属板５６とを接合する半田５２として使用する半田箔のリール幅と、が略同じとなる。
この点、半導体装置２０においては、半導体スイッチング素子２６，３０と金属ブロック体４４との間に介在させる半田４２として取り付ける半田箔と、ダイオード２８，３２と金属ブロック体５０との間に介在させる半田４８として取り付ける半田箔と、で同じものを使用することができるので、半導体装置２０において使用する半田箔の種類を削減することができる。また、金属ブロック体４４と金属板３６，５６との間に介在させる半田４６として取り付ける半田箔と、金属ブロック体５０と金属板３６，５６との間に介在させる半田５２として取り付ける半田箔と、で同じものを使用することができるので、半導体装置２０において使用する半田箔の種類を削減することができる。
また、本実施例の半導体装置２０は、上アームパワーユニット２２と下アームパワーユニット２４とが第一方向Ｘに並んで実装されたモールド一体構造を有する。上アームパワーユニット２２の金属板３６に設けられる溝７０は、半導体スイッチング素子２６側の金属ブロック体４４に対応する半田４６とダイオード２８側の金属ブロック体５０に対応する半田５２とを一つに纏めて囲うように略矩形状に形成される。また、下アームパワーユニット２４の金属板５６に設けられる溝７２は、半導体スイッチング素子３０側の金属ブロック体４４に対応する半田４６とダイオード３２側の金属ブロック体５０に対応する半田５２とを一つに纏めて囲うように略矩形状に形成される。
かかる構造においては、金属板１０２に半導体スイッチング素子２６，３０及びダイオード２８，３２に対応する金属ブロック体４４，５０ごとに個別に溝１０４，１０６が形成される図８（Ａ）に示す対比例の半導体装置１００の構造とは異なり、金属板３６，５６の溝７０，７２で囲まれた枠内で第二方向Ｙに並ぶ半導体スイッチング素子２６，３０側の金属ブロック体４４に対応する半田４６とダイオード２８，３２側の金属ブロック体５０に対応する半田５２との配置位置関係を、その溝７０，７２で囲まれた枠内で反転させることができる。
すなわち、金属板３６，５６の継手部３６ａ，５６ａが設けられた第二方向Ｙ側に半導体スイッチング素子２６，３０及び半田４６を配置しかつ継手部３６ａ，５６ａが設けられていない第二方向Ｙ側にダイオード２８，３２及び半田５２を配置することが可能であり、また逆に、金属板３６，５６の継手部３６ａ，５６ａが設けられた第二方向Ｙ側にダイオード２８，３２及び半田５２を配置しかつ継手部３６ａ，５６ａが設けられていない第二方向Ｙ側に半導体スイッチング素子２６，３０及び半田４６を配置することが可能である。
この点、対比例の半導体装置１００では、２種類の半導体素子２６，２８が搭載される上アームパワーユニット２２に使用する金属板１０２に対する２つの溝１０４，１０６の配置方向と、２種類の半導体素子３０，３２が搭載される下アームパワーユニット２４に使用する金属板１０２に対する２つの溝１０４，１０６の配置方向と、が第二方向Ｙにおいて互いに逆方向となるので、上アームパワーユニット２２側の金属板１０２と下アームパワーユニット２４側の金属板１０２とで同じものを用いることは困難である。
これに対して、本実施例の半導体装置２０においては、上アームパワーユニット２２に使用する金属板３６と下アームパワーユニット２４に使用する金属板５６とを共通化することができ、同じ形状の金属板３６，５６に対して半導体スイッチング素子２６，３０とダイオード２８，３２との第二方向Ｙでの配置順序を変えることで、上アームパワーユニット２２及び下アームパワーユニット２４の双方を構成することができる。このため、半導体装置２０において使用する部品（具体的には、金属板３６，５６）の種類を削減して一種類とすることができる。
図９は、本実施例の半導体装置２０と対比される対比例の半導体装置１１０の特徴を説明するための図を示す。また、図１０は、本実施例の半導体装置２０の特徴を説明するための図を示す。尚、図９（Ａ）及び図１０（Ａ）には半導体装置の金属板上における半導体素子の配置図を、図９（Ｂ）及び図１０（Ｂ）には図９（Ａ）及び図１０（Ａ）に示す半導体装置の断面図を、また、図９（Ｃ）及び図１０（Ｃ）には半導体装置における図９（Ｂ）及び図１０（Ｂ）に示す断面上での位置に応じたせん断応力を表した図を、それぞれ示す。
本実施例の半導体装置２０の構造において、上アームパワーユニット２２の半導体スイッチング素子２６とダイオード２８とは、第一方向Ｘについて略同じサイズ幅を有すると共に、金属板３４，３６上において第二方向Ｙに並びつつ第一方向Ｘの端部同士が揃うように配置される。また、下アームパワーユニット２４の半導体スイッチング素子３０とダイオード３２とは、第一方向Ｘについて略同じサイズ幅を有すると共に、金属板５４，５６上において第二方向Ｙに並びつつ第一方向Ｘの端部同士が揃うように配置される。
図９（Ａ）に示す如く半導体スイッチング素子２６，３０の第一方向Ｘについてのサイズ幅とダイオード２８，３２の第一方向Ｘについてのサイズ幅とが異なる対比例の半導体装置１１０では、半導体スイッチング素子２６，３０とダイオード２８，３２とは、一対の金属板１１２，１１４上において第二方向Ｙに並んで配置される一方で、第一方向Ｘの端部同士が揃わないものとなる。かかる構造では、半導体装置１１０の第一方向Ｘの位置に応じて、第二方向Ｙに並ぶ半導体スイッチング素子２６，３０とダイオード２８，３２とが第二方向Ｙにおいて互いに対向する部位と、互いに対向しない部位と、が併存することとなる。
この半導体スイッチング素子２６，３０とダイオード２８，３２とが第二方向Ｙにおいて互いに対向しない部位では、互いに対向する部位と比べて、モールド樹脂７４と金属板１１２，１１４との接触面でのせん断応力の向きが変わる地点が、半導体スイッチング素子２６，３０の第二方向Ｙの端部から遠くなる（図９（Ｂ）及び（Ｃ）参照）。このため、対比例の半導体装置１１０では、モールド樹脂７４と金属板１１２，１１４とが剥離する際の進展距離が長くなるので、その剥離が進展し易くなってしまう。
これに対して、本実施例の半導体装置２０の構造においては、半導体スイッチング素子２６，３０とダイオード２８，３２とが第二方向Ｙにおいて互いに対向しない部位が無く、半導体スイッチング素子２６，３０とダイオード２８，３２とが第二方向Ｙにおいて互いに対向する。かかる構造においては、モールド樹脂７４と金属板３４，３６，５４，５６との接触面でのせん断応力の向きが変わる地点が、半導体スイッチング素子２６，３０の第二方向Ｙの端部とダイオード２８，３２の第二方向Ｙの端部との略中央である。この場合、半導体スイッチング素子２６，３０とダイオード２８，３２との第二方向Ｙの隙間Ｓ１，Ｓ２における上記せん断応力は、その隙間Ｓ１，Ｓ２の略中央を基準にして第二方向Ｙにおいてバランスされる。
このため、本実施例の半導体装置２０によれば、上記対比例の半導体装置１１０に比べて、モールド樹脂７４と金属板３４，３６，５４，５６とが剥離する際の進展距離が短くなるので、モールド樹脂７４と金属板３４，３６，５４，５６との接触面でのせん断応力を低減することができ、その剥離の進展を抑制することができる。
尚、上記の第１実施例においては、半導体スイッチング素子２６，３０及びダイオード２８，３２が特許請求の範囲に記載した「半導体素子」に、上アームパワーユニット２２の有する一対の金属板３４，３６のうち一方の金属板３６、及び、下アームパワーユニット２４の有する一対の金属板５４，５６のうち一方の金属板５６が特許請求の範囲に記載した「第１の金属板」に、上アームパワーユニット２２の有する一対の金属板３４，３６のうち他方の金属板３４、及び、下アームパワーユニット２４の有する一対の金属板５４，５６のうち他方の金属板５４が特許請求の範囲に記載した「第２の金属板」に、領域８０，８２，８４，８６が特許請求の範囲に記載した「領域」に、第二方向Ｙが特許請求の範囲に記載した「所定方向」に、第一方向Ｘが特許請求の範囲に記載した「直交方向」に、それぞれ相当している。
図１１は、本発明の第２実施例である半導体装置２００が備える上アームパワーユニット２０２及び下アームパワーユニット２０４の要部構成の平面配置図を示す。また、図１２は、本実施例の上アームパワーユニット２０２を図１１中のＡ−Ａ線及びＢ−Ｂ線に沿って切断した際の断面図を示す。尚、図１２（Ａ）にはＡ−Ａ線に沿って切断した際の断面図を、また、図１２（Ｂ）にはＢ−Ｂ線に沿って切断した際の断面図を、それぞれ示す。また、図１１及び図１２において、上記第１実施例において使用した構成と同一の構成については、同一の符号を付してその説明を省略又は簡略する。
本実施例の半導体装置２００は、高電位側電源に接続する上アームを構成する上アームパワーユニット２０２と、低電位側電源に接続する下アームを構成する下アームパワーユニット２０４と、を備えている。上アームパワーユニット２０２は、種類の異なる２つの半導体素子２０６，２０８を有している。また、下アームパワーユニット２０４は、種類の異なる２つの半導体素子２１０，２１２を有している。
半導体素子２０６，２０８，２１０，２１２はそれぞれ、薄肉矩形状に形成された半導体チップにより構成されており、サイズ幅を除いて上記第１実施例の半導体素子２６，２８，３０，３２と同じ構成・役割を有している。上アームパワーユニット２０２及び下アームパワーユニット２０４はそれぞれ、半導体素子２０６，２０８，２１０，２１２のサイズ幅及びそのサイズ幅に関連する半田の大きさなどを除いて上記第１実施例の上アームパワーユニット２２及び下アームパワーユニット２４と同じ構成・役割を有している。
半導体スイッチング素子２０６の第一方向Ｘのサイズ幅と、ダイオード２０８の第一方向Ｘのサイズ幅と、は異なる。また、半導体スイッチング素子２１０の第一方向Ｘのサイズ幅と、ダイオード２１２の第一方向Ｘのサイズ幅と、は異なる。具体的には、ダイオード２０８の第一方向Ｘのサイズ幅は、半導体スイッチング素子２０６の第一方向Ｘのサイズ幅よりも大きく、また、ダイオード２１２の第一方向Ｘのサイズ幅は、半導体スイッチング素子２１０の第一方向Ｘのサイズ幅よりも大きい。一方、上アームパワーユニット２０２及び下アームパワーユニット２０４共に、金属ブロック体４４，５０は略直方体形状に形成されており、金属ブロック体４４と５０とは第一方向Ｘについて略同じサイズ幅を有している。
上アームパワーユニット２０２において、半導体スイッチング素子２０６とダイオード２０８とは金属板３４，３６上に第二方向Ｙに並んで配置されると共に、金属ブロック体４４，５０は半導体素子２０６，２０８に積層される。半導体スイッチング素子２０６への金属ブロック体４４の積層及びダイオード２０８への金属ブロック体５０の積層は、金属ブロック体４４，５０が半導体素子２０６，２０８に対して第一方向Ｘ略中央に位置するように行われる。これらの金属ブロック体４４と５０とは、金属板３４，３６上に第二方向Ｙに並びつつ第一方向Ｘにオフセットすることなく第一方向Ｘの端部同士が揃うように配置される。
また、下アームパワーユニット２０４において、半導体スイッチング素子２１０とダイオード２１２とは金属板５４，５６上に第二方向Ｙに並んで配置されると共に、金属ブロック体４４，５０は半導体素子２１０，２１２に積層される。半導体スイッチング素子２１０への金属ブロック体４４の積層及びダイオード２１２への金属ブロック体５０の積層は、金属ブロック体４４，５０が半導体素子２１０，２１２に対して第一方向Ｘ略中央に位置するように行われる。これらの金属ブロック体４４と５０とは、金属板５４，５６上に第二方向Ｙに並びつつ第一方向Ｘにオフセットすることなく第一方向Ｘの端部同士が揃うように配置される。
金属板３６の接合面に形成される溝７０は、その接合面において、その半田４６，５２が設置される領域８０，８２の外周に沿うように形成され、かつ、半導体スイッチング素子２０６側の金属ブロック体４４に対応する半田４６とダイオード２０８側の金属ブロック体５０に対応する半田５２とを一つに纏めて囲うように環状・枠状に形成される。また、金属板５６の接合面に形成される溝７２は、その接合面において、その半田４６，５２が設置される領域８４，８６の外周に沿うように形成され、かつ、半導体スイッチング素子２１０側の金属ブロック体４４に対応する半田４６とダイオード２１２側の金属ブロック体５０に対応する半田５２とを一つに纏めて囲うように環状・枠状に形成される。
金属板３６上における金属ブロック体４４を挟んで第一方向Ｘ両側にある溝７０間の距離と、金属ブロック体５０を挟んで第一方向Ｘ両側にある溝７０間の距離と、は略同じである。また、金属板３６上における半田４６が設置される領域８０の第一方向Ｘの幅と、半田５２が設置される領域８２の第一方向Ｘの幅と、は略同一である。溝７０は、金属板３６の接合面において半田４６，５２全体を囲む略矩形状に形成される環状溝であって、かつ、金属板３６の半田４６，５２が設置される領域８０，８２の外周において連続的に繋がる。
また、金属板５６上における金属ブロック体４４を挟んで第一方向Ｘ両側にある溝７２間の距離と、金属ブロック体５０を挟んで第一方向Ｘ両側にある溝７２間の距離と、は略同じである。また、金属板５６上における半田４６が設置される領域８４の第一方向Ｘの幅と、半田５２が設置される領域８６の第一方向Ｘの幅と、は略同一である。溝７２は、金属板５６の接合面において半田４６，５２全体を囲む略矩形状に形成される環状溝であって、金属板５６の半田４６，５２が設置される領域８４，８６の外周において連続的に繋がる。
本実施例の半導体装置２００の構造において、上アームパワーユニット２０２の溝７０は、半導体スイッチング素子２０６側の半田４６及びダイオード２０８側の半田５２双方の広がりを防止する。また、下アームパワーユニット２０４の溝７２は、半導体スイッチング素子２１０側の半田４６及びダイオード２１２側の半田５２双方の広がりを防止する。かかる構造においても、金属板３６，５６の接合面上の半導体スイッチング素子２０６，２１０側の半田４６が設置される領域とダイオード２０８，２１２側の半田５２が設置される領域との間に、半田４６に対応する溝と半田５２に対応する溝とをそれぞれ別個独立して設けることは不要である。
このため、本実施例の半導体装置２００においても、上アームパワーユニット２０２の２種類の半導体素子２０６，２０８が第二方向Ｙに並んで配置される金属板３４，３６、及び、下アームパワーユニット２０４の２種類の半導体素子２１０，２１２が第二方向Ｙに並んで配置される金属板５４，５６の、第二方向Ｙにおけるサイズ幅を縮小することができ、金属板３４，３６，５４，５６の小型化・軽量化ひいては半導体装置２００自体の小型化・軽量化を図ることができる。
また、半導体装置２００の構造においては、上アームパワーユニット２０２の半導体スイッチング素子２０６と金属ブロック体４４とを接合する半田４２として使用する半田箔のリール幅と、ダイオード２０８と金属ブロック体５０とを接合する半田４８として使用する半田箔のリール幅と、が略同じとなる。また、上アームパワーユニット２０２の金属ブロック体４４と金属板３６とを接合する半田４６として使用する半田箔のリール幅と、金属ブロック体５０と金属板３６とを接合する半田５２として使用する半田箔のリール幅と、が略同じとなる。
尚、下アームパワーユニット２０４についても同様に、半導体スイッチング素子２１０と金属ブロック体４４とを接合する半田４２として使用する半田箔のリール幅と、ダイオード２１２と金属ブロック体５０とを接合する半田４８として使用する半田箔のリール幅と、が略同じとなり、また、金属ブロック体４４と金属板５６とを接合する半田４６として使用する半田箔のリール幅と、金属ブロック体５０と金属板５６とを接合する半田５２として使用する半田箔のリール幅と、が略同じとなる。
この点、本実施例の半導体装置２００においても、半導体スイッチング素子２０６，２１０と金属ブロック体４４との間に介在させる半田４２として取り付ける半田箔と、ダイオード２０８，２１２と金属ブロック体５０との間に介在させる半田４８として取り付ける半田箔と、で同じものを使用することができるので、半導体装置２００において使用する半田箔の種類を削減することができる。また、金属ブロック体４４と金属板３６，５６との間に介在させる半田４６として取り付ける半田箔と、金属ブロック体５０と金属板３６，５６との間に介在させる半田５２として取り付ける半田箔と、で同じものを使用することができるので、半導体装置２００において使用する半田箔の種類を削減することができる。
また、本実施例の半導体装置２００の構造においては、金属板３６，５６の溝７０，７２で囲まれた枠内で第二方向Ｙに並ぶ半導体スイッチング素子２０６，２１０側の半田４６とダイオード２０８，２１２側の半田５２との配置位置関係を、その溝７０，７２で囲まれた枠内で反転させることができる。すなわち、金属板３６，５６の継手部３６ａ，５６ａが設けられた第二方向Ｙ側に半導体スイッチング素子２０６，２１０及び半田４６を配置しかつ継手部３６ａ，５６ａが設けられていない第二方向Ｙ側にダイオード２０８，２１２及び半田５２を配置することが可能であり、また逆に、金属板３６，５６の継手部３６ａ，５６ａが設けられた第二方向Ｙ側にダイオード２０８，２１２及び半田５２を配置しかつ継手部３６ａ，５６ａが設けられていない第二方向Ｙ側に半導体スイッチング素子２０６，２１０及び半田４６を配置することが可能である。
このため、本実施例の半導体装置２００においても、上アームパワーユニット２０２に使用する金属板３６と下アームパワーユニット２０４に使用する金属板５６とを共通化することができ、同じ形状の金属板３６，５６に対して半導体スイッチング素子２０６，２１０とダイオード２０８，２１２との第二方向Ｙにおける配置順序を変えることで、上アームパワーユニット２０２及び下アームパワーユニット２０４の双方を構成することができる。このため、半導体装置２００において使用する部品（具体的には、金属板３６，５６）の種類を削減して一種類とすることができる。
尚、上記の第２実施例においては、半導体スイッチング素子２０６，２１０及びダイオード２０８，２１２が特許請求の範囲に記載した「半導体素子」に相当している。
図１３は、本発明の第３実施例である半導体装置３００が備える上アームパワーユニット３０２及び下アームパワーユニット３０４の要部構成の平面配置図を示す。また、図１４は、本実施例の上アームパワーユニット３０２を図１３中のＡ−Ａ線及びＢ−Ｂ線に沿って切断した際の断面図を示す。尚、図１４（Ａ）にはＡ−Ａ線に沿って切断した際の断面図を、また、図１４（Ｂ）にはＢ−Ｂ線に沿って切断した際の断面図を、それぞれ示す。また、図１３及び図１４において、上記第１実施例において使用した構成と同一の構成については、同一の符号を付してその説明を省略又は簡略する。
本実施例の半導体装置３００は、高電位側電源に接続する上アームを構成する上アームパワーユニット３０２と、低電位側電源に接続する下アームを構成する下アームパワーユニット３０４と、を備えている。上アームパワーユニット３０２は、種類の異なる２つの半導体素子３０６，３０８を有している。また、下アームパワーユニット３０４は、種類の異なる２つの半導体素子３１０，３１２を有している。
半導体素子３０６，３０８，３１０，３１２はそれぞれ、薄肉矩形状に形成された半導体チップにより構成されており、サイズ幅を除いて上記第１実施例の半導体素子２６，２８，３０，３２と同じ構成・役割を有している。上アームパワーユニット３０２及び下アームパワーユニット３０４はそれぞれ、半導体素子３０６，３０８，３１０，３１２のサイズ幅及びそのサイズ幅に関連する半田の大きさなどを除いて上記第１実施例の上アームパワーユニット２２及び下アームパワーユニット２４と同じ構成・役割を有している。
半導体スイッチング素子３０６の第一方向Ｘのサイズ幅と、ダイオード３０８の第一方向Ｘのサイズ幅と、は異なる。また、半導体スイッチング素子３１０の第一方向Ｘのサイズ幅と、ダイオード３１２の第一方向Ｘのサイズ幅と、は異なる。具体的には、ダイオード３０８の第一方向Ｘのサイズ幅は、半導体スイッチング素子３０６の第一方向Ｘのサイズ幅よりも小さく、また、ダイオード３１２の第一方向Ｘのサイズ幅は、半導体スイッチング素子３１０の第一方向Ｘのサイズ幅よりも小さい。
上アームパワーユニット３０２において、半導体スイッチング素子３０６の一方の面は、半田３８を介して金属板３４に接合されている。ダイオード３０８の一方の面は、半田４０を介して金属板３４に接合されている。半導体スイッチング素子３０６の他方の面は、半田４２、金属ブロック体３１４、及び半田４６を介して金属板３６に接合されている。ダイオード３０８の他方の面は、半田４８、金属ブロック体３１６、及び半田５２を介して金属板３６に接合されている。
また、下アームパワーユニット３０４において、半導体スイッチング素子３１０の一方の面は、半田３８を介して金属板５４に接合されている。ダイオード３１２の一方の面は、半田４０を介して金属板５４に接合されている。半導体スイッチング素子３１０の他方の面は、半田４２、金属ブロック体３１４、及び半田４６を介して金属板５６に接合されている。ダイオード３１２の他方の面は、半田４８、金属ブロック体３１６、及び半田５２を介して金属板３６に接合されている。
金属ブロック体３１４は、半導体スイッチング素子３０６，３１０の大きさ（サイズ）に合わせた大きさ（サイズ）を有し、図１４（Ａ）に示す如く略直方体形状に形成されている。金属ブロック体３１６は、ダイオード３０８，３１２の大きさ（サイズ）に合わせた大きさ（サイズ）を有するが、上記の金属ブロック体３１４の形状とは異なる形状に形成されている。
すなわち、金属ブロック体３１４の形状と金属ブロック体３１６の形状とは互いに異なる。金属ブロック体３１４の形状は略直方体形状である一方、金属ブロック体３１６の形状は図１４（Ｂ）に示す如く断面凸状である。金属ブロック体３１６は、金属板３６，５６側の半田５２が設置される部位の第一方向Ｘのサイズ幅が金属ブロック体３１４の第一方向Ｘのサイズ幅と略同じになり、一方、ダイオード３０８，３１２側の半田４８が設置される部位の第一方向Ｘのサイズ幅がダイオード３０８，３１２の第一方向Ｘのサイズ幅に合わせて金属板３６，５６側の半田５２が設置される部位の第一方向Ｘのサイズ幅（すなわち、金属ブロック体３１４の第一方向Ｘのサイズ幅）よりも小さくなるように形成される。
この点、上アームパワーユニット３０２において、金属ブロック体３１４の第一方向Ｘのサイズ幅と、金属ブロック体３１６の、金属板３６側の半田５２が設置される部位の第一方向Ｘのサイズ幅と、は略同じである。また、下アームパワーユニット３０４において、金属ブロック体３１４の第一方向Ｘのサイズ幅と、金属ブロック体３１６の、金属板５６側の半田５２が設置される部位の第一方向Ｘのサイズ幅と、は略同じである。
上アームパワーユニット３０２において、半導体スイッチング素子３０６とダイオード３０８とは金属板３４，３６上に第二方向Ｙに並んで配置されると共に、金属ブロック体３１４は半導体素子３０６に積層され、かつ、金属ブロック体３１６は半導体素子３０８に積層される。半導体スイッチング素子３０６への金属ブロック体３１４の積層及びダイオード３０８への金属ブロック体３１６の積層は、金属ブロック体３１４，３１６が半導体素子３０６，３０８に対して第一方向Ｘ略中央に位置するように行われる。これらの金属ブロック体３１４と３１６とは、金属板３４，３６上に第二方向Ｙに並びつつ第一方向Ｘにオフセットすることなく第一方向Ｘの端部同士が揃うように配置される。
また、下アームパワーユニット３０４において、半導体スイッチング素子３１０とダイオード３１２とは金属板５４，５６上に第二方向Ｙに並んで配置されると共に、金属ブロック体３１４は半導体素子３１０に積層され、かつ、金属ブロック体３１６は半導体素子３１２に積層される。半導体スイッチング素子３１０への金属ブロック体３１４の積層及びダイオード３１２への金属ブロック体３１６の積層は、金属ブロック体３１４，３１６が半導体素子３１０，３１２に対して第一方向Ｘ略中央に位置するように行われる。これらの金属ブロック体３１４と３１６とは、金属板５４，５６上に第二方向Ｙに並びつつ第一方向Ｘにオフセットすることなく第一方向Ｘの端部同士が揃うように配置される。
金属板３６の接合面に形成される溝７０は、その接合面において、その半田４６，５２が設置される領域８０，８２の外周に沿うように形成され、かつ、半導体スイッチング素子３０６側の金属ブロック体３１４に対応する半田４６とダイオード３０８側の金属ブロック体３１６に対応する半田５２とを一つに纏めて囲うように環状・枠状に形成される。また、金属板５６の接合面に形成される溝７２は、その接合面において、その半田４６，５２が設置される領域８４，８６の外周に沿うように形成され、かつ、半導体スイッチング素子３１０側の金属ブロック体３１４に対応する半田４６とダイオード３１２側の金属ブロック体３１６に対応する半田５２とを一つに纏めて囲うように環状・枠状に形成される。
金属板３６上における金属ブロック体３１４を挟んで第一方向Ｘ両側にある溝７０間の距離と、金属ブロック体３１６を挟んで第一方向Ｘ両側にある溝７０間の距離と、は略同じである。また、金属板３６上における半田４６が設置される領域８０の第一方向Ｘの幅と、半田５２が設置される領域８２の第一方向Ｘの幅と、は略同一である。溝７０は、金属板３６の接合面において半田４６，５２全体を囲む略矩形状に形成され、かつ、金属板３６の半田４６，５２が設置される領域８０，８２の外周において連続的に繋がる環状溝である。
また、金属板５６上における金属ブロック体３１４を挟んで第一方向Ｘ両側にある溝７２間の距離と、金属ブロック体３１６を挟んで第一方向Ｘ両側にある溝７２間の距離と、は略同じである。また、金属板５６上における半田４６が設置される領域８４の第一方向Ｘの幅と、半田５２が設置される領域８６の第一方向Ｘの幅と、は略同一である。溝７２は、金属板５６の接合面において半田４６，５２全体を囲む略矩形状に形成され、かつ、金属板５６の半田４６，５２が設置される領域８４，８６の外周において連続的に繋がる環状溝である。
本実施例の半導体装置３００の構造において、上アームパワーユニット３０２の溝７０は、半導体スイッチング素子３０６側の半田４６及びダイオード３０８側の半田５２双方の広がりを防止する。また、下アームパワーユニット３０４の溝７２は、半導体スイッチング素子３１０側の半田４６及びダイオード３１２側の半田５２双方の広がりを防止する。かかる構造においても、金属板３６，５６の接合面上の半導体スイッチング素子３０６，３１０側の半田４６が設置される領域とダイオード３０８，３１２側の半田５２が設置される領域との間に、半田４６に対応する溝と半田５２に対応する溝とをそれぞれ別個独立して設けることは不要である。
このため、本実施例の半導体装置３００においても、上アームパワーユニット３０２の２種類の半導体素子３０６，３０８が第二方向Ｙに並んで配置される金属板３４，３６、及び、下アームパワーユニット３０４の２種類の半導体素子３１０，３１２が第二方向Ｙに並んで配置される金属板５４，５６の、第二方向Ｙにおけるサイズ幅を縮小することができ、金属板３４，３６，５４，５６の小型化・軽量化ひいては半導体装置３００自体の小型化・軽量化を図ることができる。
また、半導体装置３００の構造においては、上アームパワーユニット３０２の金属ブロック体３１４と金属板３６とを接合する半田４６として使用する半田箔のリール幅と、金属ブロック体３１６と金属板３６とを接合する半田５２として使用する半田箔のリール幅と、が略同じとなる。また、下アームパワーユニット２４についても同様に、金属ブロック体３１４と金属板５６とを接合する半田４６として使用する半田箔のリール幅と、金属ブロック体３１６と金属板５６とを接合する半田５２として使用する半田箔のリール幅と、が略同じとなる。
この点、本実施例の半導体装置３００においても、金属ブロック体３１４と金属板３６，５６との間に介在させる半田４６として取り付ける半田箔と、金属ブロック体３１６と金属板３６，５６との間に介在させる半田５２として取り付ける半田箔と、で同じものを使用することができるので、半導体装置３００において使用する半田箔の種類を削減することができる。
また、本実施例の半導体装置３００の構造においては、金属板３６，５６の溝７０，７２で囲まれた枠内で第二方向Ｙに並ぶ半導体スイッチング素子３０６，３１０側の半田４６とダイオード３０８，３１２側の半田５２との配置位置関係を、その溝７０，７２で囲まれた枠内で反転させることができる。すなわち、金属板３６，５６の継手部３６ａ，５６ａが設けられた第二方向Ｙ側に半導体スイッチング素子３０６，３１０及び半田４６を配置しかつ継手部３６ａ，５６ａが設けられていない第二方向Ｙ側にダイオード３０８，３１２及び半田５２を配置することが可能であり、また逆に、金属板３６，５６の継手部３６ａ，５６ａが設けられた第二方向Ｙ側にダイオード３０８，３１２及び半田５２を配置しかつ継手部３６ａ，５６ａが設けられていない第二方向Ｙ側に半導体スイッチング素子３０６，３１０及び半田４６を配置することが可能である。
このため、本実施例の半導体装置３００においても、上アームパワーユニット３０２に使用する金属板３６と下アームパワーユニット３０４に使用する金属板５６とを共通化することができ、同じ形状の金属板３６，５６に対して半導体スイッチング素子３０６，３１０とダイオード３０８，３１２との第二方向Ｙにおける配置順序を変えることで、上アームパワーユニット３０２及び下アームパワーユニット３０４の双方を構成することができる。このため、半導体装置３００において使用する部品（具体的には、金属板３６，５６）の種類を削減して一種類とすることができる。
尚、上記の第３実施例においては、半導体スイッチング素子３０６，３１０及びダイオード３０８，３１２が特許請求の範囲に記載した「半導体素子」に相当している。
ところで、上記の第３実施例においては、上アームパワーユニット３０２及び下アームパワーユニット３０４の金属ブロック体３１６が、略直方体形状に形成された金属ブロック体３１４の形状とは異なる形状に形成され、具体的には、断面凸状に形成される。しかし、本発明はこれに限定されるものではなく、金属ブロック体３１６は、ダイオード３０８，３１２側の半田４８が設置される部位の第一方向Ｘのサイズ幅がダイオード３０８，３１２の第一方向Ｘのサイズ幅に合わせて金属板３６，５６側の半田５２が設置される部位の第一方向Ｘのサイズ幅（すなわち、金属ブロック体３１４の第一方向Ｘのサイズ幅）よりも小さいものであればよく、例えば、図１５に示す如く、断面テーパ状に形成されてもよい。
また、上記の第１〜第３実施例においては、各アームパワーユニットそれぞれが２つの半導体素子を有するものとしたが、各アームパワーユニットそれぞれが３つ以上の半導体素子を有するものとしてもよい。また、各アームパワーユニットそれぞれが種類の異なる２つの半導体素子を有するものとしているが、種類が同じ半導体素子を有するものとしてもよい。例えば、２つの半導体スイッチング素子と１つのダイオードとを有するものとしてもよいし、逆に、１つの半導体スイッチング素子と２つのダイオードとを有するものとしてもよい。また、各アームパワーユニットそれぞれが有する種類の異なる２つの半導体素子として、半導体スイッチング素子及びダイオードを用いるものとしているが、他の組み合わせの半導体素子を用いるものとしてもよい。
また、上記の第１〜第３実施例においては、各アームパワーユニットの２種類の半導体素子の金属板３４，５４への接合がそれぞれ独立した別体の半田３８，４０を介して行われる。すなわち、同じ金属板３４，５４の接合面に２つの半導体素子を接合させる半田３８，４０が互いに別個独立したものである。また、２種類の半導体素子に対応する金属ブロック体の金属板３６，５６への接合がそれぞれ独立した別体の半田４６，５２を介して行われる。すなわち、同じ金属板３６，５６の接合面に２つの金属ブロック体を接合させる半田４６，５２が互いに別個独立したものである。しかし、本発明はこれに限定されるものではなく、上記の半田３８，４０が互いに一体化されたものであってもよく、また、上記の半田４６，５２が互いに一体化されたものであってもよい。
また、上記の第１〜第３実施例においては、各アームパワーユニットの２種類の半導体素子に対応して設けられた２つの金属ブロック体が互いに別個独立したものである。しかし、本発明はこれに限定されるものではなく、２種類の半導体素子に対応した２つの金属ブロック体が互いに一体化されたものであってもよい。
また、上記の第１〜第３実施例においては、金属板３６，５６の接合面に形成される溝７０，７２が、半田４６，５２が設置される領域８０，８２，８４，８６の外周に沿うように形成され、かつ、半導体スイッチング素子側の半田４６とダイオード側の半田５２とを一つに纏めて囲うように環状・枠状に形成されるものである。しかし、本発明はこれに限定されるものではなく、溝７０，７２は、上記の環状・枠状に形成される環状部７０ａ，７２ａを含んだうえで、図１６（Ａ）に示す如く、金属板３６，５６の接合面上の半導体スイッチング素子側の半田４６が設置される領域８０，８４とダイオード側の半田５２が設置される領域８２，８６との間において第一方向Ｘに延びる、両半田４６，５２が共に流れ込むことが可能な共通部７０ｂ，７２ｂを含むように形成されるものであってもよい。
また、上記の第１〜第３実施例においては、半導体スイッチング素子の第一方向Ｘのサイズ幅とダイオードの第一方向Ｘのサイズ幅とが略同じであるか或いは異なるかに関係なく、金属板３６，５６の接合面に形成される溝７０，７２が、半田４６，５２全体を囲む略矩形状に形成される環状溝である。しかし、本発明はこれに限定されるものではなく、半導体スイッチング素子の第一方向Ｘのサイズ幅とダイオードの第一方向Ｘのサイズ幅とが異なるときは、溝７０，７２の形状は、図１６（Ｂ）に示す如く、金属板３６，５６の接合面上において半導体スイッチング素子側のサイズ幅及びダイオード側のサイズ幅それぞれに合わせて凹凸を付けたものであってもよい。
また、上記の第１〜第３実施例においては、金属板３６，５６の接合面に形成される溝７０，７２が、金属板３６，５６の半田４６，５２が設置される領域８０，８２，８４，８６の外周において連続的に繋がるものである。しかし、本発明はこれに限定されるものではなく、溝７０，７２は、図１６（Ｃ）に示す如く、金属板３６，５６の半田４６，５２が設置される領域８０，８２，８４，８６の外周において断続的に繋がるものであってもよい。また、溝７０，７２が、金属板３６，５６の半田４６，５２が設置される領域８０，８２，８４，８６の外周において略環状に形成されつつ、その一部がカットされることで環状に繋がらないものであってもよい。
また、上記の第１〜第３実施例においては、各アームパワーユニットの２種類の半導体素子が、金属板３４，３６，５４，５６上に第二方向Ｙに並べて配置されつつ、第一方向Ｘにオフセットすることなく第一方向Ｘの端部同士が揃うように配置される。しかし、本発明はこれに限定されるものではなく、金属板３４，３６，５４，５６上に第二方向Ｙに並べて配置された２種類の半導体素子が、第一方向Ｘにオフセットして第一方向Ｘの端部がずれるように配置されるものであってもよい。かかる変形例において、溝７０，７２は、金属板３６，５６の接合面において、２種類の半導体素子の配置位置に合わせた位置に形成される。
また、上記の第１〜第３実施例においては、金属板３６，５６の接合面に形成される溝７０，７２が、半田４６，５２が設置される領域８０，８２，８４，８６の外周に沿うように形成される。この溝７０，７２は、金属板３６，５６の接合面において、半田４６，５２を介して接合される金属ブロック体４４，５０，３１４，３１６の外周端部の内側と外側とを跨ぐように形成されるものとしてもよいし（図６）、その金属ブロック体４４，５０，３１４，３１６の外周端部の外側に形成されるものとしてもよいし（図１７（Ａ））、また、その金属ブロック体４４，５０，３１４，３１６の外周端部の内側に形成されるものとしてもよい（図１７（Ｂ））。
２０ 半導体装置
２２，２０２，３０２ 上アームパワーユニット
２４，２０４，３０４ 下アームパワーユニット
２６，３０，２０６，２１０，３０６，３１０ 半導体スイッチング素子（半導体素子）
２８，３２，２０８，２１２，３０８，３１２ ダイオード（半導体素子）
３４，３６，５４，５６ 金属板
３８，４０，４２，４６，４８，５２ 半田
４４，５０ 金属ブロック体
７０，７２ 溝
７４ モールド樹脂
８０，８２，８４，８６ 領域

Claims (9)

  1. 対向して配置される第１及び第２の金属板と、
    それぞれ前記第１の金属板と前記第２の金属板との間に介在する複数の半導体素子と、
    前記第１の金属板と前記半導体素子との間に介在する金属ブロック体と、
    前記第１の金属板と前記金属ブロック体との間に介在し、該第１の金属板と該金属ブロック体とを接続する半田と、
    前記半導体素子及び前記金属ブロック体を前記第１の金属板と前記第２の金属板との間に封止するモールド樹脂と、を備え、
    前記第１の金属板の、前記金属ブロック体が前記半田を介して接続される面とは反対側の面が前記モールド樹脂から露出する半導体装置において、
    前記第１の金属板は、前記半田が設置される領域の外周に沿うように形成され、かつ、前記半田を一つに纏めて囲うように形成された溝を有することを特徴とする半導体装置。
  2. 前記溝は、略矩形状に形成される環状溝を含むことを特徴とする請求項１記載の半導体装置。
  3. 前記複数の半導体素子は、前記第１の金属板と前記第２の金属板との間において所定方向に並んで配置される２種類の半導体素子であり、
    前記第１の金属板における一方の前記半導体素子側の前記金属ブロック体に対応する前記半田が設置される第一領域の、前記所定方向に直交する直交方向の幅と、前記第１の金属板における他方の前記半導体素子側の前記金属ブロック体に対応する前記半田が設置される第二領域の、前記直交方向の幅と、が略同一であることを特徴とする請求項２記載の半導体装置。
  4. 一方の前記半導体素子の前記直交方向のサイズ幅と、他方の前記半導体素子の前記直交方向のサイズ幅と、が略同一であることを特徴とする請求項３記載の半導体装置。
  5. 一方の前記半導体素子側の前記金属ブロック体の、少なくとも前記半田が設置される部位の前記直交方向のサイズ幅と、他方の前記半導体素子側の前記金属ブロック体の、少なくとも前記半田が設置される部位の前記直交方向のサイズ幅と、が略同一であることを特徴とする請求項３記載の半導体装置。
  6. 一方の前記半導体素子の前記直交方向のサイズ幅と、他方の前記半導体素子の前記直交方向のサイズ幅と、が互いに異なり、
    一方の前記半導体素子側の前記金属ブロック体の形状と、他方の前記半導体素子側の前記金属ブロック体の形状と、が互いに異なることを特徴とする請求項５記載の半導体装置。
  7. 一方の前記半導体素子側の前記金属ブロック体の形状が略直方体形状であり、
    他方の前記半導体素子側の前記金属ブロック体の形状が断面テーパ形状であることを特徴とする請求項６記載の半導体装置。
  8. 前記第１の金属板と前記第２の金属板との間において一方の前記半導体素子と他方の前記半導体素子とが前記所定方向に互いに離間する距離は、少なくとも前記金属ブロック体の積層方向のサイズ幅よりも大きいことを特徴とする請求項５乃至７の何れか一項記載の半導体装置。
  9. 前記複数の半導体素子は、電力変換装置のアーム素子を構成する一つのパワートランジスタと該パワートランジスタに並列接続される一つの還流ダイオードとであることを特徴とする請求項１乃至８の何れか一項記載の半導体装置。
JP2013184472A 2013-09-05 2013-09-05 半導体装置 Active JP6114149B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2013184472A JP6114149B2 (ja) 2013-09-05 2013-09-05 半導体装置
US14/916,136 US20160225690A1 (en) 2013-09-05 2014-08-29 Semiconductor device
PCT/IB2014/001646 WO2015033197A2 (en) 2013-09-05 2014-08-29 Semiconductor device
CN201480048461.4A CN105518841B (zh) 2013-09-05 2014-08-29 具有共同围绕焊料黏结物以防止焊料散布的凹槽的半导体装置
TW103130400A TW201533857A (zh) 2013-09-05 2014-09-03 半導體裝置
US15/398,178 US9831160B2 (en) 2013-09-05 2017-01-04 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013184472A JP6114149B2 (ja) 2013-09-05 2013-09-05 半導体装置

Publications (2)

Publication Number Publication Date
JP2015053343A true JP2015053343A (ja) 2015-03-19
JP6114149B2 JP6114149B2 (ja) 2017-04-12

Family

ID=51795656

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013184472A Active JP6114149B2 (ja) 2013-09-05 2013-09-05 半導体装置

Country Status (5)

Country Link
US (2) US20160225690A1 (ja)
JP (1) JP6114149B2 (ja)
CN (1) CN105518841B (ja)
TW (1) TW201533857A (ja)
WO (1) WO2015033197A2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10103091B2 (en) 2017-03-09 2018-10-16 Toyota Jidosha Kabushiki Kaisha Semiconductor device
JP2019083297A (ja) * 2017-10-31 2019-05-30 トヨタ自動車株式会社 半導体装置
JP2019087669A (ja) * 2017-11-08 2019-06-06 トヨタ自動車株式会社 半導体装置
US10475727B2 (en) 2017-03-21 2019-11-12 Toyota Jidosha Kabushiki Kaisha Semiconductor device, manufacturing method for semiconductor device, and electrode plate
US10699997B2 (en) 2018-02-09 2020-06-30 Denso Corporation Semiconductor device
CN111630642A (zh) * 2018-01-30 2020-09-04 日立化成株式会社 半导体装置的制造方法及膜状粘接剂
WO2021220641A1 (ja) * 2020-05-01 2021-11-04 株式会社デンソー 半導体装置および電力変換装置
US11784105B2 (en) 2018-03-07 2023-10-10 Mitsubishi Electric Corporation Semiconductor device and power converter

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6350364B2 (ja) * 2015-04-01 2018-07-04 株式会社デンソー 接続構造体
JP7088094B2 (ja) * 2019-03-19 2022-06-21 株式会社デンソー 半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08195471A (ja) * 1995-01-17 1996-07-30 Hitachi Ltd モジュール型半導体装置
JP2006156606A (ja) * 2004-11-29 2006-06-15 Nippon Inter Electronics Corp 半導体装置の製造方法
JP2007103909A (ja) * 2005-09-12 2007-04-19 Denso Corp 半導体装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030001286A1 (en) * 2000-01-28 2003-01-02 Ryoichi Kajiwara Semiconductor package and flip chip bonding method therein
JP3934079B2 (ja) 2003-05-08 2007-06-20 株式会社ルネサステクノロジ 半導体装置
US20040262781A1 (en) * 2003-06-27 2004-12-30 Semiconductor Components Industries, Llc Method for forming an encapsulated device and structure
JP3905078B2 (ja) * 2003-12-08 2007-04-18 京セラ株式会社 発光装置
US7179683B2 (en) * 2004-08-25 2007-02-20 Intel Corporation Substrate grooves to reduce underfill fillet bridging
JP5467799B2 (ja) * 2009-05-14 2014-04-09 ルネサスエレクトロニクス株式会社 半導体装置
JP2011167049A (ja) * 2010-02-15 2011-08-25 Denso Corp 電力変換装置
JP5947537B2 (ja) * 2011-04-19 2016-07-06 トヨタ自動車株式会社 半導体装置及びその製造方法
US8466548B2 (en) * 2011-05-31 2013-06-18 Infineon Technologies Ag Semiconductor device including excess solder
KR20130012500A (ko) * 2011-07-25 2013-02-04 삼성전자주식회사 칩 패키지 구조물 및 그 제조 방법
JP2014093356A (ja) 2012-11-01 2014-05-19 Toyota Motor Corp 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08195471A (ja) * 1995-01-17 1996-07-30 Hitachi Ltd モジュール型半導体装置
JP2006156606A (ja) * 2004-11-29 2006-06-15 Nippon Inter Electronics Corp 半導体装置の製造方法
JP2007103909A (ja) * 2005-09-12 2007-04-19 Denso Corp 半導体装置

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10103091B2 (en) 2017-03-09 2018-10-16 Toyota Jidosha Kabushiki Kaisha Semiconductor device
US10475727B2 (en) 2017-03-21 2019-11-12 Toyota Jidosha Kabushiki Kaisha Semiconductor device, manufacturing method for semiconductor device, and electrode plate
JP2019083297A (ja) * 2017-10-31 2019-05-30 トヨタ自動車株式会社 半導体装置
JP2019087669A (ja) * 2017-11-08 2019-06-06 トヨタ自動車株式会社 半導体装置
CN111630642A (zh) * 2018-01-30 2020-09-04 日立化成株式会社 半导体装置的制造方法及膜状粘接剂
CN111630642B (zh) * 2018-01-30 2023-05-26 株式会社力森诺科 半导体装置的制造方法及膜状粘接剂
US10699997B2 (en) 2018-02-09 2020-06-30 Denso Corporation Semiconductor device
US11784105B2 (en) 2018-03-07 2023-10-10 Mitsubishi Electric Corporation Semiconductor device and power converter
WO2021220641A1 (ja) * 2020-05-01 2021-11-04 株式会社デンソー 半導体装置および電力変換装置
JP7452233B2 (ja) 2020-05-01 2024-03-19 株式会社デンソー 半導体装置および電力変換装置

Also Published As

Publication number Publication date
US20170117212A1 (en) 2017-04-27
JP6114149B2 (ja) 2017-04-12
US9831160B2 (en) 2017-11-28
CN105518841A (zh) 2016-04-20
CN105518841B (zh) 2018-09-25
TW201533857A (zh) 2015-09-01
US20160225690A1 (en) 2016-08-04
WO2015033197A2 (en) 2015-03-12
WO2015033197A3 (en) 2015-08-13

Similar Documents

Publication Publication Date Title
JP6114149B2 (ja) 半導体装置
EP3107120B1 (en) Power semiconductor module
US10002837B2 (en) Semiconductor device
JP4973059B2 (ja) 半導体装置及び電力変換装置
JP5017332B2 (ja) インバータ
JP6319137B2 (ja) 半導体装置及びその製造方法
EP3157053B1 (en) Power module
JP2007234690A (ja) パワー半導体モジュール
JP4349364B2 (ja) 半導体装置
JP5869285B2 (ja) 半導体装置
US11996344B2 (en) Semiconductor device
JP5409889B2 (ja) インバータ
JP4403166B2 (ja) パワーモジュールおよび電力変換装置
JP6919392B2 (ja) 半導体モジュール
JP2017028105A (ja) 半導体装置
JP5188602B2 (ja) インバータ
JP5676413B2 (ja) 電力用半導体装置
CN111354709B (zh) 半导体装置及其制造方法
US10847448B2 (en) Semiconductor device and method of manufacturing the same
JP4258391B2 (ja) 半導体装置
JP7069848B2 (ja) 半導体装置
JP5202685B2 (ja) インバータ
JP4952555B2 (ja) 半導体装置の製造方法
WO2022070741A1 (ja) 半導体装置
JP2023141693A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161213

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170203

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170221

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170316

R151 Written notification of patent or utility model registration

Ref document number: 6114149

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250