CN105518841B - 具有共同围绕焊料黏结物以防止焊料散布的凹槽的半导体装置 - Google Patents

具有共同围绕焊料黏结物以防止焊料散布的凹槽的半导体装置 Download PDF

Info

Publication number
CN105518841B
CN105518841B CN201480048461.4A CN201480048461A CN105518841B CN 105518841 B CN105518841 B CN 105518841B CN 201480048461 A CN201480048461 A CN 201480048461A CN 105518841 B CN105518841 B CN 105518841B
Authority
CN
China
Prior art keywords
metallic plate
metal derby
solder members
semiconductor element
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201480048461.4A
Other languages
English (en)
Other versions
CN105518841A (zh
Inventor
门口卓矢
平野敬洋
川岛崇功
奥村知巳
西畑雅由
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Toyota Motor Corp
Original Assignee
Denso Corp
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Toyota Motor Corp filed Critical Denso Corp
Publication of CN105518841A publication Critical patent/CN105518841A/zh
Application granted granted Critical
Publication of CN105518841B publication Critical patent/CN105518841B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting the layer connector during or after the bonding process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83439—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Rectifiers (AREA)
  • Power Conversion In General (AREA)
  • Inverter Devices (AREA)

Abstract

半导体装置包括：对置的第一和第二金属板；多个半导体元件，均介于第一和第二金属板之间；金属块，其介于第一金属板和每个半导体元件之间；焊料构件，其介于第一金属板和金属块之间且将第一金属板连接至金属块；和注塑树脂，其密封半导体元件和金属块。第一金属板的一面，其为金属块经由焊料构件连接至第一金属板的一面的对置侧，暴露于注塑树脂外。第一金属板具有沿着其中设置有焊料构件的区域外周形成的凹槽，凹槽共同围绕焊料构件以防止焊料构件在第一金属板的黏结面上散布。每个半导体元件可以是功率半导体开关元件如IGBT，其在转换电功率时进行开关操作，且每个半导体元件可以是为了在中断对应的一个半导体元件时循环电流所需的回流二极管。

Description

具有共同围绕焊料黏结物以防止焊料散布的凹槽的半导体 装置
技术领域
本发明涉及一种半导体装置，其包括：对置的第一和第二金属板；多个半导体元件，每个半导体元件介于第一金属板和第二金属板之间；金属块，每个金属块介于第一金属板和对应的一个半导体元件之间；焊料构件，每个焊料构件介于第一金属板以及对应的一个金属块之间并且将第一金属板连接至对应的一个金属块；以及注塑树脂，其将半导体元件和金属块密封在第一金属板和第二金属板之间，其中，第一金属板的一面，其为金属块经由焊料构件连接至第一金属板的一面的对置侧，暴露于注塑树脂外。
背景技术
存在一种公知的半导体装置，其包括：多个半导体元件，每个半导体元件介于两个对置的金属板之间(例如，见日本专利4702196)。在该半导体装置中，多个半导体元件并排布置在金属板上。这些多个半导体元件分别为：构成功率转换器的臂元件的功率晶体管(IGBT)、以及与功率晶体管并联连接的回流二极管，它们每个经由对应焊料构件以及对应金属块黏结至金属板。
用于上述半导体装置，存在一种金属板，在该金属板中凹槽形成在黏结面上，金属块黏结至黏结面(在下文中，称为带凹槽的金属板)。凹槽允许多余焊料流动至其中并且防止焊料散布。每个凹槽沿着其中设置有对应焊料构件的区域的外周形成在带凹槽的金属板的黏结面上，并且分别对应于布置在金属板上的金属块形成。用于金属块的每个凹槽以环形形状形成在带凹槽的金属板的黏结面上，以便具有设计成用于对应金属块的尺寸的尺寸。
但是，在上述半导体装置中，需要提供分别对应于金属块形成在金属板上的凹槽，因此需要在金属块之间提供一定的间隔，使得相应的金属块的凹槽在金属板的表面上不彼此重叠。这导致在尤其是多个金属块并排布置(也即，在该方向上多个半导体元件并排布置)的金属板方向上尺寸增加，结果存在半导体装置本身的尺寸增加的问题。
发明内容
本发明提供了一种半导体装置，其能够减小每个金属板的尺寸，多个半导体元件或者金属块并排布置在所述每个金属板上。
本发明的方案提供了一种半导体装置。半导体装置包括：对置的第一和第二金属板；多个半导体元件，每个半导体元件介于第一金属板和第二金属板之间；金属块，其介于第一金属板和每个半导体元件之间；焊料构件，其介于第一金属板和金属块之间并且连接第一金属板至金属块；以及注塑树脂，其将半导体元件和金属块密封在第一金属板和第二金属板之间。第一金属板的一面，其为金属块经由焊料构件连接至第一金属板的一面的对置侧，暴露于注塑树脂外。第一金属板具有沿着其中设置有焊料构件的区域的外周形成的凹槽，凹槽共同围绕焊料构件。
根据本发明的方案，能够减小每个金属板的尺寸，多个半导体元件或者金属块并排布置在所述每个金属板上。
附图说明
以下将参考附图描述本发明的示范实施例特征、优势以及技术及工业重要性，其中类似标记指代相似元件，并且其中：
图1是根据本发明第一实施例的半导体装置的总体立体图；
图2是图1示出的半导体装置的平面示意图；
图3是根据第一实施例的半导体装置的相关部分的构造的平面布置图；
图4是沿着图3中的线IVA-IVA或者线IVB-IVB截取的根据第一实施例的半导体装置的截面图；
图5是示出了根据第一实施例的半导体装置的金属板的黏结面的视图；
图6是根据第一实施例的半导体装置的相关部分的放大截面图；
图7A和图7B是示出了根据第一实施例的半导体装置的组装的程序的一部分的视图；
图8A和图8B是用于图示出根据第一实施例的半导体装置的有利效应的视图；
图9A至图9C是用于图示出相比于根据第一实施例的半导体装置，根据比较实施例的半导体装置的特性的视图；
图10A至图10C是用于图示出根据第一实施例的半导体装置的特性的视图；
图11是根据本发明的第二实施例的半导体装置的相关部分的构造的平面布置图；
图12A和图12B是分别沿着图11中的线XIIA-XIIA和线XIIB-XIIB截取的根据第二实施例的半导体装置的截面图；
图13是根据本发明的第三实施例的半导体装置的相关部分的构造的平面布置图；
图14A和图14B是分别沿着图13中的线XIVA-XIVA和线XIVB-XIVB截取的根据第三实施例的半导体装置的截面图；
图15是根据本发明的替换实施例的半导体装置的相关部分的截面图；
图16A至图16C是分别示出了根据本发明的替换实施例的半导体装置的金属板的黏结面的视图；以及
图17A和图17B是根据本发明的替换实施例的半导体装置的相关部分的放大截面图。
具体实施方式
在下文中，将参考附图描述根据本发明的半导体装置的示例实施例。
图1示出了根据本发明第一实施例的半导体装置20的总体立体图。图2示出了图1中所示的半导体装置20的平面示意图。
根据本实施例的半导体装置20是功率半导体模块，其安装在例如混合动力车辆、电动车辆等上，并且使用在功率转换器(诸如转换电功率的逆变器)中。半导体装置20具有模制结构，在该模制结构中，布置在功率转换器上侧和下侧的臂元件彼此一体化，并且半导体装置20具有双侧冷却结构，在该双侧冷却结构中，合并的半导体元件的热从顶面和底面辐射。
半导体装置20包括上臂功率单元22和下臂功率单元24。上臂功率单元22构成连接至高电位电源的上臂。下臂功率单元24构成连接至低电位电源的下臂。上臂功率单元22和下臂功率单元24沿第一方向X并排布置。上臂功率单元22包括两个不同类型的半导体元件26、28。下臂功率单元24包括两个不同类型的半导体元件30、32。每个半导体元件26至32由形成为薄的矩形形状的半导体芯片形成。
每个半导体元件26、30是功率半导体开关元件，诸如绝缘栅双极晶体管(IGBT)，其在转换电功率时进行开关操作。每个半导体元件28、32是为了在中断对应的一个半导体元件26、30时循环电流所需的回流二极管。在下文中，在适当处，半导体元件26、30分别称为半导体开关元件26、30，以及半导体元件28、32分别称为二极管28、32。
上臂功率单元22包括单个半导体开关元件26和单个二极管28作为两个半导体元件26、28。半导体开关元件26和二极管28彼此并联连接。在第一方向X上半导体开关元件26(其是半导体芯片)的宽度大致相同于在第一方向X上二极管28(其是半导体芯片)的宽度。
下臂功率单元24包括单个半导体开关元件30和单个二极管32作为两个半导体元件30、32。半导体开关元件30和二极管32彼此并联连接。在第一方向X上半导体开关元件30(其是半导体芯片)的宽度大致相同于在第一方向X上二极管32(其是半导体芯片)的宽度。
半导体开关元件26和半导体开关元件30彼此串联连接在高电位电源和低电位电源之间。二极管28和二极管32彼此串联连接在高电位电源和低电位电源之间。
每个半导体开关元件26、30具有集电极、发射极以及栅电极。在每个半导体开关元件26、30中，集电极形成在半导体芯片的一面上，而发射极和栅电极形成在半导体芯片的另一面上。此外，在每个二极管28、32中，阴极形成在半导体芯片的一面上，阳极形成在半导体芯片的另一面上。
图3示出了根据本实施例的半导体装置20的每个上臂功率单元22和下臂功率单元24的相关部分的构造的平面布置图。图4示出了沿着图3中的线IVA-IVA或者线IVB-IVB截取的根据本实施例的上臂功率单元22的截面图。在图4中，当沿着线IVB-IVB截取时附图标记示出于括号中。根据本实施例的下臂功率单元24也具有类似于图4中所示截面的截面。图5是示出了根据本实施例的上臂功率单元22的金属板的黏结面以及下臂功率单元24的金属板的黏结面的视图。图6示出了根据本实施例的每个上臂功率单元22和下臂功率单元24的相关部分的放大截面图。
上臂功率单元22包括一对对置的金属板34、36。每个金属板34、36是形成为平面形状的引线框架。金属板34、36是由金属(诸如铜、镍以及铝)形成的电导体。金属板34、36的表面可以用银、金等电镀。金属板34、36分别设置在每个半导体开关元件26和二极管28的两个面上。也即，半导体开关元件26和二极管28均介于一对金属板34、36之间，并且被两个金属板34、36夹住。
上臂功率单元22的半导体开关元件26和二极管28在面内方向(具体地，垂直于第一方向X的第二方向Y)上以间隔S1并排放置在金属板34、36(具体地，其冲模垫)上。每个金属板34、36具有的面积大于半导体元件26、28(其是半导体芯片)的尺寸(面积)的总和。
为了确保每个半导体元件26、28的散热，每个金属板34、36上半导体开关元件26和二极管28之间的间隔S1的尺寸(长度)仅需要被设定为必要的最小距离。具体地，间隔S1的尺寸被设定为以便至少大于在第三方向Z上每个金属块44、50(稍后描述)的高度。利用该结构，相比于热传递至半导体元件28、26中的另一个的情形，从半导体元件26或者半导体元件28生成的热易于经由金属块44、50传递至金属板34、36，然后易于从金属板34、36的辐射面释放至外部。因此，确保了半导体元件26、28的散热。
半导体开关元件26的一面和二极管28的一面面向金属板34。半导体开关元件26的一面经由焊料构件38黏结至金属板34。二极管28的一面经由焊料构件40黏结至金属板34。
焊料构件38、40由导电构件制成，诸如锡。半导体开关元件26的集电极经由焊料构件38电热连接至金属板34。二极管28的阴极经由焊料构件40电热连接至金属板34。连接至高电位电源的高电位连接终端P连接至金属板34。高电位电源的电压经由高电位连接终端P施加至金属板34。在下文中，金属板34称为高电位金属板34。
另一方面，半导体开关元件26的另一面和二极管28的另一面面向金属板36。半导体开关元件26的另一面经由焊料构件42、金属块44以及焊料构件46黏结至金属板36。二极管28的另一面经由焊料构件48、金属块50以及焊料构件52黏结至金属板36。
金属块44具有的尺寸设计成用于半导体开关元件26的尺寸，并且形成为大致矩形平行六面体形状。金属块50具有的尺寸设计成用于二极管28的尺寸，并且形成为大致矩形平行六面体形状。半导体开关元件26和二极管28在第一方向X上具有大致相同宽度，因此金属块44、50在第一方向X上具有大致相同宽度。
焊料构件42、46、48、52由导电构件制成，诸如锡。金属块44、50由导电金属制成，诸如铜，并且在垂直于第一方向X和第二方向Y的层压方向(第三方向)Z上具有厚度。金属块44、50在第三方向Z上具有大致相同高度。半导体开关元件26的发射极经由焊料构件42、46和金属块44电热连接至金属板36。二极管28的阳极经由焊料构件48、52和金属块50电热连接至金属板36。输出终端O连接至金属板36。输出终端O经由金属板54(稍后描述)连接至负荷等。在下文中，金属板36称为输出金属板36。
下臂功率单元24具有的结构相似于图3和图4示出的上臂功率单元22的结构。下臂功率单元24包括一对对置的金属板54、56。每个金属板54、56是形成为平面形状的引线框架。金属板54、56是由金属(诸如铜、镍以及铝)形成的电导体。
金属板54、56的表面可以用银、金等电镀。金属板54、56可以由与金属板34、36相同的金属形成。金属板54、56中的至少一个(例如，仅金属板54)可以在与金属板34或者金属板36(例如，仅金属板34)一体形成之后被切割。金属板54、56分别设置在每个半导体开关元件30和二极管32的两个面上。也即，半导体开关元件30和二极管32均介于一对金属板54、56之间，并且被金属板54、56夹住。
下臂功率单元24的半导体开关元件30和二极管32在面内方向(具体地，第二方向Y)上以间隔S2并排放置在金属板54、56(具体地，其冲模垫)上。每个金属板54、56具有的面积大于半导体元件30、32(其是半导体芯片)的尺寸(面积)的总和。
在每个金属板54、56上半导体开关元件30和二极管32之间的间隔S2的尺寸(长度)大致与上述间隔S1的尺寸相同，并且为了确保每个半导体元件30、32的散热仅需要被设定为必要的最小距离。利用该结构，相比于热传递至半导体元件32、30中的另一个的情形，从半导体元件30或者半导体元件32生成的热易于经由金属块44、50传递至金属板54、56，然后易于从金属板54、56的辐射面释放至外部。因此，确保了半导体元件30、32的散热。
因为下臂功率单元24具有的构造类似于上臂功率单元22构造，所以在下文中，类似附图标记指代与上臂功率单元22的部件相同的下臂功率单元24的部件。
半导体开关元件30的一面和二极管32的一面面向金属板54。半导体开关元件30的一面经由焊料构件38黏结至金属板54。二极管32的一面经由焊料构件40黏结至金属板54。半导体开关元件30的集电极经由焊料构件38电热连接至金属板54。二极管32的阴极经由焊料构件40电热连接至金属板54。输出终端O连接至金属板54。输出终端O连接至负荷等。在下文中，金属板54称为输出金属板54。
另一方面，半导体开关元件30的另一面和二极管32的另一面面向金属板56。半导体开关元件30的另一面经由焊料构件42、金属块44和焊料构件46黏结至金属板56。二极管32的另一面经由焊料构件48、金属块50和焊料构件52黏结至金属板56。
半导体开关元件30的发射极经由焊料构件42、46和金属块44电热连接至金属板56。二极管32的阳极经由焊料构件48、52和金属块50电热连接至金属板56。连接至低电位电源的低电位连接终端N连接至金属板56。低电位电源的电压经由低电位连接终端N施加至金属板56。在下文中，金属板56称为低电位金属板56。
在半导体装置20中，上臂功率单元22和下臂功率单元24形成为，使得上臂功率单元22的高电位金属板34和下臂功率单元24的输出金属板54在第一方向X上经由间隔S3彼此面对，而上臂功率单元22的输出金属板36和下臂功率单元24的低电位金属板56在第一方向X上经由间隔S3彼此面对。在该方案中，上臂功率单元22的高电位金属板34和下臂功率单元24的输出金属板54位于大致相同水平面上，上臂功率单元22的输出金属板36和下臂功率单元24的低电位金属板56位于大致相同水平面上。
上臂功率单元22的半导体开关元件26的栅电极经由对应的一个信号线60连接至一个控制终端62。下臂功率单元24的半导体开关元件30的栅电极经由对应的一个信号线64连接至一个控制终端66。信号线60、64是由例如，铝、铜、等制成的黏结线。
高电位连接终端P、低电位连接终端N和输出终端O设置成以便在第二方向Y上从每个上臂功率单元22和下臂功率单元24的端部(例如，从邻近在第二方向Y上并排布置的两种类型半导体元件26、28的二极管28以及邻近在第二方向Y上并排布置的两种类型半导体元件30、32的二极管32的外端部)向外突出。控制终端62、66设置成以便从横越第二方向Y的端部、从设置上臂功率单元22和下臂功率单元24的高电位连接终端P、低电位连接终端N和输出终端O的端部向外突出。
主要由微计算机形成的电子控制单元(ECU)连接至控制终端62、66。控制信号从ECU经由对应控制终端62和对应信号线60供给至半导体开关元件26的栅电极，控制信号从ECU经由对应控制终端66和对应信号线64供给至半导体开关元件30的栅电极。仅较少电流流经的每个控制终端62、66的面积(尺寸)可以小于较大电流能够流经的每个高电位连接终端P、低电位连接终端N和输出终端O的面积(尺寸)。
在上臂功率单元22中，半导体开关元件26和二极管28夹在在第三方向Z上彼此面对的高电位金属板34和输出金属板36之间。在下臂功率单元24中，半导体开关元件30和二极管32夹在在第三方向Z上彼此面对的输出金属板54和低电位金属板56之间。每个上臂功率单元22和下臂功率单元24在第三方向Z上具有预定厚度。臂功率单元22、24的厚度在第三方向Z上大致相同。
在上臂功率单元22中，凹槽70设置在金属板36上。也即，金属板36具有凹槽70。凹槽70仅设置在金属板36上，金属板36不同于金属板34，半导体元件26、28经由对应焊料构件38、40直接黏结至金属板34。半导体元件26、28经由对应焊料构件42、48、对应金属块44、50和对应焊料构件46、52黏结至金属板36(也即，金属块44、50经由对应焊料构件46、52连接至金属板36)。凹槽70是防止焊料构件46、52在金属板36的黏结面上散布的凹槽，金属块44、50经由对应焊料构件46、52连接至金属板36(也即，设置焊料构件46、52)。
凹槽70沿着区域80、82(图5中被虚线围绕的区域)的外围形成，在该区域中焊料构件46、52设置在金属板36的黏结面上，金属块44、50被连接至该面，并且凹槽70形成为环形和框架形状以便共同围绕对应于半导体开关元件26侧的金属块44的焊料构件46和对应于二极管28侧的金属块50的焊料构件52。
也即，凹槽70形成为一体地连接沿着区域80的外周设置的凹槽和沿着区域82的外周设置的凹槽，在区域80中设置有对应于半导体开关元件26侧的金属块44的焊料构件46，在区域82中设置有对应于二极管28侧的金属块50的焊料构件52。但是，没有凹槽形成在区域80和区域82之间的边界部分处。
因为金属块44、50在第一方向X上具有大致相同宽度，所以在第一方向X上金属块44两侧的凹槽70的部分之间在金属板36上的距离大致相同于在第一方向X上金属块50两侧的凹槽70的部分之间在金属板36上的距离。在第一方向X上金属板36上的区域80的宽度大致相同于在第一方向X上金属板36上的区域82的宽度。焊料构件46设置在区域80中。焊料构件52设置在区域82中。凹槽70是环形凹槽，其形成为大致矩形形状，在金属板36的黏结面上共同围绕焊料构件46、52，并且在金属板36的分别设置焊料构件46、52的区域80、82周围是连续的。凹槽70在金属板36上的深度和宽度设定为这种程度：使得允许预定量的焊料构件46、52的焊料流入其中。
在下臂功率单元24中，凹槽72设置在金属板56上。也即，金属板56具有凹槽72。凹槽72仅设置在金属板56上，金属板56不同于金属板54，半导体元件30、32经由对应焊料构件38、40直接黏结至金属板54。半导体元件30、32经由对应焊料构件42、48、对应金属块44、50和对应焊料构件46、52黏结至金属板56(也即，金属块44、50经由对应焊料构件46、52连接至金属板56)。凹槽72是防止焊料构件46、52在金属板56的黏结面上散布的凹槽，金属块44、50经由对应焊料构件46、52连接至金属板56(也即，设置焊料构件46、52)。
凹槽72沿着区域84、86(图5中被虚线围绕的区域)的外围形成，在该区域中焊料构件46、52设置在金属板56的黏结面上，金属块44、50被连接至该面，并且凹槽72形成为环形和框架形状以便共同围绕对应于半导体开关元件30侧的金属块44的焊料构件46和对应于二极管32侧的金属块50的焊料构件52。
也即，凹槽72形成为一体地连接沿着区域84的外周设置的凹槽和沿着区域86的外周设置的凹槽，在区域84中设置有对应于半导体开关元件30侧的金属块44的焊料构件46，在区域86中设置有对应于二极管32侧的金属块50的焊料构件52。但是，没有凹槽形成在区域84和区域86之间的边界部分处。
因为金属块44、50在第一方向X上具有大致相同宽度，所以在第一方向X上金属块44两侧的凹槽72的部分之间在金属板56上的距离大致相同于在第一方向X上金属块50两侧的凹槽72的部分之间在金属板56上的距离。在第一方向X上金属板56上的区域84的宽度大致相同于在第一方向X上金属板56上的区域86的宽度。焊料构件46设置在区域84中。焊料构件52设置在区域86中。凹槽72是环形凹槽，其形成为大致矩形形状，在金属板56的黏结面上共同围绕焊料构件46、52，并且在金属板56的分别设置焊料构件46、52的区域84、86周围是连续的。凹槽72在金属板56上的深度和宽度设定为这种程度：使得允许预定量的焊料构件46、52的焊料流入其中。
在上臂功率单元22中，半导体开关元件26和二极管28在第二方向Y上以间隔S1并排布置在金属板34、36之间。在下臂功率单元24中，半导体开关元件30和二极管32在第二方向Y上以间隔S2并排布置在金属板54、56之间。上臂功率单元22和下臂功率单元24并排布置在垂直于第二方向Y和第三方向Z的第一方向X上。
上臂功率单元22和下臂功率单元24布置成使得半导体开关元件26、30在第一方向X上彼此面对而且二极管28、32在第一方向X上彼此面对，并且布置成其间有间隔S3。例如，为了确保每个半导体元件26、28、30、32的散热，间隔S3的尺寸(长度)仅需要设定为必要的最小距离。
上臂功率单元22的输出金属板36具有在第一方向X上在端部处朝向下臂功率单元24突出的接头部36a。下臂功率单元24的输出金属板54具有在第一方向X上在端部处朝向上臂功率单元22突出的接头部54a。上臂功率单元22的输出金属板36和下臂功率单元24的输出金属板54彼此连接，使得接头部36a、54a彼此接触。
下臂功率单元24的低电位金属板56具有在第一方向X上在端部处朝向上臂功率单元22突出的接头部56a。接头部56a设置成使得当在第三方向Z上观看时，在第二方向Y上从输出金属板54的接头部54a偏移并且在第二方向Y上从上臂功率单元22的输出金属板36的接头部36a偏移。下臂功率单元24的低电位金属板56的接头部56a接触并且连接至从低电位连接终端N延伸的突出部分Na。
半导体装置20具有模制结构，在该模制结构中，在第一方向X上并排布置的上臂功率单元22和下臂功率单元24被一体地树脂密封。半导体装置20包括注塑树脂74，注塑树脂74一体地树脂密封上臂功率单元22和下臂功率单元24。注塑树脂74将半导体元件26、28和上臂功率单元22的金属块44、50密封在金属板34、36之间，并且将半导体元件30、32和下臂功率单元24的金属块44、50密封在金属板54、56之间。
注塑树脂74由诸如环氧树脂等制成。上述树脂密封是通过将熔化的注塑树脂74倾注入收纳上臂功率单元22和下臂功率单元24的模具而执行。将熔化的注塑树脂74倾注入模具是从两个功率单元22、24的设置有控制终端62、66的那侧(即，设置有分别将控制终端62、66与半导体开关元件26、30的栅电极连接的信号线60、64的那侧)的第一方向X上的大致中心附近在第二方向Y上执行的。
通过注塑树脂74执行树脂密封，使得包含高电位连接终端P、低电位连接终端N、输出终端O和控制终端62、66中每个的一部分。因此，高电位连接终端P、低电位连接终端N、输出终端O和控制终端62、66中每个的一部分暴露，以便从半导体装置20的主体侧(被注塑树脂74围绕的一侧)向外突出。
通过使用注塑树脂74执行树脂密封，使得在黏结至金属块44、50的黏结面的对置侧上的金属板34、36、54、56的每个面(散热面)暴露至外侧。因此，在黏结至金属块44、50的黏结面的对置侧上的金属板34、36、54、56的每个散热面暴露至外侧。散热器等附着在接近黏结至金属块44、50的黏结面的对置侧上的金属板34、36、54、56的每个散热面处。因此，上臂功率单元22和下臂功率单元24均从上和下两面得到冷却。金属板34、36、54、56的功能为散热板，其从上臂功率单元22和下臂功率单元24散热。
图7A和图7B是示出了根据本实施例组装半导体装置20的程序的一部分的视图。图7A示出了在组装金属板36、56之前的状态。图7B示出了在组装金属板36、56之后的状态。
在根据本实施例组装半导体装置20时，起初，如图7A所示，半导体元件26、28经由焊料构件38、40安装在上臂功率单元22的高电位金属板34的黏结面上，金属块44、50被层压并且经由焊料构件42、48安装在半导体元件26、28上。如图7A所示，半导体元件30、32经由焊料构件38、40安装在下臂功率单元24的输出金属板54的黏结面上，金属块44、50被层压并且经由焊料构件42、48安装在半导体元件30、32上。
高电位金属板34和输出金属板54可以事先一体地形成，半导体元件26、28、30、32和金属块44、50可以安装在高电位金属板34和输出金属板54上，然后正如稍后将描述的通过注塑树脂74被树脂密封。在完成树脂密封之后，将高电位金属板34联接至输出金属板54的多余部分可以被切割而分离。
在第一方向X上半导体开关元件26和二极管28具有大致相同宽度。在安装时，半导体开关元件26和二极管28在第二方向Y上并排布置在高电位金属板34上，半导体开关元件26和二极管28的在第一方向X上的端部彼此对准。半导体开关元件30和二极管32在第一方向X上具有大致相同宽度。在安装时，半导体开关元件30和二极管32在第二方向Y上并排布置在输出金属板54上，半导体开关元件30和二极管32的在第一方向X上的端部彼此对准。如上所述金属块44、50在第一方向X上具有大致相同宽度。在安装时，金属块44、50在第二方向Y上并排布置，金属块44、50的在第一方向X上的端部彼此对准。
也即，半导体开关元件26在第一方向X上的位置和二极管28在第一方向X上的位置大致彼此一致，在第一方向X上在高电位金属板34上无任何偏移。半导体开关元件30在第一方向X上的位置和二极管32在第一方向X上的位置大致彼此一致，在第一方向X上在输出金属板54上无任何偏移。金属块44在第一方向X上的位置和金属块50在第一方向X上的位置大致彼此一致，在第一方向X上在高电位金属板34和输出金属板54中的每个上无任何偏移。
如上所述当半导体元件26、28和金属块44、50安装在高电位金属板34上时，信号线60随后黏结至半导体开关元件26，然后，如图7B所示，输出金属板36被层压并且经由焊料构件46、52安装在金属块44、50上。当半导体元件30、32和金属块44、50已经安装在输出金属板54上时，信号线64随后黏结至半导体开关元件30，然后，如图7B所示，低电位金属板56被层压并且经由焊料构件46、52安装在金属块44、50上。
将输出金属板36安装在上臂功率单元22中以及将低电位金属板56安装在下臂功率单元24中是如下执行的。将构成焊料构件46、52的焊料箔附着至金属块44、50的表面，金属板36、56被层压在金属块44、50上，使得每个凹槽70、72共同环绕对应焊料构件46、52，将焊料箔熔化以黏结金属块44、50至金属板36、56。
如上所述当信号线60、64被黏结并且输出金属板36和低电位金属板56被安装时，上臂功率单元22的结构和下臂功率单元24的结构随后被按压同时被收纳在模具中，然后注塑树脂74被倾注入模具。因而，上臂功率单元22和下臂功率单元24通过注塑树脂74被树脂密封。在树脂密封之后，注塑树脂74的一部分和每个金属板34、36、54、56的一部分被切割。因而，金属板34、36、54、56的散热面暴露至外侧。
在本实施例中，半导体装置20通过组装以下列方式被制造。半导体开关元件26和二极管28通过注塑树脂74被密封在上臂功率单元22的金属板34、36之间。半导体开关元件30和二极管32通过注塑树脂74被密封在下臂功率单元24的金属板54、56之间。然后，这些上臂功率单元22和下臂功率单元24通过注塑树脂74一体化。
在半导体装置20的上述结构中，当通过将附着至金属块44、50的表面的焊料箔熔化为焊料构件46、52，金属块44、50黏结至金属板36、56的同时按压在模具内，金属块44、50和金属板36、56之间多余量的焊料构件46、52的焊料从其间的区域径向朝向外侧溢出。当多余量的焊料构件46、52的焊料朝向径向外侧溢出时，焊料构件46、52的焊料流入形成在金属板36、56的黏结面上的凹槽70、72。焊料构件46、52的焊料流入金属板36、56的凹槽70、72，停留在凹槽70、72中。因此，当凹槽70、72形成在金属板36、56的黏结面上时，能够防止焊料构件46、52的焊料散布在金属板36、56的面内方向上。
当上臂功率单元22和下臂功率单元24每个的高度在层压方向Z上降低时，从金属块44、50和金属板36、56之间溢出的焊料构件46、52的焊料的量朝向径向外侧增加，所以流入凹槽70、72的焊料构件46、52的焊料的量增加。在该方案中，即便当事先确定金属块44、50和金属板36、56之间的焊料构件46、52的焊料的量时，也能够通过调节从金属块44、50和金属板36、56之间溢出至凹槽70、72的焊料构件46、52的焊料的量，来调节上臂功率单元22和下臂功率单元24每个在层压方向Z上的高度。
因而，利用金属板36、56的凹槽70、72，能够吸收上臂功率单元22和下臂功率单元24每个在层压方向Z上的高度的容差变化。为半导体元件26至32提供允许用于吸收容差变化的多余焊料流入其中的凹槽是有难度的，因为会发生不便，例如，由于焊料构件42、48的焊料的卷绕，焊料构件42、48黏附至半导体元件26至32的表面。
图8A和图8B是用于图示出根据本实施例的半导体装置20的有利效应的视图。图8A是示出了根据比较实施例的半导体装置100的金属板102的黏结面的视图，比较实施例是与根据本实施例的半导体装置20相比较。图8B是示出了根据本实施例的半导体装置20的每个金属板36、56的黏结面的视图。
在根据本实施例的半导体装置20的结构中，形成在金属板36的黏结面上的凹槽70沿着其中设置有焊料构件46、52的区域80、82的外围形成在黏结面上，以便共同围绕半导体开关元件26侧的焊料构件46和二极管28侧的焊料构件52，并且形成在金属板56的黏结面上的凹槽72沿着其中设置有焊料构件46、52的区域84、86的外围形成在黏结面上，以便共同围绕半导体开关元件30侧的焊料构件46和二极管32侧的焊料构件52(见图8B)。上臂功率单元22的凹槽70防止半导体开关元件26侧的焊料构件46和二极管28侧的焊料构件52散布。下臂功率单元24的凹槽72防止半导体开关元件30侧的焊料构件46和二极管32侧的焊料构件52散布。
利用上述结构，不同于图8A示出的根据比较实施例的半导体装置100的结构(在该结构中，用于防止焊料构件46、52散布的凹槽104、106形成在金属板102上，分别用于与半导体开关元件26和二极管28或者半导体开关元件30和二极管32对应的金属块44、50)，对应于焊料构件46的凹槽和对应于焊料构件52的凹槽不需要单独地设置在：在金属板36的黏结面上设置有半导体开关元件26侧的焊料构件46的区域和设置有二极管28侧的焊料构件52的区域之间；或者在金属板56的黏结面上设置有半导体开关元件30侧的焊料构件46的区域和设置有二极管32侧的焊料构件52的区域之间。
在该方案中，在半导体装置20中，在确定在第二方向Y上并排放置在上臂功率单元22的金属板34、36上的半导体开关元件26和二极管28之间的间隔S1的尺寸时，不同于根据比较实施例的半导体装置100，不需要考虑凹槽104、106的宽度，并且间隔S1的尺寸设定为用于确保每个半导体元件26、28的散热的必要的最小距离就足够了。这也适用于下臂功率单元24的半导体开关元件30和二极管32之间的间隔S2的尺寸。
因此，与根据比较实施例的半导体装置100相比，利用根据本实施例的半导体装置20，能够减小每个金属板34、36在第二方向Y上的宽度，每个金属板34、36上的上臂功率单元22的两种类型的半导体元件26、28在第二方向Y上并排布置，并且能够减小每个金属板54、56在第二方向Y上的宽度，每个金属板54、56上的下臂功率单元24的两种类型的半导体元件30、32在第二方向Y上并排布置。在该方案中，能够减小每个金属板34、36、54、56的尺寸和重量，其结果是，能够减小半导体装置20本身的尺寸和重量。
在根据本实施例的半导体装置20的结构中，上臂功率单元22的半导体开关元件26在第一方向X上的宽度大致相同于上臂功率单元22的二极管28在第一方向X上的宽度。下臂功率单元24的半导体开关元件30在第一方向X上的宽度大致相同于下臂功率单元24的二极管32在第一方向X上的宽度。在上述结构中，在上臂功率单元22中用作将金属板34黏结至半导体开关元件26的焊料构件38的焊料箔的卷筒宽度大致相同于用作将金属板34黏结至二极管28的焊料构件40的焊料箔的卷筒宽度。类似地，在下臂功率单元24中用作将金属板54黏结至半导体开关元件30的焊料构件38的焊料箔的卷筒宽度大致相同于用作将金属板54黏结至二极管32的焊料构件40的焊料箔的卷筒宽度。
在该方案中，在半导体装置20中，能够使用相同材料用于焊料箔，附着的焊料箔作为分别介于半导体开关元件26、30和金属板34、54之间的焊料构件38；以及附着的焊料箔作为分别介于二极管28、32和金属板34、54之间的焊料构件40。因此，能够减少使用在半导体装置20中的焊料箔的类型的数量。
此外，在上臂功率单元22和下臂功率单元24任何一个中，金属块44、50在第一方向X上的宽度大致相同。在上述结构中，在上臂功率单元22中用作将半导体开关元件26黏结至金属块44的焊料构件42的焊料箔的卷筒宽度大致相同于用作将二极管28黏结至金属块50的焊料构件48的焊料箔的卷筒宽度。在上臂功率单元22中用作将金属块44黏结至金属板36的焊料构件46的焊料箔的卷筒宽度大致相同于用作将金属块50黏结至金属板36的焊料构件52的焊料箔的卷筒宽度。
类似地，在下臂功率单元24中，用作将半导体开关元件30黏结至金属块44的焊料构件42的焊料箔的卷筒宽度大致相同于用作将二极管32黏结至金属块50的焊料构件48的焊料箔的卷筒宽度，并且用作将金属块44黏结至金属板56的焊料构件46的焊料箔的卷筒宽度大致相同于用作将金属块50黏结至金属板56的焊料构件52的焊料箔的卷筒宽度。
在该方案中，在半导体装置20中，能够使用相同材料用于焊料箔，附着的焊料箔作为分别介于半导体开关元件26、30和金属块44之间的焊料构件42；以及附着的焊料箔作为分别介于二极管28、32和金属块50之间的焊料构件48。因此，能够减少使用在半导体装置20中的焊料箔的类型的数量。能够使用相同材料用于焊料箔，附着的焊料箔作为分别介于金属块44和金属板36、56之间的焊料构件46；以及附着的焊料箔作为分别介于金属块50和金属板36、56之间的焊料构件52。因此，能够减少使用在半导体装置20中的焊料箔的类型的数量。
根据本实施例的半导体装置20具有一体化的模制结构，在该结构中上臂功率单元22和下臂功率单元24在第一方向X上并排安装。设置在上臂功率单元22的金属板36上的凹槽70形成为大致矩形形状，以便共同围绕对应于半导体开关元件26侧的金属块44的焊料构件46和对应于二极管28侧的金属块50的焊料构件52。设置在下臂功率单元24的金属板56上的凹槽72形成为大致矩形形状，以便共同围绕对应于半导体开关元件30侧的金属块44的焊料构件46和对应于二极管32侧的金属块50的焊料构件52。
在上述结构中，不同于图8A示出的根据比较实施例的半导体装置100的结构(在该结构中，凹槽104、106形成在金属板102上，分别对应于与半导体开关元件26和二极管28或者半导体开关元件30和二极管32对应的金属块44、50)，在第二方向Y上并排布置在被金属板36的凹槽70围绕的框架内的与半导体开关元件26侧的金属块44对应的焊料构件46和与二极管28侧的金属块50对应的焊料构件52之间的布置位置关系、或者在第二方向Y上并排布置在被金属板56的凹槽72围绕的框架内的与半导体开关元件30侧的金属块44对应的焊料构件46和与二极管32侧的金属块50对应的焊料构件52之间的布置位置关系，允许在由对应的一个凹槽70、72围绕的框架内颠倒。
也即，半导体开关元件26和焊料构件46可以布置在金属板36上的在第二方向Y上设置接头部36a的一侧处，二极管28和焊料构件52可以布置在第二方向Y上不设置接头部36a的一侧处，或者半导体开关元件30和焊料构件46可以布置在金属板56上的在第二方向Y上设置接头部56a的一侧处，二极管32和焊料构件52可以布置在第二方向Y上不设置接头部56a的一侧处。可替换地，二极管28和焊料构件52可以布置在金属板36上的在第二方向Y上设置接头部36a的一侧处，半导体开关元件26和焊料构件46可以布置在第二方向Y上不设置接头部36a的一侧处，或者二极管32和焊料构件52可以布置在金属板56上的在第二方向Y上设置接头部56a的一侧处，半导体开关元件30和焊料构件46可以布置在第二方向Y上不设置接头部56a的一侧处。
在这方案中，在根据比较实施例的半导体装置中100中，两个凹槽104、106在用于布置两种类型半导体元件26、28的上臂功率单元22的金属板102上布置的方位与两个凹槽104、106在用于安装两种类型半导体元件30、32的下臂功率单元24的金属板102上布置的方位在第二方向Y上倒置。因此，难以使用相同构件用于上臂功率单元22侧的金属板102和下臂功率单元24侧的金属板102。
与此相反，在根据本实施例的半导体装置20中，能够共用用于上臂功率单元22的金属板36和用于下臂功率单元24的金属板56，以及能够通过改变在具有相同形状的金属板36、56上在第二方向Y上的半导体开关元件26和二极管28的布置顺序以及半导体开关元件30和二极管32的布置顺序，来构成上臂功率单元22和下臂功率单元24。因此，能够将使用在半导体装置20中的部件(具体地，金属板36、56)的类型减少为一个类型部件。
图9A至图9C是用于图示出根据比较实施例的半导体装置110的特性的视图，比较实施例是与根据本实施例的半导体装置20相比较。图10A至图10C是用于图示出根据本实施例的半导体装置20的特性的视图。图9A示出了在半导体装置中在金属板上的半导体元件的布置图。图10A示出了在半导体装置中在金属板上半导体元件的布置图。图9B示出了图9A中所示的半导体装置的截面图。图10B示出了图10A中所示的半导体装置的截面图。图9C是示出了在半导体装置中基于图9B所示的截面位置的剪切应力的视图。图10C是示出了在半导体装置中基于图10B所示的截面位置的剪切应力的视图。
在根据本实施例的半导体装置20的结构中，上臂功率单元22的半导体开关元件26和二极管28在第一方向X上具有大致相同宽度，并且在第二方向Y上并排布置在金属板34、36上，使得在第一方向X上的端部彼此对准。下臂功率单元24的半导体开关元件30和二极管32在第一方向X上具有大致相同宽度，并且在第二方向Y上并排布置在金属板54、56上，使得在第一方向X上的端部彼此对准。
在根据比较实施例的半导体装置110中，如图9A所示，其中在第一方向X上每个半导体开关元件26、30的宽度不同于在第一方向X上对应一个二极管28、32的宽度。半导体开关元件26和二极管28或者半导体开关元件30和二极管32在第二方向Y上并排布置在一对金属板112、114上，同时在第一方向X上的端部不彼此对准。利用上述结构，取决于在半导体装置110中在第一方向X上的位置，在第二方向Y上并排布置的半导体开关元件26和二极管28或者半导体开关元件30和二极管32在第二方向Y上彼此面对，或者半导体开关元件26和二极管28或者半导体开关元件30和二极管32不彼此面对。
在半导体开关元件26和二极管28或者半导体开关元件30和二极管32在第二方向Y上不彼此面对的部分，当与面对的部分比较时，在注塑树脂74和金属板112或金属板114之间的接触面处剪切应力的方向改变的点远离半导体开关元件26或者半导体开关元件30在第二方向Y上的端部(见图9B和图9C)。因此，在根据比较实施例的半导体装置110中，在从金属板112或者金属板114剥落注塑树脂74时的进展距离延伸，所以剥落变得易于进展。
相反，在根据本实施例的半导体装置20的结构中，不存在半导体开关元件26和二极管28或者半导体开关元件30和二极管32在第二方向Y上不彼此面对的部分，所以半导体开关元件26和二极管28或者半导体开关元件30和二极管32在第二方向Y上彼此面对。利用上述构造，在注塑树脂74和每个金属板34、36、54、56之间的接触面处剪切应力的方向改变的点大致是对应的一个半导体开关元件26、30在第二方向Y上的端部和对应的一个二极管28、32在第二方向Y上的端部之间的中心。在该情况下，半导体开关元件26和二极管28之间在第二方向Y上的间隔S1处的剪切应力或者半导体开关元件30和二极管32之间在第二方向Y上的间隔S2处的剪切应力在第二方向Y上相对于间隔S1或者间隔S2的大致中心平衡。
因此，与根据比较实施例的半导体装置110相比，利用根据本实施例的半导体装置20，减小了从每个金属板34、36、54、56剥落注塑树脂74时的进展距离，因此能够减小在注塑树脂74接触金属板34、36、54、56的接触面处的剪切应力，并且能够抑制剥落进展。
在上述第一实施例中，半导体开关元件26、30和二极管28、32可以视为根据本发明的方案的“半导体元件”，上臂功率单元22的一对金属板34、36中的一个以及下臂功率单元24的一对金属板54、56中的一个可以视为根据本发明的方案的“第一金属板”，上臂功率单元22的金属板34、36中的另一个和下臂功率单元24的金属板54、56中的另一个可以视为根据本发明的方案的“第二金属板”，区域80、82、84、86可以视为根据本发明的方案的“区域”，第二方向Y可以视为根据本发明的方案的“预定方向”，第一方向X可以视为根据本发明的方案的“垂直方向”。
图11是根据本发明第二实施例半导体装置200的每个上臂功率单元202和下臂功率单元204的相关部分的构造的平面布置图。图12A和图12B是沿着图11中的线XIIA-XIIA和线XIIB-XIIB截取的根据本实施例的上臂功率单元202的截面图。图12A示出了沿着线XIIA-XIIA截取的截面图。图12B示出了沿着线XIIB-XIIB截取的截面图。在图11、图12A和图12B中，类似附图标记指代与上述第一实施例中使用的那些附图标记相同的部件，省略或者简化对其的描述。
根据本实施例的半导体装置200包括上臂功率单元202和下臂功率单元204。上臂功率单元202构成连接至高电位电源的上臂。下臂功率单元204构成连接至低电位电源的下臂。上臂功率单元202包括两个不同类型的半导体元件206、208。下臂功率单元204包括两个不同类型的半导体元件210、212。
半导体元件206、208、210、212均由形成为薄的矩形形状的半导体芯片形成，并且除了它们的宽度之外，分别具有与根据上述第一实施例的半导体元件26、28、30、32相同的构造以及功能。除了半导体元件206、208、210、212的宽度、与宽度关联的焊料构件的尺寸等之外，上臂功率单元202和下臂功率单元204分别具有与根据第一实施例的上臂功率单元22和下臂功率单元24相同的构造以及功能。
在第一方向X上半导体开关元件206的宽度不同于在第一方向X上二极管208的宽度。在第一方向X上半导体开关元件210的宽度不同于在第一方向X上二极管212的宽度。具体地，在第一方向X上二极管208的宽度大于在第一方向X上半导体开关元件206的宽度，在第一方向X上二极管212的宽度大于在第一方向X上半导体开关元件210的宽度。另一方面，在每个上臂功率单元202和下臂功率单元204中，金属块44、50形成为大致矩形平行六面体形状，并且金属块44、50在第一方向X上具有大致相同宽度。
在上臂功率单元202中，半导体开关元件206和二极管208在第二方向Y上并排布置在金属板34、36上，并且金属块44、50分别被层压在半导体元件206、208上。金属块44被层压在半导体开关元件206上，使得在第一方向X上金属块44相对于半导体元件206位于大致中心处。金属块50被层压在二极管208上，使得在第一方向X上金属块50相对于半导体元件208位于大致中心处。这些金属块44、50在第二方向Y上并排布置在金属板34、36上，使得在第一方向X上的端部彼此对准而在第一方向X上无任何偏移。
在下臂功率单元204中，半导体开关元件210和二极管212在第二方向Y上并排布置在金属板54、56上，并且金属块44、50分别被层压在半导体元件210、212上。金属块44被层压在半导体开关元件210上，使得在第一方向X上金属块44相对于半导体元件210位于大致中心处。金属块50被层压在二极管212上，使得在第一方向X上金属块50相对于半导体元件212位于大致中心处。这些金属块44、50在第二方向Y上并排布置在金属板54、56上，使得在第一方向X上的端部对准而在第一方向X上无任何偏移。
形成在金属板36的黏结面上的凹槽70沿着其中设置有焊料构件46、52的区域80、82的外围形成在黏结面上，并且形成为环形和框架形状，以便共同围绕对应于半导体开关元件206侧的金属块44的焊料构件46和对应于二极管208侧的金属块50的焊料构件52。形成在金属板56的黏结面上的凹槽72沿着其中设置有焊料构件46、52的区域84、86的外围形成在黏结面上，并且形成为环形和框架形状，以便共同围绕对应于半导体开关元件210侧的金属块44的焊料构件46和对应于二极管212侧的金属块50的焊料构件52。
金属块44两侧的凹槽70的部分之间在金属板36上沿第一方向X的距离大致相同于金属块50两侧的凹槽70的部分之间在金属板36上沿第一方向X的距离。在第一方向X上金属板36上的区域80的宽度大致相同于在第一方向X上金属板36上的区域82的宽度。焊料构件46设置在区域80中。焊料构件52设置在区域82中。凹槽70是环形凹槽，其形成为大致矩形形状，在金属板36的黏结面上共同围绕焊料构件46、52，以及在金属板36的分别设置焊料构件46、52的区域80、82周围是连续的。
金属块44两侧的凹槽72的部分之间在金属板56上沿第一方向X的距离大致相同于金属块50两侧的凹槽72的部分之间在金属板56上沿第一方向X的距离。在第一方向X上金属板56上的区域84的宽度大致相同于在第一方向X上金属板56上的区域86的宽度。焊料构件46设置在区域84中。焊料构件52设置在区域86中。凹槽72是环形凹槽，其形成为大致矩形形状，共同围绕金属板56的黏结面上的焊料构件46、52，以及在金属板56的分别设置焊料构件46、52的区域84、86周围是连续的。
在根据本实施例的半导体装置200的结构中，上臂功率单元202的凹槽70防止半导体开关元件206侧的焊料构件46和二极管208侧的焊料构件52散布。下臂功率单元204的凹槽72防止半导体开关元件210侧的焊料构件46和二极管212侧的焊料构件52散布。同样利用上述构造，对应于焊料构件46的凹槽和对应于焊料构件52的凹槽不需要为：在金属板36的黏结面上的设置有半导体开关元件206侧的焊料构件46的区域和设置有二极管208侧的焊料构件52的区域，或者在金属板56的黏结面上的设置有半导体开关元件210侧的焊料构件46的区域和设置有二极管212侧的焊料构件52的区域，单独地设置。
因此，同样利用根据本实施例的半导体装置200，能够减小每个金属板34、36在第二方向Y上的宽度，在每个金属板34、36上的上臂功率单元202的两种类型的半导体元件206、208在第二方向Y上并排布置，并且能够减小每个金属板54、56在第二方向Y上的宽度，在每个金属板54、56上的下臂功率单元204的两种类型的半导体元件210、212在第二方向Y上并排布置。因此，能够减小每个金属板34、36、54、56的尺寸和重量，并进一步地，能够减小半导体装置200本身的尺寸和重量。
在半导体装置200的结构中，在上臂功率单元202中用作将半导体开关元件206黏结至金属块44的焊料构件42的焊料箔的卷筒宽度大致相同于用作将二极管208黏结至金属块50的焊料构件48的焊料箔的卷筒宽度。在上臂功率单元202中用作将金属块44黏结至金属板36的焊料构件46的焊料箔的卷筒宽度大致相同于用作将金属块50黏结至金属板36的焊料构件52的焊料箔的卷筒宽度。
类似地，在下臂功率单元204中，用作将半导体开关元件210黏结至金属块44的焊料构件42的焊料箔的卷筒宽度大致相同于用作将二极管212黏结至金属块50的焊料构件48的焊料箔的卷筒宽度，并且用作将金属块44黏结至金属板56的焊料构件46的焊料箔的卷筒宽度大致相同于用作将金属块50黏结至金属板56的焊料构件52的焊料箔的卷筒宽度。
在该方案中，在半导体装置200中，能够使用相同材料用于焊料箔，附着的焊料箔作为分别介于半导体开关元件206、210和金属块44之间的焊料构件42；以及附着的焊料箔作为分别介于二极管208、212和金属块50之间的焊料构件48。因此，能够减少使用在半导体装置200中的焊料箔的类型的数量。能够使用相同材料用于焊料箔，附着的焊料箔作为分别介于金属块44和金属板36、56之间的焊料构件46；以及附着的焊料箔作为分别介于金属块50和金属板36、56之间的焊料构件52。因此，能够减少使用在半导体装置200中的焊料箔的类型的数量。
利用根据本实施例的半导体装置200的结构，在第二方向Y上并排布置在被金属板36的凹槽70围绕的框架内的半导体开关元件206侧的焊料构件46和二极管208侧的焊料构件52之间的布置位置关系，或者在第二方向Y上并排布置在被金属板56的凹槽72围绕的框架内的半导体开关元件210侧的焊料构件46和二极管212侧的焊料构件52之间的布置位置关系，允许在由对应的一个凹槽70、72围绕的框架内颠倒。也即，半导体开关元件206和焊料构件46可以布置在金属板36上的在第二方向Y上设置接头部36a的一侧处，二极管208和焊料构件52可以布置在第二方向Y上不设置接头部36a的一侧处，或者半导体开关元件210和焊料构件46可以布置在金属板56上的在第二方向Y上设置接头部56a的一侧处，二极管212和焊料构件52可以布置在第二方向Y上不设置接头部56a的一侧处。可替换地，二极管208和焊料构件52可以布置在金属板36上的在第二方向Y上设置接头部36a的一侧处，半导体开关元件206和焊料构件46可以布置在第二方向Y上不设置接头部36a的一侧处，或者二极管212和焊料构件52可以布置在金属板56上的在第二方向Y上设置接头部56a的一侧处，半导体开关元件210和焊料构件46可以布置在第二方向Y上不设置接头部56a的一侧处。
因此，同样利用根据本实施例的半导体装置200，能够共用用于上臂功率单元202的金属板36和用于下臂功率单元204的金属板56，以及能够通过改变在具有相同形状的金属板36、56上在第二方向Y上的半导体开关元件206和二极管208的布置顺序以及半导体开关元件210和二极管212的布置顺序，来构成上臂功率单元202和下臂功率单元204。因此，能够将使用在半导体装置200中的部件(具体地，金属板36、56)的类型减少为仅一个类型部件。
在上述第二实施例中，半导体开关元件206、210和二极管208、212可以视为根据本发明的方案的“半导体元件”。
图13是根据本发明第三实施例的半导体装置300的上臂功率单元302和下臂功率单元304的相关部分的构造的平面布置图。图14A和图14B是沿着图13中线XIVA-XIVA和线XIVB-XIVB截取的根据本实施例的上臂功率单元302的截面图。图14A示出了沿着线XIVA-XIVA截取的截面图。图14B示出了沿着线XIVB-XIVB截取的截面图。在图13、图14A和图14B中，类似附图标记指代与使用在上述第一实施例中的那些部件相同的部件，省略或者简化对其的描述。
根据本实施例的半导体装置300包括上臂功率单元302和下臂功率单元304。上臂功率单元302构成连接至高电位电源的上臂。下臂功率单元304构成连接至低电位电源的下臂。上臂功率单元302包括两个不同类型的半导体元件306、308。下臂功率单元304包括两个不同类型的半导体元件310、312。
半导体元件306、308、310、312均由形成为薄的矩形形状的半导体芯片形成，并且除了它们的宽度之外，分别具有与根据上述第一实施例的半导体元件26、28、30、32相同的构造以及功能。除了半导体元件306、308、310、312的宽度、与宽度关联的焊料构件的尺寸等之外，上臂功率单元302和下臂功率单元304分别具有与根据第一实施例的上臂功率单元22和下臂功率单元24相同的构造以及功能。
在第一方向X上半导体开关元件306的宽度不同于在第一方向X上二极管308的宽度。在第一方向X上半导体开关元件310的宽度不同于在第一方向X上二极管312的宽度。具体地，在第一方向X上二极管308的宽度小于在第一方向X上半导体开关元件306的宽度，并且在第一方向X上二极管312的宽度小于在第一方向X上半导体开关元件310的宽度。
在上臂功率单元302中，半导体开关元件306的一面经由焊料构件38黏结至金属板34。二极管308的一面经由焊料构件40黏结至金属板34。半导体开关元件306的另一面经由焊料构件42、金属块314和焊料构件46黏结至金属板36。二极管308的另一面经由焊料构件48、金属块316和焊料构件52黏结至金属板36。
在下臂功率单元304中，半导体开关元件310的一面经由焊料构件38黏结至金属板54。二极管312的一面经由焊料构件40黏结至金属板54。半导体开关元件310的另一面经由焊料构件42、金属块314和焊料构件46黏结至金属板56。二极管312的另一面经由焊料构件48，金属块316和焊料构件52黏结至金属板36。
金属块314具有的尺寸设计成用于半导体开关元件306或者半导体开关元件310的尺寸，以及如图14A所示形成为大致矩形平行六面体形状。金属块316具有的尺寸设计成用于二极管308或者二极管312的尺寸，但是金属块316形成为不同于金属块314的形状的形状。
也即，金属块314的形状不同于金属块316的形状。金属块314的形状是大致矩形平行六面体形状，而金属块316的形状为如图14B所示的在截面中突出的形状。金属块316的形成如下。在第一方向X上设置有金属板36侧的焊料构件52的部分的宽度大致相同于在第一方向X上金属块314的宽度，在第一方向X上设置有金属板56侧焊料构件52的部分的宽度大致相同于在第一方向X上金属块314的宽度。另一方面，在第一方向X上设置有二极管308侧焊料构件48的部分的宽度设计成用于在第一方向X上二极管308的宽度，以及小于在第一方向X上设置有金属板36侧焊料构件52的部分的宽度(也即，在第一方向X上金属块314的宽度)，在第一方向X上设置有二极管312侧焊料构件48的部分的宽度设计成用于在第一方向X上二极管312的宽度，以及小于在第一方向X上设置有金属板56侧焊料构件52的部分的宽度(也即，在第一方向X上金属块314的宽度)。
在该方案中，在上臂功率单元302中，在第一方向X上金属块314的宽度大致相同于在第一方向X上金属块316的设置有金属板36侧焊料构件52的部分的宽度。在下臂功率单元304中，在第一方向X上金属块314的宽度大致相同于在第一方向X上金属块316的设置有金属板56侧焊料构件52的部分的宽度。
在上臂功率单元302中，半导体开关元件306和二极管308在第二方向Y上并排布置在金属板34、36上，金属块314被层压在半导体元件306上，金属块316被层压在半导体元件308上。金属块314被层压在半导体开关元件306上，使得在第一方向X上金属块314相对于半导体元件306位于大致中心处。金属块316被层压在二极管308上，使得在第一方向X上金属块316相对于半导体元件308位于大致中心处。这些金属块314、316在第二方向Y上并排布置在金属板34、36上，使得在第一方向X上的端部彼此对准而在第一方向X上无任何偏移。
在下臂功率单元304中，半导体开关元件310和二极管312在第二方向Y上并排布置在金属板54、56上，金属块314被层压在半导体元件310上，金属块316被层压在半导体元件312上。金属块314被层压在半导体开关元件310上，使得在第一方向X上金属块314相对于半导体元件310位于大致中心处。金属块316被层压在二极管312上，使得在第一方向X上金属块316相对于半导体元件312位于大致中心处。这些金属块314、316在第二方向Y上并排布置在金属板54、56上，使得在第一方向X上的端部彼此对准而在第一方向X上无任何偏移。
形成在金属板36的黏结面上的凹槽70沿着其中设置有焊料构件46、52的区域80、82的外围形成在黏结面上，以及形成为环形和框架形状，以便共同围绕对应于半导体开关元件306侧的金属块314的焊料构件46和对应于二极管308侧的金属块316的焊料构件52。形成在金属板56的黏结面上的凹槽72沿着其中设置有焊料构件46、52的区域84、86的外围形成在黏结面上，以及形成为环形和框架形状，以便共同围绕对应于半导体开关元件310侧的金属块314的焊料构件46和对应于二极管312侧的金属块316的焊料构件52。
金属块314两侧的凹槽70的部分之间在金属板36上沿第一方向X的距离大致相同于金属块316两侧的凹槽70的部分之间在金属板36上沿第一方向X的距离。在第一方向X上金属板36上的区域80的宽度大致相同于在第一方向X上金属板36上的区域82的宽度。焊料构件46设置在区域80中。焊料构件52设置在区域82中。凹槽70是环形凹槽，其形成为大致矩形形状，在金属板36的黏结面上共同围绕焊料构件46、52，以及在金属板36的分别设置焊料构件46、52的区域80、82周围是连续的。
金属块314两侧的凹槽72的部分之间在金属板56上沿第一方向X的距离大致相同于金属块316两侧的凹槽72的部分之间在金属板56上沿第一方向X的距离。在第一方向X上金属板56上的区域84的宽度大致相同于在第一方向X上金属板56上的区域86的宽度。焊料构件46设置在区域84中。焊料构件52设置在区域86中。凹槽72是环形凹槽，其形成为大致矩形形状，在金属板56的黏结面上共同围绕焊料构件46、52，以及在金属板56的分别设置焊料构件46、52的区域84、86周围是连续的。
在根据本实施例的半导体装置300的结构中，上臂功率单元302的凹槽70防止半导体开关元件306侧的焊料构件46和二极管308侧的焊料构件52的散布。下臂功率单元304的凹槽72防止半导体开关元件310侧的焊料构件46和二极管312侧的焊料构件52的散布。同样利用上述构造，对应于焊料构件46的凹槽和对应于焊料构件52的凹槽不需要为：在金属板36的黏结面上的设置有半导体开关元件306侧的焊料构件46的区域和设置有二极管308侧的焊料构件52的区域，或者在金属板56的黏结面上的设置有半导体开关元件310侧的焊料构件46的区域和设置有二极管312侧的焊料构件52的区域，单独地设置。
因此，同样利用根据本实施例的半导体装置300，能够减小每个金属板34、36在第二方向Y上的宽度，在每个金属板34、36上的上臂功率单元302的两种类型的半导体元件306、308在第二方向Y上并排布置，并且能够减小每个金属板54、56在第二方向Y上的宽度，在每个金属板54、56上的下臂功率单元304的两种类型的半导体元件310、312在第二方向Y上并排布置。因此，能够减小每个金属板34、36、54、56的尺寸和重量，并进一步地，能够减小半导体装置300本身的尺寸和重量。
在半导体装置300的结构中，在上臂功率单元302中用作将金属块314黏结至金属板36的焊料构件46的焊料箔的卷筒宽度大致相同于用作将金属块316黏结至金属板36的焊料构件52的焊料箔的卷筒宽度。类似地，在下臂功率单元304中，用作将金属块314黏结至金属板56的焊料构件46的焊料箔的卷筒宽度大致相同于用作将金属块316黏结至金属板56的焊料构件52的焊料箔的卷筒宽度。
在该方案中，同样利用根据本实施例的半导体装置300，能够使用相同材料用于焊料箔，附着的焊料箔作为分别介于金属块314和金属板36、56之间的焊料构件46；以及附着的焊料箔作为分别介于金属块316和金属板36、56之间的焊料构件52。因此，能够减少使用在半导体装置300中的焊料箔的类型的数量。
利用根据本实施例的半导体装置300的结构，在第二方向Y上并排布置在被金属板36的凹槽70围绕的框架内的半导体开关元件306侧的焊料构件46和二极管308侧的焊料构件52之间的布置位置关系，或者在第二方向Y上并排布置在被金属板56的凹槽72围绕的框架内的半导体开关元件310侧的焊料构件46和二极管312侧的焊料构件52之间的布置位置关系，允许在由对应的一个凹槽70、72围绕的框架内颠倒。也即，半导体开关元件306和焊料构件46可以布置在金属板36上的在第二方向Y上设置接头部36a的一侧处，二极管308和焊料构件52可以布置在第二方向Y上不设置接头部36a的一侧处，或者半导体开关元件310和焊料构件46可以布置在金属板56上的在第二方向Y上设置接头部56a的一侧处，二极管312和焊料构件52可以布置在第二方向Y上不设置接头部56a的一侧处。可替换地，二极管308和焊料构件52可以布置在金属板36上的在第二方向Y上设置接头部36a的一侧处，半导体开关元件306和焊料构件46可以布置在第二方向Y上不设置接头部36a的一侧处，或者二极管312和焊料构件52可以布置在金属板56上的在第二方向Y上设置接头部56a的一侧处，半导体开关元件310和焊料构件46可以布置在第二方向Y上不设置接头部56a的一侧处。
因此，同样利用根据本实施例的半导体装置300，能够共用用于上臂功率单元302的金属板36和用于下臂功率单元304的金属板56，以及能够通过改变在具有相同形状的金属板36、56上在第二方向Y上的半导体开关元件306和二极管308的布置顺序以及半导体开关元件310和二极管312的布置顺序，来构成上臂功率单元302和下臂功率单元304。因此，能够将使用在半导体装置300中的部件(具体地，金属板36、56)的类型减少为仅一个类型部件。
在上述第三实施例中，半导体开关元件306、310和二极管308、312可以视为根据本发明的方案的“半导体元件”。
附带提及，在上述第三实施例中，每个上臂功率单元302和下臂功率单元304的金属块316的形状形成为不同于金属块314的形状，金属块314形成为大致矩形平行六面体形状，金属块316具体地形成为在截面中突出的形状。但是，本发明并不限于该形状。金属块316仅需要形成为，使得在第一方向X上设置有二极管308侧的焊料构件48或者二极管312侧的焊料构件48的部分的宽度小于在第一方向X上设置有金属板36侧的焊料构件52或者金属板56侧的焊料构件52(设计成用于二极管308或者二极管312在第一方向X上的宽度)的部分的宽度(也即，在第一方向X上金属块314的宽度)，以及可以形成为例如图15所示的在截面上为锥形形状。
在上述第一至第三实施例中，每个臂功率单元包括两个半导体元件。取而代之，每个臂功率单元可以包括三个以上半导体元件。每个臂功率单元包括两个不同类型的半导体元件。取而代之，每个臂功率单元可以包括相同类型的半导体元件。例如，每个臂功率单元可以包括两个半导体开关元件和单个二极管。相反，每个臂功率单元可以包括单个半导体开关元件和两个二极管。半导体开关元件和二极管用作每个臂功率单元的两个不同类型的半导体元件。取而代之，半导体元件的另一组合可以用作每个臂功率单元的两个不同类型的半导体元件。
在上述第一至第三实施例中，每个臂功率单元的两种类型的半导体元件经由独立的分离的焊料构件38、40黏结至每个金属板34、54。也即，分别将两个半导体元件黏结至相同金属板34或者金属板54的黏结面的焊料构件38、40是彼此分离以及独立的。对应于两种类型半导体元件的金属块经由独立的分离的焊料构件46、52黏结至每个金属板36、56。也即，将两个金属块黏结至每个相同金属板36、56的黏结面的焊料构件46、52是彼此分离以及独立的。本发明并不限于该构造。上述焊料构件38、40可以彼此一体化，或者上述焊料构件46、52可以彼此一体化。
在上述第一至第三实施例中，对应于每个臂功率单元的两种类型半导体元件所设置的两个金属块是彼此分离以及独立的。本发明并不限于该构造。对应于两种类型半导体元件的两个金属块可以彼此一体化。
在上述第一至第三实施例中，形成在金属板36的黏结面上的凹槽70沿着其中设置有焊料构件46、52的区域80、82的外围形成，形成在金属板56的黏结面上的凹槽72沿着其中设置有焊料构件46、52的区域84、86的外围形成，凹槽70形成为环形和框架形状，以便共同围绕半导体开关元件侧的焊料构件46和二极管侧的焊料构件52，凹槽72形成为环形和框架形状，以便共同围绕半导体开关元件侧的焊料构件46和二极管侧的焊料构件52。本发明并不限于该构造。凹槽70可以形成以便包括形成为环形和框架形状的环形部70a，如图16A所示，在第一方向X上在金属板36的黏结面上延伸在设置有半导体开关元件侧的焊料构件46的区域80和设置有二极管侧的焊料构件52的区域82之间，并且包括允许焊料构件46、52流入其中的共用部70b。凹槽72可以形成以便包括形成为环形和框架形状的环形部72a，如图16A所示，在第一方向X上在金属板56的黏结面上延伸在设置有半导体开关元件侧的焊料构件46的区域84和设置有二极管侧的焊料构件52的区域86之间，并且包括允许焊料构件46、52流入其中的共用部72b。
在上述第一至第三实施例中，无论在第一方向X上半导体开关元件的宽度是否大致相同于或者不同于在第一方向X上二极管的宽度，形成在金属板36的黏结面上的凹槽70是形成为大致矩形形状的共同围绕焊料构件46、52的环形凹槽，形成在金属板56的黏结面上的凹槽72是形成为大致矩形形状的共同围绕焊料构件46、52的环形凹槽。本发明并不限于该构造。当在第一方向X上半导体开关元件的宽度不同于在第一方向X上二极管的宽度时，如图16B所示，凹槽70的形状可以具有凹处或者突起以便设计成用于在金属板36的黏结面上每个半导体开关元件一侧的宽度和二极管一侧的宽度，凹槽72的形状可以具有凹处或者突起以便设计成用于在金属板56的黏结面上每个半导体开关元件一侧的宽度和二极管一侧的宽度。
在上述第一至第三实施例中，形成在金属板36的黏结面上的凹槽70在其中设置有焊料构件46、52的金属板36的区域80、82的外围是连续的，形成在金属板56的黏结面上的凹槽72在其中设置有焊料构件46、52的金属板56的区域84、86的外围是连续的。本发明并不限于该构造。如图16C所示，凹槽70可以在其中设置有焊料构件46、52的金属板36的区域80、82的外围是间歇性连续的，凹槽72可以在其中设置有焊料构件46、52的金属板56的区域84、86的外围是间歇性连续的。在其中设置有焊料构件46、52的金属板36的区域80、82的外围，凹槽70可以形成为大致环形形状，并且可以是部分被切割的不连续的环形形状。在其中设置有焊料构件46、52的金属板56的区域84、86的外围，凹槽72可以形成为大致环形形状，并且可以是部分被切割的不连续的环形形状。
在上述第一至第三实施例中，上臂功率单元的两种类型的半导体元件在第二方向Y上并排布置在金属板34、36上，并且布置成使得在第一方向X上的端部彼此对准而在第一方向X上无任何偏移，下臂功率单元的两种类型的半导体元件在第二方向Y上并排布置在金属板54、56上，并且布置成使得在第一方向X上的端部彼此对准而在第一方向X上无任何偏移。本发明并不限于该构造。在第二方向Y上并排布置在金属板34、36上的两种类型的半导体元件可以布置成，使得在第一方向X上的端部彼此偏离而在第一方向X上具有偏移，在第二方向Y上并排布置在金属板54、56上的两种类型的半导体元件可以布置成，使得在第一方向X上的端部彼此偏离而在第一方向X上具有偏移。在上述可替换实施例中，凹槽70形成在设计成用于两种类型的半导体元件在金属板36的黏结面上的布置位置的位置处，凹槽72形成在设计成用于两种类型的半导体元件在金属板56的黏结面上的布置位置的位置处。
在上述第一至第三实施例中，形成在金属板36的黏结面上的凹槽70是沿着其中设置有焊料构件46、52的区域80、82的外围形成的，形成在金属板56的黏结面上的凹槽72是沿着其中设置有焊料构件46、52的区域84、86的外围形成的。凹槽70可以形成在金属板36的黏结面上，以便横跨在经由焊料构件46、52(图6)黏结的每个金属块44、314的外周端部的内侧和外侧之间，可以形成在每个金属块44、314(图17A)的外周端部的外侧，或者可以形成在每个金属块44、314(图17B)的外周端部的内侧。凹槽72可以形成在金属板56的黏结面上，以便横跨在经由焊料构件46、52(图6)黏结的每个金属块50、316的外周端部的内侧和外侧之间，可以形成在每个金属块50、316(图17A)的外周端部的外侧，或者可以形成在每个金属块50、316(图17B)的外周端部的内侧。

Claims (10)

1.一种半导体装置，其特征在于，包括：
对置的第一和第二金属板；
多个半导体元件，每个半导体元件介于所述第一金属板和所述第二金属板之间；
金属块，其介于所述第一金属板和每个所述半导体元件之间；
焊料构件，其介于所述第一金属板和所述金属块之间并且将所述第一金属板连接至所述金属块；以及
注塑树脂，其将所述半导体元件以及所述金属块密封在所述第一金属板和所述第二金属板之间，其中，
所述第一金属板的一面，其为所述金属块经由所述焊料构件连接至所述第一金属板的一面的对置侧，暴露于所述注塑树脂外，
所述第一金属板具有沿着其中设置有所述焊料构件的区域的外周形成的凹槽，所述凹槽共同围绕所述焊料构件，以及
没有凹槽沿所述多个半导体元件布置的预定方向形成在所述多个半导体元件之间的边界部分处。
2.根据权利要求1所述的半导体装置，其特征在于，
所述凹槽是形成为大致矩形形状的环形凹槽。
3.根据权利要求2所述的半导体装置，其特征在于，
所述多个半导体元件为两种类型的第一和第二半导体元件，它们在所述预定方向上并排布置在所述第一金属板和所述第二金属板之间，以及
在垂直于所述预定方向的垂直方向上所述第一金属板上的第一区域的宽度大致等于在所述垂直方向上所述第一金属板上的第二区域的宽度，与所述第一半导体元件处的所述金属块对应的所述焊料构件设置在所述第一区域中，与所述第二半导体元件处的所述金属块对应的所述焊料构件设置在所述第二区域中。
4.根据权利要求3所述的半导体装置，其特征在于，
在所述垂直方向上所述第一半导体元件的宽度大致等于在所述垂直方向上所述第二半导体元件的宽度。
5.根据权利要求3所述的半导体装置，其特征在于，
在所述垂直方向上所述第一半导体元件处的所述金属块的第一部分的宽度大致等于在所述垂直方向上所述第二半导体元件处的所述金属块的第二部分的宽度，至少所述对应的焊料构件设置在所述第一部分上，至少所述对应的焊料构件设置在所述第二部分上。
6.根据权利要求5所述的半导体装置，其特征在于，
在所述垂直方向上所述第一半导体元件的宽度不同于在所述垂直方向上所述第二半导体元件的宽度，并且在所述第一半导体元件处的所述金属块的形状不同于在所述第二半导体元件处的所述金属块的形状。
7.根据权利要求6所述的半导体装置，其特征在于，
在所述第一半导体元件处的所述金属块的形状为大致矩形平行六面体形状，以及
当沿所述预定方向观看时，在所述第二半导体元件处的所述金属块的形状在截面上为梯形形状。
8.根据权利要求5至7中任一项所述的半导体装置，其特征在于，
在所述第一金属板和所述第二金属板之间在所述预定方向上所述第一半导体元件和所述第二半导体元件彼此间隔开的距离至少大于在层压方向上所述金属块的宽度。
9.根据权利要求1至7中任一项所述的半导体装置，其特征在于，
所述多个半导体元件是：功率晶体管，所述功率晶体管构成功率转换器的臂元件；以及回流二极管，所述回流二极管并联连接所述功率晶体管。
10.根据权利要求8所述的半导体装置，其特征在于，
所述多个半导体元件是：功率晶体管，所述功率晶体管构成功率转换器的臂元件；以及回流二极管，所述回流二极管并联连接所述功率晶体管。
CN201480048461.4A 2013-09-05 2014-08-29 具有共同围绕焊料黏结物以防止焊料散布的凹槽的半导体装置 Active CN105518841B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013-184472 2013-09-05
JP2013184472A JP6114149B2 (ja) 2013-09-05 2013-09-05 半導体装置
PCT/IB2014/001646 WO2015033197A2 (en) 2013-09-05 2014-08-29 Semiconductor device

Publications (2)

Publication Number Publication Date
CN105518841A CN105518841A (zh) 2016-04-20
CN105518841B true CN105518841B (zh) 2018-09-25

Family

ID=51795656

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480048461.4A Active CN105518841B (zh) 2013-09-05 2014-08-29 具有共同围绕焊料黏结物以防止焊料散布的凹槽的半导体装置

Country Status (5)

Country Link
US (2) US20160225690A1 (zh)
JP (1) JP6114149B2 (zh)
CN (1) CN105518841B (zh)
TW (1) TW201533857A (zh)
WO (1) WO2015033197A2 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6350364B2 (ja) * 2015-04-01 2018-07-04 株式会社デンソー 接続構造体
JP6586970B2 (ja) 2017-03-09 2019-10-09 トヨタ自動車株式会社 半導体装置
JP6610590B2 (ja) * 2017-03-21 2019-11-27 トヨタ自動車株式会社 半導体装置とその製造方法
JP6972928B2 (ja) * 2017-10-31 2021-11-24 株式会社デンソー 半導体装置
JP6958259B2 (ja) * 2017-11-08 2021-11-02 株式会社デンソー 半導体装置
SG11202004755QA (en) * 2018-01-30 2020-06-29 Hitachi Chemical Co Ltd Semiconductor device production method and film-shaped adhesive
JP7069787B2 (ja) 2018-02-09 2022-05-18 株式会社デンソー 半導体装置
DE112018007231T5 (de) 2018-03-07 2020-11-19 Mitsubishi Electric Corporation Halbleiterbauelement und Leistungswandler
JP7103437B2 (ja) * 2018-12-27 2022-07-20 三菱電機株式会社 半導体装置および半導体装置の製造方法
JP7088094B2 (ja) * 2019-03-19 2022-06-21 株式会社デンソー 半導体装置
JP7452233B2 (ja) * 2020-05-01 2024-03-19 株式会社デンソー 半導体装置および電力変換装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3269745B2 (ja) 1995-01-17 2002-04-02 株式会社日立製作所 モジュール型半導体装置
US20030001286A1 (en) * 2000-01-28 2003-01-02 Ryoichi Kajiwara Semiconductor package and flip chip bonding method therein
JP3934079B2 (ja) 2003-05-08 2007-06-20 株式会社ルネサステクノロジ 半導体装置
US20040262781A1 (en) * 2003-06-27 2004-12-30 Semiconductor Components Industries, Llc Method for forming an encapsulated device and structure
JP3905078B2 (ja) * 2003-12-08 2007-04-18 京セラ株式会社 発光装置
US7179683B2 (en) * 2004-08-25 2007-02-20 Intel Corporation Substrate grooves to reduce underfill fillet bridging
JP2006156606A (ja) * 2004-11-29 2006-06-15 Nippon Inter Electronics Corp 半導体装置の製造方法
JP4702196B2 (ja) * 2005-09-12 2011-06-15 株式会社デンソー 半導体装置
JP5467799B2 (ja) * 2009-05-14 2014-04-09 ルネサスエレクトロニクス株式会社 半導体装置
JP2011167049A (ja) * 2010-02-15 2011-08-25 Denso Corp 電力変換装置
JP5947537B2 (ja) * 2011-04-19 2016-07-06 トヨタ自動車株式会社 半導体装置及びその製造方法
US8466548B2 (en) * 2011-05-31 2013-06-18 Infineon Technologies Ag Semiconductor device including excess solder
KR20130012500A (ko) * 2011-07-25 2013-02-04 삼성전자주식회사 칩 패키지 구조물 및 그 제조 방법
JP2014093356A (ja) 2012-11-01 2014-05-19 Toyota Motor Corp 半導体装置

Also Published As

Publication number Publication date
TW201533857A (zh) 2015-09-01
US9831160B2 (en) 2017-11-28
US20170117212A1 (en) 2017-04-27
US20160225690A1 (en) 2016-08-04
WO2015033197A3 (en) 2015-08-13
WO2015033197A2 (en) 2015-03-12
JP6114149B2 (ja) 2017-04-12
CN105518841A (zh) 2016-04-20
JP2015053343A (ja) 2015-03-19

Similar Documents

Publication Publication Date Title
CN105518841B (zh) 具有共同围绕焊料黏结物以防止焊料散布的凹槽的半导体装置
JP6765469B2 (ja) パワーモジュール半導体装置
US9059334B2 (en) Power semiconductor module and method of manufacturing the same
EP3107120B1 (en) Power semiconductor module
US20140197525A1 (en) Power module
JP5845336B2 (ja) 半導体装置及びその製造方法
CN105870095B (zh) 在短边缘处具有接触销的半导体芯片封装结构
JP5017332B2 (ja) インバータ
US11482479B2 (en) Semiconductor device
US10672677B2 (en) Semiconductor package structure
CN104681525B (zh) 一种多芯片叠层的封装结构及其封装方法
US11037844B2 (en) Power semiconductor device and method of manufacturing the same, and power conversion device
CN102403296A (zh) 半导体模块及其制造方法
CN108962863A (zh) 具有冷却表面的半导体芯片封装体及其制造方法
WO2012051704A1 (en) A power module for converting dc to ac
JP4403166B2 (ja) パワーモジュールおよび電力変換装置
JP2013085470A (ja) インバータ
JP2017011028A (ja) 半導体装置
US10854535B2 (en) Semiconductor device
CN112259517A (zh) 光伏组件旁路元件焊片及旁路保护元件模块及接线盒
US12125772B2 (en) Method of forming a semiconductor package with connection lug
CN202996833U (zh) 一种复合封装的igbt器件
US20220375832A1 (en) Method of Forming a Semiconductor Package with Connection Lug
CN213340380U (zh) 一种半导体器件封装结构
US20210118837A1 (en) Semiconductor device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant