JP7452233B2 - 半導体装置および電力変換装置 - Google Patents

半導体装置および電力変換装置 Download PDF

Info

Publication number
JP7452233B2
JP7452233B2 JP2020081437A JP2020081437A JP7452233B2 JP 7452233 B2 JP7452233 B2 JP 7452233B2 JP 2020081437 A JP2020081437 A JP 2020081437A JP 2020081437 A JP2020081437 A JP 2020081437A JP 7452233 B2 JP7452233 B2 JP 7452233B2
Authority
JP
Japan
Prior art keywords
terminal
semiconductor device
groove
end surface
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020081437A
Other languages
English (en)
Other versions
JP2021176177A (ja
JP2021176177A5 (ja
Inventor
大輔 福岡
秀幸 上東
昌義 梅澤
正範 大島
領二 上瀧
敬洋 平野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Toyota Motor Corp
Original Assignee
Denso Corp
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Toyota Motor Corp filed Critical Denso Corp
Priority to JP2020081437A priority Critical patent/JP7452233B2/ja
Priority to CN202180031629.0A priority patent/CN115516624A/zh
Priority to PCT/JP2021/010172 priority patent/WO2021220641A1/ja
Publication of JP2021176177A publication Critical patent/JP2021176177A/ja
Publication of JP2021176177A5 publication Critical patent/JP2021176177A5/ja
Priority to US17/976,370 priority patent/US20230040316A1/en
Application granted granted Critical
Publication of JP7452233B2 publication Critical patent/JP7452233B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • H01L23/49562Geometry of the lead-frame for devices being provided for in H01L29/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367Cooling facilitated by shape of device
    • H01L23/3675Cooling facilitated by shape of device characterised by the shape of the housing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565Moulds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142Sealing arrangements between parts, e.g. adhesion promotors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367Cooling facilitated by shape of device
    • H01L23/3672Foil-like cooling fins or heat sinks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334Auxiliary members in encapsulations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49568Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49575Assemblies of semiconductor devices on lead frames
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838Geometry or layout
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861Lead-frames fixed on or encapsulated in insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894Materials of the insulating layers or coatings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/0067Converter structures employing plural converter units, other than for parallel operation of the units on a single load
    • H02M1/007Plural converter units in cascade
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00Conversion of dc power input into dc power output
    • H02M3/003Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601Structure
    • H01L2224/0603Bonding areas having different sizes, e.g. different heights or widths
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331Disposition
    • H01L2224/3318Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181On opposite sides of the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/04Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H01L23/4012Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws for stacked arrangements of a plurality of semiconductor devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49503Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1203Rectifying Diode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress
    • H01L2924/3512Cracking
    • H01L2924/35121Peeling or delaminating
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/493Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode the static converters being arranged for operation in parallel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Inverter Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

この明細書における開示は、半導体装置および電力変換装置に関する。
特許文献1は、両面放熱構造の半導体装置を開示している。先行技術文献の記載内容は、この明細書における技術的要素の説明として、参照により援用される。
特開2007-103909号公報
特許文献1に記載のように、半導体装置は、半導体素子と金属板とを電気的に中継するブロック体を備えている。金属体とブロック体との間には、半導体装置の高さばらつきを吸収するために多めのはんだを配置する。金属体は、ブロック体との対向面に、余剰はんだを収容するための溝を有している。溝は、平面視において、ブロック体の端面の外周端と全周で重なるように、ブロック体の大きさに合わせて設けられている。上述の観点において、または言及されていない他の観点において、半導体装置にはさらなる改良が求められている。
開示されるひとつの目的は、余剰はんだを収容しつつ、部品の種類を低減できる半導体装置を提供することにある。
開示される他のひとつの目的は、複数の電力変換部を構成する半導体装置を備えた電力変換装置において、部品の種類を低減することにある。
ここに開示された半導体装置は、
第1主電極(31C)と、第1主電極とは板厚方向において反対の面に形成された第2主電極(31E)と、を有する半導体素子(30)と、
第1主電極に接続された第1配線部材(40)と、
第2主電極に接続された第1端面(60a)と、板厚方向において第1端面とは反対の第2端面(60b)と、を有し、第2端面が、板厚方向に直交する第1方向に平行な2つの辺と、板厚方向および第1方向に直交する第2方向に平行な2つの辺と、を有する矩形状をなしているターミナル(60)と、
はんだ(91)を介してターミナルの第2端面に接続され、ターミナルとの対向面(50a)に、ターミナルとの接続領域(51)と、接続領域を取り囲み、余剰のはんだを収容する溝(52)と、を有する第2配線部材(50)と、
を備え、
ひとつの溝は、ひとつの接続領域のみを取り囲んでおり、
溝は、板厚方向からの平面視において、ターミナルの第2端面の4辺のうちのひとつのみ、もしくは、2つのみと重なるように設けられている。
開示の半導体装置によると、第2配線部材の溝を、平面視において、ターミナルの第2端面の辺と重なるように設けている。これにより、はんだの余剰分が溝に流れ込みやすい。余剰はんだを溝に収容することができる。また、溝を、第2端面の4辺のうちのひとつのみ、もしくは、2つのみと重なるように設けている。これにより、大きさが異なる複数のターミナルについて、共通構成の溝により、余剰はんだを収容することができる。この結果、余剰はんだを収容しつつ、部品の種類を低減できる半導体装置を提供することができる。
ここに開示された電力変換装置は、
第1電力変換部(7)を構成する第1半導体装置(17A)と、
第2電力変換部(6)を構成する第2半導体装置(17C)と、
を備え、
各半導体装置は、
第1主電極(31C)と、第1主電極とは板厚方向において反対の面に形成された第2主電極(31E)と、を有する半導体素子(30)と、
第1主電極に接続された第1配線部材(40)と、
第2主電極に接続された第1端面(60a)と、板厚方向において第1端面とは反対の第2端面(60b)と、を有し、第2端面が、板厚方向に直交する第1方向に平行な2つの辺と、板厚方向および第1方向に直交する第2方向に平行な2つの辺と、を有する矩形状をなしているターミナル(60)と、
はんだ(91)を介してターミナルの第2端面に接続され、ターミナルとの対向面(50a)に、ターミナルとの接続領域(51)と、接続領域を取り囲み、余剰のはんだを収容する溝(52)と、を有する第2配線部材(50)と、
を備え、
第1半導体装置と第2半導体装置とにおいて、板厚方向から平面視したターミナルの大きさは互いに異なり、溝の大きさは互いに等しくされ、
各半導体装置の溝は、平面視において、ターミナルの第2端面の4辺のうちのひとつのみ、もしくは、2つのみと重なるように設けられている。
開示の電力変換装置によると、ターミナルの大きさが互いに異なる第1半導体装置および第2半導体装置において、溝の大きさを互いに等しくしている。第1半導体装置と第2半導体装置とで溝の構成を共通にしている。また、共通構成の溝は、第2端面の4辺のうちのひとつのみ、もしくは、2つのみと重なっている。よって、溝の構成を共通にしても、余剰はんだを収容することができる。この結果、溝を有する第2配線部材を、第1半導体装置と第2半導体装置とで共通部品とすることができる。よって、複数の電力変換部を構成する半導体装置を備えた電力変換装置において、部品の種類を低減することができる。
この明細書における開示された複数の態様は、それぞれの目的を達成するために、互いに異なる技術的手段を採用する。請求の範囲およびこの項に記載した括弧内の符号は、後述する実施形態の部分との対応関係を例示的に示すものであって、技術的範囲を限定することを意図するものではない。この明細書に開示される目的、特徴、および効果は、後続の詳細な説明、および添付の図面を参照することによってより明確になる。
第1実施形態に係る電力変換装置が適用される車両の駆動システムの概略構成を示す図である。 半導体モジュールを示す平面図である。 図2をX1方向から見た側面図である。 第1実施形態に係る半導体装置を示す平面図である。 図4とは反対側から見た平面図である。 図4に示すVI-VI線に沿う断面図である。 図4に示すVII-VII線に沿う断面図である。 図4に示すVIII-VIII線に沿う断面図である。 リードフレームを示す平面図である。 半導体素子およびターミナルを配置した状態を示す平面図である。 エミッタ側のヒートシンクを配置した状態を示す平面図である。 封止樹脂体の成形工程を示す部分断面図である。 封止樹脂体を成形した状態を示す平面図である。 切削した状態を示す平面図である。 溝とターミナルの端面との位置関係を示す平面図である。 溝、ターミナル、および半導体素子の位置関係を示す断面図である。 第2実施形態に係る半導体装置において、ヒートシンクの対向面を示す平面図である。 図17のXVIII-XVIII線に沿う断面図である。 レーザ光の走査を示す図である。 変形例を示す平面図である。 変形例を示す断面図である。 信号端子の矯正を示す図である。 変形例を示す平面図である。 第3実施形態に係る半導体装置において、半導体素子の裏面側を示す平面図である。 保護膜表面の算術平均粗さRaとバルク破壊率との関係を示す図である。
以下、図面に基づいて複数の実施形態を説明する。複数の実施形態において、機能的におよび/または構造的に対応する部分および/または関連付けられる部分には同一の参照符号が付される場合がある。対応する部分および/または関連付けられる部分については、他の実施形態の説明を参照することができる。
(第1実施形態)
本実施形態に係る電力変換装置は、回転電機を駆動源とする移動体に適用可能である。移動体は、たとえば電気自動車(EV)、ハイブリッド自動車(HV)、燃料電池車(FCV)などの電動車両、ドローンなどの飛行体、船舶、建設機械、農業機械である。以下では、移動体として車両(ハイブリッド自動車)の例を示す。
<車両の駆動システム>
先ず、図1に基づき、電力変換装置5が適用される車両の駆動システム1の概略構成について説明する。図1に示すように、車両の駆動システム1は、直流電源2と、モータジェネレータ3、4と、直流電源2とモータジェネレータ3、4との間で電力変換を行う電力変換装置5を備えている。
直流電源2は、充放電可能な二次電池で構成された直流電圧源である。二次電池は、たとえばリチウムイオン電池、ニッケル水素電池である。モータジェネレータ3、4は、三相交流方式の回転電機である。
モータジェネレータ3は、図示しないエンジンにより駆動されて発電する発電機(オルタネータ)、および、エンジンを始動させる電動機(スタータ)として機能する。モータジェネレータ4は、車両の走行駆動源、すなわち電動機として機能する。モータジェネレータ4は、回生時に発電機として機能する。車両は、走行駆動源として、エンジンおよびモータジェネレータ4を備えている。電力変換装置5は、直流電源2とモータジェネレータ3、4との間で電力変換を行う。
<電力変換装置の回路構成>
次に、図1に基づき、電力変換装置5の回路構成について説明する。図1に示すように、電力変換装置5は、フィルタコンデンサC1と、平滑コンデンサC2と、コンバータ6と、インバータ7、8と、制御回路部9と、駆動回路部10などを備えている。
高電位側の電力ラインであるPライン11は、VLライン11LおよびVHライン11Hを有している。VLライン11Lは、直流電源2の正極端子に接続される。VLライン11LとVHライン11Hとの間に、コンバータ6が設けられている。VHライン11Hの電位は、VLライン11Lの電位以上とされる。Nライン12は、直流電源2の負極端子に接続される低電位側の電力ラインである。Nライン12は、接地ラインと称されることがある。
フィルタコンデンサC1は、VLライン11LとNライン12との間に接続されている。フィルタコンデンサC1は、直流電源2に対して並列に接続されている。フィルタコンデンサC1は、たとえば直流電源2からの電源ノイズを除去する。フィルタコンデンサC1は、平滑コンデンサC2よりも低電圧側に配置されるため、低圧側コンデンサと称されることがある。VLライン11LおよびNライン12の少なくとも一方には、直流電源2とフィルタコンデンサC1との間に、図示しないシステムメインリレー(SMR)が設けられている。
平滑コンデンサC2は、VHライン11HとNライン12との間に接続されている。平滑コンデンサC2は、コンバータ6とインバータ7、8との間に設けられており、コンバータ6およびインバータ7、8に対して並列に接続されている。平滑コンデンサC2は、たとえばコンバータ6で昇圧された直流電圧を平滑化し、その直流電圧の電荷を蓄積する。平滑コンデンサC2の両端間の電圧が、モータジェネレータ3、4を駆動するための直流の高電圧となる。平滑コンデンサC2の両端間の電圧は、フィルタコンデンサC1の両端間の電圧以上とされる。平滑コンデンサC2は、フィルタコンデンサC1よりも高電圧側に配置されるため高圧側コンデンサと称されることがある。
電力変換部であるコンバータ6およびインバータ7、8は、上下アーム回路6HL、7HL、8HLを有している。上下アーム回路6HL、7HL、8HLは、VHライン11HとNライン12との間に接続されている。コンバータ6の上下アーム回路6HLは、上アーム6HをVHライン11H側にして、上アーム6Hおよび下アーム6Lを直列に接続して構成されている。同様に、インバータ7の上下アーム回路7HLは、上アーム7Hおよび下アーム7Lを直列に接続して構成されている。インバータ8の上下アーム回路8HLは、上アーム8Hおよび下アーム8Lを、直列に接続して構成されている。以下では、単にアーム6H、6L、7H、7L、8H、8Lと示すことがある。
各アーム6H、6Lは、スイッチング素子Q1と、スイッチング素子Q1に逆並列に接続された還流用のダイオードD1を有している。各アーム7H、7Lは、スイッチング素子Q2と、スイッチング素子Q2に逆並列に接続された還流用のダイオードD2を有している。各アーム8H、8Lは、スイッチング素子Q3と、スイッチング素子Q3に逆並列に接続された還流用のダイオードD3を有している。本実施形態では、スイッチング素子Q1、Q2、Q3として、nチャネル型のIGBTを採用している。なお、スイッチング素子Q1、Q2、Q3は、IGBTに限定されない。たとえばMOSFETを採用することもできる。ダイオードD1、D2、D3としては、寄生ダイオードを用いることもできる。
コンバータ6は、DC-DC変換部である。コンバータ6は、制御回路部9によるスイッチング制御にしたがって、直流電圧を異なる値の直流電圧に変換する。コンバータ6は、直流電源2から供給される直流電圧を昇圧する機能を有している。コンバータ6は、平滑コンデンサC2の電荷を用いて直流電源2を充電する降圧機能も有している。コンバータ6は、上下アーム回路6HLと、リアクトルR1を有している。
上下アーム回路6HLにおいて、上アーム6H側のスイッチング素子Q1のコレクタがVHライン11Hに接続され、下アーム6L側のスイッチング素子Q1のエミッタがNライン12に接続されている。上アーム6H側のスイッチング素子Q1のエミッタと、下アーム6L側のスイッチング素子Q1のコレクタが互いに接続されている。リアクトルR1の一端はVLライン11Lに接続され、他端は、昇圧配線13を介して、上アーム6Hおよび下アーム6Lの接続点に接続されている。本実施形態のコンバータ6は、多相コンバータ、具体的には二相コンバータとして構成されている。コンバータ6は、二相分の上下アーム回路6HLと、上下アーム回路6HLごとに設けられたリアクトルR1を有している。
インバータ7、8は、DC-AC変換部である。インバータ7は、平滑コンデンサC2を介してコンバータ6に接続されている。インバータ7は、制御回路部9によるスイッチング制御にしたがって、直流電圧を三相交流電圧に変換し、モータジェネレータ3へ出力する。これにより、モータジェネレータ3は、所定のトルクを発生するように駆動する。インバータ7は、エンジンの出力を受けてモータジェネレータ3が発電した三相交流電圧を、制御回路部9によるスイッチング制御にしたがって直流電圧に変換し、VHライン11Hへ出力することもできる。このように、インバータ7は、コンバータ6とモータジェネレータ3との間で双方向の電力変換を行なう。インバータ7は、三相(U相、V相、W相)の上下アーム回路7HLを有している。
上下アーム回路7HLにおいて、上アーム7H側のスイッチング素子Q2のコレクタがVHライン11Hに接続され、下アーム7L側のスイッチング素子Q2のエミッタがNライン12に接続されている。上アーム7H側のスイッチング素子Q2のエミッタと、下アーム7L側のスイッチング素子Q2のコレクタが互いに接続されている。各相の上下アーム回路7HLの接続点は、相ごとに設けられた出力配線14を介して、対応する相の固定子巻線に接続されている。
同様に、インバータ8も、平滑コンデンサC2を介してコンバータ6に接続されている。インバータ8は、制御回路部9によるスイッチング制御にしたがって、直流電圧を三相交流電圧に変換し、モータジェネレータ4へ出力する。これにより、モータジェネレータ4は、所定のトルクを発生するように駆動する。インバータ8は、車両の回生制動時、駆動輪からの回転力を受けてモータジェネレータ4が発電した三相交流電圧を、制御回路部9によるスイッチング制御にしたがって直流電圧に変換し、VHライン11Hへ出力することもできる。このように、インバータ8は、コンバータ6とモータジェネレータ4との間で双方向の電力変換を行なう。インバータ8は、三相(U相、V相、W相)の上下アーム回路8HLを有している。
上下アーム回路8HLにおいて、上アーム8H側のスイッチング素子Q3のコレクタがVHライン11Hに接続され、下アーム8L側のスイッチング素子Q3のエミッタがNライン12に接続されている。上アーム8H側のスイッチング素子Q3のエミッタと、下アーム8L側のスイッチング素子Q3のコレクタが互いに接続されている。各相の上下アーム回路8HLの接続点は、相ごとに設けられた出力配線15を介して、対応する相の固定子巻線に接続されている。
制御回路部9は、スイッチング素子Q1、Q2、Q3を動作させるための駆動指令を生成し、駆動回路部10に出力する。制御回路部9は、図示しない上位ECUから入力されるトルク要求、各種センサにて検出された信号などに基づいて、駆動指令を生成する。制御回路部9は、駆動指令として、たとえばPWM信号を出力する。制御回路部9は、たとえばマイコン(マイクロコンピュータ)を備えて構成されている。ECUは、Electronic Control Unitの略称である。PWMは、Pulse Width Modulationの略称である。
各種センサとしては、電流センサ、回転角センサ、電圧センサ、温度センサなどがある。電流センサのひとつは、モータジェネレータ3、4の各相の巻線に流れる相電流を検出する。電流センサの他のひとつは、リアクトルR1を流れる電流を検出する。回転角センサは、モータジェネレータ3、4の回転子の回転角を検出する。電圧センサのひとつは、平滑コンデンサC2の両端電圧、すなわちVHライン11Hの電圧を検出する。電圧センサの他のひとつは、フィルタコンデンサC1の両端電圧、すなわちVLライン11Lの電圧を検出する。温度センサは、リアクトルR1の温度を検出する。電力変換装置5は、これらの図示しないセンサを有している。
駆動回路部10は、制御回路部9の駆動指令に基づいて、対応するアーム6H、6L、7H、7L、8H、8Lのスイッチング素子Q1、Q2、Q3のゲートに、駆動電圧を供給する。駆動回路部10は、駆動電圧の印加により、対応するスイッチング素子Q1、Q2、Q3を駆動、すなわちオン駆動、オフ駆動させる。駆動回路部10は、ドライバと称されることがある。本実施形態では、ひとつのアームに対してひとつの駆動回路部10が設けられている。駆動回路部10の配置は、これに限定されない。たとえば上下アーム回路6HL、7HL、8HLごとに駆動回路部10を設けてもよい。
<半導体モジュール>
次に、図2および図3に基づき、半導体モジュール16の構造について説明する。図3は、図2をX1方向から見た側面図である。図3では、半導体モジュール16とともに、回路基板19を図示している。以下では、半導体装置17と熱交換部180との積層方向をZ方向と示す。Z方向に直交する一方向をX方向と示し、Z方向およびX方向の両方向に直交する方向をY方向と示す。
図2および図3に示すように、電力変換装置5は、半導体モジュール16を備えている。半導体モジュール16は、インバータ7、8と、コンバータ6の上下アーム回路6HLを構成する。半導体モジュール16は、複数の半導体装置17と、半導体装置17を冷却する冷却器18を備えている。半導体モジュール16は、電力変換装置5が備える図示しない筐体に収容されている。筐体には、上記したフィルタコンデンサC1、平滑コンデンサC2、リアクトルR1も収容されている。筐体には、制御回路部9および駆動回路部10が形成された回路基板19も収容されている。
半導体装置17は、インバータ7を構成する半導体装置17Aと、インバータ8を構成する半導体装置17Bと、コンバータ6の上下アーム回路6HLを構成する半導体装置17Cを含んでいる。本実施形態では、半導体装置17のひとつが、上下アーム回路のひとつを構成する。半導体モジュール16は、三相分の上下アーム回路7HLを構成する3つの半導体装置17Aと、三相分の上下アーム回路8HLを構成する3つの半導体装置17Bと、二相分の上下アーム回路6HLを構成する2つの半導体装置17Cを備えている。半導体装置17A、17B、17Cの外形輪郭は、互いに略等しい。
冷却器18は、熱伝導性に優れた金属材料、たとえばアルミニウム系の材料を用いて形成されている。冷却器18は、熱交換部180と、導入管181と、排出管182を備えている。熱交換部180は、筐体に収容されている。熱交換部180は、全体として扁平形状の管状体である。熱交換部180は、たとえば、一対のプレート(金属製薄板)の少なくとも一方を、プレス加工によってZ方向に膨らんだ形状に加工する。その後、一対のプレートの外周縁部同士を、かしめなどによって固定するとともに、ろう付けなどによって全周で互いに接合する。これにより、一対のプレート間に冷媒が流通可能な流路が形成され、熱交換部180として用いることが可能となる。
熱交換部180は、Z方向において半導体装置17と交互に積層されている。半導体装置17と熱交換部180は、Z方向に並んで配置されている。半導体装置17のそれぞれは、Z方向において熱交換部180により挟まれている。半導体装置17と熱交換部180との積層体16aにおいて、Z方向の両端は熱交換部180とされている。
導入管181および排出管182のそれぞれは、筐体の内外にわたって配置されている。導入管181および排出管182のそれぞれは、ひとつの部材により構成されてもよいし、複数の部材を連結してなる構成としてもよい。導入管181および排出管182は、熱交換部180のそれぞれに連結されている。図示しないポンプによって導入管181に冷媒を供給することにより、積層された熱交換部180内の流路に冷媒が流れる。これにより、積層体16aを構成する半導体装置17のそれぞれが、冷媒によって冷却される。熱交換部180のそれぞれを流れた冷媒は、排出管182を介して排出される。
冷媒としては、たとえば水やアンモニアなどの相変化する冷媒、エチレングリコール系などの相変化しない冷媒などを用いることができる。半導体モジュール16は、半導体装置17と熱交換部180との間に介在する図示しない絶縁部材を備えてもよい。絶縁部材としては、たとえば、セラミック板、グリスやゲル状の熱伝導部材、およびそれらの組み合わせを採用することができる。絶縁部材の配置により、たとえば半導体装置17と熱交換部180とを電気的に分離することができる。
半導体装置17は、後述するように、外部接続用の端子として、主端子80および信号端子85をそれぞれ有している。主端子80および信号端子85は、Y方向において互いに反対向きに延びている。信号端子85は、積層体16aに対してY方向の一方の側に配置された回路基板19に接続されている。回路基板19は、Y方向の平面視において、積層体16aを構成するすべての半導体装置17と重なるように設けられている。各半導体装置17の信号端子85は、回路基板19に挿入実装されている。
<半導体装置>
次に、図4~図11に基づき、半導体装置17の一例について説明する。図4は半導体装置17をエミッタ側から見た平面図であり、図5はコレクタ側から見た平面図である。図6、図7、図8は、図4のVI-VI線、VII-VII線、VIII-VIII線に沿う断面図である。図9は、リードフレーム95を示す平面図である。図10は、リードフレーム95上に、半導体素子30およびターミナル60を配置した状態を示す平面図である。図11は、ターミナル60上にエミッタ側のヒートシンク50を配置した状態を示す平面図である。図9~図11では、便宜上、カット前のリードフレーム95を示している。
本実施形態では、半導体装置17を構成する要素の一部について、符号末尾に上アーム6H、7H、8H側を示す「H」を付与し、下アーム6L、7L、8L側を示す「L」を付与している。要素の他の一部について、便宜上、上アーム6H、7H、8Hと下アーム6L、7L、8Lとで共通の符号を付与している。特に断わりのない限り、Z方向から平面視した形状、換言すればX方向およびY方向により規定されるXY面に沿う形状を平面形状とする。また、Z方向からの平面視を単に平面視と示す。
上記したように、半導体装置17A、17B、17Cの外形輪郭は、互いに略等しい。半導体装置17A、17B、17Cは、半導体素子30の大きさ、および、ターミナル60の大きさが互いに異なる点を除けば、互いに共通の構成となっている。このため、図4、図5、図9、および図11では、半導体装置17A、17B、17Cにおいて、互いに共通する構造を示している。
図4~図11に示すように、半導体装置17は、封止樹脂体20と、半導体素子30と、ヒートシンク40、50と、ターミナル60と、継手部70、71と、主端子80と、信号端子85をそれぞれ備えている。上記したように、半導体装置17は、一相分の上下アーム回路を構成する。
封止樹脂体20は、半導体装置17を構成する他の要素の一部を封止している。他の要素の残りの部分は、封止樹脂体20の外に露出している。封止樹脂体20は、たとえばエポキシ系樹脂を材料とする。封止樹脂体20は、たとえばトランスファモールド法により成形されている。図2および図3に示すように、封止樹脂体20は平面略矩形状をなしている。封止樹脂体20は、一面20aと、Z方向において一面20aとは反対の裏面20bを有している。一面20aおよび裏面20bは、たとえば平坦面である。
半導体素子30は、シリコン(Si)、シリコンよりもバンドギャップが広いワイドバンドギャップ半導体などを材料とする半導体基板に、縦型素子が形成されてなる。ワイドバンドギャップ半導体としては、たとえばシリコンカーバイド(SiC)、窒化ガリウム(GaN)、酸化ガリウム(Ga)、ダイヤモンドがある。縦型素子は、半導体素子30(半導体基板)の板厚方向、すなわちZ方向に主電流が流れるように構成されている。
半導体装置17Aの半導体素子30には、縦型素子として、スイッチング素子Q1およびダイオードD1が形成されている。同様に、半導体装置17Bの半導体素子30には、スイッチング素子Q2およびダイオードD2が形成されている。半導体装置17Cの半導体素子30には、スイッチング素子Q3およびダイオードD3が形成されている。本実施形態では、スイッチング素子Q1、Q2、Q3としてIGBTを採用しており、縦型素子はRC(Reverse Conducting)-IGBTである。
半導体素子30は、図示しないゲート電極を有している。ゲート電極は、たとえばトレンチ構造をなしている。半導体素子30は、自身の板厚方向、すなわちZ方向における両面に、素子の主電極を有している。具体的には、主電極として、一面側にコレクタ電極31Cを有し、一面とは反対の面である裏面側にエミッタ電極31Eを有している。コレクタ電極31Cは、ダイオードのカソード電極を兼ねている。エミッタ電極31Eは、ダイオードのアノード電極を兼ねている。コレクタ電極31Cが第1主電極に相当し、エミッタ電極31Eが第2主電極に相当する。
半導体素子30は、平面略矩形状をなしている。半導体素子30は、裏面においてエミッタ電極31Eとは異なる位置に形成されたパッド31Pを有している。エミッタ電極31Eおよびパッド31Pは、図示しない保護膜からそれぞれ露出している。コレクタ電極31Cは、半導体素子30の一面のほぼ全面に形成されている。エミッタ電極31Eは、半導体素子30の裏面の一部分に形成されている。平面視において、コレクタ電極31Cは、エミッタ電極31Eよりも面積が大きい。エミッタ電極31Eは、平面略矩形状をなしている。
パッド31Pは、信号用の電極である。パッド31Pは、エミッタ電極31Eと電気的に分離されている。パッド31Pは、Y方向において、エミッタ電極31Eの形成領域とは反対側の端部に形成されている。パッド31Pは、Y方向においてエミッタ電極31Eと並んで設けられている。パッド31Pは、ゲート電極用のパッドを少なくとも含む。本実施形態の半導体素子30は、5つのパッド31Pを有している。具体的には、ゲート電極用、エミッタ電極31Eの電位を検出するケルビンエミッタ用、電流センス用、半導体素子30の温度を検出する温度センサ(感温ダイオード)のアノード電位用、同じくカソード電位用を有している。5つのパッド31Pは、平面略矩形状の半導体素子30において、Y方向の一端側にまとめて形成されるとともに、X方向に並んで形成されている。
半導体装置17は、2つの半導体素子30をそれぞれ備えている。半導体装置17Aは、上アーム6Hを構成する半導体素子30Hと、下アーム6Lを構成する半導体素子30Lを備えている。半導体装置17Aにおいて、2つの半導体素子30H、30Lは、互いに同様の構成である。半導体素子30H、30Lは、X方向に並んでいる。半導体素子30H、30Lは、Z方向において互いにほぼ同じ位置に配置されている。
同様に、半導体装置17Bは、上アーム7Hを構成する半導体素子30Hと、下アーム7Lを構成する半導体素子30Lを備えている。半導体装置17Bにおいて、2つの半導体素子30H、30Lは、互いに同様の構成である。半導体素子30H、30Lは、X方向に並んでいる。半導体素子30H、30Lは、Z方向において互いにほぼ同じ位置に配置されている。半導体装置17Cは、上アーム8Hを構成する半導体素子30Hと、下アーム8Lを構成する半導体素子30Lを備えている。半導体装置17Cにおいて、2つの半導体素子30H、30Lは、互いに同様の構成である。半導体素子30H、30Lは、X方向に並んでいる。半導体素子30H、30Lは、Z方向において互いにほぼ同じ位置に配置されている。
図6、図8、および図10に示すように、半導体装置17A、17B、17Cにおいて、半導体素子30の大きさが互いに異なる。大きさとは、平面形状の大きさ(面積)である。コンバータ6を構成する半導体装置17Cの半導体素子30H、30Lは、インバータ7、8を構成する半導体装置17A、17Bの半導体素子30H、30Lよりも大きい。インバータ7を構成する半導体装置17Aの半導体素子30H、30Lは、インバータ7およびコンバータ6を構成する半導体装置17B、17Cの半導体素子30H、30Lよりも小さい。半導体素子30の大きさは、半導体装置17A<半導体装置17B<半導体装置17Cの関係を満たしている。また、エミッタ電極31Eの大きさは、半導体装置17A<半導体装置17B<半導体装置17Cの関係を満たしている。
半導体素子30の厚みは、耐圧等の要求特性に応じて設定される。半導体装置17A、17B、17Cにおいて互いに略等しくしてもよいし、互いに異なる厚みとしてもよい。
ヒートシンク40は、Z方向において半導体素子30のコレクタ電極31C側に配置されている。ヒートシンク40は、はんだ90を介して、コレクタ電極31Cに電気的に接続された配線部材である。ヒートシンク40が、第1配線部材に相当する。ヒートシンク40は、半導体素子30側の面である対向面40aと、対向面40aとは反対の面である裏面40bを有している。ヒートシンク40の対向面40aと半導体素子30のコレクタ電極31Cとの間にはんだ90が介在し、はんだ接合部が形成されている。
ヒートシンク40は、半導体素子30の熱を外部に放熱する。ヒートシンク40(第1配線部材)としては、たとえばCu、Cu合金などを材料とする金属板、DBC(Direct Bonded Copper)基板などを採用することができる。ヒートシンク40は、表面に、NiやAuなどのめっき膜を備えてもよい。本実施形態のヒートシンク40は、Cuを材料とする金属板である。ヒートシンク40は、リードフレーム95の一部分として構成されている。ヒートシンク40は、異形条のリードフレーム95において厚肉部である。半導体装置17は、2つのヒートシンク40をそれぞれ備えている。半導体装置17は、上アームを構成するヒートシンク40Hと、下アームを構成するヒートシンク40Lをそれぞれ備えている。
図9に示すように、ヒートシンク40H、40Lは、平面略矩形状をなしている。ヒートシンク40H、40Lは、X方向に並んでいる。ヒートシンク40H、40Lは、互いにほぼ同じ厚みを有し、Z方向において互いにほぼ同じ位置に配置されている。ヒートシンク40Hの対向面40aと半導体素子30Hのコレクタ電極31Cとの間、および、ヒートシンク40Lの対向面40aと半導体素子30Lのコレクタ電極31Cとの間に、はんだ90による接合部が形成されている。
ヒートシンク40H、40Lは、Z方向からの平面視において、対応する半導体素子30を内包している。ヒートシンク40H、40Lの裏面40bは、封止樹脂体20から露出している。裏面40bは、放熱面、露出面と称されることがある。裏面40bは、封止樹脂体20の裏面20bと略面一である。ヒートシンク40H、40Lの裏面40bは、X方向に並んでいる。
ヒートシンク50およびターミナル60は、Z方向において半導体素子30の裏面側に配置され、はんだ91、92を介して、エミッタ電極31Eに電気的に接続された配線部材である。ヒートシンク50が、第2配線部材に相当する。ヒートシンク50は、ターミナル60を介してエミッタ電極31Eに接続されている。はんだ91はヒートシンク50とターミナル60との間に介在し、はんだ92はターミナル60と半導体素子30との間に介在している。
ヒートシンク50は、半導体素子30の熱を外部に放熱する。ヒートシンク50(第2配線部材)としては、たとえばCu、Cu合金などを材料とする金属板、DBC(Direct Bonded Copper)基板などを採用することができる。ヒートシンク50は、表面に、NiやAuなどのめっき膜を備えてもよい。本実施形態のヒートシンク50は、Cuを材料とする金属板である。ヒートシンク50は、半導体素子30側の面である対向面50aと、対向面50aとは反対の面である裏面50bを有している。半導体装置17は、2つのヒートシンク50をそれぞれ備えている。半導体装置17は、上アームを構成するヒートシンク50Hと、下アームを構成するヒートシンク50Lをそれぞれ備えている。
図11に示すように、ヒートシンク50H、50Lは、平面略矩形状をなしている。ヒートシンク50H、50Lは、X方向に並んでいる。ヒートシンク50H、50Lは、互いにほぼ同じ厚みを有し、Z方向において互いにほぼ同じ位置に配置されている。ヒートシンク50H、50Lは、Z方向からの平面視において、対応する半導体素子30およびターミナル60を内包している。ヒートシンク50H、50Lは、ターミナル60と対向する対向面50aに、接続領域51と、溝52を有している。
接続領域51は、対向面50aのうち、溝52により取り囲まれた領域である。接続領域51は、ターミナル60との電気的な接続のために定められた所定の大きさ(面積)の領域である。溝52は、その内側に接続領域51を規定している。溝52は、余剰のはんだ91を収容する。溝52は、たとえば環状に形成されている。
ヒートシンク50H、50Lの裏面50bは、封止樹脂体20から露出している。裏面50bは、放熱面、露出面と称されることがある。裏面50bは、封止樹脂体20の一面20aと略面一である。ヒートシンク50H、50Lの裏面50bは、X方向に並んでいる。
ターミナル60は、Z方向において半導体素子30とヒートシンク50との間に介在している。ターミナル60は、半導体素子30(エミッタ電極31E)とヒートシンク50との電気伝導、熱伝導経路の途中に位置する。ターミナル60は、Cu、Cu合金などの金属材料を用いて形成された柱状体である。ターミナル60は、表面に、めっき膜を備えてもよい。ターミナル60は、金属ブロック体、中継部材と称されることがある。ターミナル60は、半導体素子30側の端面60aと、ヒートシンク50側の端面60bを有している。端面60aが第1端面に相当し、端面60bが第2端面に相当する。
半導体装置17は、2つのターミナル60をそれぞれ備えている。半導体装置17は、上アームを構成するターミナル60Hと、下アームを構成するターミナル60Lをそれぞれ備えている。ターミナル60Hの端面60aと半導体素子30Hのエミッタ電極31Eとの間、および、ターミナル60Lの端面60aと半導体素子30Lのエミッタ電極31Eとの間に、はんだ92による接合部がそれぞれ形成されている。ターミナル60Hの端面60bとヒートシンク50Hの対向面50aとの間、および、ターミナル60Lの端面60bとヒートシンク50Lの対向面50aとの間に、はんだ91による接合部が形成されている。
本実施形態のターミナル60H、60Lは、平面視においてエミッタ電極31Eとほぼ同じ大きさを有する平面略矩形状の柱状体である。図6、図8、および図10に示すように、ターミナル60の大きさは、半導体装置17A<半導体装置17B<半導体装置17Cの関係を満たしている。ターミナル60とヒートシンク50の溝52との位置関係については後述する。ターミナル60の厚み(Z方向の長さ)は、半導体装置17A、17B、17Cにおいて互いに略等しい。
継手部70、71は、上下アーム回路を構成する要素間をつないでいる。継手部は、半導体装置17を構成する要素間をつないでいる。図6および図9に示すように、継手部70は、ヒートシンク40Lに連なっている。継手部70の厚みは、ヒートシンク40Lよりも薄い。継手部70は、ヒートシンク40Lの対向面40aと略面一の状態で、ヒートシンク40Hとの対向面(側面)に連なっている。継手部70は、2つの屈曲部を有することで、ZX平面において略クランク状をなしている。継手部70は、封止樹脂体20によって覆われている。継手部70は、ヒートシンク40Lに対して一体的に設けられることで連なってもよいし、別部材として設けられ、接続により連なってもよい。本実施形態の継手部70は、リードフレーム95の一部として、ヒートシンク40Lと一体的に設けられている。
図6、図7、および図11に示すように、継手部71は、対応するヒートシンク50に連なっている。ヒートシンク50H、50Lのそれぞれに、継手部71が連なっている。継手部71の厚みは、対応するヒートシンク50よりも薄い。継手部71は、封止樹脂体20によって覆われている。継手部71は、ヒートシンク50に対して一体的に設けられることで連なってもよいし、別部材として設けられ、接続により連なってもよい。本実施形態の継手部71は、対応するヒートシンク50H、50Lに対して一体的に設けられている。継手部71は、2つのヒートシンク50H、50Lにおいて、互いに対向する側面からX方向に延設されている。
本実施形態では、継手部71を含むヒートシンク50Hと、継手部71を含むヒートシンク50Lとが共通部材となっている。継手部71を含むヒートシンク50Hと、継手部71を含むヒートシンク50Lとの配置は、Z軸を回転軸とする2回対称となっている。ヒートシンク40Lに連なる継手部70と、ヒートシンク50Hに連なる継手部71との対向面間にはんだ93が介在し、はんだ接合部が形成されている。継手部71の接合面には、はんだ接合部を取り囲むように溝72が形成されている。溝72は、たとえば環状に形成されている。溝72は、たとえばプレス加工により形成されている。
主端子80および信号端子85は、外部接続端子である。主端子80は、半導体素子30の主電極と電気的に接続された端子である。主端子80は、正極端子80Pと、負極端子80Nと、出力端子80Sを含んでいる。正極端子80Pおよび負極端子80Nは、電源端子である。正極端子80Pは、平滑コンデンサC2の正極端子と電気的に接続される。負極端子80Nは、平滑コンデンサC2の負極端子と電気的に接続される。正極端子80Pは、P端子、高電位電源端子と称されることがある。負極端子80Nは、N端子、低電位電源端子と称されることがある。
正極端子80Pは、ヒートシンク40HにおけるY方向の一端に連なっている。正極端子80Pの厚みは、ヒートシンク40Hよりも薄い。正極端子80Pは、対向面40aと略面一でヒートシンク40Hに連なっている。正極端子80Pは、ヒートシンク40Hに対して一体的に設けられることで連なってもよいし、別部材として設けられ、接続により連なってもよい。本実施形態の正極端子80Pは、リードフレーム95の一部として、ヒートシンク40Hと一体的に設けられている。正極端子80Pは、ヒートシンク40HからY方向に延設され、封止樹脂体20の側面20cから外部に突出している。正極端子80Pは、封止樹脂体20により覆われる部分の途中に屈曲部を有し、側面20cにおいてZ方向の中央付近から突出している。
図7に示すように、負極端子80Nは、ヒートシンク50Lに連なる継手部71に接続されている。負極端子80Nと継手部71との対向面間にはんだ94が介在し、はんだ接合部が形成されている。負極端子80Nは、Y方向に延設されて、正極端子80Pと同じ側面20cから封止樹脂体20の外に突出している。負極端子80Nは、Y方向の一端付近に継手部71との接続部81を有している。負極端子80Nのうち、接続部81を含む一部分が封止樹脂体20により覆われ、残りの部分が封止樹脂体20から突出している。接続部81は、封止樹脂体20から突出した部分よりも板厚が厚い。接続部81の板厚は、たとえばヒートシンク40とほぼ同じ厚みである。負極端子80Nも、主端子同様に屈曲部を有し、側面20cにおいてZ方向の中央付近から突出している。本実施形態の負極端子80Nは、リードフレーム95の一部として構成されている。
出力端子80Sは、上アームと下アームとの接続点に接続されている。半導体装置17Aの出力端子80Sは、モータジェネレータ3の対応する相の巻線(固定子コイル)に電気的に接続される。半導体装置17Bの出力端子80Sは、モータジェネレータ4の対応する相の巻線(固定子コイル)に電気的に接続される。半導体装置17Cの出力端子80Sは、リアクトルR1に電気的に接続されている。出力端子80Sは、O端子と称されることがある。インバータ7、8を構成する半導体装置17A、17Bの出力端子80Sは、交流端子と称されることがある。
出力端子80Sは、ヒートシンク40LにおけるY方向の一端に連なっている。出力端子80Sの厚みは、ヒートシンク40Lよりも薄い。出力端子80Sは、対向面40aと略面一でヒートシンク40Lに連なっている。出力端子80Sは、ヒートシンク40Lに対して一体的に設けられることで連なってもよいし、別部材として設けられ、接続により連なってもよい。本実施形態の出力端子80Sは、リードフレーム95の一部として、ヒートシンク40Lと一体的に設けられている。
出力端子80Sは、ヒートシンク40LからY方向に延設され、正極端子80Pと同じ側面20cから封止樹脂体20の外に突出している。出力端子80Sも、正極端子80P同様に屈曲部を有し、側面20cにおいてZ方向の中央付近から突出している。3本の主端子80は、X方向において正極端子80P、負極端子80N、出力端子80Sの順に配置されている。
信号端子85は、対応する半導体素子30のパッド31Pに電気的に接続されている。本実施形態では、ボンディングワイヤ96を介して電気的に接続されている。信号端子85は、Y方向に延設されており、封止樹脂体20の側面20dから外部に突出している。側面20dは、Y方向において側面20cとは反対の面である。本実施形態では、ひとつの半導体素子30に対して5本の信号端子85が設けられている。
信号端子85において、封止樹脂体20の内部に配置されたインナーリード部は、図9および図10に示すようにクランク形状をなしている。信号端子85において、ボンディングワイヤ96の接続部と側面20dにおける封止端部との位置が、X方向においてずれている。ボンディングワイヤ96の接続部は、側面20dにおける封止端部よりも、X方向において対応する半導体素子30(パッド31P)に近い。このようにクランク形状を採用することで、ボンディングワイヤ96の長さを短くし、封止樹脂体20の成形時におけるワイヤ流れを抑制することができる。
なお、図5などに示す符号97は、吊りリードである。ヒートシンク40(40H、40L)と、継手部70と、主端子80と、信号端子85は、共通部材であるリードフレーム95に構成されている。このリードフレーム95は部分的に厚みが異なる異形条である。信号端子85は、カット前の状態で、タイバー98を介して吊りリード97に接続されている。タイバー98など、リードフレーム95の不要部分は、封止樹脂体20の成形後にカット(除去)されている。
上記したように、半導体装置17では、封止樹脂体20によって一相分の上下アーム回路を構成する複数の半導体素子30が封止されている。封止樹脂体20は、複数の半導体素子30、ヒートシンク40それぞれの一部、ヒートシンク50それぞれの一部、ターミナル60、継手部70、71、主端子80および信号端子85それぞれの一部を、一体的に封止している。
Z方向において、ヒートシンク40、50の間に、半導体素子30が配置されている。これにより、半導体素子30の熱を、Z方向において両側に放熱することができる。半導体装置17は、両面放熱構造をなしている。ヒートシンク40の裏面40bは、封止樹脂体20の裏面20bと略面一となっている。ヒートシンク50の裏面50bは、封止樹脂体20の一面20aと略面一となっている。裏面40b、50bが露出面であるため、放熱性を高めることができる。
上記したように、半導体素子30(30H、30L)と、ターミナル60(60H、60L)は、半導体装置17A、17B、17Cにおいて互いに大きさが異なっている。それ以外の要素、具体的には、ヒートシンク40、主端子80、信号端子85、および継手部70を含むリードフレーム95の要素、および、継手部71が一体化されたヒートシンク50は、半導体装置17A、17B、17Cにおいて共通の構成となっている。すなわち、共通部品である。封止樹脂体20も、半導体装置17A、17B、17Cにおいて外形輪郭が互いに同じであり、共通の成形型100を用いて形成されるため、共通部品である。
<半導体装置の製造方法>
次に、図9~図14に基づき、上記した半導体装置17の製造方法の一例について説明する。図12は、封止樹脂体20の成形工程を示す部分断面図である。図12は、樹脂注入の途中段階を示している。図12においては、ターミナル周辺の樹脂の流れを示している。図13は、封止樹脂体20の成形後を示す平面図である。図14は、切削加工後を示す平面図である。以下では、溶融状態のはんだについては、溶融はんだと示す。
先ず、図9に示すリードフレーム95を準備する。次いで、図10に示すように、ヒートシンク40上に半導体素子30およびターミナル60が配置された積層体を形成する。具体的には、ヒートシンク40の対向面40a上に溶融はんだ90を塗布し、コレクタ電極31Cが対向面40a側となるように、溶融はんだ90上に半導体素子30を配置する。次いで、半導体素子30のエミッタ電極31E上に溶融はんだ92を塗布し、溶融はんだ92上にターミナル60を配置する。さらにターミナル60の端面60b上に溶融はんだ91を塗布する。また、継手部70および接続部81上にも溶融はんだ93、94を塗布する。
溶融はんだ90~94は、たとえば転写法を用いて塗布することができる。塗布した溶融はんだ90、92が固化(凝固)することで、積層体が得られる。溶融はんだ90~94については、積層順に固化(凝固)させてもよいし、すべてを一括で固化(凝固)させてもよい。ボンディングワイヤ96の接続は、積層体の形成後に行ってもよいし、溶融はんだ90が固化した状態で、エミッタ電極31E上に溶融はんだ92を塗布する前に行ってもよい。
両面放熱構造の半導体装置17は、上記したように冷却器18の熱交換部180によってZ方向の両面側から挟まれる。よって、Z方向において表面の高い平行度と表面間の高い寸法精度が求められる。このため、はんだ91については、半導体装置17の高さばらつきを吸収可能な量を配置する。すなわち、はんだ90、92よりも多めのはんだ91を配置する。はんだ93、94についても同様である。
次いで、図11に示すように、積層体とヒートシンク50とを接続する。対向面50aが上になるように、ヒートシンク50を図示しない台座上に配置する。そして、ターミナル60の端面60b、すなわちはんだ91が対向面50aと対向するように、積層体をヒートシンク50上に配置し、リフローを実施する。リフローでは、ヒートシンク40側からZ方向に荷重を加えることで、半導体装置17の高さが所定高さとなるようにする。詳しくは、荷重を加えることで、図示しないスペーサを、ヒートシンク40の対向面40aと台座の載置面との両方に接触させる。このようにして、半導体装置17の高さが所定高さとなるようにする。
リフローにより、はんだ91を介して、ターミナル60とヒートシンク50が接続(接合)される。すなわち、エミッタ電極31Eとヒートシンク50とが電気的に接続される。はんだ91は、半導体装置17を構成する要素の寸法公差や組み付け公差による高さばらつきを吸収する。たとえば、半導体装置17の高さを所定高さにするために、はんだ91の全量が必要な場合には、はんだ91の全量が溝52よりも内側の接続領域51に留まる。一方、所定高さにするために、はんだ91が余る場合、余剰分のはんだ91は、溝52に収容される。なお、リフローにより、はんだ93を介して、継手部70とヒートシンク50に連なる継手部71が接続される。また、はんだ94を介して、ヒートシンク50Lに連なる継手部71と、負極端子80Nの接続部81が接続される。
次いで、トランスファモールド法により封止樹脂体20を成形する。たとえば、ヒートシンク40、50が完全に被覆されるように封止樹脂体20を成形する。図12に示すように、成形型100のキャビティ101内に、ゲート102から樹脂21を注入する。ゲート102は、半導体素子30H側において、キャビティ101を構成する側面に連なっている。ゲート102は、ヒートシンク40Hと吊りリード97との連結部位の近傍において、キャビティ101に連なっている。
成形型100は、フローキャビティ103を有している。フローキャビティ103は、封止樹脂体20を形成するキャビティ101に連なっている。フローキャビティ103は、キャビティ101を構成する壁面のうち、ゲート102とは反対の側面に連なっている。フローキャビティ103は、Y方向において信号端子85側に設けられている。
樹脂21は、ターミナル60の側面に沿って、半導体素子30とヒートシンク50の対向領域を回り込む。樹脂21により、ゲート102に近いターミナル60(60H)の周りが先に充たされ、ゲート102に対して遠いターミナル60(60L)の周りが後で充たされる。ターミナル60Lの周りには、図12に白抜き矢印で示すようにY方向の樹脂21の流れと、X方向の樹脂21の流れが生じる。樹脂21は、フローキャビティ103にも流れ込む。これにより、Y方向の樹脂の流れが遅くなる。これにより、X方向に流れる樹脂21とY方向に流れる樹脂21が、半導体素子30Lの角部で合流する。角部とは、Y方向において主端子80側であって、X方向において外側の角部である。
このように、フローキャビティ103を設けることで、樹脂21の流速を調整し、半導体素子30Lの角部に樹脂21の最終合流部104を設けることができる。よって、巻き込みボイドを低減することができる。成形後の封止樹脂体20には、図13に示すように、ゲート102やフローキャビティ103由来の凸部22、23が連なっている。そこで、封止樹脂体20の成形後に、凸部22、23を除去(切除)する。
次いで、封止樹脂体20の切削を行う。本実施形態では、封止樹脂体20をヒートシンク40、50の一部ごと切削する。図14などに示すように、切削によって、封止樹脂体20からヒートシンク40、50の裏面40b、50bが露出する。裏面40bは裏面20bと略面一となり、裏面50bは一面20aと略面一となる。
次いで、リードフレーム95からタイバー98などの不要部分を除去することで、半導体装置17を得ることができる。
半導体装置17の製造方法は、上記した例に限定されない。たとえば、ヒートシンク40、50の裏面40b、50bを成形型100の壁面に押し当て、密着させた状態で、封止樹脂体20を成形してもよい。この場合、封止樹脂体20を成形した時点で、裏面40b、50bが封止樹脂体20から露出する。よって、切削工程を排除することもできる。
また、ソルダダイボンド法に限定されない。溶融はんだに代えて、はんだ箔等を用いてもよい。2段階のリフローによって、半導体装置17を形成してもよい。具体的には、1段目ではんだ90、92をリフローして上記した積層体を形成し、2段目ではんだ91をリフローしてヒートシンク50を積層体に接続してもよい。この場合も、多めのはんだ91によって、半導体装置17の高さばらつきを吸収することができる。
<ターミナルと溝との位置関係>
次に、図6~図8、図10、および図15に基づき、ターミナル60と、ヒートシンク50の溝52との位置関係について説明する。各図に示す一点鎖線は、半導体装置17A、17B、17C相互の位置の基準を示している。図15は、各半導体装置17A、17B、17Cにおいて、ターミナル60と溝52との位置関係を示している。図15では、位置関係を示すために、ヒートシンク50に対向する側の面である端面60bを示している。図15において上アーム側のヒートシンク50Hおよびターミナル60Hを例示しているが、下アーム側のヒートシンク50Lおよびターミナル60Lについても同様の構成である。
上記したように、ターミナル60は、半導体素子30のエミッタ電極31Eに接続されている。半導体素子30(エミッタ電極31E)の大きさが互いに異なる半導体装置17A、17B、17Cにおいて、ターミナル60の大きさは互いに異なる。平面視において、ターミナル60の大きさは、半導体装置17A<半導体装置17B<半導体装置17Cの関係を満たしている。ヒートシンク50に対向する端面60bの大きさも、半導体装置17A<半導体装置17B<半導体装置17Cの関係を満たしている。
端面60bは、平面略矩形状をなしている。図15に示すように、端面60bは、外周端部として、X方向に略平行な2つの辺61a、61bと、Y方向に略平行な2つの辺61c、61dを有している。端面60bは、四隅にR部を有してもよいし、R部を有さない構成としてもよい。Y方向において、辺61aは信号端子85側、すなわちパッド31P側に設けられ、辺61bは主端子80側に設けられている。X方向において、辺61cは継手部側に設けられ、辺61dは辺61cよりもX方向外側に設けられている。X方向が第1方向に相当し、Y方向が第2方向に相当する。辺61aが第1辺に相当し、辺61bが第2辺に相当する。辺61cが第3辺に相当し、辺61dが第4辺に相当する。
ヒートシンク50の溝52は、半導体装置17A、17B、17Cにおいて共通構成である。すなわち、平面視において、互いに一致する構成となっている。溝52の共通化により、ヒートシンク50は、半導体装置17A、17B、17Cにおいて共通部品である。溝52は、電力変換部を構成する半導体装置17A、17B、17Cにおいて、もっとも大きいターミナル60に合わせて大きさが設定されている。本実施形態では、コンバータ6を構成する半導体装置17Cのターミナル60がもっとも大きい。平面視において、半導体装置17Cのターミナル60が収まるように、溝52の大きさが設定されている。溝52は、平面視において、端面60bの4つの辺61a、61b、61c、61dのうち、ひとつのみ、もしくは、2つのみと重なるように設けられている。
本実施形態の溝52は、平面略矩形環状である。溝52は、X方向に略平行に延びる2つの延設部52a、52bと、Y方向に略平行に延びる2つの延設部52a、52bを有している。Y方向において、延設部52aは信号端子85側、すなわちパッド31P側に設けられ、延設部52bは主端子80側に設けられている。X方向において、延設部52cは継手部側に設けられ、延設部52dは延設部52cよりも外側に設けられている。溝52は、矩形の四隅にR部を有してもよいし、R部を有さない構成としてもよい。
溝52は、Y方向において、ターミナル60に対して偏って設けられている。具体的には、Y方向において、パッド31P側の辺61aと延設部52aとの距離が、反対側の辺61bと延設部52bの距離よりも短い。このように、パッド31P側の辺61aのほうが、反対側の辺61bよりも溝52に対して近くなるように、溝52が設けられている。換言すれば、溝52の中心が、ターミナル60の中心に一致しておらず、パッド31Pから遠ざかる方向にずれている。よって、ターミナル60が、Y方向において辺61a側に偏って配置されている。
上記配置により、半導体装置17A、17B、17Cは、接続領域51の一部として、端面60bの辺61bと溝52の延設部52bとの間に、ターミナル60が重なっていない非重なり領域51aを含んでいる。たとえば、半導体装置17Cにおいて、パッド31P側の辺61aと延設部52aとの距離L1は、反対側の辺61bと延設部52bの距離L2よりも短い。他の半導体装置17A、17Bについても同様である。
半導体装置17A、17Bにおいて、溝52の延設部52aが、端面60bの辺61aと重なっている。溝52は、辺61b、61c、61dには重なっていない。辺61b、61c、61dは、接続領域51と重なっている。このように、インバータ7、8を構成する半導体装置17A、17Bにおいて、ヒートシンク50の溝52は、端面60bにおけるパッド31P側の辺61aと重なり、反対側の辺61bとは重なっていない。溝52は、辺61aのみと重なっている。
半導体装置17Cにおいて、溝52の延設部52cが辺61cと重なり、延設部52dが辺61dと重なっている。溝52は、辺61a、61bには重なっていない。辺61a、61bは、接続領域51と重なっている。このように、コンバータ6を構成する半導体装置17Cにおいて、ヒートシンク50の溝52は、端面60bにおけるX方向両端の辺61c、61dのみと重なっている。
<第1実施形態のまとめ>
上記したように、本実施形態の半導体装置17では、ヒートシンク50の溝52を、平面視において、ターミナル60の端面60bの外周端部と重なるように設けている。これにより、はんだ91の余剰分が溝52に流れ込みやすい。よって、余剰のはんだ91を、溝52に収容することができる。たとえば、はんだ91が、ターミナル60の側面側に濡れ拡がるのを抑制することができる。
また、ターミナル60ごとに溝52を設計するのではなく、大きさが異なる複数種類のターミナル60が収まるように、溝52を設計している。具体的には、溝52を、ターミナル60の端面60bの4辺61a、61b、61c、61dのすべてと重なるように設けるのではなく、4辺61a、61b、61c、61dのうちのひとつのみ、もしくは、2つのみと重なる大きさで設けている。これにより、大きさが異なる複数のターミナル60について、共通構成の溝52により、余剰のはんだ91を収容することができる。溝52の共通化により、ヒートシンク50を共通部品とすることができる。
以上より、本実施形態の半導体装置17によれば、余剰のはんだ91を収容しつつ、部品の種類(品番)を低減することができる。これにより、コストを低減することができる。また、ヒートシンク50の共通化により、溝52を形成する型も共通化することができる。これにより、製造コストを低減することができる。
本実施形態の電力変換装置5は、互いに異なる電力変換部を構成する複数種類の半導体装置17A、17B、17Cを備えている。半導体装置17A、17B、17Cにおいて、半導体素子30およびターミナル60の大きさは互いに異なっている。一方、溝52の構成は共通である。溝52の共通化により、ヒートシンク50を共通部品とすることができる。また、共通構成の溝52を、各半導体装置17A、17B、17Cにおいて、ターミナル60の端面60bの4辺61a、61b、61c、61dのうちのひとつのみ、もしくは、2つのみと重なる大きさとしている。これにより、複数種類の半導体装置17A、17B、17Cにおいて、余剰のはんだ91を溝52に収容することができる。以上より、電力変換装置5において、部品の種類を低減することができる。
なお、電力変換装置5は、インバータ7を構成する半導体装置17Aと、インバータ8を構成する半導体装置17Bと、コンバータ6を構成する半導体装置17Cを備えている。すなわち、半導体素子30、ひいてはターミナル60の大きさが異なる3種類の半導体装置17(17A、17B、17C)を備えている。3種類の半導体装置17のうち、任意の2種類の一方が第1半導体装置に相当し、他方が第2半導体装置に相当する。第1半導体装置により構成される電力変換部が第1電力変換部に相当し、第2半導体装置により構成される電力変換部が第2電力変換部に相当する。たとえば、半導体装置17Aが第1半導体装置に相当し、半導体装置17Cが第2半導体装置に相当する。インバータ7が第1電力変換部に相当し、コンバータ6が第2変換部に相当する。
以下、より好ましい形態について説明する。図16は、本実施形態の溝52の配置の効果を示す断面図であり、参考例についても合わせて図示している。参考例では、本実施形態の要素と同一または関連する要素について、本実施形態の符号の末尾にrを付け加えて示している。
参考例では、溝52rがターミナル60rの端面60brの辺61ar、61rと重なっていない。辺61ar、61rは、接続領域51rと重なっている。このような構成では、ヒートシンク50rの対向面50ar上に積層体を配置し、はんだ91rをリフローする際に、溶融したはんだ91rが積層体側から押されて、端面60brの周囲に流動する。ほぼ平坦な接続領域51rに対して溝52rは凹んでおり、はんだ91は、接続領域51rから溝52rに濡れ拡がる際に、表面張力によって界面で少なからず踏みとどまる。よって、はんだ91は、端面60brの周囲において盛り上がる。はんだ91rは、Z方向において、端面60brよりも半導体素子30rに近づく。したがって、はんだ91rの盛り上がり部が、ボンディングワイヤ96rに接触する虞がある。また、ターミナル60rの側面にはんだ91rが接触する虞がある。
これに対し、本実施形態の半導体装置17A、17Bでは、図16に示すように、溝52を、端面60bにおけるパッド31P側の辺61aと重なり、反対側の61bとは重ならないように設けている。リフロー時に、溶融したはんだ91が積層体側から押されて端面60bの周囲に流動しても、パッド31P側において溝52に収容される。これにより、パッド31P側において、はんだ91の盛り上がり部が形成されるのを抑制することができる。よって、はんだ91が、ボンディングワイヤ96に接触するのを抑制することができる。
また、はんだ91の一部が溝52に収容されることで、端面60bの周囲に流動し、接続領域51上に位置するはんだ91が減少する。これにより、パッド31Pと反対側において、はんだ91の盛り上がりを抑制することができる。盛り上がり部が生じたとしても、高さが低くなる。よって、はんだ91が、ターミナル60の側面に接触するのを抑制することができる。
本実施形態では、接続領域51が、辺61bと溝52の延設部52bとの間に非重なり領域51aを有している。このため、端面60bの周囲に押されたはんだ91は、非重なり領域51aを濡れ拡がる。濡れ拡がりにより、はんだ91の盛り上がりを抑制することができる。
本実施形態の半導体装置17Cでは、溝52を、端面60bにおけるX方向両端の辺61c、61dと重なるように設けている。半導体装置17Cのターミナル60がもっとも大きいが、リフロー時に端面60bの周囲に押されたはんだ91を、X方向両側において溝52(延設部52c、52d)に収容することができる。これにより、たとえば、はんだ91がターミナル60の側面側に濡れ拡がるのを抑制することができる。
特に本実施形態では、溝52の配置を、ターミナル60に対してY方向に偏らせている。具体的には、パッド31P側の辺61aと延設部52aとの距離L1が、反対側の辺61bと延設部52bの距離L2よりも短くなるように偏らせている。これにより、リフロー時に端面60bの周囲に押されたはんだ91が、パッド31P側において溝52に収容されやすい。これにより、パッド31P側において、はんだ91の盛り上がり部が形成されるのを抑制し、ひいては、はんだ91がボンディングワイヤ96に接触するのを抑制することができる。
(第2実施形態)
この実施形態は、先行する実施形態を基礎的形態とする変形例であり、先行実施形態の記載を援用できる。先行実施形態では、ヒートシンク50の対向面50aに、余剰のはんだ91を収容する溝52を設けた。さらに、溝52の外へのはんだ溢れを抑制する構成としてもよい。
図17は、本実施形態に係る半導体装置17において、ヒートシンク50の対向面50aを示している。図17では、図15同様、ターミナル60の端面60bを図示している。明確化のために、平面図である図17において、粗化領域53にハッチングを施している。図17では、半導体装置17Bの上アーム側のヒートシンク50Hおよびターミナル60Hを例示している。しかしながら、下アーム側のヒートシンク50Lおよびターミナル60Lについても同様の構成である。半導体装置17A、17Cにおいても、同様の構成である。図18は、図17のXVIII-XVIII線に沿う断面図である。
図17に示すように、半導体装置17は、ヒートシンク50の対向面50aに、粗化領域53を有している。粗化領域53は、溝52を取り囲むように設けられている。粗化領域53は、対向面50aにおける粗化領域53を除く部分、たとえば接続領域51や溝52よりも、はんだ91に対する濡れ性が低い領域である。粗化領域53は、溝52の外周に実質的に隣接して設けられている。本実施形態では、対向面50aにおいて、溝52よりも外側の領域の全域が粗化領域53とされている。
図18に示すように、ヒートシンク50は、母材54と、母材54の表面上に設けられた金属膜55および凹凸酸化膜56を有している。母材54は、ヒートシンク50の主たる部分をなしている。母材54は、Cu系の材料を用いて形成されている。金属膜55は、母材54よりもはんだ91に対する濡れ性が高い材料を含んで形成されている。金属膜55は、対向面50aの全域に形成されている。凹凸酸化膜56は、対向面50aにおいて局所的に形成されている。
凹凸酸化膜56は、金属膜55にレーザ光を照射することで、対向面50aにおいて金属膜55上に局所的に形成されている。金属膜55は、母材54の表面のうち、たとえば裏面50bを除く面上に設けられている。金属膜55は、Ni(ニッケル)を主成分とする下地膜と、Au(金)を主成分とする上地膜を有している。本実施形態では、下地膜として、P(リン)を含む無電解Niめっき膜を採用している。凹凸酸化膜56から露出する金属膜55のうち、はんだ91が接触する部分の上地膜(Au)は、リフロー時にはんだ91中に拡散する。金属膜55のうち、凹凸酸化膜56が形成される部分の上地膜(Au)は、凹凸酸化膜56を形成する際にレーザ光の照射により除去される。凹凸酸化膜56は、Niを主成分とする酸化物の膜である。たとえば、凹凸酸化膜56を構成する成分のうち、80%がNI、10%がNiO、10%がNiとなっている。
対向面50aにおいて凹凸酸化膜56から露出する金属膜55が、ヒートシンク50においてはんだ91に対する濡れ性の高い領域を提供する。接続領域51および溝52において、金属膜55が露出している。粗化領域53において、凹凸酸化膜56が形成されている。
図18に示す符号57は、金属膜55の表面に形成された凹部である。凹部57は、パルス発振のレーザ光の照射により形成される。1パルスごとにひとつの凹部57が形成される。凹凸酸化膜56は、レーザ光の照射により、金属膜55の表層部分が溶融、気化し、蒸着することで形成される。凹凸酸化膜56は、金属膜55由来の酸化膜である。凹凸酸化膜56は、金属膜55の主成分の金属(Ni)の酸化物の膜である。凹凸酸化膜56は、凹部57を有する金属膜55の表面の凹凸に倣って形成されている。凹凸酸化膜56の表面には、凹部57の幅よりも細かいピッチで凹凸が形成されている。すなわち、非常に微細な凹凸(粗化部)が形成されている。
<粗化領域の形成方法>
次に、粗化領域53の形成方法について説明する。まず、溝52を備えたヒートシンク50を準備する。本実施形態では、溝72を備えた継手部71が一体的に連なるヒートシンク50を準備する。継手部71が連なるヒートシンク50は、金属板をプレス加工することで形成される。この時点で、ヒートシンク50は、上記した母材54と金属膜55を有している。
次に、対向面50aに対してパルス発振のレーザ光を照射し、金属膜55の表面を溶融および蒸発させる。パルス発振のレーザ光は、エネルギー密度が0J/cmより大きく100J/cm以下で、パルス幅が1μ秒以下となるように調整される。この条件を満たすには、YAGレーザ、YVOレーザ、ファイバレーザなどを採用することができる。たとえばYAGレーザの場合、エネルギー密度が1J/cm以上であればよい。無電解Niめっきの場合、たとえば5J/cm程度でも金属膜55を加工することができる。
このとき、レーザ光の光源とヒートシンク50とを相対的に移動させることにより、レーザ光を走査し、複数の位置に順に照射する。レーザ光を照射し、金属膜55の表面を溶融、気化させることで、金属膜55の表面には、凹部57が形成される。金属膜55のうち、レーザ光を照射した部分の平均厚みは、レーザ光を照射しない部分の平均厚みよりも薄くなる。また、レーザ光のスポットに対応して形成される複数の凹部57は連なり、たとえば鱗状となる。スポットとは、1パルスによる照射範囲である。
たとえば、X方向において隣り合うレーザ光のスポットが一部重なるとともに、Y方向において隣り合うレーザ光のスポットが一部重なるように、レーザ光を走査する。その際、X方向の基準座標からレーザ光をX方向に走査して第1列の照射を行う。第1列の照射が完了したら、Y方向の座標をずらし、X方向の基準座標からレーザ光をX方向に走査し、第2列の照射を行ってもよい。
本実施形態では、図19に示すように、第1列の照射が完了したら、レーザ光をX方向において逆向きに走査し、第2列の照射を行う。このように、基準座標への復帰を待たずに、折り返し走査する。これにより、レーザ光の照射時間を短縮することができる。また、第1列のスポット105と第2列のスポット105を、X方向においてずらす。具体的には、X方向において、第1列における隣り合う2つのスポット105間の中心位置と、第2列のスポット105の中心位置とが、略一致するようにスポット105の位置をずらす。
次いで、溶融した金属膜55の部分を凝固させる。具体的には、溶融して気化した金属膜55を、レーザ光が照射された部分やその周辺部分に蒸着させる。このように、溶融して気化した金属膜55を蒸着させることにより、金属膜55の表面上に凹凸酸化膜56を形成する。上記したように、スポット105の千鳥配置(千鳥配列)により、凹凸酸化膜56の形成ばらつきを、粗化領域53の全域において低減することができる。すなわち、単位面積当たりの凹凸酸化膜56の膜厚を、粗化領域53の全域においてほぼ均一にすることができる。以上のようにして、ヒートシンク50を準備する。
<第2実施形態のまとめ>
本実施形態によれば、溝52を取り囲むように、粗化領域53を設けている。また、はんだ91に対する濡れ性の高い金属膜55に対し、レーザ光を局所的に照射して凹凸酸化膜56を形成することで、粗化領域53としている。酸化膜(凹凸酸化膜56)は、金属膜55に較べて、はんだ91に対する濡れ性が低い。凹凸酸化膜56は、表面に微細な凹凸を有しているため、はんだ91との接触面積が小さくなり、はんだ91の一部は表面張力によって球状になる。すなわち、接触角が大きくなる。これにより、はんだ91に対する濡れ性が低い。したがって、凹凸酸化膜56により、溝52の外へはんだ91が濡れ拡がるのを抑制することができる。
本実施形態では、先行実施形態同様、溝52を、ターミナル60の端面60bの4辺61a、61b、61c、61dのうちのひとつのみ、もしくは、2つのみと重なるように設けている。たとえば、溝52が辺61aのみと重なる構成において、辺61aと重なる延設部52aのみで余剰のはんだ91を収容(吸収)しきれない場合でも、粗化領域53(凹凸酸化膜56)により溝52の外への濡れ拡がりが抑制される。これにより、余剰のはんだ91は、図17に二点鎖線の矢印で示すように、溝52内を延設部52c、52d側に濡れ拡がる。したがって、溝52の共通化によりヒートシンク50を共通部品とした構成において、溝52の外へはんだ91が溢れるのを抑制することができる。溝52が辺61c、61dのみと重なる構成においても同様である。
凹凸酸化膜56の形成には、上記したようにレーザ光を用いるため、高濡れ領域である接続領域51および溝52と、低濡れ領域である粗化領域53とのパターニングが容易である。さらに、凹凸酸化膜56の表面には、非常に微細な凹凸が形成されており、封止樹脂体20が絡みつき、アンカー効果が生じる。また、封止樹脂体20との接触面積が増える。よって、ヒートシンク50の凹凸酸化膜56を設けた部分、すなわち粗化領域53に、封止樹脂体20を密着させることができる。
<変形例>
本実施形態では、ヒートシンク50の対向面50aにおいて、溝52の外側の領域の全域を粗化領域53とする例を示したが、これに限定されない。溝52を取り囲むように、溝52よりも外側領域の一部のみに、粗化領域53を設けてもよい。
たとえば、図20に示す変形例のように、溝52よりも外側の領域であって、縁領域58を除く部分を、粗化領域53としてもよい。図20では、明確化のために、粗化領域53にハッチングを施している。縁領域58とは、対向面50aの外周端を含む領域である。レーザ光を照射する際、位置決め治具106にてヒートシンク50を位置決めする。位置決め治具106は、ヒートシンク50の側面を押さえる。したがって、外周端まで粗化領域53を設けると、レーザ光によって位置決め治具106が削れ、位置精度が低下する虞がある。
対向面50aにおいて、外周端から所定範囲には、プレス加工によるダレ面が形成されている。ダレ面は、丸みを帯びており、平坦ではない。撮像装置を用いた外観検査(たとえば二値化処理)において、ダレ面を検査することは困難であり、一般的にはダレ面を検査エリアから除外する。そこで、縁領域58をダレ面の範囲内で設定することで、品質を保証しつつ、位置決め治具106への影響を抑制することができる。
図示を省略するが、継手部71における溝72の形成面に、粗化領域を設けてもよい。粗化領域は、粗化領域53同様、レーザ光の照射により形成されている。粗化領域は、継手部71において、溝72を取り囲むように、溝の外側に設けられる。継手部71の粗化領域を、ヒートシンク50の粗化領域53に連なるように設けてもよい。
図21に示す変形例のように、ヒートシンク50の粗化領域53に加えて、ターミナル60の側面に粗化領域62を設けてもよい。図21では、側面のほぼ全域に粗化領域62を設けている。粗化領域62は、粗化領域53同様、レーザ光の照射により形成されている。図示を省略するが、ターミナル60も、母材と、母材上に設けられた金属膜と、凹凸酸化膜を有している。ターミナル60の側面に粗化領域62を有することで、はんだ91が側面に濡れ拡がるのを抑制することができる。すなわち、はんだ91が、ターミナル60の側面を介して、エミッタ電極31Eのはんだ接合部に流れ込むのを抑制することができる。これにより、エミッタ電極31Eのはんだ接合部の接続信頼性低下を抑制することができる。
上記したように、信号端子85は、回路基板19に挿入実装される。このため、たとえば図22に示す矯正治具107により、信号端子85の位置、特に挿入される先端位置が矯正される。具体的には、矯正治具107を信号端子85の先端付近に押し当てて信号端子85に荷重を印加し、変形させる。その後、矯正治具107による荷重を解除することで、信号端子85はスプリングバックする。これにより、複数の信号端子85の先端位置が矯正される。
このように、信号端子85の位置矯正を行う構成において、図23に示す変形例のように、信号端子85のアウターリード部の根元部分に粗化領域86を設けるとよい。図23では、明確化のために、粗化領域86にハッチングを施している。粗化領域86は、粗化領域53同様、レーザ光の照射により形成されている。図示を省略するが、信号端子85も、母材と、母材上に設けられた金属膜と、凹凸酸化膜を有している。粗化領域86において、金属膜(Niめっき膜)の膜厚は、非照射エリアに較べて薄い。このため、信号端子85の矯正時に、粗化領域86がめっき割れの起点となる。すなわち、粗化領域86を起点に信号端子85が変形する。このように、起点が安定するため、矯正後の先端位置のばらつきを低減することができる。
なお、粗化領域86は、アウターリード部の根元部分のみに限定されない。アウターリード部からインナーリード部にわたって、粗化領域86を設けてもよい。インナーリード部において、粗化領域86は、ボンディングワイヤ96の接続部分を避けて形成される。インナーリード部に粗化領域86を設けることで、封止樹脂体20の密着性を高めることができる。
(第3実施形態)
この実施形態は、先行する実施形態を基礎的形態とする変形例であり、先行実施形態の記載を援用できる。先行実施形態では、半導体素子の保護膜について、特に言及しなかった。これに対し、保護膜からの封止樹脂体の剥離を抑制する構成としてもよい。
図24は、本実施形態に係る半導体装置17において、半導体素子30の裏面側の構成を示す平面図である。半導体素子30は、保護膜32を有している。明確化のために、平面図である図24において、保護膜32にハッチングを施している。保護膜32の構成材料は、たとえばポリイミドである。保護膜32は、半導体基板の裏面上において、エミッタ電極31Eおよびパッド31Pの周囲に設けられている。エミッタ電極31Eおよびパッド31Pは、保護膜32の開口から露出している。保護膜32は、エミッタ電極31E側に設けられ、半導体素子30の表面の一部をなす絶縁膜である。上記したように、エミッタ電極31Eには、はんだ92が接続される。パッド31Pには、ボンディングワイヤ96が接続される。保護膜32には、封止樹脂体20が密着する。
たとえば、パッド31Pの周辺において保護膜32から封止樹脂体20が剥離すると、ボンディングワイヤ96に応力がかかり、ボンディングワイヤ96が破断する虞がある。このため、保護膜32において、封止樹脂体20との密着性を向上することが好ましい。
図25は、保護膜32の表面の算術平均粗さRaと、バルク破壊率との関係を示す図である。図25は、試験結果を示している。図25に示すように、算術平均粗さRaを8nm以上にすると、100%の確率でバルク破壊が生じた。一方、8nm未満では、界面破壊や、界面破壊とバルク破壊との複合破壊が見受けられ、バルク破壊率が100%を下回った。この知見をもとに、本実施形態では、算術平均粗さRaが8nm以上となるように、保護膜32の表面を意図的に荒らしている。
保護膜32の表面は、たとえばアッシングにより荒らすことができる。アッシングとは、樹脂表面に高エネルギー状態の酸素プラズマを照射し、樹脂を構成する炭素と結合させ、COとして気化、分解(灰化:アッシング)する処理である。
<第3実施形態のまとめ>
本実施形態の半導体素子30は、表面の算術平均粗さRaが8nm以上の保護膜32を有している。これにより、半導体装置17において、保護膜32と封止樹脂体20との密着性が向上している。よって、封止樹脂体20が、保護膜32から剥離し難い。たとえば、パッド31Pの周辺において封止樹脂体20の剥離を抑制し、ひいてはボンディングワイヤ96の破断を抑制することができる。
アッシングにより保護膜32の表面を荒らす例を示したが、これに限定されない。たとえば、アルゴン、窒素など、酸素以外のプラズマ種を用いてもよい。
保護膜32として、ポリイミドの例を示したが、これに限定されない。ポリイミド以外の絶縁膜、たとえばシリコン酸化膜、シリコン窒化膜、PSG(Phospho Silicate Glass)膜などを、保護膜32としてもよい。これら絶縁膜の表面を意図的に荒らすことで、封止樹脂体20の剥離を抑制することができる。
(他の実施形態)
この明細書および図面等における開示は、例示された実施形態に制限されない。開示は、例示された実施形態と、それらに基づく当業者による変形態様を包含する。たとえば、開示は、実施形態において示された部品および/または要素の組み合わせに限定されない。開示は、多様な組み合わせによって実施可能である。開示は、実施形態に追加可能な追加的な部分をもつことができる。開示は、実施形態の部品および/または要素が省略されたものを包含する。開示は、ひとつの実施形態と他の実施形態との間における部品および/または要素の置き換え、または組み合わせを包含する。開示される技術的範囲は、実施形態の記載に限定されない。開示されるいくつかの技術的範囲は、請求の範囲の記載によって示され、さらに請求の範囲の記載と均等の意味および範囲内でのすべての変更を含むものと解されるべきである。
明細書および図面等における開示は、請求の範囲の記載によって限定されない。明細書および図面等における開示は、請求の範囲に記載された技術的思想を包含し、さらに請求の範囲に記載された技術的思想より多様で広範な技術的思想に及んでいる。よって、請求の範囲の記載に拘束されることなく、明細書および図面等の開示から、多様な技術的思想を抽出することができる。
ある要素または層が「上にある」、「連結されている」、「接続されている」または「結合されている」と言及されている場合、それは、他の要素、または他の層に対して、直接的に上に、連結され、接続され、または結合されていることがあり、さらに、介在要素または介在層が存在していることがある。対照的に、ある要素が別の要素または層に「直接的に上に」、「直接的に連結されている」、「直接的に接続されている」または「直接的に結合されている」と言及されている場合、介在要素または介在層は存在しない。要素間の関係を説明するために使用される他の言葉は、同様のやり方で(例えば、「間に」対「直接的に間に」、「隣接する」対「直接的に隣接する」など)解釈されるべきである。この明細書で使用される場合、用語「および/または」は、関連する列挙されたひとつまたは複数の項目に関する任意の組み合わせ、およびすべての組み合わせを含む。
空間的に相対的な用語「内」、「外」、「裏」、「下」、「低」、「上」、「高」などは、図示されているような、ひとつの要素または特徴の他の要素または特徴に対する関係を説明する記載を容易にするためにここでは利用されている。空間的に相対的な用語は、図面に描かれている向きに加えて、使用または操作中の装置の異なる向きを包含することを意図することができる。例えば、図中の装置をひっくり返すと、他の要素または特徴の「下」または「真下」として説明されている要素は、他の要素または特徴の「上」に向けられる。したがって、用語「下」は、上と下の両方の向きを包含することができる。この装置は、他の方向に向いていてもよく(90度または他の向きに回転されてもよい)、この明細書で使用される空間的に相対的な記述子はそれに応じて解釈される。
制御回路部9および駆動回路部10は、少なくともひとつのコンピュータを含む制御システムによって提供される。制御システムは、ハードウェアである少なくともひとつのプロセッサ(ハードウェアプロセッサ)を含む。ハードウェアプロセッサは、下記(i)、(ii)、または(iii)により提供することができる。
(i)ハードウェアプロセッサは、ハードウェア論理回路である場合がある。この場合、コンピュータは、プログラムされた多数の論理ユニット(ゲート回路)を含むデジタル回路によって提供される。デジタル回路は、プログラムおよび/またはデータを格納したメモリを備える場合がある。コンピュータは、アナログ回路によって提供される場合がある。コンピュータは、デジタル回路とアナログ回路との組み合わせによって提供される場合がある。
(ii)ハードウェアプロセッサは、少なくともひとつのメモリに格納されたプログラムを実行する少なくともひとつのプロセッサコアである場合がある。この場合、コンピュータは、少なくともひとつのメモリと、少なくともひとつのプロセッサコアとによって提供される。プロセッサコアは、たとえばCPUと称される。メモリは、記憶媒体とも称される。メモリは、プロセッサによって読み取り可能な「プログラムおよび/またはデータ」を非一時的に格納する非遷移的かつ実体的な記憶媒体である。
(iii)ハードウェアプロセッサは、上記(i)と上記(ii)との組み合わせである場合がある。(i)と(ii)とは、異なるチップの上、または共通のチップの上に配置される。
すなわち、制御回路部9および駆動回路部10が提供する手段および/または機能は、ハードウェアのみ、ソフトウェアのみ、またはそれらの組み合わせにより提供することができる。
電力変換装置5が、制御回路部9を備える例を示したが、これに限定されない。たとえば制御回路部9の機能を上位ECUにもたせることで、制御回路部9を備えない構成としてもよい。アームごとに駆動回路部10を設ける例を示したが、これに限定されない。たとえば、ひとつの上下アーム回路に対して、ひとつの駆動回路部10を設けてもよい。
車両の駆動システム1は、上記した構成に限定されない。たとえば、2つのモータジェネレータ3、4を備える例を示したが、これに限定されない。電力変換装置5が、電力変換部として、コンバータ6およびインバータ7、8を備える例を示したが、これに限定されない。複数の電力変換部を備えればよい。たとえば、複数のインバータのみを備える構成としてもよい。ひとつのインバータと、コンバータを備える構成としてもよい。電力変換装置5が、半導体装置17A、17B、17Cを備える例を示したが、これに限定されない。半導体モジュール16における半導体装置17の層数も、上記した例に限定されない。
半導体素子30が、RC-IGBT素子を有する例を示したが、これに限定されない。スイッチング素子Q1、Q2、Q3と、ダイオードD1、D2、D3を別チップ(別の半導体素子)としてもよい。スイッチング素子Q1、Q2、Q3としてIGBTの例を示したが、これに限定されない。たとえばMOSFETを採用することもできる。
半導体素子30Hを複数備え、複数の半導体素子30Hが並列接続されて上アームのひとつを構成してもよい。半導体素子30Lを複数備え、複数の半導体素子30Lが並列接続されて下アームのひとつを構成してもよい。
ヒートシンク40、50の裏面40b、50bが、封止樹脂体20から露出する例を示したが、これに限定されない。裏面40b、50bの少なくとも一方が、封止樹脂体20によって覆われた構成としてもよい。裏面40b、50bの少なくとも一方が、封止樹脂体20とは別の図示しない絶縁部材によって覆われた構成としてもよい。半導体装置17が封止樹脂体20を備える例を示したが、これに限定されない。封止樹脂体20を備えない構成としてもよい。
半導体装置17が、一相分の上下アーム回路を構成する複数の半導体素子30を備える例を示したが、これに限定されない。ひとつのアームを構成する半導体素子30のみを備えてもよい。半導体装置17は、たとえば、ひとつのアームを構成する半導体素子30と、半導体素子30を挟むように配置された一対のヒートシンク40、50と、半導体素子30とヒートシンク50の間に介在するターミナル60を備えればよい。また、複数相の上下アーム回路を構成する半導体素子を、ひとつのパッケージとして備えてもよい。
信号端子85がボンディングワイヤ96を介してパッド31Pに接続される例を示したが、これに限定されない。たとえば信号端子85を、はんだを介してパッド31Pに接続してもよい。
継手部71に溝72を設ける例を示したが、これに限定されない。溝72を排除した構成としてもよい。
1…駆動システム、2…直流電源、3、4…モータジェネレータ、5…電力変換装置、6…コンバータ、6HL…上下アーム回路、6H…上アーム、6L…下アーム、7、8…インバータ、7HL、8HL…上下アーム回路、7H、8H…上アーム、7L、8L…下アーム、9…制御回路部、10…駆動回路部、11…Pライン、11H…VHライン、11L…VLライン、12…Nライン、13…昇圧配線、14、15…出力配線、C1…フィルタコンデンサ、C2…平滑コンデンサ、D1、D2、D3…ダイオード、Q1、Q2、Q3…スイッチング素子、R1…リアクトル、16…半導体モジュール、16a…積層体、17、17A、17B、17C…半導体装置、18…冷却器、180…熱交換部、181…導入管、182…排出管、19…回路基板、20…封止樹脂体、20a…一面、20b…裏面、20c、20d…側面、21…樹脂、22…凸部、30、30H、30L…半導体素子、31C…コレクタ電極、31E…エミッタ電極、31P…パッド、32…保護膜、40、40H、40L…ヒートシンク、40a…対向面、40b…裏面、50、50H、50L…ヒートシンク、50a…対向面、50b…裏面、51…接続領域、51a…非重なり領域、52…溝、52a、52b、52c、52d…延設部、53…粗化領域、54…母材、55…金属膜、56…凹凸酸化膜、57…凹部、58…縁領域、60、60H、60L…ターミナル、60a、60b…端面、60c…側面、61a、61b、61c、61d…辺、62…粗化領域、70、71…継手部、72…溝、80…主端子、80N…負極端子、80P…正極端子、80S…出力端子、81…接続部、85…信号端子、86…粗化領域、90、91、92、93、94…はんだ、95…リードフレーム、96…ボンディングワイヤ、97…吊りリード、98…タイバー、100…成形型、101…キャビティ、102…ゲート、103…フローキャビティ、104…合流部、105…スポット、106…位置決め治具、107…矯正治具

Claims (7)

  1. 第1主電極(31C)と、前記第1主電極とは板厚方向において反対の面に形成された第2主電極(31E)と、を有する半導体素子(30)と、
    前記第1主電極に接続された第1配線部材(40)と、
    前記第2主電極に接続された第1端面(60a)と、前記板厚方向において前記第1端面とは反対の第2端面(60b)と、を有し、前記第2端面が、前記板厚方向に交する第1方向に平行な2つの辺と、前記板厚方向および前記第1方向に直交する第2方向に平行な2つの辺と、を有する矩形状をなしているターミナル(60)と、
    はんだ(91)を介して前記ターミナルの前記第2端面に接続され、前記ターミナルとの対向面(50a)に、前記ターミナルとの接続領域(51)と、前記接続領域を取り囲み、余剰の前記はんだを収容する溝(52)と、を有する第2配線部材(50)と、
    を備え、
    ひとつの前記溝は、ひとつの前記接続領域のみを取り囲んでおり、
    前記溝は、前記板厚方向からの平面視において、前記ターミナルの前記第2端面の4辺のうちのひとつのみ、もしくは、2つのみと重なるように設けられている半導体装置。
  2. 前記半導体素子は、前記第2主電極側の面に形成され、前記第2方向において前記第2主電極と並んで配置されたパッド(31P)を有し、
    前記溝は、前記第2方向において前記ターミナルに対して偏っており、前記辺のうち、前記第2端面における前記パッド側の第1辺(61a)と重なり、前記第1辺とは反対側の第2辺(61b)とは重ならないように設けられている請求項1に記載の半導体装置。
  3. 前記接続領域は、前記ターミナルの前記第2辺と前記溝との間の部分であって、前記平面視において前記ターミナルと重なっていない非重なり領域(51a)を含み、
    前記はんだは、前記非重なり領域にも配置されている請求項2に記載の半導体装置。
  4. 前記半導体素子は、前記第2主電極側の面に形成され、前記第2方向において前記第2主電極と並んで配置されたパッド(31P)を有し、
    前記溝は、前記辺のうち、前記第2端面において前記第1方向の両側の第3辺(61c)および第4辺(61d)と重なっている請求項1に記載の半導体装置。
  5. 前記溝は、前記第2方向において、前記ターミナルに対して偏っており、
    前記第2方向において、前記第2端面における前記パッド側の前記辺である第1辺(61a)のほうが、前記第1辺とは反対側の前記辺である第2辺(61b)よりも、前記溝に対して近い請求項4に記載の半導体装置。
  6. 前記第2配線部材は、母材(54)と、前記母材の表面に形成された金属膜(55)と、前記金属膜の主成分の金属と同じ金属の酸化物であり、表面が連続して凹凸をなす凹凸酸化膜(56)と、を有し、
    前記凹凸酸化膜は、前記対向面において、前記溝を取り囲むように設けられている請求項1~5いずれか1項に記載の半導体装置。
  7. 第1電力変換部(7)を構成する第1半導体装置(17A)と、
    第2電力変換部(6)を構成する第2半導体装置(17C)と、
    を備え、
    各半導体装置は、
    第1主電極(31C)と、前記第1主電極とは板厚方向において反対の面に形成された第2主電極(31E)と、を有する半導体素子(30)と、
    前記第1主電極に接続された第1配線部材(40)と、
    前記第2主電極に接続された第1端面(60a)と、前記板厚方向において前記第1端面とは反対の第2端面(60b)と、を有し、前記第2端面が、前記板厚方向に直交する第1方向に平行な2つの辺と、前記板厚方向および前記第1方向に直交する第2方向に平行な2つの辺と、を有する矩形状をなしているターミナル(60)と、
    はんだ(91)を介して前記ターミナルの前記第2端面に接続され、前記ターミナルとの対向面(50a)に、前記ターミナルとの接続領域(51)と、前記接続領域を取り囲み、余剰の前記はんだを収容する溝(52)と、を有する第2配線部材(50)と、
    を備え、
    前記第1半導体装置と前記第2半導体装置とにおいて、前記板厚方向から平面視した前記ターミナルの大きさは互いに異なり、前記溝の大きさは互いに等しくされ、
    各半導体装置の前記溝は、前記平面視において、前記ターミナルの前記第2端面の4辺のうちのひとつのみ、もしくは、2つのみと重なっている電力変換装置。
JP2020081437A 2020-05-01 2020-05-01 半導体装置および電力変換装置 Active JP7452233B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2020081437A JP7452233B2 (ja) 2020-05-01 2020-05-01 半導体装置および電力変換装置
CN202180031629.0A CN115516624A (zh) 2020-05-01 2021-03-12 半导体装置及电力变换装置
PCT/JP2021/010172 WO2021220641A1 (ja) 2020-05-01 2021-03-12 半導体装置および電力変換装置
US17/976,370 US20230040316A1 (en) 2020-05-01 2022-10-28 Semiconductor device and power converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020081437A JP7452233B2 (ja) 2020-05-01 2020-05-01 半導体装置および電力変換装置

Publications (3)

Publication Number Publication Date
JP2021176177A JP2021176177A (ja) 2021-11-04
JP2021176177A5 JP2021176177A5 (ja) 2022-10-24
JP7452233B2 true JP7452233B2 (ja) 2024-03-19

Family

ID=78300530

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020081437A Active JP7452233B2 (ja) 2020-05-01 2020-05-01 半導体装置および電力変換装置

Country Status (4)

Country Link
US (1) US20230040316A1 (ja)
JP (1) JP7452233B2 (ja)
CN (1) CN115516624A (ja)
WO (1) WO2021220641A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023120061A (ja) * 2022-02-17 2023-08-29 株式会社デンソー 半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015053343A (ja) 2013-09-05 2015-03-19 トヨタ自動車株式会社 半導体装置
JP2019176058A (ja) 2018-03-29 2019-10-10 株式会社デンソー 半導体装置
JP2020031129A (ja) 2018-08-22 2020-02-27 トヨタ自動車株式会社 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015053343A (ja) 2013-09-05 2015-03-19 トヨタ自動車株式会社 半導体装置
JP2019176058A (ja) 2018-03-29 2019-10-10 株式会社デンソー 半導体装置
JP2020031129A (ja) 2018-08-22 2020-02-27 トヨタ自動車株式会社 半導体装置

Also Published As

Publication number Publication date
US20230040316A1 (en) 2023-02-09
JP2021176177A (ja) 2021-11-04
CN115516624A (zh) 2022-12-23
WO2021220641A1 (ja) 2021-11-04

Similar Documents

Publication Publication Date Title
US10692792B2 (en) Electronic device
US9852962B2 (en) Waterproof electronic device and manufacturing method thereof
US20230040316A1 (en) Semiconductor device and power converter
JP7363682B2 (ja) 半導体装置
WO2024048371A1 (ja) 半導体装置
US20240213123A1 (en) Semiconductor device
US20240079383A1 (en) Semiconductor device
JP7327134B2 (ja) 半導体装置
WO2022249806A1 (ja) 半導体装置
WO2022249808A1 (ja) 半導体装置
WO2023157522A1 (ja) 半導体装置
WO2022249809A1 (ja) 半導体装置
US20240079372A1 (en) Semiconductor device
WO2022249810A1 (ja) 半導体装置
WO2022249811A1 (ja) 半導体装置
US20230223310A1 (en) Element package and semiconductor device
WO2022249804A1 (ja) 半導体装置
WO2022249814A1 (ja) 半導体装置
WO2022249805A1 (ja) 半導体装置
WO2023166952A1 (ja) 半導体装置
WO2022249803A1 (ja) 半導体装置
WO2022249812A1 (ja) 半導体装置
JP2023078915A (ja) 半導体装置およびその製造方法
JP2023168060A (ja) 半導体装置およびその製造方法
JP2023013642A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221014

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221212

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240219

R150 Certificate of patent or registration of utility model

Ref document number: 7452233

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150