WO2021220641A1 - 半導体装置および電力変換装置 - Google Patents

半導体装置および電力変換装置 Download PDF

Info

Publication number
WO2021220641A1
WO2021220641A1 PCT/JP2021/010172 JP2021010172W WO2021220641A1 WO 2021220641 A1 WO2021220641 A1 WO 2021220641A1 JP 2021010172 W JP2021010172 W JP 2021010172W WO 2021220641 A1 WO2021220641 A1 WO 2021220641A1
Authority
WO
WIPO (PCT)
Prior art keywords
terminal
semiconductor device
groove
solder
end surface
Prior art date
Application number
PCT/JP2021/010172
Other languages
English (en)
French (fr)
Inventor
大輔 福岡
秀幸 上東
昌義 梅澤
正範 大島
領二 上瀧
敬洋 平野
Original Assignee
株式会社デンソー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社デンソー filed Critical 株式会社デンソー
Priority to CN202180031629.0A priority Critical patent/CN115516624A/zh
Publication of WO2021220641A1 publication Critical patent/WO2021220641A1/ja
Priority to US17/976,370 priority patent/US20230040316A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0067—Converter structures employing plural converter units, other than for parallel operation of the units on a single load
    • H02M1/007—Plural converter units in cascade
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H01L23/4012—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws for stacked arrangements of a plurality of semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H01L2924/35121—Peeling or delaminating
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/493—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode the static converters being arranged for operation in parallel

Definitions

  • the disclosure in this specification relates to semiconductor devices and power conversion devices.
  • Patent Document 1 discloses a semiconductor device having a double-sided heat dissipation structure. The contents of the prior art document are incorporated by reference as an explanation of the technical elements in this specification.
  • the power converter disclosed herein is The first semiconductor device that constitutes the first power conversion unit and The second semiconductor device that constitutes the second power conversion unit and With Each semiconductor device A semiconductor device having a first main electrode and a second main electrode formed on a surface opposite to the first main electrode in the plate thickness direction.
  • the first wiring member connected to the first main electrode and It has a first end face connected to the second main electrode and a second end face opposite to the first end face in the plate thickness direction, and the second end surface is parallel to the first direction orthogonal to the plate thickness direction.
  • a terminal having a rectangular shape having two sides and two sides parallel to the second direction orthogonal to the plate thickness direction and the first direction.
  • FIG. 2 is a side view of FIG. 2 as viewed from the X1 direction. It is a top view which shows the semiconductor device which concerns on 1st Embodiment. It is a plan view seen from the side opposite to FIG. It is sectional drawing which follows the VI-VI line shown in FIG. It is sectional drawing which follows the line VII-VII shown in FIG. It is sectional drawing which follows the line VIII-VIII shown in FIG. It is a top view which shows the lead frame. It is a top view which shows the state which arranged the semiconductor element and the terminal.
  • the power conversion device can be applied to a moving body whose drive source is a rotary electric machine.
  • the moving body is, for example, an electric vehicle such as an electric vehicle (EV), a hybrid vehicle (HV), a fuel cell vehicle (FCV), a vehicle such as a drone, a ship, a construction machine, or an agricultural machine.
  • a vehicle hybrid vehicle
  • FCV fuel cell vehicle
  • the vehicle drive system 1 includes a DC power supply 2, motor generators 3 and 4, and a power conversion device 5 that performs power conversion between the DC power supply 2 and the motor generators 3 and 4. There is.
  • the motor generator 3 functions as a generator (alternator) that is driven by an engine (not shown) to generate electricity, and an electric motor (starter) that starts the engine.
  • the motor generator 4 functions as a traveling drive source of the vehicle, that is, an electric motor.
  • the motor generator 4 functions as a generator during regeneration.
  • the vehicle includes an engine and a motor generator 4 as a traveling drive source.
  • the power conversion device 5 performs power conversion between the DC power supply 2 and the motor generators 3 and 4.
  • the power conversion device 5 includes a filter capacitor C1, a smoothing capacitor C2, a converter 6, inverters 7 and 8, a control circuit unit 9, a drive circuit unit 10, and the like.
  • the P line 11 which is a power line on the high potential side has a VL line 11L and a VH line 11H.
  • the VL line 11L is connected to the positive electrode terminal of the DC power supply 2.
  • a converter 6 is provided between the VL line 11L and the VH line 11H.
  • the potential of the VH line 11H is equal to or higher than the potential of the VL line 11L.
  • the N line 12 is a power line on the low potential side connected to the negative electrode terminal of the DC power supply 2.
  • the N line 12 is sometimes referred to as a ground line.
  • the converter 6 is a DC-DC converter.
  • the converter 6 converts the DC voltage into a DC voltage having a different value according to the switching control by the control circuit unit 9.
  • the converter 6 has a function of boosting the DC voltage supplied from the DC power supply 2.
  • the converter 6 also has a step-down function of charging the DC power supply 2 by using the electric charge of the smoothing capacitor C2.
  • the converter 6 has an upper and lower arm circuit 6HL and a reactor R1.
  • the collector of the switching element Q1 on the upper arm 6H side is connected to the VH line 11H, and the emitter of the switching element Q1 on the lower arm 6L side is connected to the N line 12.
  • the emitter of the switching element Q1 on the upper arm 6H side and the collector of the switching element Q1 on the lower arm 6L side are connected to each other.
  • One end of the reactor R1 is connected to the VL line 11L, and the other end is connected to the connection points of the upper arm 6H and the lower arm 6L via the booster wiring 13.
  • the converter 6 of the present embodiment is configured as a multi-phase converter, specifically, a two-phase converter.
  • the converter 6 has a two-phase upper / lower arm circuit 6HL and a reactor R1 provided for each upper / lower arm circuit 6HL.
  • Inverters 7 and 8 are DC-AC converters.
  • the inverter 7 is connected to the converter 6 via a smoothing capacitor C2.
  • the inverter 7 converts the DC voltage into a three-phase AC voltage according to the switching control by the control circuit unit 9, and outputs the DC voltage to the motor generator 3.
  • the motor generator 3 is driven so as to generate a predetermined torque.
  • the inverter 7 can also convert the three-phase AC voltage generated by the motor generator 3 in response to the output of the engine into a DC voltage according to switching control by the control circuit unit 9 and output it to the VH line 11H. In this way, the inverter 7 performs bidirectional power conversion between the converter 6 and the motor generator 3.
  • the inverter 7 has a three-phase (U-phase, V-phase, W-phase) upper and lower arm circuit 7HL.
  • the inverter 8 is also connected to the converter 6 via the smoothing capacitor C2.
  • the inverter 8 converts the DC voltage into a three-phase AC voltage and outputs it to the motor generator 4 according to the switching control by the control circuit unit 9.
  • the motor generator 4 is driven so as to generate a predetermined torque.
  • the inverter 8 converts the three-phase AC voltage generated by the motor generator 4 by receiving the rotational force from the drive wheels into a DC voltage according to the switching control by the control circuit unit 9 during the regenerative braking of the vehicle, and shifts to the VH line 11H. It can also be output. In this way, the inverter 8 performs bidirectional power conversion between the converter 6 and the motor generator 4.
  • the inverter 8 has a three-phase (U-phase, V-phase, W-phase) upper and lower arm circuit 8HL.
  • the control circuit unit 9 generates a drive command for operating the switching elements Q1, Q2, and Q3, and outputs the drive command to the drive circuit unit 10.
  • the control circuit unit 9 generates a drive command based on a torque request input from a higher-level ECU (not shown), signals detected by various sensors, and the like.
  • the control circuit unit 9 outputs, for example, a PWM signal as a drive command.
  • the control circuit unit 9 is configured to include, for example, a microcomputer (microcomputer).
  • ECU is an abbreviation for Electronic Control Unit.
  • PWM is an abbreviation for Pulse Width Modulation.
  • Various sensors include current sensors, rotation angle sensors, voltage sensors, temperature sensors, and the like.
  • One of the current sensors detects the phase current flowing through the windings of each phase of the motor generators 3 and 4.
  • the other one of the current sensors detects the current flowing through the reactor R1.
  • the rotation angle sensor detects the rotation angle of the rotors of the motor generators 3 and 4.
  • One of the voltage sensors detects the voltage across the smoothing capacitor C2, that is, the voltage of the VH line 11H.
  • the other one of the voltage sensors detects the voltage across the filter capacitor C1, that is, the voltage of the VL line 11L.
  • the temperature sensor detects the temperature of the reactor R1.
  • the power conversion device 5 has these sensors (not shown).
  • the drive circuit unit 10 supplies a drive voltage to the gates of the switching elements Q1, Q2, and Q3 of the corresponding arms 6H, 6L, 7H, 7L, 8H, and 8L based on the drive command of the control circuit unit 9.
  • the drive circuit unit 10 drives the corresponding switching elements Q1, Q2, and Q3 by applying a drive voltage, that is, on-drive and off-drive.
  • the drive circuit unit 10 may be referred to as a driver.
  • one drive circuit unit 10 is provided for one arm.
  • the arrangement of the drive circuit unit 10 is not limited to this.
  • the drive circuit unit 10 may be provided for each of the upper and lower arm circuits 6HL, 7HL, and 8HL.
  • the semiconductor device 17 includes a semiconductor device 17A that constitutes the inverter 7, a semiconductor device 17B that constitutes the inverter 8, and a semiconductor device 17C that constitutes the upper and lower arm circuits 6HL of the converter 6.
  • one of the semiconductor devices 17 constitutes one of the upper and lower arm circuits.
  • the semiconductor module 16 includes three semiconductor devices 17A constituting a three-phase upper / lower arm circuit 7HL, three semiconductor devices 17B forming a three-phase upper / lower arm circuit 8HL, and a two-phase upper / lower arm circuit 6HL. It includes two semiconductor devices 17C that constitute it.
  • the outer contours of the semiconductor devices 17A, 17B, and 17C are substantially equal to each other.
  • the cooler 18 is formed by using a metal material having excellent thermal conductivity, for example, an aluminum-based material.
  • the cooler 18 includes a heat exchange unit 180, an introduction pipe 181 and a discharge pipe 182.
  • the heat exchange unit 180 is housed in a housing.
  • the heat exchange unit 180 is a tubular body having a flat shape as a whole.
  • the heat exchange unit 180 processes, for example, at least one of a pair of plates (thin metal plates) into a shape bulging in the Z direction by press working. After that, the outer peripheral edges of the pair of plates are fixed to each other by caulking or the like, and are joined to each other by brazing or the like on the entire circumference. As a result, a flow path through which the refrigerant can flow is formed between the pair of plates, and it can be used as the heat exchange unit 180.
  • the semiconductor device 17 has a main terminal 80 and a signal terminal 85 as terminals for external connection.
  • the main terminal 80 and the signal terminal 85 extend in opposite directions in the Y direction.
  • the signal terminal 85 is connected to a circuit board 19 arranged on one side in the Y direction with respect to the laminated body 16a.
  • the circuit board 19 is provided so as to overlap all the semiconductor devices 17 constituting the laminated body 16a in a plan view in the Y direction.
  • the signal terminal 85 of each semiconductor device 17 is inserted and mounted on the circuit board 19.
  • FIGS. 4, 5, 9, and 11 show structures common to each other in the semiconductor devices 17A, 17B, and 17C.
  • the semiconductor element 30 is formed by forming a vertical element on a semiconductor substrate made of silicon (Si), a wide bandgap semiconductor having a wider bandgap than silicon, or the like.
  • Examples of wide bandgap semiconductors include silicon carbide (SiC), gallium nitride (GaN), gallium oxide (Ga 2 O 3 ), and diamond.
  • the vertical element is configured such that the main current flows in the plate thickness direction of the semiconductor element 30 (semiconductor substrate), that is, in the Z direction.
  • the semiconductor element 30 has a gate electrode (not shown).
  • the gate electrode has, for example, a trench structure.
  • the semiconductor element 30 has main electrodes of the element on both sides in its own plate thickness direction, that is, in the Z direction.
  • the collector electrode 31C is provided on one surface side
  • the emitter electrode 31E is provided on the back surface side, which is the opposite surface to the one surface.
  • the collector electrode 31C also serves as a cathode electrode of the diode.
  • the emitter electrode 31E also serves as an anode electrode of the diode.
  • the collector electrode 31C corresponds to the first main electrode
  • the emitter electrode 31E corresponds to the second main electrode.
  • the semiconductor element 30 has a substantially rectangular shape in a plane.
  • the semiconductor element 30 has a pad 31P formed at a position different from that of the emitter electrode 31E on the back surface.
  • the emitter electrode 31E and the pad 31P are each exposed from a protective film (not shown).
  • the collector electrode 31C is formed on almost the entire surface of one surface of the semiconductor element 30.
  • the emitter electrode 31E is formed on a part of the back surface of the semiconductor element 30. In plan view, the collector electrode 31C has a larger area than the emitter electrode 31E.
  • the emitter electrode 31E has a substantially rectangular shape in a plane.
  • the pad 31P is a signal electrode.
  • the pad 31P is electrically separated from the emitter electrode 31E.
  • the pad 31P is formed at an end portion of the emitter electrode 31E opposite to the forming region in the Y direction.
  • the pad 31P is provided alongside the emitter electrode 31E in the Y direction.
  • the pad 31P includes at least a pad for a gate electrode.
  • the semiconductor element 30 of this embodiment has five pads 31P. Specifically, for the gate electrode, for the Kelvin emitter that detects the potential of the emitter electrode 31E, for the current sense, for the anode potential of the temperature sensor (temperature sensitive diode) that detects the temperature of the semiconductor element 30, and also for the cathode potential. Have.
  • the five pads 31P are collectively formed on one end side in the Y direction and are formed side by side in the X direction in the semiconductor element 30 having a substantially rectangular plane.
  • the semiconductor device 17B includes a semiconductor element 30H that constitutes the upper arm 7H and a semiconductor element 30L that constitutes the lower arm 7L.
  • the two semiconductor elements 30H and 30L have the same configuration as each other.
  • the semiconductor elements 30H and 30L are arranged in the X direction.
  • the semiconductor elements 30H and 30L are arranged at substantially the same positions as each other in the Z direction.
  • the semiconductor device 17C includes a semiconductor element 30H that constitutes the upper arm 8H and a semiconductor element 30L that constitutes the lower arm 8L.
  • the two semiconductor elements 30H and 30L have the same configuration as each other.
  • the semiconductor elements 30H and 30L are arranged in the X direction.
  • the semiconductor elements 30H and 30L are arranged at substantially the same positions as each other in the Z direction.
  • the sizes of the semiconductor elements 30 are different from each other.
  • the size is the size (area) of the planar shape.
  • the semiconductor elements 30H and 30L of the semiconductor devices 17C constituting the converter 6 are larger than the semiconductor elements 30H and 30L of the semiconductor devices 17A and 17B constituting the inverters 7 and 8.
  • the semiconductor elements 30H and 30L of the semiconductor device 17A constituting the inverter 7 are smaller than the semiconductor elements 30H and 30L of the semiconductor devices 17B and 17C constituting the inverter 7 and the converter 6.
  • the size of the semiconductor element 30 satisfies the relationship of semiconductor device 17A ⁇ semiconductor device 17B ⁇ semiconductor device 17C.
  • the size of the emitter electrode 31E satisfies the relationship of semiconductor device 17A ⁇ semiconductor device 17B ⁇ semiconductor device 17C.
  • the heat sink 40 is arranged on the collector electrode 31C side of the semiconductor element 30 in the Z direction.
  • the heat sink 40 is a wiring member electrically connected to the collector electrode 31C via the solder 90.
  • the heat sink 40 corresponds to the first wiring member.
  • the heat sink 40 has a facing surface 40a, which is a surface on the semiconductor element 30 side, and a back surface 40b, which is a surface opposite to the facing surface 40a.
  • the solder 90 is interposed between the facing surface 40a of the heat sink 40 and the collector electrode 31C of the semiconductor element 30, and a solder joint is formed.
  • the heat sink 40 dissipates the heat of the semiconductor element 30 to the outside.
  • the heat sink 40 first wiring member
  • a metal plate made of Cu, a Cu alloy, or the like, a DBC (Direct Bonded Copper) substrate, or the like can be adopted.
  • the heat sink 40 may be provided with a plating film such as Ni or Au on its surface.
  • the heat sink 40 of this embodiment is a metal plate made of Cu as a material.
  • the heat sink 40 is configured as a part of the lead frame 95.
  • the heat sink 40 is a thick portion in the lead frame 95 of the deformed strip.
  • the semiconductor device 17 includes two heat sinks 40, respectively.
  • the semiconductor device 17 includes a heat sink 40H forming an upper arm and a heat sink 40L forming a lower arm, respectively.
  • the heat sinks 40H and 40L have a substantially rectangular shape in a plane.
  • the heat sinks 40H and 40L are arranged in the X direction.
  • the heat sinks 40H and 40L have substantially the same thickness and are arranged at substantially the same position in the Z direction.
  • a joint made of solder 90 is formed between the facing surface 40a of the heat sink 40H and the collector electrode 31C of the semiconductor element 30H, and between the facing surface 40a of the heat sink 40L and the collector electrode 31C of the semiconductor element 30L.
  • the heat sink 50 dissipates the heat of the semiconductor element 30 to the outside.
  • the heat sink 50 (second wiring member), for example, a metal plate made of Cu, a Cu alloy, or the like, a DBC (Direct Bonded Copper) substrate, or the like can be adopted.
  • the heat sink 50 may be provided with a plating film such as Ni or Au on its surface.
  • the heat sink 50 of this embodiment is a metal plate made of Cu as a material.
  • the heat sink 50 has a facing surface 50a, which is a surface on the semiconductor element 30 side, and a back surface 50b, which is a surface opposite to the facing surface 50a.
  • the semiconductor device 17 includes two heat sinks 50, respectively.
  • the semiconductor device 17 includes a heat sink 50H forming an upper arm and a heat sink 50L forming a lower arm, respectively.
  • connection area 51 is an area of the facing surface 50a surrounded by the groove 52.
  • the connection area 51 is an area of a predetermined size (area) defined for electrical connection with the terminal 60.
  • the groove 52 defines a connection area 51 inside the groove 52.
  • the groove 52 accommodates the excess solder 91.
  • the groove 52 is formed in an annular shape, for example.
  • the back surface 50b of the heat sinks 50H and 50L is exposed from the sealing resin body 20.
  • the back surface 50b may be referred to as a heat radiating surface or an exposed surface.
  • the back surface 50b is substantially flush with one surface 20a of the sealing resin body 20.
  • the back surfaces 50b of the heat sinks 50H and 50L are arranged in the X direction.
  • the terminals 60H and 60L of the present embodiment are substantially rectangular columnar bodies having substantially the same size as the emitter electrode 31E in a plan view. As shown in FIGS. 6, 8 and 10, the size of the terminal 60 satisfies the relationship of semiconductor device 17A ⁇ semiconductor device 17B ⁇ semiconductor device 17C. The positional relationship between the terminal 60 and the groove 52 of the heat sink 50 will be described later.
  • the thickness (length in the Z direction) of the terminal 60 is substantially equal to each other in the semiconductor devices 17A, 17B, and 17C.
  • the joint portions 70 and 71 connect the elements constituting the upper and lower arm circuits.
  • the joint portion connects the elements constituting the semiconductor device 17.
  • the joint portion 70 is connected to the heat sink 40L.
  • the thickness of the joint portion 70 is thinner than that of the heat sink 40L.
  • the joint portion 70 is connected to the facing surface (side surface) of the heat sink 40H in a state of being substantially flush with the facing surface 40a of the heat sink 40L.
  • the joint portion 70 has a substantially crank shape in the ZX plane by having two bent portions.
  • the joint portion 70 is covered with the sealing resin body 20.
  • the joint portion 70 may be provided integrally with the heat sink 40L to be connected, or may be provided as a separate member and may be connected by connection.
  • the joint portion 70 of the present embodiment is provided integrally with the heat sink 40L as a part of the lead frame 95.
  • the joint portion 71 is connected to the corresponding heat sink 50.
  • a joint portion 71 is connected to each of the heat sinks 50H and 50L.
  • the thickness of the joint portion 71 is thinner than that of the corresponding heat sink 50.
  • the joint portion 71 is covered with the sealing resin body 20.
  • the joint portion 71 may be provided integrally with the heat sink 50 to be connected, or may be provided as a separate member and may be connected by connection.
  • the joint portion 71 of the present embodiment is provided integrally with the corresponding heat sinks 50H and 50L.
  • the joint portion 71 extends in the X direction from the side surfaces facing each other in the two heat sinks 50H and 50L.
  • the positive electrode terminal 80P is connected to one end of the heat sink 40H in the Y direction.
  • the thickness of the positive electrode terminal 80P is thinner than that of the heat sink 40H.
  • the positive electrode terminal 80P is substantially flush with the facing surface 40a and is connected to the heat sink 40H.
  • the positive electrode terminals 80P may be provided integrally with the heat sink 40H to be connected, or may be provided as a separate member and connected by connection.
  • the positive electrode terminal 80P of this embodiment is provided integrally with the heat sink 40H as a part of the lead frame 95.
  • the positive electrode terminal 80P extends in the Y direction from the heat sink 40H and projects outward from the side surface 20c of the sealing resin body 20.
  • the positive electrode terminal 80P has a bent portion in the middle of the portion covered by the sealing resin body 20, and projects from the vicinity of the center in the Z direction on the side surface 20c.
  • the negative electrode terminal 80N is connected to the joint portion 71 connected to the heat sink 50L.
  • a solder 94 is interposed between the facing surfaces of the negative electrode terminal 80N and the joint portion 71 to form a solder joint portion.
  • the negative electrode terminal 80N extends in the Y direction and projects from the same side surface 20c as the positive electrode terminal 80P to the outside of the sealing resin body 20.
  • the negative electrode terminal 80N has a connecting portion 81 with a joint portion 71 near one end in the Y direction. A part of the negative electrode terminal 80N including the connecting portion 81 is covered with the sealing resin body 20, and the remaining part protrudes from the sealing resin body 20.
  • the connecting portion 81 is thicker than the portion protruding from the sealing resin body 20.
  • the plate thickness of the connecting portion 81 is substantially the same as that of the heat sink 40, for example.
  • the negative electrode terminal 80N also has a bent portion like the main terminal, and projects from the vicinity of the center in the Z direction on the side surface 20c.
  • the negative electrode terminal 80N of this embodiment is configured as a part of the lead frame 95.
  • the output terminal 80S is connected to one end of the heat sink 40L in the Y direction.
  • the thickness of the output terminal 80S is thinner than that of the heat sink 40L.
  • the output terminal 80S is substantially flush with the facing surface 40a and is connected to the heat sink 40L.
  • the output terminals 80S may be provided integrally with the heat sink 40L to be connected, or may be provided as a separate member and connected by connection.
  • the output terminal 80S of this embodiment is provided integrally with the heat sink 40L as a part of the lead frame 95.
  • the output terminal 80S extends from the heat sink 40L in the Y direction, and projects from the same side surface 20c as the positive electrode terminal 80P to the outside of the sealing resin body 20.
  • the output terminal 80S also has a bent portion like the positive electrode terminal 80P, and projects from the vicinity of the center in the Z direction on the side surface 20c.
  • the three main terminals 80 are arranged in the order of the positive electrode terminal 80P, the negative electrode terminal 80N, and the output terminal 80S in the X direction.
  • the signal terminal 85 is electrically connected to the pad 31P of the corresponding semiconductor element 30. In this embodiment, they are electrically connected via the bonding wire 96.
  • the signal terminal 85 extends in the Y direction and projects outward from the side surface 20d of the sealing resin body 20.
  • the side surface 20d is a surface opposite to the side surface 20c in the Y direction. In this embodiment, five signal terminals 85 are provided for one semiconductor element 30.
  • the inner lead portion arranged inside the sealing resin body 20 has a crank shape as shown in FIGS. 9 and 10.
  • the positions of the connecting portion of the bonding wire 96 and the sealing end portion on the side surface 20d are deviated in the X direction.
  • the connecting portion of the bonding wire 96 is closer to the corresponding semiconductor element 30 (pad 31P) in the X direction than the sealing end portion on the side surface 20d.
  • Reference numeral 97 shown in FIG. 5 and the like is a hanging lead.
  • the heat sink 40 (40H, 40L), the joint portion 70, the main terminal 80, and the signal terminal 85 are configured in a lead frame 95 which is a common member.
  • the lead frame 95 is a deformed strip having a partially different thickness.
  • the signal terminal 85 is connected to the suspension lead 97 via the tie bar 98 in the state before cutting. Unnecessary parts of the lead frame 95, such as the tie bar 98, are cut (removed) after molding the sealing resin body 20.
  • a plurality of semiconductor elements 30 constituting the upper and lower arm circuits for one phase are sealed by the sealing resin body 20.
  • the sealing resin body 20 integrates a plurality of semiconductor elements 30, a part of each of the heat sinks 40, a part of each of the heat sinks 50, a terminal 60, joints 70 and 71, a part of each of the main terminals 80 and the signal terminal 85. Is sealed.
  • the lead frame 95 shown in FIG. 9 is prepared.
  • a laminate in which the semiconductor element 30 and the terminal 60 are arranged is formed on the heat sink 40.
  • the molten solder 90 is applied on the facing surface 40a of the heat sink 40, and the semiconductor element 30 is arranged on the molten solder 90 so that the collector electrode 31C is on the facing surface 40a side.
  • the molten solder 92 is applied onto the emitter electrode 31E of the semiconductor element 30, and the terminal 60 is arranged on the molten solder 92.
  • the molten solder 91 is applied onto the end face 60b of the terminal 60.
  • the molten solders 93 and 94 are also applied on the joint portion 70 and the connection portion 81.
  • the molten solders 90 to 94 can be applied, for example, by using a transfer method.
  • a laminated body is obtained by solidifying (solidifying) the applied molten solders 90 and 92.
  • the molten solders 90 to 94 may be solidified (solidified) in the order of lamination, or all of them may be solidified (solidified) at once.
  • the bonding wire 96 may be connected after the laminated body is formed, or may be performed after the molten solder 90 is solidified and before the molten solder 92 is applied on the emitter electrode 31E.
  • the semiconductor device 17 having a double-sided heat dissipation structure is sandwiched from both sides in the Z direction by the heat exchange portion 180 of the cooler 18 as described above. Therefore, high parallelism of the surfaces and high dimensional accuracy between the surfaces are required in the Z direction. Therefore, for the solder 91, an amount capable of absorbing the height variation of the semiconductor device 17 is arranged. That is, more solder 91 is arranged than the solder 90 and 92. The same applies to the solders 93 and 94.
  • the laminate and the heat sink 50 are connected.
  • the heat sink 50 is arranged on a pedestal (not shown) so that the facing surface 50a faces up.
  • the laminate is arranged on the heat sink 50 so that the end surface 60b of the terminal 60, that is, the solder 91 faces the facing surface 50a, and reflow is performed.
  • a load is applied from the heat sink 40 side in the Z direction so that the height of the semiconductor device 17 becomes a predetermined height.
  • a spacer (not shown) is brought into contact with both the facing surface 40a of the heat sink 40 and the mounting surface of the pedestal. In this way, the height of the semiconductor device 17 is set to a predetermined height.
  • the sealing resin body 20 is molded by the transfer molding method.
  • the sealing resin body 20 is molded so that the heat sinks 40 and 50 are completely covered.
  • the resin 21 is injected from the gate 102 into the cavity 101 of the molding die 100.
  • the gate 102 is connected to the side surface forming the cavity 101 on the semiconductor element 30H side.
  • the gate 102 is connected to the cavity 101 in the vicinity of the connecting portion between the heat sink 40H and the suspension lead 97.
  • Mold 100 has a flow cavity 103.
  • the flow cavity 103 is connected to the cavity 101 that forms the sealing resin body 20.
  • the flow cavity 103 is connected to the side surface of the wall surface forming the cavity 101 opposite to the gate 102.
  • the flow cavity 103 is provided on the signal terminal 85 side in the Y direction.
  • FIG. 15 shows the positional relationship between the terminal 60 and the groove 52 in each of the semiconductor devices 17A, 17B, and 17C.
  • an end surface 60b which is a surface facing the heat sink 50, is shown in order to show the positional relationship.
  • the end face 60b has a substantially rectangular shape in a plane. As shown in FIG. 15, the end face 60b has two sides 61a and 61b substantially parallel to the X direction and two sides 61c and 61d substantially parallel to the Y direction as outer peripheral end portions. The end face 60b may have R portions at the four corners, or may have no R portions.
  • the side 61a is provided on the signal terminal 85 side, that is, the pad 31P side
  • the side 61b is provided on the main terminal 80 side.
  • the side 61c is provided on the joint portion side
  • the side 61d is provided outside the side 61c in the X direction.
  • the groove 52 of the heat sink 50 has a common configuration in the semiconductor devices 17A, 17B, and 17C. That is, they are configured to match each other in a plan view. Due to the common use of the grooves 52, the heat sink 50 is a common component in the semiconductor devices 17A, 17B, and 17C.
  • the size of the groove 52 is set according to the largest terminal 60 in the semiconductor devices 17A, 17B, and 17C constituting the power conversion unit. In this embodiment, the terminal 60 of the semiconductor device 17C constituting the converter 6 is the largest.
  • the size of the groove 52 is set so that the terminal 60 of the semiconductor device 17C fits in the plan view.
  • the groove 52 is provided so as to overlap only one or only two of the four sides 61a, 61b, 61c, and 61d of the end face 60b in a plan view.
  • the groove 52 of the present embodiment has a substantially rectangular annular shape in a plane.
  • the groove 52 has two extending portions 52a and 52b extending substantially parallel to the X direction and two extending portions 52a and 52b extending substantially parallel to the Y direction.
  • the extension portion 52a is provided on the signal terminal 85 side, that is, the pad 31P side
  • the extension portion 52b is provided on the main terminal 80 side.
  • the extension portion 52c is provided on the joint portion side
  • the extension portion 52d is provided outside the extension portion 52c.
  • the groove 52 may have R portions at the four corners of the rectangle, or may have no R portion.
  • the groove 52 is provided unevenly with respect to the terminal 60 in the Y direction. Specifically, in the Y direction, the distance between the side 61a on the pad 31P side and the extension portion 52a is shorter than the distance between the side 61b on the opposite side and the extension portion 52b. As described above, the groove 52 is provided so that the side 61a on the pad 31P side is closer to the groove 52 than the side 61b on the opposite side. In other words, the center of the groove 52 does not coincide with the center of the terminal 60 and is deviated in the direction away from the pad 31P. Therefore, the terminals 60 are arranged unevenly toward the side 61a in the Y direction.
  • the semiconductor devices 17A, 17B, and 17C form a non-overlapping region 51a in which the terminal 60 does not overlap between the side 61b of the end surface 60b and the extension portion 52b of the groove 52 as a part of the connection region 51.
  • the distance L1 between the side 61a on the pad 31P side and the extension portion 52a is shorter than the distance L2 between the side 61b on the opposite side and the extension portion 52b. The same applies to the other semiconductor devices 17A and 17B.
  • the extending portion 52a of the groove 52 overlaps with the side 61a of the end face 60b.
  • the groove 52 does not overlap the sides 61b, 61c, 61d.
  • the sides 61b, 61c, and 61d overlap with the connection area 51.
  • the groove 52 of the heat sink 50 overlaps the side 61a on the pad 31P side of the end surface 60b and does not overlap the side 61b on the opposite side.
  • the groove 52 overlaps only the side 61a.
  • the groove 52 is designed so that a plurality of types of terminals 60 having different sizes can be accommodated.
  • the groove 52 is not provided so as to overlap all of the four sides 61a, 61b, 61c, 61d of the end face 60b of the terminal 60, but only one of the four sides 61a, 61b, 61c, 61d.
  • it is provided in a size that overlaps only two.
  • excess solder 91 can be accommodated in the grooves 52 having a common configuration for the plurality of terminals 60 having different sizes.
  • the heat sink 50 can be used as a common component.
  • the semiconductor device 17 of the present embodiment it is possible to reduce the types of parts (product numbers) while accommodating the surplus solder 91. Thereby, the cost can be reduced. Further, by standardizing the heat sink 50, the mold forming the groove 52 can also be standardized. As a result, the manufacturing cost can be reduced.
  • the power conversion device 5 of the present embodiment includes a plurality of types of semiconductor devices 17A, 17B, and 17C that form different power conversion units.
  • the semiconductor devices 17A, 17B, and 17C the sizes of the semiconductor element 30 and the terminal 60 are different from each other.
  • the structure of the groove 52 is common.
  • the heat sink 50 can be used as a common component.
  • the groove 52 having the common configuration has a size that overlaps with only one or only two of the four sides 61a, 61b, 61c, 61d of the end face 60b of the terminal 60. There is.
  • the surplus solder 91 can be accommodated in the groove 52. From the above, it is possible to reduce the types of parts in the power conversion device 5.
  • the power conversion device 5 includes a semiconductor device 17A that constitutes the inverter 7, a semiconductor device 17B that constitutes the inverter 8, and a semiconductor device 17C that constitutes the converter 6. That is, three types of semiconductor devices 17 (17A, 17B, 17C) having different sizes of the semiconductor element 30 and the terminal 60 are provided. Of the three types of semiconductor devices 17, one of any two types corresponds to the first semiconductor device, and the other corresponds to the second semiconductor device.
  • the power conversion unit composed of the first semiconductor device corresponds to the first power conversion unit, and the power conversion unit composed of the second semiconductor device corresponds to the second power conversion unit.
  • the semiconductor device 17A corresponds to the first semiconductor device
  • the semiconductor device 17C corresponds to the second semiconductor device.
  • the inverter 7 corresponds to the first power conversion unit
  • the converter 6 corresponds to the second conversion unit.
  • FIG. 16 is a cross-sectional view showing the effect of the arrangement of the grooves 52 of the present embodiment, and also shows a reference example.
  • the elements that are the same as or related to the elements of the present embodiment are shown by adding r to the end of the reference numerals of the present embodiment.
  • the groove 52r does not overlap with the sides 61ar and 61r of the end face 60br of the terminal 60r.
  • the sides 61ar and 61r overlap with the connection area 51r.
  • the molten solder 91r is pushed from the laminate side and flows around the end surface 60br.
  • the groove 52r is recessed with respect to the substantially flat connection region 51r, and when the solder 91 wets and spreads from the connection region 51r to the groove 52r, it stays at the interface not a little due to surface tension. Therefore, the solder 91 rises around the end face 60br.
  • the solder 91r is closer to the semiconductor element 30r than the end face 60br in the Z direction. Therefore, the raised portion of the solder 91r may come into contact with the bonding wire 96r. Further, the solder 91r may come into contact with the side surface of the terminal 60r.
  • the groove 52 is provided so as to overlap the side 61a on the pad 31P side of the end surface 60b and not to overlap the side 61b on the opposite side. There is. Even if the molten solder 91 is pushed from the laminate side and flows around the end face 60b during reflow, it is accommodated in the groove 52 on the pad 31P side. As a result, it is possible to suppress the formation of a raised portion of the solder 91 on the pad 31P side. Therefore, it is possible to prevent the solder 91 from coming into contact with the bonding wire 96.
  • the solder 91 since a part of the solder 91 is accommodated in the groove 52, it flows around the end face 60b, and the solder 91 located on the connection region 51 is reduced. As a result, the swelling of the solder 91 can be suppressed on the side opposite to the pad 31P. Even if there is a bulge, the height will be low. Therefore, it is possible to prevent the solder 91 from coming into contact with the side surface of the terminal 60.
  • connection region 51 has a non-overlapping region 51a between the side 61b and the extension portion 52b of the groove 52. Therefore, the solder 91 pushed around the end face 60b wets and spreads in the non-overlapping region 51a. The swelling of the solder 91 can be suppressed by the wet spread.
  • the groove 52 is provided so as to overlap the sides 61c and 61d at both ends in the X direction on the end surface 60b.
  • the terminal 60 of the semiconductor device 17C is the largest, but the solder 91 pushed around the end face 60b during reflow can be accommodated in the grooves 52 (extended portions 52c, 52d) on both sides in the X direction. Thereby, for example, it is possible to prevent the solder 91 from spreading on the side surface side of the terminal 60.
  • the arrangement of the grooves 52 is biased in the Y direction with respect to the terminal 60.
  • the distance L1 between the side 61a on the pad 31P side and the extension portion 52a is biased so as to be shorter than the distance L2 between the side 61b on the opposite side and the extension portion 52b.
  • the solder 91 pressed around the end face 60b during reflow is likely to be accommodated in the groove 52 on the pad 31P side.
  • This embodiment is a modification based on the preceding embodiment, and the description of the preceding embodiment can be incorporated.
  • a groove 52 for accommodating the excess solder 91 is provided on the facing surface 50a of the heat sink 50. Further, the structure may be configured to prevent the solder from overflowing to the outside of the groove 52.
  • FIG. 17 shows the facing surface 50a of the heat sink 50 in the semiconductor device 17 according to the present embodiment.
  • FIG. 17 illustrates a heat sink 50H and a terminal 60H on the upper arm side of the semiconductor device 17B.
  • the heat sink 50L and the terminal 60L on the lower arm side have the same configuration.
  • the semiconductor devices 17A and 17C have the same configuration.
  • FIG. 18 is a cross-sectional view taken along the line XVIII-XVIII of FIG.
  • the heat sink 50 has a base material 54, a metal film 55 provided on the surface of the base material 54, and an uneven oxide film 56.
  • the base material 54 forms a main part of the heat sink 50.
  • the base material 54 is formed by using a Cu-based material.
  • the metal film 55 is formed containing a material having a higher wettability to the solder 91 than the base material 54.
  • the metal film 55 is formed over the entire surface of the facing surface 50a.
  • the uneven oxide film 56 is locally formed on the facing surface 50a.
  • the uneven oxide film 56 is locally formed on the metal film 55 on the facing surface 50a by irradiating the metal film 55 with a laser beam.
  • the metal film 55 is provided on the surface of the base material 54 excluding, for example, the back surface 50b.
  • the metal film 55 has a base film containing Ni (nickel) as a main component and an upper ground film containing Au (gold) as a main component.
  • an electroless Ni plating film containing P (phosphorus) is used as the base film.
  • the upper ground film (Au) of the portion in contact with the solder 91 diffuses into the solder 91 during reflow.
  • Reference numeral 57 shown in FIG. 18 is a recess formed on the surface of the metal film 55.
  • the recess 57 is formed by irradiating a pulsed laser beam. One recess 57 is formed for each pulse.
  • the uneven oxide film 56 is formed by melting, vaporizing, and depositing the surface layer portion of the metal film 55 by irradiation with laser light.
  • the uneven oxide film 56 is an oxide film derived from the metal film 55.
  • the concave-convex oxide film 56 is a film of an oxide of a metal (Ni) as a main component of the metal film 55.
  • the uneven oxide film 56 is formed following the unevenness of the surface of the metal film 55 having the concave portions 57. On the surface of the uneven oxide film 56, unevenness is formed at a pitch finer than the width of the concave portion 57. That is, very fine unevenness (roughened portion) is formed.
  • the laser beam is scanned so that the spots of the adjacent laser beams partially overlap in the X direction and the spots of the adjacent laser beams partially overlap in the Y direction.
  • the laser beam is scanned in the X direction from the reference coordinates in the X direction to irradiate the first row.
  • the coordinates in the Y direction may be shifted, the laser beam may be scanned in the X direction from the reference coordinates in the X direction, and the irradiation in the second row may be performed.
  • the laser beam is scanned in the opposite direction in the X direction to perform the irradiation in the second row.
  • the back scan is performed without waiting for the return to the reference coordinates.
  • the irradiation time of the laser beam can be shortened.
  • the spot 105 in the first row and the spot 105 in the second row are shifted in the X direction. Specifically, in the X direction, the position of the spot 105 is shifted so that the center position between the two adjacent spots 105 in the first row and the center position of the spot 105 in the second row substantially coincide with each other.
  • the portion of the molten metal film 55 is solidified. Specifically, the molten and vaporized metal film 55 is vapor-deposited on the portion irradiated with the laser beam and the peripheral portion thereof. By depositing the molten and vaporized metal film 55 in this way, the uneven oxide film 56 is formed on the surface of the metal film 55. As described above, the staggered arrangement of the spots 105 (staggered arrangement) can reduce the variation in the formation of the uneven oxide film 56 over the entire roughened region 53. That is, the film thickness of the uneven oxide film 56 per unit area can be made substantially uniform over the entire area of the roughened region 53. As described above, the heat sink 50 is prepared.
  • the groove 52 is provided so as to overlap only one or only two of the four sides 61a, 61b, 61c, 61d of the end face 60b of the terminal 60.
  • the groove 52 overlaps only the side 61a, even if the excess solder 91 cannot be accommodated (absorbed) only by the extending portion 52a overlapping the side 61a, the groove is formed by the roughened region 53 (concave and convex oxide film 56). Wet spread to the outside of 52 is suppressed.
  • the excess solder 91 wets and spreads in the groove 52 toward the extending portions 52c and 52d, as shown by the arrow of the alternate long and short dash line in FIG. Therefore, by standardizing the grooves 52, it is possible to prevent the solder 91 from overflowing to the outside of the grooves 52 in a configuration in which the heat sink 50 is a common component. The same applies to the configuration in which the groove 52 overlaps only the sides 61c and 61d.
  • ⁇ Modification example> In the present embodiment, an example is shown in which the entire region outside the groove 52 is the roughened region 53 on the facing surface 50a of the heat sink 50, but the present invention is not limited to this.
  • a roughened region 53 may be provided only in a part of the region outside the groove 52 so as to surround the groove 52.
  • the region outside the groove 52 and excluding the edge region 58 may be the roughened region 53.
  • the roughened region 53 is hatched for clarification.
  • the edge region 58 is an region including the outer peripheral end of the facing surface 50a.
  • a roughened region may be provided on the formation surface of the groove 72 in the joint portion 71.
  • the roughened region is formed by irradiation with a laser beam as in the roughened region 53.
  • the roughened region is provided on the outside of the groove 72 in the joint portion 71 so as to surround the groove 72.
  • the roughened region of the joint portion 71 may be provided so as to be continuous with the roughened region 53 of the heat sink 50.
  • a roughened region 62 may be provided on the side surface of the terminal 60.
  • the roughened region 62 is provided on almost the entire side surface.
  • the roughened region 62 is formed by irradiation with a laser beam.
  • the terminal 60 also has a base material, a metal film provided on the base material, and an uneven oxide film.
  • the straightening jig 107 shown in FIG. 22 corrects the position of the signal terminal 85, particularly the position of the tip to be inserted. Specifically, the straightening jig 107 is pressed near the tip of the signal terminal 85 to apply a load to the signal terminal 85 to deform it. After that, the signal terminal 85 springs back by releasing the load from the straightening jig 107. As a result, the tip positions of the plurality of signal terminals 85 are corrected.
  • the roughened region 86 is hatched for clarification. Like the roughened region 53, the roughened region 86 is formed by irradiation with a laser beam.
  • the signal terminal 85 also has a base material, a metal film provided on the base material, and an uneven oxide film. In the roughened region 86, the film thickness of the metal film (Ni plating film) is thinner than that in the non-irradiated area.
  • the roughened region 86 becomes the starting point of plating cracks. That is, the signal terminal 85 is deformed starting from the roughened region 86. In this way, since the starting point is stable, it is possible to reduce variations in the tip position after correction.
  • the roughened region 86 is not limited to the root portion of the outer lead portion.
  • a roughened region 86 may be provided from the outer lead portion to the inner lead portion.
  • the roughened region 86 is formed so as to avoid the connecting portion of the bonding wire 96.
  • FIG. 24 is a plan view showing the configuration of the back surface side of the semiconductor element 30 in the semiconductor device 17 according to the present embodiment.
  • the semiconductor element 30 has a protective film 32.
  • the protective film 32 is hatched in FIG. 24, which is a plan view.
  • the constituent material of the protective film 32 is, for example, polyimide.
  • the protective film 32 is provided on the back surface of the semiconductor substrate around the emitter electrode 31E and the pad 31P.
  • the emitter electrode 31E and the pad 31P are exposed from the opening of the protective film 32.
  • the protective film 32 is an insulating film provided on the emitter electrode 31E side and forming a part of the surface of the semiconductor element 30.
  • the solder 92 is connected to the emitter electrode 31E.
  • a bonding wire 96 is connected to the pad 31P.
  • the sealing resin body 20 is in close contact with the protective film 32.
  • FIG. 25 is a diagram showing the relationship between the arithmetic mean roughness Ra of the surface of the protective film 32 and the bulk fracture rate.
  • FIG. 25 shows the test results. As shown in FIG. 25, when the arithmetic mean roughness Ra was set to 8 nm or more, bulk fracture occurred with a probability of 100%. On the other hand, below 8 nm, interfacial fracture and combined fracture of interfacial fracture and bulk fracture were observed, and the bulk fracture rate was less than 100%. Based on this finding, in the present embodiment, the surface of the protective film 32 is intentionally roughened so that the arithmetic mean roughness Ra is 8 nm or more.
  • the surface of the protective film 32 can be roughened by, for example, ashing.
  • Ashing is a process in which the surface of a resin is irradiated with oxygen plasma in a high energy state, combined with carbon constituting the resin, and vaporized and decomposed (ashed: ashing) as CO 2.
  • the semiconductor device 30 of the present embodiment has a protective film 32 having an arithmetic average roughness Ra of 8 nm or more on the surface.
  • Ra arithmetic average roughness
  • polyimide is shown as the protective film 32, but the present invention is not limited to this.
  • An insulating film other than polyimide for example, a silicon oxide film, a silicon nitride film, a PSG (Phospho Silicate Glass) film, or the like may be used as the protective film 32. By intentionally roughening the surface of these insulating films, peeling of the sealing resin body 20 can be suppressed.
  • the spatially relative terms “inside”, “outside”, “back”, “bottom”, “low”, “top”, “high”, etc. are one element or feature as illustrated. It is used herein to facilitate descriptions that describe the relationship to other elements or features. Spatial relative terms can be intended to include different orientations of the device in use or operation, in addition to the orientations depicted in the drawings. For example, when the device in the figure is flipped over, an element described as “below” or “directly below” another element or feature is directed “above” the other element or feature. Therefore, the term “down” can include both up and down orientations. The device may be oriented in the other direction (rotated 90 degrees or in any other direction) and the spatially relative descriptors used herein are interpreted accordingly. ..
  • the control circuit unit 9 and the drive circuit unit 10 are provided by a control system including at least one computer.
  • the control system includes at least one processor (hardware processor) which is hardware.
  • the hardware processor can be provided by (i), (ii), or (iii) below.
  • the hardware processor may be a hardware logic circuit.
  • the computer is provided by a digital circuit that includes a large number of programmed logic units (gate circuits).
  • Digital circuits may include memory for storing programs and / or data.
  • Computers may be provided by analog circuits.
  • Computers may be provided by a combination of digital and analog circuits.
  • the hardware processor may be at least one processor core that executes a program stored in at least one memory.
  • the computer is provided by at least one memory and at least one processor core.
  • the processor core is referred to as, for example, a CPU.
  • Memory is also referred to as a storage medium.
  • a memory is a non-transitional and substantive storage medium that non-temporarily stores "programs and / or data" that can be read by a processor.
  • the hardware processor may be a combination of the above (i) and the above (ii). (I) and (ii) are arranged on different chips or on a common chip.
  • control circuit unit 9 and the drive circuit unit 10 can be provided by hardware only, software only, or a combination thereof.
  • the power conversion device 5 includes a control circuit unit 9, but the present invention is not limited to this.
  • the configuration may not include the control circuit unit 9.
  • the drive circuit unit 10 is provided for each arm has been shown, but the present invention is not limited to this.
  • one drive circuit unit 10 may be provided for one upper and lower arm circuit.
  • the vehicle drive system 1 is not limited to the above configuration.
  • an example including two motor generators 3 and 4 is shown, but the present invention is not limited thereto.
  • An example is shown in which the power conversion device 5 includes a converter 6 and inverters 7 and 8 as a power conversion unit, but the present invention is not limited thereto.
  • a plurality of power converters may be provided.
  • it may be configured to include only a plurality of inverters. It may be configured to include one inverter and a converter.
  • the power conversion device 5 includes semiconductor devices 17A, 17B, and 17C, but the present invention is not limited thereto.
  • the number of layers of the semiconductor device 17 in the semiconductor module 16 is not limited to the above example.
  • the semiconductor element 30 has an RC-IGBT element, but the present invention is not limited to this.
  • the switching elements Q1, Q2, and Q3 and the diodes D1, D2, and D3 may be used as separate chips (different semiconductor elements).
  • An example of the IGBT is shown as the switching elements Q1, Q2, and Q3, but the present invention is not limited to this.
  • MOSFET can be adopted.
  • a plurality of semiconductor elements 30H may be provided, and a plurality of semiconductor elements 30H may be connected in parallel to form one of the upper arms.
  • a plurality of semiconductor elements 30L may be provided, and a plurality of semiconductor elements 30L may be connected in parallel to form one of the lower arms.
  • the back surfaces 40b and 50b of the heat sinks 40 and 50 are exposed from the sealing resin body 20, but the present invention is not limited to this. At least one of the back surfaces 40b and 50b may be covered with the sealing resin body 20. At least one of the back surfaces 40b and 50b may be covered with an insulating member (not shown) different from the sealing resin body 20.
  • the semiconductor device 17 includes a sealing resin body 20, but the present invention is not limited to this. The configuration may not include the sealing resin body 20.
  • the semiconductor device 17 includes a plurality of semiconductor elements 30 that form an upper and lower arm circuit for one phase, but the present invention is not limited to this. Only the semiconductor element 30 constituting one arm may be provided.
  • the semiconductor device 17 includes, for example, a semiconductor element 30 constituting one arm, a pair of heat sinks 40 and 50 arranged so as to sandwich the semiconductor element 30, and a terminal 60 interposed between the semiconductor element 30 and the heat sink 50. You just have to prepare. Further, the semiconductor elements constituting the upper and lower arm circuits of a plurality of phases may be provided as one package.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Inverter Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

半導体素子の両面に形成された主電極は、対応するヒートシンクに接続されている。エミッタ電極は、ターミナル（６０）を介して、ヒートシンク（５０）に接続されている。ターミナル（６０）において、ヒートシンク側の端面（６０ｂ）は、Ｘ方向に平行な２つの辺（６１ａ、６１ｂ）と、Ｙ方向に平行な２つの辺（６１ｃ、６１ｄ）を有する矩形状をなしている。ヒートシンク（５０）は、はんだ（９１）を介してターミナル（６０）の端面（６０ｂ）に接続されている。ヒートシンク（５０）は、ターミナル（６０）との対向面（５０ａ）に、ターミナル（６０）との接続領域（５１）と、接続領域（５１）を取り囲み、余剰のはんだ（９１）を収容する溝（５２）を有している。溝（５２）は、平面視において、端面（６０ｂ）の４辺のうちのひとつのみ、もしくは、２つのみと重なるように設けられている。

Description

半導体装置および電力変換装置 関連出願の相互参照
　この出願は、２０２０年５月１日に日本に出願された特許出願第２０２０－８１４３７号を基礎としており、基礎の出願の内容を、全体的に、参照により援用している。
　この明細書における開示は、半導体装置および電力変換装置に関する。
　特許文献１は、両面放熱構造の半導体装置を開示している。先行技術文献の記載内容は、この明細書における技術的要素の説明として、参照により援用される。
特開２００７－１０３９０９号公報
　特許文献１に記載のように、半導体装置は、半導体素子と金属板とを電気的に中継するブロック体を備えている。金属体とブロック体との間には、半導体装置の高さばらつきを吸収するために多めのはんだを配置する。金属体は、ブロック体との対向面に、余剰はんだを収容するための溝を有している。溝は、平面視において、ブロック体の端面の外周端と全周で重なるように、ブロック体の大きさに合わせて設けられている。上述の観点において、または言及されていない他の観点において、半導体装置にはさらなる改良が求められている。
　開示されるひとつの目的は、余剰はんだを収容しつつ、部品の種類を低減できる半導体装置を提供することにある。
　開示される他のひとつの目的は、複数の電力変換部を構成する半導体装置を備えた電力変換装置において、部品の種類を低減することにある。
　ここに開示された半導体装置は、
　第１主電極と、第１主電極とは板厚方向において反対の面に形成された第２主電極と、を有する半導体素子と、
　第１主電極に接続された第１配線部材と、
　第２主電極に接続された第１端面と、板厚方向において第１端面とは反対の第２端面と、を有し、第２端面が、板厚方向に直交する第１方向に平行な２つの辺と、板厚方向および第１方向に直交する第２方向に平行な２つの辺と、を有する矩形状をなしているターミナルと、
　はんだを介してターミナルの第２端面に接続され、ターミナルとの対向面に、ターミナルとの接続領域と、接続領域を取り囲み、余剰のはんだを収容する溝と、を有する第２配線部材と、
を備え、
　溝は、板厚方向からの平面視において、ターミナルの第２端面の４辺のうちのひとつのみ、もしくは、２つのみと重なるように設けられている。
　開示の半導体装置によると、第２配線部材の溝を、平面視において、ターミナルの第２端面の辺と重なるように設けている。これにより、はんだの余剰分が溝に流れ込みやすい。余剰はんだを溝に収容することができる。また、溝を、第２端面の４辺のうちのひとつのみ、もしくは、２つのみと重なるように設けている。これにより、大きさが異なる複数のターミナルについて、共通構成の溝により、余剰はんだを収容することができる。この結果、余剰はんだを収容しつつ、部品の種類を低減できる半導体装置を提供することができる。
　ここに開示された電力変換装置は、
　第１電力変換部を構成する第１半導体装置と、
　第２電力変換部を構成する第２半導体装置と、
を備え、
　各半導体装置は、
　第１主電極と、第１主電極とは板厚方向において反対の面に形成された第２主電極と、を有する半導体素子と、
　第１主電極に接続された第１配線部材と、
　第２主電極に接続された第１端面と、板厚方向において第１端面とは反対の第２端面と、を有し、第２端面が、板厚方向に直交する第１方向に平行な２つの辺と、板厚方向および第１方向に直交する第２方向に平行な２つの辺と、を有する矩形状をなしているターミナルと、
　はんだを介してターミナルの第２端面に接続され、ターミナルとの対向面に、ターミナルとの接続領域と、接続領域を取り囲み、余剰のはんだを収容する溝と、を有する第２配線部材と、
を備え、
　第１半導体装置と第２半導体装置とにおいて、板厚方向から平面視したターミナルの大きさは互いに異なり、溝の大きさは互いに等しくされ、
　各半導体装置の溝は、平面視において、ターミナルの第２端面の４辺のうちのひとつのみ、もしくは、２つのみと重なるように設けられている。
　開示の電力変換装置によると、ターミナルの大きさが互いに異なる第１半導体装置および第２半導体装置において、溝の大きさを互いに等しくしている。第１半導体装置と第２半導体装置とで溝の構成を共通にしている。また、共通構成の溝は、第２端面の４辺のうちのひとつのみ、もしくは、２つのみと重なっている。よって、溝の構成を共通にしても、余剰はんだを収容することができる。この結果、溝を有する第２配線部材を、第１半導体装置と第２半導体装置とで共通部品とすることができる。よって、複数の電力変換部を構成する半導体装置を備えた電力変換装置において、部品の種類を低減することができる。
　この明細書における開示された複数の態様は、それぞれの目的を達成するために、互いに異なる技術的手段を採用する。請求の範囲およびこの項に記載した括弧内の符号は、後述する実施形態の部分との対応関係を例示的に示すものであって、技術的範囲を限定することを意図するものではない。この明細書に開示される目的、特徴、および効果は、後続の詳細な説明、および添付の図面を参照することによってより明確になる。
第１実施形態に係る電力変換装置が適用される車両の駆動システムの概略構成を示す図である。 半導体モジュールを示す平面図である。 図２をＸ１方向から見た側面図である。 第１実施形態に係る半導体装置を示す平面図である。 図４とは反対側から見た平面図である。 図４に示すVI-VI線に沿う断面図である。 図４に示すVII-VII線に沿う断面図である。 図４に示すVIII-VIII線に沿う断面図である。 リードフレームを示す平面図である。 半導体素子およびターミナルを配置した状態を示す平面図である。 エミッタ側のヒートシンクを配置した状態を示す平面図である。 封止樹脂体の成形工程を示す部分断面図である。 封止樹脂体を成形した状態を示す平面図である。 切削した状態を示す平面図である。 溝とターミナルの端面との位置関係を示す平面図である。 溝、ターミナル、および半導体素子の位置関係を示す断面図である。 第２実施形態に係る半導体装置において、ヒートシンクの対向面を示す平面図である。 図１７のXVIII-XVIII線に沿う断面図である。 レーザ光の走査を示す図である。 変形例を示す平面図である。 変形例を示す断面図である。 信号端子の矯正を示す図である。 変形例を示す平面図である。 第３実施形態に係る半導体装置において、半導体素子の裏面側を示す平面図である。 保護膜表面の算術平均粗さＲａとバルク破壊率との関係を示す図である。
　以下、図面に基づいて複数の実施形態を説明する。複数の実施形態において、機能的におよび／または構造的に対応する部分および／または関連付けられる部分には同一の参照符号が付される場合がある。対応する部分および／または関連付けられる部分については、他の実施形態の説明を参照することができる。
　（第１実施形態）
　本実施形態に係る電力変換装置は、回転電機を駆動源とする移動体に適用可能である。移動体は、たとえば電気自動車（ＥＶ）、ハイブリッド自動車（ＨＶ）、燃料電池車（ＦＣＶ）などの電動車両、ドローンなどの飛行体、船舶、建設機械、農業機械である。以下では、移動体として車両（ハイブリッド自動車）の例を示す。
　＜車両の駆動システム＞
　先ず、図１に基づき、電力変換装置５が適用される車両の駆動システム１の概略構成について説明する。図１に示すように、車両の駆動システム１は、直流電源２と、モータジェネレータ３、４と、直流電源２とモータジェネレータ３、４との間で電力変換を行う電力変換装置５を備えている。
　直流電源２は、充放電可能な二次電池で構成された直流電圧源である。二次電池は、たとえばリチウムイオン電池、ニッケル水素電池である。モータジェネレータ３、４は、三相交流方式の回転電機である。
　モータジェネレータ３は、図示しないエンジンにより駆動されて発電する発電機（オルタネータ）、および、エンジンを始動させる電動機（スタータ）として機能する。モータジェネレータ４は、車両の走行駆動源、すなわち電動機として機能する。モータジェネレータ４は、回生時に発電機として機能する。車両は、走行駆動源として、エンジンおよびモータジェネレータ４を備えている。電力変換装置５は、直流電源２とモータジェネレータ３、４との間で電力変換を行う。
　＜電力変換装置の回路構成＞
　次に、図１に基づき、電力変換装置５の回路構成について説明する。図１に示すように、電力変換装置５は、フィルタコンデンサＣ１と、平滑コンデンサＣ２と、コンバータ６と、インバータ７、８と、制御回路部９と、駆動回路部１０などを備えている。
　高電位側の電力ラインであるＰライン１１は、ＶＬライン１１ＬおよびＶＨライン１１Ｈを有している。ＶＬライン１１Ｌは、直流電源２の正極端子に接続される。ＶＬライン１１ＬとＶＨライン１１Ｈとの間に、コンバータ６が設けられている。ＶＨライン１１Ｈの電位は、ＶＬライン１１Ｌの電位以上とされる。Ｎライン１２は、直流電源２の負極端子に接続される低電位側の電力ラインである。Ｎライン１２は、接地ラインと称されることがある。
　フィルタコンデンサＣ１は、ＶＬライン１１ＬとＮライン１２との間に接続されている。フィルタコンデンサＣ１は、直流電源２に対して並列に接続されている。フィルタコンデンサＣ１は、たとえば直流電源２からの電源ノイズを除去する。フィルタコンデンサＣ１は、平滑コンデンサＣ２よりも低電圧側に配置されるため、低圧側コンデンサと称されることがある。ＶＬライン１１ＬおよびＮライン１２の少なくとも一方には、直流電源２とフィルタコンデンサＣ１との間に、図示しないシステムメインリレー（ＳＭＲ）が設けられている。
　平滑コンデンサＣ２は、ＶＨライン１１ＨとＮライン１２との間に接続されている。平滑コンデンサＣ２は、コンバータ６とインバータ７、８との間に設けられており、コンバータ６およびインバータ７、８に対して並列に接続されている。平滑コンデンサＣ２は、たとえばコンバータ６で昇圧された直流電圧を平滑化し、その直流電圧の電荷を蓄積する。平滑コンデンサＣ２の両端間の電圧が、モータジェネレータ３、４を駆動するための直流の高電圧となる。平滑コンデンサＣ２の両端間の電圧は、フィルタコンデンサＣ１の両端間の電圧以上とされる。平滑コンデンサＣ２は、フィルタコンデンサＣ１よりも高電圧側に配置されるため高圧側コンデンサと称されることがある。
　電力変換部であるコンバータ６およびインバータ７、８は、上下アーム回路６ＨＬ、７ＨＬ、８ＨＬを有している。上下アーム回路６ＨＬ、７ＨＬ、８ＨＬは、ＶＨライン１１ＨとＮライン１２との間に接続されている。コンバータ６の上下アーム回路６ＨＬは、上アーム６ＨをＶＨライン１１Ｈ側にして、上アーム６Ｈおよび下アーム６Ｌを直列に接続して構成されている。同様に、インバータ７の上下アーム回路７ＨＬは、上アーム７Ｈおよび下アーム７Ｌを直列に接続して構成されている。インバータ８の上下アーム回路８ＨＬは、上アーム８Ｈおよび下アーム８Ｌを、直列に接続して構成されている。以下では、単にアーム６Ｈ、６Ｌ、７Ｈ、７Ｌ、８Ｈ、８Ｌと示すことがある。
　各アーム６Ｈ、６Ｌは、スイッチング素子Ｑ１と、スイッチング素子Ｑ１に逆並列に接続された還流用のダイオードＤ１を有している。各アーム７Ｈ、７Ｌは、スイッチング素子Ｑ２と、スイッチング素子Ｑ２に逆並列に接続された還流用のダイオードＤ２を有している。各アーム８Ｈ、８Ｌは、スイッチング素子Ｑ３と、スイッチング素子Ｑ３に逆並列に接続された還流用のダイオードＤ３を有している。本実施形態では、スイッチング素子Ｑ１、Ｑ２、Ｑ３として、ｎチャネル型のＩＧＢＴを採用している。なお、スイッチング素子Ｑ１、Ｑ２、Ｑ３は、ＩＧＢＴに限定されない。たとえばＭＯＳＦＥＴを採用することもできる。ダイオードＤ１、Ｄ２、Ｄ３としては、寄生ダイオードを用いることもできる。
　コンバータ６は、ＤＣ－ＤＣ変換部である。コンバータ６は、制御回路部９によるスイッチング制御にしたがって、直流電圧を異なる値の直流電圧に変換する。コンバータ６は、直流電源２から供給される直流電圧を昇圧する機能を有している。コンバータ６は、平滑コンデンサＣ２の電荷を用いて直流電源２を充電する降圧機能も有している。コンバータ６は、上下アーム回路６ＨＬと、リアクトルＲ１を有している。
　上下アーム回路６ＨＬにおいて、上アーム６Ｈ側のスイッチング素子Ｑ１のコレクタがＶＨライン１１Ｈに接続され、下アーム６Ｌ側のスイッチング素子Ｑ１のエミッタがＮライン１２に接続されている。上アーム６Ｈ側のスイッチング素子Ｑ１のエミッタと、下アーム６Ｌ側のスイッチング素子Ｑ１のコレクタが互いに接続されている。リアクトルＲ１の一端はＶＬライン１１Ｌに接続され、他端は、昇圧配線１３を介して、上アーム６Ｈおよび下アーム６Ｌの接続点に接続されている。本実施形態のコンバータ６は、多相コンバータ、具体的には二相コンバータとして構成されている。コンバータ６は、二相分の上下アーム回路６ＨＬと、上下アーム回路６ＨＬごとに設けられたリアクトルＲ１を有している。
　インバータ７、８は、ＤＣ－ＡＣ変換部である。インバータ７は、平滑コンデンサＣ２を介してコンバータ６に接続されている。インバータ７は、制御回路部９によるスイッチング制御にしたがって、直流電圧を三相交流電圧に変換し、モータジェネレータ３へ出力する。これにより、モータジェネレータ３は、所定のトルクを発生するように駆動する。インバータ７は、エンジンの出力を受けてモータジェネレータ３が発電した三相交流電圧を、制御回路部９によるスイッチング制御にしたがって直流電圧に変換し、ＶＨライン１１Ｈへ出力することもできる。このように、インバータ７は、コンバータ６とモータジェネレータ３との間で双方向の電力変換を行なう。インバータ７は、三相（Ｕ相、Ｖ相、Ｗ相）の上下アーム回路７ＨＬを有している。
　上下アーム回路７ＨＬにおいて、上アーム７Ｈ側のスイッチング素子Ｑ２のコレクタがＶＨライン１１Ｈに接続され、下アーム７Ｌ側のスイッチング素子Ｑ２のエミッタがＮライン１２に接続されている。上アーム７Ｈ側のスイッチング素子Ｑ２のエミッタと、下アーム７Ｌ側のスイッチング素子Ｑ２のコレクタが互いに接続されている。各相の上下アーム回路７ＨＬの接続点は、相ごとに設けられた出力配線１４を介して、対応する相の固定子巻線に接続されている。
　同様に、インバータ８も、平滑コンデンサＣ２を介してコンバータ６に接続されている。インバータ８は、制御回路部９によるスイッチング制御にしたがって、直流電圧を三相交流電圧に変換し、モータジェネレータ４へ出力する。これにより、モータジェネレータ４は、所定のトルクを発生するように駆動する。インバータ８は、車両の回生制動時、駆動輪からの回転力を受けてモータジェネレータ４が発電した三相交流電圧を、制御回路部９によるスイッチング制御にしたがって直流電圧に変換し、ＶＨライン１１Ｈへ出力することもできる。このように、インバータ８は、コンバータ６とモータジェネレータ４との間で双方向の電力変換を行なう。インバータ８は、三相（Ｕ相、Ｖ相、Ｗ相）の上下アーム回路８ＨＬを有している。
　上下アーム回路８ＨＬにおいて、上アーム８Ｈ側のスイッチング素子Ｑ３のコレクタがＶＨライン１１Ｈに接続され、下アーム８Ｌ側のスイッチング素子Ｑ３のエミッタがＮライン１２に接続されている。上アーム８Ｈ側のスイッチング素子Ｑ３のエミッタと、下アーム８Ｌ側のスイッチング素子Ｑ３のコレクタが互いに接続されている。各相の上下アーム回路８ＨＬの接続点は、相ごとに設けられた出力配線１５を介して、対応する相の固定子巻線に接続されている。
　制御回路部９は、スイッチング素子Ｑ１、Ｑ２、Ｑ３を動作させるための駆動指令を生成し、駆動回路部１０に出力する。制御回路部９は、図示しない上位ＥＣＵから入力されるトルク要求、各種センサにて検出された信号などに基づいて、駆動指令を生成する。制御回路部９は、駆動指令として、たとえばＰＷＭ信号を出力する。制御回路部９は、たとえばマイコン（マイクロコンピュータ）を備えて構成されている。ＥＣＵは、Electronic Control Unitの略称である。ＰＷＭは、Pulse Width Modulationの略称である。
　各種センサとしては、電流センサ、回転角センサ、電圧センサ、温度センサなどがある。電流センサのひとつは、モータジェネレータ３、４の各相の巻線に流れる相電流を検出する。電流センサの他のひとつは、リアクトルＲ１を流れる電流を検出する。回転角センサは、モータジェネレータ３、４の回転子の回転角を検出する。電圧センサのひとつは、平滑コンデンサＣ２の両端電圧、すなわちＶＨライン１１Ｈの電圧を検出する。電圧センサの他のひとつは、フィルタコンデンサＣ１の両端電圧、すなわちＶＬライン１１Ｌの電圧を検出する。温度センサは、リアクトルＲ１の温度を検出する。電力変換装置５は、これらの図示しないセンサを有している。
　駆動回路部１０は、制御回路部９の駆動指令に基づいて、対応するアーム６Ｈ、６Ｌ、７Ｈ、７Ｌ、８Ｈ、８Ｌのスイッチング素子Ｑ１、Ｑ２、Ｑ３のゲートに、駆動電圧を供給する。駆動回路部１０は、駆動電圧の印加により、対応するスイッチング素子Ｑ１、Ｑ２、Ｑ３を駆動、すなわちオン駆動、オフ駆動させる。駆動回路部１０は、ドライバと称されることがある。本実施形態では、ひとつのアームに対してひとつの駆動回路部１０が設けられている。駆動回路部１０の配置は、これに限定されない。たとえば上下アーム回路６ＨＬ、７ＨＬ、８ＨＬごとに駆動回路部１０を設けてもよい。
　＜半導体モジュール＞
　次に、図２および図３に基づき、半導体モジュール１６の構造について説明する。図３は、図２をＸ１方向から見た側面図である。図３では、半導体モジュール１６とともに、回路基板１９を図示している。以下では、半導体装置１７と熱交換部１８０との積層方向をＺ方向と示す。Ｚ方向に直交する一方向をＸ方向と示し、Ｚ方向およびＸ方向の両方向に直交する方向をＹ方向と示す。
　図２および図３に示すように、電力変換装置５は、半導体モジュール１６を備えている。半導体モジュール１６は、インバータ７、８と、コンバータ６の上下アーム回路６ＨＬを構成する。半導体モジュール１６は、複数の半導体装置１７と、半導体装置１７を冷却する冷却器１８を備えている。半導体モジュール１６は、電力変換装置５が備える図示しない筐体に収容されている。筐体には、上記したフィルタコンデンサＣ１、平滑コンデンサＣ２、リアクトルＲ１も収容されている。筐体には、制御回路部９および駆動回路部１０が形成された回路基板１９も収容されている。
　半導体装置１７は、インバータ７を構成する半導体装置１７Ａと、インバータ８を構成する半導体装置１７Ｂと、コンバータ６の上下アーム回路６ＨＬを構成する半導体装置１７Ｃを含んでいる。本実施形態では、半導体装置１７のひとつが、上下アーム回路のひとつを構成する。半導体モジュール１６は、三相分の上下アーム回路７ＨＬを構成する３つの半導体装置１７Ａと、三相分の上下アーム回路８ＨＬを構成する３つの半導体装置１７Ｂと、二相分の上下アーム回路６ＨＬを構成する２つの半導体装置１７Ｃを備えている。半導体装置１７Ａ、１７Ｂ、１７Ｃの外形輪郭は、互いに略等しい。
　冷却器１８は、熱伝導性に優れた金属材料、たとえばアルミニウム系の材料を用いて形成されている。冷却器１８は、熱交換部１８０と、導入管１８１と、排出管１８２を備えている。熱交換部１８０は、筐体に収容されている。熱交換部１８０は、全体として扁平形状の管状体である。熱交換部１８０は、たとえば、一対のプレート（金属製薄板）の少なくとも一方を、プレス加工によってＺ方向に膨らんだ形状に加工する。その後、一対のプレートの外周縁部同士を、かしめなどによって固定するとともに、ろう付けなどによって全周で互いに接合する。これにより、一対のプレート間に冷媒が流通可能な流路が形成され、熱交換部１８０として用いることが可能となる。
　熱交換部１８０は、Ｚ方向において半導体装置１７と交互に積層されている。半導体装置１７と熱交換部１８０は、Ｚ方向に並んで配置されている。半導体装置１７のそれぞれは、Ｚ方向において熱交換部１８０により挟まれている。半導体装置１７と熱交換部１８０との積層体１６ａにおいて、Ｚ方向の両端は熱交換部１８０とされている。
　導入管１８１および排出管１８２のそれぞれは、筐体の内外にわたって配置されている。導入管１８１および排出管１８２のそれぞれは、ひとつの部材により構成されてもよいし、複数の部材を連結してなる構成としてもよい。導入管１８１および排出管１８２は、熱交換部１８０のそれぞれに連結されている。図示しないポンプによって導入管１８１に冷媒を供給することにより、積層された熱交換部１８０内の流路に冷媒が流れる。これにより、積層体１６ａを構成する半導体装置１７のそれぞれが、冷媒によって冷却される。熱交換部１８０のそれぞれを流れた冷媒は、排出管１８２を介して排出される。
　冷媒としては、たとえば水やアンモニアなどの相変化する冷媒、エチレングリコール系などの相変化しない冷媒などを用いることができる。半導体モジュール１６は、半導体装置１７と熱交換部１８０との間に介在する図示しない絶縁部材を備えてもよい。絶縁部材としては、たとえば、セラミック板、グリスやゲル状の熱伝導部材、およびそれらの組み合わせを採用することができる。絶縁部材の配置により、たとえば半導体装置１７と熱交換部１８０とを電気的に分離することができる。
　半導体装置１７は、後述するように、外部接続用の端子として、主端子８０および信号端子８５をそれぞれ有している。主端子８０および信号端子８５は、Ｙ方向において互いに反対向きに延びている。信号端子８５は、積層体１６ａに対してＹ方向の一方の側に配置された回路基板１９に接続されている。回路基板１９は、Ｙ方向の平面視において、積層体１６ａを構成するすべての半導体装置１７と重なるように設けられている。各半導体装置１７の信号端子８５は、回路基板１９に挿入実装されている。
　＜半導体装置＞
　次に、図４～図１１に基づき、半導体装置１７の一例について説明する。図４は半導体装置１７をエミッタ側から見た平面図であり、図５はコレクタ側から見た平面図である。図６、図７、図８は、図４のVI-VI線、VII-VII線、VIII-VIII線に沿う断面図である。図９は、リードフレーム９５を示す平面図である。図１０は、リードフレーム９５上に、半導体素子３０およびターミナル６０を配置した状態を示す平面図である。図１１は、ターミナル６０上にエミッタ側のヒートシンク５０を配置した状態を示す平面図である。図９～図１１では、便宜上、カット前のリードフレーム９５を示している。
　本実施形態では、半導体装置１７を構成する要素の一部について、符号末尾に上アーム６Ｈ、７Ｈ、８Ｈ側を示す「Ｈ」を付与し、下アーム６Ｌ、７Ｌ、８Ｌ側を示す「Ｌ」を付与している。要素の他の一部について、便宜上、上アーム６Ｈ、７Ｈ、８Ｈと下アーム６Ｌ、７Ｌ、８Ｌとで共通の符号を付与している。特に断わりのない限り、Ｚ方向から平面視した形状、換言すればＸ方向およびＹ方向により規定されるＸＹ面に沿う形状を平面形状とする。また、Ｚ方向からの平面視を単に平面視と示す。
　上記したように、半導体装置１７Ａ、１７Ｂ、１７Ｃの外形輪郭は、互いに略等しい。半導体装置１７Ａ、１７Ｂ、１７Ｃは、半導体素子３０の大きさ、および、ターミナル６０の大きさが互いに異なる点を除けば、互いに共通の構成となっている。このため、図４、図５、図９、および図１１では、半導体装置１７Ａ、１７Ｂ、１７Ｃにおいて、互いに共通する構造を示している。
　図４～図１１に示すように、半導体装置１７は、封止樹脂体２０と、半導体素子３０と、ヒートシンク４０、５０と、ターミナル６０と、継手部７０、７１と、主端子８０と、信号端子８５をそれぞれ備えている。上記したように、半導体装置１７は、一相分の上下アーム回路を構成する。
　封止樹脂体２０は、半導体装置１７を構成する他の要素の一部を封止している。他の要素の残りの部分は、封止樹脂体２０の外に露出している。封止樹脂体２０は、たとえばエポキシ系樹脂を材料とする。封止樹脂体２０は、たとえばトランスファモールド法により成形されている。図２および図３に示すように、封止樹脂体２０は平面略矩形状をなしている。封止樹脂体２０は、一面２０ａと、Ｚ方向において一面２０ａとは反対の裏面２０ｂを有している。一面２０ａおよび裏面２０ｂは、たとえば平坦面である。
　半導体素子３０は、シリコン（Ｓｉ）、シリコンよりもバンドギャップが広いワイドバンドギャップ半導体などを材料とする半導体基板に、縦型素子が形成されてなる。ワイドバンドギャップ半導体としては、たとえばシリコンカーバイド（ＳｉＣ）、窒化ガリウム（ＧａＮ）、酸化ガリウム（Ｇａ２Ｏ３）、ダイヤモンドがある。縦型素子は、半導体素子３０（半導体基板）の板厚方向、すなわちＺ方向に主電流が流れるように構成されている。
　半導体装置１７Ａの半導体素子３０には、縦型素子として、スイッチング素子Ｑ１およびダイオードＤ１が形成されている。同様に、半導体装置１７Ｂの半導体素子３０には、スイッチング素子Ｑ２およびダイオードＤ２が形成されている。半導体装置１７Ｃの半導体素子３０には、スイッチング素子Ｑ３およびダイオードＤ３が形成されている。本実施形態では、スイッチング素子Ｑ１、Ｑ２、Ｑ３としてＩＧＢＴを採用しており、縦型素子はＲＣ（Reverse Conducting）－ＩＧＢＴである。
　半導体素子３０は、図示しないゲート電極を有している。ゲート電極は、たとえばトレンチ構造をなしている。半導体素子３０は、自身の板厚方向、すなわちＺ方向における両面に、素子の主電極を有している。具体的には、主電極として、一面側にコレクタ電極３１Ｃを有し、一面とは反対の面である裏面側にエミッタ電極３１Ｅを有している。コレクタ電極３１Ｃは、ダイオードのカソード電極を兼ねている。エミッタ電極３１Ｅは、ダイオードのアノード電極を兼ねている。コレクタ電極３１Ｃが第１主電極に相当し、エミッタ電極３１Ｅが第２主電極に相当する。
　半導体素子３０は、平面略矩形状をなしている。半導体素子３０は、裏面においてエミッタ電極３１Ｅとは異なる位置に形成されたパッド３１Ｐを有している。エミッタ電極３１Ｅおよびパッド３１Ｐは、図示しない保護膜からそれぞれ露出している。コレクタ電極３１Ｃは、半導体素子３０の一面のほぼ全面に形成されている。エミッタ電極３１Ｅは、半導体素子３０の裏面の一部分に形成されている。平面視において、コレクタ電極３１Ｃは、エミッタ電極３１Ｅよりも面積が大きい。エミッタ電極３１Ｅは、平面略矩形状をなしている。
　パッド３１Ｐは、信号用の電極である。パッド３１Ｐは、エミッタ電極３１Ｅと電気的に分離されている。パッド３１Ｐは、Ｙ方向において、エミッタ電極３１Ｅの形成領域とは反対側の端部に形成されている。パッド３１Ｐは、Ｙ方向においてエミッタ電極３１Ｅと並んで設けられている。パッド３１Ｐは、ゲート電極用のパッドを少なくとも含む。本実施形態の半導体素子３０は、５つのパッド３１Ｐを有している。具体的には、ゲート電極用、エミッタ電極３１Ｅの電位を検出するケルビンエミッタ用、電流センス用、半導体素子３０の温度を検出する温度センサ（感温ダイオード）のアノード電位用、同じくカソード電位用を有している。５つのパッド３１Ｐは、平面略矩形状の半導体素子３０において、Ｙ方向の一端側にまとめて形成されるとともに、Ｘ方向に並んで形成されている。
　半導体装置１７は、２つの半導体素子３０をそれぞれ備えている。半導体装置１７Ａは、上アーム６Ｈを構成する半導体素子３０Ｈと、下アーム６Ｌを構成する半導体素子３０Ｌを備えている。半導体装置１７Ａにおいて、２つの半導体素子３０Ｈ、３０Ｌは、互いに同様の構成である。半導体素子３０Ｈ、３０Ｌは、Ｘ方向に並んでいる。半導体素子３０Ｈ、３０Ｌは、Ｚ方向において互いにほぼ同じ位置に配置されている。
　同様に、半導体装置１７Ｂは、上アーム７Ｈを構成する半導体素子３０Ｈと、下アーム７Ｌを構成する半導体素子３０Ｌを備えている。半導体装置１７Ｂにおいて、２つの半導体素子３０Ｈ、３０Ｌは、互いに同様の構成である。半導体素子３０Ｈ、３０Ｌは、Ｘ方向に並んでいる。半導体素子３０Ｈ、３０Ｌは、Ｚ方向において互いにほぼ同じ位置に配置されている。半導体装置１７Ｃは、上アーム８Ｈを構成する半導体素子３０Ｈと、下アーム８Ｌを構成する半導体素子３０Ｌを備えている。半導体装置１７Ｃにおいて、２つの半導体素子３０Ｈ、３０Ｌは、互いに同様の構成である。半導体素子３０Ｈ、３０Ｌは、Ｘ方向に並んでいる。半導体素子３０Ｈ、３０Ｌは、Ｚ方向において互いにほぼ同じ位置に配置されている。
　図６、図８、および図１０に示すように、半導体装置１７Ａ、１７Ｂ、１７Ｃにおいて、半導体素子３０の大きさが互いに異なる。大きさとは、平面形状の大きさ（面積）である。コンバータ６を構成する半導体装置１７Ｃの半導体素子３０Ｈ、３０Ｌは、インバータ７、８を構成する半導体装置１７Ａ、１７Ｂの半導体素子３０Ｈ、３０Ｌよりも大きい。インバータ７を構成する半導体装置１７Ａの半導体素子３０Ｈ、３０Ｌは、インバータ７およびコンバータ６を構成する半導体装置１７Ｂ、１７Ｃの半導体素子３０Ｈ、３０Ｌよりも小さい。半導体素子３０の大きさは、半導体装置１７Ａ＜半導体装置１７Ｂ＜半導体装置１７Ｃの関係を満たしている。また、エミッタ電極３１Ｅの大きさは、半導体装置１７Ａ＜半導体装置１７Ｂ＜半導体装置１７Ｃの関係を満たしている。
　半導体素子３０の厚みは、耐圧等の要求特性に応じて設定される。半導体装置１７Ａ、１７Ｂ、１７Ｃにおいて互いに略等しくしてもよいし、互いに異なる厚みとしてもよい。
　ヒートシンク４０は、Ｚ方向において半導体素子３０のコレクタ電極３１Ｃ側に配置されている。ヒートシンク４０は、はんだ９０を介して、コレクタ電極３１Ｃに電気的に接続された配線部材である。ヒートシンク４０が、第１配線部材に相当する。ヒートシンク４０は、半導体素子３０側の面である対向面４０ａと、対向面４０ａとは反対の面である裏面４０ｂを有している。ヒートシンク４０の対向面４０ａと半導体素子３０のコレクタ電極３１Ｃとの間にはんだ９０が介在し、はんだ接合部が形成されている。
　ヒートシンク４０は、半導体素子３０の熱を外部に放熱する。ヒートシンク４０（第１配線部材）としては、たとえばＣｕ、Ｃｕ合金などを材料とする金属板、ＤＢＣ（Direct Bonded Copper）基板などを採用することができる。ヒートシンク４０は、表面に、ＮｉやＡｕなどのめっき膜を備えてもよい。本実施形態のヒートシンク４０は、Ｃｕを材料とする金属板である。ヒートシンク４０は、リードフレーム９５の一部分として構成されている。ヒートシンク４０は、異形条のリードフレーム９５において厚肉部である。半導体装置１７は、２つのヒートシンク４０をそれぞれ備えている。半導体装置１７は、上アームを構成するヒートシンク４０Ｈと、下アームを構成するヒートシンク４０Ｌをそれぞれ備えている。
　図９に示すように、ヒートシンク４０Ｈ、４０Ｌは、平面略矩形状をなしている。ヒートシンク４０Ｈ、４０Ｌは、Ｘ方向に並んでいる。ヒートシンク４０Ｈ、４０Ｌは、互いにほぼ同じ厚みを有し、Ｚ方向において互いにほぼ同じ位置に配置されている。ヒートシンク４０Ｈの対向面４０ａと半導体素子３０Ｈのコレクタ電極３１Ｃとの間、および、ヒートシンク４０Ｌの対向面４０ａと半導体素子３０Ｌのコレクタ電極３１Ｃとの間に、はんだ９０による接合部が形成されている。
　ヒートシンク４０Ｈ、４０Ｌは、Ｚ方向からの平面視において、対応する半導体素子３０を内包している。ヒートシンク４０Ｈ、４０Ｌの裏面４０ｂは、封止樹脂体２０から露出している。裏面４０ｂは、放熱面、露出面と称されることがある。裏面４０ｂは、封止樹脂体２０の裏面２０ｂと略面一である。ヒートシンク４０Ｈ、４０Ｌの裏面４０ｂは、Ｘ方向に並んでいる。
　ヒートシンク５０およびターミナル６０は、Ｚ方向において半導体素子３０の裏面側に配置され、はんだ９１、９２を介して、エミッタ電極３１Ｅに電気的に接続された配線部材である。ヒートシンク５０が、第２配線部材に相当する。ヒートシンク５０は、ターミナル６０を介してエミッタ電極３１Ｅに接続されている。はんだ９１はヒートシンク５０とターミナル６０との間に介在し、はんだ９２はターミナル６０と半導体素子３０との間に介在している。
　ヒートシンク５０は、半導体素子３０の熱を外部に放熱する。ヒートシンク５０（第２配線部材）としては、たとえばＣｕ、Ｃｕ合金などを材料とする金属板、ＤＢＣ（Direct Bonded Copper）基板などを採用することができる。ヒートシンク５０は、表面に、ＮｉやＡｕなどのめっき膜を備えてもよい。本実施形態のヒートシンク５０は、Ｃｕを材料とする金属板である。ヒートシンク５０は、半導体素子３０側の面である対向面５０ａと、対向面５０ａとは反対の面である裏面５０ｂを有している。半導体装置１７は、２つのヒートシンク５０をそれぞれ備えている。半導体装置１７は、上アームを構成するヒートシンク５０Ｈと、下アームを構成するヒートシンク５０Ｌをそれぞれ備えている。
　図１１に示すように、ヒートシンク５０Ｈ、５０Ｌは、平面略矩形状をなしている。ヒートシンク５０Ｈ、５０Ｌは、Ｘ方向に並んでいる。ヒートシンク５０Ｈ、５０Ｌは、互いにほぼ同じ厚みを有し、Ｚ方向において互いにほぼ同じ位置に配置されている。ヒートシンク５０Ｈ、５０Ｌは、Ｚ方向からの平面視において、対応する半導体素子３０およびターミナル６０を内包している。ヒートシンク５０Ｈ、５０Ｌは、ターミナル６０と対向する対向面５０ａに、接続領域５１と、溝５２を有している。
　接続領域５１は、対向面５０ａのうち、溝５２により取り囲まれた領域である。接続領域５１は、ターミナル６０との電気的な接続のために定められた所定の大きさ（面積）の領域である。溝５２は、その内側に接続領域５１を規定している。溝５２は、余剰のはんだ９１を収容する。溝５２は、たとえば環状に形成されている。
　ヒートシンク５０Ｈ、５０Ｌの裏面５０ｂは、封止樹脂体２０から露出している。裏面５０ｂは、放熱面、露出面と称されることがある。裏面５０ｂは、封止樹脂体２０の一面２０ａと略面一である。ヒートシンク５０Ｈ、５０Ｌの裏面５０ｂは、Ｘ方向に並んでいる。
　ターミナル６０は、Ｚ方向において半導体素子３０とヒートシンク５０との間に介在している。ターミナル６０は、半導体素子３０（エミッタ電極３１Ｅ）とヒートシンク５０との電気伝導、熱伝導経路の途中に位置する。ターミナル６０は、Ｃｕ、Ｃｕ合金などの金属材料を用いて形成された柱状体である。ターミナル６０は、表面に、めっき膜を備えてもよい。ターミナル６０は、金属ブロック体、中継部材と称されることがある。ターミナル６０は、半導体素子３０側の端面６０ａと、ヒートシンク５０側の端面６０ｂを有している。端面６０ａが第１端面に相当し、端面６０ｂが第２端面に相当する。
　半導体装置１７は、２つのターミナル６０をそれぞれ備えている。半導体装置１７は、上アームを構成するターミナル６０Ｈと、下アームを構成するターミナル６０Ｌをそれぞれ備えている。ターミナル６０Ｈの端面６０ａと半導体素子３０Ｈのエミッタ電極３１Ｅとの間、および、ターミナル６０Ｌの端面６０ａと半導体素子３０Ｌのエミッタ電極３１Ｅとの間に、はんだ９２による接合部がそれぞれ形成されている。ターミナル６０Ｈの端面６０ｂとヒートシンク５０Ｈの対向面５０ａとの間、および、ターミナル６０Ｌの端面６０ｂとヒートシンク５０Ｌの対向面５０ａとの間に、はんだ９１による接合部が形成されている。
　本実施形態のターミナル６０Ｈ、６０Ｌは、平面視においてエミッタ電極３１Ｅとほぼ同じ大きさを有する平面略矩形状の柱状体である。図６、図８、および図１０に示すように、ターミナル６０の大きさは、半導体装置１７Ａ＜半導体装置１７Ｂ＜半導体装置１７Ｃの関係を満たしている。ターミナル６０とヒートシンク５０の溝５２との位置関係については後述する。ターミナル６０の厚み（Ｚ方向の長さ）は、半導体装置１７Ａ、１７Ｂ、１７Ｃにおいて互いに略等しい。
　継手部７０、７１は、上下アーム回路を構成する要素間をつないでいる。継手部は、半導体装置１７を構成する要素間をつないでいる。図６および図９に示すように、継手部７０は、ヒートシンク４０Ｌに連なっている。継手部７０の厚みは、ヒートシンク４０Ｌよりも薄い。継手部７０は、ヒートシンク４０Ｌの対向面４０ａと略面一の状態で、ヒートシンク４０Ｈとの対向面（側面）に連なっている。継手部７０は、２つの屈曲部を有することで、ＺＸ平面において略クランク状をなしている。継手部７０は、封止樹脂体２０によって覆われている。継手部７０は、ヒートシンク４０Ｌに対して一体的に設けられることで連なってもよいし、別部材として設けられ、接続により連なってもよい。本実施形態の継手部７０は、リードフレーム９５の一部として、ヒートシンク４０Ｌと一体的に設けられている。
　図６、図７、および図１１に示すように、継手部７１は、対応するヒートシンク５０に連なっている。ヒートシンク５０Ｈ、５０Ｌのそれぞれに、継手部７１が連なっている。継手部７１の厚みは、対応するヒートシンク５０よりも薄い。継手部７１は、封止樹脂体２０によって覆われている。継手部７１は、ヒートシンク５０に対して一体的に設けられることで連なってもよいし、別部材として設けられ、接続により連なってもよい。本実施形態の継手部７１は、対応するヒートシンク５０Ｈ、５０Ｌに対して一体的に設けられている。継手部７１は、２つのヒートシンク５０Ｈ、５０Ｌにおいて、互いに対向する側面からＸ方向に延設されている。
　本実施形態では、継手部７１を含むヒートシンク５０Ｈと、継手部７１を含むヒートシンク５０Ｌとが共通部材となっている。継手部７１を含むヒートシンク５０Ｈと、継手部７１を含むヒートシンク５０Ｌとの配置は、Ｚ軸を回転軸とする２回対称となっている。ヒートシンク４０Ｌに連なる継手部７０と、ヒートシンク５０Ｈに連なる継手部７１との対向面間にはんだ９３が介在し、はんだ接合部が形成されている。継手部７１の接合面には、はんだ接合部を取り囲むように溝７２が形成されている。溝７２は、たとえば環状に形成されている。溝７２は、たとえばプレス加工により形成されている。
　主端子８０および信号端子８５は、外部接続端子である。主端子８０は、半導体素子３０の主電極と電気的に接続された端子である。主端子８０は、正極端子８０Ｐと、負極端子８０Ｎと、出力端子８０Ｓを含んでいる。正極端子８０Ｐおよび負極端子８０Ｎは、電源端子である。正極端子８０Ｐは、平滑コンデンサＣ２の正極端子と電気的に接続される。負極端子８０Ｎは、平滑コンデンサＣ２の負極端子と電気的に接続される。正極端子８０Ｐは、Ｐ端子、高電位電源端子と称されることがある。負極端子８０Ｎは、Ｎ端子、低電位電源端子と称されることがある。
　正極端子８０Ｐは、ヒートシンク４０ＨにおけるＹ方向の一端に連なっている。正極端子８０Ｐの厚みは、ヒートシンク４０Ｈよりも薄い。正極端子８０Ｐは、対向面４０ａと略面一でヒートシンク４０Ｈに連なっている。正極端子８０Ｐは、ヒートシンク４０Ｈに対して一体的に設けられることで連なってもよいし、別部材として設けられ、接続により連なってもよい。本実施形態の正極端子８０Ｐは、リードフレーム９５の一部として、ヒートシンク４０Ｈと一体的に設けられている。正極端子８０Ｐは、ヒートシンク４０ＨからＹ方向に延設され、封止樹脂体２０の側面２０ｃから外部に突出している。正極端子８０Ｐは、封止樹脂体２０により覆われる部分の途中に屈曲部を有し、側面２０ｃにおいてＺ方向の中央付近から突出している。
　図７に示すように、負極端子８０Ｎは、ヒートシンク５０Ｌに連なる継手部７１に接続されている。負極端子８０Ｎと継手部７１との対向面間にはんだ９４が介在し、はんだ接合部が形成されている。負極端子８０Ｎは、Ｙ方向に延設されて、正極端子８０Ｐと同じ側面２０ｃから封止樹脂体２０の外に突出している。負極端子８０Ｎは、Ｙ方向の一端付近に継手部７１との接続部８１を有している。負極端子８０Ｎのうち、接続部８１を含む一部分が封止樹脂体２０により覆われ、残りの部分が封止樹脂体２０から突出している。接続部８１は、封止樹脂体２０から突出した部分よりも板厚が厚い。接続部８１の板厚は、たとえばヒートシンク４０とほぼ同じ厚みである。負極端子８０Ｎも、主端子同様に屈曲部を有し、側面２０ｃにおいてＺ方向の中央付近から突出している。本実施形態の負極端子８０Ｎは、リードフレーム９５の一部として構成されている。
　出力端子８０Ｓは、上アームと下アームとの接続点に接続されている。半導体装置１７Ａの出力端子８０Ｓは、モータジェネレータ３の対応する相の巻線（固定子コイル）に電気的に接続される。半導体装置１７Ｂの出力端子８０Ｓは、モータジェネレータ４の対応する相の巻線（固定子コイル）に電気的に接続される。半導体装置１７Ｃの出力端子８０Ｓは、リアクトルＲ１に電気的に接続されている。出力端子８０Ｓは、Ｏ端子と称されることがある。インバータ７、８を構成する半導体装置１７Ａ、１７Ｂの出力端子８０Ｓは、交流端子と称されることがある。
　出力端子８０Ｓは、ヒートシンク４０ＬにおけるＹ方向の一端に連なっている。出力端子８０Ｓの厚みは、ヒートシンク４０Ｌよりも薄い。出力端子８０Ｓは、対向面４０ａと略面一でヒートシンク４０Ｌに連なっている。出力端子８０Ｓは、ヒートシンク４０Ｌに対して一体的に設けられることで連なってもよいし、別部材として設けられ、接続により連なってもよい。本実施形態の出力端子８０Ｓは、リードフレーム９５の一部として、ヒートシンク４０Ｌと一体的に設けられている。
　出力端子８０Ｓは、ヒートシンク４０ＬからＹ方向に延設され、正極端子８０Ｐと同じ側面２０ｃから封止樹脂体２０の外に突出している。出力端子８０Ｓも、正極端子８０Ｐ同様に屈曲部を有し、側面２０ｃにおいてＺ方向の中央付近から突出している。３本の主端子８０は、Ｘ方向において正極端子８０Ｐ、負極端子８０Ｎ、出力端子８０Ｓの順に配置されている。
　信号端子８５は、対応する半導体素子３０のパッド３１Ｐに電気的に接続されている。本実施形態では、ボンディングワイヤ９６を介して電気的に接続されている。信号端子８５は、Ｙ方向に延設されており、封止樹脂体２０の側面２０ｄから外部に突出している。側面２０ｄは、Ｙ方向において側面２０ｃとは反対の面である。本実施形態では、ひとつの半導体素子３０に対して５本の信号端子８５が設けられている。
　信号端子８５において、封止樹脂体２０の内部に配置されたインナーリード部は、図９および図１０に示すようにクランク形状をなしている。信号端子８５において、ボンディングワイヤ９６の接続部と側面２０ｄにおける封止端部との位置が、Ｘ方向においてずれている。ボンディングワイヤ９６の接続部は、側面２０ｄにおける封止端部よりも、Ｘ方向において対応する半導体素子３０（パッド３１Ｐ）に近い。このようにクランク形状を採用することで、ボンディングワイヤ９６の長さを短くし、封止樹脂体２０の成形時におけるワイヤ流れを抑制することができる。
　なお、図５などに示す符号９７は、吊りリードである。ヒートシンク４０（４０Ｈ、４０Ｌ）と、継手部７０と、主端子８０と、信号端子８５は、共通部材であるリードフレーム９５に構成されている。このリードフレーム９５は部分的に厚みが異なる異形条である。信号端子８５は、カット前の状態で、タイバー９８を介して吊りリード９７に接続されている。タイバー９８など、リードフレーム９５の不要部分は、封止樹脂体２０の成形後にカット（除去）されている。
　上記したように、半導体装置１７では、封止樹脂体２０によって一相分の上下アーム回路を構成する複数の半導体素子３０が封止されている。封止樹脂体２０は、複数の半導体素子３０、ヒートシンク４０それぞれの一部、ヒートシンク５０それぞれの一部、ターミナル６０、継手部７０、７１、主端子８０および信号端子８５それぞれの一部を、一体的に封止している。
　Ｚ方向において、ヒートシンク４０、５０の間に、半導体素子３０が配置されている。これにより、半導体素子３０の熱を、Ｚ方向において両側に放熱することができる。半導体装置１７は、両面放熱構造をなしている。ヒートシンク４０の裏面４０ｂは、封止樹脂体２０の裏面２０ｂと略面一となっている。ヒートシンク５０の裏面５０ｂは、封止樹脂体２０の一面２０ａと略面一となっている。裏面４０ｂ、５０ｂが露出面であるため、放熱性を高めることができる。
　上記したように、半導体素子３０（３０Ｈ、３０Ｌ）と、ターミナル６０（６０Ｈ、６０Ｌ）は、半導体装置１７Ａ、１７Ｂ、１７Ｃにおいて互いに大きさが異なっている。それ以外の要素、具体的には、ヒートシンク４０、主端子８０、信号端子８５、および継手部７０を含むリードフレーム９５の要素、および、継手部７１が一体化されたヒートシンク５０は、半導体装置１７Ａ、１７Ｂ、１７Ｃにおいて共通の構成となっている。すなわち、共通部品である。封止樹脂体２０も、半導体装置１７Ａ、１７Ｂ、１７Ｃにおいて外形輪郭が互いに同じであり、共通の成形型１００を用いて形成されるため、共通部品である。
　＜半導体装置の製造方法＞
　次に、図９～図１４に基づき、上記した半導体装置１７の製造方法の一例について説明する。図１２は、封止樹脂体２０の成形工程を示す部分断面図である。図１２は、樹脂注入の途中段階を示している。図１２においては、ターミナル周辺の樹脂の流れを示している。図１３は、封止樹脂体２０の成形後を示す平面図である。図１４は、切削加工後を示す平面図である。以下では、溶融状態のはんだについては、溶融はんだと示す。
　先ず、図９に示すリードフレーム９５を準備する。次いで、図１０に示すように、ヒートシンク４０上に半導体素子３０およびターミナル６０が配置された積層体を形成する。具体的には、ヒートシンク４０の対向面４０ａ上に溶融はんだ９０を塗布し、コレクタ電極３１Ｃが対向面４０ａ側となるように、溶融はんだ９０上に半導体素子３０を配置する。次いで、半導体素子３０のエミッタ電極３１Ｅ上に溶融はんだ９２を塗布し、溶融はんだ９２上にターミナル６０を配置する。さらにターミナル６０の端面６０ｂ上に溶融はんだ９１を塗布する。また、継手部７０および接続部８１上にも溶融はんだ９３、９４を塗布する。
　溶融はんだ９０～９４は、たとえば転写法を用いて塗布することができる。塗布した溶融はんだ９０、９２が固化（凝固）することで、積層体が得られる。溶融はんだ９０～９４については、積層順に固化（凝固）させてもよいし、すべてを一括で固化（凝固）させてもよい。ボンディングワイヤ９６の接続は、積層体の形成後に行ってもよいし、溶融はんだ９０が固化した状態で、エミッタ電極３１Ｅ上に溶融はんだ９２を塗布する前に行ってもよい。
　両面放熱構造の半導体装置１７は、上記したように冷却器１８の熱交換部１８０によってＺ方向の両面側から挟まれる。よって、Ｚ方向において表面の高い平行度と表面間の高い寸法精度が求められる。このため、はんだ９１については、半導体装置１７の高さばらつきを吸収可能な量を配置する。すなわち、はんだ９０、９２よりも多めのはんだ９１を配置する。はんだ９３、９４についても同様である。
　次いで、図１１に示すように、積層体とヒートシンク５０とを接続する。対向面５０ａが上になるように、ヒートシンク５０を図示しない台座上に配置する。そして、ターミナル６０の端面６０ｂ、すなわちはんだ９１が対向面５０ａと対向するように、積層体をヒートシンク５０上に配置し、リフローを実施する。リフローでは、ヒートシンク４０側からＺ方向に荷重を加えることで、半導体装置１７の高さが所定高さとなるようにする。詳しくは、荷重を加えることで、図示しないスペーサを、ヒートシンク４０の対向面４０ａと台座の載置面との両方に接触させる。このようにして、半導体装置１７の高さが所定高さとなるようにする。
　リフローにより、はんだ９１を介して、ターミナル６０とヒートシンク５０が接続（接合）される。すなわち、エミッタ電極３１Ｅとヒートシンク５０とが電気的に接続される。はんだ９１は、半導体装置１７を構成する要素の寸法公差や組み付け公差による高さばらつきを吸収する。たとえば、半導体装置１７の高さを所定高さにするために、はんだ９１の全量が必要な場合には、はんだ９１の全量が溝５２よりも内側の接続領域５１に留まる。一方、所定高さにするために、はんだ９１が余る場合、余剰分のはんだ９１は、溝５２に収容される。なお、リフローにより、はんだ９３を介して、継手部７０とヒートシンク５０に連なる継手部７１が接続される。また、はんだ９４を介して、ヒートシンク５０Ｌに連なる継手部７１と、負極端子８０Ｎの接続部８１が接続される。
　次いで、トランスファモールド法により封止樹脂体２０を成形する。たとえば、ヒートシンク４０、５０が完全に被覆されるように封止樹脂体２０を成形する。図１２に示すように、成形型１００のキャビティ１０１内に、ゲート１０２から樹脂２１を注入する。ゲート１０２は、半導体素子３０Ｈ側において、キャビティ１０１を構成する側面に連なっている。ゲート１０２は、ヒートシンク４０Ｈと吊りリード９７との連結部位の近傍において、キャビティ１０１に連なっている。
　成形型１００は、フローキャビティ１０３を有している。フローキャビティ１０３は、封止樹脂体２０を形成するキャビティ１０１に連なっている。フローキャビティ１０３は、キャビティ１０１を構成する壁面のうち、ゲート１０２とは反対の側面に連なっている。フローキャビティ１０３は、Ｙ方向において信号端子８５側に設けられている。
　樹脂２１は、ターミナル６０の側面に沿って、半導体素子３０とヒートシンク５０の対向領域を回り込む。樹脂２１により、ゲート１０２に近いターミナル６０（６０Ｈ）の周りが先に充たされ、ゲート１０２に対して遠いターミナル６０（６０Ｌ）の周りが後で充たされる。ターミナル６０Ｌの周りには、図１２に白抜き矢印で示すようにＹ方向の樹脂２１の流れと、Ｘ方向の樹脂２１の流れが生じる。樹脂２１は、フローキャビティ１０３にも流れ込む。これにより、Ｙ方向の樹脂の流れが遅くなる。これにより、Ｘ方向に流れる樹脂２１とＹ方向に流れる樹脂２１が、半導体素子３０Ｌの角部で合流する。角部とは、Ｙ方向において主端子８０側であって、Ｘ方向において外側の角部である。
　このように、フローキャビティ１０３を設けることで、樹脂２１の流速を調整し、半導体素子３０Ｌの角部に樹脂２１の最終合流部１０４を設けることができる。よって、巻き込みボイドを低減することができる。成形後の封止樹脂体２０には、図１３に示すように、ゲート１０２やフローキャビティ１０３由来の凸部２２、２３が連なっている。そこで、封止樹脂体２０の成形後に、凸部２２、２３を除去（切除）する。
　次いで、封止樹脂体２０の切削を行う。本実施形態では、封止樹脂体２０をヒートシンク４０、５０の一部ごと切削する。図１４などに示すように、切削によって、封止樹脂体２０からヒートシンク４０、５０の裏面４０ｂ、５０ｂが露出する。裏面４０ｂは裏面２０ｂと略面一となり、裏面５０ｂは一面２０ａと略面一となる。
　次いで、リードフレーム９５からタイバー９８などの不要部分を除去することで、半導体装置１７を得ることができる。
　半導体装置１７の製造方法は、上記した例に限定されない。たとえば、ヒートシンク４０、５０の裏面４０ｂ、５０ｂを成形型１００の壁面に押し当て、密着させた状態で、封止樹脂体２０を成形してもよい。この場合、封止樹脂体２０を成形した時点で、裏面４０ｂ、５０ｂが封止樹脂体２０から露出する。よって、切削工程を排除することもできる。
　また、ソルダダイボンド法に限定されない。溶融はんだに代えて、はんだ箔等を用いてもよい。２段階のリフローによって、半導体装置１７を形成してもよい。具体的には、１段目ではんだ９０、９２をリフローして上記した積層体を形成し、２段目ではんだ９１をリフローしてヒートシンク５０を積層体に接続してもよい。この場合も、多めのはんだ９１によって、半導体装置１７の高さばらつきを吸収することができる。
　＜ターミナルと溝との位置関係＞
　次に、図６～図８、図１０、および図１５に基づき、ターミナル６０と、ヒートシンク５０の溝５２との位置関係について説明する。各図に示す一点鎖線は、半導体装置１７Ａ、１７Ｂ、１７Ｃ相互の位置の基準を示している。図１５は、各半導体装置１７Ａ、１７Ｂ、１７Ｃにおいて、ターミナル６０と溝５２との位置関係を示している。図１５では、位置関係を示すために、ヒートシンク５０に対向する側の面である端面６０ｂを示している。図１５において上アーム側のヒートシンク５０Ｈおよびターミナル６０Ｈを例示しているが、下アーム側のヒートシンク５０Ｌおよびターミナル６０Ｌについても同様の構成である。
　上記したように、ターミナル６０は、半導体素子３０のエミッタ電極３１Ｅに接続されている。半導体素子３０（エミッタ電極３１Ｅ）の大きさが互いに異なる半導体装置１７Ａ、１７Ｂ、１７Ｃにおいて、ターミナル６０の大きさは互いに異なる。平面視において、ターミナル６０の大きさは、半導体装置１７Ａ＜半導体装置１７Ｂ＜半導体装置１７Ｃの関係を満たしている。ヒートシンク５０に対向する端面６０ｂの大きさも、半導体装置１７Ａ＜半導体装置１７Ｂ＜半導体装置１７Ｃの関係を満たしている。
　端面６０ｂは、平面略矩形状をなしている。図１５に示すように、端面６０ｂは、外周端部として、Ｘ方向に略平行な２つの辺６１ａ、６１ｂと、Ｙ方向に略平行な２つの辺６１ｃ、６１ｄを有している。端面６０ｂは、四隅にＲ部を有してもよいし、Ｒ部を有さない構成としてもよい。Ｙ方向において、辺６１ａは信号端子８５側、すなわちパッド３１Ｐ側に設けられ、辺６１ｂは主端子８０側に設けられている。Ｘ方向において、辺６１ｃは継手部側に設けられ、辺６１ｄは辺６１ｃよりもＸ方向外側に設けられている。Ｘ方向が第１方向に相当し、Ｙ方向が第２方向に相当する。辺６１ａが第１辺に相当し、辺６１ｂが第２辺に相当する。辺６１ｃが第３辺に相当し、辺６１ｄが第４辺に相当する。
　ヒートシンク５０の溝５２は、半導体装置１７Ａ、１７Ｂ、１７Ｃにおいて共通構成である。すなわち、平面視において、互いに一致する構成となっている。溝５２の共通化により、ヒートシンク５０は、半導体装置１７Ａ、１７Ｂ、１７Ｃにおいて共通部品である。溝５２は、電力変換部を構成する半導体装置１７Ａ、１７Ｂ、１７Ｃにおいて、もっとも大きいターミナル６０に合わせて大きさが設定されている。本実施形態では、コンバータ６を構成する半導体装置１７Ｃのターミナル６０がもっとも大きい。平面視において、半導体装置１７Ｃのターミナル６０が収まるように、溝５２の大きさが設定されている。溝５２は、平面視において、端面６０ｂの４つの辺６１ａ、６１ｂ、６１ｃ、６１ｄのうち、ひとつのみ、もしくは、２つのみと重なるように設けられている。
　本実施形態の溝５２は、平面略矩形環状である。溝５２は、Ｘ方向に略平行に延びる２つの延設部５２ａ、５２ｂと、Ｙ方向に略平行に延びる２つの延設部５２ａ、５２ｂを有している。Ｙ方向において、延設部５２ａは信号端子８５側、すなわちパッド３１Ｐ側に設けられ、延設部５２ｂは主端子８０側に設けられている。Ｘ方向において、延設部５２ｃは継手部側に設けられ、延設部５２ｄは延設部５２ｃよりも外側に設けられている。溝５２は、矩形の四隅にＲ部を有してもよいし、Ｒ部を有さない構成としてもよい。
　溝５２は、Ｙ方向において、ターミナル６０に対して偏って設けられている。具体的には、Ｙ方向において、パッド３１Ｐ側の辺６１ａと延設部５２ａとの距離が、反対側の辺６１ｂと延設部５２ｂの距離よりも短い。このように、パッド３１Ｐ側の辺６１ａのほうが、反対側の辺６１ｂよりも溝５２に対して近くなるように、溝５２が設けられている。換言すれば、溝５２の中心が、ターミナル６０の中心に一致しておらず、パッド３１Ｐから遠ざかる方向にずれている。よって、ターミナル６０が、Ｙ方向において辺６１ａ側に偏って配置されている。
　上記配置により、半導体装置１７Ａ、１７Ｂ、１７Ｃは、接続領域５１の一部として、端面６０ｂの辺６１ｂと溝５２の延設部５２ｂとの間に、ターミナル６０が重なっていない非重なり領域５１ａを含んでいる。たとえば、半導体装置１７Ｃにおいて、パッド３１Ｐ側の辺６１ａと延設部５２ａとの距離Ｌ１は、反対側の辺６１ｂと延設部５２ｂの距離Ｌ２よりも短い。他の半導体装置１７Ａ、１７Ｂについても同様である。
　半導体装置１７Ａ、１７Ｂにおいて、溝５２の延設部５２ａが、端面６０ｂの辺６１ａと重なっている。溝５２は、辺６１ｂ、６１ｃ、６１ｄには重なっていない。辺６１ｂ、６１ｃ、６１ｄは、接続領域５１と重なっている。このように、インバータ７、８を構成する半導体装置１７Ａ、１７Ｂにおいて、ヒートシンク５０の溝５２は、端面６０ｂにおけるパッド３１Ｐ側の辺６１ａと重なり、反対側の辺６１ｂとは重なっていない。溝５２は、辺６１ａのみと重なっている。
　半導体装置１７Ｃにおいて、溝５２の延設部５２ｃが辺６１ｃと重なり、延設部５２ｄが辺６１ｄと重なっている。溝５２は、辺６１ａ、６１ｂには重なっていない。辺６１ａ、６１ｂは、接続領域５１と重なっている。このように、コンバータ６を構成する半導体装置１７Ｃにおいて、ヒートシンク５０の溝５２は、端面６０ｂにおけるＸ方向両端の辺６１ｃ、６１ｄのみと重なっている。
　＜第１実施形態のまとめ＞
　上記したように、本実施形態の半導体装置１７では、ヒートシンク５０の溝５２を、平面視において、ターミナル６０の端面６０ｂの外周端部と重なるように設けている。これにより、はんだ９１の余剰分が溝５２に流れ込みやすい。よって、余剰のはんだ９１を、溝５２に収容することができる。たとえば、はんだ９１が、ターミナル６０の側面側に濡れ拡がるのを抑制することができる。
　また、ターミナル６０ごとに溝５２を設計するのではなく、大きさが異なる複数種類のターミナル６０が収まるように、溝５２を設計している。具体的には、溝５２を、ターミナル６０の端面６０ｂの４辺６１ａ、６１ｂ、６１ｃ、６１ｄのすべてと重なるように設けるのではなく、４辺６１ａ、６１ｂ、６１ｃ、６１ｄのうちのひとつのみ、もしくは、２つのみと重なる大きさで設けている。これにより、大きさが異なる複数のターミナル６０について、共通構成の溝５２により、余剰のはんだ９１を収容することができる。溝５２の共通化により、ヒートシンク５０を共通部品とすることができる。
　以上より、本実施形態の半導体装置１７によれば、余剰のはんだ９１を収容しつつ、部品の種類（品番）を低減することができる。これにより、コストを低減することができる。また、ヒートシンク５０の共通化により、溝５２を形成する型も共通化することができる。これにより、製造コストを低減することができる。
　本実施形態の電力変換装置５は、互いに異なる電力変換部を構成する複数種類の半導体装置１７Ａ、１７Ｂ、１７Ｃを備えている。半導体装置１７Ａ、１７Ｂ、１７Ｃにおいて、半導体素子３０およびターミナル６０の大きさは互いに異なっている。一方、溝５２の構成は共通である。溝５２の共通化により、ヒートシンク５０を共通部品とすることができる。また、共通構成の溝５２を、各半導体装置１７Ａ、１７Ｂ、１７Ｃにおいて、ターミナル６０の端面６０ｂの４辺６１ａ、６１ｂ、６１ｃ、６１ｄのうちのひとつのみ、もしくは、２つのみと重なる大きさとしている。これにより、複数種類の半導体装置１７Ａ、１７Ｂ、１７Ｃにおいて、余剰のはんだ９１を溝５２に収容することができる。以上より、電力変換装置５において、部品の種類を低減することができる。
　なお、電力変換装置５は、インバータ７を構成する半導体装置１７Ａと、インバータ８を構成する半導体装置１７Ｂと、コンバータ６を構成する半導体装置１７Ｃを備えている。すなわち、半導体素子３０、ひいてはターミナル６０の大きさが異なる３種類の半導体装置１７（１７Ａ、１７Ｂ、１７Ｃ）を備えている。３種類の半導体装置１７のうち、任意の２種類の一方が第１半導体装置に相当し、他方が第２半導体装置に相当する。第１半導体装置により構成される電力変換部が第１電力変換部に相当し、第２半導体装置により構成される電力変換部が第２電力変換部に相当する。たとえば、半導体装置１７Ａが第１半導体装置に相当し、半導体装置１７Ｃが第２半導体装置に相当する。インバータ７が第１電力変換部に相当し、コンバータ６が第２変換部に相当する。
　以下、より好ましい形態について説明する。図１６は、本実施形態の溝５２の配置の効果を示す断面図であり、参考例についても合わせて図示している。参考例では、本実施形態の要素と同一または関連する要素について、本実施形態の符号の末尾にｒを付け加えて示している。
　参考例では、溝５２ｒがターミナル６０ｒの端面６０ｂｒの辺６１ａｒ、６１ｒと重なっていない。辺６１ａｒ、６１ｒは、接続領域５１ｒと重なっている。このような構成では、ヒートシンク５０ｒの対向面５０ａｒ上に積層体を配置し、はんだ９１ｒをリフローする際に、溶融したはんだ９１ｒが積層体側から押されて、端面６０ｂｒの周囲に流動する。ほぼ平坦な接続領域５１ｒに対して溝５２ｒは凹んでおり、はんだ９１は、接続領域５１ｒから溝５２ｒに濡れ拡がる際に、表面張力によって界面で少なからず踏みとどまる。よって、はんだ９１は、端面６０ｂｒの周囲において盛り上がる。はんだ９１ｒは、Ｚ方向において、端面６０ｂｒよりも半導体素子３０ｒに近づく。したがって、はんだ９１ｒの盛り上がり部が、ボンディングワイヤ９６ｒに接触する虞がある。また、ターミナル６０ｒの側面にはんだ９１ｒが接触する虞がある。
　これに対し、本実施形態の半導体装置１７Ａ、１７Ｂでは、図１６に示すように、溝５２を、端面６０ｂにおけるパッド３１Ｐ側の辺６１ａと重なり、反対側の６１ｂとは重ならないように設けている。リフロー時に、溶融したはんだ９１が積層体側から押されて端面６０ｂの周囲に流動しても、パッド３１Ｐ側において溝５２に収容される。これにより、パッド３１Ｐ側において、はんだ９１の盛り上がり部が形成されるのを抑制することができる。よって、はんだ９１が、ボンディングワイヤ９６に接触するのを抑制することができる。
　また、はんだ９１の一部が溝５２に収容されることで、端面６０ｂの周囲に流動し、接続領域５１上に位置するはんだ９１が減少する。これにより、パッド３１Ｐと反対側において、はんだ９１の盛り上がりを抑制することができる。盛り上がり部が生じたとしても、高さが低くなる。よって、はんだ９１が、ターミナル６０の側面に接触するのを抑制することができる。
　本実施形態では、接続領域５１が、辺６１ｂと溝５２の延設部５２ｂとの間に非重なり領域５１ａを有している。このため、端面６０ｂの周囲に押されたはんだ９１は、非重なり領域５１ａを濡れ拡がる。濡れ拡がりにより、はんだ９１の盛り上がりを抑制することができる。
　本実施形態の半導体装置１７Ｃでは、溝５２を、端面６０ｂにおけるＸ方向両端の辺６１ｃ、６１ｄと重なるように設けている。半導体装置１７Ｃのターミナル６０がもっとも大きいが、リフロー時に端面６０ｂの周囲に押されたはんだ９１を、Ｘ方向両側において溝５２（延設部５２ｃ、５２ｄ）に収容することができる。これにより、たとえば、はんだ９１がターミナル６０の側面側に濡れ拡がるのを抑制することができる。
　特に本実施形態では、溝５２の配置を、ターミナル６０に対してＹ方向に偏らせている。具体的には、パッド３１Ｐ側の辺６１ａと延設部５２ａとの距離Ｌ１が、反対側の辺６１ｂと延設部５２ｂの距離Ｌ２よりも短くなるように偏らせている。これにより、リフロー時に端面６０ｂの周囲に押されたはんだ９１が、パッド３１Ｐ側において溝５２に収容されやすい。これにより、パッド３１Ｐ側において、はんだ９１の盛り上がり部が形成されるのを抑制し、ひいては、はんだ９１がボンディングワイヤ９６に接触するのを抑制することができる。
　（第２実施形態）
　この実施形態は、先行する実施形態を基礎的形態とする変形例であり、先行実施形態の記載を援用できる。先行実施形態では、ヒートシンク５０の対向面５０ａに、余剰のはんだ９１を収容する溝５２を設けた。さらに、溝５２の外へのはんだ溢れを抑制する構成としてもよい。
　図１７は、本実施形態に係る半導体装置１７において、ヒートシンク５０の対向面５０ａを示している。図１７では、図１５同様、ターミナル６０の端面６０ｂを図示している。明確化のために、平面図である図１７において、粗化領域５３にハッチングを施している。図１７では、半導体装置１７Ｂの上アーム側のヒートシンク５０Ｈおよびターミナル６０Ｈを例示している。しかしながら、下アーム側のヒートシンク５０Ｌおよびターミナル６０Ｌについても同様の構成である。半導体装置１７Ａ、１７Ｃにおいても、同様の構成である。図１８は、図１７のXVIII-XVIII線に沿う断面図である。
　図１７に示すように、半導体装置１７は、ヒートシンク５０の対向面５０ａに、粗化領域５３を有している。粗化領域５３は、溝５２を取り囲むように設けられている。粗化領域５３は、対向面５０ａにおける粗化領域５３を除く部分、たとえば接続領域５１や溝５２よりも、はんだ９１に対する濡れ性が低い領域である。粗化領域５３は、溝５２の外周に実質的に隣接して設けられている。本実施形態では、対向面５０ａにおいて、溝５２よりも外側の領域の全域が粗化領域５３とされている。
　図１８に示すように、ヒートシンク５０は、母材５４と、母材５４の表面上に設けられた金属膜５５および凹凸酸化膜５６を有している。母材５４は、ヒートシンク５０の主たる部分をなしている。母材５４は、Ｃｕ系の材料を用いて形成されている。金属膜５５は、母材５４よりもはんだ９１に対する濡れ性が高い材料を含んで形成されている。金属膜５５は、対向面５０ａの全域に形成されている。凹凸酸化膜５６は、対向面５０ａにおいて局所的に形成されている。
　凹凸酸化膜５６は、金属膜５５にレーザ光を照射することで、対向面５０ａにおいて金属膜５５上に局所的に形成されている。金属膜５５は、母材５４の表面のうち、たとえば裏面５０ｂを除く面上に設けられている。金属膜５５は、Ｎｉ（ニッケル）を主成分とする下地膜と、Ａｕ（金）を主成分とする上地膜を有している。本実施形態では、下地膜として、Ｐ（リン）を含む無電解Ｎｉめっき膜を採用している。凹凸酸化膜５６から露出する金属膜５５のうち、はんだ９１が接触する部分の上地膜（Ａｕ）は、リフロー時にはんだ９１中に拡散する。金属膜５５のうち、凹凸酸化膜５６が形成される部分の上地膜（Ａｕ）は、凹凸酸化膜５６を形成する際にレーザ光の照射により除去される。凹凸酸化膜５６は、Ｎｉを主成分とする酸化物の膜である。たとえば、凹凸酸化膜５６を構成する成分のうち、８０％がＮＩ２Ｏ３、１０％がＮｉＯ、１０％がＮｉとなっている。
　対向面５０ａにおいて凹凸酸化膜５６から露出する金属膜５５が、ヒートシンク５０においてはんだ９１に対する濡れ性の高い領域を提供する。接続領域５１および溝５２において、金属膜５５が露出している。粗化領域５３において、凹凸酸化膜５６が形成されている。
　図１８に示す符号５７は、金属膜５５の表面に形成された凹部である。凹部５７は、パルス発振のレーザ光の照射により形成される。１パルスごとにひとつの凹部５７が形成される。凹凸酸化膜５６は、レーザ光の照射により、金属膜５５の表層部分が溶融、気化し、蒸着することで形成される。凹凸酸化膜５６は、金属膜５５由来の酸化膜である。凹凸酸化膜５６は、金属膜５５の主成分の金属（Ｎｉ）の酸化物の膜である。凹凸酸化膜５６は、凹部５７を有する金属膜５５の表面の凹凸に倣って形成されている。凹凸酸化膜５６の表面には、凹部５７の幅よりも細かいピッチで凹凸が形成されている。すなわち、非常に微細な凹凸（粗化部）が形成されている。
　＜粗化領域の形成方法＞
　次に、粗化領域５３の形成方法について説明する。まず、溝５２を備えたヒートシンク５０を準備する。本実施形態では、溝７２を備えた継手部７１が一体的に連なるヒートシンク５０を準備する。継手部７１が連なるヒートシンク５０は、金属板をプレス加工することで形成される。この時点で、ヒートシンク５０は、上記した母材５４と金属膜５５を有している。
　次に、対向面５０ａに対してパルス発振のレーザ光を照射し、金属膜５５の表面を溶融および蒸発させる。パルス発振のレーザ光は、エネルギー密度が０Ｊ／ｃｍ２より大きく１００Ｊ／ｃｍ２以下で、パルス幅が１μ秒以下となるように調整される。この条件を満たすには、ＹＡＧレーザ、ＹＶＯ４レーザ、ファイバレーザなどを採用することができる。たとえばＹＡＧレーザの場合、エネルギー密度が１Ｊ／ｃｍ２以上であればよい。無電解Ｎｉめっきの場合、たとえば５Ｊ／ｃｍ２程度でも金属膜５５を加工することができる。
　このとき、レーザ光の光源とヒートシンク５０とを相対的に移動させることにより、レーザ光を走査し、複数の位置に順に照射する。レーザ光を照射し、金属膜５５の表面を溶融、気化させることで、金属膜５５の表面には、凹部５７が形成される。金属膜５５のうち、レーザ光を照射した部分の平均厚みは、レーザ光を照射しない部分の平均厚みよりも薄くなる。また、レーザ光のスポットに対応して形成される複数の凹部５７は連なり、たとえば鱗状となる。スポットとは、１パルスによる照射範囲である。
　たとえば、Ｘ方向において隣り合うレーザ光のスポットが一部重なるとともに、Ｙ方向において隣り合うレーザ光のスポットが一部重なるように、レーザ光を走査する。その際、Ｘ方向の基準座標からレーザ光をＸ方向に走査して第１列の照射を行う。第１列の照射が完了したら、Ｙ方向の座標をずらし、Ｘ方向の基準座標からレーザ光をＸ方向に走査し、第２列の照射を行ってもよい。
　本実施形態では、図１９に示すように、第１列の照射が完了したら、レーザ光をＸ方向において逆向きに走査し、第２列の照射を行う。このように、基準座標への復帰を待たずに、折り返し走査する。これにより、レーザ光の照射時間を短縮することができる。また、第１列のスポット１０５と第２列のスポット１０５を、Ｘ方向においてずらす。具体的には、Ｘ方向において、第１列における隣り合う２つのスポット１０５間の中心位置と、第２列のスポット１０５の中心位置とが、略一致するようにスポット１０５の位置をずらす。
　次いで、溶融した金属膜５５の部分を凝固させる。具体的には、溶融して気化した金属膜５５を、レーザ光が照射された部分やその周辺部分に蒸着させる。このように、溶融して気化した金属膜５５を蒸着させることにより、金属膜５５の表面上に凹凸酸化膜５６を形成する。上記したように、スポット１０５の千鳥配置（千鳥配列）により、凹凸酸化膜５６の形成ばらつきを、粗化領域５３の全域において低減することができる。すなわち、単位面積当たりの凹凸酸化膜５６の膜厚を、粗化領域５３の全域においてほぼ均一にすることができる。以上のようにして、ヒートシンク５０を準備する。
　＜第２実施形態のまとめ＞
　本実施形態によれば、溝５２を取り囲むように、粗化領域５３を設けている。また、はんだ９１に対する濡れ性の高い金属膜５５に対し、レーザ光を局所的に照射して凹凸酸化膜５６を形成することで、粗化領域５３としている。酸化膜（凹凸酸化膜５６）は、金属膜５５に較べて、はんだ９１に対する濡れ性が低い。凹凸酸化膜５６は、表面に微細な凹凸を有しているため、はんだ９１との接触面積が小さくなり、はんだ９１の一部は表面張力によって球状になる。すなわち、接触角が大きくなる。これにより、はんだ９１に対する濡れ性が低い。したがって、凹凸酸化膜５６により、溝５２の外へはんだ９１が濡れ拡がるのを抑制することができる。
　本実施形態では、先行実施形態同様、溝５２を、ターミナル６０の端面６０ｂの４辺６１ａ、６１ｂ、６１ｃ、６１ｄのうちのひとつのみ、もしくは、２つのみと重なるように設けている。たとえば、溝５２が辺６１ａのみと重なる構成において、辺６１ａと重なる延設部５２ａのみで余剰のはんだ９１を収容（吸収）しきれない場合でも、粗化領域５３（凹凸酸化膜５６）により溝５２の外への濡れ拡がりが抑制される。これにより、余剰のはんだ９１は、図１７に二点鎖線の矢印で示すように、溝５２内を延設部５２ｃ、５２ｄ側に濡れ拡がる。したがって、溝５２の共通化によりヒートシンク５０を共通部品とした構成において、溝５２の外へはんだ９１が溢れるのを抑制することができる。溝５２が辺６１ｃ、６１ｄのみと重なる構成においても同様である。
　凹凸酸化膜５６の形成には、上記したようにレーザ光を用いるため、高濡れ領域である接続領域５１および溝５２と、低濡れ領域である粗化領域５３とのパターニングが容易である。さらに、凹凸酸化膜５６の表面には、非常に微細な凹凸が形成されており、封止樹脂体２０が絡みつき、アンカー効果が生じる。また、封止樹脂体２０との接触面積が増える。よって、ヒートシンク５０の凹凸酸化膜５６を設けた部分、すなわち粗化領域５３に、封止樹脂体２０を密着させることができる。
　＜変形例＞
　本実施形態では、ヒートシンク５０の対向面５０ａにおいて、溝５２の外側の領域の全域を粗化領域５３とする例を示したが、これに限定されない。溝５２を取り囲むように、溝５２よりも外側領域の一部のみに、粗化領域５３を設けてもよい。
　たとえば、図２０に示す変形例のように、溝５２よりも外側の領域であって、縁領域５８を除く部分を、粗化領域５３としてもよい。図２０では、明確化のために、粗化領域５３にハッチングを施している。縁領域５８とは、対向面５０ａの外周端を含む領域である。レーザ光を照射する際、位置決め治具１０６にてヒートシンク５０を位置決めする。位置決め治具１０６は、ヒートシンク５０の側面を押さえる。したがって、外周端まで粗化領域５３を設けると、レーザ光によって位置決め治具１０６が削れ、位置精度が低下する虞がある。
　対向面５０ａにおいて、外周端から所定範囲には、プレス加工によるダレ面が形成されている。ダレ面は、丸みを帯びており、平坦ではない。撮像装置を用いた外観検査（たとえば二値化処理）において、ダレ面を検査することは困難であり、一般的にはダレ面を検査エリアから除外する。そこで、縁領域５８をダレ面の範囲内で設定することで、品質を保証しつつ、位置決め治具１０６への影響を抑制することができる。
　図示を省略するが、継手部７１における溝７２の形成面に、粗化領域を設けてもよい。粗化領域は、粗化領域５３同様、レーザ光の照射により形成されている。粗化領域は、継手部７１において、溝７２を取り囲むように、溝の外側に設けられる。継手部７１の粗化領域を、ヒートシンク５０の粗化領域５３に連なるように設けてもよい。
　図２１に示す変形例のように、ヒートシンク５０の粗化領域５３に加えて、ターミナル６０の側面に粗化領域６２を設けてもよい。図２１では、側面のほぼ全域に粗化領域６２を設けている。粗化領域６２は、粗化領域５３同様、レーザ光の照射により形成されている。図示を省略するが、ターミナル６０も、母材と、母材上に設けられた金属膜と、凹凸酸化膜を有している。ターミナル６０の側面に粗化領域６２を有することで、はんだ９１が側面に濡れ拡がるのを抑制することができる。すなわち、はんだ９１が、ターミナル６０の側面を介して、エミッタ電極３１Ｅのはんだ接合部に流れ込むのを抑制することができる。これにより、エミッタ電極３１Ｅのはんだ接合部の接続信頼性低下を抑制することができる。
　上記したように、信号端子８５は、回路基板１９に挿入実装される。このため、たとえば図２２に示す矯正治具１０７により、信号端子８５の位置、特に挿入される先端位置が矯正される。具体的には、矯正治具１０７を信号端子８５の先端付近に押し当てて信号端子８５に荷重を印加し、変形させる。その後、矯正治具１０７による荷重を解除することで、信号端子８５はスプリングバックする。これにより、複数の信号端子８５の先端位置が矯正される。
　このように、信号端子８５の位置矯正を行う構成において、図２３に示す変形例のように、信号端子８５のアウターリード部の根元部分に粗化領域８６を設けるとよい。図２３では、明確化のために、粗化領域８６にハッチングを施している。粗化領域８６は、粗化領域５３同様、レーザ光の照射により形成されている。図示を省略するが、信号端子８５も、母材と、母材上に設けられた金属膜と、凹凸酸化膜を有している。粗化領域８６において、金属膜（Ｎｉめっき膜）の膜厚は、非照射エリアに較べて薄い。このため、信号端子８５の矯正時に、粗化領域８６がめっき割れの起点となる。すなわち、粗化領域８６を起点に信号端子８５が変形する。このように、起点が安定するため、矯正後の先端位置のばらつきを低減することができる。
　なお、粗化領域８６は、アウターリード部の根元部分のみに限定されない。アウターリード部からインナーリード部にわたって、粗化領域８６を設けてもよい。インナーリード部において、粗化領域８６は、ボンディングワイヤ９６の接続部分を避けて形成される。インナーリード部に粗化領域８６を設けることで、封止樹脂体２０の密着性を高めることができる。
　（第３実施形態）
　この実施形態は、先行する実施形態を基礎的形態とする変形例であり、先行実施形態の記載を援用できる。先行実施形態では、半導体素子の保護膜について、特に言及しなかった。これに対し、保護膜からの封止樹脂体の剥離を抑制する構成としてもよい。
　図２４は、本実施形態に係る半導体装置１７において、半導体素子３０の裏面側の構成を示す平面図である。半導体素子３０は、保護膜３２を有している。明確化のために、平面図である図２４において、保護膜３２にハッチングを施している。保護膜３２の構成材料は、たとえばポリイミドである。保護膜３２は、半導体基板の裏面上において、エミッタ電極３１Ｅおよびパッド３１Ｐの周囲に設けられている。エミッタ電極３１Ｅおよびパッド３１Ｐは、保護膜３２の開口から露出している。保護膜３２は、エミッタ電極３１Ｅ側に設けられ、半導体素子３０の表面の一部をなす絶縁膜である。上記したように、エミッタ電極３１Ｅには、はんだ９２が接続される。パッド３１Ｐには、ボンディングワイヤ９６が接続される。保護膜３２には、封止樹脂体２０が密着する。
　たとえば、パッド３１Ｐの周辺において保護膜３２から封止樹脂体２０が剥離すると、ボンディングワイヤ９６に応力がかかり、ボンディングワイヤ９６が破断する虞がある。このため、保護膜３２において、封止樹脂体２０との密着性を向上することが好ましい。
　図２５は、保護膜３２の表面の算術平均粗さＲａと、バルク破壊率との関係を示す図である。図２５は、試験結果を示している。図２５に示すように、算術平均粗さＲａを８ｎｍ以上にすると、１００％の確率でバルク破壊が生じた。一方、８ｎｍ未満では、界面破壊や、界面破壊とバルク破壊との複合破壊が見受けられ、バルク破壊率が１００％を下回った。この知見をもとに、本実施形態では、算術平均粗さＲａが８ｎｍ以上となるように、保護膜３２の表面を意図的に荒らしている。
　保護膜３２の表面は、たとえばアッシングにより荒らすことができる。アッシングとは、樹脂表面に高エネルギー状態の酸素プラズマを照射し、樹脂を構成する炭素と結合させ、ＣＯ２として気化、分解（灰化：アッシング）する処理である。
　＜第３実施形態のまとめ＞
　本実施形態の半導体素子３０は、表面の算術平均粗さＲａが８ｎｍ以上の保護膜３２を有している。これにより、半導体装置１７において、保護膜３２と封止樹脂体２０との密着性が向上している。よって、封止樹脂体２０が、保護膜３２から剥離し難い。たとえば、パッド３１Ｐの周辺において封止樹脂体２０の剥離を抑制し、ひいてはボンディングワイヤ９６の破断を抑制することができる。
　アッシングにより保護膜３２の表面を荒らす例を示したが、これに限定されない。たとえば、アルゴン、窒素など、酸素以外のプラズマ種を用いてもよい。
　保護膜３２として、ポリイミドの例を示したが、これに限定されない。ポリイミド以外の絶縁膜、たとえばシリコン酸化膜、シリコン窒化膜、ＰＳＧ(Phospho Silicate Glass)膜などを、保護膜３２としてもよい。これら絶縁膜の表面を意図的に荒らすことで、封止樹脂体２０の剥離を抑制することができる。
　（他の実施形態）
　この明細書および図面等における開示は、例示された実施形態に制限されない。開示は、例示された実施形態と、それらに基づく当業者による変形態様を包含する。たとえば、開示は、実施形態において示された部品および／または要素の組み合わせに限定されない。開示は、多様な組み合わせによって実施可能である。開示は、実施形態に追加可能な追加的な部分をもつことができる。開示は、実施形態の部品および／または要素が省略されたものを包含する。開示は、ひとつの実施形態と他の実施形態との間における部品および／または要素の置き換え、または組み合わせを包含する。開示される技術的範囲は、実施形態の記載に限定されない。開示されるいくつかの技術的範囲は、請求の範囲の記載によって示され、さらに請求の範囲の記載と均等の意味および範囲内でのすべての変更を含むものと解されるべきである。
　明細書および図面等における開示は、請求の範囲の記載によって限定されない。明細書および図面等における開示は、請求の範囲に記載された技術的思想を包含し、さらに請求の範囲に記載された技術的思想より多様で広範な技術的思想に及んでいる。よって、請求の範囲の記載に拘束されることなく、明細書および図面等の開示から、多様な技術的思想を抽出することができる。
　ある要素または層が「上にある」、「連結されている」、「接続されている」または「結合されている」と言及されている場合、それは、他の要素、または他の層に対して、直接的に上に、連結され、接続され、または結合されていることがあり、さらに、介在要素または介在層が存在していることがある。対照的に、ある要素が別の要素または層に「直接的に上に」、「直接的に連結されている」、「直接的に接続されている」または「直接的に結合されている」と言及されている場合、介在要素または介在層は存在しない。要素間の関係を説明するために使用される他の言葉は、同様のやり方で（例えば、「間に」対「直接的に間に」、「隣接する」対「直接的に隣接する」など）解釈されるべきである。この明細書で使用される場合、用語「および／または」は、関連する列挙されたひとつまたは複数の項目に関する任意の組み合わせ、およびすべての組み合わせを含む。
　空間的に相対的な用語「内」、「外」、「裏」、「下」、「低」、「上」、「高」などは、図示されているような、ひとつの要素または特徴の他の要素または特徴に対する関係を説明する記載を容易にするためにここでは利用されている。空間的に相対的な用語は、図面に描かれている向きに加えて、使用または操作中の装置の異なる向きを包含することを意図することができる。例えば、図中の装置をひっくり返すと、他の要素または特徴の「下」または「真下」として説明されている要素は、他の要素または特徴の「上」に向けられる。したがって、用語「下」は、上と下の両方の向きを包含することができる。この装置は、他の方向に向いていてもよく（９０度または他の向きに回転されてもよい）、この明細書で使用される空間的に相対的な記述子はそれに応じて解釈される。
　制御回路部９および駆動回路部１０は、少なくともひとつのコンピュータを含む制御システムによって提供される。制御システムは、ハードウェアである少なくともひとつのプロセッサ（ハードウェアプロセッサ）を含む。ハードウェアプロセッサは、下記（ｉ）、（ｉｉ）、または（ｉｉｉ）により提供することができる。
　（ｉ）ハードウェアプロセッサは、ハードウェア論理回路である場合がある。この場合、コンピュータは、プログラムされた多数の論理ユニット（ゲート回路）を含むデジタル回路によって提供される。デジタル回路は、プログラムおよび／またはデータを格納したメモリを備える場合がある。コンピュータは、アナログ回路によって提供される場合がある。コンピュータは、デジタル回路とアナログ回路との組み合わせによって提供される場合がある。
　（ｉｉ）ハードウェアプロセッサは、少なくともひとつのメモリに格納されたプログラムを実行する少なくともひとつのプロセッサコアである場合がある。この場合、コンピュータは、少なくともひとつのメモリと、少なくともひとつのプロセッサコアとによって提供される。プロセッサコアは、たとえばＣＰＵと称される。メモリは、記憶媒体とも称される。メモリは、プロセッサによって読み取り可能な「プログラムおよび／またはデータ」を非一時的に格納する非遷移的かつ実体的な記憶媒体である。
　（ｉｉｉ）ハードウェアプロセッサは、上記（ｉ）と上記（ｉｉ）との組み合わせである場合がある。（ｉ）と（ｉｉ）とは、異なるチップの上、または共通のチップの上に配置される。
　すなわち、制御回路部９および駆動回路部１０が提供する手段および／または機能は、ハードウェアのみ、ソフトウェアのみ、またはそれらの組み合わせにより提供することができる。
　電力変換装置５が、制御回路部９を備える例を示したが、これに限定されない。たとえば制御回路部９の機能を上位ＥＣＵにもたせることで、制御回路部９を備えない構成としてもよい。アームごとに駆動回路部１０を設ける例を示したが、これに限定されない。たとえば、ひとつの上下アーム回路に対して、ひとつの駆動回路部１０を設けてもよい。
　車両の駆動システム１は、上記した構成に限定されない。たとえば、２つのモータジェネレータ３、４を備える例を示したが、これに限定されない。電力変換装置５が、電力変換部として、コンバータ６およびインバータ７、８を備える例を示したが、これに限定されない。複数の電力変換部を備えればよい。たとえば、複数のインバータのみを備える構成としてもよい。ひとつのインバータと、コンバータを備える構成としてもよい。電力変換装置５が、半導体装置１７Ａ、１７Ｂ、１７Ｃを備える例を示したが、これに限定されない。半導体モジュール１６における半導体装置１７の層数も、上記した例に限定されない。
　半導体素子３０が、ＲＣ－ＩＧＢＴ素子を有する例を示したが、これに限定されない。スイッチング素子Ｑ１、Ｑ２、Ｑ３と、ダイオードＤ１、Ｄ２、Ｄ３を別チップ（別の半導体素子）としてもよい。スイッチング素子Ｑ１、Ｑ２、Ｑ３としてＩＧＢＴの例を示したが、これに限定されない。たとえばＭＯＳＦＥＴを採用することもできる。
　半導体素子３０Ｈを複数備え、複数の半導体素子３０Ｈが並列接続されて上アームのひとつを構成してもよい。半導体素子３０Ｌを複数備え、複数の半導体素子３０Ｌが並列接続されて下アームのひとつを構成してもよい。
　ヒートシンク４０、５０の裏面４０ｂ、５０ｂが、封止樹脂体２０から露出する例を示したが、これに限定されない。裏面４０ｂ、５０ｂの少なくとも一方が、封止樹脂体２０によって覆われた構成としてもよい。裏面４０ｂ、５０ｂの少なくとも一方が、封止樹脂体２０とは別の図示しない絶縁部材によって覆われた構成としてもよい。半導体装置１７が封止樹脂体２０を備える例を示したが、これに限定されない。封止樹脂体２０を備えない構成としてもよい。
　半導体装置１７が、一相分の上下アーム回路を構成する複数の半導体素子３０を備える例を示したが、これに限定されない。ひとつのアームを構成する半導体素子３０のみを備えてもよい。半導体装置１７は、たとえば、ひとつのアームを構成する半導体素子３０と、半導体素子３０を挟むように配置された一対のヒートシンク４０、５０と、半導体素子３０とヒートシンク５０の間に介在するターミナル６０を備えればよい。また、複数相の上下アーム回路を構成する半導体素子を、ひとつのパッケージとして備えてもよい。
　信号端子８５がボンディングワイヤ９６を介してパッド３１Ｐに接続される例を示したが、これに限定されない。たとえば信号端子８５を、はんだを介してパッド３１Ｐに接続してもよい。
　継手部７１に溝７２を設ける例を示したが、これに限定されない。溝７２を排除した構成としてもよい。

Claims (7)

  1. 　第１主電極（３１Ｃ）と、前記第１主電極とは板厚方向において反対の面に形成された第２主電極（３１Ｅ）と、を有する半導体素子（３０）と、
    　前記第１主電極に接続された第１配線部材（４０）と、
    　前記第２主電極に接続された第１端面（６０ａ）と、前記板厚方向において前記第１端面とは反対の第２端面（６０ｂ）と、を有し、前記第２端面が、前記板厚方向に交する第１方向に平行な２つの辺と、前記板厚方向および前記第１方向に直交する第２方向に平行な２つの辺と、を有する矩形状をなしているターミナル（６０）と、
    　はんだ（９１）を介して前記ターミナルの前記第２端面に接続され、前記ターミナルとの対向面（５０ａ）に、前記ターミナルとの接続領域（５１）と、前記接続領域を取り囲み、余剰の前記はんだを収容する溝（５２）と、を有する第２配線部材（５０）と、
    を備え、
    　前記溝は、前記板厚方向からの平面視において、前記ターミナルの前記第２端面の４辺のうちのひとつのみ、もしくは、２つのみと重なるように設けられている半導体装置。
  2. 　前記半導体素子は、前記第２主電極側の面に形成され、前記第２方向において前記第２主電極と並んで配置されたパッド（３１Ｐ）を有し、
    　前記溝は、前記第２方向において前記ターミナルに対して偏っており、前記辺のうち、前記第２端面における前記パッド側の第１辺（６１ａ）と重なり、前記第１辺とは反対側の第２辺（６１ｂ）とは重ならないように設けられている請求項１に記載の半導体装置。
  3. 　前記接続領域は、前記ターミナルの前記第２辺と前記溝との間の部分であって、前記平面視において前記ターミナルと重なっていない非重なり領域（５１ａ）を含み、
    　前記はんだは、前記非重なり領域にも配置されている請求項２に記載の半導体装置。
  4. 　前記半導体素子は、前記第２主電極側の面に形成され、前記第２方向において前記第２主電極と並んで配置されたパッド（３１Ｐ）を有し、
    　前記溝は、前記辺のうち、前記第２端面において前記第１方向の両側の第３辺（６１ｃ）および第４辺（６１ｄ）と重なっている請求項１に記載の半導体装置。
  5. 　前記溝は、前記第２方向において、前記ターミナルに対して偏っており、
    　前記第２方向において、前記第２端面における前記パッド側の前記辺である第１辺（６１ａ）のほうが、前記第１辺とは反対側の前記辺である第２辺（６１ｂ）よりも、前記溝に対して近い請求項４に記載の半導体装置。
  6. 　前記第２配線部材は、母材（５４）と、前記母材の表面に形成された金属膜（５５）と、前記金属膜の主成分の金属と同じ金属の酸化物であり、表面が連続して凹凸をなす凹凸酸化膜（５６）と、を有し、
    　前記凹凸酸化膜は、前記対向面において、前記溝を取り囲むように設けられている請求項１～５いずれか１項に記載の半導体装置。
  7. 　第１電力変換部（７）を構成する第１半導体装置（１７Ａ）と、
    　第２電力変換部（６）を構成する第２半導体装置（１７Ｃ）と、
    を備え、
    　各半導体装置は、
    　第１主電極（３１Ｃ）と、前記第１主電極とは板厚方向において反対の面に形成された第２主電極（３１Ｅ）と、を有する半導体素子（３０）と、
    　前記第１主電極に接続された第１配線部材（４０）と、
    　前記第２主電極に接続された第１端面（６０ａ）と、前記板厚方向において前記第１端面とは反対の第２端面（６０ｂ）と、を有し、前記第２端面が、前記板厚方向に直交する第１方向に平行な２つの辺と、前記板厚方向および前記第１方向に直交する第２方向に平行な２つの辺と、を有する矩形状をなしているターミナル（６０）と、
    　はんだ（９１）を介して前記ターミナルの前記第２端面に接続され、前記ターミナルとの対向面（５０ａ）に、前記ターミナルとの接続領域（５１）と、前記接続領域を取り囲み、余剰の前記はんだを収容する溝（５２）と、を有する第２配線部材（５０）と、
    を備え、
    　前記第１半導体装置と前記第２半導体装置とにおいて、前記板厚方向から平面視した前記ターミナルの大きさは互いに異なり、前記溝の大きさは互いに等しくされ、
    　各半導体装置の前記溝は、前記平面視において、前記ターミナルの前記第２端面の４辺のうちのひとつのみ、もしくは、２つのみと重なっている電力変換装置。
PCT/JP2021/010172 2020-05-01 2021-03-12 半導体装置および電力変換装置 WO2021220641A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202180031629.0A CN115516624A (zh) 2020-05-01 2021-03-12 半导体装置及电力变换装置
US17/976,370 US20230040316A1 (en) 2020-05-01 2022-10-28 Semiconductor device and power converter

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020081437A JP7452233B2 (ja) 2020-05-01 2020-05-01 半導体装置および電力変換装置
JP2020-081437 2020-05-01

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US17/976,370 Continuation US20230040316A1 (en) 2020-05-01 2022-10-28 Semiconductor device and power converter

Publications (1)

Publication Number Publication Date
WO2021220641A1 true WO2021220641A1 (ja) 2021-11-04

Family

ID=78300530

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/010172 WO2021220641A1 (ja) 2020-05-01 2021-03-12 半導体装置および電力変換装置

Country Status (4)

Country Link
US (1) US20230040316A1 (ja)
JP (1) JP7452233B2 (ja)
CN (1) CN115516624A (ja)
WO (1) WO2021220641A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023120061A (ja) * 2022-02-17 2023-08-29 株式会社デンソー 半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015053343A (ja) * 2013-09-05 2015-03-19 トヨタ自動車株式会社 半導体装置
JP2019176058A (ja) * 2018-03-29 2019-10-10 株式会社デンソー 半導体装置
JP2020031129A (ja) * 2018-08-22 2020-02-27 トヨタ自動車株式会社 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015053343A (ja) * 2013-09-05 2015-03-19 トヨタ自動車株式会社 半導体装置
JP2019176058A (ja) * 2018-03-29 2019-10-10 株式会社デンソー 半導体装置
JP2020031129A (ja) * 2018-08-22 2020-02-27 トヨタ自動車株式会社 半導体装置

Also Published As

Publication number Publication date
JP7452233B2 (ja) 2024-03-19
JP2021176177A (ja) 2021-11-04
CN115516624A (zh) 2022-12-23
US20230040316A1 (en) 2023-02-09

Similar Documents

Publication Publication Date Title
JP5437943B2 (ja) パワー半導体ユニット、パワーモジュールおよびそれらの製造方法
US10692792B2 (en) Electronic device
WO2012090666A1 (ja) 電力変換装置
WO2012073306A1 (ja) パワーモジュール
US9165848B2 (en) Semiconductor device
JP2020156310A (ja) パワーモジュール及び電力変換装置
WO2021220641A1 (ja) 半導体装置および電力変換装置
JP7167907B2 (ja) 半導体装置
CN115621239A (zh) 半导体器件
CN117157759A (zh) 半导体装置
CN117337491A (zh) 半导体装置
JP7363682B2 (ja) 半導体装置
US20240079383A1 (en) Semiconductor device
US20240213123A1 (en) Semiconductor device
JP7327134B2 (ja) 半導体装置
WO2023166952A1 (ja) 半導体装置
US20240258264A1 (en) Semiconductor device and method for manufacturing the same
US20230223310A1 (en) Element package and semiconductor device
JP2023078915A (ja) 半導体装置およびその製造方法
WO2024048371A1 (ja) 半導体装置
JP2021129385A (ja) 電力変換器及びその製造方法
JP2023183160A (ja) 半導体装置およびその製造方法
JP2023168060A (ja) 半導体装置およびその製造方法
CN118696411A (zh) 半导体装置
JP2022123611A (ja) 半導体装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21797554

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21797554

Country of ref document: EP

Kind code of ref document: A1