JP2014197772A5 - - Google Patents

Description

増幅トランジスタ４５は、フォトダイオード４１での光電変換によって得られる信号を読み出す読出し回路であるソースフォロワの入力部となり、ＦＤ部４４に蓄積されている電荷に応じたレベルの画素信号を垂直信号線２３に出力する。すなわち、増幅トランジスタ４５は、ソース電極が選択トランジスタ４６を介して垂直信号線２３に接続されることで、垂直信号線２３の一端に接続される電流源とソースフォロワを構成する。

Claims (9)

1. 第１および第２のトランジスタが一対となって構成される差動対を有し、前記第１および第２のトランジスタそれぞれのゲート電極に入力される信号の差分を増幅して出力する第１の増幅部と、
   前記第１の増幅部から出力される信号を増幅する第２の増幅部と、
   前記第１のトランジスタの前記ゲート電極、および、一定の勾配で電圧値が降下する参照信号を供給する参照信号供給部の間に配置される第１のコンデンサと、
   前記第２のトランジスタの前記ゲート電極、および、光電変換により発生した電荷に応じた信号レベルの画素信号を出力する画素から前記画素信号を読み出す画素信号配線の間に配置される第２のコンデンサと、
   前記第１のトランジスタの前記ゲート電極と前記第１のコンデンサとの接続点、および、前記画素信号配線を接続する第３のトランジスタと、
   前記第２のトランジスタの前記ゲート電極と前記第２のコンデンサとの接続点、および、前記画素信号配線を接続する第４のトランジスタと
   を備えるコンパレータ。
2. 前記画素から前記信号レベルの画素信号を先に読み出した後に前記電荷がリセットされたリセットレベルの画素信号を読み出す駆動を行う場合、前記第１の増幅部の回路内部における初期電圧を設定するオートゼロ動作を行う際に、前記第３および第４のトランジスタをオンにして、前記画素信号配線を介して供給される画素信号の電圧を前記第１および第２のトランジスタそれぞれのゲート電極に供給する
   請求項１に記載のコンパレータ。
3. 前記第１のトランジスタと電源電圧とを接続する第５のトランジスタと、
   前記第２のトランジスタと電源電圧とを接続する第６のトランジスタと、
   前記第１のトランジスタのゲート電極、および、前記第１のトランジスタと前記第５のトランジスタとの接続点を接続する第７のトランジスタと、
   前記第２のトランジスタのゲート電極、および、前記第２のトランジスタと前記第６のトランジスタとの接続点を接続する第８のトランジスタと
   をさらに備え、
   前記画素から前記信号レベルの画素信号を先に読み出した後に前記電荷がリセットされたリセットレベルの画素信号を読み出す駆動を行う場合、前記第１の増幅部の前記オートゼロ動作を行う際に、前記第３および第８のトランジスタをオンにして、前記画素信号配線を介して供給される画素信号の電圧を前記第１および第２のトランジスタそれぞれのゲート電極に供給する
   請求項１または２に記載のコンパレータ。
4. 前記第１のトランジスタと電源電圧とを接続する第５のトランジスタと、
   前記第２のトランジスタと電源電圧とを接続する第６のトランジスタと、
   前記第５のトランジスタおよび前記第６のトランジスタのゲート電極どうしの接続点と前記第５のトランジスタのドレインとを接続する第９のトランジスタと、
   前記第５のトランジスタおよび前記第６のトランジスタのゲート電極どうしの接続点と前記第６のトランジスタのドレインとを接続する第１０のトランジスタと
   をさらに備える請求項１乃至３のいずれかに記載のコンパレータ。
5. 前記第１の増幅部および前記第２の増幅部の前記オートゼロが並行して行われる
   請求項４に記載のコンパレータ。
6. 前記第１の増幅部および前記第２の増幅部の前記オートゼロが並行して行われている期間と、前記信号レベルの画素信号をデジタル信号に変換する期間および前記リセットレベルの画素信号をデジタル信号に変換する期間とで、前記第９のトランジスタおよび前記第１０のトランジスタによる接続を、前記第５のトランジスタのドレインとの接続、または、前記第６のトランジスタのドレインとの接続のいずれかに切り替える
   請求項４に記載のコンパレータ。
7. 光電変換により発生した電荷に応じた信号レベルの画素信号を出力する画素と、
   前記画素から出力される画素信号をデジタル信号に変換する変換部が前記画素の列数に応じて並列に配置されるカラム処理部と
   を備え、
   前記変換部が有するコンパレータが、
   第１および第２のトランジスタが一対となって構成される差動対を有し、前記第１および第２のトランジスタそれぞれのゲート電極に入力される信号の差分を増幅して出力する第１の増幅部と、
   前記第１の増幅部から出力される信号を増幅する第２の増幅部と、
   前記第１のトランジスタの前記ゲート電極、および、一定の勾配で電圧値が降下する参照信号を供給する参照信号供給部の間に配置される第１のコンデンサと、
   前記第２のトランジスタの前記ゲート電極、および、前記画素から前記画素信号を読み出す画素信号配線の間に配置される第２のコンデンサと、
   前記第１のトランジスタの前記ゲート電極と前記第１のコンデンサとの接続点、および、前記画素信号配線を接続する第３のトランジスタと、
   前記第２のトランジスタの前記ゲート電極と前記第２のコンデンサとの接続点、および、前記画素信号配線を接続する第４のトランジスタと
   を有する固体撮像素子。
8. 光電変換により発生した電荷に応じた信号レベルの画素信号を出力する画素と、
   前記画素から出力される画素信号をデジタル信号に変換する変換部が前記画素の列数に応じて並列に配置されるカラム処理部と
   を備え、
   前記変換部が有するコンパレータが、
   第１および第２のトランジスタが一対となって構成される差動対を有し、前記第１および第２のトランジスタそれぞれのゲート電極に入力される信号の差分を増幅して出力する第１の増幅部と、
   前記第１の増幅部から出力される信号を増幅する第２の増幅部と、
   前記第１のトランジスタの前記ゲート電極、および、一定の勾配で電圧値が降下する参照信号を供給する参照信号供給部の間に配置される第１のコンデンサと、
   前記第２のトランジスタの前記ゲート電極、および、前記画素から前記画素信号を読み出す画素信号配線の間に配置される第２のコンデンサと、
   前記第１のトランジスタの前記ゲート電極と前記第１のコンデンサとの接続点、および、前記画素信号配線を接続する第３のトランジスタと、
   前記第２のトランジスタの前記ゲート電極と前記第２のコンデンサとの接続点、および、前記画素信号配線を接続する第４のトランジスタと
   を有する固体撮像素子を備える電子機器。
9. 第１および第２のトランジスタが一対となって構成される差動対を有し、前記第１および第２のトランジスタそれぞれのゲート電極に入力される信号の差分を増幅して出力する第１の増幅部と、
   前記第１の増幅部から出力される信号を増幅する第２の増幅部と、
   前記第１のトランジスタの前記ゲート電極、および、一定の勾配で電圧値が降下する参照信号を供給する参照信号供給部の間に配置される第１のコンデンサと、
   前記第２のトランジスタの前記ゲート電極、および、光電変換により発生した電荷に応じた信号レベルの画素信号を出力する画素から前記画素信号を読み出す画素信号配線の間に配置される第２のコンデンサと、
   前記第１のトランジスタの前記ゲート電極と前記第１のコンデンサとの接続点、および、前記画素信号配線を接続する第３のトランジスタと、
   前記第２のトランジスタの前記ゲート電極と前記第２のコンデンサとの接続点、および、前記画素信号配線を接続する第４のトランジスタと
   を備えるコンパレータの駆動方法において、
   前記画素から前記信号レベルの画素信号を先に読み出した後に前記電荷がリセットされたリセットレベルの画素信号を読み出す駆動を行う場合、前記第１の増幅部の回路内部における初期電圧を設定するオートゼロ動作を行う際に、前記第３および第４のトランジスタをオンにして、前記画素信号配線を介して供給される画素信号の電圧を前記第１および第２のトランジスタそれぞれのゲート電極に供給する
   駆動方法。