JP2012044549A5 - - Google Patents

Download PDF

Info

Publication number
JP2012044549A5
JP2012044549A5 JP2010185421A JP2010185421A JP2012044549A5 JP 2012044549 A5 JP2012044549 A5 JP 2012044549A5 JP 2010185421 A JP2010185421 A JP 2010185421A JP 2010185421 A JP2010185421 A JP 2010185421A JP 2012044549 A5 JP2012044549 A5 JP 2012044549A5
Authority
JP
Japan
Prior art keywords
amplifier
signal bandwidth
amplifies
switch
hold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010185421A
Other languages
English (en)
Other versions
JP5645543B2 (ja
JP2012044549A (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2010185421A priority Critical patent/JP5645543B2/ja
Priority claimed from JP2010185421A external-priority patent/JP5645543B2/ja
Priority to US13/205,836 priority patent/US20120043454A1/en
Publication of JP2012044549A publication Critical patent/JP2012044549A/ja
Publication of JP2012044549A5 publication Critical patent/JP2012044549A5/ja
Application granted granted Critical
Publication of JP5645543B2 publication Critical patent/JP5645543B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Description

本発明のサンプルホールド回路は、信号を増幅するアンプと、信号を蓄積するホールド容量と、前記アンプの出力端子及び前記ホールド容量の間に接続されるスイッチとを有し、前記スイッチがオンの状態で前記アンプは第1の信号帯域幅で増幅し、その後、前記スイッチがオンの状態で前記アンプは前記第1の信号帯域幅より狭い第2の信号帯域幅で増幅し、その後、前記アンプが前記第2の信号帯域幅で増幅する状態において、前記スイッチをオフにすることを特徴とする。

Claims (11)

  1. 信号を増幅するアンプと、
    信号を蓄積するホールド容量と、
    前記アンプの出力端子及び前記ホールド容量の間に接続されるスイッチとを有し、
    前記スイッチがオンの状態で前記アンプは第1の信号帯域幅で増幅し、その後、前記スイッチがオンの状態で前記アンプは前記第1の信号帯域幅より狭い第2の信号帯域幅で増幅し、その後、前記アンプが前記第2の信号帯域幅で増幅する状態において、前記スイッチをオフにすることを特徴とするサンプルホールド回路。
  2. 信号を増幅するアンプと、
    信号を蓄積するホールド容量と、
    前記アンプの出力端子及び前記ホールド容量の間に接続されるスイッチとを有し、
    前記スイッチがオンの状態で前記アンプは第1のバイアス電流の供給を受けることにより増幅し、その後、前記スイッチがオンの状態で前記アンプは前記第1のバイアス電流より小さい第2のバイアス電流の供給を受けることにより増幅し、その後、前記アンプが前記第2のバイアス電流の供給を受けることにより増幅する状態において、前記スイッチをオフにすることを特徴とするサンプルホールド回路。
  3. 前記アンプは、容量及び可変抵抗の直列接続回路を有する位相補償回路を有する負帰還アンプであり、前記可変抵抗を第1の抵抗値にすることにより前記第1の信号帯域幅で増幅し、前記可変抵抗を前記第1の抵抗値より低い第2の抵抗値にすることにより前記第2の信号帯域幅で増幅することを特徴とする請求項1記載のサンプルホールド回路。
  4. 前記可変抵抗は、MOSトランジスタのドレイン及びソース間抵抗であり、前記MOSトランジスタのゲート電圧に応じて抵抗値が変化することを特徴とする請求項3記載のサンプルホールド回路。
  5. 前記アンプは、負帰還アンプであることを特徴とする請求項1又は2記載のサンプルホールド回路。
  6. 前記アンプは、ソースフォロワーアンプであることを特徴とする請求項1又は2記載のサンプルホールド回路。
  7. 光電変換素子を有する画素と、
    前記画素の信号を増幅するアンプと、
    信号を蓄積するホールド容量と、
    前記アンプの出力端子及び前記ホールド容量の間に接続されるスイッチとを有し、
    前記スイッチがオンの状態で前記アンプは第1の信号帯域幅で増幅し、その後、前記スイッチがオンの状態で前記アンプは前記第1の信号帯域幅より狭い第2の信号帯域幅で増幅し、その後、前記スイッチがオフの状態で前記アンプは第2の信号帯域幅で増幅することを特徴とする撮像装置。
  8. 前記アンプは、第1のバイアス電流の供給を受けることにより前記第1の信号帯域幅で増幅し、前記第1のバイアス電流より小さい第2のバイアス電流の供給を受けることにより前記第2の信号帯域幅で増幅することを特徴とする請求項7記載の撮像装置。
  9. 前記アンプは、容量及び可変抵抗の直列接続回路を有する位相補償回路を有する負帰還アンプであり、前記可変抵抗を第1の抵抗値にすることにより前記第1の信号帯域幅で増幅し、前記可変抵抗を前記第1の抵抗値より低い第2の抵抗値にすることにより前記第2の信号帯域幅で増幅することを特徴とする請求項7記載の撮像装置。
  10. 前記アンプは、負帰還アンプであることを特徴とする請求項7又は8記載の撮像装置。
  11. 前記画素は、2次元的に複数配列され、
    前記アンプは、前記画素の各列に設けられることを特徴とする請求項7〜10のいずれか1項に記載の撮像装置。
JP2010185421A 2010-08-20 2010-08-20 撮像装置 Expired - Fee Related JP5645543B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010185421A JP5645543B2 (ja) 2010-08-20 2010-08-20 撮像装置
US13/205,836 US20120043454A1 (en) 2010-08-20 2011-08-09 Sampling and holding circuit, method of driving the same and imaging apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010185421A JP5645543B2 (ja) 2010-08-20 2010-08-20 撮像装置

Publications (3)

Publication Number Publication Date
JP2012044549A JP2012044549A (ja) 2012-03-01
JP2012044549A5 true JP2012044549A5 (ja) 2013-09-19
JP5645543B2 JP5645543B2 (ja) 2014-12-24

Family

ID=45593310

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010185421A Expired - Fee Related JP5645543B2 (ja) 2010-08-20 2010-08-20 撮像装置

Country Status (2)

Country Link
US (1) US20120043454A1 (ja)
JP (1) JP5645543B2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015080178A (ja) * 2013-10-18 2015-04-23 キヤノン株式会社 撮像素子、撮像装置、カメラ、および、撮像装置の駆動方法
JP6300488B2 (ja) 2013-10-22 2018-03-28 キヤノン株式会社 撮像装置、固体撮像素子及びカメラ
US9231525B2 (en) * 2014-02-28 2016-01-05 Google Inc. Compensating a two stage amplifier
JP6391290B2 (ja) 2014-05-08 2018-09-19 キヤノン株式会社 撮像装置
US9979916B2 (en) 2014-11-21 2018-05-22 Canon Kabushiki Kaisha Imaging apparatus and imaging system
JP6539149B2 (ja) 2015-08-13 2019-07-03 キヤノン株式会社 撮像装置及び撮像システム
US10042005B2 (en) * 2015-08-21 2018-08-07 Yazaki Corporation Internal resistance calculating device
US9900539B2 (en) 2015-09-10 2018-02-20 Canon Kabushiki Kaisha Solid-state image pickup element, and image pickup system
JP6674219B2 (ja) 2015-10-01 2020-04-01 キヤノン株式会社 固体撮像装置及び撮像システム
JP6632421B2 (ja) 2016-02-22 2020-01-22 キヤノン株式会社 固体撮像装置および撮像装置
JP6833531B2 (ja) 2017-01-30 2021-02-24 キヤノン株式会社 固体撮像装置
FR3084545B1 (fr) 2018-07-27 2021-05-14 Soc Fr De Detecteurs Infrarouges Sofradir Dispositif d’echantillonnage avec gestion de la consommation electrique

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5892472A (en) * 1997-06-30 1999-04-06 Harris Corporation Processor controlled analog-to-digital converter circuit
JP3226859B2 (ja) * 1997-11-17 2001-11-05 日本電気株式会社 撮像装置
US6128039A (en) * 1999-01-11 2000-10-03 Omnivision Technologies, Inc. Column amplifier for high fixed pattern noise reduction
JP2003060934A (ja) * 2001-08-13 2003-02-28 Canon Inc 増幅器の駆動制御装置及びこれを備えた信号処理システム
US6803555B1 (en) * 2001-09-07 2004-10-12 Indigo Systems Corporation Two-stage auto-zero amplifier circuit for electro-optical arrays
US6661283B1 (en) * 2002-10-03 2003-12-09 National Semiconductor Corporation Wide gain range and fine gain step programmable gain amplifier with single stage switched capacitor circuit
US7132638B2 (en) * 2004-06-10 2006-11-07 Fairchild Imaging CCD imaging array with improved charge sensing circuit
US7154331B2 (en) * 2004-06-29 2006-12-26 Intel Corporation Adapting operational amplifier frequency response respective to closed loop gain
CN101443997A (zh) * 2006-11-30 2009-05-27 松下电器产业株式会社 运算放大器
US8217328B2 (en) * 2009-05-05 2012-07-10 Himax Imaging, Inc. Low noise pixel readout circuit with high conversion gain
JP4777451B2 (ja) * 2009-08-17 2011-09-21 キヤノン株式会社 撮像装置
US8471751B2 (en) * 2011-06-30 2013-06-25 Intel Corporation Two-stage analog-to-digital converter using SAR and TDC

Similar Documents

Publication Publication Date Title
JP2012044549A5 (ja)
JP2014197772A5 (ja)
JP2014197773A5 (ja)
JP5806566B2 (ja) A/d変換器および固体撮像装置
WO2012003380A3 (en) Array column integrator
JP2013065969A5 (ja)
JP2013102383A5 (ja)
JP5645543B2 (ja) 撮像装置
JP2014212423A5 (ja)
JP5430380B2 (ja) 固体撮像装置及び固体撮像装置の駆動方法
JP2018182496A5 (ja) 固体撮像装置
JP2014168202A5 (ja)
JP2012253691A5 (ja)
JP2010213097A5 (ja)
US9787926B2 (en) Solid-state image apparatus and image system
JP2015204493A5 (ja)
JP2012099934A5 (ja)
JP2014022774A5 (ja) 読出回路及び固体撮像装置
JP2014216859A5 (ja)
JP2013118475A5 (ja)
JP2013074627A5 (ja)
JP6483150B2 (ja) 放射線検出器
JP2011187647A5 (ja)
JP2013123107A5 (ja)
JP2014022774A (ja) 読出回路、固体撮像装置及び読出回路の駆動方法