JP2013090234A5 - - Google Patents

Description

本発明の第１の観点の固体撮像素子は、光信号を電気信号に変換するフォトダイオードを含む画素が配列された画素アレイ部と、上記画素からのアナログ画素信号を信号線に読み出し、読み出したアナログ画素信号をカラム単位で処理する読み出し部と、を有し、上記読み出し部は、上記アナログ画素信号をデジタル信号に変換する機能を有するΔΣ変調器と、上記ΔΣ変調器の入力側に配置され、上記信号線に読み出されたアナログ画素信号を設定されるゲインをもって増幅して上記ΔΣ変調器に入力する増幅器と、を含む。

本発明の第２の観点のカメラシステムは、固体撮像素子と、上記固体撮像素子に被写体像を結像する光学系と、を有し、上記固体撮像素子は、光信号を電気信号に変換するフォトダイオードを含む画素が配列された画素アレイ部と、上記画素からのアナログ画素信号を信号線に読み出し、読み出したアナログ画素信号をカラム単位で処理する読み出し部と、を有し、上記読み出し部は、上記アナログ画素信号をデジタル信号に変換する機能を有するΔΣ変調器と、上記ΔΣ変調器の入力側に配置され、上記信号線に読み出されたアナログ画素信号を設定されるゲインをもって増幅して上記ΔΣ変調器に入力する増幅器と、を含む。

カラム回路２００は、図３に示すように、入力が信号線ＬＳＧＮに接続された増幅器２１０、および増幅器２１０の出力に対して縦続接続されたΔΣ変調器２２０とデシメーションフィルタ回路を含んで構成されている。
そして、縦続接続されたΔΣ変調器２２０およびデシメーションフィルタ回路２３０によりΔΣＡＤ変換器２４０が構成される。
図３の例では、画素１１０Ａをアナログ電源（ＡＶＤＤ）、増幅器２１０、ΔΣ変調器２２０、デシメーションフィルタ回路２３０をデジタル電源（ＤＶＤＤ）とした構成で示している。
後述するように画素の振幅レベルによっては、増幅器をデジタル電圧以上の電源、たとえばアナログ電源とすることでも対応可能である。

そして、基準電圧生成部２１１は、デジタル電源ＤＶＤＤと基準電位ＶＳＳ間に直列に接続されたＰＭＯＳトランジスタＰＴ１とＮＭＯＳトランジスタＮＴ１により形成されている。ＰＭＯＳトランジスタＰＴ１のドレインとＮＭＯＳトランジスタＮＴ１のドレイン同士の接続点によりノードＮＤ２１１が形成され、ゲート同士の接続点によりノードＮＤ２１２が形成されている。これらノードＮＤ２１１とＮＤ２１２が接続され、かつ、差動型アンプＡＭＰ１Ａの他方の入力端子に接続されている。
基準電圧生成部２１１は、差動型アンプＡＭＰ１Ａの他方の入力端子に、上記インバータ型積分器を形成する素子と同等のサイズ比（ＰＭＯＳ／ＮＭＯＳ）をもって生成した基準電圧Ｖｒｅｆを供給する。

Claims (11)

1. 光信号を電気信号に変換するフォトダイオードを含む画素が配列された画素アレイ部と、
   上記画素からのアナログ画素信号を信号線に読み出し、読み出したアナログ画素信号をカラム単位で処理する読み出し部と、を有し、
   上記読み出し部は、
   上記アナログ画素信号をデジタル信号に変換する機能を有するΔΣ変調器と、
   上記ΔΣ変調器の入力側に配置され、上記信号線に読み出されたアナログ画素信号を設定されるゲインをもって増幅して上記ΔΣ変調器に入力する増幅器と、を含む
   固体撮像素子。
2. 上記増幅器は、
   上記アナログ画素信号の入力振幅に応じたゲイン設定が可能で、上記ΔΣ変調器の入力フルスケール幅が一定となるように増幅を行う
   請求項１記載の固体撮像素子。
3. 上記ΔΣ変調器は、
   上記増幅器で増幅された上記画素信号をレベルシフトして積分器に入力する入力部を有し、
   上記レベルシフト量は、固定値として設定される
   請求項２記載の固体撮像素子。
4. 上記ΔΣ変調器は、
   インバータ型積分器を含む少なくとも一つの積分器と、
   最終段となる上記積分器の出力信号を量子化してデジタル信号を出力する量子化器と、
   上記量子化器によるデジタル信号をアナログ信号に変換し、上記積分器の入力側に帰還させるデジタルアナログ変換器と、を含む、ｎ（ｎは１を含む正数）次の変調器として形成され、
   上記増幅器は、
   上記積分器の上記インバータ型積分器と同じ構成のインバータ型アンプまたは差動型アンプを含む
   請求項１から３のいずれか一に記載の固体撮像素子。
5. 上記ΔΣ変調器の積分器は、
   上記インバータ型積分器の入力端子側に接続された入力容量と、
   上記インバータ型積分器の出力端子と入力端子間に接続されたフィードバック容量と、を含み、
   上記増幅器は、
   上記インバータ型アンプの入力端子側に接続された入力容量と、
   上記インバータ型アンプの出力端子と入力端子間に接続されたフィードバック容量と、を含む
   請求項４記載の固体撮像素子。
6. 上記ΔΣ変調器の積分器は、
   上記インバータ型積分器の入力端子側に接続された入力容量と、
   上記インバータ型積分器の出力端子と入力端子間に接続されたフィードバック容量と、を含み、
   上記増幅器は、
   上記差動型アンプの一方の入力端子側に接続された入力容量と、
   上記差動型アンプの出力端子と一方の入力端子間に接続されたフィードバック容量と、
   上記差動型アンプの他方の入力端子に、上記インバータ型積分器を形成する素子と同等のサイズ比をもって生成した基準電圧を供給する基準電圧生成部と、を含む
   請求項４記載の固体撮像素子。
7. 上記増幅器は、
   上記入力容量と上記フィードバック容量の容量比を変更することにより、上記アナログ画素信号の入力振幅に応じたゲインを設定可能である
   請求項５または請求項６記載の固体撮像素子。
8. 上記増幅器は、
   上記アンプの出力端子と入力端子の電位を所定電位にリセットするリセット用スイッチを含む
   請求項５から７のいずれか一に記載の固体撮像素子。
9. 上記画素は、
   フローティングディフュージョンの電荷をリセットするリセット機能を含み、
   上記増幅器のリセット用スイッチは、
   上記画素のリセット動作に並行して導通状態に保持されて、上記アンプの出力端子と入力端子の電位のリセットを行う
   請求項８記載の固体撮像素子。
10. 上記読み出し部は、
    上記ΔΣ変調器のデジタル信号を多ビット化するデシメーションフィルタ回路を含む
    請求項１から９のいずれか一に記載の固体撮像素子。
11. 固体撮像素子と、
    上記固体撮像素子に被写体像を結像する光学系と、を有し、
    上記固体撮像素子は、
    光信号を電気信号に変換するフォトダイオードを含む画素が配列された画素アレイ部と、
    上記画素からのアナログ画素信号を信号線に読み出し、読み出したアナログ画素信号をカラム単位で処理する読み出し部と、を有し、
    上記読み出し部は、
    上記アナログ画素信号をデジタル信号に変換する機能を有するΔΣ変調器と、
    上記ΔΣ変調器の入力側に配置され、上記信号線に読み出されたアナログ画素信号を設定されるゲインをもって増幅して上記ΔΣ変調器に入力する増幅器と、を含む
    カメラシステム。