JP6254883B2 - 撮像装置 - Google Patents

Description

本発明は、撮像装置に関する。

従来から、ダイナミックレンジを拡大するために、1フレーム期間中に異なる２回の露光を行う方式が報告されている。例えば、画素内に受光面積の異なる２つのフォトダイオードを持ち、２種類の感度の異なる画素出力を得る方法がある（例えば、特許文献１参照）。

また、露光時間の異なる複数の画素出力を得る方法などがある（例えば、非特許文献1参照）。

特開２０００−１２５２０９号公報

"Wide Intrascene Dynamic Range CMOS APS Using Dual Sampling", Orly Yadid-Pecht and Eric R. Fossum, IEEE TRANSACTIONS ON ELECTRON DEVICES, VOL. 44, NO. 10, OCTOBER 1997 pp-1721-1722

しかしながら、特許文献１では、サイズの異なる複数の画素を作製する必要があり、構造や製造プロセスが複雑化するという問題がある。

また、非特許文献1では、読み出し速度を2倍以上に高速化する必要がある。高速化を図ると消費電力が増加し、消費電力が増加すると発熱の増大によってノイズが増加するという問題が生じる。

そこで、本発明は、構造や製造プロセスを複雑化することなく、また、読み出し速度の高速化を抑えつつ、２つの異なる露光時間で撮影を行うことのできる撮像装置を提供することを目的とする。

本発明の一局面の撮像装置は、画素に配設される光電変換部と、前記光電変換部の出力端子に接続される転送ゲートと、前記転送ゲートの出力側に接続され、前記転送ゲートを介して転送される前記光電変換部の出力信号を蓄積するフローティングディフュージョンと、前記フローティングディフュージョンをリセットするリセットスイッチと、フローティングディフュージョンに接続され、信号を読み出す選択スイッチと、前記転送ゲート、前記リセットスイッチ、及び前記選択スイッチを駆動する駆動部とを含み、前記駆動部は、第１露光期間における前記光電変換部での光電変換によって得られる第１映像信号を前記リセットスイッチ及び前記選択スイッチをオフにした状態で前記第１露光期間の最後に前記転送ゲートをオンにすることにより、前記光電変換部から前記フローティングディフュージョンに転送し、前記第１露光期間の終了後に、前記選択スイッチをオンにして前記フローティングディフュージョンから前記第１映像信号を読み出し、前記選択スイッチがオンの状態で、前記第１露光期間に続く第２露光期間の最後に前記転送ゲートをオンにして、前記第２露光期間における前記光電変換部での光電変換によって得られる第２映像信号を読み出し、前記第２映像信号を読み出した後に、前記選択スイッチがオンの状態で前記リセットスイッチをオンにして前記フローティングディフュージョンをリセットする。

本発明によれば、構造や製造プロセスを複雑化することなく、また、読み出し速度の高速化を抑えつつ、２つの異なる露光時間で撮影を行うことのできる撮像装置を提供できるという特有の効果が得られる。

実施の形態の撮像装置に含まれるピクセル部を示す図である。 実施の形態１の撮像装置５００を示す図である。 実施の形態の撮像装置５００の駆動シーケンスを示す図である。 図３における第１フレーム１Ｖの水平走査期間１Ｈと第２フレーム２Ｖの水平走査期間１Ｈにおける各信号レベルを示す図である。

以下、本発明の撮像装置を適用した実施の形態について説明する。

＜実施の形態＞
図１は、実施の形態の撮像装置に含まれるピクセル部を示す図である。

実施の形態の撮像装置に含まれるピクセル部１００は、フォトダイオードＰＤ、転送ゲートＴＸ、フローティングディフュージョンＦＤ、リセット用スイッチ素子ＲＴ、出力段１１０、及び出力端子１００Ａを含む。

フォトダイオードＰＤは、撮像装置に含まれる複数の画素のそれぞれに一つずつ配設されている。

フォトダイオードＰＤは、光電変換部の一例である。ここでは、光電変換部の一例としてフォトダイオードＰＤを示すが、光電変換部はフォトダイオードに限らず、入射光を光電変換して、撮像信号を出力できる素子であればよい。

フォトダイオードＰＤは、アノードが接地されており、出力端子となるカソードが転送ゲートＴＸに接続されている。

なお、図１には、１つのフォトダイオードＰＤを示すが、実際には多数（Ｎ個）の画素があるため、ピクセル部１００は、Ｎ個のフォトダイオードＰＤを含む。ここで、Ｎは２以上の任意の整数である。

転送ゲートＴＸは、例えば、ＦＥＴ（Field Effect Transistor）で構成される。ここでは、一例として、転送ゲートＴＸがｎ型のＦＥＴである形態について説明する。しかしながら、転送ゲートＴＸは、ｎ型のＦＥＴに限らず、他の形式のトランジスタであってもよい。

転送ゲートＴＸは、ソースがフォトダイオードＰＤの出力端子（カソード）に接続され、ドレインがフローティングディフュージョンＦＤに接続される。転送ゲートＴＸのゲートは実施の形態１のピクセル部１００を含む撮像装置の駆動部に接続されており、駆動部によって駆動される。

なお、転送ゲートＴＸの数は、フォトダイオードＰＤの数と等しい。すなわち、スイッチ素子（ＴＸ）は、フォトダイオード（ＰＤ）の出力側に、１つずつ接続される。

フローティングディフュージョンＦＤは、転送ゲートＴＸのドレインに接続されている。フローティングディフュージョンＦＤは、例えば、ｐｎ接合ダイオードのｎ型領域であり、電気的に浮遊している。

フローティングディフュージョンＦＤは、コンデンサのような機能を有しており、転送ゲートＴＸを介して接続されるフォトダイオードＰＤから出力される撮像信号（負の電荷）を蓄積する。

フローティングディフュージョンＦＤには所定の飽和容量があるため、所定の飽和容量以上の電荷を蓄積することはできない。フローティングディフュージョンＦＤは、撮像装置の用途等に応じて、所定の飽和容量を有するように構成されている。この飽和容量は、フローティングディフュージョンＦＤの飽和レベルに対応する。飽和レベルとは、それ以上撮像信号による電荷を蓄積できないレベルである。

リセット用スイッチ素子ＲＴは、例えば、ｎ型のＦＥＴであり、ソースがフローティングディフュージョンＦＤに接続され、ドレインが電源（ＶＤＤ）に接続される。リセット用スイッチ素子ＲＴのゲートは実施の形態１のピクセル部１００を含む撮像装置の駆動部に接続されており、駆動部によって駆動される。リセット用スイッチ素子ＲＴがオンにされると、フローティングディフュージョンは電源（ＶＤＤ）に接続され、リセットされる。なお、リセット用スイッチ素子ＲＴは、ｎ型のＦＥＴに限らず、他の形式のトランジスタであってもよい。

出力段１１０は、フローティングディフュージョンＦＤに蓄積される電荷を信号読み出し回路に取り出すための回路である。実施の形態１では、出力段１１０は、例えば、トランジスタ１１０Ａ、選択スイッチＳＬ、及びトランジスタ１１０Ｂで構成される。

トランジスタ１１０Ａは、例えば、ｎ型のＦＥＴであり、ゲートがフローティングディフュージョンＦＤに接続され、ドレインが電源（ＶＤＤ）に接続され、ソースが選択スイッチＳＬのドレインに接続されている。トランジスタ１１０Ａは、フローティングディフュージョンＦＤからゲートに入力される信号レベルを増幅してソースから選択スイッチＳＬに出力する。トランジスタ１１０Ａは、トランジスタ１１０Ｂと所謂ソースフォロワ回路を構築する。

選択スイッチＳＬは、例えば、ｎ型のＦＥＴであり、ドレインがトランジスタ１１０Ａの出力端子に接続され、ソースが出力端子１００Ａに接続される。選択スイッチＳＬのゲートは実施の形態１のピクセル部１００を含む撮像装置の駆動部に接続されており、駆動部によって駆動される。トランジスタ１１０Ｂは、例えば、ｎ型のＦＥＴであり、ゲートにバイアス電圧Ｂｉａｓが入力され、ドレインが選択スイッチＳＬのソースに接続され、ソースが接地される。

出力端子１００Ａは、ピクセル部１００の出力端子である。出力端子１００Ａは、選択スイッチＳＬのソースとトランジスタ１１０Ｂのドレインとの間に接続される。ピクセル部１００は、フローティングディフュージョンＦＤに蓄積した撮像信号を出力段１１０を介して、（ＰＩＸＥＬ ＯＵＴとして）出力端子１００Ａから出力する。出力端子１００Ａは、実施の形態１のピクセル部１００を含む撮像装置の信号読み出し部の入力端子に接続される。

図２は、実施の形態１の撮像装置５００を示す図である。

撮像装置５００は、ＣＭＯＳ(Complementary Metal Oxide Semiconductor)撮像素子２００を含む。ＣＭＯＳ撮像素子２００は、画素部２１０、垂直走査回路２２０、列並列ＡＤＣ(Analog to Digital Convertor)２３０、水平読出回路２４０を含む。また、撮像装置５００は、さらに、駆動部２５０及び信号処理部２６０を含む。信号処理部２６０は、フレームメモリ２７０及び演算部２８０を有する。

画素部２１０は、Ｎロウ（行）×Ｍカラム（列）の画素が配列される。なお、Ｎ、Ｍは任意の整数である。各画素には図１に示すピクセル部１００が１つずつ配設される。垂直走査回路２２０は、画素の垂直走査を行う回路である。

列並列ＡＤＣ２３０の入力端子には、図１に示す出力端子１００Ａが接続される。列並列ＡＤＣ２３０は、画素部２１０の各カラムから出力される信号をデジタル変換して出力する。水平読出回路２４０は、列並列ＡＤＣ２３０の出力側に接続されており、列並列ＡＤＣ２３０でデジタル変換された信号を読み出す。

駆動部２５０は、画素部２１０に含まれるＮ×Ｍ個のピクセル部１００に含まれる転送ゲートＴＸ、リセット用スイッチ素子ＲＴ、及び選択スイッチＳＬのゲートに制御信号を入力して駆動制御を行う。駆動部２５０は、ＣＰＵ（Central Processing Unit）、マイコン、又はＦＰＧＡ(Field Programmable Gate Array)のようなコンピュータで構成される。

信号処理部２６０は、ＣＭＯＳ撮像素子２００の信号読出線２００Ａを介して出力される信号が入力され、信号処理を行う。

フレームメモリ２７０は、駆動部２５０によって指定されるアドレスに対応する画素の各フレームのリセット時の映像信号を格納する。フレームメモリ２７０は、画素の各フレームのリセット時の映像信号を格納できればよく、例えば、揮発性又は不揮発性のメモリを用いればよい。フレームメモリ２７０は、少なくとも１フレーム分の各画素のリセット時の映像信号を格納できればよく、複数フレーム分の各画素のリセット時の映像信号を格納できるように構成されていてもよい。

演算部２８０は、信号処理部２６０から出力される第１映像信号及び第２映像信号と、フレームメモリ２７０に格納されるリセット時の映像信号とに基づき、第１露光データ及び第２露光データを出力する。演算部２８０は、ＣＰＵ（Central Processing Unit）、マイコンのようなコンピュータ、シーケンサ、又はＦＰＧＡ(Field Programmable Gate Array)で構成される。

図３は、実施の形態の撮像装置５００の駆動シーケンスを示す図である。

図３には、Ｎ個のロウ(row1, row2, ・・・, row N)のピクセル部１００の転送ゲートＴＸ、リセット用スイッチ素子ＲＴ、及び選択スイッチＳＬのゲートに制御信号を入力した場合の動作を第１フレーム１Ｖと第２フレーム２Ｖとの２つのフレーム期間について示す。

ここで、各フレーム期間は、Ｎ個の水平走査期間（１Ｈ〜ＮＨ）を含む。また、各画素のフォトダイオードＰＤで２つの異なる露光時間の露光データを得るために、２つの互いに長さの異なる露光期間ＥＸ＿ＡとＥＸ＿Ｂとで露光を行う。

露光期間ＥＸ＿Ａは第１露光期間の一例であり、露光期間ＥＸ＿Ｂは第２露光期間の一例であり、期間の長さは互いに異なる。ここでは、露光期間ＥＸ＿Ａが露光期間ＥＸ＿Ｂよりも短い場合について説明する。

露光期間ＥＸ＿ＡとＥＸ＿Ｂでは第１映像信号と第２映像信号がそれぞれ得られる。第１映像信号と第２映像信号は、列並列ＡＤＣ２３０でデジタル変換され、水平読出回路２４０を経て、信号処理部２６０の演算部２８０で演算が行われる。

演算部２８０では、リセット時の映像信号と、第１映像信号及び第２映像信号とに基づき、第１露光データ及び第２露光データを出力する。第１露光データは露光期間ＥＸ＿Ａでの露光によって発生した電荷量に対応する露光データであり、第２露光データは露光期間ＥＸ＿Ｂでの露光によって発生した電荷量に対応する露光データである。

露光期間ＥＸ＿Ｂは、露光期間ＥＸ＿Ａよりも長いため、第１露光データと第２露光データとは露光時間が異なる。

なお、露光期間ＥＸ＿ＡとＥＸ＿Ｂは、途切れることなく交互に存在し、常にどちらかの露光期間によってフォトダイオードＰＤは光電変換を行う。

また、図３では、各フレーム期間においてＮ個のロウ(row1, row2, , row N)のピクセル部１００のリセット用スイッチ素子ＲＴのゲートに入力される制御信号をRT_row1, RT_row2,・・・,RT_rowNと記す。

また、各フレーム期間においてＮ個のロウ(row1, row2, , row N)のピクセル部１００の転送ゲートＴＸのゲートに入力される制御信号をTX_row1, TX_row2,・・・,TX_rowNと記す。また、各フレーム期間においてＮ個のロウ(row1, row2, , row N)のピクセル部１００の選択スイッチＳＬのゲートに入力される制御信号をSL_row1, SL_row2,・・・,SL_rowNと記す。

ここで、Ｎ個のロウ(row1, row2, , row N)については、Ｎ個の水平走査期間（１Ｈ〜ＮＨ）において同様の駆動が行われるため、１番目のロウrow1について説明を行う。

第１フレーム１Ｖの水平走査期間１Ｈにおいて、選択スイッチＳＬのゲートに入力される制御信号SL_row1がＨレベルに立ち上がることにより、ロウ１の画素が選択されると、露光期間ＥＸ＿Ｂの最後に制御信号TX_row1がＨレベルにごく短期間（所定の短期間）だけパルス状に立ち上がる。これにより、転送ゲートＴＸがオンになり、第１フレーム１Ｖよりも１つ前のフレームの露光期間ＥＸ＿Ｂで得られる第２映像信号がフローティングディフュージョンＦＤを介して出力端子１００Ａから出力される。

制御信号TX_row1のパルスがＬレベルに立ち下がると、露光期間ＥＸ＿Ａが始まる。

露光期間ＥＸ＿Ａでは、選択スイッチＳＬのゲートに入力される制御信号SL_row1がＨレベルに立ち上がっている間に、制御信号RT_row1がＨレベルにごく短期間（所定の短期間）だけパルス状に立ち上げられ、フローティングディフュージョンＦＤが電源電位ＶＤＤにリセットされる。

そして、選択スイッチＳＬのゲートに入力される制御信号SL_row1がＬレベルに立ち下がった後に、露光期間ＥＸ＿Ａの最後に制御信号TX_row1がＨレベルにごく短期間（所定の短期間）だけパルス状に立ち上がる。これにより、転送ゲートＴＸがオンになり、第１フレーム１Ｖの露光期間ＥＸ＿Ａで得られる第１映像信号がフローティングディフュージョンＦＤに転送される。このように、第１映像信号は、選択スイッチＳＬのゲートに入力される制御信号SL_row1がＬレベルとなる画素信号読出期間以外のときにフローティングディフュージョンＦＤに転送される。

そして、露光期間ＥＸ＿Ａに続く露光期間ＥＸ＿Ｂが終了する少し前に、第２フレーム２Ｖの期間に突入し、選択スイッチＳＬのゲートに入力される制御信号SL_row1がＨレベルに立ち上がることにより、ロウ１の画素が選択されると、第１フレーム１Ｖの露光期間ＥＸ＿Ａで得られ、フローティングディフュージョンＦＤに転送されていた第１映像信号が出力端子１００Ａから出力される。

また、その後、露光期間ＥＸ＿Ｂの最後に制御信号TX_row1がＨレベルにごく短期間（所定の短期間）だけパルス状に立ち上がる。これにより、転送ゲートＴＸがオンになり、第１フレーム１Ｖの露光期間ＥＸ＿Ｂで得られる第２映像信号がフローティングディフュージョンＦＤを介して出力端子１００Ａから出力される。

そして、再び露光期間ＥＸ＿Ａに入ると、選択スイッチＳＬのゲートに入力される制御信号SL_row1がＨレベルに立ち上がっている間に、制御信号RT_row1がＨレベルにごく短期間（所定の短期間）だけパルス状に立ち上げられ、フローティングディフュージョンＦＤが電源電位ＶＤＤにリセットされる。

以上のようにして、第１フレーム１Ｖの露光期間ＥＸ＿Ａで得られる第１映像信号と、露光期間ＥＸ＿Ｂで得られる第２映像信号が出力端子１００Ａから出力される。

図４は、図３における第１フレーム１Ｖの水平走査期間１Ｈと、第２フレーム２Ｖの水平走査期間１Ｈとにおける制御信号RT_row1、TX_row1、SL_row1の信号レベル、フローティングディフュージョンＦＤの電位、及び出力端子１００Ａから出力される映像信号（ＰＩＸＥＬ ＯＵＴ）の信号レベルを示す図である。

図４（Ａ）に示すように、第１フレーム１Ｖの水平走査期間１Ｈが始まる前には、映像信号（ＰＩＸＥＬ ＯＵＴ）はリセットされている。また、このとき、フローティングディフュージョンＦＤには、第１フレーム１Ｖの１つ前のフレーム期間の露光期間ＥＸ＿Ａで得られる第１映像信号が転送されている。

そして、選択スイッチＳＬのゲートに入力される制御信号SL_row1がＨレベルに立ち上がることにより、ロウ１の画素が選択されると、第１フレーム１Ｖの１つ前のフレーム期間の露光期間ＥＸ＿Ａで得られる第１映像信号により、映像信号（ＰＩＸＥＬ ＯＵＴ）のレベルがＳ１１Ａに低下する。

レベルＳ１１Ａは、第１フレーム１Ｖの１つ前のフレーム期間の露光期間ＥＸ＿Ａで得られる第１映像信号の信号レベルを表す。

また、転送ゲートＴＸがオンになると、第１フレーム１Ｖよりも１つ前のフレームの露光期間ＥＸ＿Ｂで得られる第２映像信号がフローティングディフュージョンＦＤを介して出力端子１００Ａから出力されるため、フローティングディフュージョンＦＤの電位と映像信号（ＰＩＸＥＬ ＯＵＴ）のレベルはともに低下する。このとき、映像信号（ＰＩＸＥＬ ＯＵＴ）のレベルはＳ１１Ｂまで低下する。

レベルＳ１１Ｂは、第１フレーム１Ｖよりも１つ前のフレームの露光期間ＥＸ＿Ｂで得られる第２映像信号の信号レベルを表す。

そして、第１フレーム１Ｖの水平走査期間１Ｈの露光期間ＥＸ＿Ａにおいて、制御信号SL_row1がＨレベルに立ち上がっている間に、制御信号RT_row1がＨレベルにごく短期間（所定の短期間）だけパルス状に立ち上げられると、フローティングディフュージョンＦＤの電位がリセットされる。このとき、選択スイッチＳＬはオンされているため、映像信号（ＰＩＸＥＬ ＯＵＴ）のレベルは、フローティングディフュージョンＦＤの電位と同様に遷移し、第１フレーム１Ｖの水平走査期間１Ｈが終了するときに、Ｓ２１ＲＳＴ（リセットレベル）になる。なお、リセットレベルＳ２１ＲＳＴが得られた後に、映像信号（ＰＩＸＥＬ ＯＵＴ）のレベルが下がるのは、次の画素（水平走査期間２Ｈ）の読み出しによるものである。

また、図４（Ｂ）に示すように、第２フレーム２Ｖの期間に突入し、選択スイッチＳＬのゲートに入力される制御信号SL_row1がＨレベルに立ち上がることにより、ロウ１の画素が選択されると、第１フレーム１Ｖの露光期間ＥＸ＿Ａで得られ、フローティングディフュージョンＦＤに転送されていた第１映像信号が出力端子１００Ａから出力される。これにより、映像信号（ＰＩＸＥＬ ＯＵＴ）のレベルがＳ２１Ａに低下する。

レベルＳ２１Ａは、第１フレーム１Ｖの露光期間ＥＸ＿Ａで得られる第１映像信号の信号レベルを表す。なお、図４（Ｂ）でレベルＳ２１Ａに下がる前のリセットレベルは、水平走査期間ＮＨにおけるリセットレベルである。

また、転送ゲートＴＸがオンになると、第１フレーム１Ｖの露光期間ＥＸ＿Ｂで得られる第２映像信号がフローティングディフュージョンＦＤを介して出力端子１００Ａから出力されるため、フローティングディフュージョンＦＤの電位と映像信号（ＰＩＸＥＬ ＯＵＴ）のレベルはともに低下する。このとき、映像信号（ＰＩＸＥＬ ＯＵＴ）のレベルはＳ２１Ｂまで低下する。

レベルＳ２１Ｂは、第１フレーム１Ｖの露光期間ＥＸ＿Ｂで得られる第２映像信号の信号レベルを表す。

そして、第２フレーム２Ｖの水平走査期間１Ｈの露光期間ＥＸ＿Ａにおいて、制御信号SL_row1がＨレベルに立ち上がっている間に、制御信号RT_row1がＨレベルにごく短期間（所定の短期間）だけパルス状に立ち上げられると、フローティングディフュージョンＦＤの電位がリセットされる。このとき、選択スイッチＳＬはオンされているため、映像信号（ＰＩＸＥＬ ＯＵＴ）のレベルは、フローティングディフュージョンＦＤの電位と同様に遷移し、第２フレーム２Ｖの水平走査期間１Ｈが終了するときに、Ｓ３１ＲＳＴ（リセットレベル）になる。

以上のようにして、第１フレーム１Ｖの露光期間ＥＸ＿Ａで得られる第１映像信号の信号レベルＳ２１Ａと、第１フレーム１Ｖの露光期間ＥＸ＿Ｂで得られる第２映像信号の信号レベルＳ２１Ｂとが得られる。

ここで、第１フレーム１Ｖの水平走査期間１Ｈが終了するときに得られるリセットレベルＳ２１ＲＳＴをフレームメモリ２７０に格納しておく。リセットレベルＳ２１ＲＳＴは、信号レベルＳ２１Ａ及び信号レベルＳ２１Ｂをそれぞれ得るための露光期間ＥＸ＿Ａ及び露光期間ＥＸ＿Ｂと同一のフレームで、同一の画素において得られるリセットレベルである。
そして、信号レベルＳ２１Ａ、信号レベルＳ２１Ｂ、及び、フレームメモリ２７０に格納したリセットレベルＳ２１ＲＳＴを用いれば、演算部２８０で、第１露光データ及び第２露光データを演算することができる。

第１露光データは露光期間ＥＸ＿Ａでの露光によって発生した電荷量に対応する露光データであり、第２露光データは露光期間ＥＸ＿Ｂでの露光によって発生した電荷量に対応する露光データである。

ここで、第１露光データと第２露光データの演算方法について説明する。

第１露光データＳ１は、信号レベルＳ２１ＡからリセットレベルＳ２１ＲＳＴを減算することによって求めることができる。すなわち、Ｓ１＝Ｓ２１Ａ−Ｓ２１ＲＳＴである。

また、第２露光データＳ２は、信号レベルＳ２１Ｂから信号レベルＳ２１Ａを減算することによって求めることができる。すなわち、Ｓ２＝Ｓ２１Ｂ−Ｓ２１Ａである。

また、第１露光データと第２露光データの合計の露光データＳ３は、信号レベルＳ２１ＢからリセットレベルＳ２１ＲＳＴを減算することによって求めることができる。すなわち、Ｓ３＝Ｓ２１Ｂ−Ｓ２１ＲＳＴである。これは、第１露光データはＳ１と第２露光データＳ２の和である。

以上のように、第１フレーム１Ｖの水平走査期間１Ｈが終了するときに得られるリセットレベルＳ２１ＲＳＴをフレームメモリ２７０に格納しておけば、第１露光データＳ１、第２露光データＳ２、及び、露光データＳ３を求めることができる。

これは、すべての水平走査期間（すなわち、すべての画素）について同様であり、すべてのフレームにおいて同様である。

従って、フレームメモリ２７０に、画素のアドレスを表すデータと、同一のフレームで同一の画素において得られるリセットレベルとをすべての画素について格納しておけば、すべての画素について、第１露光データＳ１、第２露光データＳ２、及び、露光データＳ３を求めることができる。

ここで、フレームメモリ２７０に格納される同一のフレームで同一の画素において得られるリセットレベルとは、図３及び図４に示す第１フレーム１Ｖにおける水平走査期間１Ｈで選択される画素において、信号レベルＳ２１Ａ及び信号レベルＳ２１Ｂをそれぞれ得るための露光期間ＥＸ＿Ａ及び露光期間ＥＸ＿Ｂと同じフレームで得られるリセットレベルである。

以上のように、実施の形態の撮像装置５００によれば、２つの異なる露光時間で撮影を行うことができる。

ここで、露光期間ＥＸ＿Ａと露光期間ＥＸ＿Ｂは、上述のように露光期間ＥＸ＿Ａが露光期間ＥＸ＿Ｂよりも短いことが望ましい。これは、先に露光を行う露光期間ＥＸ＿ＡでフローティングディフュージョンＦＤが飽和すると、露光期間ＥＸ＿Ａに続く露光期間ＥＸ＿Ｂでの露光で信号を読めなくなるおそれがあるからである。このため、実施の形態では、露光期間ＥＸ＿Ａを露光期間ＥＸ＿Ｂよりも短く設定している。

なお、フローティングディフュージョンＦＤの飽和のおそれがない場合は、露光期間ＥＸ＿Ａが露光期間ＥＸ＿Ｂよりも長くてもよい。

また、第１露光データＳ１と露光データＳ３を演算する際に、リセットレベルＳ２１ＲＳＴを用いるのは、フローティングディフュージョンＦＤのリセットノイズをキャンセルするためである。フローティングディフュージョンＦＤは、リセット用スイッチ素子ＲＴのオン／オフに伴うノイズにより、リセット後の電位に変動が生じるおそれがあるからである。

また、露光期間ＥＸ＿Ａで得られる映像信号は、露光期間ＥＸ＿Ｂで得られる映像信号よりもフローティングディフュージョンＦＤに滞在する時間が大幅に長いため、フローティングディフュージョンＦＤで発生する暗電流などにより多くのノイズが混入するおそれがある。しかしながら、露光期間ＥＸ＿Ａによる短時間露光で得られる映像信号を高輝度側に用いれば、暗電流などによるノイズの影響の影響を軽減でき、影響を無視することができる。

また、以上では、列並列ＡＤＣ２３０がＣＭＯＳ撮像素子２００の内部で水平読出回路２４０の前段にある形態について説明したが、列並列ＡＤＣの代わりに用いるＡＤＣがＣＭＯＳ撮像素子２００の外部にあって、水平読出回路２４０がＣＭＯＳ撮像素子２００の内部にあってもよい。

以上、実施の形態によれば、構造や製造プロセスを複雑化することなく、また、読み出し速度の高速化を抑えつつ、２つの異なる露光時間で撮影を行うことのできる撮像装置５００を提供することができる。

また、非特許文献1のように露光時間の異なる複数の画素出力を得る方法では、露光時間の異なる画素が２種類ある場合に、２種類の画素のそれぞれをリセットする必要があるため、１種類の露光時間で１種類の信号レベルの映像信号を得る場合に比べて、読み出し速度を2倍以上に高速化する必要がある。

これに対して、実施の形態の撮像装置５００では、１回のリセットに対して、２段階の信号レベルの映像信号（第１映像信号、第２映像信号）を得ることができるので、１種類の露光時間で１種類の信号レベルの映像信号を得る場合に比べて、読み出し速度を１．５倍に高速化すれば足りるため、非特許文献１に比べて読み出し速度の高速化を抑制することができる。

なお、ここでは、フレームメモリ２７０に格納したリセットレベルＳ２１ＲＳＴを用いて、演算部２８０で第１露光データＳ１及び露光データＳ３を演算する形態について説明した。

しかしながら、フレームメモリ２７０に格納したリセットレベルＳ２１ＲＳＴの代わりに、第２フレーム２Ｖの水平走査期間１Ｈが終了するときに得られるリセットレベルＳ３１ＲＳＴを用いて、第１露光データＳ１及び露光データＳ３を演算してもよい。

リセットレベルＳ３１ＲＳＴは、信号レベルＳ２１Ａ及び信号レベルＳ２１Ｂをそれぞれ得るための露光期間ＥＸ＿Ａ及び露光期間ＥＸ＿Ｂと同一のフレーム（第１フレーム１Ｖ）の次のフレーム（第２フレーム２Ｖ）で、同一の画素において得られるリセットレベルである。

この場合には、第１露光データＳ１は、Ｓ１＝Ｓ２１Ａ−Ｓ３１ＲＳＴで求まり、露光データＳ３は、Ｓ３＝Ｓ２１Ｂ−Ｓ３１ＲＳＴで求まる。

フレームメモリ２７０に格納したリセットレベルＳ２１ＲＳＴの代わりに、リセットレベルＳ３１ＲＳＴを用いる場合は、別のフレームで得られるリセットレベルを用いることになるため、リセットレベルＳ２１ＲＳＴに比べるとリセットレベルのずれが生じるが、フレームメモリ２７０に格納しなくてもよくなる。

また、以上では、２つの異なる露光時間で撮影を行うことのできる撮像装置５００について説明したが、３つ以上の異なる露光時間で撮影を行うようにしてもよい。

以上、本発明の例示的な実施の形態の撮像装置について説明したが、本発明は、具体的に開示された実施の形態に限定されるものではなく、特許請求の範囲から逸脱することなく、種々の変形や変更が可能である。

１００ ピクセル部
１００Ａ 出力端子
１１０ 出力段
１１０Ａ トランジスタ
ＳＬ 選択スイッチ
ＰＤ フォトダイオード
ＴＸ 転送ゲート
ＦＤ フローティングディフュージョン
ＲＴ リセット用スイッチ素子
２００ ＣＭＯＳ撮像素子
２１０ 画素部
２２０ 垂直走査回路
２３０ 列並列ＡＤＣ
２４０ 水平読出回路
２５０ 駆動部
２６０ 信号処理部
２７０ フレームメモリ
２８０ 演算部
５００ 撮像装置

Claims (7)

1. 画素に配設される光電変換部と、
   前記光電変換部の出力端子に接続される転送ゲートと、
   前記転送ゲートの出力側に接続され、前記転送ゲートを介して転送される前記光電変換部の出力信号を蓄積するフローティングディフュージョンと、
   前記フローティングディフュージョンをリセットするリセットスイッチと、
   フローティングディフュージョンに接続され、信号を読み出す選択スイッチと、
   前記転送ゲート、前記リセットスイッチ、及び前記選択スイッチを駆動する駆動部と
   を含み、
   前記駆動部は、
   第１露光期間における前記光電変換部での光電変換によって得られる第１映像信号を前記リセットスイッチ及び前記選択スイッチをオフにした状態で前記第１露光期間の最後に前記転送ゲートをオンにすることにより、前記光電変換部から前記フローティングディフュージョンに転送し、
   前記第１露光期間の終了後に、前記選択スイッチをオンにして前記フローティングディフュージョンから前記第１映像信号を読み出し、
   前記選択スイッチがオンの状態で、前記第１露光期間に続く第２露光期間の最後に前記転送ゲートをオンにして、前記第２露光期間における前記光電変換部での光電変換によって得られる第２映像信号を読み出し、
   前記第２映像信号を読み出した後に、前記選択スイッチがオンの状態で前記リセットスイッチをオンにして前記フローティングディフュージョンをリセットする、撮像装置。
2. 前記第１映像信号から前記第１映像信号と同一フレームの同一画素の前記フローティングディフュージョンの前記リセット後の信号レベルを引くことにより、前記第１露光期間における第１露光信号を得る、請求項１記載の撮像装置。
3. 前記第２映像信号から前記第２映像信号と同一フレームの同一画素の前記フローティングディフュージョンの前記リセット後の信号レベルを引くことにより、前記第１露光期間及び前記第２露光期間の露光による露光信号を得る、請求項１又は２記載の撮像装置。
4. 前記第１映像信号から前記第１映像信号と同一フレームの次のフレームの同一画素の前記フローティングディフュージョンの前記リセット後の信号レベルを引くことにより、前記第１露光期間における第１露光信号を得る、請求項１記載の撮像装置。
5. 前記第２映像信号から前記第２映像信号と同一フレームの次のフレームの同一画素の前記フローティングディフュージョンの前記リセット後の信号レベルを引くことにより、前記第１露光期間及び前記第２露光期間の露光による露光信号を得る、請求項１又は４記載の撮像装置。
6. 前記第２映像信号から前記第１映像信号を引くことにより、前記第２露光期間の露光による第２露光信号を得る、請求項１乃至５のいずれか一項記載の撮像装置。
7. 前記第１露光期間は、前記第２露光期間よりも短い、請求項１乃至６のいずれか一項記載の撮像装置。

Images