JP2014155227A - ボディバイアスされたスイッチ装置 - Google Patents

ボディバイアスされたスイッチ装置 Download PDF

Info

Publication number
JP2014155227A
JP2014155227A JP2014020289A JP2014020289A JP2014155227A JP 2014155227 A JP2014155227 A JP 2014155227A JP 2014020289 A JP2014020289 A JP 2014020289A JP 2014020289 A JP2014020289 A JP 2014020289A JP 2014155227 A JP2014155227 A JP 2014155227A
Authority
JP
Japan
Prior art keywords
fet
terminal
circuit
node
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014020289A
Other languages
English (en)
Other versions
JP6702646B2 (ja
JP2014155227A5 (ja
Inventor
J Clausen William
ジェイ. クラウセン、ウィリアム
P Furino James Jr
ジュニア、ジェイムズ ピー. フリノ
Michael D Yore
ディー. ヨー、マイケル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qorvo US Inc
Original Assignee
Triquint Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Triquint Semiconductor Inc filed Critical Triquint Semiconductor Inc
Publication of JP2014155227A publication Critical patent/JP2014155227A/ja
Publication of JP2014155227A5 publication Critical patent/JP2014155227A5/ja
Application granted granted Critical
Publication of JP6702646B2 publication Critical patent/JP6702646B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06Modifications for ensuring a fully conducting state
    • H03K17/063Modifications for ensuring a fully conducting state in field-effect transistor switches
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16Modifications for eliminating interference voltages or currents
    • H03K17/161Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06Modifications for ensuring a fully conducting state
    • H03K2017/066Maximizing the OFF-resistance instead of minimizing the ON-resistance
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K2217/00Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0018Special modifications or use of the back gate voltage of a FET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electronic Switches (AREA)

Abstract

【課題】ボディバイアスされたスイッチ装置を提供する。
【解決手段】実施の形態は、一以上の電界効果トランジスタ(FET)104を含むスイッチ装置を提供する。実施の形態において、ボディバイアス回路124は、スイッチ電界効果トランジスタ104に印加される無線周波数信号に基づいてバイアス電圧を引き出し、バイアス電圧をスイッチ電界効果トランジスタ104のボディ端子120に供給してもよい。スイッチ装置は、無線周波数(RF)信号をスイッチするように構成されていてもよい。
【選択図】図1

Description

本開示の実施の形態は、広くは回路の分野に関し、特に電界効果トランジスタ(FET)を利用したボディバイアスされたスイッチ装置に関する。
シリコン−オン−インシュレータ(SOI)のスイッチ装置において、オフモード動作におけるフローティングボディ効果を緩和するため、負のボディバイアス接続が用いられる。本設計では、負の電圧をボディへ直接的に供給するチャージポンプの使用を求める。この回路要素は、基板のノイズ結合、デコーダ回路への多くの制御線、無線周波数(RF)スイッチコアに侵入する不要な信号(利用可能なルーティング経路の制約による)および大型のダイサイズに関連しうる設計を用いるものであった。
本発明はこうした状況に鑑みてなされたものであり、その目的とするところは、ボディバイアスされたスイッチ装置を提供することにある。
本発明のある態様の回路は、無線周波数(RF)信号をスイッチするように構成される回路であって、ソース端子、ゲート端子、ドレイン端子およびボディ端子を含む電界効果トランジスタ(FET)と、ソース端子、ドレイン端子およびボディ端子に接続されるボディバイアス回路と、を備える。ボディバイアス回路は、FETに印加されるRF信号に基づく負のバイアス電圧を引き出し、FETがオフ状態のときに負のバイアス電圧をボディ端子に供給するように構成される。
本発明の別の態様は、無線通信装置である。この装置は、送受信機と、アンテナと、送受信機およびアンテナに接続され、送受信機とアンテナとの間の信号を通信するように構成される無線周波数(RF)フロントエンドと、を備える。無線周波数フロントエンドは、シリコン−オン−インシュレータのスイッチ装置を含む。スイッチ装置は、複数のスイッチ電界効果トランジスタ(FET)をオン状態またはオフ状態に設定するよう構成されるデコーダと、複数のFETからなる電界効果トランジスタ(FET)およびボディバイアス回路を持つセルと、を有する。ボディバイアス回路は、FETがオフ状態のときに電界効果トランジスタのボディに負の電圧を供給するように構成され、当該負の電圧は、FETに印加されるRF信号から引き出される。
本発明のさらに別の態様は、方法である。この方法は、デコーダ回路を用いて、スイッチ電界効果トランジスタ(FET)をオフ状態に制御し、ボディバイアス回路を用いて、スイッチFETがオフ状態の間に、スイッチFETに印加される無線周波数(RF)信号に基づく負のバイアス電圧を引き出し、ボディバイアス回路によって、スイッチFETがオフ状態の間に、負のバイアス電圧をスイッチFETのボディに供給する。
本発明のさらに別の態様は、回路である。この回路は、無線周波数(RF)信号をスイッチするように構成される回路であって、ソース端子、ゲート端子、ドレイン端子およびボディ端子を含む電界効果トランジスタ(FET)と、ボディ端子に接続されるノードと、ドレイン端子およびノードに接続される第1抵抗と、ソース端子およびノードに接続される第2抵抗と、を有するボディバイアス回路と、を備える。ボディバイアス回路は、FETに印加されるRF信号に基づくバイアス電圧を引き出し、バイアス電圧をボディ端子に供給するように構成される。
いくつかの実施の形態に係る単位セルを示す図である。 いくつかの実施の形態に係るスイッチトランジスタの構成を示す図である。 いくつかの実施の形態に係る単位セルを示す図である。 図4(a)及び図4(b)は、いくつかの実施の形態に係る電圧の時間変化を示すグラフである。 他の実施の形態に係る単位セルを示す図である。 他の実施の形態に係る単位セルを示す図である。 いくつかの実施の形態に係る動作方法を示すフローチャートである。 いくつかの実施の形態に係るスイッチ装置を示す図である。 いくつかの実施の形態に係る無線通信装置を示す図である。
実施の形態は、例示を目的とし、添付図面の形態に限定されないことを目的として、図示される。図面において、同種の符号は、同様な構成要素を示す。
例示される実施の形態に係る様々な態様は、当業者にとって一般的に採用される用語を用いて他の当業者に本発明の本質を伝えるために示される。しかしながら、以下に示されるいくつかの要素のみを用いて代替的な実施の形態を実施しうることは、当業者にとって明らかであろう。説明のために、特定の装置または構成は、例示される実施の形態の詳細な理解を与えるために示される。しかし、代替的な実施の形態は具体的な細部を省いて実施しうることは当業者にとって明らかであろう。他の例では、例示される実施の形態を不明確としないために、周知な特徴は除外され、もしくは単純化される。
さらに、様々な動作は、複数の個別の動作として本開示の理解を最も助ける形で順に示される。しかしながら、記載の順序は、これらの動作が必ずしも順序依存であることを示すものであるとして解釈されるべきはない。特に、これらの動作は、説明される順序で実行される必要はない。
「一つの実施の形態において」の語は、繰り返し用いられる。この語は、ほとんどの場合において、同じ実施の形態を参照するものではないが、同じ実施の形態を参照することもある。「備える」、「有する」および「含む」の語は、文脈において別に規定されない限り、同義語である。
「〜と接続される」の語は、ここでは、派生的に用いられうる。「接続される」は、以下に示す一以上の意味で用いられうる。「接続される」は、二以上の要素が物理的または電気的に直接接触することを意味しうる。しかしながら、「接続される」は、二以上の要素が互いに間接的に接触しつつ互いに協働または相互作用することも意味し、また、一以上の他の要素が、上述の意味で互いに接続された要素間において結合または接続されることを意味しうる。
実施の形態は、スイッチ装置で用いられ、電界効果トランジスタ(FET)を含む回路を含んでもよい。FETは、それぞれに接続される個別の端子を有する、ボディ、ソース、ドレインおよびゲートを備えてもよい。スイッチ装置は、シリコン−オン−インシュレータ(SOI)のスイッチ装置であってもよい。また回路は、対となる回路素子を含み、FETに印加される無線周波数(RF)信号に基づくバイアス電圧を引き出して、FETがオフのときにFETのボディ端子にバイアス電圧を供給するように構成される、ボディバイアス回路を含んでもよい。いくつかの実施の形態において、引き出されたバイアス電圧は、負のバイアス電圧であってもよい。種々の実施の形態は、図面を参照しながら、以下に詳細に説明される。
図1は、種々の実施の形態に係る回路100を示す。回路100は、単位セル100または単純にセル100と呼んでもよい。セル100は、FET104を含んでもよく、また、FET104は、スイッチFET104と呼んでもよい。FET104は、たいていの場合に示されるように、n型の電界効果トランジスタ(n型FET)でもよい。FET104は、符号とともに後述する図2に示されるFETのソース、ドレイン、ゲートおよびボディにそれぞれ接続される、ソース端子108、ドレイン端子112、ゲート端子116およびボディ端子120を含んでもよい。
セル100は、さらにボディバイアス回路124を含んでもよい。ボディバイアス回路124は、FET104のソース端子108、ドレイン端子112およびボディ端子120に接続されてもよい。ボディバイアス回路124は、後に詳述するように、適切なバイアス電圧をFET104のベースに供給するために用いられてもよい。種々の実施の形態において、ボディバイアス回路124は、FET104の三つの端子にのみ接続される。言い換えれば、ボディバイアス回路124に接続されるべき外部接続または制御線は必要としない。
ボディバイアス回路124は、第1抵抗128、ノード132および第2抵抗136を含んでもよい。第1抵抗128は、ソース端子108およびノード132の間に接続されてもよい。第2抵抗136は、ドレイン端子112およびノード132の間に接続されてもよい。ノード132は、ボディ端子120に接続されてもよい。第1抵抗128および第2抵抗136は、同じ大きさであってもよい。
FET104は、エンハンスモードまたはデプレッションモードのFETであってもよい。いくつかの実施の形態において、FET104は、金属酸化物半導体FET(MOSFET)であってもよく、他の実施の形態では、FET104は、絶縁ゲート型FET(IGFET)、または金属絶縁体半導体FET(MISFET)としてもよい。
種々の実施の形態は、FET104のボディ電圧のバイアスに用いられるボディバイアス構造を提供する。このバイアス構造は、ここでは、n型FETを参照しながら説明される。しかしながら、他の実施の形態において、このバイアス構造は、p型FETのような別の種類のFETに用いることとしてもよい。
種々の実施の形態において、FET104は、以後、無線周波数(RF)信号と呼ぶ伝送信号の切り替えを可能とするため、オフ状態とオン状態との間を選択的に遷移してもよい。たとえば、FET104は、FET104がオン状態であればソース端子108とドレイン端子112との間でRF信号を通過させてもよい。また、FET104は、FET104がオフ状態であれば、ドレイン端子112とソース端子108との間のRF信号の通過を妨げてもよい。
FET104は、ゲート端子116において、FET104をオフ状態とオン状態との間で遷移させるための制御信号を受信してもよい。たとえば、ドレイン端子112およびソース端子108の直流電圧に対応し、ゲートソース間電圧とも呼ばれる、+2.5Vの直流電圧をゲート端子116に印加してもよい。いくつかの実施の形態では、この電圧は、デコーダ(図1に図示せず)により印加されてもよい。この+2.5Vの電圧は、ドレイン端子112およびソース端子108の間の抵抗を極めて小さくし、その結果、RF信号がドレイン端子112およびソース端子108の間を通過できるようにすることで、FET104をオン状態とする効果を有してもよい。
正のゲート−ソース間電圧を印加することで、RF信号がFET104を通過できるようにしてもよい。なぜなら、FET104は、SOIスイッチ装置に含まれる場合、図2に示される要素を一般に備えてもよいためである。FET104は、ドレイン端子112に接続されるドレイン200と、ソース端子108に接続されるソース204と、ゲート端子116に接続されるゲート208と、より構成されてもよい。実施の形態において、ドレイン200、ソース204およびゲート208は、例えば、アルミニウムまたは銅などの金属または導電性材料により全て構成されてもよい。実施の形態において、ドレイン200、ソース204およびゲート208は、同じ材料または異なる材料により構成されてもよい。
FET104は、さらに、ボディ端子120に接続されるボディ212を備えてもよい。FET104は、詳細を後述するように、さらに、ドレイン200およびボディ212の間に設けられるn型ドレイン部220と、ソース204およびボディ212の間に設けられるn型ソース部228を備えてもよい。
ここで、端子は、回路において他の要素に接続されるFET104の要素の一つである。いくつかの実施の形態において、ドレイン200およびドレイン端子112は、同じ要素であると考えてもよく、例えば、FET104は、ドレイン200と回路内の要素との間の直接接続を通じて、回路内の別の要素と接続してもよい。他の実施の形態においては、ドレイン端子112は、例えば、導電性のリード線など、電気的にドレイン200に接続される端子であってもよい。例えば、これらの他の実施の形態において、FET104は、ドレイン端子112を通じて回路内の別の要素と接続してもよい。このとき、ドレイン端子112は、銅などの金属のリード線や他の導電性のリード線であってもよく、これらのリード線はドレイン200と接続されてもよい。同様に、ソース204およびソース端子108は、ドレイン200およびドレイン端子112に関して上述したように、互いに同一であってもよいし、または、互いに電気的に接続されてもよい。同様に、ゲート208およびゲート端子116は、互いに同一であってもよいし、または、互いに電気的に接続されてもよい。最後に、ボディ212およびボディ端子120は、互いに同一であってもよいし、または、互いに接続されていてもよい。ここで、各要素に与えられる名称は、FET104の一つの要素を別の要素から識別するためのものであり、異なる実施の形態では異なる名称を用いるかもしれない。例えば、FET104において、n型ドレイン部220を「ドレイン」と呼び、n型ソース部228を「ソース」と呼ぶかもしれない。
FET104を用いる例として、直流電圧は、ゲート端子116に印加されるものとして説明され、同時に、ゲート端子116によりゲート208が特定の電圧を得ることとなりうる。しかしながら、いくつかの実施の形態において、この直流電圧は、ゲート208に直接的に印加されうる。他の例として、RF信号は、ソース204またはソース端子108(または、ドレイン200またはドレイン端子112)において受信されてもよく、FET104がオン状態のときには、FET104を通って、ドレイン200またはドレイン端子112(または、ソース204またはソース端子108)へ通過してもよい。
ボディ212は、p型材料、例えば、シリコンやゲルマニウムなどのIV族元素に、ホウ素やアルミニウムなどのIII族元素をドープしたもので構成されてもよい。n型のドレイン部220およびソース部228は、シリコンやゲルマニウムなどのIV族元素に、ヒ素やリンなどのV属元素をドープしたもので構成されてもよい。n型のドレイン部220およびソース部228は、ボディ212により互いに分離されてもよい。一般に、p型材料は、電子が欠乏し、電子ホールを有すると言われる。n型材料は、n型材料の内外にて電流として移動することのできる余分な電子を有し、その結果、可動電子を有するといわれる。
上述したように、FET104のゲート208は、銅やアルミニウムなどの導電性の金属で構成されてもよい。他の実施の形態において、ゲート208は、タンタル、タングステン、窒化タンタルより構成されてもよい。他の実施の形態において、FET104のゲート208は、ポリシリコン材料で構成されてもよい。ドレイン200、ソース204、ゲート208およびボディ212は全て、誘電体224により互いに分離されてもよい。誘電体224は、例えば、二酸化シリコン、酸化窒化シリコン、または、ドレイン200およびソース204の間の電子の流れを妨げることのできる、その他の高誘電率(High-k)の誘電材料などである。
FET104をオンにするため、ゲート208とFET104のその他の部分との間に静電界が形成されてもよい。これは、例えば、2.5Vなどの正の電圧をゲート208に印加するデコーダによりなされてもよい。ドレイン200およびソース204は、例えば、0Vの直流バイアス電圧を有してもよい。ボディ212は、浮遊(float)してもよく、その結果、FET104を通って送信されるRF信号により与えられる低変調のパワーレベルを有する約0Vの直流バイアス電圧となってもよい。
正のゲート−ソース間電圧は、p型材料のボディ212中に含まれる電子ホールを遠ざける一方で、p型材料のボディ212に含まれる自由電子を引きつけうる。同時に、正のゲート−ソース間電圧は、n型のドレイン部220およびソース部228に含まれる可動電子を引きつけうる。ドレイン200およびソース204の直流電圧と比べてゲート208の正電圧が十分に高くなり、閾値電圧として知られる電圧になると、p型材料のボディ212における斥力、および、ボディ212に含まれる自由電子とn型のドレイン部220およびソース部228に含まれる可動電子への引力により、電子チャネルを形成しうる。この電子チャネルは、しばしば、反転層と呼ばれ、n型のドレイン部220およびソース部228の間であって誘電体224の直下に存在しうる。言い換えれば、n型のドレイン部220およびソース部228の間の電子チャネルは、ボディ212および誘電体214のちょうど間に存在しうる。いくつかの実施の形態において、ゲート208に印加する電圧を上げると、静電界の大きさが増大しうる。静電界が増大すると、電子チャネルの大きさが増え、その結果、ドレイン200およびソース204の間を通過できる電流量が増加しうる。
FET104をオフにするため、デコーダは、ゲート208に−2.5Vの電圧を印加してもよい。ドレイン200およびソース204は、0Vの直流電圧にバイアスされたままであってもよい。しかしながら、ボディ212は、第1抵抗128および第2抵抗136を通るRF信号からのエネルギーにより変調されうる。この約0Vでもよいボディバイアス電圧の供給は、RF信号により引き出されるバイアス電圧により完全になされてよく、デコーダからの外部の制御線を必要としない。
図3は、種々の実施の形態に係るセル300を示す。セル300は、実質的に置換可能な同様の名称の構成要素を有するセル100と、同様であってもよい。
セル300は、ソース端子308、ドレイン端子312およびゲート端子316を有するスイッチFET304を含んでもよい。セル300は、さらに、第1バイアスFET328と、ボディ端子320に接続されるノード332と、第2バイアスFET336とを含む、ボディバイアス回路324を含んでもよい。バイアスFET328、336は、一般に、n型FETとして示したものとしてもよい。しかしながら、他の実施の形態においては、p型FETのような、他の種類のFETを用いてもよい。
第1バイアスFET328は、ソース端子308に接続されるソース端子340と、ノード332に接続されるドレイン端子344と、ドレイン端子312に接続されるゲート端子348と、を含んでもよい。第2バイアスFET336は、ノード332に接続されるドレイン端子352と、ドレイン端子312に接続されるソース端子356と、ソース端子308に接続されるゲート端子360と、を含んでもよい。
スイッチFET304がオフ状態のとき、ボディバイアス回路324は、スイッチFET304に印加されるRF信号に基づいてボディにバイアスをかける、負の電圧を生成してもよい。これは、図示されるように、バイアスFET328、336のゲートを、スイッチFET304の反対側のソースおよびドレイン端子に結合することによりなされてもよい。RF信号の正の電圧を制限ないし縮小し、RF信号の負の電圧を増幅するよう機能しうるようにバイアスFET328、336を構成することで、ボディ端子320に負のバイアス電圧が印加される。これは、時間と電圧の関数として、複数のパワーレベルの異なるRF信号をプロットした、図4に示すグラフに見られる。特に、図4(a)は、スイッチFET304に印加されたRF信号の電圧を時間に対してプロットし、図4(b)は、ボディバイアス回路324によりスイッチFET304に印加された対応する電圧の時間に対してプロットしたものである。
セル300により実現されるように、負のバイアス電圧をボディに印加することにで、セル300の性能を向上しうる。これは、負のソース−ボディ間電圧が、負のゲート−ソース間電圧と協働し、ドレイン端子312およびソース端子308の間において高抵抗を与える、負の静電界を生成することが原因であるかもしれない。これは、負の静電界がp型ボディに含まれる電子ホールを引きつけると同時に、n型のドレイン部およびソース部に含まれる可動電子を遠ざけることにより、ソース−ドレイン間での電子の移動を禁止する、負の静電界が原因であるかもしれない。n型FETの代わりにp型FETが用いられる他の実施の形態においては、ボディはn型材料であってよく、ドレイン部およびソース部はp型材料であってもよい。
上述したように、負の静電界を与えることにより、スイッチFET304のソース−ドレイン間のチャネルを完全に消滅させうる。これにより、大きなRF信号における変調効果を制限することができる。さもないと、スイッチFET304をオフ状態にした場合であって、スイッチFET304が部分的に消滅したチャネルを有する場合に、この変調効果が生じうる。仮に、チャネルが部分的にのみ消滅した場合、スイッチFET304は、NPN接合のP領域としての機能を果たす部分的に消滅したチャネルの一部を有する、横型の寄生バイポーラ接合トランジスタとして機能するおそれがある。
図5は、種々の実施の形態に係るセル500を示す。セル500は、実質的に置換可能な同様の名称の構成要素を有するセル100およびセル300と、同様であってもよい。
セル500は、ソース端子508、ドレイン端子512、ゲート端子516およびボディ端子520を有する、FET504を含んでもよい。セル500は、さらに、第1バイアスダイオード528、ボディ端子520と接続されるノード532および第2バイアスダイオード536を有する、ボディバイアス回路524を含んでもよい。
第1バイアスダイオード528は、ソース端子508と接続されるカソード端子540と、ノード532に接続されるアノード端子544を含んでもよい。第2バイアスダイオード536は、ノード532と接続されるアノード端子548と、ドレイン端子512に接続されるカソード端子552を含んでもよい。
FET504がオン状態のとき、バイアスダイオード528、536は導通せず、ボディは浮遊する。ボディは、一般に、浮遊時に0V近傍に維持されてもよい。FET504がオフ状態のとき、バイアスダイオード528、536は、RF信号を直流信号に整流し、スイッチFET504のボディを駆動して、浮遊状態から平均して負の電圧となる状態にする。この負の電圧は、スイッチFET504を横切るRF信号のピーク電圧に依存する。ボディに印加される電圧の波形は、図4(b)に示される波形と同様であってもよい。
図6は、種々の実施の形態に係るセル600を示す。セル600は、実質的に置換可能な同様の名称の構成要素を有するセル100、300、500と、同様であってもよい。
セル600は、ソース端子608、ドレイン端子612、ゲート端子616およびボディ端子620を有し、スイッチFET604とも呼ぶFET604を含んでもよい。セル600は、第1バイアスFET628、ボディ端子620と接続されるノード632および第2バイアスFET636を含むボディバイアス回路624をさらに含んでもよい。バイアスFET628、636は、n型FETであってもよい。他の実施の形態においては、p型FETなどの他の種類のFETを用いてもよい。
第1バイアスFET628は、ソース端子608に接続されるソース端子640と、ノード632に接続されるドレイン端子644と、ノード632に接続されるゲート端子648とを含んでもよい。第2バイアスFET636は、ノード632に接続されるドレイン端子652と、ドレイン端子612に接続されるソース端子656と、ノード632に接続されるゲート端子660とを含んでもよい。このように、バイアスFET628、636は、スイッチFET604のドレインとソースの間に配置され、スイッチFET604のボディと接続されるボディバイアス回路624の中間点を持つダイオード接続FETであってもよい。
ダイオード接続FET628、636は、図5を参照して上述したバイアスダイオードと同様に動作してもよい。しかし、ダイオード接続FETは、バイアスダイオードのオン動作電圧よりも低いオン動作電圧、例えば、0.2Vか0.3Vだけ低いオン動作電圧を有してもよい。その結果、スイッチFET604がオフ状態のとき、より大きな負の電圧がボディに印加されてもよい。
図7は、単位セルの動作の方法700を示すフローチャートであり、例えば、種々の実施の形態に係るセル100、300、500または600の動作の方法700を示す。
ブロック704において、方法700は、スイッチFETをオン状態に制御してもよい。これは、例えば、スイッチFETに正のゲート−ソース間電圧を供給するデコーダによりなされてもよい。方法700は、ブロック704において、さらにスイッチFETのボディを浮遊させて、約0Vとしてもよい。これは、例えば、図1、3、5または6に示されるように、スイッチFETのドレイン、ソース、ボディ端子に対して、ボディバイアス回路を接続することによりなされてもよい。
ブロック708において、方法700は、スイッチFETをオフ状態に制御してもよい。これは、例えば、スイッチFETに負のゲート−ソース間電圧を供給するデコーダによりなされてもよい。方法700は、ブロック708において、さらにスイッチFETのボディにバイアス電圧を供給してもよい。上述したように、これは、スイッチFETに印加されるRF信号からボディバイアス電圧を引き出す、ボディバイアス回路によりなされてもよい。いくつかの実施の形態において、ボディバイアス電圧は、負のバイアス電圧であってもよい。
図8は、いくつかの実施の形態に係るスイッチ装置800の例を示す。スイッチ装置800は、直列ライン808において互いに直列接続される、複数の直列セル804を含んでもよい。スイッチ装置800は、分岐ライン816において互いに直列接続される複数の分岐セル812をさらに含んでもよい。なお、図示されるように、複数のセルが直列接続されることが望ましい。なぜなら、上述したように、スイッチFETがオフ状態のときにソース端子とドレイン端子との間により大きな抵抗が生成されるからである。RF信号の電流が非常に大きいと、スイッチFETは損傷するかもしれない。複数のFETを直列接続することにより、大きなRF信号により引き起こされる負荷が分散され、それぞれのFETは負荷の一部を担えばよいこととなる。このようにして、FETの寿命は延長されるかもしれない。スイッチ装置800の個々のセルは、セル100、300、500または600と同様であってもよい。
スイッチ装置800は、さらに、デコーダ820を含んでもよい。デコーダ820は、デコーダライン824(直列ライン808および分岐ライン816よりも細い線で示される)を通じてセルと接続されてもよい。より具体的には、デコーダライン824は、それぞれのセルのゲート端子に供給されてもよい。直列セル804および分岐セル812におけるボディバイアス回路がRF信号を用いて適切なボディバイアス電圧を引き出す場合、セルは、それぞれのボディ端子に接続されるデコーダラインを必要としない。この制御線の削減は、より小さなダイサイズ、より少ない基板のノイズ結合、そして、オンダイのチャージポンプ回路からRFスイッチコアへ侵入する不要な信号の削減をもたらしうる。
スイッチ装置800がオン状態のとき、RF信号を入力から出力に通すため、デコーダ820は、それぞれの直列セル804をオン状態に設定し、それぞれの分岐セル812をオフ状態に設定してもよい。スイッチ装置800がオフ状態のとき、RF信号が入力から出力へ通過するのを妨げるため、デコーダ820は、それぞれの直列セル804をオフ状態に設定し、それぞれの分岐セル812をオン状態に設定してもよい。
図9は、いくつかの実施の形態に係る無線通信装置900を示す。無線通信装置900は、一以上のRFスイッチ908を含むRFフロントエンド904を有してもよい。RFスイッチ908は、スイッチ装置800と同様であり、スイッチ装置800と実質的に置換可能であってもよい。RFスイッチ908は、アンテナスイッチモジュール、配電スイッチ、送信機、受信機などであって、これらに限定されないRFフロントエンド904の種々の構成要素に展開されてもよい。RFフロントエンド904は、増幅器や変換器、フィルタなどの具体的に示したり説明したりしていない構成要素であって、これらに限定されない他の構成要素を含んでもよい。
RFフロントエンド904に加えて、無線通信装置900は、少なくとも図示されるように互いに接続される、アンテナ構造916、送受信機920、プロセッサ924およびメモリ928を有してもよい。
プロセッサ924は、無線通信装置900の全体的な動作を制御するために、メモリ928に保存される基本的なOS(operating system)プログラムを実行してもよい。例えば、メインプロセッサ924は、送受信機920による信号の受信および送信を制御してもよい。メインプロセッサ924は、メモリ928に常駐する他のプロセスやプログラムを実行する能力を有してもよく、実行するプロセスの要求に応じて、データをメモリ928に移動したり、メモリ928から取り出したりしてもよい。
送受信機920は、送信用データ(例えば、音声データ、ウェブデータ、Eメール、通信用データなど)をプロセッサ924から取得し、出力用データを意味するRF信号を生成し、RF入力信号をRFフロントエンド904に供給してもよい。逆に、送受信機920は、RFフロントエンド904から受信用データを意味するRF信号を受信してもよい。送受信機920は、RF信号を処理し、受信した信号をさらなる処理のためにプロセッサ924に送信してもよい。
RFフロントエンド904は、種々のフロントエンド機能を提供してもよい。このフロントエンド機能は、RFスイッチ908により実現されるスイッチング機能を含むが、これに限定されない。具体的には、RFスイッチ908は、無線通信装置900の構成要素間または、これらの構成要素への入出力として、RF信号を選択的に通過させてもよい。
種々の実施の形態において、無線通信装置900は、携帯電話、ページング装置、パーソナルデジタルアシスタント、テキストメッセンジャー装置、ポータブルコンピュータ、デスクトップコンピュータ、基地局、加入者局、アクセスポイント、レーダー、衛星通信装置、その他、無線によりRF信号を送受信可能な、いかなる装置であってもよいが、これらに限定されるものではない。
当業者であれば、無線通信装置900が例示として示されており、簡潔性および明確性のため、無線通信装置900の大半の構成および動作が、実施の形態の理解のために必要とされる程度に示され、記載されていることが認識されるであろう。種々の実施の形態は、無線通信装置900に関連し、具体的なニーズに従う適切な目的を実行する、いかなる適切な要素または要素の結合を考慮する。さらに言えば、無線通信装置900は、具体的に実施されうる種類の装置に限定されるように解釈すべきではないことが理解されよう。
種々の実施の形態は、無線周波数(RF)信号をスイッチするように構成される回路を示す。この回路は、ソース端子、ゲート端子、ドレイン端子およびボディ端子を含むFETと、ソース端子、ドレイン端子およびボディ端子に接続されるボディバイアス回路とを備え、ボディバイアス回路は、FETに印加されるRF信号に基づく負のバイアス電圧を引き出し、FETがオフ状態のときにボディ端子に負のバイアス電圧を供給するように構成される。
回路は、FET(例えば、n型FET)を含み、互いに直列接続される複数のFETを含んでもよい。
ボディバイアス回路は、ソース端子、ドレイン端子およびボディ端子のみに接続されてもよい。
回路は、シリコン−オン−インシュレータ(SOI)回路であってもよい。
FETを第1FETとした場合に、ボディバイアス回路は、ボディ端子に接続されるノードと、第1FETのソース端子に接続されるソース端子およびノードと接続されるドレイン端子を有する第2FETと、ノードに接続されるドレイン端子および第1FETのドレイン端子に接続されるソース端子を有する第3FETと、を含んでもよい。
第2FETは、さらに第1FETのドレイン端子と接続されるゲート端子を含んでもよく、第3FETは、さらに第1FETのソース端子と接続されるゲート端子をさらに含んでもよい。
第1FETおよび第2FETは、ダイオード接続FETであってもよく、第2FETは、ノードに接続されるゲート端子をさらに含んでもよく、第3FETは、ノードに接続されるゲート端子をさらに含んでもよい。
ボディバイアス回路は、ボディ端子に接続されるノードと、ソース端子およびノードに接続される第1ダイオードと、ドレイン端子およびノードに接続される第2ダイオードとを含んでもよい。
第1ダイオードは、ソース端子に接続されるカソード端子およびノードに接続されるアノード端子を含んでもよく、第2ダイオードは、ドレイン端子に接続されるカソード端子およびノードに接続されるアノード端子を含んでもよい。
ボディバイアス回路は、RF信号を整流することにより負のバイアス電圧を引き出してもよい。
種々の実施の形態は、無線通信装置を示す。この無線通信装置は、送受信機と、アンテナと、送受信機およびアンテナに接続され、送受信機とアンテナの間の信号を通信するように構成される無線周波数(RF)フロントエンドと、備え、無線周波数フロントエンドは、シリコン−オン−インシュレータのスイッチ装置を含み、スイッチ装置は、複数のスイッチFETをオン状態またはオフ状態に設定するデコーダと、複数のFETからなる第1FETおよびボディバイアス回路を含むセルと、を有し、ボディバイアス回路は、第1FETがオフ状態のときに電界効果トランジスタのボディに負の電圧を供給するように構成され、負の電圧は、第1FETに印加されるRF信号により引き出される。
ボディバイアス回路は、第1FETのボディ端子に接続されるノードと、第1FETのソース端子と接続されるソース端子およびノードと接続されるドレイン端子を有する第2FETと、ノードと接続されるドレイン端子および第1FETのドレイン端子に接続されるソース端子を有する第3FETと、を含んでもよい。
第2FETは、第1FETのドレイン端子に接続されるゲート端子をさらに含んでもよく、第3FETは、第1FETのソース端子に接続されるゲート端子をさらに含んでもよい。
種々の実施の形態は、ある方法を含んでもよい。この方法は、デコーダ回路を用いて、スイッチ電界効果トランジスタ(FET)をオフ状態に制御し、ボディバイアス回路を用いて、スイッチFETがオフ状態の間に、スイッチFETに印加されるRF信号に基づいて負のバイアス電圧を引き出し、ボディバイアス回路によって、スイッチFETがオフ状態の間に、負のバイアス電圧をスイッチFETのボディに供給してもよい。
負のバイアス電圧を引き出す際に、スイッチFETに印加されるRF信号を整流してもよい。
種々の実施の形態は、RF信号をスイッチするように構成される回路を示す。この回路は、ソース端子、ゲート端子、ドレイン端子およびボディ端子を含むFETと、ボディ端子に接続されるノードと、ドレイン端子およびノードに接続される第1抵抗と、ソース端子およびノードに接続される第2抵抗とを有するボディバイアス回路を備え、ボディバイアス回路は、FETに印加されるRF信号に基づくバイアス電圧を引き出し、バイアス電圧をボディ端子に供給するように構成される。
第1抵抗および第2抵抗は、同じ大きさであってもよい。
ボディバイアス回路は、バイアス電圧を約0Vの直流電圧として供給するように構成されてもよい。
FETのゲート端子は、デコーダに接続されてもよく、FETのドレイン端子はデコーダに接続されなくてもよい。
本開示は、上述の実施の形態の観点から示されたが、本開示の範囲を逸脱しない限りにおいて、同様の目的を実現すると考えられる、さまざまな代替的および/または等価な実施の形態により、上述した特定の実施の形態が置換されてもよいことは、当業者によって理解されるであろう。当業者であれば、本開示によって示された内容が、様々な実施の形態として実施されてもよいことは、すぐに理解されるであろう。本記載は、制限的であるとみなされる代わりに、例示的であるとみなされることを意図する。
100…セル、104…電界効果トランジスタ、108…ソース端子、112…ドレイン端子、116…ゲート端子、120…ボディ端子、124…ボディバイアス回路、128…第1抵抗、132…ノード、136…第2抵抗。

Claims (20)

  1. 無線周波数(RF)信号をスイッチするように構成される回路であって、
    ソース端子、ゲート端子、ドレイン端子およびボディ端子を含む電界効果トランジスタ(FET)と、
    前記ソース端子、前記ドレイン端子および前記ボディ端子に接続されるボディバイアス回路と、を備え、
    前記ボディバイアス回路は、前記FETに印加されるRF信号に基づく負のバイアス電圧を引き出し、前記FETがオフ状態のときに前記負のバイアス電圧を前記ボディ端子に供給するように構成される、回路。
  2. 前記FETを含み、互いに直列接続される複数のFETをさらに備える、請求項1に記載の回路。
  3. 前記FETは、n型FETである、請求項1に記載の回路。
  4. 前記ボディバイアス回路は、前記ソース端子、前記ドレイン端子および前記ボディ端子のみに接続される、請求項1に記載の回路。
  5. 前記回路は、シリコン−オン−インシュレータ(SOI)回路を構成する、請求項1に記載の回路。
  6. 前記FETは、第1FETであり、
    前記ボディバイアス回路は、
    前記ボディ端子に接続されるノードと、
    前記第1FETのソース端子に接続されるソース端子および前記ノードに接続されるドレイン端子を有する第2FETと、
    前記ノードに接続されるドレイン端子および前記第1FETのドレイン端子に接続されるソース端子を有する第3FETと、
    を備える、請求項1に記載の回路。
  7. 前記第2FETは、前記第1FETのドレイン端子に接続されるゲート端子をさらに含み、
    前記第3FETは、前記第1FETのソース端子に接続されるゲート端子をさらに含む、請求項6に記載の回路。
  8. 前記第1FETおよび前記第2FETは、ダイオード接続FETであり、
    前記第2FETは、前記ノードに接続されるゲート端子をさらに含み、
    前記第3FETは、前記ノードに接続されるゲート端子をさらに含む、請求項6に記載の回路。
  9. 前記ボディバイアス回路は、
    前記ボディ端子に接続されるノードと、
    前記ソース端子および前記ノードに接続される第1ダイオードと、
    前記ドレイン端子および前記ノードに接続される第2ダイオードと、
    を備える、請求項1に記載の回路。
  10. 前記第1ダイオードは、前記ソース端子に接続されるカソード端子および前記ノードに接続されるアノード端子を含み、
    前記第2ダイオードは、前記ドレイン端子に接続されるカソード端子および前記ノードに接続されるアノード端子を含む、請求項1に記載の回路。
  11. 前記ボディバイアス回路は、RF信号を整流するように構成されることにより、前記負のバイアス電圧を引き出すこととなる、請求項1に記載の回路。
  12. 送受信機と、
    アンテナと、
    前記送受信機および前記アンテナに接続され、前記送受信機と前記アンテナとの間の信号を通信するように構成される無線周波数(RF)フロントエンドと、を備え、
    前記無線周波数フロントエンドは、シリコン−オン−インシュレータのスイッチ装置を含み、
    前記スイッチ装置は、複数のスイッチ電界効果トランジスタ(FET)をオン状態またはオフ状態に設定するよう構成されるデコーダと、複数のFETからなる電界効果トランジスタ(FET)およびボディバイアス回路を持つセルと、を有し、
    前記ボディバイアス回路は、前記FETがオフ状態のときに前記電界効果トランジスタのボディに負の電圧を供給するように構成され、当該負の電圧は、前記FETに印加されるRF信号から引き出される、無線通信装置。
  13. 前記FETは、第1FETであり、
    前記ボディバイアス回路は、
    前記第1FETのボディ端子に接続されるノードと、
    前記第1FETのソース端子に接続されるソース端子および前記ノードに接続されるドレイン端子を有する第2FETと、
    前記ノードに接続されるドレイン端子および前記第1FETのドレイン端子に接続されるソース端子を有する第3FETと、
    を備える、請求項12に記載の無線通信装置。
  14. 前記第2FETは、前記第1FETのドレイン端子に接続されるゲート端子をさらに含み、
    前記第3FETは、前記第1FETのソース端子に接続されるゲート端子をさらに含む、請求項13に記載の無線通信装置。
  15. デコーダ回路を用いて、スイッチ電界効果トランジスタ(FET)をオフ状態に制御し、
    ボディバイアス回路を用いて、前記スイッチFETがオフ状態の間に、前記スイッチFETに印加される無線周波数(RF)信号に基づく負のバイアス電圧を引き出し、
    前記ボディバイアス回路によって、前記スイッチFETがオフ状態の間に、前記負のバイアス電圧を前記スイッチFETのボディに供給する、方法。
  16. 前記スイッチFETに印加されるRF信号を整流し、前記負のバイアス電圧を引き出す、請求項15に記載の方法。
  17. 無線周波数(RF)信号をスイッチするように構成される回路であって、
    ソース端子、ゲート端子、ドレイン端子およびボディ端子を含む電界効果トランジスタ(FET)と、
    前記ボディ端子に接続されるノードと、前記ドレイン端子および前記ノードに接続される第1抵抗と、前記ソース端子および前記ノードに接続される第2抵抗と、を有するボディバイアス回路と、を備え、
    前記ボディバイアス回路は、前記FETに印加されるRF信号に基づくバイアス電圧を引き出し、前記バイアス電圧を前記ボディ端子に供給するように構成される、回路。
  18. 前記第1抵抗および前記第2抵抗は、同じ大きさである、請求項17に記載の回路。
  19. 前記ボディバイアス回路は、前記バイアス電圧を約0Vの直流電圧として供給するように構成される、請求項17に記載の回路。
  20. 前記FETの前記ゲート端子はデコーダに接続され、前記FETの前記ドレイン端子は前記デコーダに接続されない、請求項17に記載の回路。
JP2014020289A 2013-02-11 2014-02-05 ボディバイアスされたスイッチ装置 Active JP6702646B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/764,655 2013-02-11
US13/764,655 US9214932B2 (en) 2013-02-11 2013-02-11 Body-biased switching device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2018166816A Division JP6800926B2 (ja) 2013-02-11 2018-09-06 ボディバイアスされたスイッチ装置

Publications (3)

Publication Number Publication Date
JP2014155227A true JP2014155227A (ja) 2014-08-25
JP2014155227A5 JP2014155227A5 (ja) 2017-03-16
JP6702646B2 JP6702646B2 (ja) 2020-06-03

Family

ID=51261296

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2014020289A Active JP6702646B2 (ja) 2013-02-11 2014-02-05 ボディバイアスされたスイッチ装置
JP2018166816A Active JP6800926B2 (ja) 2013-02-11 2018-09-06 ボディバイアスされたスイッチ装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2018166816A Active JP6800926B2 (ja) 2013-02-11 2018-09-06 ボディバイアスされたスイッチ装置

Country Status (7)

Country Link
US (1) US9214932B2 (ja)
JP (2) JP6702646B2 (ja)
KR (1) KR102121075B1 (ja)
CN (1) CN103986449B (ja)
FR (1) FR3002096B1 (ja)
IL (1) IL230677A (ja)
TW (1) TWI675551B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018174696A (ja) * 2017-03-30 2018-11-08 ラピスセミコンダクタ株式会社 整流回路
JP2020513689A (ja) * 2016-11-24 2020-05-14 ヴィジック テクノロジーズ リミテッド 高電圧および高電流スイッチング用の電源デバイス
US10756724B2 (en) 2015-03-06 2020-08-25 Qualcomm Incorporated RF circuit with switch transistor with body connection
JP2021073698A (ja) * 2016-06-08 2021-05-13 パナソニック株式会社 基板電圧制御回路

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9214932B2 (en) 2013-02-11 2015-12-15 Triquint Semiconductor, Inc. Body-biased switching device
US8923782B1 (en) * 2013-02-20 2014-12-30 Triquint Semiconductor, Inc. Switching device with diode-biased field-effect transistor (FET)
US8977217B1 (en) * 2013-02-20 2015-03-10 Triquint Semiconductor, Inc. Switching device with negative bias circuit
US9203396B1 (en) 2013-02-22 2015-12-01 Triquint Semiconductor, Inc. Radio frequency switch device with source-follower
US9595959B2 (en) * 2013-09-06 2017-03-14 Ferfics Limited Radio frequency switch with improved linearity
US9048838B2 (en) * 2013-10-30 2015-06-02 Infineon Technologies Austria Ag Switching circuit
US9525063B2 (en) 2013-10-30 2016-12-20 Infineon Technologies Austria Ag Switching circuit
US9379698B2 (en) 2014-02-04 2016-06-28 Triquint Semiconductor, Inc. Field effect transistor switching circuit
KR102211167B1 (ko) * 2014-08-14 2021-02-02 삼성전자주식회사 바디 바이어스 전압 생성기 및 이를 포함하는 시스템-온-칩
KR101670167B1 (ko) * 2015-03-25 2016-10-27 삼성전기주식회사 고주파 스위치 회로
CN105162444A (zh) * 2015-09-12 2015-12-16 上海华虹宏力半导体制造有限公司 一种射频开关体偏置电路
US10447344B2 (en) * 2016-01-08 2019-10-15 Qorvo Us, Inc. RF branch with accelerated turn-on and high Q value
US10270437B2 (en) 2016-01-08 2019-04-23 Qorvo Us, Inc. RF switch having reduced signal distortion
US9800285B2 (en) * 2016-02-27 2017-10-24 Skyworks Solutions, Inc. Circuits and methods for biasing switch body
JP6508130B2 (ja) * 2016-05-31 2019-05-08 トヨタ自動車株式会社 カーシェアリングシステム
CN106230419B (zh) * 2016-07-27 2019-04-19 上海华虹宏力半导体制造有限公司 Soi射频开关结构及集成电路
CN106230417B (zh) * 2016-07-27 2019-08-23 上海华虹宏力半导体制造有限公司 Soi射频开关结构及集成电路
EP3297161B1 (en) * 2016-09-15 2019-08-21 Visic Technologies Ltd. Power device for high voltage and high current switching
US10256811B2 (en) * 2016-11-22 2019-04-09 Electronics And Telecommunications Research Institute Cascode switch circuit including level shifter
CN106603053A (zh) * 2016-11-28 2017-04-26 无锡中普微电子有限公司 具有改进偏置电路的射频开关电路
CN106788369A (zh) * 2016-11-28 2017-05-31 无锡中普微电子有限公司 具有改进偏置电路的射频开关电路
US10320379B2 (en) 2016-12-21 2019-06-11 Qorvo Us, Inc. Transistor-based radio frequency (RF) switch
US10608623B2 (en) 2016-12-21 2020-03-31 Qorvo US. Inc. Transistor-based radio frequency (RF) switch
EP4239887A3 (de) * 2017-05-05 2023-10-25 Elmos Semiconductor SE Vorrichtung zur ansteuerung einer elektronischen sicherung für mindestens einen elektrischen verbraucher insbesondere eines fahrzeugs
JP7337561B2 (ja) * 2019-06-25 2023-09-04 ローム株式会社 アナログスイッチ回路、ボリウム回路、半導体集積回路
EP4033664B1 (en) * 2020-11-25 2024-01-10 Changxin Memory Technologies, Inc. Potential generation circuit, inverter, delay circuit, and logic gate circuit
US11681313B2 (en) 2020-11-25 2023-06-20 Changxin Memory Technologies, Inc. Voltage generating circuit, inverter, delay circuit, and logic gate circuit
EP4033312A4 (en) 2020-11-25 2022-10-12 Changxin Memory Technologies, Inc. CONTROL CIRCUIT AND DELAY CIRCUIT
EP4033661B1 (en) 2020-11-25 2024-01-24 Changxin Memory Technologies, Inc. Control circuit and delay circuit
TWI785757B (zh) * 2021-08-24 2022-12-01 逢甲大學 電晶體及其放大器
CN115395936A (zh) * 2022-07-18 2022-11-25 上海唯捷创芯电子技术有限公司 一种高线性度的射频开关电路、芯片及其电子设备
CN117559975A (zh) * 2024-01-12 2024-02-13 上海唯捷创芯电子技术有限公司 优化堆叠开关管电压分布均衡性的射频开关电路及芯片

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08275406A (ja) * 1994-12-30 1996-10-18 Siliconix Inc バッテリ切離しスイッチ及びバッテリ切離しスイッチシステム
JP2005136630A (ja) * 2003-10-29 2005-05-26 Mitsubishi Electric Corp 高周波スイッチ
JP2007181084A (ja) * 2005-12-28 2007-07-12 Matsushita Electric Ind Co Ltd スイッチ回路、ダイオード
JP2010212801A (ja) * 2009-03-06 2010-09-24 Renesas Electronics Corp スイッチ回路
JP2011193449A (ja) * 2010-02-12 2011-09-29 Infineon Technologies Ag 高周波スイッチング回路
US20110260774A1 (en) * 2010-04-27 2011-10-27 Rf Micro Devices, Inc. High power fet switch
JP2012070181A (ja) * 1971-06-19 2012-04-05 Toshiba Corp 半導体スイッチ
US20120086499A1 (en) * 2010-10-12 2012-04-12 Alpha And Omega Semiconductor Incorporated Low leakage dynamic bi-directional body-snatching (lldbbs) scheme for high speed analog switches
US8723260B1 (en) * 2009-03-12 2014-05-13 Rf Micro Devices, Inc. Semiconductor radio frequency switch with body contact

Family Cites Families (111)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3551788A (en) 1968-09-13 1970-12-29 Servo Corp Of America High voltage transistorized stack with leakage current compensation
US3699359A (en) 1971-04-20 1972-10-17 Philco Ford Corp Electronic latching device
US3988727A (en) * 1974-06-24 1976-10-26 P. R. Mallory & Co., Inc. Timed switching circuit
US3975671A (en) * 1975-02-24 1976-08-17 Intel Corporation Capacitive voltage converter employing CMOS switches
US4053916A (en) 1975-09-04 1977-10-11 Westinghouse Electric Corporation Silicon on sapphire MOS transistor
DE2851789C2 (de) 1978-11-30 1981-10-01 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Schaltung zum Schalten und Übertragen von Wechselspannungen
US4491750A (en) 1982-09-28 1985-01-01 Eaton Corporation Bidirectionally source stacked FETs with drain-referenced common gating
JPH01254014A (ja) 1988-04-04 1989-10-11 Toshiba Corp 電力増幅器
JPH07105447B2 (ja) 1988-12-15 1995-11-13 株式会社東芝 伝送ゲート
US5313083A (en) 1988-12-16 1994-05-17 Raytheon Company R.F. switching circuits
US5105164A (en) 1989-02-28 1992-04-14 At&T Bell Laboratories High efficiency uhf linear power amplifier
US5012123A (en) 1989-03-29 1991-04-30 Hittite Microwave, Inc. High-power rf switching system
JPH0732335B2 (ja) 1990-11-16 1995-04-10 日本電信電話株式会社 高周波増幅器
JP3243892B2 (ja) 1993-05-21 2002-01-07 ソニー株式会社 信号切り替え用スイッチ
US5973382A (en) 1993-07-12 1999-10-26 Peregrine Semiconductor Corporation Capacitor on ultrathin semiconductor on insulator
US5572040A (en) 1993-07-12 1996-11-05 Peregrine Semiconductor Corporation High-frequency wireless communication system on a single ultrathin silicon on sapphire chip
US5930638A (en) 1993-07-12 1999-07-27 Peregrine Semiconductor Corp. Method of making a low parasitic resistor on ultrathin silicon on insulator
US5973363A (en) 1993-07-12 1999-10-26 Peregrine Semiconductor Corp. CMOS circuitry with shortened P-channel length on ultrathin silicon on insulator
US5416043A (en) 1993-07-12 1995-05-16 Peregrine Semiconductor Corporation Minimum charge FET fabricated on an ultrathin silicon on sapphire wafer
US5863823A (en) 1993-07-12 1999-01-26 Peregrine Semiconductor Corporation Self-aligned edge control in silicon on insulator
US5452473A (en) 1994-02-28 1995-09-19 Qualcomm Incorporated Reverse link, transmit power correction and limitation in a radiotelephone system
US5553295A (en) 1994-03-23 1996-09-03 Intel Corporation Method and apparatus for regulating the output voltage of negative charge pumps
JP2801563B2 (ja) 1994-08-30 1998-09-21 松下電器産業株式会社 通信用無線機の送受信回路、半導体集積回路装置および通信用無線機
JPH08148949A (ja) 1994-11-18 1996-06-07 Fujitsu Ltd 高周波増幅器
FR2742942B1 (fr) 1995-12-26 1998-01-16 Sgs Thomson Microelectronics Generateur de creneaux de haute tension
US5777530A (en) 1996-01-31 1998-07-07 Matsushita Electric Industrial Co., Ltd. Switch attenuator
JP3484462B2 (ja) 1996-04-11 2004-01-06 株式会社ルネサステクノロジ フローティングsoi−mosfetの寿命を予測する方法
JPH09284114A (ja) 1996-04-19 1997-10-31 Toshiba Microelectron Corp アナログ入力回路
KR100418001B1 (ko) 1996-08-05 2004-02-11 미쓰비시덴키 가부시키가이샤 고주파 전력누설의 영향이 억제된 고주파 무선 송수신기를 위한 고주파 집적회로
US5818099A (en) * 1996-10-03 1998-10-06 International Business Machines Corporation MOS high frequency switch circuit using a variable well bias
US5920233A (en) 1996-11-18 1999-07-06 Peregrine Semiconductor Corp. Phase locked loop including a sampling circuit for reducing spurious side bands
JPH10242829A (ja) 1997-02-24 1998-09-11 Sanyo Electric Co Ltd スイッチ回路装置
JP3441330B2 (ja) 1997-02-28 2003-09-02 株式会社東芝 半導体装置及びその製造方法
US6160292A (en) 1997-04-23 2000-12-12 International Business Machines Corporation Circuit and methods to improve the operation of SOI devices
US6033974A (en) 1997-05-12 2000-03-07 Silicon Genesis Corporation Method for controlled cleaving process
US6159825A (en) 1997-05-12 2000-12-12 Silicon Genesis Corporation Controlled cleavage thin film separation process using a reusable substrate
AU9296098A (en) 1997-08-29 1999-03-16 Sharon N. Farrens In situ plasma wafer bonding method
JPH11136111A (ja) 1997-10-30 1999-05-21 Sony Corp 高周波回路
US6100159A (en) 1997-11-06 2000-08-08 Advanced Micro Devices, Inc. Quasi soi device
JP3711193B2 (ja) 1998-01-16 2005-10-26 三菱電機株式会社 送受信切り換え回路
US5959488A (en) 1998-01-24 1999-09-28 Winbond Electronics Corp. Dual-node capacitor coupled MOSFET for improving ESD performance
US6271067B1 (en) 1998-02-27 2001-08-07 Micron Technology, Inc. Methods of forming field effect transistors and field effect transistor circuitry
US6249027B1 (en) 1998-06-08 2001-06-19 Sun Microsystems, Inc. Partially depleted SOI device having a dedicated single body bias means
JP2000022160A (ja) 1998-07-06 2000-01-21 Hitachi Ltd 半導体集積回路及びその製造方法
JP4360702B2 (ja) 1998-08-07 2009-11-11 株式会社ルネサステクノロジ 半導体装置
JP3408762B2 (ja) 1998-12-03 2003-05-19 シャープ株式会社 Soi構造の半導体装置及びその製造方法
US6111455A (en) 1998-12-30 2000-08-29 International Business Machines Corporation Method for controlling delays in silicon on insulator circuits
US6171965B1 (en) 1999-04-21 2001-01-09 Silicon Genesis Corporation Treatment method of cleaved film for the manufacture of substrates
EP1212787B1 (en) 1999-08-10 2014-10-08 Silicon Genesis Corporation A cleaving process to fabricate multilayered substrates using low implantation doses
US6376286B1 (en) 1999-10-20 2002-04-23 Advanced Micro Devices, Inc. Field effect transistor with non-floating body and method for forming same on a bulk silicon wafer
US6229187B1 (en) 1999-10-20 2001-05-08 Advanced Micro Devices, Inc. Field effect transistor with non-floating body and method for forming same on a bulk silicon wafer
JP3608456B2 (ja) 1999-12-08 2005-01-12 セイコーエプソン株式会社 Soi構造のmis電界効果トランジスタの製造方法
US6225667B1 (en) 2000-01-18 2001-05-01 Advanced Micro Devices, Inc. Leaky lower interface for reduction of floating body effect in SOI devices
US6504212B1 (en) 2000-02-03 2003-01-07 International Business Machines Corporation Method and apparatus for enhanced SOI passgate operations
JP3504212B2 (ja) 2000-04-04 2004-03-08 シャープ株式会社 Soi構造の半導体装置
US6288613B1 (en) 2000-06-15 2001-09-11 Nortel Networks Limited Bias circuits for depletion mode field effect transistors
JP2002033399A (ja) 2000-07-13 2002-01-31 Toshiba Corp 半導体集積回路及びその製造方法
US6816016B2 (en) 2000-08-10 2004-11-09 Tropian, Inc. High-efficiency modulating RF amplifier
US6503783B1 (en) 2000-08-31 2003-01-07 Micron Technology, Inc. SOI CMOS device with reduced DIBL
US6496074B1 (en) 2000-09-28 2002-12-17 Koninklijke Philips Electronics N.V. Cascode bootstrapped analog power amplifier circuit
US6978437B1 (en) 2000-10-10 2005-12-20 Toppan Photomasks, Inc. Photomask for eliminating antenna effects in an integrated circuit and integrated circuit manufacture with same
JP4434474B2 (ja) 2000-11-29 2010-03-17 Necエレクトロニクス株式会社 Mosトランジスタの模擬試験方法
US6785703B2 (en) 2001-05-24 2004-08-31 International Business Machines Corporation Simultaneous dual rail static carry-save-adder circuit using silicon on insulator technology
TWI230392B (en) 2001-06-18 2005-04-01 Innovative Silicon Sa Semiconductor device
US6819938B2 (en) 2001-06-26 2004-11-16 Qualcomm Incorporated System and method for power control calibration and a wireless communication device
CN1309178C (zh) 2001-08-10 2007-04-04 日立金属株式会社 高通滤波器和多频带天线开关电路、使用它们的通信仪器
JP3986780B2 (ja) 2001-08-17 2007-10-03 三菱電機株式会社 相補型プッシュプル増幅器
US6804502B2 (en) 2001-10-10 2004-10-12 Peregrine Semiconductor Corporation Switch circuit and method of switching radio frequency signals
US7796969B2 (en) 2001-10-10 2010-09-14 Peregrine Semiconductor Corporation Symmetrically and asymmetrically stacked transistor group RF switch
JP3813869B2 (ja) 2001-12-20 2006-08-23 松下電器産業株式会社 電界効果トランジスタスイッチ回路
JP3865689B2 (ja) * 2002-01-15 2007-01-10 松下電器産業株式会社 レベルシフト回路
JP3947044B2 (ja) 2002-05-31 2007-07-18 富士通株式会社 入出力バッファ
US6642578B1 (en) 2002-07-22 2003-11-04 Anadigics, Inc. Linearity radio frequency switch with low control voltage
JP3445608B2 (ja) 2002-10-25 2003-09-08 株式会社東芝 映像情報を含むデジタル情報の管理システム
JP2004205301A (ja) 2002-12-25 2004-07-22 Nec Corp 評価装置及びそれに用いる回路設計方法
CN1256521C (zh) 2003-03-26 2006-05-17 浙江大学 变频容积调速闭式液压控制系统
JP4257971B2 (ja) 2003-03-27 2009-04-30 独立行政法人産業技術総合研究所 二重ゲート電界効果トランジスタのゲート信号印加方法
US6930357B2 (en) 2003-06-16 2005-08-16 Infineon Technologies Ag Active SOI structure with a body contact through an insulator
JP4342970B2 (ja) 2004-02-02 2009-10-14 株式会社東芝 半導体メモリ装置及びその製造方法
US7042044B2 (en) 2004-02-18 2006-05-09 Koucheng Wu Nor-type channel-program channel-erase contactless flash memory on SOI
US7072217B2 (en) 2004-02-24 2006-07-04 Micron Technology, Inc. Multi-state memory cell with asymmetric charge trapping
US7291896B2 (en) 2004-06-24 2007-11-06 Rajendran Nair Voltage droop suppressing active interposer
JP2006041232A (ja) * 2004-07-28 2006-02-09 Matsushita Electric Ind Co Ltd 高周波回路
US7319357B2 (en) 2004-08-24 2008-01-15 Texas Instruments Incorporated System for controlling switch transistor performance
JP2006073627A (ja) 2004-08-31 2006-03-16 Toshiba Corp 半導体集積装置
US7158067B2 (en) 2005-01-31 2007-01-02 The United States Of America As Represented By The Secretary Of The Navy Analog to digital converter using sawtooth voltage signals with differential comparator
US7402850B2 (en) 2005-06-21 2008-07-22 Micron Technology, Inc. Back-side trapped non-volatile memory device
US20080076371A1 (en) 2005-07-11 2008-03-27 Alexander Dribinsky Circuit and method for controlling charge injection in radio frequency switches
US7890891B2 (en) 2005-07-11 2011-02-15 Peregrine Semiconductor Corporation Method and apparatus improving gate oxide reliability by controlling accumulated charge
US7910993B2 (en) 2005-07-11 2011-03-22 Peregrine Semiconductor Corporation Method and apparatus for use in improving linearity of MOSFET's using an accumulated charge sink
US8742502B2 (en) 2005-07-11 2014-06-03 Peregrine Semiconductor Corporation Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction
US20070023833A1 (en) 2005-07-28 2007-02-01 Serguei Okhonin Method for reading a memory cell having an electrically floating body transistor, and memory cell and array implementing same
CN101228694B (zh) 2005-08-09 2010-12-08 日立金属株式会社 高频开关电路
US7265041B2 (en) 2005-12-19 2007-09-04 Micrel, Inc. Gate layouts for transistors
US7863691B2 (en) 2008-03-10 2011-01-04 International Business Machines Corporation Merged field effect transistor cells for switching
WO2009150625A1 (en) 2008-06-13 2009-12-17 Nxp B.V. Rf switch for an rf splitter
US7994577B2 (en) 2008-07-18 2011-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. ESD protection structures on SOI substrates
US8395435B2 (en) * 2009-07-30 2013-03-12 Qualcomm, Incorporated Switches with bias resistors for even voltage distribution
US8385845B1 (en) 2009-10-09 2013-02-26 Triquint Semiconductor, Inc. Shunt device for switch
US8179205B2 (en) * 2010-05-21 2012-05-15 Samsung Electro-Mechanics Linearization systems and methods for variable attenuators
JP5571596B2 (ja) * 2010-07-02 2014-08-13 ルネサスエレクトロニクス株式会社 スイッチ回路装置
US20130252562A1 (en) 2010-09-21 2013-09-26 Dsp Group, Ltd. High power high isolation low current cmos rf switch
US8462473B2 (en) 2010-12-21 2013-06-11 Microchip Technology Incorporated Adaptive electrostatic discharge (ESD) protection circuit
US8886136B1 (en) 2011-04-22 2014-11-11 Marvell International Ltd. Two-pin TR switch with switched capacitor
US20130029614A1 (en) 2011-07-29 2013-01-31 Samsung Electro-Mechanics Company Systems, Methods, and Apparatuses for Negative-Charge-Pump-Based Antenna Switch Controllers Utilizing Battery Supplies
US8649137B2 (en) 2011-10-20 2014-02-11 Semiconductor Components Industries, Llc Semiconductor device and method of forming same for ESD protection
US8829967B2 (en) 2012-06-27 2014-09-09 Triquint Semiconductor, Inc. Body-contacted partially depleted silicon on insulator transistor
US9160328B2 (en) 2012-07-07 2015-10-13 Skyworks Solutions, Inc. Circuits, devices, methods and applications related to silicon-on-insulator based radio-frequency switches
US8847672B2 (en) 2013-01-15 2014-09-30 Triquint Semiconductor, Inc. Switching device with resistive divider
US9214932B2 (en) 2013-02-11 2015-12-15 Triquint Semiconductor, Inc. Body-biased switching device
JP5575348B1 (ja) 2014-01-20 2014-08-20 株式会社Leap コネクタの製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012070181A (ja) * 1971-06-19 2012-04-05 Toshiba Corp 半導体スイッチ
JPH08275406A (ja) * 1994-12-30 1996-10-18 Siliconix Inc バッテリ切離しスイッチ及びバッテリ切離しスイッチシステム
JP2005136630A (ja) * 2003-10-29 2005-05-26 Mitsubishi Electric Corp 高周波スイッチ
JP2007181084A (ja) * 2005-12-28 2007-07-12 Matsushita Electric Ind Co Ltd スイッチ回路、ダイオード
JP2010212801A (ja) * 2009-03-06 2010-09-24 Renesas Electronics Corp スイッチ回路
US8723260B1 (en) * 2009-03-12 2014-05-13 Rf Micro Devices, Inc. Semiconductor radio frequency switch with body contact
JP2011193449A (ja) * 2010-02-12 2011-09-29 Infineon Technologies Ag 高周波スイッチング回路
US20110260774A1 (en) * 2010-04-27 2011-10-27 Rf Micro Devices, Inc. High power fet switch
US20120086499A1 (en) * 2010-10-12 2012-04-12 Alpha And Omega Semiconductor Incorporated Low leakage dynamic bi-directional body-snatching (lldbbs) scheme for high speed analog switches

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10756724B2 (en) 2015-03-06 2020-08-25 Qualcomm Incorporated RF circuit with switch transistor with body connection
US11539360B2 (en) 2015-03-06 2022-12-27 Qualcomm Incorporated RF switch having independently generated gate and body voltages
JP2021073698A (ja) * 2016-06-08 2021-05-13 パナソニック株式会社 基板電圧制御回路
JP7016973B2 (ja) 2016-06-08 2022-02-07 パナソニック株式会社 基板電圧制御回路
JP2020513689A (ja) * 2016-11-24 2020-05-14 ヴィジック テクノロジーズ リミテッド 高電圧および高電流スイッチング用の電源デバイス
JP2018174696A (ja) * 2017-03-30 2018-11-08 ラピスセミコンダクタ株式会社 整流回路

Also Published As

Publication number Publication date
KR20140101692A (ko) 2014-08-20
JP6800926B2 (ja) 2020-12-16
IL230677A (en) 2017-04-30
US20140227983A1 (en) 2014-08-14
JP6702646B2 (ja) 2020-06-03
KR102121075B1 (ko) 2020-06-09
TWI675551B (zh) 2019-10-21
JP2018191351A (ja) 2018-11-29
CN103986449A (zh) 2014-08-13
TW201433105A (zh) 2014-08-16
FR3002096A1 (fr) 2014-08-15
US9214932B2 (en) 2015-12-15
IL230677A0 (en) 2014-08-31
CN103986449B (zh) 2021-03-26
FR3002096B1 (fr) 2018-02-23

Similar Documents

Publication Publication Date Title
JP6800926B2 (ja) ボディバイアスされたスイッチ装置
JP6574549B2 (ja) 抵抗分圧器を有するスイッチ装置
US8977217B1 (en) Switching device with negative bias circuit
US8022477B2 (en) Semiconductor apparatus having lateral type MIS transistor
US9123796B2 (en) Semiconductor device
US11380766B2 (en) Transistor structure
US9669427B2 (en) Methods and systems for ultrasound control with bi-directional transistor
TWI672009B (zh) 用於高功率射頻切換裝置的偏壓電路
US8923782B1 (en) Switching device with diode-biased field-effect transistor (FET)
US20140367772A1 (en) Semiconductor Device Including a Drift Zone and a Drift Control Zone
KR101222758B1 (ko) 높은 항복 전압 이중 게이트 반도체 디바이스
EP3641134B1 (en) High frequency switch
JP2010278110A (ja) 半導体装置及び高周波スイッチ回路
JP2009158671A (ja) 高周波スイッチ
JP2003060068A (ja) 半導体装置
US9203396B1 (en) Radio frequency switch device with source-follower
KR102400459B1 (ko) 트랜지스터 드라이버 회로
JP2008153385A (ja) 高周波スイッチ

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140310

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170203

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170203

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180130

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180508

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180906

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20180914

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20181130

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20191105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200507

R150 Certificate of patent or registration of utility model

Ref document number: 6702646

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250