JP5571596B2 - スイッチ回路装置 - Google Patents
スイッチ回路装置 Download PDFInfo
- Publication number
- JP5571596B2 JP5571596B2 JP2011025985A JP2011025985A JP5571596B2 JP 5571596 B2 JP5571596 B2 JP 5571596B2 JP 2011025985 A JP2011025985 A JP 2011025985A JP 2011025985 A JP2011025985 A JP 2011025985A JP 5571596 B2 JP5571596 B2 JP 5571596B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- gate
- switch circuit
- transistor
- circuit unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/30—Modifications for providing a predetermined threshold before switching
- H03K17/302—Modifications for providing a predetermined threshold before switching in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0018—Special modifications or use of the back gate voltage of a FET
Description
図1は、高周波用のスイッチ回路装置の一例である、SPDT回路装置の構成を概略的に示す回路図である。図1の回路の構成については、従来技術の説明で前述したが、ここでより詳細に説明する。
図14は、本発明の第2の実施形態によるスイッチ回路装置の、第1の出力回路204aの構成を示す回路図である。なお、本発明の第2の実施形態において、第2の出力回路204bの構成は、第1の出力回路204aの場合と同じであり、その他の回路部の構成は、本発明の第1の実施形態の場合と同じであるので、詳細な説明を省略する。
図16は、本発明の第3の実施形態によるスイッチ回路装置の、第1の出力回路204aの構成を示す回路図である。なお、本発明の第3の実施形態において、第2の出力回路204bの構成は、第1の出力回路204aの場合と同じであり、その他の回路部の構成は、本発明の第2の実施形態の場合と同じであるので、詳細な説明を省略する。
図17は、本発明の第4の実施形態による第1、第2の出力回路204a、204bの構成を示す回路図である。図17の第1、第2の出力回路204a、204bは、同様に構成されており、インバータ回路部と、Nラッチ回路部と、ハイパスフィルタ回路部とを具備している。
本発明の第5の実施形態によるスイッチ駆動回路は、本発明の第4の実施形態によるスイッチ駆動回路に以下の変更を加えたものに等しい。すなわち、第1、第2の出力回路204a、204bにおいて、N型MOSトランジスタMN2のゲートと、第1、第2のバックゲート側端子BG1、BG2との間に、容量素子Cxを追加する。本実施形態によるスイッチ駆動回路のその他の構成は、本発明の第4の実施形態の場合と同じであるので、さらなる詳細な説明を省略する。
fc=1/(2π×R1×Cgs)
すなわち、カットオフ周波数fcは、抵抗素子R1の抵抗値R1と、寄生容量Cgsの容量値Cgsを調整することで変更可能である。しかし、容量値Cgsを大きくするためには、N型MOSトランジスタMN2のサイズを大きくする必要がある。このとき、N型MOSトランジスタMN2を大きくすることは、スイッチ駆動回路のリーク電流が増大する方向に働くので、スイッチ駆動回路全体としては効率的とはならない。そこで、抵抗値R1を大きくする必要が生じる。例えば、カットオフ周波数を10MHzに設定し、寄生容量Cgsの容量値が10fFとなるとき、抵抗素子R1に必要な抵抗値は1.6MΩとなる。しかし、実際に用いられる半導体プロセスによっては、1.6MΩの抵抗値を有する抵抗素子は大きな面積を占めることになる。
本発明の第6の実施形態によるスイッチ駆動回路は、本発明の第4の実施形態によるスイッチ駆動回路に以下の変更を加えたものに等しい。すなわち、本実施形態では、本発明の第4の実施形態における抵抗素子R1の代わりに、インダクタンス素子L1を用いる。本実施形態によるスイッチ駆動回路のその他の構成は、本発明の第4の実施形態の場合と同じであるので、さらなる詳細な説明を省略する。
10a (第1の)スイッチ回路
10b (第2の)スイッチ回路
101〜106、120 MOSトランジスタ
107〜119、121 抵抗素子
200、201 ドライバ回路
202 デコーダ回路
202a デコーダ回路の(第1の)出力部
202b デコーダ回路の(第2の)出力部
203a、203b レベル変換回路
204a、204b 出力回路
BG1、BG2 バックゲート側端子
C1 容量
Cgd4〜Cgd7 容量
Cgs 寄生容量
Cgs4〜Cgs7 容量
Cx 容量素子
G1、G2 ゲート側端子
IN 入力部
L1 インダクタンス素子
MN1〜MN9 N型MOSトランジスタ
MP1 P型MOSトランジスタ
R1 抵抗素子
VDD 正の電源電圧
VSS 負の電源電圧
Claims (11)
- 制御信号群に応じて、第1および第2の端部の間の導通状態をオン状態またはオフ状態に切り替えるスイッチ回路部と、
前記制御信号群を生成するドライバ回路部と
を具備し、
前記ドライバ回路部は、
第1の入力電圧および第2の入力電圧のうち、低いほうの電圧を、前記制御信号群の一部として出力するNラッチ回路部と、
前記スイッチ回路部から前記Nラッチ回路部に流れる高周波信号のリークを抑制するリーク電流抑制回路部と
を具備し、
前記Nラッチ回路部は、
前記第1の入力電圧をソースまたはドレインの一方に入力し、前記第2の入力電圧としてグランド電圧をゲートに入力する第1のトランジスタと、
前記第2の入力電圧として前記グランド電圧をソースまたはドレインの一方に入力し、前記第1の入力電圧をゲートに入力する第2のトランジスタと
を具備する
スイッチ回路装置。 - 請求項1に記載のスイッチ回路装置において、
前記リーク電流抑制回路部は、
前記スイッチ回路部および前記Nラッチ回路部の間に配置されて、前記第1および前記第2の端部の間に流れる信号の前記Nラッチ回路部への侵入を抑制するローパスフィルタ回路部
を具備する
スイッチ回路装置。 - 請求項2に記載のスイッチ回路装置において、
前記スイッチ回路部は、
前記制御信号群をゲートおよびバックゲートに入力することで、前記第1および前記第2の端部の間に配置されたソースおよびドレインの間の導通状態をオン状態またはオフ状態に切り替えるトランジスタ群
を具備し、
前記制御信号群は、
前記トランジスタ群の前記ゲートに供給されるゲート制御信号と、
前記トランジスタ群の前記バックゲートに供給されるバックゲート制御信号と
を具備し、
前記ドライバ回路部は、
前記ゲート制御信号として、第1の入力電圧または第2の入力電圧を出力するインバータ回路部
をさらに具備し、
前記Nラッチ回路部は、
前記インバータ回路部の後段に配置されて、前記ゲート制御信号またはグランド電圧のうち、低い方の電圧を、前記バックゲート制御信号として出力する
スイッチ回路装置。 - 請求項3に記載のスイッチ回路装置において、
前記ローパスフィルタ回路部は、
前記Nラッチ回路部の前記第1のトランジスタの前記ソースまたは前記ドレインの他方と、前記スイッチ回路部との間に、ソースおよびドレインが直列に接続されて、ゲートが前記Nラッチ回路部の前記第1のトランジスタの前記ゲートに接続された複数のトランジスタ
を具備する
スイッチ回路装置。 - 請求項2または3に記載のスイッチ回路装置において、
前記ローパスフィルタ回路部は、
前記Nラッチ回路部の前記第1のトランジスタの前記ソースまたは前記ドレインの他方に一方の端部が接続されて、他方の端部が接地された容量と、
前記Nラッチ回路部の前記第1のトランジスタの前記ソースまたは前記ドレインの他方にソースまたはドレインの一方に接続されて、前記Nラッチ回路部の前記第1のトランジスタの前記ゲートにゲートが接続されて、前記スイッチ回路部に前記ソースまたは前記ドレインの他方が接続されている第2のトランジスタと
を具備する
スイッチ回路装置。 - 請求項2または3に記載のスイッチ回路装置において、
前記ローパスフィルタ回路部は、
前記Nラッチ回路部の前記第1のトランジスタの前記ソースまたは前記ドレインの他方にゲートが接続されて、ソースおよびドレインが接地された第1のトランジスタと、
前記Nラッチ回路部の前記第1のトランジスタの前記ソースまたは前記ドレインの他方にソースまたはドレインの一方が接続されて、前記Nラッチ回路部の前記第1のトランジスタの前記ゲートにゲートが接続されて、前記スイッチ回路部に前記ソースまたは前記ドレインの他方が接続されている第2のトランジスタと
を具備する
スイッチ回路装置。 - 請求項1に記載のスイッチ回路装置において、
前記リーク電流抑制回路部は、
前記Nラッチ回路部に用いているトランジスタのゲート・ソース間を高周波的にショートすることでリーク電流を低減するハイパスフィルタ回路部
を具備する
スイッチ回路装置。 - 請求項7に記載のスイッチ回路装置において、
前記スイッチ回路部は、
前記制御信号群をゲートおよびバックゲートに入力することで、前記第1および前記第2の端部の間に配置されたソースおよびドレインの間の導通状態をオン状態またはオフ状態に切り替えるトランジスタ群
を具備し、
前記制御信号群の一つをゲート制御信号として前記トランジスタ群の前記ゲートに供給し、
前記制御信号群の他の一つをバックゲート制御信号として前記トランジスタ群の前記バックゲートに供給する
スイッチ回路装置。 - 請求項7または8に記載のスイッチ回路装置において、
前記ハイパスフィルタ回路部は、
前記抵抗素子と、
前記第1のトランジスタの前記ソースまたは前記ドレインの他方および前記ゲートの間に働く寄生容量と
を具備する
スイッチ回路装置。 - 請求項7または8に記載のスイッチ回路装置において、
前記ハイパスフィルタ回路部は、
前記インダクタンス素子と、
前記第1のトランジスタの前記ソースまたは前記ドレインの他方および前記ゲートの間に働く寄生容量と
を具備する
スイッチ回路装置。 - 請求項9または10に記載のスイッチ回路装置において、
前記ハイパスフィルタ回路部は、
前記寄生容量と並列に接続された容量素子
をさらに具備する
スイッチ回路装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011025985A JP5571596B2 (ja) | 2010-07-02 | 2011-02-09 | スイッチ回路装置 |
US13/175,004 US8629709B2 (en) | 2010-07-02 | 2011-07-01 | High frequency switch circuit device |
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010152361 | 2010-07-02 | ||
JP2010152361 | 2010-07-02 | ||
JP2010165262 | 2010-07-22 | ||
JP2010165262 | 2010-07-22 | ||
JP2011025985A JP5571596B2 (ja) | 2010-07-02 | 2011-02-09 | スイッチ回路装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012044637A JP2012044637A (ja) | 2012-03-01 |
JP5571596B2 true JP5571596B2 (ja) | 2014-08-13 |
Family
ID=45399245
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011025985A Expired - Fee Related JP5571596B2 (ja) | 2010-07-02 | 2011-02-09 | スイッチ回路装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8629709B2 (ja) |
JP (1) | JP5571596B2 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9214932B2 (en) * | 2013-02-11 | 2015-12-15 | Triquint Semiconductor, Inc. | Body-biased switching device |
JP2014229737A (ja) | 2013-05-22 | 2014-12-08 | 株式会社東芝 | 半導体装置 |
KR101863973B1 (ko) * | 2013-07-08 | 2018-06-04 | 매그나칩 반도체 유한회사 | 씨모스 아날로그 스위치 회로 |
KR101952857B1 (ko) | 2013-12-20 | 2019-02-27 | 삼성전기주식회사 | 스위칭 회로 및 이를 포함하는 고주파 스위치 |
US9966946B2 (en) | 2014-04-02 | 2018-05-08 | Infineon Technologies Ag | System and method for a driving a radio frequency switch |
US9503074B2 (en) | 2015-03-06 | 2016-11-22 | Qualcomm Incorporated | RF circuit with switch transistor with body connection |
RU2628211C1 (ru) | 2016-08-05 | 2017-08-15 | Самсунг Электроникс Ко., Лтд. | Высокочастотный переключатель для компактного модуля преобразователя энергии |
JP6835005B2 (ja) * | 2018-02-16 | 2021-02-24 | 株式会社村田製作所 | フロントエンド回路 |
US10236872B1 (en) | 2018-03-28 | 2019-03-19 | Psemi Corporation | AC coupling modules for bias ladders |
CN113723037A (zh) * | 2021-09-06 | 2021-11-30 | 上海集成电路研发中心有限公司 | 用于射频mos器件建模的测试系统和射频mos器件的建模方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5689209A (en) * | 1994-12-30 | 1997-11-18 | Siliconix Incorporated | Low-side bidirectional battery disconnect switch |
JP2002025267A (ja) | 2000-07-12 | 2002-01-25 | Mitsubishi Electric Corp | 半導体記憶装置 |
US7910993B2 (en) * | 2005-07-11 | 2011-03-22 | Peregrine Semiconductor Corporation | Method and apparatus for use in improving linearity of MOSFET's using an accumulated charge sink |
JP4808097B2 (ja) * | 2006-07-07 | 2011-11-02 | 新日本無線株式会社 | 半導体スイッチ集積回路 |
JP4874887B2 (ja) | 2007-07-20 | 2012-02-15 | 株式会社東芝 | 高周波半導体スイッチ装置 |
JP5266029B2 (ja) * | 2007-12-14 | 2013-08-21 | ルネサスエレクトロニクス株式会社 | 負荷駆動装置 |
JP5450955B2 (ja) | 2007-12-26 | 2014-03-26 | 株式会社東芝 | 高周波スイッチ |
JP2010028304A (ja) * | 2008-07-16 | 2010-02-04 | Toshiba Corp | 高周波信号用スイッチ回路 |
JP4630922B2 (ja) * | 2008-09-25 | 2011-02-09 | 株式会社東芝 | 高周波スイッチ回路 |
JP2010212801A (ja) * | 2009-03-06 | 2010-09-24 | Renesas Electronics Corp | スイッチ回路 |
US8058922B2 (en) * | 2009-07-28 | 2011-11-15 | Qualcomm, Incorporated | Switch with improved biasing |
-
2011
- 2011-02-09 JP JP2011025985A patent/JP5571596B2/ja not_active Expired - Fee Related
- 2011-07-01 US US13/175,004 patent/US8629709B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US8629709B2 (en) | 2014-01-14 |
US20120001676A1 (en) | 2012-01-05 |
JP2012044637A (ja) | 2012-03-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5571596B2 (ja) | スイッチ回路装置 | |
US8044950B2 (en) | Driver circuit usable for display panel | |
US8289072B2 (en) | Semiconductor switch | |
JP2006304013A (ja) | スイッチ回路 | |
JP2014187479A (ja) | 駆動回路 | |
US9531336B2 (en) | Operational amplifier and driving circuit | |
US8368453B2 (en) | Switch circuits | |
JP2015076839A (ja) | シャントスイッチ | |
JP5527251B2 (ja) | 可変容量回路 | |
JP2013172482A (ja) | スイッチ制御回路、半導体装置および無線通信装置 | |
CN115276626A (zh) | 具有栅极电压钳位保护功能的pmos驱动电路及使能平移电路 | |
JP5890810B2 (ja) | スイッチ回路 | |
US10659040B2 (en) | Clock voltage step-up circuit | |
CN107168433B (zh) | 输出电路 | |
JP2016009938A (ja) | 正負電位生成回路 | |
CN111721986B (zh) | 一种宽输入共模电压范围电流检测放大器电路 | |
CN109787613B (zh) | 一种输出级的驱动电路和电子设备 | |
JP4780302B2 (ja) | 高周波スイッチ回路 | |
US6853240B2 (en) | Master clock input circuit | |
US20140240002A1 (en) | Voltage level converor and rf switching driver using the same | |
JP4538016B2 (ja) | 高周波スイッチ装置および半導体装置 | |
JP4939857B2 (ja) | スイッチ回路 | |
CN111049506A (zh) | 深n阱电压动态控制电路 | |
TWI442547B (zh) | 靜電保護電路 | |
US9374047B2 (en) | Buffer circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130905 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140307 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140401 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140513 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140613 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140626 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5571596 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |