JP2014057068A - 不揮発性メモリ装置及びその形成方法 - Google Patents

不揮発性メモリ装置及びその形成方法 Download PDF

Info

Publication number
JP2014057068A
JP2014057068A JP2013188397A JP2013188397A JP2014057068A JP 2014057068 A JP2014057068 A JP 2014057068A JP 2013188397 A JP2013188397 A JP 2013188397A JP 2013188397 A JP2013188397 A JP 2013188397A JP 2014057068 A JP2014057068 A JP 2014057068A
Authority
JP
Japan
Prior art keywords
insulating film
film
tunnel insulating
semiconductor
tunnel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013188397A
Other languages
English (en)
Inventor
Kwangmin Park
洸 ミン 朴
Byongju Kim
ビョン 柱 金
Jumi Yun
柱 美 尹
Jae-Young Ahn
宰 永 安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2014057068A publication Critical patent/JP2014057068A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42332—Gate electrodes for transistors with a floating gate with the floating gate formed by two or more non connected parts, e.g. multi-particles flating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7889—Vertical transistors, i.e. transistors having source and drain not in the same horizontal plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H01L29/7926—Vertical transistors, i.e. transistors having source and drain not in the same horizontal plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】信頼性が向上された不揮発性メモリ装置を提供する。
【解決手段】不揮発性メモリ装置は垂直形チャンネルを有し、そのトンネル絶縁膜１３６はブロッキング絶縁膜１３２に隣接する第１トンネル絶縁膜１３６ａ、チャンネル柱ＰＬに隣接する第３トンネル絶縁膜１３６ｃ、及び第１トンネル絶縁膜１３６ａと第３トンネル絶縁膜１３６ｃとの間の第２トンネル絶縁膜１３６ｂを含み、第３トンネル絶縁膜１３６ｃのエネルギーバンドギャップは第１トンネル絶縁膜１３６ａのエネルギーバンドギャップより小さくて第２トンネル絶縁膜１３６ｂのことより大きい。
【選択図】図１３

Description

本発明は半導体装置及びその形成方法に係り、より詳しくは不揮発性メモリ装置に関する。
優れた性能及び低製造価格を充足させるために半導体装置の集積度を増加させることが要求されている。特に、メモリ装置の集積度は製品の価格を決定する重要な要因である。従来の２次元メモリ装置の集積度は単位メモリセルが占有する面積によって主に決定されるので、微細パターン形成技術の水準に大きく影響を受ける。しかし、パターンの微細化のためには超高価な装備を必要とするので、２次元半導体メモリ装置の集積度は増加しているが、相変わらず制限的である。
米国特許公開第２０１２／００９２９２６号公報
本発明が解決しようとする一技術的課題は信頼性が向上した不揮発性メモリ装置を提供することにある。
本発明が解決しようとする他の技術的課題は信頼性が向上した不揮発性メモリ装置の形成方法を提供することにある。
本発明の一実施形態は不揮発性メモリ装置を提供する。前記装置は基板上に垂直に積層されて第１方向に延長される水平電極を含み、前記第１方向と交差する第２方向に互いに対向する複数のゲート構造体と、前記水平電極を貫通して前記基板と連結される半導体柱と、前記半導体柱と前記水平電極との間の電荷格納膜と、前記電荷格納膜と前記半導体柱との間のトンネル絶縁膜と、前記電荷格納膜と前記水平電極との間のブロッキング絶縁膜を含み、前記トンネル絶縁膜は前記電荷格納膜に隣接する第１トンネル絶縁膜、前記半導体柱に隣接する第３トンネル絶縁膜、及び前記第１トンネル絶縁膜と前記第３トンネル絶縁膜との間の第２トンネル絶縁膜を含み、前記第３トンネル絶縁膜のエネルギーバンドギャップは前記第２トンネル絶縁膜のそれより大きくなり得る。
前記第３トンネル絶縁膜のエネルギーバンドギャップは前記第１トンネル絶縁膜のそれより小さいことがあり得る。
前記第１乃至第３トンネル絶縁膜はシリコン酸化膜、ハフニウム酸化膜又はアルミニウム酸化膜の中の少なくとも１つを包含することができる。
前記第２及び第３トンネル絶縁膜は窒素を含有し、前記第２トンネル絶縁膜に含有された窒素の濃度は前記第３トンネル絶縁膜のそれより高いことがあり得る。
前記装置は基板上に垂直に積層されて第１方向に延長される水平電極を含み、前記第１方向と交差する第２方向に互いに対向する複数のゲート構造体と、前記水平電極を貫通して前記基板と連結される半導体柱と、前記半導体柱と前記水平電極との間の電荷格納膜と、前記電荷格納膜と前記半導体柱との間のトンネル絶縁膜と、前記電荷格納膜と前記水平電極との間のブロッキング絶縁膜と、を含み、前記トンネル絶縁膜は前記電荷格納膜に隣接する第１トンネル絶縁膜、前記半導体柱に隣接する第３トンネル絶縁膜、及び前記第１トンネル絶縁膜と前記第３トンネル絶縁膜との間の第２トンネル絶縁膜を含み、前記第１トンネル絶縁膜はシリコン酸化膜、ハフニウム酸化膜又はアルミニウム酸化膜の中の少なくとも１つを含み、前記第２トンネル絶縁膜と前記第３トンネル絶縁膜はシリコン酸窒化物、ハフニウム酸窒化物、又はアルミニウム酸窒化物の中の少なくとも１つを包含することができる。
前記装置は半導体パターンと、前記半導体パターンに隣接するゲート電極と、前記半導体パターンと前記ゲート電極との間の電荷格納膜と、前記電荷格納膜と前記半導体パターンとの間のトンネル絶縁膜と、前記電荷格納膜と前記ゲート電極との間のブロッキング絶縁膜と、を含み、前記トンネル絶縁膜は前記電荷格納膜に隣接する第１トンネル絶縁膜、前記半導体パターンに隣接する第３トンネル絶縁膜、及び前記第１トンネル絶縁膜と前記第３トンネル絶縁膜との間の第２トンネル絶縁膜を含み、前記第３トンネル絶縁膜のエネルギーバンドギャップは前記第１トンネル絶縁膜のそれより小さくて前記第２トンネル絶縁膜のそれより大きくなり得る。
本発明の一実施形態は不揮発性メモリ装置の形成方法を提供する。前記方法は基板上に第１物質膜と第２物質膜を交互に形成し、前記第１物質膜と前記第２物質膜を貫通して前記基板を露出する貫通ホールを形成し、前記貫通ホールの内壁にトンネル絶縁膜を形成し、そして前記トンネル絶縁膜上に半導体膜を形成することを含み、前記トンネル絶縁膜は前記半導体膜で離隔された第１トンネル絶縁膜、前記半導体膜と接触する第３トンネル絶縁膜、及び前記第１トンネル絶縁膜と前記第３トンネル絶縁膜との間の第２トンネル絶縁膜を含み、前記第３トンネル絶縁膜のエネルギーバンドギャップは前記第１トンネル絶縁膜のそれより小さくて前記第２トンネル絶縁膜のそれより大きくなり得る。
前記トンネル絶縁膜を形成することは、前記貫通ホールの内壁に順次に第１絶縁膜、第２絶縁膜、及び第３絶縁膜を形成した後、酸化処理して、前記第１トンネル絶縁膜、前記第２トンネル絶縁膜、及び前記第３トンネル絶縁膜に各々変化させることを包含することができる。
前記第２絶縁膜のエネルギーバンドギャップは前記第１絶縁膜のそれより小さくて前記第３絶縁膜のそれより大きくなり得る。
前記第１絶縁膜はシリコン酸化膜、ハフニウム酸化膜又はアルミニウム酸化膜の中の少なくとも１つを包含することができる。
前記第２及び第３絶縁膜はシリコン酸窒化物、ハフニウム酸窒化物、又はアルミニウム酸窒化物の中の少なくとも１つを包含することができる。
前記第２絶縁膜の窒素濃度は前記第３絶縁膜のそれより高いことがあり得る。
前記第１乃至第３トンネル絶縁膜はシリコン酸化膜、ハフニウム酸化膜又はアルミニウム酸化膜の中の少なくとも１つを含み、前記第２及び第３トンネル絶縁膜は窒素を含有し、前記第２トンネル絶縁膜に含有された窒素の濃度は前記第３トンネル絶縁膜のそれより高いことがあり得る。
前記方法は電荷格納膜上にトンネル絶縁膜を形成し、前記トンネル絶縁膜上に半導体膜を形成することを含み、前記トンネル絶縁膜を形成することは、第１予備トンネル絶縁膜、第２予備トンネル絶縁膜、及び第３予備トンネル絶縁膜が順次的に積層された予備トンネル絶縁膜を形成し、前記第２予備トンネル絶縁膜のエネルギーバンドギャップは前記第１予備トンネル絶縁膜のそれより小さくて前記第３予備トンネル絶縁膜のそれより大きくて、そして前記予備トンネル絶縁膜を酸化処理することを包含することができる。
本発明の実施形態によれば、リバ−ス形トンネル絶縁膜のリテンション（ｒｅｔｅｎｔｉｏｎ）及び耐久性（ｅｎｄｕｒａｎｃｅ）特性が向上され得る。これと共にリバ−ストンネル絶縁膜と半導体柱との界面特性が向上され得る。
本発明の概念にしたがうトンネル絶縁膜のバンドギャップを示す。 本発明の実施形態による半導体装置を示すブロック図である。 図２のメモリセルアレイの例を示すブロック図である。 本発明の実施形態による半導体装置のメモリブロックの平面図の一例を示す。 本発明の実施形態による半導体装置のメモリブロックの斜視図の一例である。 （Ａ）は本発明の一実施形態による半導体装置に関する断面図であり、（Ｂ）は図６（Ａ）のＡ部分の拡大図である。 （Ａ）は本発明の一実施形態による半導体装置に関する断面図であり、（Ｂ）は図７（Ａ）のＡ部分の拡大図である。 （Ａ）は本発明の一実施形態による半導体装置に関する断面図であり、（Ｂ）は図８（Ａ）のＡ部分の拡大図である。 （Ａ）は本発明の一実施形態による半導体装置に関する断面図であり、（Ｂ）は図９（Ａ）のＡ部分の拡大図である。 （Ａ）は本発明の一実施形態による半導体装置に関する断面図であり、（Ｂ）は図１０（Ａ）のＡ部分の拡大図である。 （Ａ）は本発明の一実施形態による半導体装置に関する断面図であり、（Ｂ）は図１１（Ａ）のＡ部分の拡大図である。 （Ａ）は本発明の一実施形態による半導体装置に関する断面図であり、（Ｂ）は図１２（Ａ）のＡ部分の拡大図である。 （Ａ）は本発明の一実施形態による半導体装置に関する断面図であり、（Ｂ）は図１３（Ａ）のＡ部分の拡大図である。 （Ａ）は本発明の一実施形態による半導体装置に関する断面図であり、（Ｂ）は図１４（Ａ）のＡ部分の拡大図である。 （Ａ）は本発明の他の実施形態による半導体装置に関する断面図であり、（Ｂ）は図１５（Ａ）のＡ部分の拡大図である。 （Ａ）は本発明の他の実施形態による半導体装置に関する断面図であり、（Ｂ）は図１６（Ａ）のＡ部分の拡大図である。 （Ａ）は本発明の他の実施形態による半導体装置に関する断面図であり、（Ｂ）は図１７（Ａ）のＡ部分の拡大図である。 （Ａ）は本発明の他の実施形態による半導体装置に関する断面図であり、（Ｂ）は図１８（Ａ）のＡ部分の拡大図である。 （Ａ）は本発明の他の実施形態による半導体装置に関する断面図であり、（Ｂ）は図１９（Ａ）のＡ部分の拡大図である。 （Ａ）は本発明のその他の実施形態による半導体装置に関する断面図であり、（Ｂ）は図２０（Ａ）のＡ部分の拡大図である。 （Ａ）は本発明のその他の実施形態による半導体装置に関する断面図であり、（Ｂ）は図２１（Ａ）のＡ部分の拡大図である。 （Ａ）は本発明のその他の実施形態による半導体装置に関する断面図であり、（Ｂ）は図２２（Ａ）のＡ部分の拡大図である。 （Ａ）は本発明のその他の実施形態による半導体装置に関する断面図であり、（Ｂ）は図２３（Ａ）のＡ部分の拡大図である。 （Ａ）は本発明のその他の実施形態による半導体装置に関する断面図であり、（Ｂ）は図２４（Ａ）のＡ部分の拡大図である。 図２４（Ｂ）のＡ部分の拡大図である。 本発明の実施形態による半導体装置のメモリブロックの他の例を示す斜視図である。 （Ａ）は本発明のその他の実施形態による半導体装置に関する断面図であり、（Ｂ）は図２７（Ａ）のＡ部分の拡大図である。 （Ａ）は本発明のその他の実施形態による半導体装置に関する断面図であり、（Ｂ）は図２８（Ａ）のＡ部分の拡大図である。 本発明の実施形態による半導体装置のメモリブロックの斜視図のその他の例である。 （Ａ）は本発明のその他の実施形態による半導体装置に関する断面図であり、（Ｂ）は図３０（Ａ）のＡ部分の拡大図である。 （Ａ）は本発明のその他の実施形態による半導体装置に関する断面図であり、（Ｂ）は図３１（Ａ）のＡ部分の拡大図である。 （Ａ）は本発明のその他の実施形態による半導体装置に関する断面図であり、（Ｂ）は図３２（Ａ）のＡ部分の拡大図である。 （Ａ）は本発明のその他の実施形態による半導体装置に関する断面図であり、（Ｂ）は図３３（Ａ）のＡ部分の拡大図である。 （Ａ）は本発明のその他の実施形態による半導体装置に関する断面図であり、（Ｂ）は図３４（Ａ）のＡ部分の拡大図である。 本発明の実施形態による半導体装置のメモリブロックの平面図の他の例を示す。 垂直形ＮＡＮＤフラッシュメモリ装置でのトンネル絶縁膜のリテンション（ｒｅｔｅｎｔｉｏｎ）及び耐久性（ｅｎｄｕｒａｎｃｅ）特性を示す。 本発明の概念による実施形態によって形成された半導体装置を含むメモリシステムの一例を示す概略ブロック図である。 本発明の概念による実施形態によって形成された半導体装置を具備するメモリカードの一例を示す概略ブロック図である。 本発明の概念による実施形態によって形成された半導体装置を装着した情報処理システムの一例を示す概略ブロック図である。
以上の本発明の目的、他の目的、特徴及び長所は添付した図面に関連した以下の望ましい実施形態を通じて容易に理解できる。しかし、本発明は、ここで説明される実施形態に限定されず、他の形態で具体化されることもあり得る。むしろ、紹介する実施形態は開示された内容を徹底し、完全になるように、そして当業者に本発明の思想が十分に伝達され得るようにするために提供される。
本明細書で、ある膜（又は層）が他の膜（又は層）又は基板上に在ると言及される場合に、それは他の膜（又は層）又は基板上に直接形成されるか、又はこれらの間に第３の膜（又は層）が介在することもあり得る。また、図面において、構成の大きさ及び厚さ等は明確性のために誇張されることもあり得る。また、本明細書の多様な実施形態で第１、第２、第３等の用語を多様な領域、膜（又は層）等を記述するために使用するが、これらの領域、膜はこのような用語によって限定されない。これらの用語は単なる所定の領域又は膜（又は層）を他の領域又は膜（又は層）と区別させるために使用するだけである。ここに説明され、例示される各実施形態はそれの相補的な実施形態も含む。本明細書で‘及び／又は’という表現は前後に羅列された構成要素の中の少なくとも１つを含む意味に使用される。明細書の全体にわたって同一の参照番号で表示された部分は同一の構成要素を示す。
以下、図面を参照して本発明の実施形態に対して詳細に説明する。
本明細書で、リバ−ス形トンネル絶縁膜はチャンネル領域に使用される半導体膜よりトンネル絶縁膜を先に形成する工程で作られたトンネル絶縁膜を意味することと理解することができる。図１（Ａ）、（Ｂ）、（Ｃ）は本発明の概念にしたがうトンネル絶縁膜のバンドギャップを示す。
図１（Ａ）を参照すると、予備トンネル絶縁膜５が電荷格納膜３上に形成される。電荷格納膜３は電荷トラップ膜又はナノ粒子を含む絶縁膜であり得る。電荷トラップ膜は、例えばシリコン窒化膜を包含することができる。追加的に電荷格納膜３はポリシリコンで形成された浮遊ゲートであり得る。予備トンネル絶縁膜５のエネルギーバンドギャップは電荷格納膜３のそれより大きい。
予備トンネル絶縁膜５は電荷格納膜３上に順次に積層された第１予備トンネル絶縁膜５ａ、第２予備トンネル絶縁膜５ｂ、及び第３予備トンネル絶縁膜５ｃを包含する。予備トンネル絶縁膜５のエネルギーバンドギャップは、電荷格納膜３から遠くなるほど、減少する。即ち、第２予備トンネル絶縁膜５ｂのエネルギーバンドギャップは第１予備トンネル絶縁膜５ａのそれより小さく、第３予備トンネル絶縁膜５ｃのそれより大きくなり得る。
第１予備トンネル絶縁膜５ａは、例えばシリコン酸化膜又は高誘電膜（例えば、ハフニウム酸化膜又はアルミニウム酸化膜）の中の少なくとも１つを包含する。第２予備トンネル絶縁膜５ｂ及び第３予備トンネル絶縁膜５ｃはシリコン酸窒化物又は窒素含有高誘電膜（例えば、ハフニウム酸窒化物又はアルミニウム酸窒化物）の中の少なくとも１つを包含する。第３予備トンネル絶縁膜５ｃの窒素濃度は第２予備トンネル絶縁膜５ｂのそれより高いことがあり得る。一例として、第１乃至第３予備トンネル絶縁膜５ａ、５ｂ、５ｃは各々順次に積層されたシリコン酸化膜、低濃度の窒素を含有するシリコン酸窒化物、及び高濃度の窒素を含有するシリコン酸窒化物であり得る。他の例として、第１乃至第３予備トンネル絶縁膜５ａ、５ｂ、５ｃは各々順次に積層された低濃度の窒素を含有するシリコン酸窒化物、中間濃度の窒素を含有するシリコン酸窒化物及び高濃度の窒素を含有するシリコン酸窒化物であり得る。
図１（Ｂ）を参照すると、予備トンネル絶縁膜５のエネルギーバンドギャップを調節する。予備トンネル絶縁膜５のエネルギーバンドギャップを調節することは予備トンネル絶縁膜５を熱処理することを包含する。予備トンネル絶縁膜５の熱処理は酸化処理であり得る。予備トンネル絶縁膜５の熱処理は、例えば酸化雰囲気で遂行される。予備トンネル絶縁膜５の熱処理は、例えばＮ２Ｏ、又はＮＯガス雰囲気での熱処理である。予備トンネル絶縁膜５の熱処理は、例えばラジカル酸化工程又はプラズマ酸化工程であり得る。熱処理温度は７５０乃至９５０℃であり得る。これによって、第２予備トンネル絶縁膜５ｂより第３予備トンネル絶縁膜５ｃへ酸素の供給が多くなり得る。
予備トンネル絶縁膜５のエネルギーバンドギャップは調節されて、図１（Ｂ）に示したようにトンネル絶縁膜６が形成さる。トンネル絶縁膜６のエネルギーバンドギャップは、電荷格納膜３から遠くなるほど、減少、増加することができる。トンネル絶縁膜６は電荷格納膜３上に順次に積層された第１トンネル絶縁膜６ａ、第２トンネル絶縁膜６ｂ及び第３トンネル絶縁膜６ｃを包含する。第３トンネル絶縁膜６ｃのエネルギーバンドギャップは第２トンネル絶縁膜６ｂのそれより大きくなり得る。第３トンネル絶縁膜６ｃのエネルギーバンドギャップは第１トンネル絶縁膜６ａのそれより小さいことがあり得る。
第１トンネル絶縁膜６ａは、例えばシリコン酸化膜又は高誘電膜（例えば、ハフニウム酸化膜又はアルミニウム酸化膜）の中の少なくとも１つを包含する。第２トンネル絶縁膜６ｂ及び第３トンネル絶縁膜６ｃはシリコン酸化膜又は高誘電膜（例えば、ハフニウム酸化膜又はアルミニウム酸化膜）を含み、窒素を含有できる。第２トンネル絶縁膜６ｂ及び第３トンネル絶縁膜６ｃは、例えばシリコン酸窒化物、ハフニウム酸窒化物、又はアルミニウム酸窒化物の中の少なくとも１つを包含する。第３トンネル絶縁膜６ｃの窒素濃度は第２トンネル絶縁膜６ｂのそれより低いことがあり得る。一例として、第１乃至第３トンネル絶縁膜６ａ、６ｂ、６ｃは各々順次に積層されたシリコン酸化膜、高濃度の窒素を含有するシリコン酸窒化物、及び低濃度の窒素を含有するシリコン酸窒化物であり得る。他の例として、第１乃至第３トンネル絶縁膜６ａ、６ｂ、６ｃは各々順次に積層された低濃度の窒素を含有するシリコン酸窒化物、高濃度の窒素を含有するシリコン酸窒化物及び中間濃度の窒素を含有するシリコン酸窒化物であり得る。
図１（Ｃ）を参照すると、トンネル絶縁膜６上にチャンネル領域に使用される半導体膜、例えばシリコン膜Ｓｉが形成される。
本発明の概念によれば、トンネル絶縁膜６を形成した後、チャンネル領域として使用される半導体膜Ｓｉを形成するリバ−ス形トンネル絶縁膜の形成工程で、順次に減少するバンドギャップを有する予備トンネル絶縁膜を形成し、バンドギャップを調節してトンネル絶縁膜６を形成する。したがって、本発明の概念にしたがうリバ−ス形トンネル絶縁膜形成工程によるトンネル絶縁膜６のリテンション（ｒｅｔｅｎｔｉｏｎ）及び耐久性（ｅｎｄｕｒａｎｃｅ）特性が向上する。
さらに、半導体膜Ｓｉとトンネル絶縁膜６との間の界面に窒素原子が豊富になるので、半導体膜Ｓｉとトンネル絶縁膜６との間の界面に生成されるダングリングボンドを減少させる。本発明の概念にしたがうリバ−ス形トンネル絶縁膜の形成工程によるトンネル絶縁膜６と半導体膜Ｓｉとの間の界面特性が向上する。
図２は本発明の実施形態による半導体装置を示すブロック図である。図２を参照すれば、本発明の実施形態による半導体装置１００はメモリセルアレイ１０、アドレスデコーダー２０、読出し／書込み回路３０、データ入出力回路４０、及び制御ロジック５０を包含する。
メモリセルアレイ１０は複数個のワードラインＷＬを通じてアドレスデコーダー２０に連結され、ビットラインＢＬを通じて読出し／書込み回路３０に連結される。メモリセルアレイ１０は複数個のメモリセルを含む。例えば、メモリセルアレイ１０はセル当たり１つ又はその以上のビットを格納するように構成される。
アドレスデコーダー２０はワードラインＷＬを通じてメモリセルアレイ１０に連結される。アドレスデコーダー２０は制御ロジック５０の制御に応答して動作するように構成される。アドレスデコーダー２０は外部からアドレスＡＤＤＲを受信する。アドレスデコーダー２０は受信されたアドレスＡＤＤＲの中で行アドレスをデコーディングして、複数個のワードラインＷＬの中で対応するワードラインを選択する。また、アドレスデコーダー２０は受信されたアドレスＡＤＤＲの中で列アドレスをデコーディングし、デコーディングされた列アドレスを読出し／書込み回路３０へ伝達する。例えば、アドレスデコーダー２０は行デコーダー、列デコーダー、アドレスバッファ等のように広く公知された構成要素を包含することができる。
読出し／書込み回路３０はビットラインＢＬを通じてメモリセルアレイ１０に連結され、データラインＤＬを通じてデータ入出力回路４０に連結される。読出し／書込み回路３０は制御ロジック５０の制御に応答して動作できる。読出し／書込み回路３０はアドレスデコーダー２０からデコーディングされた列アドレスを受信するように構成される。デコーディングされた列アドレスを利用して、読出し／書込み回路３０はビットラインＢＬを選択する。例えば、読出し／書込み回路３０はデータ入出力回路４０からデータを受信し、受信したデータをメモリセルアレイ１０に書き込む。読出し／書込み回路３０はメモリセルアレイ１０からデータを読出し、読み出されたデータをデータ入出力回路４０へ伝達する。読出し／書込み回路３０はメモリセルアレイ１０の第１格納領域からデータを読み出し、読み出されたデータをメモリセルアレイ１０の第２格納領域に書き込む。例えば、読出し／書込み回路３０はコピーバック（ｃｏｐｙ−ｂａｃｋ）動作を遂行するように構成されることができる。
読出し／書込み回路３０はページバッファ（又はページレジスター）及び列選択回路を含む構成要素を包含することができる。他の例として、読出し／書込み回路３０は感知増幅器、書込みドライバー、及び列選択回路を含む構成要素を包含することができる。
データ入出力回路４０はデータラインＤＬを通じて読出し／書込み回路３０に連結される。データ入出力回路４０は制御ロジック５０の制御に応答して動作する。データ入出力回路４０は外部とデータＤＡＴＡを交換するように構成される。データ入出力回路４０は外部から伝達されるデータＤＡＴＡをデータラインＤＬを通じて読出し／書込み回路３０へ伝達するように構成される。データ入出力回路４０は読出し及び書込み回路からデータラインＤＬを通じて伝達されるデータＤＡＴＡを外部へ出力するように構成される。例えば、データ入出力回路４０はデータバッファ等のような構成要素を包含することができる。
制御ロジック５０はアドレスデコーダー２０、読出し／書込み回路３０、及びデータ入出力回路４０に連結される。制御ロジック５０は半導体装置の動作を制御するように構成される。制御ロジック５０は外部から伝達される制御信号ＣＴＲＬに応答して動作することができる。
図３は図２のメモリセルアレイ１０の例を示すブロック図である。図３を参照すれば、メモリセルアレイ１０は複数個のメモリブロックＢＬＫ１乃至ＢＬＫｎを包含する。各メモリブロックは３次元構造（又は垂直構造）を有することができる。例えば、各メモリブロックは互いに交差する第１乃至第３方向に延長された構造物を包含することができる。例えば、各メモリブロックは第３方向に延長された複数個のセルストリングを含む。
図４は本発明の実施形態による半導体装置のメモリブロックの平面図の一例を示す。選択ラインＳＬが第１方向に延長する。ビットラインＢＬが第１方向と交差する第２方向に延長する。半導体柱ＰＬが選択ラインＳＬとビットラインＢＬが交差する領域で提供される。選択ラインＳＬは以後説明されるゲート電極であり得る。
図５は本発明の実施形態による半導体装置のメモリブロックの斜視図の一例である。図５を参照すれば、基板１１０が提供される。基板１１０は第１導電形、例えばＰ型を有することができる。基板１１０上にバッファ誘電膜１２２が提供される。バッファ誘電膜１２２はシリコン酸化膜であり得る。バッファ誘電膜１２２上に、絶縁パターン１２５及び絶縁パターンを介在して互いに離隔された水平電極が提供される。
水平電極は基板１１０上に積層された第１乃至第６水平電極Ｇ１乃至Ｇ６を包含する。絶縁パターン１２５はシリコン酸化膜であり得る。バッファ誘電膜１２２は絶縁パターン１２５に比べて薄いことがあり得る。水平電極Ｇ１乃至Ｇ６はドーピングされたシリコン、金属（例えば、タングステン）、金属窒化物、金属シリサイド、又はこれらの組合せを包含することができる。絶縁パターン１２５及び水平電極Ｇ１乃至Ｇ６は基板１１０上に交互に積層される。ゲート構造体Ｇは絶縁パターン１２５及び水平電極Ｇ１乃至Ｇ６を含み、第１方向に延長できる。ゲート構造体Ｇは第１方向と交差する第２方向に互いに対向し得る。第６水平電極Ｇ６はフラッシュメモリ装置の上部選択ゲートであり得る。第１水平電極Ｇ１はフラッシュメモリ装置の下部選択ゲートであり得る。上部選択ゲート及び下部選択ゲートは各々ストリング選択ゲート及び接地選択ゲートであり得る。図には水平電極が６つあることを示したが、これに限定されず、その以上であり得る。
隣接するゲート構造体Ｇの間に、第１方向に伸張する分離領域１２１が提供される。分離領域１２１は分離絶縁膜（図示せず、図１４（Ａ）、図１９（Ａ）、及び図２４（Ａ）の１４３参照）で満たされる。共通ソースラインＣＳＬが分離領域１２１の基板１１０に提供される。共通ソースラインＣＳＬは、互いに離隔されて、基板１１０内で第１方向に延長できる。共通ソースラインＣＳＬは、第１導電形と異なる第２導電形（例えば、Ｎ型）を有することができる。図面に示されたこととは異なり、共通ソースラインＣＳＬは基板１１０と第１水平電極Ｇ１との間に提供され、第１方向に延長するライン形状のパターンであり得る。
複数個の半導体柱ＰＬが、水平電極Ｇ１乃至Ｇ６を貫通して基板１１０に連結される。半導体柱ＰＬは基板１１０から上に延長される（即ち、第３方向に延長される）長軸を有することができる。複数個の半導体柱ＰＬは、第１方向に延長する上部選択ゲートと結合され得る。半導体柱ＰＬの一端は基板１１０に連結され、これらの他端は第２方向に延長するビットラインＢＬに連結され得る。
半導体柱ＰＬは半導体物質を包含することができる。半導体柱ＰＬは中が満たされたシリンダー形、又はその中が空いたシリンダー形（例えば、マカロニ（ｍａｃａｒｏｎｉ）形）であり得る。マカロニ形の半導体柱の中は充填絶縁膜１２７で満たされ得る。充填絶縁膜１２７はシリコン酸化膜で形成され得る。充填絶縁膜１２７は半導体柱ＰＬの内壁と直接接触する。半導体柱ＰＬ及び基板１１０は連続的な構造の半導体であり得る。この場合、半導体柱ＰＬは単結晶の半導体であり得る。これと異なり、半導体柱ＰＬと基板１１０とは不連続的な境界面を有することができる。この場合、半導体柱ＰＬは多結晶又は非晶質構造の半導体柱であり得る。半導体柱ＰＬの一端上に導電パターン１２８が提供され得る。導電パターン１２８に接する半導体柱ＰＬの一端はドレーン領域Ｄであり得る。
第１乃至第６水平電極Ｇ１乃至Ｇ６と半導体柱ＰＬとの間に、情報格納要素Ｓが提供され得る。図５においては情報格納要素Ｓは水平電極Ｇ１乃至Ｇ６と絶縁パターン１２５との間に延長し、水平電極Ｇ１乃至Ｇ６と半導体柱ＰＬとの間に延長することを図示するが、これに限定されない。後述する実施形態で多様に変形されることができる。
ビットラインＢＬと共通ソースラインＣＳＬとの間に複数個のセルストリングが提供される。１つのセルストリングは、ビットラインＢＬに接続する上部選択トランジスター、共通ソースラインＣＳＬに接続する下部選択トランジスター、及び上部選択トランジスターと下部選択トランジスターとの間に提供される複数個のメモリセルを包含することができる。第１水平電極Ｇ１は下部選択トランジスターの下部選択ゲート電極で、第２乃至第５水平電極Ｇ２乃至Ｇ５は複数個のメモリセルのセルゲート電極で、第６水平電極Ｇ６は上部選択トランジスターの上部選択ゲート電極であり得る。複数個のメモリセルＭＣが１つの半導体柱ＰＬに提供される。
本発明の一実施形態による半導体装置を形成する方法を説明する。図６（Ａ）乃至図１４（Ａ）は本発明の一実施形態による半導体装置に関することであって、図４のＩ−Ｉ’線に対応される断面図であり、図６（Ｂ）乃至図１４（Ｂ）は図６（Ａ）乃至図１４（Ａ）のＡ部分の拡大図である。
図６（Ａ）及び図６（Ｂ）を参照すると、基板１１０が提供される。基板１１０は第１導電形、例えばＰ型の導電形を有することができる。基板１１０上にバッファ誘電膜１２２が形成され得る。バッファ誘電膜１２２は、例えばシリコン酸化膜であり得る。バッファ誘電膜１２２は、例えば熱酸化工程によって形成され得る。第１物質膜１２３及び第２物質膜１２４がバッファ誘電膜１２２上に交互に積層されて、提供される。第２物質膜１２４は絶縁膜（例えば、シリコン酸化膜）であり得る。第１物質膜１２３はバッファ誘電膜１２２及び第２物質膜１２４に対してエッチング選択性がある物質を包含することができる。第１物質膜１２３は、例えばシリコン窒化膜、シリコン酸化窒化膜又はポリシリコン膜を含む犠牲膜であり得る。第１物質膜１２３及び第２物質膜１２４は、例えば化学的気相蒸着（ＣＶＤ）方法によって形成され得る。
図７（Ａ）及び図７（Ｂ）を参照すると、バッファ誘電膜１２２、第１物質膜１２３、及び第２物質膜１２４を貫通して、基板１１０を露出するセルホール１２６が形成される。セルホール１２６は図４を参照して説明された半導体柱ＰＬのように配置される。
図８（Ａ）及び図８（Ｂ）を参照すると、セルホール１２６の側壁に保護膜１３１が形成される。保護膜１３１はシリコン酸化膜であり得る。保護膜１３１上に電荷格納膜１３３が形成される。電荷格納膜１３３は電荷トラップ膜又は導電性ナノ粒子を含む絶縁膜であり得る。電荷トラップ膜は、例えばシリコン窒化膜を包含することができる。保護膜１３１及び電荷格納膜１３３はＡＬＤ方法で形成され得る。
トンネル絶縁膜１３６が電荷格納膜１３３上に形成される。トンネル絶縁膜１３６は第１トンネル絶縁膜１３６ａ、第２トンネル絶縁膜１３６ｂ、及び第３トンネル絶縁膜１３６ｃを包含することができる。トンネル絶縁膜１３６は図１（Ａ）及び図１（Ｂ）を参照して説明した本発明の概念にしたがうリバ−ス形トンネル絶縁膜工程で形成され得る。トンネル絶縁膜１３６は図１（Ｂ）を参照して説明したトンネル絶縁膜６と同一な構造及びエネルギーバンドギャップを有することができる。
図９（Ａ）、図９（Ｂ）、図１０（Ａ）、及び図１０（Ｂ）を参照すると、トンネル絶縁膜１３６上に第１半導体膜１３７が形成される。第１半導体膜１３７を異方性エッチングして、基板１１０を露出する。第１半導体膜１３７はトンネル絶縁膜１３６の側壁のみに残されたスペーサー半導体膜に変化する。スペーサー半導体膜上に第２半導体膜１３８が形成される。第１及び第２半導体膜１３７、１３８はＡＬＤ方法で形成され得る。第１及び第２半導体膜１３７、１３８は非晶質シリコン膜であり得る。熱処理工程が遂行されて、第１及び第２半導体膜１３７、１３８がポリシリコン膜又は結晶質シリコン膜に変化され得る。
半導体膜はセルホール１２６を完全に満たさないように形成され、半導体膜上に絶縁物質が形成されてセルホール１２６を完全に満たすことができる。半導体膜及び絶縁物質は平坦化されて、最上層の第２物質膜が露出されるようにすることができる。これによって、その内部の空いた中が充填絶縁膜１２７で満たされた、シリンダー形の半導体柱ＰＬが形成され得る。半導体柱ＰＬは第１導電形の半導体膜であり得る。図示とは異なり、半導体膜はセルホール１２６を満たすように形成され得る。この場合、充填絶縁膜は要求されないことがあり得る。
図１１（Ａ）及び図１１（Ｂ）を参照すると、半導体柱ＰＬの上部はリセス加工されて、最上層の第２物質膜より低いことがあり得る。半導体柱ＰＬがリセス加工されたセルホール１２６内に導電パターン１２８が形成され得る。導電パターン１２８はドーピングされたポリシリコン又は金属であり得る。導電パターン１２８及び半導体柱ＰＬの上方から第２導電形の不純物イオンを注入して、ドレーン領域Ｄが形成され得る。第２導電形は、例えばＮ型であり得る。
バッファ誘電膜１２２、第１物質膜１２３、及び第２物質膜１２４を連続的にパターニングして、互いに離隔され、第１方向に延長され、基板１１０を露出する、分離領域１２１が形成される。（図５参照）パターニングされた第２物質膜１２４は絶縁パターン１２５になる。分離領域１２１は隣接する半導体柱ＰＬの間に形成される。
図１２（Ａ）及び図１２（Ｂ）を参照して、分離領域１２１に露出された第１物質膜１２３を選択的に除去してリセス領域１５０を形成する。リセス領域１５０は第１物質膜１２３が除去された領域に該当し、半導体柱ＰＬ及び絶縁パターン１２５によって定義される。第１物質膜１２３がシリコン窒化膜又はシリコン酸窒化物を包含する場合、第１物質膜１２３の除去工程は燐酸を含むエッチング溶液を使用して遂行されることができる。リセス領域１５０によって保護膜１３１の側壁の一部分が露出される。保護膜１３１は、第１物質膜１２３の除去のためのエッチング溶液によって電荷格納膜１３３が損傷されることを防止することができる。リセス領域１５０によって露出された保護膜１３１は選択的に除去されることができる。保護膜１３１がシリコン酸化膜である場合、保護膜１３１は、例えばブッ酸を含むエッチング溶液によって除去できる。これによって、リセス領域１５０は電荷格納膜１３３の一部分を露出する。
図１３（Ａ）及び図１３（Ｂ）を参照すると、分離領域１２１を通じて、リセス領域１５０内に導電膜１４１が形成される。導電膜１４１はドーピングされたポリシリコン膜、金属膜（例えば、タングステン）又は金属窒化膜の中の少なくとも１つで形成され得る。導電膜１４１は原子層蒸着方法によって形成され得る。
導電膜１４１を形成する前にリセス領域１５０にブロッキング絶縁膜１３２が形成され得る。ブロッキング絶縁膜１３２は複数の薄膜で構成される多層膜であり得る。例えば、ブロッキング絶縁膜１３２はアルミニウム酸化膜及びシリコン酸化膜を包含でき、アルミニウム酸化膜及びシリコン酸化膜の積層順序は多様であり得る。ブロッキング絶縁膜１３２は原子層蒸着方法で形成され得る。
図１４（Ａ）及び図１４（Ｂ）を参照すると、リセス領域１５０の外部（即ち、分離領域１２１）に形成された導電膜が除去される。これによって、リセス領域１５０の内に水平電極Ｇ１乃至Ｇ６が形成される。導電膜１４１がドーピングされたポリシリコン膜で形成されている場合、水平電極Ｇ１乃至Ｇ６のそれぞれのポリシリコン膜で形成された導電膜上に金属シリサイド膜が追加的に形成され得る。金属シリサイド膜はポリシリコン膜の一部（分離領域１２１に隣接する部分）を除去してポリシリコン膜をリセス加工し、リセス加工されたポリシリコン膜上に金属膜を形成し、金属膜を熱処理し、そして未反応金属膜を除去することを包含することができる。金属シリサイド膜のための金属膜はタングステン、チタニウム、コバルト、又はニッケルを包含することができる。
分離領域１２１に形成された導電膜が除去されて、基板１１０が露出され得る。露出された基板１１０に第２導電形の不純物イオンが高濃度で提供されて共通ソースラインＣＳＬが形成され得る。分離領域１２１を満たす分離絶縁膜１４３が形成される。分離絶縁膜１４３は第１方向に延長する。第２方向に整列された半導体柱ＰＬは１つのビットラインＢＬに共通に連結され得る。
前述した方法で形成された本発明の一実施形態によれば、図４、図５、図１４（Ａ）、及び図１４（Ｂ）を参照して、半導体装置は、水平電極Ｇ１乃至Ｇ６を貫通して基板１１０と連結される半導体柱ＰＬ、半導体柱ＰＬと水平電極Ｇ１乃至Ｇ６との間の電荷格納膜１３３、電荷格納膜１３３と半導体柱ＰＬとの間のトンネル絶縁膜１３６、及び電荷格納膜１３３と水平電極との間のブロッキング絶縁膜１３２を含む。情報格納要素Ｓはブロッキング絶縁膜１３２、電荷格納膜１３３、及びトンネル絶縁膜１３６を含む。
ブロッキング絶縁膜１３２は高誘電膜（例えば、アルミニウム酸化膜又はハフニウム酸化膜）を包含することができる。ブロッキング絶縁膜１３２は複数の薄膜で構成される多層膜であり得る。例えば、ブロッキング絶縁膜１３２はアルミニウム酸化膜及び／又はハフニウム酸化膜を包含でき、アルミニウム酸化膜及びハフニウム酸化膜の積層順序は多様であり得る。ブロッキング絶縁膜１３２は絶縁パターン１２５と水平電極Ｇ１乃至Ｇ６との間に延長する。
電荷格納膜１３３は電荷トラップ膜又は導電性ナノ粒子を含む絶縁膜であり得る。電荷トラップ膜は、例えばシリコン窒化膜を包含することができる。電荷格納膜１３３は絶縁パターン１２５と半導体柱ＰＬとの間に延長する。
トンネル絶縁膜１３６は図１（Ｃ）を参照して説明したトンネル絶縁膜６と同一な構造及びエネルギーバンドギャップを有することができる。トンネル絶縁膜１３６のエネルギーバンドギャップは、電荷格納膜１３３から遠くなるほど、減少、増加することができる。トンネル絶縁膜１３６は電荷格納膜１３３上に順次的に積層された第１トンネル絶縁膜１３６ａ、第２トンネル絶縁膜１３６ｂ及び第３トンネル絶縁膜１３６ｃを包含することができる。第３トンネル絶縁膜１３６ｃのエネルギーバンドギャップは第２トンネル絶縁膜１３６ｂのそれより大きくなり得る。第３トンネル絶縁膜１３６ｃのエネルギーバンドギャップは第１トンネル絶縁膜１３６ａのそれより小さいことがあり得る。第１トンネル絶縁膜１３６ａは、例えばシリコン酸化膜又は高誘電膜（例えば、ハフニウム酸化膜又はアルミニウム酸化膜）の中の少なくとも１つを包含することができる。第２トンネル絶縁膜１３６ｂ及び第３トンネル絶縁膜１３６ｃはシリコン酸化膜又は高誘電膜（例えば、ハフニウム酸化膜又はアルミニウム酸化膜）を含み、窒素を含有できる。第２トンネル絶縁膜１３６ｂ及び第３トンネル絶縁膜１３６ｃは、例えばシリコン酸窒化物、ハフニウム酸窒化物、又はアルミニウム酸窒化物の中の少なくとも１つを包含することができる。第３トンネル絶縁膜１３６ｃの窒素濃度は第２トンネル絶縁膜１３６ｂのそれより低いことがあり得る。一例として、第１乃至第３トンネル絶縁膜１３６ａ、１３６ｂ、１３６ｃは各々順次に積層されたシリコン酸化膜、高濃度の窒素を含有するシリコン酸窒化物、及び低濃度の窒素を含有するシリコン酸窒化物であり得る。他の例として、第１乃至第３トンネル絶縁膜１３６ａ、１３６ｂ、１３６ｃは各々順次に積層された低濃度の窒素を含有するシリコン酸窒化物、高濃度の窒素を含有するシリコン酸窒化物及び中間濃度の窒素を含有するシリコン酸窒化物であり得る。
絶縁パターン１２５と電荷格納膜１３３との間に保護膜１３１が提供され得る。保護膜１３１はシリコン酸化膜であり得る。
本発明の他の実施形態による半導体装置を形成する方法を説明する。図１５（Ａ）乃至図１９（Ａ）は本発明の他の実施形態による半導体装置に関することであって、図４のＩ−Ｉ’線に対応される断面図であり、図１５（Ｂ）乃至図１９（Ｂ）は図１５（Ａ）乃至図１９（Ａ）のＡ部分の拡大図である。
図１５（Ａ）及び図１５（Ｂ）を参照すると、図５（Ａ）、図５（Ｂ）、図６（Ａ）、及び図６（Ｂ）を参照して説明された方法でバッファ誘電膜１２２、第１物質膜１２３、及び第２物質膜１２４を貫通して、基板１１０を露出するセルホール１２６が形成される。
セルホール１２６の側壁に保護膜１３１が形成される。保護膜１３１はシリコン酸化膜であり得る。保護膜１３１上にブロッキング絶縁膜１３２が形成され得る。ブロッキング絶縁膜１３２は複数の薄膜で構成される多層膜であり得る。例えば、ブロッキング絶縁膜１３２はアルミニウム酸化膜及びシリコン酸化膜を包含でき、アルミニウム酸化膜及びシリコン酸化膜の積層順序は多様であり得る。ブロッキング絶縁膜１３２は原子層蒸着方法で形成され得る。
ブロッキング絶縁膜１３２上に電荷格納膜１３３が形成される。電荷格納膜１３３は電荷トラップ膜又は導電性ナノ粒子を含む絶縁膜であり得る。電荷トラップ膜は、例えばシリコン窒化膜を包含することができる。
トンネル絶縁膜１３６が電荷格納膜１３３上に形成される。トンネル絶縁膜１３６は第１トンネル絶縁膜１３６ａ、第２トンネル絶縁膜１３６ｂ、及び第３トンネル絶縁膜１３６ｃを包含することができる。トンネル絶縁膜１３６は、図１（Ａ）及び図１（Ｂ）を参照して説明した予備トンネル絶縁膜のエネルギーバンドギャップの調整により、形成され得る。トンネル絶縁膜１３６は図１（Ｂ）を参照して説明されたトンネル絶縁膜６と同一な構造及びエネルギーバンドギャップを有することができる。
図１６（Ａ）及び図１６（Ｂ）を参照すると、トンネル絶縁膜１３６上に第１半導体膜１３７が形成され得る。第１半導体膜１３７を異方性エッチングして、基板１１０を露出する。第１半導体膜１３７はトンネル絶縁膜１３６の側壁のみに残されたスペーサー半導体膜に変化され得る。スペーサー半導体膜上に第２半導体膜１３８が形成され得る。第１及び第２半導体膜１３７、１３８はＡＬＤ方法で形成され得る。第１及び第２半導体膜１３７、１３８は非晶質シリコン膜であり得る。熱処理工程が遂行されて、第１及び第２半導体膜１３７、１３８がポリシリコン膜又は結晶質シリコン膜に変化され得る。
半導体膜はセルホール１２６を完全に満たさないように形成され、半導体膜上に絶縁物質が形成されてセルホール１２６を完全に満たすことができる。半導体膜及び絶縁物質は平坦化されて、最上層の絶縁膜が露出されるようにすることができる。これによってその内部の空いた中が充填絶縁膜１２７で満たされた、シリンダー形の半導体柱ＰＬが形成され得る。半導体柱ＰＬは第１導電形の半導体膜であり得る。図示とは異なり、半導体膜はセルホール１２６を満たすように形成され得る。この場合、充填絶縁膜は要求されないことがあり得る。
図１７（Ａ）及び図１７（Ｂ）を参照すると、半導体柱ＰＬの上部はリセス加工されて、最上層の第２物質膜より低くなり得る。半導体柱ＰＬがリセス加工されたセルホール１２６内に導電パターン１２８が形成され得る。導電パターン１２８はドーピングされたポリシリコン又は金属であり得る。導電パターン１２８及び半導体柱ＰＬの上方に第２導電形の不純物イオンを注入して、ドレーン領域Ｄが形成され得る。第２導電形は、例えばＮ型であり得る。
バッファ誘電膜１２２、第１物質膜１２３及び第２物質膜１２４を連続的にパターニングして、互いに離隔され、第１方向に延長され、基板１１０を露出する、分離領域１２１が形成される。（図５参照）パターニングされた第２物質膜１２４は絶縁パターン１２５になる。分離領域１２１は半導体柱ＰＬの間に形成される。
分離領域１２１に露出された第１物質膜１２３を選択的に除去してリセス領域１５０を形成する。リセス領域１５０は第１物質膜１２３が除去された領域に該当し、半導体柱ＰＬ及び絶縁パターン１２５によって定義される。第１物質膜１２３がシリコン窒化膜又はシリコン酸窒化物を包含する場合、第１物質膜１２３の除去工程は燐酸を含むエッチング溶液を使用して遂行されることができる。リセス領域１５０によって保護膜１３１の側壁の一部分が露出される。保護膜１３１は、第１物質膜１２３の除去のためのエッチング溶液によってブロッキング絶縁膜１３２が損傷されることを防止することができる。リセス領域１５０によって露出された保護膜１３１は選択的に除去されることができる。保護膜１３１がシリコン酸化膜である場合、保護膜１３１は、例えばブッ酸を含むエッチング溶液によって除去されることができる。これによって、リセス領域１５０はブロッキング絶縁膜１３２の一部分を露出することができる。
図１８（Ａ）及び図１８（Ｂ）を参照すると、分離領域１２１を通じて、リセス領域１５０内に導電膜１４１が形成される。導電膜１４１はドーピングされたポリシリコン膜、金属膜（例えば、タングステン）、又は金属窒化膜の中の少なくとも１つで形成され得る。導電膜１４１は原子層蒸着方法によって形成され得る。
導電膜１４１は絶縁パターン１２５の上部面及び下部面と直接接触することができる。
図１９（Ａ）及び図１９（Ｂ）を参照すると、リセス領域１５０の外部（即ち、分離領域１２１）に形成された導電膜が除去される。これによって、リセス領域１５０の内に水平電極Ｇ１乃至Ｇ６が形成される。導電膜１４１がドーピングされたポリシリコン膜で形成されている場合、水平電極Ｇ１乃至Ｇ６のそれぞれのポリシリコン膜で形成された導電膜上に金属シリサイド膜が追加的に形成され得る。金属シリサイド膜はポリシリコン膜の一部（分離領域１２１に隣接する部分）を除去してポリシリコン膜をリセス加工し、リセス加工されたポリシリコン膜上に金属膜を形成し、金属膜を熱処理し、そして未反応金属膜を除去することを包含することができる。金属シリサイド膜のための金属膜はタングステン、チタニウム、コバルト、又はニッケルを包含することができる。
分離領域１２１に形成された導電膜が除去されて基板１１０が露出され得る。露出された基板１１０に第２導電形の不純物イオンが高濃度で提供されて共通ソースラインＣＳＬが形成され得る。
分離領域１２１を満たす分離絶縁膜１４３が形成される。分離絶縁膜１４３は第１方向に延長する。第２方向に整列された半導体柱ＰＬは１つのビットラインＢＬに共通に連結され得る。
前述した方法で形成された本発明の他の実施形態によれば、図４、図５、図１９（Ａ）、及び図１９（Ｂ）を参照して、水平電極Ｇ１乃至Ｇ６を貫通して基板１１０と連結される半導体柱等ＰＬ、半導体柱ＰＬと水平電極Ｇ１乃至Ｇ６との間の電荷格納膜１３３、電荷格納膜１３３と半導体柱ＰＬとの間のトンネル絶縁膜１３６、及び電荷格納膜１３３と水平電極との間のブロッキング絶縁膜１３２を含む。情報格納要素Ｓはブロッキング絶縁膜１３２、電荷格納膜１３３及びトンネル絶縁膜１３６を含む。
ブロッキング絶縁膜１３２は高誘電膜（例えば、アルミニウム酸化膜又はハフニウム酸化膜）を包含することができる。ブロッキング絶縁膜１３２は複数の薄膜で構成される多層膜であり得る。例えば、ブロッキング絶縁膜１３２はアルミニウム酸化膜及び／又はハフニウム酸化膜を包含でき、アルミニウム酸化膜及びハフニウム酸化膜の積層順序は多様であり得る。ブロッキング絶縁膜１３２は絶縁パターン１２５と半導体柱ＰＬとの間に延長する。
電荷格納膜１３３は電荷トラップ膜又は導電性ナノ粒子を含む絶縁膜であり得る。電荷トラップ膜は、例えばシリコン窒化膜を包含することができる。電荷格納膜１３３は絶縁パターン１２５と半導体柱ＰＬとの間に延長する。
トンネル絶縁膜１３６は前述した一実施形態と同一であり得る。
絶縁パターン１２５とブロッキング絶縁膜１３２との間に保護膜１３１が提供され得る。保護膜１３１はシリコン酸化膜であり得る。
水平電極Ｇ１乃至Ｇ６は絶縁パターン１２５の上部面及び下部面と直接接触することができる。ブロッキング絶縁膜１３２に接する部分の水平電極Ｇ１乃至Ｇ６の垂直幅はブロッキング絶縁膜１３２から遠い部分のそれより狭いことがあり得る。
本発明のその他の実施形態による半導体装置を形成する方法を説明する。図２０（Ａ）乃至図２４（Ａ）は本発明のその他の実施形態による半導体装置に関することであって、図４のＩ−Ｉ’線に対応される断面図であり、図２０（Ｂ）乃至図２４（Ｂ）は図２０（Ａ）乃至図２４（Ａ）のＡ部分の拡大図である。
図２０（Ａ）及び図２０（Ｂ）を参照すると、図５（Ａ）、図５（Ｂ）、図６（Ａ）、及び図６（Ｂ）を参照して説明された方法でバッファ誘電膜１２２、第１物質膜１２３、及び第２物質膜１２４を貫通して、基板１１０を露出するセルホール１２６が形成される。
セルホール１２６の側壁に保護膜１３１が形成される。保護膜１３１はシリコン酸化膜であり得る。
トンネル絶縁膜１３６が保護膜１３１上に形成される。トンネル絶縁膜１３６は第１トンネル絶縁膜１３６ａ、第２トンネル絶縁膜１３６ｂ、及び第３トンネル絶縁膜１３６ｃを包含することができる。トンネル絶縁膜１３６は図１（Ａ）及び図１（Ｂ）を参照して説明された本発明の概念にしたがうリバ−ス形トンネル絶縁膜工程で形成され得る。トンネル絶縁膜１３６は図１（Ｂ）を参照して説明したトンネル絶縁膜６と同一な構造及びエネルギーバンドギャップを有することができる。
図２１（Ａ）及び図２１（Ｂ）を参照して、トンネル絶縁膜１３６上に第１半導体膜１３７が形成され得る。第１半導体膜１３７を異方性エッチングして、基板１１０を露出する。第１半導体膜１３７はトンネル絶縁膜１３６の側壁のみに残されたスペーサー半導体膜に変化され得る。スペーサー半導体膜上に第２半導体膜１３８が形成され得る。第１及び第２半導体膜１３７、１３８はＡＬＤ方法で形成され得る。第１及び第２半導体膜１３７、１３８は非晶質シリコン膜であり得る。熱処理工程が遂行されて、第１及び第２半導体膜１３７、１３８がポリシリコン膜又は結晶質シリコン膜に変化され得る。
半導体膜はセルホール１２６を完全に満たさないように形成され、半導体膜上に絶縁物質が形成されてセルホール１２６を完全に満たすことができる。半導体膜及び絶縁物質は平坦化されて、最上層の絶縁膜が露出されるようにすることができる。これによってその内部の空いた中が充填絶縁膜１２７で満たされた、シリンダー形の半導体柱ＰＬが形成され得る。半導体柱ＰＬは第１導電形の半導体膜であり得る。図示とは異なり、半導体膜はセルホール１２６を満たすように形成され得る。この場合、充填絶縁膜は要求されないことがあり得る。
図２２（Ａ）及び図２２（Ｂ）を参照すると、半導体柱ＰＬの上部はリセス加工されて、最上層の第２物質膜より低くなり得る。半導体柱ＰＬがリセス加工されたセルホール１２６内に導電パターン１２８が形成され得る。導電パターン１２８はドーピングされたポリシリコン又は金属であり得る。導電パターン１２８及び半導体柱ＰＬの上方に第２導電形の不純物イオンを注入して、ドレーン領域Ｄが形成され得る。第２導電形は、例えばＮ型であり得る。
バッファ誘電膜１２２、第１物質膜１２３、及び第２物質膜１２４を連続的にパターニングして、互いに離隔され、第１方向に延長され、基板１１０を露出する、分離領域１２１が形成される。パターニングされた第２物質膜１２４は絶縁パターン１２５になる。分離領域１２１は半導体柱ＰＬの間に形成される。
分離領域１２１に露出された第１物質膜１２３を選択的に除去してリセス領域１５０を形成する。リセス領域１５０は第１物質膜１２３が除去された領域に該当し、半導体柱ＰＬ及び絶縁パターン１２５によって定義される。第１物質膜１２３がシリコン窒化膜又はシリコン酸窒化物を包含する場合、第１物質膜１２３の除去工程は燐酸を含むエッチング溶液を使用して遂行されることができる。リセス領域１５０によって保護膜１３１の側壁の一部分が露出される。保護膜１３１は、第１物質膜１２３の除去のためのエッチング溶液によってトンネル絶縁膜１３６が損傷されることを防止することができる。リセス領域１５０によって露出された保護膜１３１は選択的に除去されることができる。バッファ膜１３１がシリコン酸化膜である場合、バッファ膜１３１は、例えばブッ酸を含むエッチング溶液によって除去されることができる。これによって、リセス領域１５０はトンネル絶縁膜１３６の一部分を露出することができる。
図２３（Ａ）及び図２３（Ｂ）を参照すると、リセス領域１５０に電荷格納膜１３３が形成される。電荷格納膜１３３は電荷トラップ膜又は導電性ナノ粒子を含む絶縁膜であり得る。電荷トラップ膜は、例えばシリコン窒化膜を包含することができる。
電荷格納膜１３３上にブロッキング絶縁膜１３２が形成され得る。ブロッキング絶縁膜１３２は複数の薄膜で構成される多層膜であり得る。例えば、ブロッキング絶縁膜１３２はアルミニウム酸化膜及びシリコン酸化膜を包含でき、アルミニウム酸化膜及びシリコン酸化膜の積層順序は多様であり得る。ブロッキング絶縁膜１３２は原子層蒸着方法で形成され得る。
分離領域１２１を通じて、ブロッキング絶縁膜１３２上に導電膜１４１が形成される。導電膜１４１はドーピングされたシリコン膜、金属膜（例えば、タングステン）又は金属窒化膜の中の少なくとも１つで形成され得る。導電膜１４１は原子層蒸着方法によって形成され得る。
図２４（Ａ）及び図２４（Ｂ）を参照すると、リセス領域１５０の外部（即ち、分離領域１２１）に形成された導電膜が除去される。これによって、リセス領域１５０の内に水平電極Ｇ１乃至Ｇ６が形成される。導電膜１４１がドーピングされたポリシリコン膜で形成されている場合、水平電極Ｇ１乃至Ｇ６のそれぞれのポリシリコン膜で形成された導電膜上に金属シリサイド膜が追加的形成され得る。金属シリサイド膜はポリシリコン膜の一部（分離領域１２１に隣接する部分）を除去してポリシリコン膜をリセス加工し、リセス加工されたポリシリコン膜上に金属膜を形成し、金属膜を熱処理し、そして未反応金属膜を除去することを包含することができる。金属シリサイド膜のための金属膜はタングステン、チタニウム、コバルト、又はニッケルを包含することができる。
分離領域１２１に形成された導電膜が除去されて基板１１０が露出され得る。露出された基板１１０に第２導電形の不純物イオンが高濃度で提供されて共通ソースラインＣＳＬが形成され得る。
分離領域１２１を満たす分離絶縁膜１４３が形成される。分離絶縁膜１４３は第１方向に延長する。第２方向に整列された半導体柱ＰＬは１つのビットラインＢＬに共通に連結され得る。
前述した方法で形成された本発明のその他の実施形態によれば、図４、図５、図２４（Ａ）、及び図２４（Ｂ）を参照して、水平電極Ｇ１乃至Ｇ６を貫通して基板１１０と連結される半導体柱ＰＬ、半導体柱ＰＬと水平電極Ｇ１乃至Ｇ６との間の電荷格納膜１３３、電荷格納膜１３３と半導体柱ＰＬとの間のトンネル絶縁膜１３６、及び電荷格納膜１３３と水平電極との間のブロッキング絶縁膜１３２を含む。情報格納要素Ｓはブロッキング絶縁膜１３２、電荷格納膜１３３及びトンネル絶縁膜１３６を含む。
ブロッキング絶縁膜１３２は高誘電膜（例えば、アルミニウム酸化膜又はハフニウム酸化膜）を包含することができる。ブロッキング絶縁膜１３２は複数の薄膜で構成される多層膜であり得る。例えば、ブロッキング絶縁膜１３２はアルミニウム酸化膜及び／又はハフニウム酸化膜を包含でき、アルミニウム酸化膜、及びハフニウム酸化膜の積層順序は多様であり得る。ブロッキング絶縁膜１３２は絶縁パターン１２５と水平電極Ｇ１乃至Ｇ６との間に延長する。
電荷格納膜１３３は電荷トラップ膜又は導電性ナノ粒子を含む絶縁膜であり得る。電荷トラップ膜は、例えばシリコン窒化膜を包含することができる。電荷格納膜１３３は絶縁パターン１２５と水平電極Ｇ１乃至Ｇ６との間に延長する。
トンネル絶縁膜１３６は前述した一実施形態と同一であり得る。
絶縁パターン１２５とトンネル絶縁膜１３６との間に保護膜１３１が提供され得る。保護膜１３１はシリコン酸化膜であり得る。
水平電極Ｇ１乃至Ｇ６は絶縁パターン１２５の上部面及び下部面と直接接触することができる。ブロッキング絶縁膜１３２に接する部分の水平電極Ｇ１乃至Ｇ６の垂直幅はブロッキング絶縁膜１３２から遠い部分のそれと同一であり得る。
一方、図２４（Ａ）及び図２４（Ｂ）を参照して説明したトンネル絶縁膜１３６は他の方法で形成され得る。図２５（Ａ）及び図２５（Ｂ）は図２４（Ａ）のＡ部分の拡大図である。
一方法として、図２５（Ａ）を参照して、図２０（Ａ）及び図２０（Ｂ）の段階でセルホール１２６の保護膜１３１上に第２トンネル絶縁膜１３６ｂ及び第３トンネル絶縁膜１３６ｃが形成される。第２トンネル絶縁膜１３６ｂ及び第３トンネル絶縁膜１３６ｃを形成することは第２予備トンネル絶縁膜及び第３予備トンネル絶縁膜を保護膜１３１上に順次に形成することを包含することができる。例えば、第３予備トンネル絶縁膜のエネルギーバンドギャップは第２予備トンネル絶縁膜のそれより小さいことがあり得る。第２予備トンネル絶縁膜及び第３予備トンネル絶縁膜はシリコン酸窒化物、ハフニウム酸窒化物、又はアルミニウム酸窒化物の中の少なくとも１つを包含することができる。第３予備トンネル絶縁膜の窒素濃度は第２予備トンネル絶縁膜のそれより高いことがあり得る。一例として、第２及び第３予備トンネル絶縁膜は各々順次に積層された低濃度の窒素を含有するシリコン酸窒化物及び高濃度の窒素を含有するシリコン酸窒化物であり得る。
以後、予備トンネル絶縁膜のエネルギーバンドギャップを調節する。予備トンネル絶縁膜のエネルギーバンドギャップを調節することは図１（Ａ）及び図１（Ｂ）を参照して説明した方法と同一であり得る。
これによって、予備トンネル絶縁膜のエネルギーバンドギャップは調節されて、第３トンネル絶縁膜１３６ｃのエネルギーバンドギャップは第２トンネル絶縁膜１３６ｂのそれより大きくなり得る。第２及び第３トンネル絶縁膜１３６ｂ、１３６ｃはシリコン酸化膜、ハフニウム酸化膜、又はアルミニウム酸化膜の中の少なくとも１つを包含することができる。第２及び第３トンネル絶縁膜１３６ｂ、１３６ｃは窒素を含有し、第２トンネル絶縁膜１３６ｂに含有された窒素の濃度は第３トンネル絶縁膜１３６ｃのそれより高いことがあり得る。
次に、前述した図２１（Ａ）乃至図２４（Ｂ）の方法で、第３トンネル絶縁膜１３６ｃ上に半導体柱が形成され、リセス領域が形成される。リセス領域は保護膜１３１を通じて第２トンネル絶縁膜１３６ｂを露出する。
図２５（Ａ）を再び参照すると、リセス領域内に第１トンネル絶縁膜１３６ａが形成される。第１トンネル絶縁膜１３６ａのエネルギーバンドギャップは第３トンネル絶縁膜１３６ｃのそれより大きくなり得る。例えば、第１トンネル絶縁膜１３６ａはシリコン酸化膜、ハフニウム酸化膜、又はアルミニウム酸化膜の中の少なくとも１つを包含することができる。リセス領域内の第１トンネル絶縁膜１３６ａ上に電荷格納膜１３３、ブロッキング絶縁膜１３２、及び水平電極が形成される。
他の方法では、図２５（Ｂ）を参照して、図２０（Ａ）及び図２０（Ｂ）の段階でセルホール１２６の保護膜１３１上に第３トンネル絶縁膜１３６ｃが形成される。第３トンネル絶縁膜１３６ｃはシリコン酸窒化物、ハフニウム酸窒化物、又はアルミニウム酸窒化物の中で少なくとも１つを包含することができる。
前述した図２１（Ａ）乃至図２４（Ｂ）の方法で、第３トンネル絶縁膜１３６ｃ上に半導体柱が形成され、リセス領域が形成される。リセス領域内に電荷格納膜１３３を形成する前に、第２トンネル絶縁膜１３６ｂ及び第１トンネル絶縁膜１３６ａが順次に形成される。第２トンネル絶縁膜１３６ｂのエネルギーバンドギャップは第３トンネル絶縁膜１３６ｃのそれより小さいことがあり得る。第１トンネル絶縁膜１３６ａのエネルギーバンドギャップは第３トンネル絶縁膜１３６ｃのそれより大きくなり得る。例えば、第１トンネル絶縁膜１３６ａはシリコン酸化膜、ハフニウム酸化膜又はアルミニウム酸化膜の中の少なくとも１つを包含することができる。第２トンネル絶縁膜１３６ｂはシリコン酸窒化物、ハフニウム酸窒化物、又はアルミニウム酸窒化物の中の少なくとも１つを包含することができる。第２トンネル絶縁膜１３６ｂに含有された窒素の濃度は第３トンネル絶縁膜１３６ｃのそれより高いことがあり得る。
図２６は本発明の実施形態による半導体装置のメモリブロックの他の例を示す斜視図である。図４を参照して説明された本発明の実施形態による半導体装置のメモリブロックの斜視図の一例で説明されたことと重複する技術的特徴に対する詳細な説明は省略し、差異点に対して詳細に説明する。
図２６を参照すれば、図４と異なり、情報格納要素Ｓを構成する電荷格納膜は浮遊ゲートであり得る。電荷格納膜は、例えばポリシリコンで形成され得る。電荷格納膜は互いに対向する水平電極Ｇ１乃至Ｇ６と半導体柱ＰＬとの間の空間に限定されて提供され得る。
図２７（Ａ）、図２８（Ａ）は本発明のその他の実施形態による半導体装置に関する断面図である。図２７（Ｂ）、図２８（Ｂ）は図２７（Ａ）、図２８（Ａ）のＡ部分の拡大図である。
図２７（Ａ）及び図２７（Ｂ）を参照すると、図２２（Ａ）及び図２２（Ｂ）のリセス領域１５０にポリシリコン膜を形成する。分離領域１２１のポリシリコン膜及び分離領域１２１に隣接するポリシリコン膜は除去される。これによって、ポリシリコン膜はトンネル絶縁膜１３６に接触する一部分のみが残存して、電荷格納膜１３３を形成する。
電荷格納膜１３３上にブロッキング絶縁膜１３２が形成され得る。ブロッキング絶縁膜１３２は複数の薄膜で構成される多層膜であり得る。例えば、ブロッキング絶縁膜１３２はアルミニウム酸化膜及びシリコン酸化膜を包含でき、アルミニウム酸化膜及びシリコン酸化膜の積層順序は多様であり得る。ブロッキング絶縁膜１３２は原子層蒸着方法で形成され得る。
分離領域１２１を通じて、ブロッキング絶縁膜１３２上に導電膜１４１が形成される。導電膜１４１はドーピングされたシリコン膜、金属膜（例えば、タングステン）又は金属窒化膜の中の少なくとも１つで形成され得る。導電膜１４１は原子層蒸着方法によって形成され得る。
図２８（Ａ）及び図２８（Ｂ）を参照すると、リセス領域１５０の外部（即ち、分離領域１２１）に形成された導電膜が除去される。これによって、リセス領域１５０の内に水平電極Ｇ１乃至Ｇ６が形成される。導電膜１４１がドーピングされたポリシリコン膜で形成されている場合、水平電極Ｇ１乃至Ｇ６のそれぞれのポリシリコン膜で形成された導電膜上に金属シリサイド膜が追加的形成され得る。金属シリサイド膜はポリシリコン膜の一部（分離領域１２１に隣接する部分）を除去してポリシリコン膜をリセス加工し、リセス加工されたポリシリコン膜上に金属膜を形成し、金属膜を熱処理し、そして未反応金属膜を除去することを包含することができる。金属シリサイド膜のための金属膜はタングステン、チタニウム、コバルト、又はニッケルを包含することができる。
分離領域１２１に形成された導電膜が除去されて基板１１０が露出され得る。露出された基板１１０に第２導電形の不純物イオンが高濃度で提供されて共通ソースラインＣＳＬが形成され得る。
分離領域１２１を満たす分離絶縁膜１４３が形成される。分離絶縁膜１４３は第１方向に延長する。第２方向に整列された半導体柱ＰＬは１つのビットラインＢＬに共通に連結され得る。
第１水平電極Ｇ１とビットラインＢＬとの間及び第６水平電極Ｇ６とビットラインＢＬとの間に高電圧が印加されて、第１水平電極Ｇ１及び第６水平電極Ｇ６に隣接するブロッキング絶縁膜が破壊されることがあり得る。これによって、第１水平電極Ｇ１はそれに隣接する電荷格納膜１３３と電気的に連結され得、第６水平電極Ｇ６はそれに隣接する電荷格納膜１３３と電気的に連結され得る。
前述した方法で形成された本発明のその他の実施形態によれば、図４、図２６、図２８（Ａ）、及び図２８（Ｂ）を参照して、水平電極Ｇ１乃至Ｇ６を貫通して基板１１０と連結される半導体柱ＰＬ、半導体柱ＰＬと水平電極Ｇ１乃至Ｇ６との間の電荷格納膜１３３、電荷格納膜１３３と半導体柱ＰＬとの間のトンネル絶縁膜１３６、及び電荷格納膜１３３と水平電極との間のブロッキング絶縁膜１３２を含む。情報格納要素Ｓはブロッキング絶縁膜１３２、電荷格納膜１３３、及びトンネル絶縁膜１３６を含む。
ブロッキング絶縁膜１３２は高誘電膜（例えば、アルミニウム酸化膜又はハフニウム酸化膜）を包含することができる。ブロッキング絶縁膜１３２は複数の薄膜で構成される多層膜であり得る。例えば、ブロッキング絶縁膜１３２はアルミニウム酸化膜及び／又はハフニウム酸化膜を包含でき、アルミニウム酸化膜及びハフニウム酸化膜の積層順序は多様であり得る。ブロッキング絶縁膜１３２は絶縁パターン１２５と水平電極Ｇ１乃至Ｇ６との間に延長する。
電荷格納膜１３３は浮遊ゲートであり得る。電荷格納膜１３３は、例えばポリシリコン膜であり得る。電荷格納膜１３３はブロッキング絶縁膜１３２とトンネル絶縁膜１３６との間の空間に限定される。
トンネル絶縁膜１３６は前述した一実施形態と同一であり得る。
絶縁パターン１２５とトンネル絶縁膜１３６との間に保護膜１３１が提供され得る。保護膜１３１はシリコン酸化膜であり得る。
図２９は本発明の実施形態による半導体装置のメモリブロックの斜視図の他の例である。図２９を参照すると、基板１１０が提供される。基板１１０は第１導電形、例えばＰ型を有することができる。基板１１０上に絶縁パターン１２５及び絶縁パターンを介在して互いに離隔された水平電極が提供され得る。
水平電極は第１乃至第６水平電極Ｇ１乃至Ｇ６を包含することができる。絶縁パターン１２５はシリコン酸化膜であり得る。水平電極Ｇ１乃至Ｇ６はドーピングされたシリコン、金属（例えば、タングステン）、金属窒化物、金属シリサイド、又はこれらの組合を包含することができる。最上部の水平電極Ｇ６は第１方向に延長され得る。最上部の水平電極Ｇ６はフラッシュメモリ装置の上部選択ゲートであり得る。最下部の水平電極Ｇ１はフラッシュメモリ装置の下部選択ゲートであり得る。上部選択ゲート及び下部選択ゲートは各々ストリング選択ゲート及び接地選択ゲートであり得る。図面には水平電極が６つであることを示したが、これに限定されず、それ以上であり得る。
複数個の半導体柱ＰＬが、水平電極Ｇ１乃至Ｇ６を貫通して基板１１０に連結される。半導体柱ＰＬは基板１１０から上に延長される（即ち、第３方向）に延長される長軸を有することができる。複数個の半導体柱ＰＬは、第１方向に延長する上部選択ゲートと結合され得る。半導体柱ＰＬの一端は基板１１０に連結され、これらの他端は第２方向に延長するビットラインＢＬに連結され得る。
第１乃至第６水平電極Ｇ１乃至Ｇ６と半導体柱ＰＬとの間に、情報格納要素Ｓが提供され得る。これと異なりに、第１及び第６水平電極Ｇ１、Ｇ６と半導体柱ＰＬとの間には、情報格納要素Ｓの代わりにゲート絶縁膜が提供され得る。
半導体柱ＰＬは半導体物質を包含することができる。半導体柱ＰＬは中が満たされたシリンダー形、又はその中が空いたシリンダー形（例えば、マカロニ（ｍａｃａｒｏｎｉ）形）であり得る。マカロニ形の半導体柱の中は充填絶縁膜１２７で満たされ得る。充填絶縁膜１２７はシリコン酸化膜で形成され得る。充填絶縁膜１２７は半導体柱ＰＬの内壁と直接接触する。半導体柱ＰＬ及び基板１１０は連続的な構造の半導体であり得る。この場合、半導体柱ＰＬは単結晶の半導体であり得る。これと異なり、半導体柱ＰＬと基板１１０は不連続的な境界面を有することができる。この場合、半導体柱ＰＬは多結晶又は非晶質構造の半導体柱であり得る。半導体柱ＰＬの一端上に導電パターン１２８が提供され得る。導電パターン１２８に接する半導体柱ＰＬの一端はドレーン領域Ｄであり得る。
ビットラインＢＬと基板１１０との間に複数個のセルストリングが提供される。１つのセルストリングは、ビットラインＢＬに接続する上部選択トランジスター、共通ソースラインＣＳＬに接続する下部選択トランジスター、及び上部選択トランジスターと下部選択トランジスターとの間に提供される複数個のメモリセルを包含することができる。第１水平電極Ｇ１は下部選択トランジスターの下部選択ゲート、第２乃至第５水平電極Ｇ２乃至Ｇ５は複数個のメモリセルのセルゲート、第６水平電極Ｇ６は上部選択トランジスターの上部選択ゲートであり得る。複数個のメモリセルＭＣが１つの半導体柱ＰＬに提供される。
本発明のその他の実施形態による半導体装置を形成する方法を説明する。図３０（Ａ）乃至図３４（Ａ）は本発明のその他の実施形態による半導体装置に関することであって、図４のＩ−Ｉ’線に対応される断面図であり、図３０（Ｂ）乃至図３４（Ｂ）は図３０（Ａ）乃至図３４（Ａ）のＡ部分の拡大図である。
図３０（Ａ）及び図３０（Ｂ）を参照すると、基板１１０が提供される。基板１１０は第１導電形、例えばＰ型の導電形を有することができる。基板１１０上に絶縁パターン１２５及び導電膜１４１が交互に積層されて、提供される。絶縁パターン１２５は、例えばシリコン酸化膜であり得る。
導電膜１４１はドーピングされたシリコン膜、金属膜（例えば、タングステン）、金属窒化膜、及び金属シリサイド膜の中の少なくとも１つで形成され得る。導電膜１４１は原子層蒸着方法によって形成され得る。
図３１（Ａ）及び図３１（Ｂ）を参照すると、絶縁パターン１２５及び導電膜１４１を貫通して、基板１１０を露出するセルホール１２６が形成される。セルホール１２６は図４を参照して説明された半導体柱ＰＬのように配置され得る。
図３２（Ａ）及び図３２（Ｂ）を参照して、セルホール１２６の側壁にブロッキング絶縁膜１３２が形成され得る。ブロッキング絶縁膜１３２は複数の薄膜で構成される多層膜であり得る。例えば、ブロッキング絶縁膜１３２はアルミニウム酸化膜及びシリコン酸化膜を包含でき、アルミニウム酸化膜、及びシリコン酸化膜の積層順序は多様であり得る。ブロッキング絶縁膜１３２は原子層蒸着方法で形成され得る。
ブロッキング絶縁膜上に電荷格納膜１３３が形成される。電荷格納膜１３３は電荷トラップ膜又は導電性ナノ粒子を含む絶縁膜であり得る。電荷トラップ膜は、例えばシリコン窒化膜を包含することができる。
トンネル絶縁膜１３６が電荷格納膜１３３上に形成される。トンネル絶縁膜１３６は第１トンネル絶縁膜１３６ａ、第２トンネル絶縁膜１３６ｂ、及び第３トンネル絶縁膜１３６ｃを包含することができる。トンネル絶縁膜１３６は図１（Ａ）及び図１（Ｂ）を参照して説明された本発明の概念にしたがうリバ−ス形トンネル絶縁膜工程で形成され得る。トンネル絶縁膜１３６は図１（Ｂ）を参照して説明したトンネル絶縁膜６と同一な構造及びエネルギーバンドギャップを有することができる。
図３３（Ａ）及び図３３（Ｂ）を参照すると、トンネル絶縁膜１３６上に第１半導体膜１３７が形成され得る。第１半導体膜１３７を異方性エッチングして、基板１１０を露出する。第１半導体膜１３７はトンネル絶縁膜１３６の側壁のみに残されたスペーサー半導体膜に変化され得る。スペーサー半導体膜上に第２半導体膜１３８が形成され得る。第１及び第２半導体膜１３７、１３８はＡＬＤ方法で形成され得る。第１及び第２半導体膜１３７、１３８は非晶質シリコン膜であり得る。熱処理工程が遂行されて、第１及び第２半導体膜１３７、１３８がポリシリコン膜又は結晶質シリコン膜に変化され得る。
半導体膜はセルホール１２６を完全に満たさないように形成され、半導体膜上に絶縁物質が形成されて、セルホール１２６を完全に満たすことができる。半導体膜及び絶縁物質は平坦化されて、最上層の絶縁膜が露出されるようにすることができる。これによって、その内部の空間が充填絶縁膜１２７で満たされた、シリンダー形の半導体柱ＰＬが形成され得る。半導体柱ＰＬは第１導電形の半導体膜であり得る。図示とは異なり、半導体膜はセルホール１２６を満たすように形成され得る。この場合、充填絶縁膜は要求されないことがあり得る。
図３４（Ａ）及び図３４（Ｂ）を参照して、半導体柱ＰＬの上部はリセス加工されて、最上層の第２物質膜より低くなり得る。半導体柱ＰＬがリセス加工されたセルホール１２６内に導電パターン１２８が形成され得る。導電パターン１２８はドーピングされたポリシリコン又は金属であり得る。導電パターン１２８及び半導体柱ＰＬの上方に第２導電形の不純物イオンを注入して、ドレーン領域Ｄが形成され得る。第２導電形は、例えばＮ型であり得る。
最上部の導電膜をパターニングして第１方向に延長するストリング選択ゲートＧ６を形成する。第２方向に整列された半導体柱ＰＬは１つのビットラインＢＬに共通に連結され得る。
前述した方法で形成された本発明のその他の実施形態によれば、図４、図２６、図３４（Ａ）、及び図３４（Ｂ）を参照して、水平電極Ｇ１乃至Ｇ６を貫通して基板１１０と連結される半導体柱等ＰＬ、半導体柱ＰＬと水平電極Ｇ１乃至Ｇ６との間の電荷格納膜１３３、電荷格納膜１３３と半導体柱ＰＬとの間のトンネル絶縁膜１３６、及び電荷格納膜１３３と水平電極との間のブロッキング絶縁膜１３２を含む。
ブロッキング絶縁膜１３２は高誘電膜（例えば、アルミニウム酸化膜又はハフニウム酸化膜）を包含することができる。ブロッキング絶縁膜１３２は複数の薄膜で構成される多層膜であり得る。例えば、ブロッキング絶縁膜１３２はアルミニウム酸化膜及び／又はハフニウム酸化膜を包含でき、アルミニウム酸化膜及びハフニウム酸化膜の積層順序は多様であり得る。ブロッキング絶縁膜１３２は絶縁パターン１２５と半導体柱ＰＬとの間に延長する。
電荷格納膜１３３は電荷トラップ膜又は導電性ナノ粒子を含む絶縁膜であり得る。電荷トラップ膜は、例えばシリコン窒化膜を包含することができる。電荷格納膜１３３は絶縁パターン１２５と半導体柱ＰＬとの間に延長する。
トンネル絶縁膜１３６は前述した一実施形態と同一であり得る。
前述した実施形態はビットライン、水平電極、及び半導体柱が図４のように配列されたことを説明する。本発明はこれに限定されず、図３５のように拡張されることができる。例えば、半導体柱ＰＬはジグザグに配置され得る。即ち、複数個の半導体柱ＰＬは直ちに隣接して交互にオフセットされるように配列される。直ちに隣接して交互にオフセットされる複数個の半導体柱ＰＬは、第１方向に延長する選択ラインＳＬと結合され得る。
図３６は垂直形ＮＡＮＤフラッシュメモリ装置でのトンネル絶縁膜のリテンション（ｒｅｔｅｎｔｉｏｎ、白抜きした棒）及び耐久性（ｅｎｄｕｒａｎｃｅ、ハッチングされた棒）特性を示す。（ａ）は一般的な方法で形成されたリバ−ストンネル絶縁膜に関する。一般的なリバ−ストンネル絶縁膜はセルホール内にシリコン酸化膜で形成された。本発明の概念にしたがうバンドギャップの調節はなかった。リバ−ストンネル絶縁膜上に半導体膜（即ち、半導体柱）が形成された。（ｂ）は本発明の概念にしたがう方法で形成されたリバ−ストンネル絶縁膜に関する。（ｃ）はリバ−ストンネル絶縁膜ではなく、半導体膜（即ち、半導体柱）上に蒸着された一般的なトンネル絶縁膜に関する。この場合、セルホール内に半導体柱を形成し、リセス領域内にトンネル絶縁膜、電荷格納膜、及びブロッキング絶縁膜を順次に形成する。トンネル絶縁膜はシリコン酸化膜であった。
図３６を参照すると、（ａ）の一般的なリバ−ストンネル絶縁膜は、（ｃ）の一般的なトンネル絶縁膜より悪いリテンション（ｒｅｔｅｎｔｉｏｎ）及び耐久性（ｅｎｄｕｒａｎｃｅ）を有する。即ち、一般的な方法でリバ−ストンネル絶縁膜を形成すれば、垂直形ＮＡＮＤフラッシュメモリ装置の信頼性が劣化した。
反面、（ｂ）の本発明の概念にしたがうリバ−ストンネル絶縁膜は（ａ）の一般的なリバ−ストンネル絶縁膜より向上されたリテンション（ｒｅｔｅｎｔｉｏｎ）及び耐久性（ｅｎｄｕｒａｎｃｅ）を有する。本発明の概念によれば、チャンネルとして使用される半導体柱とトンネル絶縁膜の界面に窒素原子が豊富になるので、半導体柱のシリコン膜とトンネル絶縁膜との間の界面に生成されるダングリングボンドを減少させ得る。これによって、発明の概念にしたがう方法にリバ−ストンネル絶縁膜を形成すれば、リバ−ストンネル絶縁膜と半導体柱との界面特性が向上され得る。
一方、（ｂ）の本発明の概念にしたがうリバ−ストンネル絶縁膜は（ａ）の一般的なリバ−ストンネル絶縁膜よりリテンション（ｒｅｔｅｎｔｉｏｎ）及び耐久性（ｅｎｄｕｒａｎｃｅ）の分散が小さい。
図３７は本発明の概念による実施形態によって形成された半導体装置を含むメモリシステムの一例を示す概略ブロック図である。
図３７を参照すれば、本発明の実施形態による電子システム１１００はコントローラ１１１０、入出力装置（１１２０、Ｉ／Ｏ）、記憶装置（１１３０、ｍｅｍｏｒｙ ｄｅｖｉｃｅ）、インターフェイス１１４０、及びバス（１１５０、ｂｕｓ）を包含することができる。前記コントローラ１１１０、入出力装置１１２０、記憶装置１１３０、及び／又はインターフェイス１１４０は前記バス１１５０を通じて互いに結合される。前記バス１１５０はデータが移動される通路（ｐａｔｈ）に該当する。記憶装置（１１３０、ｍｅｍｏｒｙ ｄｅｖｉｃｅ）は本発明の実施形態による半導体装置を包含することができる。
前記コントローラ１１１０はマイクロプロセッサー、デジタル信号プロセス、マイクロコントローラ、及びこれらと類似な機能を遂行できる論理素子の中の少なくとも１つを包含することができる。前記入出力装置１１２０はキーパッド（ｋｅｙｐａｄ）、キーボード及びディスプレー装置等を包含することができる。前記記憶装置１１３０はデータ及び／又は命令語等を格納することができる。前記インターフェイス１１４０は通信ネットワークにデータを伝送するか、或いは通信ネットワークからデータを受信する機能を遂行できる。前記インターフェイス１１４０は有線又は無線形態であり得る。例えば、前記インターフェイス１１４０はアンテナ又は有無線トランシーバー等を包含することができる。図示していないが、前記電子システム１１００は前記コントローラ１１１０の動作を向上するための動作記憶素子として、高速のＤＲＡＭ素子及び／又はＳＲＡＭ素子等をさらに包含することもあり得る。
前記電子システム１１００は個人携帯用情報端末機（ＰＤＡ、ｐｅｒｓｏｎａｌ ｄｉｇｉｔａｌ ａｓｓｉｓｔａｎｔ）ポータブルコンピューター（ｐｏｒｔａｂｌｅ ｃｏｍｐｕｔｅｒ）、ウェブタブレット（ｗｅｂ ｔａｂｌｅｔ）、無線電話機（ｗｉｒｅｌｅｓｓ ｐｈｏｎｅ）、モバイルフォン（ｍｏｂｉｌｅ ｐｈｏｎｅ）、デジタルミュージックプレーヤー（ｄｉｇｉｔａｌ ｍｕｓｉｃ ｐｌａｙｅｒ）、メモリカード（ｍｅｍｏｒｙ ｃａｒｄ）、又は情報を無線環境で送信及び／又は受信できるすべての電子製品に適用され得る。
図３８は本発明の概念による実施形態によって形成された半導体装置を具備するメモリカードの一例を示す概略ブロック図である。
図３８を参照すれば、前記メモリカード１２００は記憶装置１２１０を含む。前記記憶装置１２１０は前述した実施形態に開示された半導体装置の中の少なくとも１つを包含することができる。また、前記記憶装置１２１０は他の形態の半導体メモリ装置（ｅｘ、ＤＲＡＭ装置及び／又はＳＲＡＭ装置等）をさらに包含することができる。前記メモリカード１２００はホスト（Ｈｏｓｔ）と前記記憶装置１２１０との間にデータ交換を制御するメモリコントローラ１２２０を包含することができる。前記記憶装置１２１０及び／又は前記コントローラ１２２０は本発明の実施形態による半導体装置を包含することができる。
前記メモリコントローラ１２２０はメモリカードの全般的な動作を制御するプロセシングユニット１２２２を包含することができる。また、前記メモリコントローラ１２２０は前記プロセシングユニット１２２２の動作メモリとして使用されるＳＲＡＭ１２２１を包含することができる。これに加えて、前記メモリコントローラ１２２０はホストインターフェイス１２２３、メモリインターフェイス１２２５をさらに包含することができる。前記ホストインターフェイス１２２３はメモリカード１２００とホスト（Ｈｏｓｔ）との間のデータ交換プロトコルを具備することができる。前記メモリインターフェイス１２２５は前記メモリコントローラ１２２０と前記記憶装置１２１０とを接続させ得る。さらに、前記メモリコントローラ１２２０はエラー訂正ブロック（１２２４、Ｅｃｃ）をさらに包含することができる。前記エラー訂正ブロック１２２４は前記記憶装置１２１０から読出されたデータのエラーを検出及び訂正できる。図示していないが、前記メモリカード１２００はホスト（Ｈｏｓｔ）とのインターフェイシングのためのコードデータを格納するＲＯＭ装置（ＲＯＭ ｄｅｖｉｃｅ）をさらに包含することもあり得る。前記メモリカード１２００は携帯用データ格納カードとして使用され得る。これと異なりに、前記メモリカード１２００はコンピューターシステムのハードディスクを代替できる固相ディスク（ＳＳＤ、Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｉｓｋ）でも具現され得る。
図３９は本発明の概念による実施形態によって形成された半導体装置を装着した情報処理システムの一例を示す概略ブロック図である。
図３９を参照すれば、モバイル機器やデスクトップコンピューターのような情報処理システムに本発明の概念による実施形態によるフラッシュメモリシステム１３１０が装着される。本発明の概念による実施形態による情報処理システム１３００はフラッシュメモリシステム１３１０と各々システムバス１３６０に電気的に連結されたモデム１３２０、中央処理装置１３３０、ＲＡＭ１３４０、ユーザーインターフェイス１３５０を含む。フラッシュメモリシステム１３１０は先に言及されたメモリシステムと実質的に同様に構成される。フラッシュメモリシステム１３１０には中央処理装置１３３０によって処理されたデータ又は外部から入力されたデータが格納される。ここで、上述したフラッシュメモリシステム１３１０が半導体ディスク装置（ＳＳＤ）で構成され得り、この場合、情報処理システム１３００は大容量のデータをフラッシュメモリシステム１３１０に安定的に格納することができる。そして信頼性の増大にしたがって、フラッシュメモリシステム１３１０はエラー訂正に所要される資源を節減することができるので、高速のデータ交換機能を情報処理システム１３００に提供する。図示していないが、本発明の概念による実施形態による情報処理システム１３００には応用チップセット（Ａｐｐｌｉｃａｔｉｏｎ Ｃｈｉｐｓｅｔ）、カメライメージプロセッサー（Ｃａｍｅｒａ Ｉｍａｇｅ Ｐｒｏｃｅｓｓｏｒ：ＣＩＳ）、入出力装置等があるさらに提供され得ることはこの分野の通常的な知識を習得した者に明確である。
また、本発明の概念による実施形態によるメモリ装置又はメモリシステムは多様な形態のパッケージに実装され得る。例えば、不揮発性メモリ装置１１００又はメモリシステム１０００はＰｏＰ（Ｐａｃｋａｇｅ ｏｎ Ｐａｃｋａｇｅ）、Ｂａｌｌ ｇｒｉｄ ａｒｒａｙｓ（ＢＧＡｓ）、Ｃｈｉｐ ｓｃａｌｅ ｐａｃｋａｇｅｓ（ＣＳＰｓ）、Ｐｌａｓｔｉｃ Ｌｅａｄｅｄ Ｃｈｉｐ Ｃａｒｒｉｅｒ（ＰＬＣＣ）、Ｐｌａｓｔｉｃ Ｄｕａｌ Ｉｎ Ｌｉｎｅ Ｐａｃｋａｇｅ（ＰＤＩＰ）、Ｄｉｅ ｉｎ Ｗａｆｆｌｅ Ｐａｃｋ、Ｄｉｅ ｉｎ Ｗａｆｅｒ Ｆｏｒｍ、Ｃｈｉｐ Ｏｎ Ｂｏａｒｄ（ＣＯＢ）、Ｃｅｒａｍｉｃ Ｄｕａｌ Ｉｎ Ｌｉｎｅ Ｐａｃｋａｇｅ（ＣＥＲＤＩＰ）、Ｐｌａｓｔｉｃ Ｍｅｔｒｉｃ Ｑｕａｄ Ｆｌａｔ Ｐａｃｋ（ＭＱＦＰ）、Ｔｈｉｎ Ｑｕａｄ Ｆｌａｔｐａｃｋ（ＴＱＦＰ）、Ｓｍａｌｌ Ｏｕｔｌｉｎｅ（ＳＯＩＣ）、Ｓｈｒｉｎｋ Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｐａｃｋａｇｅ（ＳＳＯＰ）、Ｔｈｉｎ Ｓｍａｌｌ Ｏｕｔｌｉｎｅ（ＴＳＯＰ）、Ｔｈｉｎ Ｑｕａｄ Ｆｌａｔｐａｃｋ（ＴＱＦＰ）、Ｓｙｓｔｅｍ Ｉｎ Ｐａｃｋａｇｅ（ＳＩＰ）、Ｍｕｌｔｉ Ｃｈｉｐ Ｐａｃｋａｇｅ（ＭＣＰ）、Ｗａｆｅｒ−ｌｅｖｅｌ Ｆａｂｒｉｃａｔｅｄ Ｐａｃｋａｇｅ（ＷＦＰ）、Ｗａｆｅｒ−Ｌｅｖｅｌ Ｐｒｏｃｅｓｓｅｄ Ｓｔａｃｋ Ｐａｃｋａｇｅ（ＷＳＰ）等のような方式にパッケージ化されて実装され得る。
以上、添付の図面を参照して本発明の実施形態を説明したが、本発明はその技術的思想や必須的な特徴を変形しなく、他の具体的な形態に実施されることもあり得る。したがって、以上で記述した実施形態にはすべての面で例示的なことであり、限定的なことではないことを理解しなければならない。
３ 電荷格納膜
５ 予備トンネル絶縁膜
６ トンネル絶縁膜
１０ メモリセルアレイ
２０ アドレスデコーダー
３０ 読出し／書込み回路
４０ データ入出力回路
５０ 制御ロジック
１１０ 基板
１２１ 分離領域
１２２ バッファ誘電膜
１２５ 絶縁パターン
１２６ セルホール
１２７ 充填絶縁膜
１２８ 導電パターン
１３１ 保護膜
１３２ ブロッキング絶縁膜
１３３ 電荷格納膜
１３６ トンネル絶縁膜
１３７ 第１半導体膜
１３８ 第２半導体膜
１４１ 導電膜
１４３ 分離絶縁膜
１５０ リセス領域
ＢＬ ビットライン
ＢＬＫ１乃至ＢＬＫｎ メモリブロック
ＣＳＬ 共通ソースライン
Ｄ ドレーン領域
Ｇ ゲート構造体
Ｇ１乃至Ｇ６ 水平電極
ＰＬ 半導体柱
Ｓ 情報格納要素
ＳＬ 選択ライン

Claims (30)

  1. 基板上に垂直に積層されて第１方向に延長される水平電極を含み、前記第１方向と交差する第２方向に互いに対向する複数のゲート構造体と、
    少なくとも１つの前記ゲート構造体の前記水平電極を貫通して前記基板と連結される半導体柱と、
    前記半導体柱と前記水平電極との間の電荷格納膜と、
    前記電荷格納膜と前記半導体柱との間のトンネル絶縁膜と、
    前記電荷格納膜と前記水平電極との間のブロッキング絶縁膜と、を含み、
    前記トンネル絶縁膜は前記電荷格納膜に隣接する第１トンネル絶縁膜、前記半導体柱に隣接する第３トンネル絶縁膜、及び前記第１トンネル絶縁膜と前記第３トンネル絶縁膜との間の第２トンネル絶縁膜を含み、前記第３トンネル絶縁膜のエネルギーバンドギャップは前記第２トンネル絶縁膜のエネルギーバンドギャップより大きいことを特徴とする不揮発性メモリ装置。
  2. 前記第３トンネル絶縁膜のエネルギーバンドギャップは前記第１トンネル絶縁膜のエネルギーバンドギャップより小さいことを特徴とする請求項１に記載の不揮発性メモリ装置。
  3. 前記ゲート構造体の各々は前記水平電極との間の絶縁パターンをさらに含むことを特徴とする請求項１に記載の不揮発性メモリ装置。
  4. 前記第１トンネル絶縁膜乃至前記第３トンネル絶縁膜の中の少なくとも１つは前記絶縁パターンと前記半導体柱との間に延長することを特徴とする請求項３に記載の不揮発性メモリ装置。
  5. 前記電荷格納膜は前記絶縁パターンと前記半導体柱との間に延長することを特徴とする請求項３に記載の不揮発性メモリ装置。
  6. 前記ブロッキング絶縁膜は前記絶縁パターンと前記水平電極との間に延長することを特徴とする請求項５に記載の不揮発性メモリ装置。
  7. 前記ブロッキング絶縁膜は前記絶縁パターンと前記半導体柱との間に延長することを特徴とする請求項５に記載の不揮発性メモリ装置。
  8. 前記電荷格納膜及び前記ブロッキング絶縁膜は前記絶縁パターンと前記水平電極との間に延長することを特徴とする請求項３に記載の不揮発性メモリ装置。
  9. 前記電荷格納膜はポリシリコン膜であり、前記ブロッキング絶縁膜と前記トンネル絶縁膜との間の空間に限定されることを特徴とする請求項３に記載の不揮発性メモリ装置。
  10. 前記第１乃至第３トンネル絶縁膜はシリコン酸化膜、ハフニウム酸化膜、又はアルミニウム酸化膜の中の少なくとも１つを含むことを特徴とする請求項１に記載の不揮発性メモリ装置。
  11. 前記第２及び第３トンネル絶縁膜は窒素を含有し、前記第２トンネル絶縁膜に含有された窒素濃度は前記第３トンネル絶縁膜に含有された窒素濃度より高いことを特徴とする請求項１０に記載の不揮発性メモリ装置。
  12. 前記半導体柱はその内部の中が空いたチューブ形であり、
    前記不揮発性メモリ装置は前記半導体柱の内壁に満たされたシリコン酸化膜をさらに含み、前記シリコン酸化膜は前記半導体柱の内壁と直接接触することを特徴とする請求項１に記載の不揮発性メモリ装置。
  13. 前記ゲート構造体の間を満たし、前記第１方向に延長する分離絶縁膜をさらに含むことを特徴とする請求項１に記載の不揮発性メモリ装置。
  14. 基板上に垂直に積層されて第１方向に延長される水平電極を含み、前記第１方向と交差する第２方向に互いに対向する複数のゲート構造体と、
    少なくとも１つの前記ゲート構造体の前記水平電極を貫通して前記基板と連結される半導体柱と、
    前記半導体柱と前記水平電極との間の電荷格納膜と、
    前記電荷格納膜と前記半導体柱との間のトンネル絶縁膜と、
    前記電荷格納膜と前記水平電極との間のブロッキング絶縁膜と、を含み、
    前記トンネル絶縁膜は前記電荷格納膜に隣接する第１トンネル絶縁膜、前記半導体柱に隣接する第３トンネル絶縁膜、及び前記第１トンネル絶縁膜と前記第３トンネル絶縁膜との間の第２トンネル絶縁膜を含み、
    前記第１トンネル絶縁膜はシリコン酸化膜、ハフニウム酸化膜、又はアルミニウム酸化膜の中の少なくとも１つを含み、前記第２トンネル絶縁膜と前記第３トンネル絶縁膜とはシリコン酸窒化物、ハフニウム酸窒化物、又はアルミニウム酸窒化物の中の少なくとも１つを含み、前記第２トンネル絶縁膜に含有された窒素濃度は前記第３トンネル絶縁膜に含有された窒素濃度より高いことを特徴とする不揮発性メモリ装置。
  15. 半導体パターンと、
    前記半導体パターンに隣接するゲート電極と、
    前記半導体パターンと前記ゲート電極との間の電荷格納膜と、
    前記電荷格納膜と前記半導体パターンとの間のトンネル絶縁膜と、
    前記電荷格納膜と前記ゲート電極との間のブロッキング絶縁膜と、を含み、
    前記トンネル絶縁膜は前記電荷格納膜に隣接する第１トンネル絶縁膜、前記半導体パターンに隣接する第３トンネル絶縁膜、及び前記第１トンネル絶縁膜と前記第３トンネル絶縁膜との間の第２トンネル絶縁膜を含み、前記第３トンネル絶縁膜のエネルギーバンドギャップは前記第１トンネル絶縁膜のエネルギーバンドギャップより小さく、前記第２トンネル絶縁膜のエネルギーバンドギャップより大きいことを特徴とする不揮発性メモリ装置。
  16. 前記第２トンネル絶縁膜と前記第３トンネル絶縁膜とはシリコン酸窒化物、ハフニウム酸窒化物、又はアルミニウム酸窒化物の中の少なくとも１つを含み、前記第２トンネル絶縁膜に含有された窒素濃度は前記第３トンネル絶縁膜に含有された窒素濃度より高いことを特徴とする請求項１５に記載の不揮発性メモリ装置。
  17. 基板上に第１物質膜と第２物質膜を交互に形成し、
    前記第１物質膜と前記第２物質膜とを貫通して前記基板を露出する貫通ホールを形成し、
    前記貫通ホールの内壁にトンネル絶縁膜を形成し、そして
    前記トンネル絶縁膜上に半導体膜を形成することを含み、
    前記トンネル絶縁膜は前記半導体膜で離隔された第１トンネル絶縁膜、前記半導体膜と接触する第３トンネル絶縁膜、及び前記第１トンネル絶縁膜と前記第３トンネル絶縁膜との間の第２トンネル絶縁膜を含み、前記第３トンネル絶縁膜のエネルギーバンドギャップは前記第１トンネル絶縁膜のエネルギーバンドギャップより小さく、前記第２トンネル絶縁膜のエネルギーバンドギャップより大きいことを特徴とする不揮発性メモリ装置の形成方法。
  18. 前記トンネル絶縁膜を形成することは、
    前記貫通ホールの内壁に順次に第１絶縁膜、第２絶縁膜、及び第３絶縁膜を形成した後、酸化処理して、前記第１トンネル絶縁膜、前記第２トンネル絶縁膜、及び前記第３トンネル絶縁膜に各々変化させることを含むことを特徴とする請求項１７に記載の不揮発性メモリ装置の形成方法。
  19. 前記第２絶縁膜のエネルギーバンドギャップは前記第１絶縁膜のエネルギーバンドギャップより小さくて前記第３絶縁膜のエネルギーバンドギャップより大きいことを特徴とする請求項１８に記載の不揮発性メモリ装置の形成方法。
  20. 前記第１絶縁膜はシリコン酸化膜、ハフニウム酸化膜、又はアルミニウム酸化膜の中の少なくとも１つを含むことを特徴とする請求項１８に記載の不揮発性メモリ装置の形成方法。
  21. 前記第２及び第３絶縁膜はシリコン酸窒化物、ハフニウム酸窒化物、又はアルミニウム酸窒化物の中の少なくとも１つを含むことを特徴とする請求項２０に記載の不揮発性メモリ装置の形成方法。
  22. 前記第２絶縁膜の窒素濃度は前記第３絶縁膜の窒素濃度より高いことを特徴とする請求項２１に記載の不揮発性メモリ装置の形成方法。
  23. 前記第１乃至第３トンネル絶縁膜はシリコン酸化膜、ハフニウム酸化膜、又はアルミニウム酸化膜の中の少なくとも１つを含み、前記第２及び第３トンネル絶縁膜は窒素を含有し、前記第２トンネル絶縁膜に含有された窒素濃度は前記第３トンネル絶縁膜の窒素濃度より高いことを特徴とする請求項２２に記載の不揮発性メモリ装置の形成方法。
  24. 前記第１物質膜を選択的に除去して前記第２物質膜の間にリセスされた領域を形成し、そして
    前記リセスされた領域内にゲート電極を形成することをさらに含むことを特徴とする請求項１７に記載の不揮発性メモリ装置の形成方法。
  25. 前記トンネル絶縁膜を形成する前に、前記貫通ホールの内壁に電荷格納膜を形成することをさらに含むことを特徴とする請求項２４に記載の不揮発性メモリ装置の形成方法。
  26. 前記ゲート電極を形成する前に、前記リセスされた領域内にブロッキング絶縁膜を形成することをさらに含むことを特徴とする請求項２５に記載の不揮発性メモリ装置の形成方法。
  27. 前記電荷格納膜を形成する前に、前記貫通ホールの内壁にブロッキング絶縁膜を形成することをさらに含むことを特徴とする請求項２５に記載の不揮発性メモリ装置の形成方法。
  28. 前記ゲート電極を形成する前に、前記リセスされた領域内に電荷格納膜及びブロッキング絶縁膜を順次に形成することをさらに含むことを特徴とする請求項２４に記載の不揮発性メモリ装置の形成方法。
  29. 前記第１物質膜はシリコン酸化膜であり、前記第２物質膜は導電膜であることを特徴とする請求項１７に記載の不揮発性メモリ装置の形成方法。
  30. 電荷格納膜上にトンネル絶縁膜を形成し、そして
    前記トンネル絶縁膜上に半導体膜を形成することを含み、
    前記トンネル絶縁膜を形成することは、
    第１予備トンネル絶縁膜、第２予備トンネル絶縁膜、及び第３予備トンネル絶縁膜が順次に積層された予備トンネル絶縁膜を形成し、前記第２予備トンネル絶縁膜のエネルギーバンドギャップは前記第１予備トンネル絶縁膜のエネルギーバンドギャップより小さく、前記第３予備トンネル絶縁膜のエネルギーバンドギャップより大きく、そして
    前記予備トンネル絶縁膜を酸化処理することを含むことを特徴とする不揮発性メモリ装置の形成方法。
JP2013188397A 2012-09-11 2013-09-11 不揮発性メモリ装置及びその形成方法 Pending JP2014057068A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020120100517A KR102015578B1 (ko) 2012-09-11 2012-09-11 불휘발성 메모리 장치 및 그 형성방법
KR10-2012-0100517 2012-09-11

Publications (1)

Publication Number Publication Date
JP2014057068A true JP2014057068A (ja) 2014-03-27

Family

ID=50233666

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013188397A Pending JP2014057068A (ja) 2012-09-11 2013-09-11 不揮発性メモリ装置及びその形成方法

Country Status (4)

Country Link
US (1) US9437607B2 (ja)
JP (1) JP2014057068A (ja)
KR (1) KR102015578B1 (ja)
CN (1) CN103681806B (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9431501B2 (en) 2014-08-07 2016-08-30 Unisantis Electronics Singapore Pte. Ltd. Method for producing semiconductor device and semiconductor device
KR20160139119A (ko) * 2015-05-26 2016-12-07 삼성전자주식회사 반도체 장치
US9780179B2 (en) 2014-07-14 2017-10-03 Unisantis Electronics Singapore Pte. Ltd. Method for producing semiconductor device and semiconductor device
JP2017224823A (ja) * 2014-09-03 2017-12-21 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ ３ｄ ｎａｎｄハードマスク用途向けナノ結晶ダイヤモンド炭素膜
US9929171B2 (en) 2016-03-08 2018-03-27 Toshiba Memory Corporation Semiconductor memory device and method of manufacturing the same
US9947670B2 (en) 2014-09-05 2018-04-17 Unisantis Electronics Singapore Pte. Ltd. Semiconductor device
US10026739B2 (en) 2015-03-03 2018-07-17 Unisantis Electronics Singapore Pte. Ltd. Semiconductor device having pillar-shaped semiconductor layers
US10090322B2 (en) 2017-01-11 2018-10-02 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device
US10217665B2 (en) 2014-08-28 2019-02-26 Unisantis Electronics Singapore Pte. Ltd. Semiconductor device and method for producing semiconductor device
US10283647B2 (en) 2016-08-04 2019-05-07 Toshiba Memory Corporation Semiconductor device
US10541311B2 (en) 2016-02-18 2020-01-21 Toshiba Memory Corporation Semiconductor memory device and method for manufacturing the same
US10566280B2 (en) 2018-03-09 2020-02-18 Toshiba Memory Corporation Semiconductor device and method of manufacturing the same
US10741383B2 (en) 2017-11-29 2020-08-11 Toshiba Memory Corporation Semiconductor device and method of manufacturing the same

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102015578B1 (ko) * 2012-09-11 2019-08-28 삼성전자주식회사 불휘발성 메모리 장치 및 그 형성방법
KR102078597B1 (ko) * 2013-06-27 2020-04-08 삼성전자주식회사 반도체 장치
KR20150033932A (ko) * 2013-09-25 2015-04-02 에스케이하이닉스 주식회사 반도체 장치
US20150255482A1 (en) * 2014-03-06 2015-09-10 Kabushiki Kaisha Toshiba Semiconductor storage device and manufacturing method thereof
KR20160013765A (ko) * 2014-07-28 2016-02-05 삼성전자주식회사 반도체 장치
CN104269404B (zh) * 2014-08-27 2017-04-05 武汉新芯集成电路制造有限公司 三维存储器及制备方法
KR102247914B1 (ko) 2014-10-24 2021-05-06 삼성전자주식회사 반도체 장치 및 그 제조방법
US20160155750A1 (en) * 2014-11-28 2016-06-02 Kabushiki Kaisha Toshiba Semiconductor memory device and method for manufacturing the same
KR102321877B1 (ko) * 2015-02-16 2021-11-08 삼성전자주식회사 전하 저장층들을 포함하는 비휘발성 메모리 장치
US9997531B2 (en) 2015-03-13 2018-06-12 Toshiba Memory Corporation Semiconductor memory device
US9443866B1 (en) * 2015-03-24 2016-09-13 Sandisk Technologies Llc Mid-tunneling dielectric band gap modification for enhanced data retention in a three-dimensional semiconductor device
US9941295B2 (en) * 2015-06-08 2018-04-10 Sandisk Technologies Llc Method of making a three-dimensional memory device having a heterostructure quantum well channel
EP3262687B1 (en) * 2015-06-08 2021-04-07 SanDisk Technologies LLC Three-dimensional memory device having a heterostructure quantum well channel
US9972498B2 (en) * 2015-12-07 2018-05-15 United Microelectronics Corp. Method of fabricating a gate cap layer
US9704801B1 (en) 2016-02-17 2017-07-11 Kabushiki Kaisha Toshiba Semiconductor memory device
US9953998B2 (en) 2016-03-03 2018-04-24 Toshiba Memory Corporation Semiconductor memory device and method for manufacturing same
US9953993B2 (en) * 2016-07-25 2018-04-24 Toshiba Memory Corporation Semiconductor memory device
US10014311B2 (en) 2016-10-17 2018-07-03 Micron Technology, Inc. Methods of forming an array of elevationally-extending strings of memory cells, methods of forming polysilicon, elevationally-extending strings of memory cells individually comprising a programmable charge storage transistor, and electronic components comprising polysilicon
KR102665676B1 (ko) * 2016-12-19 2024-05-14 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
US10128265B2 (en) * 2017-01-18 2018-11-13 Micron Technology, Inc. Memory cells, integrated structures and memory arrays
TWI605575B (zh) * 2017-01-20 2017-11-11 群聯電子股份有限公司 三維非揮發性記憶體結構及其製造方法
US20200227727A1 (en) * 2017-01-20 2020-07-16 Weimin Li High Power Lithium Ion Battery and the Method to Form
JP2018157035A (ja) * 2017-03-16 2018-10-04 東芝メモリ株式会社 半導体装置、およびその製造方法
KR102337640B1 (ko) 2017-04-25 2021-12-13 삼성전자주식회사 3차원 반도체 소자
JP2019054149A (ja) 2017-09-15 2019-04-04 東芝メモリ株式会社 半導体記憶装置及びその製造方法
US10903232B2 (en) * 2018-02-14 2021-01-26 Sandisk Technologies Llc Three-dimensional memory devices containing memory stack structures with laterally separated charge storage elements and method of making thereof
KR102553126B1 (ko) * 2018-03-19 2023-07-07 삼성전자주식회사 채널 구조체를 갖는 메모리 장치
KR20200039074A (ko) * 2018-10-04 2020-04-16 삼성전자주식회사 반도체 장치 및 이의 제조 방법
JP2020150171A (ja) * 2019-03-14 2020-09-17 キオクシア株式会社 半導体装置
JP7523453B2 (ja) * 2019-03-29 2024-07-26 長江存儲科技有限責任公司 ３次元メモリデバイス
TWI789923B (zh) * 2021-09-27 2023-01-11 旺宏電子股份有限公司 記憶體結構及其製造方法
US11895841B2 (en) 2021-09-27 2024-02-06 Macronix International Co., Ltd. Memory structure and manufacturing method for the same

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7166888B2 (en) * 2005-01-27 2007-01-23 Micron Technology, Inc. Scalable high density non-volatile memory cells in a contactless memory array
KR100644397B1 (ko) * 2005-04-07 2006-11-10 삼성전자주식회사 박막 처리방법 및 이를 이용한 불 휘발성 메모리 셀의제조방법
US7378707B2 (en) * 2005-05-26 2008-05-27 Micron Technology, Inc. Scalable high density non-volatile memory cells in a contactless memory array
JP5016832B2 (ja) * 2006-03-27 2012-09-05 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
KR100823704B1 (ko) * 2006-10-20 2008-04-21 삼성전자주식회사 불휘발성 메모리 장치 및 그 제조 방법
KR101338166B1 (ko) * 2007-07-12 2013-12-06 삼성전자주식회사 비휘발성 기억 소자 및 그 소자의 형성 방법
JP2009111227A (ja) 2007-10-31 2009-05-21 Panasonic Corp 半導体装置の製造方法および不揮発性半導体メモリ
KR101226685B1 (ko) 2007-11-08 2013-01-25 삼성전자주식회사 수직형 반도체 소자 및 그 제조 방법.
KR100941863B1 (ko) 2008-01-02 2010-02-11 주식회사 하이닉스반도체 플래시 메모리 소자의 터널 절연막 및 이의 형성 방법
KR101027350B1 (ko) * 2008-04-30 2011-04-11 주식회사 하이닉스반도체 다층의 블록킹막을 구비하는 비휘발성메모리장치 및 그제조 방법
KR101539697B1 (ko) * 2008-06-11 2015-07-27 삼성전자주식회사 수직형 필라를 활성영역으로 사용하는 3차원 메모리 장치,그 제조 방법 및 그 동작 방법
JP5459650B2 (ja) 2008-09-22 2014-04-02 株式会社東芝 不揮発性半導体記憶装置のメモリセル
JP5356005B2 (ja) 2008-12-10 2013-12-04 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
US8254175B2 (en) 2008-12-16 2012-08-28 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
US8100454B2 (en) * 2008-12-22 2012-01-24 Faurecia Interior Systems, Inc. C-shaped console assembly for use in a vehicle
KR101495806B1 (ko) 2008-12-24 2015-02-26 삼성전자주식회사 비휘발성 기억 소자
KR101512494B1 (ko) * 2009-01-09 2015-04-16 삼성전자주식회사 반도체 장치의 제조 방법
KR101146872B1 (ko) * 2009-05-21 2012-05-17 에스케이하이닉스 주식회사 불휘발성 메모리 소자의 제조 방법
KR101052328B1 (ko) * 2009-06-18 2011-07-27 광운대학교 산학협력단 전하트랩형 비휘발성 메모리 소자
KR101045073B1 (ko) * 2009-08-07 2011-06-29 주식회사 하이닉스반도체 수직채널형 비휘발성 메모리 소자 및 그 제조 방법
JP2011054802A (ja) * 2009-09-02 2011-03-17 Toshiba Corp 不揮発性半導体記憶装置、及びその製造方法
JP2011199194A (ja) 2010-03-23 2011-10-06 Toshiba Corp 半導体装置の製造方法
KR20110118961A (ko) 2010-04-26 2011-11-02 주식회사 하이닉스반도체 비휘발성 메모리 장치 및 그 제조 방법
US8187936B2 (en) 2010-06-30 2012-05-29 SanDisk Technologies, Inc. Ultrahigh density vertical NAND memory device and method of making thereof
KR101094523B1 (ko) 2010-10-13 2011-12-19 주식회사 하이닉스반도체 3차원 구조의 비휘발성 메모리 소자 및 그 제조 방법
KR101784695B1 (ko) * 2010-10-21 2017-10-13 삼성전자주식회사 수직형 메모리 장치 및 그 제조 방법
KR101778286B1 (ko) * 2011-01-03 2017-09-13 삼성전자주식회사 3차원 반도체 장치의 제조 방법
KR101857681B1 (ko) * 2011-07-07 2018-05-14 삼성전자주식회사 3차원 반도체 기억 소자 및 그 제조방법
JP2013058592A (ja) * 2011-09-08 2013-03-28 Toshiba Corp 不揮発性半導体記憶装置
KR20130116604A (ko) 2012-04-16 2013-10-24 삼성전자주식회사 3차원 반도체 메모리 장치 및 그 제조 방법
KR102015578B1 (ko) * 2012-09-11 2019-08-28 삼성전자주식회사 불휘발성 메모리 장치 및 그 형성방법
JP2015002195A (ja) * 2013-06-13 2015-01-05 株式会社東芝 半導体記憶装置

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10483366B2 (en) 2014-07-14 2019-11-19 Unisantis Electronics Singapore Pte. Ltd. Semiconductor device
US9780179B2 (en) 2014-07-14 2017-10-03 Unisantis Electronics Singapore Pte. Ltd. Method for producing semiconductor device and semiconductor device
US9741801B2 (en) 2014-08-07 2017-08-22 Unisantis Electronics Singapore Pte. Ltd. Method for producing a semiconductor device
US9431501B2 (en) 2014-08-07 2016-08-30 Unisantis Electronics Singapore Pte. Ltd. Method for producing semiconductor device and semiconductor device
US10217665B2 (en) 2014-08-28 2019-02-26 Unisantis Electronics Singapore Pte. Ltd. Semiconductor device and method for producing semiconductor device
US10340184B2 (en) 2014-08-28 2019-07-02 Unisantis Electronics Singapore Pte. Ltd. Method for producing a semiconductor device
JP2017224823A (ja) * 2014-09-03 2017-12-21 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ ３ｄ ｎａｎｄハードマスク用途向けナノ結晶ダイヤモンド炭素膜
US10411021B2 (en) 2014-09-05 2019-09-10 Unisantis Electronics Singapore Pte. Ltd. Semiconductor device
US9947670B2 (en) 2014-09-05 2018-04-17 Unisantis Electronics Singapore Pte. Ltd. Semiconductor device
US10026739B2 (en) 2015-03-03 2018-07-17 Unisantis Electronics Singapore Pte. Ltd. Semiconductor device having pillar-shaped semiconductor layers
KR20160139119A (ko) * 2015-05-26 2016-12-07 삼성전자주식회사 반도체 장치
KR102357992B1 (ko) 2015-05-26 2022-02-04 삼성전자주식회사 반도체 장치
US10541311B2 (en) 2016-02-18 2020-01-21 Toshiba Memory Corporation Semiconductor memory device and method for manufacturing the same
US9929171B2 (en) 2016-03-08 2018-03-27 Toshiba Memory Corporation Semiconductor memory device and method of manufacturing the same
US10283647B2 (en) 2016-08-04 2019-05-07 Toshiba Memory Corporation Semiconductor device
US10090322B2 (en) 2017-01-11 2018-10-02 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device
US10741383B2 (en) 2017-11-29 2020-08-11 Toshiba Memory Corporation Semiconductor device and method of manufacturing the same
US10566280B2 (en) 2018-03-09 2020-02-18 Toshiba Memory Corporation Semiconductor device and method of manufacturing the same

Also Published As

Publication number Publication date
US9437607B2 (en) 2016-09-06
KR102015578B1 (ko) 2019-08-28
KR20140033939A (ko) 2014-03-19
CN103681806B (zh) 2018-07-06
CN103681806A (zh) 2014-03-26
US20140073099A1 (en) 2014-03-13

Similar Documents

Publication Publication Date Title
KR102015578B1 (ko) 불휘발성 메모리 장치 및 그 형성방법
US10332902B2 (en) Three-dimensional semiconductor memory device including vertically stacked electrodes
US9741735B2 (en) Vertical memory devices having charge storage layers with thinned portions
KR102066743B1 (ko) 비휘발성 메모리 장치 및 그 형성방법
JP6510202B2 (ja) 半導体装置
KR102031187B1 (ko) 수직형 메모리 장치
KR102170770B1 (ko) 반도체 장치
US20160148947A1 (en) Memory devices and methods of manufacturing the same
US9349747B2 (en) Semiconductor devices having gate stack portions that extend in a zigzag pattern
KR102409748B1 (ko) 반도체 장치 및 그 제조 방법
KR102247914B1 (ko) 반도체 장치 및 그 제조방법
US9373628B2 (en) Semiconductor memory device and method of fabricating the same
KR20150002947A (ko) 반도체 장치
KR102408657B1 (ko) 반도체 장치 및 그 제조 방법
CN108417560B (zh) 半导体器件及其制造方法
JP2015099923A (ja) メモリ装置
KR20170000462A (ko) 반도체 메모리 장치 및 그 제조 방법
CN106663682A (zh) 制造半导体装置的方法
KR102270101B1 (ko) 반도체 소자 및 그 제조 방법
US20150171097A1 (en) Nonvolatile memory devices and methods of forming the same