JP2013149741A5

JP2013149741A5 -

Info

Publication number: JP2013149741A5
Application number: JP2012008200A
Authority: JP
Filing date: 2012-01-18
Publication date: 2015-03-05
Anticipated expiration: 2032-01-18

Description

このように、ゲート絶縁膜としての酸化シリコン膜２０４の主部２０４０の界面窒素濃度を低くすることによって、主部２０４０とチャネル領域２０３０との界面の準位すなわち界面準位が下がる。高い界面準位は、信号電荷を扱う転送トランジスタ１０３（１０４）においては暗電流の原因となり得る。本実施形態のように界面窒素濃度を０．１０原子％以下とすることにより、転送トランジスタ１０３（１０４）での暗電流を低減することができる。また、高い界面準位は、増幅トランジスタ１０７（１０８）においては１／ｆノイズの原因となり得る。図６（ａ）には、参考例として、主部２０４０の窒素を熱酸窒化法で形成した、界面窒素濃度が０．４５原子％の場合における１／ｆノイズを示している。界面窒素濃度を０．１０原子％以下とすることで、１／ｆノイズのレベルを熱酸化法を用いて形成された酸化シリコン膜と同等にすることが可能となる。図６（ａ）には、主部２０４０の窒素をプラズマ窒化法で形成した、界面窒素濃度が０．０２原子％とした実施例と、０．０７原子％とした実施例における１／ｆノイズを示している。図６（ａ）には示さないが、界面窒素濃度が０．１０原子％の場合にも、０．０７原子％とした実施例と同等の１／ｆノイズレベルが得られた。図６（ａ）から、界面窒素濃度と１／ｆノイズは線形的な関係よりもむしろ、指数関数的な関係にあると考察される。すなわち、界面窒素濃度が０．１０原子％以下であると、熱酸化法を用いて形成された、実質的に窒素を含有しない酸化シリコン膜と同等と云うべき１／ｆノイズレべルを実現できるのである。

この積層膜構造は、転送トランジスタ１０３（１０４）に適用することが特に好ましい。転送トランジスタ１０３（１０４）のソースである光電変換部１０１（１０２）上に位置する窒化シリコン層２０５２は、光電変換部１０１へ向かう光の反射を低減する機能を有し得る。また転送トランジスタ１０３（１０４）のゲート電極１３４０上に位置する無機絶縁部材１３３は、ゲート電極１３４０へ向かう光の透過を低減する機能を有し得る。

信号処理手段２０および駆動手段３０は、多数のＭＯＳＦＥＴで構成されている。信号処理手段２０および駆動手段３０のＭＯＳＦＥＴを「周辺ＭＯＳＦＥＴ」と称する。周辺ＭＯＳＦＥＴには、ｎＭＯＳＦＥＴとｐＭＯＳＦＥＴが含まれる。周辺ＭＯＳＦＥＴのｎＭＯＳＦＥＴとｐＭＯＳＦＥＴをそれぞれ「周辺ｎＭＯＳＦＥＴ」と「周辺ｐＭＯＳＦＥＴ」と称する。さらに、周辺ｎＭＯＳＦＥＴは第１周辺ｎＭＯＳＦＥＴと第２周辺ｎＭＯＳＦＥＴを含むことができる。周辺ｐＭＯＳＦＥＴは第１周辺ｐＭＯＳＦＥＴと第２周辺ｐＭＯＳＦＥＴを含むことができる。第１周辺ｎＭＯＳＦＥＴと第１周辺ｐＭＯＳＦＥＴを併せて第１周辺ＭＯＳＦＥＴと称し、第２周辺ｎＭＯＳＦＥＴと第２周辺ｐＭＯＳＦＥＴを併せて第２周辺ＭＯＳＦＥＴと称する。

窒化処理を行った第１酸化シリコン膜４４１０、第２酸化シリコン膜４４２０および第３酸化シリコン膜４４３０は、それぞれ窒素を含有する酸化シリコン膜すなわち、酸窒化シリコン膜と呼ばれる。詳細には、第１酸化シリコン膜４４１０は第１酸窒化シリコン膜４４１１に、第２酸化シリコン膜４４２０は第２酸窒化シリコン膜４４２１に、第３酸化シリコン膜４４３０は第３酸窒化シリコン膜４４３１に変化する。プラズマ窒化の処理条件を調整することにより、酸窒化シリコン膜のシリコンウエハ３００側の面における界面窒素濃度を０．１０原子％以下とする。なお、上記条件では、酸窒化シリコン膜のピーク窒素濃度は０．５０原子％以上となる。窒素濃度の好適な範囲および分布は先に説明したから、ここでは説明を省略する。界面窒素濃度は、上記した５つの条件のうち、とりわけガスの圧力と処理時間に大きく左右される。また、界面窒素濃度は、窒化される酸化シリコン膜の膜厚にも依存する。得てして、ガスの圧力を低くし、処理時間を短くすることで界面窒素濃度を低くすることができる。先に説明した窒素濃度分布を得るためには、酸化シリコン膜の厚みと窒化処理条件を調整する。酸化シリコン膜が窒素を含むことで、後で形成されるゲート電極などから不純物がシリコンウエハ３００に混入することを抑制することができる。

（工程Ｋ）
図１０（ｃ）を用いて工程Ｋ（配線工程）を説明する。図１０（ｃ）に示すような層間絶縁層５００を形成する。この層間絶縁層５００は、本例ではＨＤＰ（ＨｉｇｈＤｅｎｓｉｔｙＰｌａｓｍａ）酸化シリコン膜であるが、ＰＳＧ，ＢＳＧやＢＰＳＧなどのケイ酸塩ガラス膜あってもよい。層間絶縁層５００はＣＭＰ法やリフロー法、エッチバック法などの公知の方法により平坦化されている。

Claims

光電変換手段を備えた光電変換装置において、
前記光電変換手段は、導電体、半導体、および前記導電体と前記半導体との間に設けられた絶縁体からなる積層構造を有する半導体素子を含み、
前記絶縁体は、前記導電体と前記半導体との間に位置する主部において窒素を含有する酸化シリコン膜であって、
前記主部の最高窒素濃度が０．１０原子％より高く、前記主部の前記半導体側の面における界面窒素濃度が０．１０原子％以下であることを特徴とする光電変換装置。
前記主部の前記最高窒素濃度が０．５０原子％以上５．００原子％以下であり、前記主部の前記界面窒素濃度が０．０５原子％以下である請求項１に記載の光電変換装置。
前記半導体素子は、前記積層構造をゲートとし、ソースおよびドレインをさらに有するＭＯＳＦＥＴあって、
前記酸化シリコン膜は、前記主部から前記ソースと前記ドレインの少なくとも一方の上に延在した延在部を有しており、前記延在部のソース側またはドレイン側の面における界面窒素濃度が０．１０原子％以下である請求項１または２に記載の光電変換装置。
下記の（ａ）、（ｂ）および（ｃ）の少なくともいずれかを満たす請求項３に記載の光電変換装置。
（ａ）前記延在部の最高窒素濃度が前記主部の前記最高窒素濃度の１／２以下である。
（ｂ）前記延在部の最高窒素濃度が１．００原子％以下である。
（ｃ）前記延在部の厚みが、前記主部の厚みよりも小さい。
前記光電変換手段は、複数の光電変換ユニットを有し、
前記光電変換ユニットの各々は、
（１）光電変換部をソースとする転送トランジスタと、
（２）光電変換部で発生した信号電荷の量に応じた電気信号を生成する増幅トランジスタと、
（３）光電変換部で発生した信号電荷をリセットするリセットトランジスタと、
（４）前記光電変換ユニットからの出力を制御するスイッチトランジスタと、
の少なくともいずれかを含み、
前記転送トランジスタと、前記増幅トランジスタと、前記リセットトランジスタと、前記スイッチトランジスタのうちの少なくともいずれかが、前記積層構造を有する前記半導体素子である請求項１乃至４のいずれか１項に記載の光電変換装置。
前記光電変換手段は、複数の光電変換ユニットを有し、
前記光電変換ユニットの各々は、光電変換部をソースとする転送トランジスタと、前記転送トランジスタのドレインに電気的に接続されたゲート電極を有する増幅トランジスタと、を含み、前記転送トランジスタおよび前記増幅トランジスタが、前記半導体素子であって、前記転送トランジスタおよび前記増幅トランジスタの各々の前記主部の厚みが５．０ｎｍ以上である請求項１乃至５のいずれか１項に記載の光電変換装置。
ｎＭＯＳＦＥＴとｐＭＯＳＦＥＴを含む、前記光電変換手段からの信号を処理する信号処理手段をさらに備え、
前記ｎＭＯＳＦＥＴおよび前記ｐＭＯＳＦＥＴのゲート絶縁膜は、窒素を含有する酸化シリコン膜であって、
前記ゲート絶縁膜の最高窒素濃度が０．５０原子％以上５．０原子％以下であり、前記ゲート絶縁膜のチャネル領域側の面における界面窒素濃度が０．５０原子％未満である請求項１乃至６のいずれか１項に記載の光電変換装置。
前記信号処理手段は、前記ｎＭＯＳＦＥＴと前記ｐＭＯＳＦＥＴを含むＣＭＯＳ回路を有し、前記ＣＭＯＳ回路において、前記ｎＭＯＳＦＥＴと前記ｐＭＯＳＦＥＴのゲート電極は、前記ｎＭＯＳＦＥＴに対応するｎ型のポリシリコンからなるｎ型部分と、前記ｐＭＯＳＦＥＴに対応するｐ型のポリシリコンからなり前記ｎ型部分に連続するｐ型部分と、を有し、
前記ｎ型部分の上から前記ｐ型部分の上に渡って、第１シリサイド層が設けられており、前記ｎＭＯＳＦＥＴと前記ｐＭＯＳＦＥＴのそれぞれのソースおよびドレインの上には第２シリサイド層が設けられている請求項７に記載の光電変換装置。
前記ｎＭＯＳＦＥＴは、第１のｎＭＯＳＦＥＴと第２のｎＭＯＳＦＥＴを含み、前記ｐＭＯＳＦＥＴは第１のｐＭＯＳＦＥＴと第２のｐＭＯＳＦＥＴを含み、
前記第１のｎＭＯＳＦＥＴおよび前記第１のｐＭＯＳＦＥＴのゲート絶縁膜の厚みは、前記第２のｎＭＯＳＦＥＴおよび前記第２のｐＭＯＳＦＥＴのゲート絶縁膜の厚みよりも小さい請求項７または８に記載の光電変換装置。
前記第１のｎＭＯＳＦＥＴおよび前記第１のｐＭＯＳＦＥＴの前記ゲート絶縁膜の最高窒素濃度が０．５０原子％以上であり、前記ゲート絶縁膜のチャネル領域側の面における界面窒素濃度が０．５０原子％未満であり、
前記第２のｎＭＯＳＦＥＴおよび前記第２のｐＭＯＳＦＥＴの前記ゲート絶縁膜の最高窒素濃度が０．５０原子％以上であり、前記ゲート絶縁膜のチャネル領域側の面における界面窒素濃度が０．１０原子％以下である請求項９に記載の光電変換装置。
前記第１のｎＭＯＳＦＥＴおよび前記第１のｐＭＯＳＦＥＴの前記ゲート絶縁膜の厚みが５．０ｎｍ未満である請求項９または１０に記載の光電変換装置。
光電変換手段と前記光電変換手段からの信号を処理する信号処理手段を備えた光電変換装置において、
前記光電変換手段は、第１のＭＯＳ構造を有する半導体素子を含み、
前記信号処理手段は、第２のＭＯＳ構造を有する半導体素子を含み、
前記第１のＭＯＳ構造および前記第２のＭＯＳ構造の絶縁体は、導電体と半導体との間に位置する主部において窒素を含有する酸化シリコン膜であって、前記導電体の側の第１面および前記半導体の側の第２面を有し、
前記第２のＭＯＳ構造の前記主部の厚みＴ _２は、前記第１のＭＯＳ構造の前記主部の厚みＴ _１よりも小さく、
前記第１のＭＯＳ構造および前記第２のＭＯＳ構造の前記主部の最高窒素濃度が０．１０原子％より大きく、
前記第１のＭＯＳ構造の前記主部のうち前記第１面からの距離がＴ _１／２である第１部分における窒素濃度が、前記第２のＭＯＳ構造の前記主部のうち、前記第１面からの距離がＴ _２／２である第２部分における窒素濃度よりも小さく、
前記第１のＭＯＳ構造および前記第２のＭＯＳ構造の前記主部の前記第２面における界面窒素濃度が０．１０原子％以下であることを特徴とする光電変換装置。
前記第１のＭＯＳ構造および前記第２のＭＯＳ構造の前記主部の最高窒素濃度が０．５０原子％以上５．００原子％以下であり、前記第１のＭＯＳ構造の前記主部の前記界面窒素濃度が０．０５原子％以下である請求項１２に記載の光電変換装置。
前記信号処理手段は、第３のＭＯＳ構造を有する半導体素子を含み、
前記第３のＭＯＳ構造の絶縁体は、導電体と半導体との間に位置する主部において窒素を含有する酸化シリコン膜であって、前記第３のＭＯＳ構造の前記主部の厚みは、前記第２のＭＯＳ構造の前記主部の厚みＴ _２よりも大きく、
前記第３のＭＯＳ構造の前記主部の最高窒素濃度が０．５０原子％以上５．００原子％以下であり、前記第３のＭＯＳ構造の前記主部の半導体側の面における界面窒素濃度が０．１０原子％以下である請求項１２または１３に記載の光電変換装置。
請求項１乃至１４のいずれか１項に記載の光電変換装置と、前記光電変換装置からの出力信号に基づいて画像を生成する画像生成装置と、を備える撮像システム。
第１領域に、ＭＯＳＦＥＴを有する光電変換手段と、
第２領域に、ｎＭＯＳＦＥＴおよびｐＭＯＳＦＥＴを有する信号処理手段と、
を備えた光電変換装置の製造方法において、
シリコンウエハの第１領域に第１酸化シリコン膜を形成し、前記シリコンウエハの第２領域の或る部分に第２酸化シリコン膜を形成する酸化シリコン膜形成工程と、
プラズマ窒化法を用いて、前記第１酸化シリコン膜と前記第２酸化シリコン膜へ窒素を同時に導入する窒化工程と、
窒素が導入された前記第１酸化シリコン膜の上に、前記ＭＯＳＦＥＴのゲート電極をパターニングし、窒素が導入された前記第２酸化シリコン膜の上に、前記ｎＭＯＳＦＥＴおよび前記ｐＭＯＳＦＥＴのゲート電極をパターニングするパターニング工程と、を有し、
前記窒化工程を、前記第１酸化シリコン膜の最高窒素濃度が０．５０原子％以上となり、前記第１酸化シリコン膜の前記シリコンウエハ側の面における界面窒素濃度が０．１０原子％以下となるように行うことを特徴とする光電変換装置の製造方法。
前記窒化工程の後、かつ、前記パターニング工程の前に、９５０℃以上１１５０℃以下の温度で前記シリコンウエハをアニールするアニール工程を有する請求項１６に記載の光電変換装置の製造方法。
前記パターニング工程において、前記第１酸化シリコン膜の、前記ゲート電極と前記シリコンウエハとの間に位置する主部から延在する延在部を薄くして、前記延在部の最高窒素濃度を前記主部の最高窒素濃度よりも低くする請求項１６または１７に記載の光電変換装置の製造方法。
前記酸化シリコン膜形成工程は、熱酸化法、プラズマ酸化法またはラジカル酸化法を用いて前記シリコンウエハの前記第２領域の別の部分に前記第２酸化シリコン膜より厚い第３酸化シリコン膜を、前記第１酸化シリコン膜と同時に形成する段階と、熱酸化法、プラズマ酸化法またはラジカル酸化法を用いて前記シリコンウエハの前記第２領域に前記第２酸化シリコン膜を形成する段階と、を含み、
前記窒化工程において、前記第１酸化シリコン膜と前記第２酸化シリコン膜への窒素の導入と同時に、前記第３酸化シリコン膜へ窒素を導入し、
前記ゲート電極形成工程において、窒素が導入された前記第３酸化シリコン膜の上にもｎＭＯＳＦＥＴおよびｐＭＯＳＦＥＴのゲート電極を形成する請求項１６乃至１８のいずれか１項に記載の光電変換装置の製造方法。
前記パターニング工程は、前記シリコンウエハの上にポリシリコン膜を形成する段階と、前記ポリシリコン膜の前記ｎＭＯＳＦＥＴの前記ゲート電極になる部分へｎ型の不純物を導入する段階と、前記ポリシリコン膜の前記ｐＭＯＳＦＥＴの前記ゲート電極になる部分へｐ型の不純物を導入する段階を含み、
前記パターニング工程の後、前記ｎＭＯＳＦＥＴおよび前記ｐＭＯＳＦＥＴの各々のソースおよびドレインを形成するイオン注入形成工程と、
前記前記ｎＭＯＳＦＥＴおよび前記ｐＭＯＳＦＥＴの各々のソースおよびドレインの表面および前記ゲート電極の表面をシリサイド化するシリサイド化工程と、を有する請求項１６乃至１９のいずれか１項に記載の光電変換装置の製造方法。