JP2013138436A - 調整可能デューティサイクル回路 - Google Patents
調整可能デューティサイクル回路 Download PDFInfo
- Publication number
- JP2013138436A JP2013138436A JP2013002506A JP2013002506A JP2013138436A JP 2013138436 A JP2013138436 A JP 2013138436A JP 2013002506 A JP2013002506 A JP 2013002506A JP 2013002506 A JP2013002506 A JP 2013002506A JP 2013138436 A JP2013138436 A JP 2013138436A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- duty cycle
- turn
- local oscillation
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/017—Adjustment of width or dutycycle of pulses
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
- H03K5/1565—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern the output pulses having a constant duty cycle
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Manipulation Of Pulses (AREA)
- Pulse Circuits (AREA)
- Superheterodyne Receivers (AREA)
- Noise Elimination (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
【解決手段】並行トランジスタがNANDゲート110と電源電圧VDDとの間に結合され、並行トランジスタを選択的にイネーブルにするためにNANDゲート110のスイッチングポイントを調整し、出力信号のパルス幅の制御を可能にすると共に、NANDゲート110のPMOSトランジスタとNMOSトランジスタのサイズは同じ効果を達成するために選択的に変えられる。更に、測定二次相互変調結果と残差側波帯を最小化するために受信機を調整する。
【選択図】図3
Description
以下に本件出願当初の特許請求の範囲に記載された発明を付記する。
[1] 調整可能デューティサイクルを有する信号を生成する回路であって、第1デューティサイクルを有する第1信号を発生する第1ステージと、前記第1ステージを電源電圧に結合する複数の設定可能トランジスタと、で構成され、前記複数の設定可能トランジスタの各々は対応する設定可能トランジスタをターンオン又はオフするため設定可能電圧によって制御され、前記第1デューティサイクルは前記設定可能電圧の設定によって調整できる、回路。
[2] 前記複数の設定可能トランジスタは互いに並列に配置される、[1]の回路。
[3] 各設定可能電圧は前記対応設定可能トランジスタのゲートに結合される、[2]の回路。
[4] 前記第1ステージは2入力NANDゲートで構成され、前記NANDゲートは2つの直列NMOSトランジスタに結合される2つの並列PMOSトランジスタにより構成され、前記第1信号は前記NANDゲートの出力である、[3]の回路。
[5] 前記複数の設定可能トランジスタはサイズで二値に重み付けられたPMOSトランジスタである、[4]の回路。
[6] 前記NANDゲートの前記2入力は50%デューティサイクルを有する第1入力信号及び50%デューティサイクルを有する第2入力信号に結合され、前記第1及び第2信号は直角位相差を有する、[4]の回路。
[7] 前記NANDゲートの前記出力に結合されるインバータと、前記インバータを電源電圧に結合される低電力トランジスタと、を更に含む、[6]の回路。
[8] 前記複数の設定可能トランジスタは直列に結合され、各設定可能電圧は前記設定可能トランジスタに直列に結合されるスイッチを開放又は閉成することによって対応する設定可能トランジスタをターンオン又はオフする、[1]の回路。
[9] 前記複数の設定可能トランジスタは互いに並列であり、前記電源電圧は接地電圧である、[1]の回路。
[10] 調整可能デューティサイクルを有する信号を発生する回路であって、第1デューティサイクルを有する第1信号を発生する第1ステージを具備し、前記第1ステージは並列に結合される少なくとも一組のトランジスタで構成され、前記一組のトランジスタの各トランジスタは入力電圧又はターンオフ電圧のいずれかから選択できるゲート電圧を有する、回路。
[11] 前記第1ステージはNANDゲートであり、前記第1ステージは並列に結合される2組のトランジスタで構成され、前記2組のトランジスタの第1組の各トランジスタは第1入力電圧又は固定ターンオフ電圧のいずれかから選択できるゲート電圧を有し、前記2組のトランジスタの第2組の各トランジスタは第2入力電圧又は固定ターンオフ電圧のいずれかから選択できるゲート電圧を有する、[10]の回路。
[12] 前記第1及び第2入力電圧の各々は50%デューティサイクルを有し、前記第1及び第2入力電圧は更に互いに異なる直角位相差を有する、[11]の回路。
[13] 調整可能デューティサイクルを有する局部発振信号を生成する方法であって、同相分周信号及び直交分周信号を生成するために発振器の出力の周波数を分周すること、第1ターンオンレベルと第2ターンオフレベルによって定義される、前記同相分周信号と前記直交分周信号との第1重複期間を決定して第1局部発振信号を生成すること、前記第1ターンオンレベル又は前記第2ターンオフレベルを調整することによって前記第1局部発振信号の前記デューティサイクルを調整すること、を含む、方法。
[14] 反転同相分周信号と反転直交分周信号を生成するために前記発振器の前記出力の前記周波数を分周すること、第2ターンオンレベと第2ターンオフレベルによって定義される、第2局部発振信号を生成するために前記同相分周信号と前記反転直交分周信号との間の第2重複期間を決定すること、前記ターンオンレベル又は前記ターンオフレベルを調整することによって前記第2局部発振信号の前記デューティサイクルを調整すること、を更に[13]の方法。
[15] 第1中間周波数(IF)信号を生成するために無線周波数(RF)信号を前記第1及び第2局部発振信号からなる差分局部発振信号と合成すること、前記第1IF信号の特性を測定すること、前記第1IF信号の前記測定特性に応答して前記第1又は第2局部発振信号の前記デューティサイクルを調整すること、を更に含む、[14]の方法。
[16] 前記第1IF信号の前記特性は二次相互変調結果(IM2)である、[15]の方法。
[17] 前記第1又は第2局部発振信号の前記デューティサイクルを前記第1IF信号の前記測定特性に応答して調整することは前記測定IM2を最小化するために前記第1又は第2局部発振信号の前記デューティサイクルを調整することを含む、[16]の方法。
[18] 前記第1IF信号の前記特性は残差側波帯(RSB)である、[15]の方法。
[19] 前記第1又は第2局部発振信号の前記デューティサイクルを前記第1IF信号の前記測定特性に応答して調整することは前記測定RSBを最小化するために前記第1又は第2局部発振信号の前記デューティサイクルを調整することを含む、[16]の方法。
[20] 調整可能デューティサイクルを有する局部発振信号を生成する装置であって、同相分周信号及び直交分周信号を生成するために発振器の出力の周波数を分周する手段と、第1ターンオンレベルと第2ターンオフレベルによって定義される、前記同相分周信号と前記直交分周信号との第1重複期間を決定して第1局部発振信号を生成する手段と、前記第1ターンオンレベル又は前記第2ターンオフレベルを調整することによって前記第1局部発振信号の前記デューティサイクルを調整する手段と、を含む、装置。
[21] 反転同相分周信号と反転直交分周信号を生成するために前記発振器の前記出力の前記周波数を分周する手段と、第2ターンオンレベと第2ターンオフレベルによって定義される、第2局部発振信号を生成するために前記同相分周信号と前記反転直交分周信号との間の第2重複期間を決定する手段と、前記ターンオンレベル又は前記ターンオフレベルを調整することによって前記第2局部発振信号の前記デューティサイクルを調整する手段と、を更に[20]の装置。
[22] 第1中間周波数(IF)信号を生成するために無線周波数(RF)信号を前記第1及び第2局部発振信号からなる差分局部発振信号と合成する手段と、前記第1IF信号の特性を測定する手段と、前記第1IF信号の前記測定特性に応答して前記第1又は第2局部発振信号の前記デューティサイクルを調整する手段と、を更に含む、[21]の装置。
[23] 前記第1IF信号の前記特性は二次相互変調結果(IM2)である、[22]の装置。
[24] 局部発振(LO)信号を生成する方法であって、同相(I)局部発振信号を生成すること、直角位相(Q)局部発振信号を生成すること、前記I信号が前記Q信号に重なる期間を決定する回路に前記I信号及び前記Q信号を入力すること、を含み、前記I及びQ信号は第1デューティサイクルを有し、前記回路は前記第1デューティサイクル未満の第2デューティサイクルを持つ同相LO信号を生成する、方法。
[25] 前記回路は前記I信号と前記Q信号にAND動作を行うためのAND回路により構成される、[24]の方法。
Claims (25)
- 調整可能デューティサイクルを有する信号を生成する回路であって、
第1デューティサイクルを有する第1信号を発生する第1ステージと、
前記第1ステージを電源電圧に結合する複数の設定可能トランジスタと、
で構成され、前記複数の設定可能トランジスタの各々は対応する設定可能トランジスタをターンオン又はオフするため設定可能電圧によって制御され、前記第1デューティサイクルは前記設定可能電圧の設定によって調整できる、回路。 - 前記複数の設定可能トランジスタは互いに並列に配置される、請求項1の回路。
- 各設定可能電圧は前記対応設定可能トランジスタのゲートに結合される、請求項2の回路。
- 前記第1ステージは2入力NANDゲートで構成され、前記NANDゲートは2つの直列NMOSトランジスタに結合される2つの並列PMOSトランジスタにより構成され、前記第1信号は前記NANDゲートの出力である、請求項3の回路。
- 前記複数の設定可能トランジスタはサイズで二値に重み付けられたPMOSトランジスタである、請求項4の回路。
- 前記NANDゲートの前記2入力は50%デューティサイクルを有する第1入力信号及び50%デューティサイクルを有する第2入力信号に結合され、前記第1及び第2信号は直角位相差を有する、請求項4の回路。
- 前記NANDゲートの前記出力に結合されるインバータと、
前記インバータを電源電圧に結合される低電力トランジスタと、
を更に含む、請求項6の回路。 - 前記複数の設定可能トランジスタは直列に結合され、各設定可能電圧は前記設定可能トランジスタに直列に結合されるスイッチを開放又は閉成することによって対応する設定可能トランジスタをターンオン又はオフする、請求項1の回路。
- 前記複数の設定可能トランジスタは互いに並列であり、前記電源電圧は接地電圧である、請求項1の回路。
- 調整可能デューティサイクルを有する信号を発生する回路であって、
第1デューティサイクルを有する第1信号を発生する第1ステージを具備し、前記第1ステージは並列に結合される少なくとも一組のトランジスタで構成され、前記一組のトランジスタの各トランジスタは入力電圧又はターンオフ電圧のいずれかから選択できるゲート電圧を有する、回路。 - 前記第1ステージはNANDゲートであり、前記第1ステージは並列に結合される2組のトランジスタで構成され、前記2組のトランジスタの第1組の各トランジスタは第1入力電圧又は固定ターンオフ電圧のいずれかから選択できるゲート電圧を有し、前記2組のトランジスタの第2組の各トランジスタは第2入力電圧又は固定ターンオフ電圧のいずれかから選択できるゲート電圧を有する、請求項10の回路。
- 前記第1及び第2入力電圧の各々は50%デューティサイクルを有し、前記第1及び第2入力電圧は更に互いに異なる直角位相差を有する、請求項11の回路。
- 調整可能デューティサイクルを有する局部発振信号を生成する方法であって、
同相分周信号及び直交分周信号を生成するために発振器の出力の周波数を分周すること、
第1ターンオンレベルと第2ターンオフレベルによって定義される、前記同相分周信号と前記直交分周信号との第1重複期間を決定して第1局部発振信号を生成すること、
前記第1ターンオンレベル又は前記第2ターンオフレベルを調整することによって前記第1局部発振信号の前記デューティサイクルを調整すること、
を含む、方法。 - 反転同相分周信号と反転直交分周信号を生成するために前記発振器の前記出力の前記周波数を分周すること、
第2ターンオンレベと第2ターンオフレベルによって定義される、第2局部発振信号を生成するために前記同相分周信号と前記反転直交分周信号との間の第2重複期間を決定すること、
前記ターンオンレベル又は前記ターンオフレベルを調整することによって前記第2局部発振信号の前記デューティサイクルを調整すること、
を更に請求項13の方法。 - 第1中間周波数(IF)信号を生成するために無線周波数(RF)信号を前記第1及び第2局部発振信号からなる差分局部発振信号と合成すること、
前記第1IF信号の特性を測定すること、
前記第1IF信号の前記測定特性に応答して前記第1又は第2局部発振信号の前記デューティサイクルを調整すること、
を更に含む、請求項14の方法。 - 前記第1IF信号の前記特性は二次相互変調結果(IM2)である、請求項15の方法。
- 前記第1又は第2局部発振信号の前記デューティサイクルを前記第1IF信号の前記測定特性に応答して調整することは前記測定IM2を最小化するために前記第1又は第2局部発振信号の前記デューティサイクルを調整することを含む、請求項16の方法。
- 前記第1IF信号の前記特性は残差側波帯(RSB)である、請求項15の方法。
- 前記第1又は第2局部発振信号の前記デューティサイクルを前記第1IF信号の前記測定特性に応答して調整することは前記測定RSBを最小化するために前記第1又は第2局部発振信号の前記デューティサイクルを調整することを含む、請求項16の方法。
- 調整可能デューティサイクルを有する局部発振信号を生成する装置であって、
同相分周信号及び直交分周信号を生成するために発振器の出力の周波数を分周する手段と、
第1ターンオンレベルと第2ターンオフレベルによって定義される、前記同相分周信号と前記直交分周信号との第1重複期間を決定して第1局部発振信号を生成する手段と、
前記第1ターンオンレベル又は前記第2ターンオフレベルを調整することによって前記第1局部発振信号の前記デューティサイクルを調整する手段と、
を含む、装置。 - 反転同相分周信号と反転直交分周信号を生成するために前記発振器の前記出力の前記周波数を分周する手段と、
第2ターンオンレベと第2ターンオフレベルによって定義される、第2局部発振信号を生成するために前記同相分周信号と前記反転直交分周信号との間の第2重複期間を決定する手段と、
前記ターンオンレベル又は前記ターンオフレベルを調整することによって前記第2局部発振信号の前記デューティサイクルを調整する手段と、
を更に請求項20の装置。 - 第1中間周波数(IF)信号を生成するために無線周波数(RF)信号を前記第1及び第2局部発振信号からなる差分局部発振信号と合成する手段と、
前記第1IF信号の特性を測定する手段と、
前記第1IF信号の前記測定特性に応答して前記第1又は第2局部発振信号の前記デューティサイクルを調整する手段と、
を更に含む、請求項21の装置。 - 前記第1IF信号の前記特性は二次相互変調結果(IM2)である、請求項22の装置。
- 局部発振(LO)信号を生成する方法であって、
同相(I)局部発振信号を生成すること、
直角位相(Q)局部発振信号を生成すること、
前記I信号が前記Q信号に重なる期間を決定する回路に前記I信号及び前記Q信号を入力すること、
を含み、前記I及びQ信号は第1デューティサイクルを有し、前記回路は前記第1デューティサイクル未満の第2デューティサイクルを持つ同相LO信号を生成する、方法。 - 前記回路は前記I信号と前記Q信号にAND動作を行うためのAND回路により構成される、請求項24の方法。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US98639707P | 2007-11-08 | 2007-11-08 | |
US60/986,397 | 2007-11-08 | ||
US11/962,689 | 2007-12-21 | ||
US11/962,689 US7821315B2 (en) | 2007-11-08 | 2007-12-21 | Adjustable duty cycle circuit |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010533310A Division JP5356400B2 (ja) | 2007-11-08 | 2008-11-09 | 調整可能デューティサイクル回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013138436A true JP2013138436A (ja) | 2013-07-11 |
JP5680680B2 JP5680680B2 (ja) | 2015-03-04 |
Family
ID=40623125
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010533310A Expired - Fee Related JP5356400B2 (ja) | 2007-11-08 | 2008-11-09 | 調整可能デューティサイクル回路 |
JP2013002506A Expired - Fee Related JP5680680B2 (ja) | 2007-11-08 | 2013-01-10 | 調整可能デューティサイクル回路 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010533310A Expired - Fee Related JP5356400B2 (ja) | 2007-11-08 | 2008-11-09 | 調整可能デューティサイクル回路 |
Country Status (7)
Country | Link |
---|---|
US (1) | US7821315B2 (ja) |
EP (1) | EP2218178B1 (ja) |
JP (2) | JP5356400B2 (ja) |
KR (2) | KR101207824B1 (ja) |
CN (2) | CN101849355B (ja) |
TW (1) | TW200937861A (ja) |
WO (1) | WO2009062130A2 (ja) |
Families Citing this family (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1986070B1 (en) * | 2007-04-27 | 2013-04-24 | Semiconductor Energy Laboratory Co., Ltd. | Clock signal generation circuit and semiconductor device |
US8615205B2 (en) | 2007-12-18 | 2013-12-24 | Qualcomm Incorporated | I-Q mismatch calibration and method |
US20090197552A1 (en) * | 2008-01-07 | 2009-08-06 | Peter Kurahashi | Bandwidth tunable mixer-filter using lo duty-cycle control |
US8970272B2 (en) | 2008-05-15 | 2015-03-03 | Qualcomm Incorporated | High-speed low-power latches |
US8712357B2 (en) | 2008-11-13 | 2014-04-29 | Qualcomm Incorporated | LO generation with deskewed input oscillator signal |
US8718574B2 (en) | 2008-11-25 | 2014-05-06 | Qualcomm Incorporated | Duty cycle adjustment for a local oscillator signal |
US7863958B2 (en) * | 2008-12-31 | 2011-01-04 | International Business Machines Corporation | High speed clock signal duty cycle adjustment |
US8847638B2 (en) | 2009-07-02 | 2014-09-30 | Qualcomm Incorporated | High speed divide-by-two circuit |
US8791740B2 (en) | 2009-07-16 | 2014-07-29 | Qualcomm Incorporated | Systems and methods for reducing average current consumption in a local oscillator path |
EP2333950B1 (en) * | 2009-11-30 | 2016-06-29 | Technische Universiteit Delft | Digital power amplifier with I/Q combination |
US8314639B2 (en) * | 2010-03-24 | 2012-11-20 | Mediatek Inc. | Frequency divider for generating output clock signal with duty cycle different from duty cycle of input clock signal |
US8854098B2 (en) | 2011-01-21 | 2014-10-07 | Qualcomm Incorporated | System for I-Q phase mismatch detection and correction |
US8442472B2 (en) | 2011-04-04 | 2013-05-14 | Fujitsu Semiconductor Limited | Technique to generate divide by two and 25% duty cycle |
US9154077B2 (en) | 2012-04-12 | 2015-10-06 | Qualcomm Incorporated | Compact high frequency divider |
CN102655706B (zh) * | 2012-05-04 | 2015-03-11 | 成都芯源系统有限公司 | 发光元件驱动器及其控制电路和控制方法 |
FR2992484B1 (fr) * | 2012-06-21 | 2015-05-22 | Sagem Defense Securite | Circuit electrique de coupure d'une alimentation electrique a transistors et fusibles |
US20140103984A1 (en) * | 2012-10-17 | 2014-04-17 | Qualcomm Incorporated | Quadrature symmetric clock signal generation |
US20150229311A1 (en) * | 2014-02-10 | 2015-08-13 | Nvidia Corporation | Oscillator frequency divider with improved phase noise |
JP2015159374A (ja) * | 2014-02-21 | 2015-09-03 | ソニー株式会社 | 受信回路、および、受信装置 |
KR20160069163A (ko) | 2014-12-08 | 2016-06-16 | 한국전자통신연구원 | 듀티 신호 보상 장치 및 그 방법 |
US9858990B2 (en) | 2014-12-18 | 2018-01-02 | Apple Inc. | Hardware-based performance equalization for storage devices |
US9755678B2 (en) | 2015-12-01 | 2017-09-05 | Analog Devices Global | Low noise transconductance amplifiers |
US9712113B2 (en) | 2015-12-01 | 2017-07-18 | Analog Devices Global | Local oscillator paths |
US9985618B2 (en) | 2015-12-23 | 2018-05-29 | Qualcomm Incorporated | Digital duty cycle correction for frequency multiplier |
US9680461B1 (en) * | 2016-03-01 | 2017-06-13 | Cognitive Systems Corp. | Generating local oscillator signals in a wireless sensor device |
US9973182B2 (en) * | 2016-09-14 | 2018-05-15 | Qualcomm Incorporated | Re-timing based clock generation and residual sideband (RSB) enhancement circuit |
US9779832B1 (en) | 2016-12-07 | 2017-10-03 | Sandisk Technologies Llc | Pulsed control line biasing in memory |
US9882570B1 (en) * | 2016-12-23 | 2018-01-30 | Inphi Corporation | Compact high speed duty cycle corrector |
US10615780B2 (en) * | 2017-12-08 | 2020-04-07 | Qualcomm Incorporated | Low power 25% duty cycle local oscillator clock generation circuit |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01314013A (ja) * | 1988-06-11 | 1989-12-19 | Sony Corp | デューティ可変回路 |
JPH04152711A (ja) * | 1990-10-16 | 1992-05-26 | Nec Corp | 電圧制御発振回路 |
JPH05235746A (ja) * | 1992-02-21 | 1993-09-10 | Fujitsu Ltd | Cmosゲート |
JPH07170162A (ja) * | 1993-07-30 | 1995-07-04 | Sgs Thomson Microelectron Inc | 可変インピーダンス遅延装置 |
JPH09284125A (ja) * | 1996-04-16 | 1997-10-31 | Hitachi Ltd | 可変遅延回路 |
JP2000295090A (ja) * | 1999-04-07 | 2000-10-20 | Nec Ic Microcomput Syst Ltd | スルーレート検知回路及び半導体集積回路装置 |
JP2004129255A (ja) * | 2002-10-05 | 2004-04-22 | Samsung Electronics Co Ltd | 内部でそれ自体でデューティサイクル補正を行う遅延同期ループ回路及びそのデューティサイクル補正方法 |
US20040150447A1 (en) * | 2002-10-02 | 2004-08-05 | Chi Chang | Duty-cycle adjustable buffer and method and method for operating same |
Family Cites Families (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4061882A (en) * | 1976-08-13 | 1977-12-06 | Quadracast Systems, Inc. | Quadrature multiplying four-channel demodulator |
US5103114A (en) | 1990-03-19 | 1992-04-07 | Apple Computer, Inc. | Circuit technique for creating predetermined duty cycle |
US5103144A (en) * | 1990-10-01 | 1992-04-07 | Raytheon Company | Brightness control for flat panel display |
US5375258A (en) | 1992-12-07 | 1994-12-20 | Motorola, Inc. | Circuit for generating signals in phase quadrature and associated method therefor |
JPH0946195A (ja) * | 1995-07-26 | 1997-02-14 | Advantest Corp | 可変遅延回路 |
JPH10111674A (ja) * | 1996-04-17 | 1998-04-28 | Toshiba Corp | タイミング信号発生回路およびこれを含む表示装置 |
CA2224767A1 (en) * | 1996-12-31 | 1998-06-30 | Huang Chaogang | Variable cmos vernier delay |
JP3856892B2 (ja) * | 1997-03-03 | 2006-12-13 | 日本電信電話株式会社 | 自己同期型パイプラインデータパス回路および非同期信号制御回路 |
US6028491A (en) * | 1998-04-29 | 2000-02-22 | Atmel Corporation | Crystal oscillator with controlled duty cycle |
JP4146965B2 (ja) * | 1999-05-17 | 2008-09-10 | 株式会社アドバンテスト | 遅延信号生成装置および半導体試験装置 |
JP3636657B2 (ja) * | 2000-12-21 | 2005-04-06 | Necエレクトロニクス株式会社 | クロックアンドデータリカバリ回路とそのクロック制御方法 |
US6661269B2 (en) | 2001-02-23 | 2003-12-09 | Intel Corporation | Selectively combining signals to produce desired output signal |
JP2003101397A (ja) * | 2001-09-25 | 2003-04-04 | Toshiba Corp | 半導体セル |
US6737927B2 (en) * | 2001-12-04 | 2004-05-18 | Via Technologies, Inc. | Duty cycle correction circuit for use with frequency synthesizer |
JP3649194B2 (ja) | 2002-01-31 | 2005-05-18 | ソニー株式会社 | Pll回路および光通信受信装置 |
CA2375291C (en) | 2002-03-08 | 2005-05-17 | Sirific Wireless Corporation | Generation of virtual local oscillator inputs for use in direct conversion radio systems |
KR100475736B1 (ko) * | 2002-08-09 | 2005-03-10 | 삼성전자주식회사 | 고속 테스트에 적합한 편이온도 검출회로를 갖는온도감지기 및 편이온도 검출방법 |
CN1209875C (zh) * | 2002-10-30 | 2005-07-06 | 威盛电子股份有限公司 | 可调整占空比的缓冲器及其操作方法 |
US7307461B2 (en) | 2003-09-12 | 2007-12-11 | Rambus Inc. | System and method for adaptive duty cycle optimization |
ITVA20040005A1 (it) * | 2004-02-06 | 2004-05-06 | St Microelectronics Sa | Rete di attenuazione variabile |
EP1784913B1 (en) * | 2004-07-06 | 2008-05-07 | Acp Advanced Circuit Pursuit Ag | Balanced mixer using fits |
JP4642417B2 (ja) * | 2004-09-16 | 2011-03-02 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
US7266707B2 (en) * | 2004-09-16 | 2007-09-04 | International Business Machines Corporation | Dynamic leakage control circuit |
FI20055401A0 (fi) * | 2005-07-11 | 2005-07-11 | Nokia Corp | Parannuksia integroituihin RF-piireihin |
KR100701704B1 (ko) | 2006-01-12 | 2007-03-29 | 주식회사 하이닉스반도체 | 듀티 교정 회로 |
US7501851B2 (en) * | 2006-05-26 | 2009-03-10 | Pmc Sierra Inc. | Configurable voltage mode transmitted architecture with common-mode adjustment and novel pre-emphasis |
-
2007
- 2007-12-21 US US11/962,689 patent/US7821315B2/en active Active
-
2008
- 2008-11-09 CN CN200880114749.1A patent/CN101849355B/zh active Active
- 2008-11-09 KR KR1020117028235A patent/KR101207824B1/ko active IP Right Grant
- 2008-11-09 KR KR1020107012439A patent/KR101166730B1/ko active IP Right Grant
- 2008-11-09 WO PCT/US2008/082926 patent/WO2009062130A2/en active Application Filing
- 2008-11-09 EP EP08847563.7A patent/EP2218178B1/en not_active Not-in-force
- 2008-11-09 CN CN201410211406.4A patent/CN103973270B/zh not_active Expired - Fee Related
- 2008-11-09 JP JP2010533310A patent/JP5356400B2/ja not_active Expired - Fee Related
- 2008-11-10 TW TW097143373A patent/TW200937861A/zh unknown
-
2013
- 2013-01-10 JP JP2013002506A patent/JP5680680B2/ja not_active Expired - Fee Related
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01314013A (ja) * | 1988-06-11 | 1989-12-19 | Sony Corp | デューティ可変回路 |
JPH04152711A (ja) * | 1990-10-16 | 1992-05-26 | Nec Corp | 電圧制御発振回路 |
JPH05235746A (ja) * | 1992-02-21 | 1993-09-10 | Fujitsu Ltd | Cmosゲート |
JPH07170162A (ja) * | 1993-07-30 | 1995-07-04 | Sgs Thomson Microelectron Inc | 可変インピーダンス遅延装置 |
JPH09284125A (ja) * | 1996-04-16 | 1997-10-31 | Hitachi Ltd | 可変遅延回路 |
JP2000295090A (ja) * | 1999-04-07 | 2000-10-20 | Nec Ic Microcomput Syst Ltd | スルーレート検知回路及び半導体集積回路装置 |
US20040150447A1 (en) * | 2002-10-02 | 2004-08-05 | Chi Chang | Duty-cycle adjustable buffer and method and method for operating same |
JP2004129255A (ja) * | 2002-10-05 | 2004-04-22 | Samsung Electronics Co Ltd | 内部でそれ自体でデューティサイクル補正を行う遅延同期ループ回路及びそのデューティサイクル補正方法 |
Also Published As
Publication number | Publication date |
---|---|
EP2218178A2 (en) | 2010-08-18 |
JP5356400B2 (ja) | 2013-12-04 |
WO2009062130A2 (en) | 2009-05-14 |
US7821315B2 (en) | 2010-10-26 |
KR101166730B1 (ko) | 2012-07-19 |
TW200937861A (en) | 2009-09-01 |
CN101849355B (zh) | 2017-05-31 |
CN103973270B (zh) | 2017-10-17 |
EP2218178B1 (en) | 2018-12-19 |
CN101849355A (zh) | 2010-09-29 |
US20090121763A1 (en) | 2009-05-14 |
KR101207824B1 (ko) | 2012-12-04 |
JP2011504019A (ja) | 2011-01-27 |
KR20120003962A (ko) | 2012-01-11 |
CN103973270A (zh) | 2014-08-06 |
WO2009062130A3 (en) | 2009-08-20 |
JP5680680B2 (ja) | 2015-03-04 |
KR20100087737A (ko) | 2010-08-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5680680B2 (ja) | 調整可能デューティサイクル回路 | |
US8019310B2 (en) | Local oscillator buffer and mixer having adjustable size | |
KR101134331B1 (ko) | 조정가능한 사이즈를 갖는 국부 발진기 버퍼 및 믹서 | |
US7573339B2 (en) | Ring oscillator with ultra-wide frequency tuning range | |
US8929840B2 (en) | Local oscillator buffer and mixer having adjustable size | |
JP5995208B2 (ja) | 自己混合を利用する周波数逓倍 | |
RU2011110168A (ru) | Квадратурный делитель частоты с делением на три | |
US20060125546A1 (en) | Commutatiing phase selector | |
US20040027157A1 (en) | Semiconductor integrated circuit | |
JP2010118803A (ja) | Pll回路 | |
US20050264335A1 (en) | Digitally programmable I/Q phase offset compensation | |
JP2003234666A (ja) | 無線機用半導体集積回路及び無線通信機 | |
WO2008018276A1 (en) | Voltage controlled oscillator, frequency synthesizer and oscillating frequency control method | |
US8390344B2 (en) | Method and circuit for waveform generation | |
CN116599523B (zh) | 相位插值电路、锁相环电路 | |
JP5621060B1 (ja) | 復調器および変調器 | |
JP2008005272A (ja) | Pllシステムおよび送受信装置 | |
JP2003249865A (ja) | 発振回路及びこれを用いた受信装置 | |
JP2019201343A (ja) | Pll回路 | |
WO2007081723A2 (en) | System and method for tuning a frequency synthesizer | |
Stengel et al. | A 90nm Quadrature Generator with Frequency Extension up to 4GHz | |
JP2015211327A (ja) | 周波数変換器 | |
JP2008177645A (ja) | Pll制御システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140115 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140121 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20140407 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20140410 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140623 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141209 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150107 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5680680 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |