JP2013110380A - 酸化物半導体膜の作製方法、半導体装置の作製方法及び半導体装置 - Google Patents

酸化物半導体膜の作製方法、半導体装置の作製方法及び半導体装置 Download PDF

Info

Publication number
JP2013110380A
JP2013110380A JP2012149428A JP2012149428A JP2013110380A JP 2013110380 A JP2013110380 A JP 2013110380A JP 2012149428 A JP2012149428 A JP 2012149428A JP 2012149428 A JP2012149428 A JP 2012149428A JP 2013110380 A JP2013110380 A JP 2013110380A
Authority
JP
Japan
Prior art keywords
film
oxide
oxide semiconductor
semiconductor film
metal oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012149428A
Other languages
English (en)
Other versions
JP6059895B2 (ja
JP2013110380A5 (ja
Inventor
Masaki Furuyama
将樹 古山
Takamasa Nei
孝征 根井
Akihisa Shimomura
明久 下村
Suguru Hondo
英 本堂
Toru Hasegawa
徹 長谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2012149428A priority Critical patent/JP6059895B2/ja
Publication of JP2013110380A publication Critical patent/JP2013110380A/ja
Publication of JP2013110380A5 publication Critical patent/JP2013110380A5/ja
Application granted granted Critical
Publication of JP6059895B2 publication Critical patent/JP6059895B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Abstract

【課題】絶縁表面に形成される酸化物半導体膜は、下地界面近傍に非晶質領域が残存してしまい、これがトランジスタなどの特性に影響を与える要因の一つと考えられている。
【解決手段】酸化物半導体膜に接する下地面又は酸化物半導体膜に接する膜を形成する材料の融点を、酸化物半導体を構成する材料の融点よりも高くする。これにより、酸化物半導体膜に接する下地面又は酸化物半導体膜に接する膜との界面近傍まで結晶領域が存在することを可能とする。当該材料として絶縁性の金属酸化物を用いる。金属酸化物として、酸化物半導体膜を構成する材料と同族の材料である酸化アルミニウム、酸化ガリウムなどを用いる。
【選択図】図１

Description

酸化物半導体及び酸化物半導体をチャネル領域とするトランジスタを有する半導体装置に関する。
トランジスタを作製するための材料として、低温形成が可能な非晶質シリコンと、電界効果移動度が高い多結晶シリコンの特徴を兼ね備えているといわれる酸化物半導体が注目されている。例えば、電子キャリア濃度が制御された非晶質酸化物を用いた電界効果型トランジスタ及びこれを用いた画像表示装置に関するものが開示されている（特許文献１）。
しかし、室温形成された非晶質酸化物半導体は、トランジスタの特性において電界効果移動度がさほど高くなく、信頼性が悪く、ヒステリシス性が大きいといった問題を有していた。このような問題を解消するための一手段として、酸化物半導体にレーザ光を照射し結晶化させる技術が開示されている（特許文献２及び３参照）。これらの文献には、酸化物半導体膜にレーザ光を照射することにより、非晶質の酸化物半導体の結晶化が可能であることが示されている。
特開２００６−１６５５２８号公報 特開２００８−０４２０８８号公報 特開２０１０−１２３７５８号公報
酸化物半導体に限らず半導体を結晶化させる際には、結晶化の対象となる半導体層の下地界面近傍において非晶質領域が残存してしまうことが問題となる。例えば、酸化物半導体膜を用いてトランジスタなどの素子を作製する場合、当該薄膜が形成される下地面はガラス基板または、酸化シリコンなどの絶縁膜が用いられる。このような異種絶縁材料の上に形成された酸化物半導体膜を結晶化しても、下地界面に近い領域は結晶化させることができず、非晶質の領域が残存してしまうことが問題となる。
もちろん、酸化物半導体膜を厚くして表層の結晶領域を使用することも考えられるが、寄生容量を低減し、低消費電力でトランジスタを動作させるためには、チャネル領域が完全に空乏化するように、酸化物半導体膜を薄くする必要がある。この場合、従来の技術では、下地界面のごく近傍まで結晶化させることができないことが、トランジスタを微細化する上で問題となる。
このため、酸化物半導体膜の上層側をいくら結晶化しても、下地絶縁膜との界面領域には非晶質領域が残存してしまい、これがトランジスタなどの特性に影響を与える要因となっていた。
かかる問題を解消するために、開示する発明は、酸化物半導体の結晶性を向上させることを課題の一とする。具体的には下地界面若しくはその近傍まで結晶化した領域を有する結晶性の酸化物半導体膜を提供することを課題の一とする。また、そのような酸化物半導体膜を用いた半導体装置を提供することを課題の一とする。
酸化物半導体膜に接する下地面又は酸化物半導体膜に接する膜を形成する材料の融点を、酸化物半導体膜を構成する材料の融点よりも高くする。これにより、酸化物半導体膜に接する下地面又は酸化物半導体膜に接する膜との界面近傍まで結晶領域が存在することを可能とする。
酸化物半導体膜の結晶化はエネルギービームの照射により行う。エネルギービームの代表例はレーザ光である。酸化物半導体膜に照射するレーザ光としては、パルスレーザ光が好ましい。酸化物半導体膜が形成された基板に熱的なダメージを与えることなく、かつレーザ光の照射領域を瞬間的に結晶化可能な温度に加熱することが可能となるためである。
酸化物半導体膜を加熱するレーザ光の波長は、酸化物半導体のバンドギャップ以上のエネルギーを有する短波長光であることが好ましい。酸化物半導体膜でレーザ光が吸収されるようにするためである。
もっとも、酸化物半導体膜が照射されるレーザ光の完全吸収体である必要はない。レーザ光を酸化物半導体膜に照射することで、酸化物半導体膜は高温に加熱される。また酸化物半導体膜で吸収されず下地面又は下地膜にまで透過したレーザ光は、そこで吸収され加熱する可能性もある。いずれにしても、酸化物半導体膜は瞬間的に非常に高温（融点若しくは融点に近い温度）に加熱されることとなる。酸化物半導体膜に接する下地面又は酸化物半導体膜に接する膜を形成する材料の融点が、酸化物半導体の加熱される温度よりも高い場合、下地面又は当該膜を構成する材料は溶融せずに済むため、酸化物半導体がそれにより汚染されることを防ぐことができる。
酸化物半導体膜に接する下地面又は酸化物半導体膜に接する膜を形成する材料は、酸化物半導体を構成する元素の一つと同族の１３族元素、若しくは１３族元素と同様の性質を示す３族元素を含む材料で形成することが好ましい。例えば、インジウム及び亜鉛の酸化物を含む酸化物半導体である場合、インジウムと同じ族に属する元素、すなわち１３族元素、若しくは１３族元素と同様の性質を示す３族元素でなる絶縁性の金属酸化物を用いることが好ましい。３族元素としてランタン系の元素、例えばセリウムやガドリニウムを用いると良い。金属酸化物として酸化アルミニウム、酸化ガリウムは好適な一例として選択することができる。
酸化物半導体膜に接する下地面又は酸化物半導体膜に接する膜を形成する材料の融点について検討する。対比の対象となる酸化物半導体を構成する材料として、酸化インジウムの融点は１５６５℃であり、酸化亜鉛の融点は１９７５℃である。これに対して、酸化アルミニウムの融点は２０２０℃であり、酸化インジウムや酸化亜鉛がレーザ光により瞬間的に溶融する程度の温度にまで加熱されたとしても、酸化アルミニウムは溶融することはないため、酸化物半導体膜の下地側からの金属汚染を防ぐことができる。また、その他の金属酸化物として、酸化ガドリニウム（融点：２３１０℃）、酸化ジルコニウム（融点：２７１５℃）、イットリア安定化ジルコニア（融点：２７００℃）、酸化セリウム（融点：１９５０℃）などを用いることができる。
一方、酸化シリコンの融点は１６１４℃〜１７１０℃であるため、酸化インジウムや酸化亜鉛がレーザ光により瞬間的に溶融する程度の温度にまで加熱された場合、同時に溶融してしまうことが予想される。この場合、酸化物半導体の構成元素とは異なる１４族元素であるシリコンは、酸化物半導体の結晶化を阻害する要因となる。
エネルギービームを照射して作製される酸化物半導体膜、すなわち非単結晶の酸化物半導体膜に含まれる結晶領域はｃ軸配向していることが好ましい。すなわち、非単結晶の酸化物半導体膜の結晶領域はｃ軸配向し、かつａ−ｂ面、表面または界面の方向から見て三角形状または六角形状の原子配列を有し、ｃ軸に垂直な方向においては、金属原子が層状または金属原子と酸素原子とが層状に配列しており、ａ−ｂ面（あるいは表面または界面）においては、ａ軸またはｂ軸の向きが異なる（ｃ軸を中心に回転した）結晶領域を含むようにすることが好ましい。以下、このような非単結晶の薄膜を「ＣＡＡＣ−ＯＳを含む薄膜」ともいうこととする。なお、ＣＡＡＣ−ＯＳとは、「ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ」の略である。つまり、ＣＡＡＣ−ＯＳを含む薄膜とは、ｃ軸に対しては結晶化した薄膜であり、ａ−ｂ面に対しては必ずしも配列していない。
ＣＡＡＣ−ＯＳを含む薄膜とは、広義に、非単結晶であって、そのａ−ｂ面に垂直な方向から見て、三角形、または、六角形、または正三角形、正六角形の原子配列を有し、且つ、ｃ軸に垂直な方向から見て、金属原子が層状、または、金属原子と酸素原子が層状に配列した相を含む材料をいう。
なお、ＣＡＡＣ−ＯＳを含む薄膜は単結晶ではないが、非晶質のみから形成されているものでもない。また、ＣＡＡＣ−ＯＳを含む薄膜は結晶化した部分（結晶部分）を含むが、１つの結晶部分と他の結晶部分の粒界（グレインバウンダリーともいう。）を、透過型電子顕微鏡（ＴＥＭ：ｔｒａｎｓｍｉｓｓｉｏｎ ｅｌｅｃｔｒｏｎ ｍｉｃｒｏｓｃｏｐｅ）などによって明確に判別できないこともある。
また、ＣＡＡＣ−ＯＳに含まれる酸素の一部は窒素で置換されてもよい。また、ＣＡＡＣ−ＯＳを含む薄膜を構成する個々の結晶部分のｃ軸は一定の方向（例えば、ＣＡＡＣ−ＯＳを含む薄膜を支持する基板面やＣＡＡＣ−ＯＳを含む薄膜の表面、界面等に垂直な方向）に揃っていてもよい。あるいは、ＣＡＡＣ−ＯＳを含む薄膜を構成する個々の結晶部分のａ−ｂ面の法線は一定の方向（例えば、基板面、ＣＡＡＣ−ＯＳを含む薄膜の表面、界面等に垂直な方向）を向いていてもよい。このようなＣＡＡＣ−ＯＳを含む薄膜の例として、膜状に形成され、膜表面、基板面、または界面に垂直な方向から観察すると三角形、または、六角形の原子配列が認められ、かつその膜断面を観察すると金属原子、または、金属原子と酸素原子（あるいは窒素原子）の層状配列が認められるものである。
酸化物半導体膜にｃ軸配向した結晶領域を含ませることにより、キャリア輸送特性（例えば移動度）の向上が期待され、また構造安定化をもたらすので、このような酸化物半導体膜を用いた素子の特性向上及び信頼性向上を期待することができる。
酸化物半導体膜に結晶領域を含ませるためには、酸化物半導体膜に接する下地面又は酸化物半導体膜に接する膜を形成する材料を上記の如く適当なものに選択することに加え、酸化物半導体膜自体に含まれる不純物を除去しておくことが好ましい。酸化物半導体膜に含まれる不純物としては、水素、水酸基、水などである。水素、水酸基、水などは、酸化物半導体膜を形成する段階で含まれ得るので、成膜処理室内の残留ガス（水素、水蒸気など）を極力低減することが好ましい。また、酸化物半導体膜に含まれる水素、水酸基、水などは、熱処理により脱水・脱水素化処理をしておくことが好ましい。
本発明の一形態は酸化物半導体膜の作製方法に係り、絶縁性の金属酸化膜に接してインジウム又は亜鉛の少なくとも一方の酸化物を含む酸化物半導体膜を形成し、該酸化物半導体膜にエネルギービームを照射して、該酸化物半導体膜に結晶領域が含まれるように加熱するというものである。絶縁性の金属酸化膜は、インジウム又は亜鉛の酸化物の融点よりも高い融点を有する絶縁性の金属酸化膜であることが好ましい一態様となる。
本発明の一形態は半導体装置の作製方法に係り、絶縁性の金属酸化膜を形成し、該絶縁性の金属酸化膜に接してインジウム又は亜鉛の少なくとも一方の酸化物を含む酸化物半導体膜を形成し、該酸化物半導体膜にエネルギービームを照射して結晶領域を含む酸化物半導体膜を形成し、該結晶領域を含む酸化物半導体膜をチャネル形成領域とするトランジスタを形成するというものである。絶縁性の金属酸化膜は、インジウム又は亜鉛の酸化物の融点よりも高い融点を有する絶縁性の金属酸化膜であることが好ましい一態様となる。絶縁性の金属酸化膜を形成する前又は後に、ゲート電極を形成することが可能である。
本発明の一形態は半導体装置に係り、絶縁性の金属酸化膜と、該絶縁性の金属酸化膜に接するインジウム又は亜鉛の少なくとも一方の酸化物を含みｃ軸配向した結晶領域を含む酸化物半導体膜を有し、該酸化物半導体膜のｃ軸配向した結晶領域は、前記絶縁性の金属酸化膜のとの界面近傍においても存在するものである。絶縁性の金属酸化膜は、インジウム又は亜鉛の酸化物の融点よりも高い融点を有する絶縁性の金属酸化膜であることが好ましい一態様となる。
本明細書において、ある構成要素が他の構成要素の「上」にある、或いは「下」にあると言及されたときには、その他の構成要素に直接的に形成されている場合もあるが、中間に他の構成要素が存在する場合もあると理解されなければならない。
本明細書において、実施形態を説明するために用いられる用語において単数の表現は、文脈上で明白に相違して意味していない限り、複数の表現を含む。「含む」または「有する」などの用語は、明細書中に記載された特徴、数字、ステップ、動作、構成要素、部分品、またはこれらを組み合わせたものが存在することを指定しようとするものであり、１つまたはそれ以上の他の特徴、数字、ステップ、動作、構成要素、部分品、またはこれらを組み合わせたものなどの存在または付加の可能性をあらかじめ排除しないものであると理解されなければならない。
本明細書において、特別に定義されない限り、技術的あるいは科学的な用語を含んで用いられる全ての用語は、本発明が属する技術分野において通常の知識を有する者にとって一般的に理解され得るものと同じ意味を有している。一般的に用いられる辞書に定義されているものと同じ用語は、関連技術の文脈上で有する意味と一致する意味を有するものと解釈されなければならず、本出願で明白に定義しない限り、理想的あるいは過度に形式的な意味として解釈されない。
本発明の一形態によれば、酸化物半導体膜に接する下地面又は酸化物半導体膜に接する膜を、酸化物半導体膜を形成する材料の融点よりも高い融点の材料で形成し、エネルギービームを照射することにより、酸化物半導体膜の結晶性を向上させることができる。すなわち、酸化物半導体膜に接する下地面又は酸化物半導体膜に接する膜との界面近傍においても、下地側に設けられる絶縁膜との界面近傍においても、酸化物半導体に結晶化領域を含ませることができる。
本発明の一実施形態に係る酸化物半導体膜を作製する方法を説明する図。 本発明の一実施形態に係るトップゲート型のトランジスタを作製する方法を説明する図。 本発明の一実施形態に係るボトムゲート型のトランジスタを作製する方法を説明する図。 本発明の一実施例に係る試料の断面ＴＥＭ像。 本発明の一実施例に係る試料の断面ＴＥＭ像。 本発明の一実施例に係る試料の断面ＴＥＭ像。 本発明の一実施例に係る試料の断面ＴＥＭ像。 本発明の一実施例に係る試料の電子線回折像。 ＩｎＧａＺｎＯ４の単結晶構造を示すモデル図。 Ｓｉ置換モデルを示す図。 単結晶モデルの最終構造を示す図。 Ｓｉ置換モデルの最終構造を示す図。 各モデルの動径分布関数ｇ（ｒ）を示すグラフ。
本明細書によって開示される発明の一実施態様を図面を参照して説明する。但し、本明細書によって開示される発明は以下の実施形態に限定されず、その発明の趣旨及びその発明の範囲から逸脱することなくその形態及び詳細をさまざまに変更し得ることは当業者であれば容易に理解される。したがって、開示される発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
以下に説明する実施の形態において、同じものを指す符号は異なる図面間で共通して用いる場合がある。なお、図面において示す構成要素、すなわち層や領域等の厚さ幅、相対的な位置関係等は、実施の形態において説明する上で明確性のために誇張して示される場合がある。
図１に本発明の一実施形態に係る酸化物半導体膜の作製方法を示す。図１（Ａ）は基板１００上に金属酸化物膜１０２を設け、その上に酸化物半導体膜１０４を形成する態様を示している。
金属酸化物膜１０２は酸化物半導体膜１０４を構成する元素の一つと同族の１３族元素、若しくは１３族元素と同様の性質を示す３族元素を含む材料で形成する。例えば、酸化物半導体膜１０４がインジウム及び亜鉛の酸化物を含む酸化物半導体材料である場合、金属酸化物膜１０２はインジウムと同じ族に属する元素、すなわち１３族元素、若しくは１３族元素と同様の性質を示す３族元素でなる絶縁性の金属酸化物を用いることが好ましい。３族元素としてランタン系の元素、例えばセリウムやガドリニウムを用いると良い。金属酸化物として酸化アルミニウム、酸化ガリウムは好適な一例として選択することができる。
金属酸化物膜１０２を形成する材料の融点は、酸化物半導体膜１０４を形成する材料の融点よりも高いことが望ましい。酸化物半導体膜１０４を融点近くまで加熱した場合に、金属酸化物膜１０２が同時に溶融してしまうと、酸化物半導体膜１０４の結晶化を阻害する要因となるためである。また、酸化物半導体膜１０４を加熱したときに金属酸化物膜１０２が溶融してしまうと、金属酸化物膜１０２の元素が酸化物半導体膜１０４に拡散して汚染源となってしまうことも懸念されるからである。金属酸化物膜１０２を形成する材料の融点が、酸化物半導体膜１０４の融点よりも高い場合、金属酸化物膜１０２は溶融せずに済むため、酸化物半導体膜１０４が不純物元素により汚染されることを防ぐことができる。
ここで、酸化物半導体膜１０４を構成する材料として用いることができる酸化インジウムの融点は１５６５℃であり、酸化亜鉛の融点は１９７５℃である。これに対して、金属酸化物膜１０２として用いることができる酸化アルミニウムの融点は２０２０℃である。酸化インジウムや酸化亜鉛が瞬間的に溶融する程度の温度にまで加熱されたとしても、酸化アルミニウムは溶融することはないため、酸化物半導体膜１０４の下地側からの金属汚染を防ぐことができる。また、酸化アルミニウムに代えて、酸化ガドリニウム（融点：２３１０℃）、酸化ジルコニウム（融点：２７１５℃）、イットリア安定化ジルコニア（融点：２７００℃）、酸化セリウム（融点：１９５０℃）などを用いても良い。
一方、酸化シリコンの融点は１６１４℃〜１７１０℃であるため、酸化インジウムや酸化亜鉛がレーザ光により瞬間的に溶融する程度の温度にまで加熱された場合、同時に溶融してしまうことが予想される。この場合、酸化物半導体の構成元素とは異なる１４族元素であるシリコンは、酸化物半導体膜１０４の結晶化を阻害する要因となる。
ここでＩｎ（インジウム）原子、Ｇａ（ガリウム）原子、及びＺｎ（亜鉛）原子を含む酸化物半導体、所謂ＩＧＺＯに、Ｓｉ（シリコン）原子が混入されるとどのような構造変化が起こるか、古典分子動力学シミュレーションにより調べた結果について説明する。古典分子動力学法では、原子間相互作用を特徴づける経験的ポテンシャルを定義することで、各原子に働く力を評価し、ニュートンの運動方程式を数値的に解くことにより、各原子の運動（時間発展）を決定論的に追跡できる。
以下に計算モデルと計算条件を述べる。なお、本計算においては、Ｂｏｒｎ−Ｍａｙｅｒ−Ｈｕｇｇｉｎｓポテンシャルを用いた。
１６８０原子のＩｎＧａＺｎＯ４の単結晶構造（図９参照）と、１６８０原子のＩｎＧａＺｎＯ４のＩｎ、Ｇａ、Ｚｎのそれぞれ２０原子ずつをＳｉ原子で置換した構造（図１０参照）を作製した。Ｓｉ置換モデルにおいて、Ｓｉは３．５７ａｔｏｍ％（２．３４重量％）である。また、単結晶モデルの密度は６．３６ｇ／ｃｍ３、Ｓｉ置換モデルの密度は６．０８ｇ／ｃｍ３である。
ＩｎＧａＺｎＯ４の単結晶の融点（古典分子動力学シミュレーションによる見積もりでは約２０００℃）以下である１７２７℃において、圧力一定（１ａｔｍ）で、１５０ｐｓｅｃ間（時間刻み幅０．２ｆｓｅｃ×７５万ステップ）の古典分子動力学シミュレーションにより、構造緩和を行った。これら２つの構造に対して動径分布関数ｇ（ｒ）を求めた。なお、動径分布関数ｇ（ｒ）とは、ある原子から距離ｒ離れた位置において、他の原子が存在する確率密度を表す関数である。原子同士の相関が無くなっていくと、ｇ（ｒ）は１に近づく。
上記の２つの計算モデルについて、１５０ｐｓｅｃ間の古典分子動力学シミュレーションを行うことにより得られた最終構造をそれぞれ図１１、図１２に示す。また、それぞれの構造における動径分布関数ｇ（ｒ）を図１３に示す。
図１１に示す単結晶モデルは安定で、最終構造においても結晶構造を保っているが、図１２に示すＳｉ置換モデルは不安定で、時間経過とともに結晶構造が崩れていき、アモルファス構造へと変化することが確認できる。図１３において、各構造モデルの動径分布関数ｇ（ｒ）を比較すると、単結晶モデルでは、長距離でもピークがあり、長距離秩序があることがわかる。一方、Ｓｉ置換モデルでは、０．６ｎｍ程度でピークが消え、長距離秩序がないことがわかる。
これらの計算結果により、ＩＧＺＯにシリコンが混入した場合、ＩＧＺＯの結晶化が阻害され、ＩＧＺＯがアモルファス化するおそれがあることが示唆された。よって、酸化インジウムや酸化亜鉛がレーザ光により瞬間的に溶融する程度の温度にまで加熱され、それと同時に酸化シリコンが溶融した場合、酸化物半導体の構成元素とは異なる１４族元素であるシリコンは、酸化物半導体膜１０４の結晶化を阻害する要因となると考えられる。
なお、基板１００が上記のようにインジウムと同じ族に属する１３族元素、若しくは１３族元素と同様の性質を示す３族元素でなる絶縁性の金属酸化物材料で形成されている場合、金属酸化物膜１０２を省略することができる。この場合、酸化物半導体膜１０４の下地面が、それを構成する元素の一つと同族の１３族元素、若しくは１３族元素と同様の性質を示す３族元素を含む材料で形成されることになるためである。
酸化物半導体膜１０４はスパッタリング法やレーザビーム蒸着法などで形成する。酸化物半導体膜１０４を形成する際には、膜中に水素や水分が含まれないようにするため、成膜前の処理として、成膜処理室内に吸着した水素、水分などの不純物を脱離し排気することが好ましい。これらの不純物を成膜処理室内から除去するために、吸着型の真空ポンプ（例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプ）を用いることが好ましい。また、排気手段としては、ターボ分子ポンプにコールドトラップを加えたものであってもよい。
酸化物半導体膜１０４に用いる酸化物半導体としては、少なくともインジウム（Ｉｎ）あるいは亜鉛（Ｚｎ）を含むことが好ましい。特にＩｎとＺｎを含むことが好ましい。また、該酸化物を用いたトランジスタの電気特性のばらつきを減らすためのスタビライザーとして、それらに加えてガリウム（Ｇａ）を有することが好ましい。また、スタビライザーとしてスズ（Ｓｎ）を有することが好ましい。また、スタビライザーとしてハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、ランタン系の元素（例えば、セリウム（Ｃｅ）、ネオジム（Ｎｄ）、ガドリニウム（Ｇｄ））から選ばれた一種又は複数種が含まれていることが好ましい。
例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、二元系金属の酸化物であるＩｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、三元系金属の酸化物であるＩｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する）、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用いることができる。
ここで、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを主成分として有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素が入っていてもよい。
また、酸化物半導体として、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０、且つ、ｍは整数でない）で表記される材料を用いてもよい。なお、Ｍは、Ｇａ、Ｆｅ、Ｍｎ及びＣｏから選ばれた一の金属元素または複数の金属元素、若しくは上記のスタビライザーとしての元素を示す。また、酸化物半導体として、Ｉｎ２ＳｎＯ５（ＺｎＯ）ｎ（ｎ＞０、且つ、ｎは整数）で表記される材料を用いてもよい。
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）あるいはＩｎ：Ｇａ：Ｚｎ＝２：２：１（＝２／５：２／５：１／５）の原子比のＩｎ−Ｇａ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いることができる。あるいは、Ｉｎ：Ｓｎ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）、Ｉｎ：Ｓｎ：Ｚｎ＝２：１：３（＝１／３：１／６：１／２）あるいはＩｎ：Ｓｎ：Ｚｎ＝２：１：５（＝１／４：１／８：５／８）の原子比のＩｎ−Ｓｎ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いるとよい。
また、酸化物半導体膜１０４に、過剰な水素、水酸基、水を除去（脱水化または脱水素化）するための加熱処理を行ってもよい。加熱処理の温度は、３００℃以上７００℃以下、または基板の歪み点未満とする。加熱処理は減圧下又は窒素雰囲気下などで行うことができる。例えば、加熱処理装置の一つである電気炉に基板１００を導入し、酸化物半導体膜１０４に対して窒素雰囲気下４５０℃において１時間の加熱処理を行う。
酸化物半導体膜１０４の加熱はエネルギービームを照射して行うことが好ましい。エネルギービームの代表例はレーザ光である。酸化物半導体膜１０４に照射するレーザ光としては、パルスレーザ光が好ましい。酸化物半導体膜１０４が形成された基板に熱的なダメージを与えることなく、かつレーザ光の照射領域を瞬間的に結晶化可能な温度に加熱することが可能となるためである。
酸化物半導体膜１０４を加熱するレーザ光の波長は、酸化物半導体のバンドギャップ以上のエネルギーを有する短波長であることが好ましい。酸化物半導体膜１０４でレーザ光が吸収されるようにするためである。そのような波長を有するレーザ光の光源の一例としては、エキシマレーザを用いることができる。エキシマレーザとして、ＸｅＣｌ（３０８ｎｍ）、ＫｒＦ（２４８ｎｍ）、ＡｒＦ（１９３ｎｍ）などを用いることができる。また、ＹＡＧレーザなどの第３高調波を用いても良い。
もっとも、酸化物半導体膜１０４が照射されるレーザ光の波長に対して完全吸収体である必要はない。レーザ光を酸化物半導体膜１０４に照射することで、酸化物半導体膜１０４は高温に加熱される。また酸化物半導体膜１０４で吸収されず金属酸化物膜１０２にまで透過したレーザ光は、そこで吸収され加熱する可能性もある。いずれにしても、酸化物半導体膜１０４は瞬間的に非常に高温（融点若しくは融点に近い温度）に加熱されることとなる。金属酸化物膜１０２を構成する材料の融点が、酸化物半導体膜１０４の加熱される温度よりも高い場合、金属酸化物膜１０２を構成する材料は溶融せずに済むため、酸化物半導体が下地材料により汚染されることを防ぐことができる。
金属酸化物膜１０２として酸化物半導体膜１０４よりも高融点の材料を用い、酸化物半導体膜１０４にエネルギービームを照射して加熱することにより、結晶領域を含む非単結晶の酸化物半導体膜１０５を得ることができる（図１（Ｂ））。酸化物半導体膜１０５に含まれる結晶領域は、以下の実施例で示すように、金属酸化物膜１０２の界面から２ｎｍ以下の領域においても観測することができる。酸化物半導体膜１０５で観測される結晶領域は、ｃ軸配向した結晶であり、当該結晶領域が金属酸化物膜１０２の界面に略密接した酸化物半導体膜１０５を得ることができる。
結晶領域を含む酸化物半導体膜を作製する上で、金属酸化物膜１０２の表面を平坦化しておくことが好ましい。平坦化処理の方法に限定はないが、研磨処理（例えば、化学的機械研磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）法）、ドライエッチング処理、プラズマ処理、若しくはこれらの組み合わせて行うことができる。プラズマ処理としては、例えば、アルゴンガスを導入してプラズマを発生させる逆スパッタリングを行うことができる。逆スパッタリングとは、アルゴン雰囲気下で基板側にＲＦ電源を用いて電圧を印加して基板近傍にプラズマを形成して表面を改質する方法である。
平坦化の程度は、平均面粗さ（Ｒａ）が１ｎｍ以下、好ましくは０．３ｎｍ以下、より好ましくは０．１ｎｍ以下とすることが好ましい。なお、Ｒａとは、ＪＩＳ Ｂ ０６０１：２００１（ＩＳＯ４２８７：１９９７）で定義されている算術平均粗さを曲面に対して適用できるよう三次元に拡張したものであり、「基準面から指定面までの偏差の絶対値を平均した値」で表現される。このように金属酸化物膜１０２の表面（若しくは、下地面）を平坦化しておくことで、酸化物半導体膜１０５の結晶領域が下地界面若しくはその近傍まで形成されやすくなることが期待される。
また、金属酸化物膜１０２は単一の層である必要はなく、複数の膜が積層された構造を有していても良い。このとき、酸化物半導体膜１０４に接する層が、上記のような要件（材質、融点、平坦性など）を満たしていれば良い。例えば、酸化シリコン膜と酸化アルミニウム膜の積層構造を金属酸化物膜１０２として適用することができる。かかる場合、酸化アルミニウム膜が酸化物半導体膜と接するように設けるようにすれば良い。
次に、図２を参照して非単結晶の酸化物半導体膜１０５を用いた半導体装置の作製方法について示す。図２では半導体装置の一要素であるトランジスタの作製工程について示している。図２（Ａ）〜（Ｃ）に示すトランジスタは、トップゲート構造のトランジスタの例である。
図２（Ａ）は、基板１００に金属酸化物膜１０２、酸化物半導体膜１０５、ゲート絶縁膜１０６及びゲート電極１０８が形成された状態を示している。金属酸化物膜１０２と酸化物半導体膜１０５は図１で説明したものと同様である。酸化物半導体膜１０５は、トランジスタの形状に合わせて所定の形状にエッチングして島状に加工されていても良い。
基板１００の材質は、ガラス、金属、半導体など各種のものを適用することができる。金属酸化物膜１０２は絶縁性の金属酸化物で形成される。絶縁性の金属酸化物でなる膜は、スパッタリング法や蒸着法、若しくは気相成長法で作製することができる。金属酸化物膜１０２としては、１３族元素、若しくは１３族元素と同様の性質を示す３族元素の酸化物として、上述のように酸化アルミニウムや酸化ガリウムを用いることが好ましいが、このような金属酸化物において酸素含有量を、その金属酸化物の化学量論的組成比に対して多く含有するように含ませておくことが好ましい。金属酸化物膜１０２に接して設けられる酸化物半導体膜１０５へ酸素を供給可能とし、酸化物半導体膜１０５の酸素欠損の発生を防ぐためである。
酸化物半導体膜１０５の膜厚は、１ｎｍ以上２００ｎｍ以下（好ましくは５ｎｍ以上３０ｎｍ以下）とすれば良い。なお、酸化物半導体膜１０５は、酸素を多く含む（好ましくは酸化物半導体が結晶状態における化学量論的組成比に対し、酸素の含有量が過剰な領域が含まれている）膜とすることが好ましい。酸化物半導体膜１０５に酸素欠損が生じ、欠陥が生成されるのを防ぐためである。
ゲート絶縁膜１０６は、酸化シリコン膜、酸化ガリウム膜、酸化アルミニウム膜、窒化シリコン膜、酸化窒化シリコン膜、酸化窒化アルミニウム膜、または窒化酸化シリコン膜を用いて形成することができる。ゲート絶縁膜１０６は、酸化物半導体膜１０５と接する部分において酸素を含むことが好ましい。ゲート絶縁膜１０６は、膜中（バルク中）に少なくとも化学量論比を超える量の酸素が存在することが好ましく、例えば、ゲート絶縁膜１０６として、酸化シリコン膜を用いる場合には、ＳｉＯ２＋α（ただし、α＞０）とする。同様に、酸化アルミニウムを用いる場合にはＡｌ２Ｏ３＋α（ただし、α＞０）とする。
また、ゲート絶縁膜１０６の材料として酸化ハフニウム、酸化イットリウム、ハフニウムシリケート（ＨｆＳｉｘＯｙ（ｘ＞０、ｙ＞０））、窒素が添加されたハフニウムシリケート（ＨｆＳｉＯｘＮｙ（ｘ＞０、ｙ＞０））、ハフニウムアルミネート（ＨｆＡｌｘＯｙ（ｘ＞０、ｙ＞０））、酸化ランタンなどのｈｉｇｈ−ｋ材料を用いることでゲートリーク電流を低減できる。さらに、ゲート絶縁膜１０６は、単層構造としても良いし、積層構造としても良い。
ゲート絶縁膜１０６の膜厚は、１ｎｍ以上１００ｎｍ以下とし、スパッタリング法、ＭＢＥ法、ＣＶＤ法、パルスレーザ堆積法、ＡＬＤ法等を適宜用いることができる。また、ゲート絶縁膜１０６は、スパッタリングターゲット表面に対し、概略垂直に複数の基板表面がセットされた状態で成膜を行うスパッタ装置を用いて成膜してもよい。
ゲート電極１０８は、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、クロム、ネオジム、スカンジウム等の金属材料またはこれらを主成分とする合金材料、リン等の不純物元素をドーピングした多結晶シリコン、ニッケルシリサイドなどのシリサイド、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物、窒素を含む金属酸化物、具体的には、窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜や、窒素を含むＩｎ−Ｓｎ−Ｏ膜や、窒素を含むＩｎ−Ｇａ−Ｏ膜や、窒素を含むＩｎ−Ｚｎ−Ｏ膜や、窒素を含むＳｎ−Ｏ膜や、窒素を含むＩｎ−Ｏ膜や、金属窒化膜（ＩｎＮ、ＳｎＮなど）を用いることができる。ゲート電極１０８の材料として、５ｅＶ好ましくは５．５ｅＶ以上の仕事関数を有した材料を用いると、トランジスタのしきい値電圧をプラスにすることができ、所謂ノーマリーオフのトランジスタを得ることが可能となる。
図２（Ｂ）は、ゲート電極１０８に側壁絶縁膜１１０、低抵抗化領域１１２が形成された状態を示す。低抵抗化領域１１２は、トランジスタのソース領域とドレイン領域を形成するものである。側壁絶縁膜１１０は絶縁材料で適宜形成すれば良い。
低抵抗化領域１１２は、チャネル形成領域（酸化物半導体膜１０５がゲート電極１０８と略重畳する領域）に比べて抵抗が低い領域である。低抵抗化領域１１２は、ドーパントとして、１５族元素（代表的にはリン、砒素、およびアンチモン）、ホウ素、アルミニウム、窒素、アルゴン、ヘリウム、ネオン、インジウム、フッ素、塩素、チタン、及び亜鉛などから選択される元素を添加することで形成可能である。
低抵抗化領域１１２は、酸化物半導体膜１０５に上記元素のイオンをイオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法などにより添加することで形成可能である。例えば、イオン注入法でホウ素を酸化物半導体膜１０５に添加する場合には、加速電圧５〜３０ｋＶ、ドーズ量を１×１０１３ｉｏｎｓ／ｃｍ２以上５×１０１６ｉｏｎｓ／ｃｍ２以下の範囲で添加すれば良い。いずれにしても、低抵抗化領域１１２に含まれるドーパントの濃度は、５×１０１８／ｃｍ３以上１×１０２２／ｃｍ３以下とすることが好ましい。
図２（Ｃ）は、パッシベーション膜１１４、層間絶縁膜１１６及び配線１１８が形成された段階を示す。
パッシベーション膜１１４は、金属酸化物膜１０２と同種の材料で形成することが好ましい。すなわち、パッシベーション膜１１４は、酸化物半導体膜１０５を構成する元素の一つと同族の１３族元素、若しくは１３族元素と同様の性質を示す３族元素を含む材料で形成することで、耐熱性を保持しつつ、酸化物半導体膜１０５が異種族元素で汚染されることを防ぐことができる。パッシベーション膜１１４として、酸化アルミニウムは好適な材料の一種であり、水素や水分のバリア性が高いので好ましい。
パッシベーション膜１１４を形成する前後の段階において、熱処理を行っても良い。熱処理は酸素若しくは乾燥空気（水の含有量が２０ｐｐｍ以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下）の雰囲気下で行うことが好ましく、加熱温度は１００℃以上７００℃以下、好ましくは２００℃以上４００℃以下とすれば良い。この処理により酸化物半導体膜１０５と接する絶縁膜（金属酸化物膜１０２、ゲート絶縁膜１０６、パッシベーション膜１１４）から、酸化物半導体膜１０５に酸素が供給されることが期待され、酸素欠損を低減することが可能となる。
層間絶縁膜１１６は、酸化シリコンなどの無機絶縁材料、またはポリイミドやアクリルなどの有機絶縁材料で形成すれば良い。配線１１８は、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンから選ばれた元素を含む金属膜、または上述した元素を成分とする金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）等を用いることができる。また、アルミニウム、銅などの金属膜の下側又は上側の一方または双方にチタン、モリブデン、タングステンなどの高融点金属膜またはそれらの金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）を積層させた構成としても良い。
このようにして作製されたトランジスタは、特にチャネル形成領域の酸化物半導体膜１０５の結晶性が良いため、高い電界効果移動度を得ることが可能となる。すなわち、金属酸化物膜に密接するようにｃ軸配向した結晶領域が存在することになるので、界面準位が低減し、電界効果移動度の向上が期待できるばかりでなく、しきい値電圧の変動も抑制されることが期待できる。トップゲート型のトランジスタは、シリコン集積回路と同様にプレーナプロセス（同一平面上に素子と、素子の端子用電極を形成するプロセス）で作製できるため、トランジスタの微細化に有利である。そのため、表示パネルの画素マトリクスに組み込まれるトランジスタのみでなく、このトランジスタを使ってメモリや論理回路を構成することもできる。
次に、図３を参照して、非単結晶の酸化物半導体膜１０５を用いた半導体装置の作製方法について、図２とは異なる態様のものを示す。図３（Ａ）、（Ｂ）に示すトランジスタは、ボトムゲート型のトランジスタの例である。
図３（Ａ）に示すように、ボトムゲート型のトランジスタは基板１００にゲート電極１０８、ゲート絶縁膜１０６、酸化物半導体膜１０５の順に設けられている。ゲート絶縁膜１０６と酸化物半導体膜１０５の間には金属酸化物膜１０２に相当するものが設けられている。この金属酸化物膜１０２の作用効果は図２を参照して説明したものと同様である。金属酸化物膜１０２は絶縁性の金属酸化物で形成されるものであるため、実質的にはゲート絶縁膜として機能するものである。したがって、ゲート絶縁膜１０６を、酸化物半導体膜１０５を構成する元素の一つと同族の１３族元素、若しくは１３族元素と同様の性質を示す３族元素を含む材料で形成すれば、図３（Ａ）で示す金属酸化物膜１０２を省略することもできる。
図３（Ｂ）は結晶領域を含む酸化物半導体膜１０５に接して一対の配線１１８を設けた状態を示す。また、図３（Ｂ）で示すように、酸化物半導体膜１０５がゲート電極１０８と重なる領域（チャネル形成領域）に略重畳するように、チャネル保護膜として機能する絶縁層１２０が設けられていても良い。絶縁層１２０は酸化物半導体膜１０５と接する層であるため、金属酸化物膜１０２と同種の絶縁材料で設けられていることが好ましい。
配線１１８の上層から酸化物半導体膜１０５を被覆するように設けられるパッシベーション膜１１４は、酸化物半導体膜１０５を構成する元素の一つと同族の１３族元素、若しくは１３族元素と同様の性質を示す３族元素を含む材料で形成することで、耐熱性を保持しつつ、酸化物半導体膜１０５が異種族元素で汚染されることを防ぐことができる。パッシベーション膜１１４として、酸化アルミニウムは好適な材料の一種であり、水素や水分のバリア性が高いので好ましい。また、パッシベーション膜１１４を形成する前後の段階において、酸素若しくは乾燥空気（水の含有量が２０ｐｐｍ以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下）の雰囲気下で熱処理を行っても良い。
このようにして作製されたトランジスタは、特にチャネル形成領域の酸化物半導体膜１０５の結晶性が良いため、高い電界効果移動度を得ることが可能となる。すなわち、金属酸化物膜に密接するようにｃ軸配向した結晶領域が存在することになるので、界面準位が低減し、電界効果移動度の向上が期待できるばかりでなく、しきい値電圧の変動も抑制されることが期待できる。
本実施例においては、本発明の一態様に係る酸化物半導体膜を成膜し、当該酸化物半導体膜を、透過型電子顕微鏡（ＴＥＭ：ｔｒａｎｓｍｉｓｓｉｏｎ ｅｌｅｃｔｒｏｎ ｍｉｃｒｏｓｃｏｐｅ）を用いて観察した結果について説明する。
本実施例では、ガラス基板（旭硝子社製ＡＮ１００）上に酸化シリコン膜（膜厚３００ｎｍ）を成膜し、当該酸化シリコン膜上に酸化アルミニウム膜（膜厚２０ｎｍ）を成膜し、当該酸化アルミニウム膜上に酸化物半導体膜としてＩＧＺＯ膜（膜厚３０ｎｍ）を成膜したサンプルＡを作製した。また、比較例として、ガラス基板（旭硝子社製ＡＮ１００）上に酸化シリコン膜（膜厚３００ｎｍ）を成膜し、当該酸化シリコン膜上に酸化物半導体膜としてＩＧＺＯ膜（膜厚３０ｎｍ）を成膜したサンプルＢを作製した。
つまり、サンプルＡでは、酸化アルミニウム膜がＩＧＺＯ膜の下地絶縁膜として機能し、サンプルＢにおいては、酸化シリコン膜がＩＧＺＯ膜の下地絶縁膜として機能する。
以下、サンプルＡおよびサンプルＢの作製工程について説明する。
まず、サンプルＡおよびサンプルＢにおいて、ガラス基板上に膜厚３００ｎｍを狙って酸化シリコン膜を形成した。酸化シリコン膜はスパッタリング法を用いて成膜し、成膜条件は、ターゲットを酸化シリコン（ＳｉＯ２）とし、成膜ガス流量をＡｒ：２５ｓｃｃｍ、Ｏ２：２５ｓｃｃｍ、圧力０．４Ｐａ、基板温度１００℃、高周波（ＲＦ）電源電力２ｋＷとして成膜した。
さらに、サンプルＡにおいては、酸化シリコン膜上に膜厚２０ｎｍを狙って酸化アルミニウム膜を形成した。酸化アルミニウム膜はスパッタリング法を用いて成膜し、成膜条件は、ターゲットを酸化アルミニウム（Ａｌ２Ｏ３）とし、成膜ガス流量をＡｒ：２５ｓｃｃｍ、Ｏ２：２５ｓｃｃｍ、圧力０．４Ｐａ、基板温度２５０℃、高周波（ＲＦ）電源電力１．５ｋＷとして成膜した。このようにして酸化アルミニウム膜がサンプルＡのＩＧＺＯ膜の下地絶縁膜となる。
また、サンプルＢにおいては、酸化シリコン膜表面に化学的機械的研磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）処理を施した。当該ＣＭＰ処理は、ポリウレタン系研磨布とシリカ系スラリーを用いて酸化シリコン膜表面の平均面粗さ（Ｒａ）０．２ｎｍを狙って行い、処理温度を室温、研磨圧を０．００１ＭＰａ、スピンドル回転数を５６ｒｐｍ、テーブル回転数を６０ｒｐｍ、とした。また当該ＣＭＰ処理の後、オゾン水に３０秒浸漬して洗浄を行った。このようにして表面を平坦化した酸化シリコン膜がサンプルＢのＩＧＺＯ膜の下地絶縁膜となる。
それから、サンプルＡおよびサンプルＢにおいて、それぞれの下地絶縁膜上に膜厚３０ｎｍを狙ってＩｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体膜（ＩＧＺＯ膜）を成膜した。ＩＧＺＯ膜は、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比］の組成比を有するターゲットを用いてスパッタリング法により成膜する。当該スパッタリング法の成膜条件は、圧力０．４Ｐａ、基板温度３００℃、高周波（ＲＦ）電源電力０．５ｋＷとした。なお、成膜ガス流量については、サンプルＡではＡｒ：３０ｓｃｃｍ、Ｏ２：１５ｓｃｃｍとし、サンプルＢではＯ２：４５ｓｃｃｍとした。
このようにサンプルＡおよびサンプルＢに成膜したＩＧＺＯ膜に対して、レーザ照射を行った。レーザ発振器は、ＸｅＣｌエキシマレーザ（波長：３０８ｎｍ）を用いた。また、ビームショット数を約１０ショットとした。レーザ光の照射は、室温大気雰囲気において、照射面に酸素ガスを吹き付けながら行った。なお、レーザ照射のエネルギー密度は、サンプルＡでは３４９ｍＪ／ｃｍ２とし、サンプルＢでは３２５ｍＪ／ｃｍ２とした。
以上のサンプルＡおよびサンプルＢについて、ＴＥＭを用いて撮影した断面ＴＥＭ像を図４および図５に示す。図４は、サンプルＡの倍率４００００００倍の断面ＴＥＭ像であり、図５は、サンプルＢの倍率４００００００倍の断面ＴＥＭ像である。なお本実施例において断面ＴＥＭ像は、株式会社日立ハイテクノロジーズ製Ｈ−９０００ＮＡＲを用い、加速電圧を３００ｋＶとして撮影した。
図４に示すように、サンプルＡにおいては、酸化アルミニウム膜上に形成されたＩＧＺＯ膜は、ＩＧＺＯ膜表面から酸化アルミニウム膜とＩＧＺＯ膜の界面まで格子模様が見られ、結晶性を有していることが見て取れる。特に、酸化アルミニウム膜とＩＧＺＯ膜の界面から２ｎｍ以下の領域においても、ＩＧＺＯ膜の格子模様が見られる。また、結晶性を有するＩＧＺＯ膜には層状の格子模様も見られ、ＩＧＺＯ膜表面に概略垂直なｃ軸を有する結晶も含まれていることが分かる。
それに対して、図５に示すサンプルＢにおいては、酸化シリコン膜上に形成されたＩＧＺＯ膜は、ＩＧＺＯ膜表面から酸化シリコン膜とＩＧＺＯ膜の界面より浅い領域までは格子模様が見られ、結晶性を有していることが見て取れる。また、サンプルＡと同様に、結晶性を有するＩＧＺＯ膜には層状の格子模様も見られ、ＩＧＺＯ膜表面に概略垂直なｃ軸を有する結晶も含まれていることが分かる。しかし、酸化シリコン膜とＩＧＺＯ膜の界面近傍、特に酸化シリコン膜とＩＧＺＯ膜の界面から２ｎｍ以下の領域においては、ＩＧＺＯ膜に格子模様が見られず、アモルファス化してしまっている。
ここで、サンプルＡおよびサンプルＢに用いた、ＩＧＺＯ膜の各成分（Ｉｎ２Ｏ３，Ｇａ２Ｏ３，ＺｎＯ）、酸化アルミニウム膜（Ａｌ２Ｏ３）および酸化シリコン膜（ＳｉＯ２）について文献より抜粋した融点を表１に示す。なお、融点ａは、「新版 真空ハンドブック：アルバック、日本真空技術編集（オーム社）」から抜粋した数値であり、融点ｂは、「岩波 理化学事典 第４版：久保亮五、長倉三郎、井口洋夫、江沢洋編集（岩波書店）」から抜粋した数値である。
表１より、サンプルＡにおいて、下地絶縁膜として用いられる酸化アルミニウム膜の融点は、ＩＧＺＯ膜の各成分の金属酸化物の融点より高いことが分かる。一方、サンプルＢにおいて、下地絶縁膜として用いられる酸化シリコン膜の融点は、一部を除いてＩＧＺＯ膜の各成分の金属酸化物の融点より低いことが分かる。
これにより、レーザ照射によりＩＧＺＯ膜を溶融させる際に、サンプルＢではＩＧＺＯ膜の各成分より融点の低い酸化シリコン膜も一緒に溶融していることが推測される。そして、ＩＧＺＯ膜が再結晶化する際にＩＧＺＯ膜と酸化シリコン膜の界面において、ＩＧＺＯ膜にシリコン原子が混入してＩＧＺＯ膜の再結晶化を阻害している恐れがある。
それに対して、サンプルＡにおいては、下地絶縁膜として機能する酸化アルミニウム膜はＩＧＺＯ膜の各成分より融点が高いので、レーザ照射でＩＧＺＯ膜を溶融させる際にも酸化アルミニウム膜は溶融しないと推測される。よって、酸化アルミニウム膜はＩＧＺＯの再結晶化を阻害しないので、ＩＧＺＯ膜と酸化アルミニウム膜の界面近傍においてもＩＧＺＯ膜は規則正しく配列して結晶化するものと考えられる。
以上より、酸化アルミニウム膜上にＩＧＺＯ膜を成膜して、当該ＩＧＺＯ膜をレーザ照射で溶融して再結晶化することにより、良好な結晶性を有するＩＧＺＯ膜が形成されることが示された。
本実施例においては、本発明の一態様に係る酸化物半導体膜を成膜し、当該酸化物半導体膜をＴＥＭを用いて観察した結果および当該酸化物半導体膜を電子線回折測定で分析した結果について説明する。
本実施例では、ガラス基板（旭硝子社製ＡＮ１００）上に酸化シリコン膜（膜厚３００ｎｍ）を成膜し、当該酸化シリコン膜上にイットリア安定化ジルコニア（ＹＳＺ）膜（膜厚１０ｎｍ）を成膜し、当該ＹＳＺ膜上に酸化物半導体膜としてＩＧＺＯ膜（膜厚２０ｎｍ）を成膜したサンプルＣを作製した。
つまり、サンプルＣでは、ＹＳＺ膜がＩＧＺＯ膜の下地絶縁膜として機能する。
以下、サンプルＣの作製工程について説明する。
まず、ガラス基板上に膜厚３００ｎｍを狙って酸化シリコン膜を形成した。酸化シリコン膜はスパッタリング法を用いて成膜し、成膜条件は、ターゲットを酸化シリコン（ＳｉＯ２）とし、成膜ガス流量をＡｒ：２５ｓｃｃｍ、Ｏ２：２５ｓｃｃｍ、圧力０．４Ｐａ、基板温度１００℃、高周波（ＲＦ）電源電力２ｋＷとして成膜した。
そして、成膜した酸化シリコン膜表面にＣＭＰ処理を施した。当該ＣＭＰ処理は、ポリウレタン系研磨布とシリカ系スラリーを用いて酸化シリコン膜表面の平均面粗さ（Ｒａ）０．１５ｎｍを狙って行い、処理温度を室温、研磨圧を０．００１ＭＰａ、スピンドル回転数を５６ｒｐｍ、テーブル回転数を６０ｒｐｍ、とした。また当該ＣＭＰ処理の後、オゾン水に３０秒浸漬して洗浄を行った。
次に、酸化シリコン膜上に膜厚１０ｎｍを狙ってＹＳＺ膜を形成した。ＹＳＺ膜はＺｒＯ２：Ｙ２Ｏ３＝９２：８［ｍｏｌ数比］の組成比を有するターゲットを用いて、スパッタリング法で成膜した。成膜条件は、成膜ガス流量をＡｒ：２０ｓｃｃｍ、Ｏ２：２０ｓｃｃｍ、圧力０．４Ｐａ、基板温度は室温、高周波（ＲＦ）電源電力０．５ｋＷとして成膜した。このようにして成膜されたＹＳＺ膜がサンプルＣのＩＧＺＯ膜の下地絶縁膜となる。
それから、ＹＳＺ膜上に膜厚２０ｎｍを狙ってＩｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体膜（ＩＧＺＯ膜）を成膜した。ＩＧＺＯ膜は、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比］の組成比を有するターゲットを用いてスパッタリング法により成膜する。当該スパッタリング法の成膜条件は、成膜ガス流量をＯ２：４５ｓｃｃｍ、圧力０．４Ｐａ、基板温度３００℃、高周波（ＲＦ）電源電力０．５ｋＷとした。
このように成膜したＩＧＺＯ膜に対して、レーザ照射を行った。レーザ発振器は、ＸｅＣｌエキシマレーザ（波長：３０８ｎｍ）を用いた。また、ビームショット数を約１０ショットとした。レーザ光の照射は、室温大気雰囲気において、照射面に酸素ガスを吹き付けながら行った。なお、レーザ照射のエネルギー密度は、５８０ｍＪ／ｃｍ２とした。
以上のサンプルＣについて、ＴＥＭを用いて撮影した断面ＴＥＭ像を図６に示す。図６は、サンプルＣの倍率４００００００倍の断面ＴＥＭ像である。なお、本実施例において断面ＴＥＭ像は、株式会社日立ハイテクノロジーズ製Ｈ−９０００ＮＡＲを用い、加速電圧を３００ｋＶとして撮影した。
図６に示すように、サンプルＣにおいてもサンプルＡと同様に、ＹＳＺ膜上に形成されたＩＧＺＯ膜は、ＩＧＺＯ膜表面からＹＳＺ膜とＩＧＺＯ膜の界面まで格子模様が見られ、結晶性を有していることが見て取れる。特に、ＹＳＺ膜とＩＧＺＯ膜の界面から２ｎｍ以下の領域においても、ＩＧＺＯ膜の格子模様が見られる。また、結晶性を有するＩＧＺＯ膜には層状の格子模様も見られ、ＩＧＺＯ膜表面に概略垂直なｃ軸を有する結晶も含まれていることが分かる。
また、サンプルＣにおいて、ＹＳＺ膜中にも格子模様が見られ、ＹＳＺ膜も結晶性を有していることが見て取れる。ただし、ＩＧＺＯ膜中の層状の格子模様の配列と異なり、ＹＳＺ膜中の格子模様の配列はＹＳＺ膜中の場所によって違っている。このことからＹＳＺ膜は多結晶構造を取っていることが推測される。
また、サンプルＣについて、ＴＥＭを用いて電子線回折像の撮影を行った。なお、本実施例において、電子線回折像は、株式会社日立ハイテクノロジーズ製ＨＦ−２０００を用い、加速電圧を２００ｋＶとして撮影した。
電子線回折像の撮影は、図７の断面ＴＥＭ像に示す、ポイントＡ（ＩＧＺＯ膜上部）、ポイントＢ（ＩＧＺＯ膜とＹＳＺ膜の界面近傍のＩＧＺＯ膜側）、ポイントＣ（ＩＧＺＯ膜とＹＳＺ膜の界面近傍のＹＳＺ膜側）、ポイントＤ（ＹＳＺ膜中央部）、の４カ所で行った。
図８（Ａ）および図８（Ｂ）に示すように、ＩＧＺＯ膜の電子線回折像にはスポット状のパターンが現れており、ＩＧＺＯ膜が高い結晶性を有していることが分かる。ＩＧＺＯ膜上部のポイントＡと、ＩＧＺＯ膜とＹＳＺ膜の界面近傍のポイントＢとでほぼ同じのスポットパターンを示しているので、この２点でほぼ同様の結晶構造を有していることが推測される。
また、図８（Ｃ）および図８（Ｄ）に示すように、ＹＳＺ膜の電子線回折像にもスポット状のパターンが現れており、ＹＳＺ膜も高い結晶性を有していることが分かる。
ここで、先の実施の形態で述べたように、サンプルＣの下地絶縁膜として用いたＹＳＺ膜は融点が２７００℃であり、ＩＧＺＯ膜の各成分より融点が高い。よって実施例１で示した酸化アルミニウム膜と同様に、レーザ照射でＩＧＺＯ膜を溶融させる際にもＹＳＺ膜は溶融しないと推測される。これにより、ＹＳＺ膜はＩＧＺＯの再結晶化を阻害しないので、ＩＧＺＯ膜とＹＳＺ膜の界面近傍においてもＩＧＺＯ膜は規則正しく配列して結晶化するものと考えられる。
以上より、ＹＳＺ膜上にＩＧＺＯ膜を成膜して、当該ＩＧＺＯ膜をレーザ照射で溶融して再結晶化することにより、良好な結晶性を有するＩＧＺＯ膜が形成されることが示された。
１００ 基板
１０２ 金属酸化物膜
１０４ 酸化物半導体膜
１０５ 酸化物半導体膜
１０６ ゲート絶縁膜
１０８ ゲート電極
１１０ 側壁絶縁膜
１１２ 低抵抗化領域
１１４ パッシベーション膜
１１６ 層間絶縁膜
１１８ 配線
１２０ 絶縁層

Claims (19)

  1. 絶縁性の金属酸化膜に接してインジウム又は亜鉛の少なくとも一方の酸化物を含む酸化物半導体膜を形成し、
    前記酸化物半導体膜にエネルギービームを照射して、該酸化物半導体膜に結晶領域が含まれるように加熱すること
    を特徴とする酸化物半導体膜の作製方法。
  2. インジウム又は亜鉛の酸化物の融点よりも高い融点を有する絶縁性の金属酸化膜に接してインジウム又は亜鉛の少なくとも一方の酸化物を含む酸化物半導体膜を形成し、
    前記酸化物半導体膜にエネルギービームを照射して、該酸化物半導体膜に結晶領域が含まれるように加熱すること
    を特徴とする酸化物半導体膜の作製方法。
  3. 請求項１又は２において、前記絶縁性の金属酸化膜として、酸化アルミニウム膜を形成すること
    を特徴とする酸化物半導体膜の作製方法。
  4. 請求項１又は２において、前記絶縁性の金属酸化膜として、イットリア安定化ジルコニア膜を形成すること
    を特徴とする酸化物半導体膜の作製方法。
  5. 請求項１乃至４のいずれか一項において、前記エネルギービームは、前記酸化物半導体膜のバンドギャップ以上のエネルギーを有するレーザ光であること
    を特徴とする酸化物半導体膜の作製方法。
  6. 請求項１乃至５のいずれか一項において、前記エネルギービームの照射により、前記酸化物半導体膜にｃ軸配向した結晶領域を含ませること
    を特徴とする酸化物半導体膜の作製方法。
  7. 絶縁性の金属酸化膜を形成し、
    前記絶縁性の金属酸化膜に接して、インジウム又は亜鉛の少なくとも一方の酸化物を含む酸化物半導体膜を形成し、
    前記酸化物半導体膜にエネルギービームを照射して結晶領域を含む酸化物半導体膜を形成し、
    前記結晶領域を含む酸化物半導体膜をチャネル形成領域とするトランジスタを形成すること
    を特徴とする半導体装置の作製方法。
  8. インジウム又は亜鉛の酸化物の融点よりも高い融点を有する絶縁性の金属酸化膜を形成し、
    前記絶縁性の金属酸化膜に接して、インジウム又は亜鉛の少なくとも一方の酸化物を含む酸化物半導体膜を形成し、
    前記酸化物半導体膜にエネルギービームを照射して結晶領域を含む酸化物半導体膜を形成し、
    前記結晶領域を含む酸化物半導体膜をチャネル形成領域とするトランジスタを形成すること
    を特徴とする半導体装置の作製方法。
  9. 請求項７又は８において、前記絶縁性の金属酸化膜として、酸化アルミニウム膜を形成すること
    を特徴とする半導体装置の作製方法。
  10. 請求項７又は８において、前記絶縁性の金属酸化膜として、イットリア安定化ジルコニア膜を形成すること
    を特徴とする半導体装置の作製方法。
  11. 請求項７乃至１０のいずれか一項において、前記エネルギービームは、前記酸化物半導体膜のバンドギャップ以上のエネルギーを有するレーザ光であること
    を特徴とする半導体装置の作製方法。
  12. 請求項７乃至１１のいずれか一項において、前記エネルギービームの照射により、前記酸化物半導体膜にｃ軸配向した結晶領域を含ませること半導体装置の作製方法。
  13. 請求項７乃至１２のいずれか一項において、前記絶縁性の金属酸化膜を形成する前に、ゲート電極を形成すること
    を特徴とする半導体装置の作製方法。
  14. 請求項７乃至１２のいずれか一項において、前記結晶領域を含む酸化物半導体膜上にゲート絶縁膜を形成し、該ゲート絶縁膜上にゲート電極を形成すること
    を特徴とする半導体装置の作製方法。
  15. 絶縁性の金属酸化膜と、前記絶縁性の金属酸化膜に接するインジウム又は亜鉛の少なくとも一方の酸化物を含みｃ軸配向した結晶領域を含む酸化物半導体膜を有し、
    前記酸化物半導体膜のｃ軸配向した結晶領域は、前記絶縁性の金属酸化膜のとの界面近傍においても存在すること
    を特徴とする半導体装置。
  16. インジウム又は亜鉛の酸化物の融点よりも高い融点を有する絶縁性の金属酸化膜と、前記絶縁性の金属酸化膜に接するインジウム又は亜鉛の少なくとも一方の酸化物を含みｃ軸配向した結晶領域を含む酸化物半導体膜を有し、
    前記酸化物半導体膜のｃ軸配向した結晶領域は、前記絶縁性の金属酸化膜のとの界面近傍においても存在すること
    を特徴とする半導体装置。
  17. 請求項１５又は１６において、前記絶縁性の金属酸化膜は酸化アルミニウム膜であること
    を特徴とする半導体装置。
  18. 請求項１５又は１６において、前記絶縁性の金属酸化膜はイットリア安定化ジルコニア膜であること
    を特徴とする半導体装置。
  19. 請求項１５乃至１８のいずれか一項において、前記酸化物半導体膜は、インジウム及び亜鉛に加えて、ガリウム、ジルコニウム、スズ、ガドリニウム、セリウムから選ばれた一種を含むこと
    を特徴とする半導体装置。
JP2012149428A 2011-07-08 2012-07-03 酸化物半導体膜の作製方法及び半導体装置の作製方法 Expired - Fee Related JP6059895B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012149428A JP6059895B2 (ja) 2011-07-08 2012-07-03 酸化物半導体膜の作製方法及び半導体装置の作製方法

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2011152143 2011-07-08
JP2011152143 2011-07-08
JP2011237087 2011-10-28
JP2011237087 2011-10-28
JP2012149428A JP6059895B2 (ja) 2011-07-08 2012-07-03 酸化物半導体膜の作製方法及び半導体装置の作製方法

Publications (3)

Publication Number Publication Date
JP2013110380A true JP2013110380A (ja) 2013-06-06
JP2013110380A5 JP2013110380A5 (ja) 2015-08-20
JP6059895B2 JP6059895B2 (ja) 2017-01-11

Family

ID=47438096

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012149428A Expired - Fee Related JP6059895B2 (ja) 2011-07-08 2012-07-03 酸化物半導体膜の作製方法及び半導体装置の作製方法

Country Status (6)

Country Link
US (1) US9496138B2 (ja)
JP (1) JP6059895B2 (ja)
KR (1) KR20140046442A (ja)
SG (2) SG10201600065TA (ja)
TW (1) TWI545624B (ja)
WO (1) WO2013008419A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015002293A (ja) * 2013-06-17 2015-01-05 株式会社タムラ製作所 Ｇａ２Ｏ３系半導体素子
JP2015028933A (ja) * 2013-07-05 2015-02-12 株式会社半導体エネルギー研究所 透過電子回折測定装置および透過電子回折パターンの測定方法
JP2015176965A (ja) * 2014-03-14 2015-10-05 株式会社日本製鋼所 酸化物系材料の製造方法

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9202822B2 (en) * 2010-12-17 2015-12-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI584383B (zh) 2011-12-27 2017-05-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US8981370B2 (en) 2012-03-08 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9577107B2 (en) * 2013-03-19 2017-02-21 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and method for forming oxide semiconductor film
KR20140126439A (ko) * 2013-04-23 2014-10-31 삼성디스플레이 주식회사 투명 플렉시블 표시장치의 제조방법 및 이를 이용한 투명 플렉시블 표시장치
KR20140129770A (ko) * 2013-04-30 2014-11-07 삼성디스플레이 주식회사 플라즈마 코팅 시스템용 타블렛, 이의 제조 방법, 및 이를 이용한 박막의 제조 방법
CN105849929B (zh) * 2013-12-26 2018-03-02 国立研究开发法人科学技术振兴机构 金属氧化物的薄膜、具备该薄膜的有机电致发光元件、太阳能电池和有机太阳能电池
KR102135932B1 (ko) * 2013-12-31 2020-07-20 엘지디스플레이 주식회사 표시장치용 박막 트랜지스터 어레이 기판 및 그 제조방법
KR102164941B1 (ko) 2014-01-13 2020-10-14 삼성디스플레이 주식회사 박막 트랜지스터 기판, 이를 포함하는 표시 장치, 및 박막 트랜지스터 기판의 제조 방법
US9337030B2 (en) 2014-03-26 2016-05-10 Intermolecular, Inc. Method to grow in-situ crystalline IGZO using co-sputtering targets
US9976230B2 (en) * 2014-09-19 2018-05-22 Corning Incorporated Method for forming a scratch resistant crystallized layer on a substrate and article formed therefrom
TWI652362B (zh) 2014-10-28 2019-03-01 日商半導體能源研究所股份有限公司 氧化物及其製造方法
JP6647841B2 (ja) 2014-12-01 2020-02-14 株式会社半導体エネルギー研究所 酸化物の作製方法
DE112016001033T5 (de) * 2015-03-03 2017-12-21 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung, Verfahren zum Herstellen derselben oder Anzeigevorrichtung mit derselben
TWI593024B (zh) 2015-07-24 2017-07-21 友達光電股份有限公司 薄膜電晶體的製造方法
TWI649875B (zh) * 2015-08-28 2019-02-01 聯華電子股份有限公司 半導體元件及其製造方法
DE112016004928B4 (de) * 2015-10-29 2020-08-06 Mitsubishi Electric Corporation Dünnschichttransistor-Substrat
US10865470B2 (en) * 2016-01-18 2020-12-15 Semiconductor Energy Laboratory Co., Ltd. Metal oxide film, semiconductor device, and display device
TWI651848B (zh) 2016-12-13 2019-02-21 友達光電股份有限公司 金屬氧化物半導體層的結晶方法、半導體結構、主動陣列基板、及氧化銦鎵鋅晶體
WO2020157589A1 (en) * 2019-01-31 2020-08-06 King Abdullah University Of Science And Technology Semiconductor device with a group-iii oxide active layer

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007123861A (ja) * 2005-09-29 2007-05-17 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2007137757A (ja) * 2005-11-17 2007-06-07 Sharp Corp ｃ軸選択配向性ＺｎＯ膜の製造方法、及びｃ軸選択配向性のＺｎＯ薄膜構造
JP2009290111A (ja) * 2008-05-30 2009-12-10 Fujifilm Corp 半導体素子の製造方法
JP2010186994A (ja) * 2009-01-16 2010-08-26 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2010192560A (ja) * 2009-02-17 2010-09-02 Hitachi Ltd 酸化物半導体を有する電界効果トランジスタの製造方法
JP2011003856A (ja) * 2009-06-22 2011-01-06 Fujifilm Corp 薄膜トランジスタ及び薄膜トランジスタの製造方法

Family Cites Families (115)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP2004193446A (ja) 2002-12-13 2004-07-08 Sanyo Electric Co Ltd 半導体装置の製造方法および薄膜トランジスタの製造方法
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
KR101078509B1 (ko) 2004-03-12 2011-10-31 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 박막 트랜지스터의 제조 방법
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
JPWO2006038351A1 (ja) * 2004-09-30 2008-05-15 シャープ株式会社 結晶質半導体膜およびその製造方法
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
CN102938420B (zh) 2004-11-10 2015-12-02 佳能株式会社 无定形氧化物和场效应晶体管
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
US7253061B2 (en) * 2004-12-06 2007-08-07 Tekcore Co., Ltd. Method of forming a gate insulator in group III-V nitride semiconductor devices
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101707212B (zh) 2005-11-15 2012-07-11 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP2009528670A (ja) 2006-06-02 2009-08-06 財団法人高知県産業振興センター 半導体機器及びその製法
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
US7842587B2 (en) * 2008-01-30 2010-11-30 Freescale Semiconductor, Inc. III-V MOSFET fabrication and device
JP5168605B2 (ja) 2008-07-24 2013-03-21 独立行政法人科学技術振興機構 ｐチャネル薄膜トランジスタとその製造方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP2010123758A (ja) 2008-11-19 2010-06-03 Nec Corp 薄膜デバイス及びその製造方法
JP2010267704A (ja) 2009-05-13 2010-11-25 Panasonic Corp 半導体メモリセルおよびその製造方法
JP4571221B1 (ja) * 2009-06-22 2010-10-27 富士フイルム株式会社 Ｉｇｚｏ系酸化物材料及びｉｇｚｏ系酸化物材料の製造方法
JP2011029238A (ja) 2009-07-21 2011-02-10 Fujifilm Corp 結晶性ホモロガス化合物層を含む積層体の製造方法及び電界効果型トランジスタ
CN105428424A (zh) 2009-09-16 2016-03-23 株式会社半导体能源研究所 晶体管及显示设备
KR20190109597A (ko) * 2009-11-20 2019-09-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터
WO2011065210A1 (en) 2009-11-28 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Stacked oxide material, semiconductor device, and method for manufacturing the semiconductor device
US8389977B2 (en) * 2009-12-10 2013-03-05 Transphorm Inc. Reverse side engineered III-nitride devices

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007123861A (ja) * 2005-09-29 2007-05-17 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2007137757A (ja) * 2005-11-17 2007-06-07 Sharp Corp ｃ軸選択配向性ＺｎＯ膜の製造方法、及びｃ軸選択配向性のＺｎＯ薄膜構造
JP2009290111A (ja) * 2008-05-30 2009-12-10 Fujifilm Corp 半導体素子の製造方法
JP2010186994A (ja) * 2009-01-16 2010-08-26 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2010192560A (ja) * 2009-02-17 2010-09-02 Hitachi Ltd 酸化物半導体を有する電界効果トランジスタの製造方法
JP2011003856A (ja) * 2009-06-22 2011-01-06 Fujifilm Corp 薄膜トランジスタ及び薄膜トランジスタの製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015002293A (ja) * 2013-06-17 2015-01-05 株式会社タムラ製作所 Ｇａ２Ｏ３系半導体素子
JP2015028933A (ja) * 2013-07-05 2015-02-12 株式会社半導体エネルギー研究所 透過電子回折測定装置および透過電子回折パターンの測定方法
JP2015176965A (ja) * 2014-03-14 2015-10-05 株式会社日本製鋼所 酸化物系材料の製造方法

Also Published As

Publication number Publication date
SG11201504505XA (en) 2015-07-30
TW201318035A (zh) 2013-05-01
WO2013008419A1 (en) 2013-01-17
KR20140046442A (ko) 2014-04-18
JP6059895B2 (ja) 2017-01-11
US20130009147A1 (en) 2013-01-10
TWI545624B (zh) 2016-08-11
SG10201600065TA (en) 2016-02-26
US9496138B2 (en) 2016-11-15

Similar Documents

Publication Publication Date Title
JP6059895B2 (ja) 酸化物半導体膜の作製方法及び半導体装置の作製方法
US10256347B2 (en) Semiconductor device
JP6542335B2 (ja) 半導体装置
JP6487088B2 (ja) 半導体装置の作製方法
US9768320B2 (en) Semiconductor device
JP6220001B2 (ja) 半導体装置の作製方法
KR102279474B1 (ko) 반도체 장치 및 그 제작 방법
TWI557782B (zh) 半導體裝置
JP6262038B2 (ja) 酸化物半導体膜の作製方法
TW201234593A (en) Semiconductor device
JP6054148B2 (ja) 絶縁膜及び半導体装置
US20160276489A1 (en) Semiconductor device and manufacturing method thereof
JP6188900B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150703

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150703

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160428

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160531

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160629

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161212

R150 Certificate of patent or registration of utility model

Ref document number: 6059895

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees