JP6220001B2 - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP6220001B2
JP6220001B2 JP2016054627A JP2016054627A JP6220001B2 JP 6220001 B2 JP6220001 B2 JP 6220001B2 JP 2016054627 A JP2016054627 A JP 2016054627A JP 2016054627 A JP2016054627 A JP 2016054627A JP 6220001 B2 JP6220001 B2 JP 6220001B2
Authority
JP
Japan
Prior art keywords
oxygen
insulating film
film
transition
oxide semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2016054627A
Other languages
English (en)
Other versions
JP2016136640A (ja
Inventor
山崎　舜平
舜平 山崎
大介 松林
大介 松林
磯部　敦生
敦生 磯部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2016136640A publication Critical patent/JP2016136640A/ja
Application granted granted Critical
Publication of JP6220001B2 publication Critical patent/JP6220001B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)

Description

本明細書などで開示する発明は半導体装置及びその作製方法に関する。
近年、半導体特性を示す金属酸化物（以下、酸化物半導体と呼ぶ。）が注目されている
。酸化物半導体は、トランジスタに適用することができる（特許文献１及び特許文献２）
。
特開２００７−１２３８６１号公報 特開２００７−０９６０５５号公報
酸化物半導体を適用したトランジスタの電気的特性には、酸素欠損が大きく影響する。
すなわち、酸化物半導体膜中に酸素欠損が多い場合には導電性が高まり、オフ電流を十分
に下げることが困難になり、スイッチング特性が低下するおそれがある。そのため、酸化
物半導体膜には十分な酸素が必要であり、過剰な酸素を含ませるとよい。
酸化物半導体膜は、単結晶、多結晶（ポリクリスタルともいう。）または非晶質などの
状態をとりうるが、本発明の一態様においては、少なくとも一部に結晶性を有する。好ま
しくは、本発明の一態様における酸化物半導体膜は、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａ
ｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜
とする。
ＣＡＡＣ−ＯＳは、完全な単結晶ではなく、完全な非晶質でもない。ＣＡＡＣ−ＯＳは
、非晶質相に結晶部および非晶質部を有する結晶−非晶質混相構造の酸化物半導体である
。なお、当該結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさであることが多
い。また、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ
Ｍｉｃｒｏｓｃｏｐｅ）による観察像では、ＣＡＡＣ−ＯＳに含まれる非晶質部と結晶部
との境界は明確ではない。また、ＴＥＭによってＣＡＡＣ−ＯＳには粒界（グレインバウ
ンダリーともいう。）は確認できない。そのため、ＣＡＡＣ−ＯＳは、粒界に起因する電
子移動度の低下が抑制される。
ＣＡＡＣ−ＯＳに含まれる結晶部は、ｃ軸がＣＡＡＣ−ＯＳの被形成面の法線ベクトル
または表面の法線ベクトルに平行な方向に揃い、かつａｂ面に垂直な方向から見て三角形
状または六角形状の原子配列を有し、ｃ軸に垂直な方向から見て金属原子が層状または金
属原子と酸素原子とが層状に配列している。なお、異なる結晶部間で、それぞれａ軸およ
びｂ軸の向きが異なっていてもよい。本明細書において、単に垂直と記載する場合、８５
°以上９５°以下の範囲も含まれることとする。また、単に平行と記載する場合、−５°
以上５°以下の範囲も含まれることとする。
なお、ＣＡＡＣ−ＯＳにおいて、結晶部の分布は一様でなくてもよく、被形成面の近傍
よりも表面の近傍において結晶部の占める割合が高くなっていてもよい。例えば、ＣＡＡ
Ｃ−ＯＳの形成において、ＣＡＡＣ−ＯＳの表面側から結晶を成長させると、被形成面の
近傍よりも表面の近傍において結晶部の占める割合が高くなることがある。また、ＣＡＡ
Ｃ−ＯＳへドーピングなどにより添加物が導入されて一部が非晶質化されていてもよい。
ＣＡＡＣ−ＯＳに含まれる結晶部のｃ軸は、ＣＡＡＣ−ＯＳの被形成面の法線ベクトル
または表面の法線ベクトルに平行な方向に揃うため、ＣＡＡＣ−ＯＳの形状（被形成面の
断面形状または表面の断面形状）によっては互いに異なる方向を向いていてもよい。なお
、結晶部のｃ軸の方向は、ＣＡＡＣ−ＯＳが形成されたときの被形成面の法線ベクトルま
たは表面の法線ベクトルに平行な方向となる。なお、結晶部は、当該膜の成膜時に形成さ
れていてもよいし、成膜後の結晶化処理（例えば熱処理）により形成されてもよい。
ＣＡＡＣ−ＯＳを用いたトランジスタは、可視光や紫外光の照射による電気的特性の変
動を抑制することができるため、信頼性を高いものとすることができる。
ここで、酸化物半導体膜の一例として、三種類の金属を含む酸化物であるＩｎ−Ｇａ−
Ｚｎ系酸化物（以下、ＩＧＺＯと呼ぶ。）膜における、過剰酸素（化学量論比を越えて存
在している酸素原子）及び酸素欠損の動きやすさについて、科学技術計算結果を参照して
説明する。
過剰酸素及び酸素欠損の動きやすさについて説明する。計算は結晶性ＩＧＺＯの一つの
ＩｎＯ２層に過剰酸素が一つ存在するモデルを構造最適化によって作製し、ＮＥＢ（Ｎｕ
ｄｇｅｄ Ｅｌａｓｔｉｃ Ｂａｎｄ）法を用いて最小エネルギー経路に沿った中間構造
に対するエネルギーをそれぞれ算出した。
計算は、密度汎関数理論（ＤＦＴ）に基づく計算プログラムソフト「ＯｐｅｎＭＸ」を
用いて行った。パラメータについて以下に説明する。
基底関数には、擬原子局在基底関数を用いた。この基底関数は、分極基底系ＳＴＯ（Ｓ
ｌａｔｅｒ Ｔｙｐｅ Ｏｒｂｉｔａｌ）に分類される。
汎関数には、ＧＧＡ／ＰＢＥ（Ｇｅｎｅｒａｌｉｚｅｄ−Ｇｒａｄｉｅｎｔ−Ａｐｐｒ
ｏｘｉｍａｔｉｏｎ／Ｐｅｒｄｅｗ−Ｂｕｒｋｅ−Ｅｒｎｚｅｒｈｏｆ）を用いた。
カットオフエネルギーは２００Ｒｙとした。
サンプリングｋ点は、５×５×３とした。
過剰酸素の動きやすさについての計算では、計算モデル内に存在する原子の数を８５個
とし、酸素欠損の動きやすさについての計算では、計算モデル内に存在する原子の数を８
３個とした。
過剰酸素または酸素欠損の動きやすさは、過剰酸素または酸素欠損が各々のサイトへ移
動する際に越えることを要するエネルギーバリアの高さＥｂを計算することにより評価す
る。すなわち、移動に際して越えるエネルギーバリアの高さＥｂが高ければ移動しにくく
、エネルギーバリアの高さＥｂが低ければ移動しやすい。
まず、過剰酸素の移動について説明する。過剰酸素の移動の計算に用いたモデルを図１
に示す。計算は、以下の２つの遷移形態について行った。計算結果は、図２に示す。図２
では、横軸を（過剰酸素の移動の）経路長とし、縦軸を図１（Ａ）のモデルＡの状態のエ
ネルギーを基準とした相対エネルギーとしている。
過剰酸素の移動について、２つの遷移形態のうち、第１の遷移は、モデルＡから図１（
Ｂ）に示すモデルＢへの遷移である。第２の遷移は、モデルＡから図１（Ｃ）に示すモデ
ルＣへの遷移である。
なお、図１中の”１”と表記されている酸素原子をモデルＡの第１の酸素原子と呼ぶ。
図１中の”２”と表記されている酸素原子をモデルＡの第２の酸素原子と呼ぶ。図１中の
”３”と表記されている酸素原子をモデルＡの第３の酸素原子と呼ぶ。
図２から明らかなように、第１の遷移のエネルギーバリアの高さＥｂは、０．５３ｅＶ
であり、第２の遷移のエネルギーバリアの高さＥｂは、２．３８ｅＶである。そのため、
第１の遷移では第２の遷移よりもエネルギーバリアの高さＥｂが低い。そのため、第１の
遷移に要するエネルギーは第２の遷移に要するエネルギーよりも小さく、第１の遷移のほ
うが第２の遷移よりも起こりやすいといえる。
すなわち、モデルＡの第１の酸素原子の移動は、モデルＡの第３の酸素原子を押し出す
方向よりも、モデルＡの第２の酸素原子を押し出す方向に移動しやすいといえる。従って
、酸素原子はＩｎＯ２層を横断して移動するよりもＩｎＯ２層に沿って移動しやすいとい
える。
上記計算は、結晶性ＩＧＺＯの一つであるＩｎＯ２層に過剰酸素が一つ存在するモデル
を用いているが、上記計算に用いたモデルとは異なるモデルにおける計算結果を示す。具
体的には、ＩｎＯ２層に過剰酸素が一つ存在するモデル（図１０（Ａ）参照）とガリウム
原子及び亜鉛原子が含まれる層に過剰酸素が一つ存在するモデル（図１０（Ｂ）及び図１
１（Ａ）、（Ｂ）参照）を構造最適化によって作製し、ＮＥＢ法を用いて最小エネルギー
経路に沿った中間構造に対するエネルギーをそれぞれ算出した。なお、異なるモデルにお
ける計算は、上記計算と同様にして行った。
過剰酸素の移動の計算に用いたモデルの一部を図１０（Ａ）、（Ｂ）に示す。計算は、
以下の２つの遷移形態について行った。計算結果は、図１２に示す。図１２では、横軸を
（過剰酸素の移動の）経路長とし、縦軸を図１０（Ａ）のモデルＤおよび図１１（Ａ）の
モデルＦの状態のエネルギーをそれぞれ基準とした相対エネルギーとしている。
過剰酸素の移動について、２つの遷移形態のうち、第３の遷移は、図１０（Ａ）に示す
モデルＤから図１０（Ｂ）に示すモデルＥへの遷移であり、具体的には、ＩｎＯ２層に存
在する過剰酸素がガリウム及び亜鉛を含む層に移動する遷移である。第４の遷移は、図１
１（Ａ）に示すモデルＦから図１１（Ｂ）に示すモデルＧへの遷移であり、具体的にはガ
リウム及び亜鉛を含む層に存在する過剰酸素が当該層に隣接するガリウム及び亜鉛を含む
層に移動する遷移である。
なお、図１０（Ａ）、（Ｂ）中の”１”と表記されている酸素原子をモデルＤの第１の
酸素原子と呼ぶ。図１０（Ａ）、（Ｂ）中の”２”と表記されている酸素原子をモデルＤ
の第２の酸素原子と呼ぶ。図１１（Ａ）、（Ｂ）中の”１”と表記されている酸素原子を
モデルＦの第１の酸素原子と呼ぶ。図１１（Ａ）、（Ｂ）中の”２”と表記されている酸
素原子をモデルＦの第２の酸素原子と呼ぶ。
図１２から明らかなように、第３遷移のエネルギーバリアの高さＥｂは、０．６１ｅＶ
であり、第４の遷移のエネルギーバリアの高さＥｂは、０．２９ｅＶである。そのため、
第３の遷移では第４の遷移よりもエネルギーバリアの高さＥｂが高い。そのため、第４の
遷移に要するエネルギーは第３の遷移に要するエネルギーよりも小さく、第４の遷移のほ
うが第３の遷移よりも起こりやすいといえる。
すなわち、ＩｎＯ２層に存在する過剰酸素がガリウム原子及び亜鉛原子を含む層に移動
するよりも、ガリウム原子及び亜鉛原子を含む層に存在する過剰酸素が当該層に隣接する
ガリウム及び亜鉛を含む層に移動するほうが起こりやすいといえる。
また、図２及び図１２より、過剰酸素の移動は、エネルギーバリアの高さＥｂが低い順
に起こりやすいといえる。つまり、第４の遷移、第１の遷移、第３の遷移、第２の遷移の
順に起こりやすい。
次に、酸素欠損の移動について説明する。酸素欠損の移動の計算に用いたモデルを図３
に示す。計算は、以下の２つの遷移形態について行った。計算結果は、図４に示す。図４
では、横軸を（酸素欠損の移動の）経路長とし、縦軸を図３（Ａ）のモデルＡの状態のエ
ネルギーを基準とした相対エネルギーとしている。
酸素欠損の移動について、２つの遷移形態のうち、第１の遷移は、モデルＡから図３（
Ｂ）に示すモデルＢへの遷移である。第２の遷移は、モデルＡから図３（Ｃ）に示すモデ
ルＣへの遷移である。
なお、図３（Ａ）乃至（Ｃ）中の破線で描画している丸は、酸素欠損を表している。
図４から明らかなように、第１の遷移のエネルギーバリアの高さＥｂは、１．８１ｅＶ
であり、第２の遷移のエネルギーバリアの高さＥｂは、４．１０ｅＶである。そのため、
第１の遷移では第２の遷移よりもエネルギーバリアの高さＥｂが低い。そのため、第１の
遷移に要するエネルギーは第２の遷移に要するエネルギーよりも小さく、第１の遷移のほ
うが第２の遷移よりも起こりやすいといえる。
すなわち、モデルＡの酸素欠損はモデルＣの酸素欠損の位置よりも、モデルＢの酸素欠
損の位置のほうが移動しやすいといえる。従って、酸素欠損もＩｎＯ２層を横断して移動
するよりもＩｎＯ２層に沿って移動しやすいといえる。
次に、上記した６つの遷移形態の起こりやすさを別の側面から比較するために、これら
の遷移の温度依存性について説明する。上記した６つの遷移形態は、（１）過剰酸素の第
１の遷移、（２）過剰酸素の第２の遷移、（３）過剰酸素の第３の遷移、（４）過剰酸素
の第４の遷移、（５）酸素欠損の第１の遷移、（６）酸素欠損の第２の遷移の６つである
。
これらの遷移の温度依存性は、単位時間あたりの移動頻度により比較する。ここで、あ
る温度Ｔ（Ｋ）における移動頻度Ｚ（／秒）は、化学的に安定な位置における酸素原子の
振動数Ｚｏ（／秒）を用いると、以下の式（１）で表される。
なお、式（１）において、Ｅｂは各遷移におけるエネルギーバリアの高さであり、ｋは
ボルツマン定数である。また、Ｚｏ＝１．０×１０１３（／秒）を計算に用いる。
過剰酸素または酸素欠損が１秒間あたりに１度だけエネルギーバリアの高さＥｂを越え
て移動する場合（Ｚ＝１（／秒）の場合）、Ｔについて式（１）を解くと以下の通りであ
る。
（１）過剰酸素の第１の遷移 Ｚ＝１においてＴ＝２０６Ｋ（−６７℃）
（２）過剰酸素の第２の遷移 Ｚ＝１においてＴ＝９２３Ｋ（６５０℃）
（３）過剰酸素の第３の遷移 Ｚ＝１においてＴ＝２４０Ｋ（−３３℃）
（４）過剰酸素の第４の遷移 Ｚ＝１においてＴ＝１１３Ｋ（−１６０℃）
（５）酸素欠損の第１の遷移 Ｚ＝１においてＴ＝７０１Ｋ（４２８℃）
（６）酸素欠損の第２の遷移 Ｚ＝１においてＴ＝１５９０Ｋ（１３１７℃）
一方、Ｔ＝３００Ｋ（２７℃）の場合のＺは、以下の通りである。
（１）過剰酸素の第１の遷移 Ｔ＝３００ＫにおいてＺ＝１．２×１０４（／秒）
（２）過剰酸素の第２の遷移 Ｔ＝３００ＫにおいてＺ＝１．０×１０−２７（／秒）
（３）過剰酸素の第３の遷移 Ｔ＝３００ＫにおいてＺ＝３．９×１０２（／秒）
（４）過剰酸素の第４の遷移 Ｔ＝３００ＫにおいてＺ＝１．２×１０８（／秒）
（５）酸素欠損の第１の遷移 Ｔ＝３００ＫにおいてＺ＝４．３×１０−１８（／秒）
（６）酸素欠損の第２の遷移 Ｔ＝３００ＫにおいてＺ＝１．４×１０−５６（／秒）
また、Ｔ＝７２３Ｋ（４５０℃）の場合のＺは、以下の通りである。
（１）過剰酸素の第１の遷移 Ｔ＝７２３ＫにおいてＺ＝２．０×１０９（／秒）
（２）過剰酸素の第２の遷移 Ｔ＝７２３ＫにおいてＺ＝２．５×１０−４（／秒）
（３）過剰酸素の第３の遷移 Ｔ＝７２３ＫにおいてＺ＝４．８×１０８（／秒）
（４）過剰酸素の第４の遷移 Ｔ＝７２３ＫにおいてＺ＝９．２×１０１０（／秒）
（５）酸素欠損の第１の遷移 Ｔ＝７２３ＫにおいてＺ＝２．５（／秒）
（６）酸素欠損の第２の遷移 Ｔ＝７２３ＫにおいてＺ＝２．５×１０−１６（／秒）
上記計算結果を鑑みるに、過剰酸素は、Ｔ＝３００ＫにおいてもＴ＝７２３Ｋにおいて
も、ＩｎＯ２層を横断して移動するよりもＩｎＯ２層に沿って移動しやすいといえる。ま
た、酸素欠損も、Ｔ＝３００ＫにおいてもＴ＝７２３Ｋにおいても、ＩｎＯ２層を横断し
て移動するよりもＩｎＯ２層に沿って移動しやすいといえる。
さらに、Ｔ＝３００ＫにおいてもＴ＝７２３Ｋにおいても、過剰酸素が最も移動しやす
い遷移形態は、ガリウム原子及び亜鉛原子を含む層に存在する過剰酸素が当該層に隣接す
るガリウム原子及び亜鉛原子を含む層に移動する遷移である過剰酸素の第４の遷移である
といえる。つまり、過剰酸素は、形成した膜の被形成面又は表面と平行方向に沿って移動
しやすいといえる。
また、Ｔ＝３００Ｋにおいて、ＩｎＯ２層に沿った過剰酸素の移動は非常に起こりやす
いが、他の遷移形態は起こりにくい。Ｔ＝７２３Ｋにおいては、ＩｎＯ２層に沿う過剰酸
素の移動のみならず、ＩｎＯ２層に沿う酸素欠損の移動も起こりやすいが、過剰酸素につ
いても酸素欠損についてもＩｎＯ２層を横断する移動は困難である。
以上説明したように、ＣＡＡＣ−ＯＳでは、膜の被形成面または表面と平行方向に沿っ
て移動しやすい。そのため、当該膜の側面からの酸素抜けが問題となる。酸素抜けが生じ
ると過剰酸素の数が減少してしまい、酸素欠損を埋めることが困難になる。酸素欠損が存
在すると、スイッチング素子に用いるには好ましくないレベルにまでＣＡＡＣ−ＯＳの導
電性が高まるおそれがある。
なお、上記説明では過剰酸素または酸素欠損がＩｎＯ２層を横断する場合について説明
したが、本発明はこれに限定されず、酸化物半導体膜に含まれるインジウム以外の金属に
ついても同様である。
上記した酸素抜けは、ＣＡＡＣ−ＯＳが島状に加工されている場合に特に顕著である。
酸化物半導体膜が島状に加工されていると、酸化物半導体膜の側面の面積が増大するため
である。
本発明の一態様は、ＣＡＡＣ−ＯＳの側面からの酸素原子の脱離を防止し、ＣＡＡＣ−
ＯＳに十分な酸素を含ませることを課題とする。また、半導体装置の劣化を抑制すること
を課題とする。
本発明の一態様は、少なくとも一部に結晶を有する島状の酸化物半導体膜と、島状の酸
化物半導体膜の少なくとも側面を覆って設けられた第１のゲート絶縁膜と、少なくとも島
状の酸化物半導体膜及び第１のゲート絶縁膜を覆って設けられた第２のゲート絶縁膜と、
を有し、第１のゲート絶縁膜は、島状の酸化物半導体膜に供給される酸素を透過する絶縁
膜であり、第２のゲート絶縁膜は、酸素透過性の低い絶縁膜であることを特徴とする半導
体装置である。
本発明の一態様は、少なくとも一部に結晶を有する島状の酸化物半導体膜と、島状の酸
化物半導体膜の少なくとも側面を覆って設けられた第１のゲート絶縁膜と、少なくとも島
状の酸化物半導体膜及び第１のゲート絶縁膜を覆って設けられた第２のゲート絶縁膜と、
第２のゲート絶縁膜上に島状の酸化物半導体膜と重畳して設けられたゲート電極と、を有
し、第１のゲート絶縁膜は、島状の酸化物半導体膜に供給される酸素を透過する絶縁膜で
あり、第２のゲート絶縁膜は、酸素透過性の低い絶縁膜であり、ゲート電極は、島状の酸
化物半導体膜の側面と重畳する第２のゲート絶縁膜に接して設けられていることを特徴と
する半導体装置である。
構成において、島状の酸化物半導体膜に含まれるいずれか一または複数の金属が、島状
の酸化物半導体膜中に層状に配列され、金属の層は、酸化物半導体膜の被形成面に平行で
あるとよい。
構成において、金属として、例えばインジウムを例示することができる。
構成において、第２のゲート絶縁膜として、例えば酸化アルミニウム膜を例示すること
ができる。
本発明の一態様は、第１及び第２の酸化物半導体膜上にゲート絶縁膜が設けられた半導
体装置の作製方法であって、インジウムの組成が小さく、ガリウムと亜鉛の組成が大きい
第１の酸化物半導体膜と、インジウムの組成と亜鉛の組成が大きい第２の酸化物半導体膜
と、を積層して形成し、ゲート絶縁膜を形成する前に熱処理を行う半導体装置の作製方法
である。
本発明の一態様は、第１及び第２の酸化物半導体膜上にゲート絶縁膜が設けられた半導
体装置の作製方法であって、第１の酸化物半導体膜と、第１の半導体膜よりも、インジウ
ムの組成と亜鉛の組成が大きく、ガリウムの組成が小さい第２の酸化物半導体膜と、を積
層して形成し、ゲート絶縁膜を形成する前に熱処理を行う半導体装置の作製方法である。
上記構成において、熱処理は、基板温度４００℃〜８００℃で行えばよい。
上記構成において、ゲート絶縁膜が２層の積層構造を有し、ゲート絶縁膜の上側の層は
酸化アルミニウム膜であることが好ましい。
本発明の一態様によれば、側面からの酸素原子の脱離を防止し、ＣＡＡＣ−ＯＳに十分
な酸素を含ませることができる。また、半導体装置の劣化を抑制することができる。
過剰酸素の移動の計算に用いたモデル図。 図１のモデル図の計算結果。 酸素欠損の移動の計算に用いたモデル図。 図３のモデル図の計算結果。 本発明の一態様である半導体装置を説明する図。 本発明の一態様である半導体装置の作製方法を説明する図。 本発明の一態様である半導体装置の作製方法を説明する図。 本発明の一態様である半導体装置の作製方法を説明する図。 本発明の一態様である半導体装置を適用した電子機器を説明する図。 過剰酸素の移動の計算に用いたモデル図。 過剰酸素の移動の計算に用いたモデル図。 図１０及び図１１のモデル図の計算結果。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明
は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及
び詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発
明は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。
（実施の形態１）
本実施の形態では、本発明の一態様である半導体装置（トランジスタ）と、その作製方
法について説明する。
図５には、本発明の一態様である半導体装置としてトランジスタを示す。図５（Ａ）に
は、トランジスタの上面図を示す。図５（Ｂ）には、図５（Ａ）のＸ１−Ｘ２における断
面図を示し、図５（Ｃ）は、図５（Ａ）のＹ１−Ｙ２における断面図を示す。
図５（Ａ）乃至（Ｃ）に示すトランジスタは、基板１００上に設けられた下地膜１０２
と、下地膜１０２上に設けられた島状の酸化物半導体膜１０４と、島状の酸化物半導体膜
１０４を覆って設けられた第１のゲート絶縁膜１０６と、第１のゲート絶縁膜１０６上に
設けられた第２のゲート絶縁膜１０８と、第２のゲート絶縁膜１０８上に設けられたゲー
ト電極１１０と、ゲート電極１１０を覆って設けられた層間絶縁膜１１２と、層間絶縁膜
１１２上に設けられ、島状の酸化物半導体膜１０４に接続されたソース電極１１４ａ及び
ドレイン電極１１４ｂと、を有する。
図５に示すトランジスタでは、島状の酸化物半導体膜１０４を覆って第１のゲート絶縁
膜１０６と第２のゲート絶縁膜１０８が設けられており、第１のゲート絶縁膜１０６は、
島状の酸化物半導体膜１０４と接して設けられていてもよい、酸素透過性の高い絶縁膜で
あり、第２のゲート絶縁膜１０８は、酸素透過性の低い絶縁膜であることが特徴の一であ
る。好ましくは、第１のゲート絶縁膜１０６は、島状の酸化物半導体膜１０４に酸素を供
給する供給源として機能する酸化性絶縁膜であり、特に好ましくは、第１のゲート絶縁膜
１０６は、化学量論比よりも多くの酸素を含む。
このように、島状の酸化物半導体膜１０４を覆うゲート絶縁膜が２層であり上記特徴を
有することで、島状の酸化物半導体膜１０４に十分な酸素が供給されることになる。島状
の酸化物半導体膜１０４が十分な酸素を含むことで、酸素抜けによって導電性が高まるこ
とを防止することができる。
特に、図５（Ａ）に太い破線で示す部分において導電性が高まると寄生チャネルが発生
し、スイッチング特性の低下及び信号遅延の原因となるところ、本発明の一態様によれば
、この部分においても低抵抗化を抑制することができるため、寄生チャネルの発生を防止
し、さらにはスイッチング特性の低下及び信号遅延も防止することができる。
次に、図６乃至図８を参照して図５に示すトランジスタの作製方法について説明する。
なお、図６乃至図８において、左側は、図５（Ｂ）に対応し、図６乃至図８において、右
側は、図５（Ｃ）に対応する。
まず、基板１００上に下地膜１０２を形成する（図６（Ａ））。下地膜１０２は、スパ
ッタリング法またはＣＶＤ法などにより形成すればよいが、水素、水、水酸基及び水素化
物などが混入しにくい方法で形成することが好ましい。
基板１００は、トランジスタの作製工程における熱処理などにより変質しなければよく
、特定のものに限定されない。基板１００としては、ガラス基板（好ましくは無アルカリ
ガラス基板）、石英基板、セラミック基板、プラスチック基板またはシリコン基板などを
例示列挙することができる。
下地膜１０２は、絶縁材料により形成する。ただし、下地膜１０２は、酸化物半導体膜
と接する膜であるため、水素、水、水酸基及び水素化物を極力含まず且つ酸素を含むとよ
い。好ましくは、該酸素の一部が熱処理により脱離する絶縁性酸化物材料により形成する
。
下地膜１０２は、化学量論比よりも多くの酸素を含むことが特に好ましい。下地膜１０
２が化学量論比よりも多くの酸素を含むことで、酸化物半導体膜に酸素を供給する供給源
として機能させることもできる。
下地膜１０２が化学量論比よりも多くの酸素を含む場合として、例えば、酸化シリコン
ＳｉＯｘにおいてｘ＞２である場合が挙げられる。ただし、これに限定されず、下地膜１
０２は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化
窒化アルミニウム、酸化ガリウム、酸化ハフニウムまたは酸化イットリウムなどで形成し
てもよい。なお、「窒化酸化シリコン」とは、その組成として、酸素よりも窒素の含有量
が多いものをいい、「酸化窒化シリコン」とは、その組成として、窒素よりも酸素の含有
量が多いものをいう。
なお、下地膜１０２は、複数の膜が積層された２層の積層膜であってもよい。この場合
には、下層には基板１００に含まれる不純物などが酸化物半導体膜に侵入することを防止
するバリア膜を配し、上層には上記した酸化物半導体膜に酸素を供給する供給源として機
能する絶縁膜を配することが好ましい。上記バリア膜としては、窒化シリコン膜または酸
化アルミニウム膜を例示することができる。
なお、下地膜１０２の形成後には、水素、水、水酸基及び水素化物を除くこと（脱水化
または脱水素化と呼ぶ）を目的として熱処理を行い、その後、イオンインプランテーショ
ン法などにより酸素を導入することが好ましい。
次に、下地膜１０２上に酸化物半導体膜１０３を形成する（図６（Ｂ））。その後、酸
化物半導体膜１０３を加工して島状の酸化物半導体膜１０４を形成する（図６（Ｃ））。
酸化物半導体膜１０３は、水素、水、水酸基及び水素化物などが混入しにくい方法で形成
すればよく、例えばスパッタリング法により形成することが好ましい。
スパッタリング法は、希ガス雰囲気、酸素ガス雰囲気または希ガスと酸素ガスの混合ガ
ス雰囲気中などで行えばよい。また、酸化物半導体層への水素、水、水酸基及び水素化物
などの混入を防ぐために、これらが十分に除去された高純度ガスを用いることが好ましい
。
酸化物半導体膜１０３に用いる材料としては、酸化インジウム、酸化スズ、酸化亜鉛、
二種類の金属を含む酸化物であるＩｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ
系酸化物、Ｚｎ−Ｍｇ系酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ
系酸化物、三種類の金属を含む酸化物であるＩｎ−Ｇａ−Ｚｎ系酸化物（上記したように
、ＩＧＺＯとも表記する。）、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、
Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉ
ｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ
−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−
Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄ
ｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ
−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、四種類の金属
を含む酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物
、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈ
ｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物などを用いることができる。
なお、ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、Ｉｎ、Ｇａ及びＺｎを有する
酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、Ｉｎ、Ｇａ及びＺ
ｎ以外の金属元素が含まれていてもよい。
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）若しくはＩｎ：
Ｇａ：Ｚｎ＝２：２：１（＝２／５：２／５：１／５）の原子比のＩｎ−Ｇａ−Ｚｎ系酸
化物やその組成の近傍の酸化物を用いることができる。または、Ｉｎ：Ｓｎ：Ｚｎ＝１：
１：１（＝１／３：１／３：１／３）、Ｉｎ：Ｓｎ：Ｚｎ＝２：１：３（＝１／３：１／
６：１／２）若しくはＩｎ：Ｓｎ：Ｚｎ＝２：１：５（＝１／４：１／８：５／８）の原
子比のＩｎ−Ｓｎ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いるとよい。ただし、こ
れに限定されるものではない。
なお、酸化物半導体膜１０３は、上記したように、好ましくは、ＣＡＡＣ−ＯＳとする
。
なお、島状の酸化物半導体膜１０４が、２層の積層構造であってもよい。島状の酸化物
半導体膜１０４が、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物により形成されている場合には、
下地膜１０２に接する層（下層）ではガリウムと亜鉛の組成を大きく、且つインジウムの
組成を小さくし、下地膜１０２に接しない層（上層）では亜鉛とインジウムの組成を大き
くするとよい。すなわち、下地膜１０２に接しない層（上層）では、下地膜１０２に接す
る層（下層）よりも、インジウムの組成と亜鉛の組成が大きく、ガリウムの組成を小さく
するとよい。このように、亜鉛の組成を大きくすることで、ＣＡＡＣ−ＯＳが良好に形成
されやすくなる。
しかし、島状の酸化物半導体膜１０４が亜鉛を多く含むと、後に形成されるゲート絶縁
膜の絶縁耐圧が低下する傾向が見られる。そのため、ＣＡＡＣ−ＯＳの形成後、ゲート絶
縁膜を形成する前に亜鉛の低減を目的として熱処理を行うことが好ましい。該熱処理は、
基板温度４００℃〜８００℃で行えばよく、好ましくは基板温度６５０℃近傍で行う。こ
のような温度で熱処理を行うことで、ゲート絶縁膜中への亜鉛の混入を防止し、ゲート絶
縁膜の絶縁耐圧を向上させることができる。
なお、該熱処理は、本実施の形態にて説明する作製工程において、最も高温の工程であ
り、この後の熱処理は、該熱処理の温度以下で行うことが好ましい。残存している亜鉛が
、ゲート絶縁膜に混入することを防止するためである。
次に、島状の酸化物半導体膜１０４を覆って第１のゲート絶縁膜１０６を形成する（図
６（Ｄ））。第１のゲート絶縁膜１０６は、スパッタリング法またはＣＶＤ法などにより
形成すればよいが、水素、水、水酸基及び水素化物などが混入しにくい方法で形成するこ
とが好ましい。
第１のゲート絶縁膜１０６は、島状の酸化物半導体膜１０４と接して設けられていても
よい、酸素透過性の高い絶縁膜であればよい。好ましくは、第１のゲート絶縁膜１０６は
、島状の酸化物半導体膜１０４に酸素を供給する供給源として機能する酸化性絶縁膜であ
り、特に好ましくは、第１のゲート絶縁膜１０６は、化学量論的組成よりも多くの酸素を
含む。
次に、第１のゲート絶縁膜１０６上に第２のゲート絶縁膜１０８を形成する（図７（Ａ
））。第２のゲート絶縁膜１０８は、スパッタリング法またはＣＶＤ法などにより形成す
ればよいが、水素、水、水酸基及び水素化物などが混入しにくい方法で形成することが好
ましい。
第２のゲート絶縁膜１０８は、島状の酸化物半導体膜１０４及び第１のゲート絶縁膜１
０６から酸素原子を脱離させない酸素透過性の低い絶縁膜であればよい。このような酸素
透過性の低い絶縁膜としては、酸化アルミニウム膜又は窒化シリコン膜を例示することが
できる。
なお、第２のゲート絶縁膜１０８を酸化アルミニウムにより形成する場合には、まずア
ルミニウム膜を形成し、該アルミニウム膜に酸素を添加することで酸化アルミニウム膜と
してもよい。酸素の添加は、例えばイオンドーピング法又はイオン注入法により行えばよ
い。このとき、酸素の添加は、第１のゲート絶縁膜１０６中の水素、水、水酸基及び水素
化物などを熱処理により除去した後に行うことが好ましい。なお、酸化アルミニウムはス
パッタリング法で形成してもよい。
次に、第２のゲート絶縁膜１０８の形成後に熱処理を行うことが好ましい。当該熱処理
を第２のゲート絶縁膜１０８の形成後に行うことで、少なくとも下地膜１０２及び第１の
ゲート絶縁膜１０６のいずれか一方が酸素の供給源として機能し、酸素透過性の低い第２
のゲート絶縁膜１０８によって、当該酸素が外部に脱離することを抑制しながら当該酸素
を島状の酸化物半導体膜１０４に供給することができ、島状の酸化物半導体膜１０４に含
まれる酸素欠損を効率よく埋めることができる。従って、電気特性が良好なトランジスタ
を作製することができる。
なお、第１のゲート絶縁膜１０６の形成後には熱処理を行ってもよい。特に、第１のゲ
ート絶縁膜１０６をＣＶＤ法により形成する場合には、形成後に熱処理を行うことで水素
、水、水酸基及び水素化物などを除去することができる。なお、この熱処理は、亜鉛の除
去を目的とした熱処理と同じ温度以下で行う。
しかし、水素、水、水酸基及び水素化物などを除去する熱処理を行うと、酸素もともに
脱離してしまう。そのため、第１のゲート絶縁膜１０６に含まれる水素、水、水酸基及び
水素化物などを除去するための熱処理を行う場合には、第１のゲート絶縁膜１０６の熱処
理後に酸素の添加を行うことが好ましい。酸素の添加は、例えばイオンドーピング法又は
イオン注入法により行えばよい。
次に、第２のゲート絶縁膜１０８上に第１の導電膜１０９を形成する（図７（Ｂ））。
第１の導電膜１０９は、スパッタリング法またはＣＶＤ法などにより形成すればよい。
第１の導電膜１０９は、導電性材料により形成すればよい。第１の導電膜１０９に用い
ることができる導電性材料としては、アルミニウム、銅、チタン、タンタル及びタングス
テンなどの金属材料、並びに導電性を付与する不純物元素が添加された多結晶シリコンを
例示することができる。
次に、第１の導電膜１０９を加工してゲート電極１１０を形成する（図７（Ｃ））。加
工は、エッチングなどにより行えばよい。
次に、ゲート電極をマスクとして、島状の酸化物半導体膜１０４にドーパントを添加す
ることで、島状の酸化物半導体膜１０４にチャネル形成領域１０４ａ及びドーパントを含
む領域１０４ｂを形成する（図７（Ｄ））。ドーパントとしては、ホウ素、窒素、フッ素
、アルミニウム、リン、ヒ素、インジウム、スズ、アンチモン、ヘリウム、ネオン、アル
ゴン、クリプトン及びキセノンなどがある。ドーパントの添加は、例えばイオンドーピン
グ法又はイオン注入法により行えばよい。そして、ドーパントを添加した後に、熱処理を
行ってもよい。該熱処理は、基板温度３００℃〜５００℃で行うことができる。ドーパン
トを含む領域１０４ｂは、チャネル形成領域１０４ａよりも低抵抗な領域となる。
次に、ゲート電極１１０を覆って層間絶縁膜１１２を形成する（図８（Ａ））。層間絶
縁膜１１２は、スパッタリング法またはＣＶＤ法などにより形成すればよい。
層間絶縁膜１１２は、下地膜１０２、第１のゲート絶縁膜１０６及び第２のゲート絶縁
膜１０８の材料として例示した上記材料を用いればよい。
次に、第１のゲート絶縁膜１０６、第２のゲート絶縁膜１０８及び層間絶縁膜１１２に
開口部１１３ａ及び開口部１１３ｂを形成する（図８（Ｂ））。開口部１１３ａ及び開口
部１１３ｂは、エッチングを用いて加工するなどして形成する。
なお、開口部１１３ａ及び開口部１１３ｂの形成後に島状の酸化物半導体膜１０４にド
ーパントを添加することで、島状の酸化物半導体膜１０４にドーパントを含む領域１０４
ｃを形成するとよい（図８（Ｂ））。ドーパントの添加は、例えばイオンドーピング法又
はイオン注入法により行えばよい。そして、ドーパントを添加した後、熱処理を行うこと
ができる。該熱処理は、基板温度３００℃〜５００℃で行えばよい。ドーパントを含む領
域１０４ｃは、チャネル形成領域１０４ａ及びドーパントを含む領域１０４ｂよりも低抵
抗な領域となる。
次に、層間絶縁膜１１２上に第２の導電膜１１４を形成する（図８（Ｃ））。第２の導
電膜１１４は、開口部１１３ａ及び開口部１１３ｂにおいて島状の酸化物半導体膜１０４
に接続されるように形成する。第２の導電膜１１４は、スパッタリング法またはＣＶＤ法
などにより形成すればよい。
第２の導電膜１１４は、導電性材料により形成すればよく、第１の導電膜１０９の材料
として例示した上記材料を用いればよい。
次に、第２の導電膜１１４を加工してソース電極１１４ａ及びドレイン電極１１４ｂを
形成する（図８（Ｄ））。
以上説明したように、図５に示すトランジスタを作製することができる。
なお、本発明の一態様である半導体装置は、本実施の形態において説明した構造に限定
されるものではない。
（実施の形態２）
本発明の一態様である実施の形態１にて説明した半導体装置は、電子機器に搭載するこ
とができる。本実施の形態では、実施の形態１にて説明したトランジスタを搭載した電子
機器について説明する。
図９（Ａ）及び図９（Ｂ）は２つ折り可能なタブレット型端末である。図９（Ａ）は、
開状態であり、図９（Ｂ）は、閉状態である。図９（Ａ）に示すタブレット型端末は、筐
体２００と、表示部２０２ａと、表示部２０２ｂと、留め具２０６と、表示モード切り替
えスイッチ２０８と、電源スイッチ２１０と、省電力モード切り替えスイッチ２１２と、
操作スイッチ２１４と、を有する。
実施の形態１の半導体装置は、表示部２０２ａ及び表示部２０２ｂの画素トランジスタ
に適用することができる。または、図９（Ａ）及び図９（Ｂ）に示すタブレット型端末の
記憶素子に実施の形態１の半導体装置を適用してもよい。
また、表示部２０２ａは、一部をタッチパネルの領域２０４ａとすることができ、表示
された操作キー２１８にふれることでデータ入力をすることができる。なお、表示部２０
２ａにおいては、一例として表示部２０２ａの半分が表示のみの機能を有し、他の領域が
タッチパネルの機能を有する構成を示しているが、これに限定されない。表示部２０２ａ
の全ての領域がタッチパネルの機能を有していてもよい。例えば、表示部２０２ａの全面
にキーボードボタンを表示させてタッチパネルとし、表示部２０２ｂを表示画面として用
いてもよい。
表示部２０２ｂにおいても表示部２０２ａと同様に、表示部２０２ｂの一部をタッチパ
ネルの領域２０４ｂとしてもよい。また、タッチパネルのキーボード表示切り替えボタン
２１６が表示されている位置に指やスタイラスなどを接触させることで、表示部２０２ｂ
にキーボードボタンを表示させることができる。なお、表示部２０２ｂもタッチパネルと
して機能してもよい。
また、表示モード切り替えスイッチ２０８は、縦表示若しくは横表示などの表示の向き
の切り替え、または、白黒表示若しくはカラー表示などの切り替えを行うことができる構
成であるとよい。
なお、図９（Ａ）及び図９（Ｂ）に示すタブレット型端末は、光センサなどの光量を検
出するセンサまたは加速度センサなどの端末の傾きを検出するセンサなどを有していても
よい。
省電力モード切り替えスイッチ２１２は、光センサで検出される使用時の外光の光量に
応じて表示の輝度を最適なものとするために用いられる。
図９（Ｂ）には閉状態のタブレット型端末を示しているが、図９（Ｂ）に示すタブレッ
ト型端末では、筐体２００に太陽電池２２０が設けられている。
図９（Ａ）及び（Ｂ）に示すタブレット型端末は太陽電池２２０を搭載しているため、
受光により生じた電力を利用することができる。
なお、図９（Ａ）及び（Ｂ）に示すタブレット型端末は２つ折り可能なため、未使用時
には筐体２００を閉じた状態にすることができる。従って、表示部２０２ａ及び表示部２
０２ｂを保護できるため、耐久性に優れ、長期使用の観点からも信頼性に優れたタブレッ
ト型端末とすることができる。
１００ 基板
１０２ 下地膜
１０３ 酸化物半導体膜
１０４ 島状の酸化物半導体膜
１０４ａ チャネル形成領域
１０４ｂ ドーパントを含む領域
１０４ｃ ドーパントを含む領域
１０６ 第１のゲート絶縁膜
１０８ 第２のゲート絶縁膜
１０９ 第１の導電膜
１１０ ゲート電極
１１２ 層間絶縁膜
１１３ａ 開口部
１１３ｂ 開口部
１１４ 第２の導電膜
１１４ａ ソース電極
１１４ｂ ドレイン電極
２００ 筐体
２０２ａ 表示部
２０２ｂ 表示部
２０４ａ タッチパネルの領域
２０４ｂ タッチパネルの領域
２０６ 留め具
２０８ 表示モード切り替えスイッチ
２１０ 電源スイッチ
２１２ 省電力モード切り替えスイッチ
２１４ 操作スイッチ
２１６ キーボード表示切り替えボタン
２１８ 操作キー
２２０ 太陽電池

Claims (2)

  1. 金属原子が被形成面と平行な方向に層状に配列した領域を有する島状の酸化物半導体膜を形成し、
    前記島状の酸化物半導体膜を形成した後に４００℃以上８００℃以下の温度で熱処置を行い、
    前記島状の酸化物半導体膜の少なくとも側面を覆って、化学量論比よりも多くの酸素を有する第１の絶縁膜を形成し、
    前記第１の絶縁膜上に、前記第１の絶縁膜よりも酸素透過性の低い第２の絶縁膜を形成し、
    前記第１の絶縁膜から前記島状の酸化物半導体膜に酸素を供給することを特徴とする半導体装置の作製方法。
  2. 金属原子が被形成面と平行な方向に層状に配列した領域を有する島状の酸化物半導体膜を形成し、
    前記島状の酸化物半導体膜を形成した後に４００℃以上８００℃以下の温度で熱処置を行い、
    前記島状の酸化物半導体膜の少なくとも側面を覆って、酸素を有する第１の絶縁膜を形成し、
    前記第１の絶縁膜上に、前記第１の絶縁膜よりも酸素透過性の低い第２の絶縁膜を形成し、
    前記第１の絶縁膜から前記島状の酸化物半導体膜に酸素を供給することを特徴とする半導体装置の作製方法。
JP2016054627A 2011-12-27 2016-03-18 半導体装置の作製方法 Expired - Fee Related JP6220001B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011285682 2011-12-27
JP2011285682 2011-12-27

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2012277566A Division JP5917385B2 (ja) 2011-12-27 2012-12-20 半導体装置の作製方法

Publications (2)

Publication Number Publication Date
JP2016136640A JP2016136640A (ja) 2016-07-28
JP6220001B2 true JP6220001B2 (ja) 2017-10-25

Family

ID=48653629

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2012277566A Active JP5917385B2 (ja) 2011-12-27 2012-12-20 半導体装置の作製方法
JP2016054627A Expired - Fee Related JP6220001B2 (ja) 2011-12-27 2016-03-18 半導体装置の作製方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2012277566A Active JP5917385B2 (ja) 2011-12-27 2012-12-20 半導体装置の作製方法

Country Status (2)

Country Link
US (1) US20130161611A1 (ja)
JP (2) JP5917385B2 (ja)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI562361B (en) 2012-02-02 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device
US8916424B2 (en) 2012-02-07 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
DE112013002407B4 (de) 2012-05-10 2024-05-08 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
US9018624B2 (en) 2012-09-13 2015-04-28 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic appliance
KR102102589B1 (ko) 2012-10-17 2020-04-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 프로그램 가능한 논리 장치
DE112013006219T5 (de) 2012-12-25 2015-09-24 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung und deren Herstellungsverfahren
US9231111B2 (en) 2013-02-13 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9318484B2 (en) 2013-02-20 2016-04-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI666770B (zh) 2013-12-19 2019-07-21 日商半導體能源研究所股份有限公司 半導體裝置
US10361290B2 (en) 2014-03-14 2019-07-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device comprising adding oxygen to buffer film and insulating film
JP6537341B2 (ja) 2014-05-07 2019-07-03 株式会社半導体エネルギー研究所 半導体装置
TWI663726B (zh) 2014-05-30 2019-06-21 Semiconductor Energy Laboratory Co., Ltd. 半導體裝置、模組及電子裝置
US9722091B2 (en) 2014-09-12 2017-08-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP6676316B2 (ja) * 2014-09-12 2020-04-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR20160114511A (ko) 2015-03-24 2016-10-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US10096715B2 (en) 2015-03-26 2018-10-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing the same, and electronic device
US9806200B2 (en) 2015-03-27 2017-10-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20240014632A (ko) * 2015-05-22 2024-02-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 상기 반도체 장치를 포함하는 표시 장치
WO2017081579A1 (en) 2015-11-13 2017-05-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US10714633B2 (en) 2015-12-15 2020-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
JP6851814B2 (ja) 2015-12-29 2021-03-31 株式会社半導体エネルギー研究所 トランジスタ
WO2017149428A1 (en) 2016-03-04 2017-09-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and display device including the semiconductor device
WO2017153882A1 (en) 2016-03-11 2017-09-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and display device including the semiconductor device
KR102506007B1 (ko) 2016-04-13 2023-03-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터의 제작 방법
JP7109902B2 (ja) * 2017-10-26 2022-08-01 株式会社ジャパンディスプレイ 表示装置及びその製造方法
KR102216132B1 (ko) 2019-08-26 2021-02-16 에스케이하이닉스 주식회사 반도체 장치 및 반도체 장치의 제조 방법

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7723205B2 (en) * 2005-09-27 2010-05-25 Semiconductor Energy Laboratory Co., Ltd Semiconductor device, manufacturing method thereof, liquid crystal display device, RFID tag, light emitting device, and electronic device
US7435633B2 (en) * 2006-03-14 2008-10-14 Seiko Epson Corporation Electroluminescence device, manufacturing method thereof, and electronic apparatus
JP2009076879A (ja) * 2007-08-24 2009-04-09 Semiconductor Energy Lab Co Ltd 半導体装置
US9666719B2 (en) * 2008-07-31 2017-05-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5627071B2 (ja) * 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101681483B1 (ko) * 2008-09-12 2016-12-02 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
JP5345359B2 (ja) * 2008-09-18 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP5552753B2 (ja) * 2008-10-08 2014-07-16 ソニー株式会社 薄膜トランジスタおよび表示装置
CN104867982B (zh) * 2009-10-30 2018-08-03 株式会社半导体能源研究所 半导体装置及其制造方法
KR20120107079A (ko) * 2009-11-20 2012-09-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 트랜지스터
KR101895080B1 (ko) * 2009-11-28 2018-10-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR101470303B1 (ko) * 2009-12-08 2014-12-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20110069454A (ko) * 2009-12-17 2011-06-23 한국전자통신연구원 박막 트랜지스터 및 그 형성방법
WO2011074407A1 (en) * 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101883802B1 (ko) * 2009-12-28 2018-07-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR102402342B1 (ko) * 2010-02-05 2022-05-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
KR20120121931A (ko) * 2010-02-19 2012-11-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
WO2011132591A1 (en) * 2010-04-23 2011-10-27 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR102110724B1 (ko) * 2010-06-11 2020-06-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR101862808B1 (ko) * 2010-06-18 2018-05-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8809852B2 (en) * 2010-11-30 2014-08-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor film, semiconductor element, semiconductor device, and method for manufacturing the same
US8829512B2 (en) * 2010-12-28 2014-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN105931967B (zh) * 2011-04-27 2019-05-03 株式会社半导体能源研究所 半导体装置的制造方法
CN102723359B (zh) * 2012-06-13 2015-04-29 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板、显示装置

Also Published As

Publication number Publication date
JP5917385B2 (ja) 2016-05-11
JP2013153148A (ja) 2013-08-08
JP2016136640A (ja) 2016-07-28
US20130161611A1 (en) 2013-06-27

Similar Documents

Publication Publication Date Title
JP6220001B2 (ja) 半導体装置の作製方法
US10256347B2 (en) Semiconductor device
JP6707684B2 (ja) 半導体装置
US20190123208A1 (en) Semiconductor device and manufacturing method of semiconductor device
US9620650B2 (en) Semiconductor device and manufacturing method thereof
TWI557911B (zh) 半導體裝置
JP6211847B2 (ja) 半導体装置
JP6059895B2 (ja) 酸化物半導体膜の作製方法及び半導体装置の作製方法
US20140014947A1 (en) Semiconductor device
JP2014057052A (ja) 半導体装置及び半導体装置の作製方法
JP6310594B2 (ja) 半導体装置の作製方法
JP2013149963A (ja) 半導体装置およびその作製方法
TW201320164A (zh) 半導體裝置
US9748400B2 (en) Semiconductor device
JP6009182B2 (ja) 半導体装置
JP2013157359A (ja) 半導体装置の作製方法
JP6018873B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170131

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170131

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170328

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170829

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170928

R150 Certificate of patent or registration of utility model

Ref document number: 6220001

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees