JP6054148B2 - 絶縁膜及び半導体装置 - Google Patents

絶縁膜及び半導体装置 Download PDF

Info

Publication number
JP6054148B2
JP6054148B2 JP2012251389A JP2012251389A JP6054148B2 JP 6054148 B2 JP6054148 B2 JP 6054148B2 JP 2012251389 A JP2012251389 A JP 2012251389A JP 2012251389 A JP2012251389 A JP 2012251389A JP 6054148 B2 JP6054148 B2 JP 6054148B2
Authority
JP
Japan
Prior art keywords
film
layer
oxide
oxygen
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012251389A
Other languages
English (en)
Other versions
JP2013128106A5 (ja
JP2013128106A (ja
Inventor
哲弘 田中
哲弘 田中
絵里香 高橋
絵里香 高橋
裕己 井本
裕己 井本
裕平 佐藤
裕平 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2012251389A priority Critical patent/JP6054148B2/ja
Publication of JP2013128106A publication Critical patent/JP2013128106A/ja
Publication of JP2013128106A5 publication Critical patent/JP2013128106A5/ja
Application granted granted Critical
Publication of JP6054148B2 publication Critical patent/JP6054148B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02194—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing more than one metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24628—Nonplanar uniform thickness material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Physical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Description

本発明は、絶縁膜及びその形成方法に関する。また本発明は半導体装置およびその作製方法に関する。
なお、本明細書等において、半導体装置とは、半導体特性を利用することで機能しうる装置全般指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
絶縁表面上に形成された半導体薄膜を用いて、トランジスタを構成する技術が注目されている。当該トランジスタは、集積回路（ＩＣ）や画像表示装置（表示装置）のような電子デバイスに広く応用されている。例えば、トランジスタに適用可能な半導体薄膜の材料として、シリコン系半導体が広く知られているが、その他の材料として酸化物半導体が注目されている。
例えば、トランジスタの活性層として、インジウム（Ｉｎ）、ガリウム（Ｇａ）、及び亜鉛（Ｚｎ）を含む非晶質酸化物を用いたトランジスタが開示されている（特許文献１）。
酸化物半導体を用いたトランジスタは、アモルファスシリコンを用いたトランジスタよりも高いオン特性（オン電流など）を有する。当該酸化物半導体を用いたトランジスタを高機能デバイスに応用するために、さらなる特性の向上が求められており、酸化物半導体の結晶化の技術が進められている（特許文献２）。特許文献２においては、酸化物半導体を熱処理することによって、結晶化する技術が開示されている。
また、特許文献３には、単結晶のイットリア安定化ジルコニア（ＹＳＺ）基板上に反応性固相エピタキシャル法で育成した、酸化亜鉛（ＺｎＯ）を含有する薄膜を活性層として用いるトランジスタが開示されている。
特開２００６−１６５５２８号公報 特開２００８−３１１３４２号公報 特開２００４−１０３９５７号公報
ここで、酸化物半導体を用いたトランジスタなどの半導体装置において、酸化物半導体膜を形成した後の工程で加熱処理を行う場合や上層に膜を形成する際に、酸化物半導体膜に与えられる熱の影響により、当該酸化物半導体膜中の酸素が脱離し、酸素欠損が生じてしまう場合がある。酸化物半導体膜中の酸素欠損はキャリアの供給源となるため、トランジスタの電気的特性に影響する。特に、多くの酸素欠損が形成された領域がソースとドレインの間に配置されていると、当該領域が意図しないキャリアの移動経路、すなわち寄生チャネルとなり、トランジスタのソースとドレインの間に流れるリーク電流が高くなるという問題がある。
また、特許文献３に記載された単結晶ＹＳＺは極めて安定であるため、極めて高い温度を必要とする反応性エピタキシャル法には適している。しかしながら加熱処理や他の工程でかかる熱の影響により単結晶ＹＳＺ基板上の酸化物半導体膜中の酸素が一度脱離してしまうと、酸化物半導体膜中の酸素欠損はそのまま保存されてしまい、このような材料は酸化物半導体膜中の酸素欠損の抑制にはなんら有効に作用するものではなかった。
したがって本発明の一態様は、酸素放出が可能な絶縁膜、またはその作製方法を提供することを課題の一とする。また、電気的特性に優れた半導体装置、またはその作製方法を提供することを課題の一とする。
本発明の一態様は、上記課題の少なくとも一を解決するものである。
上記課題を解決するために、本発明は半導体膜に酸素を供給する膜として、ジルコニウムを含む酸化物絶縁膜を用いることに着眼した。ジルコニウムを含む酸化物絶縁膜は、化学的、熱的に極めて安定であるといった特徴を有するため、半導体装置の電気的特性への影響が極めて小さいと考えた。しかしながら通常、酸化ジルコニウム膜は安定な結晶状態を形成しやすく、結晶性酸化ジルコニウム膜は熱的にも安定なため、加熱しても酸素放出がほとんどみられない。
そこで本発明は、ジルコニウムを含む酸化物絶縁膜中に非晶質で且つ低密度な領域を形成することに想到した。本発明の一態様の作製方法を用いて作製されたジルコニウムを含む酸化物絶縁膜は、その化学的、熱的安定性を備えつつ、加熱による酸素放出量が多い。さらにこれに加えて従来の酸化物膜（例えば酸化シリコン膜）よりも酸素放出の温度が高いという特別な効果を付加することができる。
このような酸化物絶縁膜を半導体膜に接して形成し、加熱処理によって半導体膜中に酸素を供給することにより、酸素欠損を修復すればよい。また高い温度で酸素を供給可能であるため、例えばトランジスタの作製工程にかかる熱の影響で半導体膜中の酸素が脱離しても、その後により高い温度での加熱処理を施すことで効果的に半導体膜中の酸素欠損を修復できる。
このような酸化物絶縁膜は、スパッタリング法により形成することができる。ジルコニウムを含むスパッタリングターゲットを用いて酸素雰囲気下で酸化物絶縁膜を形成する際に、形成される膜の結晶化が進む温度よりも被形成面の温度を低く制御することにより、形成された絶縁膜中に低密度な非晶質領域を形成することができる。
すなわち、本発明の一態様の絶縁膜の形成方法は、酸素を含む雰囲気下でスパッタリング法により被形成面上に絶縁膜を形成する方法であって、スパッタリングに用いるターゲットはジルコニウムを含み、被形成面の温度が、絶縁膜が完全結晶化するよりも低い温度に制御され、絶縁膜内の一部に結晶状態の化学量論的組成よりも過剰な酸素を含有する非晶質領域が形成されるように絶縁膜を形成することを特徴とする。
また、本発明の他の一態様の絶縁膜の形成方法は、上記ターゲットが、ジルコニウム及びイットリウムを含むことを特徴とする。
また、上記ターゲットにイットリウムを含むターゲットを用い、形成される絶縁膜を、イットリウムを含む酸化ジルコニウム膜とすることにより、構造安定性がさらに高まるため好ましい。
また、本発明の他の一態様の絶縁膜の形成方法は、上記形成方法において、被形成面の温度は、２０℃以上１００℃以下であることを特徴とする。
特に、絶縁膜の形成中に被形成面をこのような温度に保持すると、形成される絶縁膜の結晶化を効果的に抑制し、且つ低密度な領域の割合を大きくすることができる。一方、これより高い温度では膜の結晶化が急激に進行し、結晶性を有し極めて密度の高い領域が膜中の大部分を占めてしまうため、酸素放出量が低減してしまう。
また、本発明の他の一態様の絶縁膜の形成方法は、上記酸素を含む雰囲気は、酸素の分圧が２５％以上１００％以下であることを特徴とする。
成膜雰囲気中の酸素の割合が高いほど、絶縁膜中に過剰に酸素を取り込ませることができ、その結果形成された絶縁膜の放出する酸素の放出量を増大させることができるため好ましい。また、成膜雰囲気中の酸素の割合が十分でないと、膜中に金属元素の割合が過剰な領域が形成されてしまい、絶縁性を損なう恐れがある。成膜雰囲気中の酸素の割合（分圧）は２５％以上１００％未満、好ましくは５０％以上１００％未満とすることが好ましい。
また、本発明の一態様の絶縁膜は、酸化ジルコニウムを含む絶縁膜であって、当該絶縁膜の断面観察像において、膜中に非晶質領域と、空隙と、が確認され、且つ、昇温脱離ガス分光法分析にて検出される、温度に対する質量数３２の検出強度が、一以上のピークを有することを特徴とする。
絶縁膜中に非晶質領域を設けることにより、当該非晶質領域には結晶状態における化学量論的組成よりも過剰な酸素を含有させることが可能となる。また、当該非晶質領域にこのような空隙を設けることにより、この部分に酸素分子として成膜雰囲気中の酸素を取り込むことができる。したがって、加熱時の酸素放出量を増大させることができる。
また、本発明の他の一態様の絶縁膜は、昇温脱離ガス分光法分析にて検出される、温度に対する質量数３２の検出強度が、３５０℃以上にピークを有することを特徴とする。
上記作製方法によれば、このように従来の酸化物膜よりも高い温度で酸素放出が可能な絶縁膜を形成することができる。このような絶縁膜を用いることにより、半導体膜に高い温度（他の工程にかかる温度よりも高い温度）で効果的に酸素を供給することができる。
また、本発明の他の一態様の絶縁膜は、上記絶縁膜において、さらに酸化イットリウムを有する絶縁膜であって、膜密度が５．４０ｇ／ｃｍ３以上５．９５ｇ／ｃｍ３以下であることを特徴とする。
また、特に酸化ジルコニウムと酸化イットリウムを含む絶縁膜においては、その膜密度が５．４０ｇ／ｃｍ３以上５．９５ｇ／ｃｍ３以下であることが好ましい。このように低密度な膜とすることにより、構造安定性を保持しつつ、膜中の酸素含有量を増大させることが可能で、放出する酸素の量を増大させることができる。
また、本発明の一態様の半導体装置は、上述したいずれかの態様の絶縁膜と、酸化物半導体層と、ゲート絶縁層と、ゲート電極層と、ソース電極層及びドレイン電極層と、を有し、絶縁膜と、酸化物半導体層とは接して設けられることを特徴とする。
上述した絶縁膜を、チャネルを形成する半導体に酸化物半導体を用いたトランジスタなどの半導体装置に適用することができる。特に酸化物半導体層と当該絶縁膜を接して、または酸素透過性を有する層を介して設けることにより、効率的に酸素供給を行うことができるため、電気的特性に優れた半導体装置とすることができる。
また、本発明の一態様の半導体装置の作製方法は、上記に記載の絶縁膜の形成方法により、絶縁膜を形成する工程と、酸化物半導体膜を形成する工程と、酸化物半導体膜を加工して島状の酸化物半導体層を形成する工程と、ゲート絶縁層を形成する工程と、ゲート電極層を形成する工程と、ソース電極層及びドレイン電極層を形成する工程と、を有する。さらに、絶縁膜と酸化物半導体層とは接するように形成され、絶縁膜及び酸化物半導体膜を形成する工程よりも後に、絶縁膜から酸素が脱離する温度で、絶縁膜及び酸化物半導体膜または酸化物半導体層を加熱することを特徴とする。
上述の絶縁膜の作製方法を、酸化物半導体を用いたトランジスタなどの半導体装置の作製方法に適用することができる。酸化物半導体膜、または島状に加工された酸化物半導体層に接して設けられた絶縁膜により、十分に高い温度で酸化物半導体に酸素供給を行うことができるため、電気的特性に優れたトランジスタ等の半導体装置を作製することができる。
また、本発明の他の一態様の半導体装置の作製方法は、上記において、絶縁膜及び酸化物半導体膜を加熱する温度は、３５０℃以上であることを特徴とする。
また、３５０℃以上の十分高い温度で絶縁膜を加熱することにより、絶縁膜からの酸素供給量が増大する。さらに、酸化物半導体は高温で加熱することで酸化物半導体層中の構成原子の再配列が促進されるため、供給された酸素によって効果的に酸化物半導体層内の酸素欠損を修復しつつ、酸化物半導体層自体の結晶性をも向上させることができる。
本発明によれば、酸素放出が可能な絶縁膜を提供できる。また、電気的特性に優れた半導体装置を提供できる。
本発明の一態様の、絶縁膜を説明する図。 本発明の一態様の、半導体装置を説明する図。 本発明の一態様の、半導体装置の作製方法を説明する図。 本発明の一態様の、半導体装置を説明する図。 本発明の一態様の、半導体装置を説明する図。 本発明の一態様の、半導体装置の作製方法を説明する図。 本発明の一態様の、半導体装置を説明する図。 本発明の一態様の、半導体装置の作製方法を説明する図。 本発明の一態様の、半導体装置を説明する図。 本発明の一態様の、半導体装置の作製方法を説明する図。 本発明の一態様の、電子機器を説明する図。 本発明の一態様の、電子機器を説明する図。 実施例に係る、ＴＤＳ測定結果。 実施例に係る、断面観察結果。 実施例に係る、断面観察結果。 実施例に係る、断面観察結果。
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。
なお、本明細書で説明する各図において、各構成の大きさ、層の厚さ、または領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。
（実施の形態１）
本実施の形態では、本発明の一態様の絶縁膜の特徴と、その作製方法について、図面を参照して説明する。
［絶縁膜の構成例］
以下では、本発明の一態様の絶縁膜の構成例について、図１を用いて説明する。図１（Ａ）は、基板１１１上に形成された、本発明の一態様の絶縁膜１０１の断面概略図である。
絶縁膜１０１は、少なくともジルコニウムを含む酸化物絶縁膜である。
絶縁膜１０１を構成する材料としては、酸化ジルコニウムの他、酸化ジルコニウムに酸化イットリウムを含む材料を用いると、熱的安定性が高まるため好ましい。このように酸化イットリウムを含む酸化ジルコニウムのことを、イットリア安定化ジルコニア（ＹＳＺ：Ｙｔｔｒｉａ−Ｓｔａｂｉｌｉｚｅｄ Ｚｉｒｃｏｎｉａ）ともいう。ＹＳＺは、例えば酸化ジルコニウムと酸化イットリウムがｍｏｌ数比で酸化ジルコニウムが０．５７以上０．９９以下、酸化イットリウムが０．０１以上０．４３以下とすればよく、好ましくはｍｏｌ数比で酸化ジルコニウムが０．８５以上０．９８以下、酸化イットリウムが０．０２以上０．１５以下とすればよい。
また、酸化イットリウムに代えて、酸化カルシウム、酸化マグネシウム、酸化セリウム（セリア）、酸化ハフニウム（ハフニア）または酸化アルミニウム（アルミナ）によって安定化ジルコニアを形成してもよい。
また絶縁膜１０１は、非晶質領域を有することが好ましい。また、膜中には空隙１０３を有することが好ましい。
通常、酸化ジルコニウム膜をスパッタリング法、蒸着法、プラズマ化学気相成長法（ＰＣＶＤ法）、パルスレーザ堆積法（ＰＬＤ法）、原子層堆積法（ＡＬＤ法）または分子線エピタキシー法（ＭＢＥ法）などで形成する場合、形成された酸化ジルコニウム膜は、立方晶系の結晶構造を有し、（１１１）面に強く配向した結晶膜が形成される。また膜中には成長方向（被形成面に垂直な方向）に結晶粒界（グレインバウンダリともいう）が顕著に観測される。
一方、以下で説明する本発明の一態様の絶縁膜の形成方法を用いて、スパッタリング法により形成された絶縁膜１０１は、完全な結晶膜にはならず、非晶質領域を有し且つ膜中に空隙（隙間、空間、鬆ともいう）を有する、低密度な膜である。
空隙１０３は、絶縁膜１０１中に分散して形成されている。空隙１０３は、膜表面に概略平行方向に長く、垂直方向に短い断面形状を有する。またその大きさは均一ではなく様々な大きさの空隙１０３が膜中に分散している。例えば膜表面に概略平行方向に２ｎｍ以上５００ｎｍ以下、好ましくは５ｎｍ以上５００ｎｍ以下、概略垂直方向に１ｎｍ以上５０ｎｍ以下、好ましくは１ｎｍ以上２０ｎｍ以下の様々な大きさの空隙が分散している。また、空隙１０３は、膜中に均一に分散していてもよいし、厚さ方向の一部の領域（例えば被形成面に近い領域、または膜表面に近い領域）に局在していてもよい。
また、絶縁膜１０１の一部の領域が結晶状態であってもよい。その場合、絶縁膜１０１の一部に、成長方向に結晶粒界が観測される領域を有していてもよい。
このような空隙１０３は、絶縁膜１０１の断面形状をＳＴＥＭ（Ｓｃａｎｎｉｎｇ Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｙ）法によって観測することで、確認することができる。
また、絶縁膜１０１は低密度領域を有することにより、全体としての膜密度が小さい特徴を有する。例えば絶縁膜１０１としてＹＳＺ膜を用いた場合の、Ｘ線反射率法（ＸＲＲ：Ｘ−ｒａｙ Ｒｅｆｌｅｃｔｏｍｅｔｒｙ）によって測定される好ましい膜密度は、５．４０ｇ／ｃｍ３以上５．９５ｇ／ｃｍ３以下である。この範囲の膜密度を有するＹＳＺ膜は、構造安定性及び熱的安定性と、高い酸素放出量を兼ね備えることができる。一方、これよりも高い膜密度を有するＹＳＺ膜は、膜中の低密度な非晶質領域の割合が低く、後に説明する酸素放出量が不十分である。一方、上述の範囲よりも低い膜密度を有するＹＳＺ膜は酸素放出量を高められるものの、構造安定性が低く、トランジスタなどの半導体装置へ適用するにはその安定性が不十分である。
また、絶縁膜１０１は加熱により酸素を放出する特徴を有し、且つ、従来の酸化物膜に比べて高い温度での酸素放出が可能である。例えば、昇温脱離ガス分光法（ＴＤＳ：Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析にて、酸素分子の質量数に相当する質量数３２の検出強度が、３５０℃以上、好ましくは４００℃以上にピークを有する。なお、質量数３２のものとして他にＣＨ３ＯＨがあるが、膜中や膜表面に存在する可能性が低いものとして、ここでは考慮しない。また、酸素原子の同位体である質量数１７の酸素原子及び質量数１８の酸素原子を含む酸素分子についても、自然界における存在比率が極微量であるため考慮しない。
ここで、観測されるＴＤＳ分析結果の例を図１（Ｂ）に示す。図１（Ｂ）は基板温度に対する質量数３２の検出強度を示している。図１（Ｂ）には、絶縁膜１０１に対する検出強度１２１を実線で示している。また図１（Ｂ）には比較として、極めて結晶性の高いジルコニアを含む酸化物絶縁膜の検出強度１２３を破線で示している。
図１（Ｂ）に示すように、本発明の一態様の絶縁膜１０１に対する検出強度１２１は、少なくとも一つ以上のピークを有し、好ましくは３５０℃以上、より好ましくは４００℃以上にピークを有する。一方、結晶性の高い絶縁膜ではほとんど酸素放出が生じず、いずれの温度においても明瞭なピークが観測されない。
ここで例えば従来の酸化物絶縁膜として、酸素を過剰に含む酸化シリコン膜を用いた場合には、２００℃から３５０℃といった比較的低い温度範囲に酸素の放出ピークが観測される。本発明の一態様の絶縁膜１０１は、このような従来の絶縁膜より高い温度で酸素放出ピークを有することを特徴とする。
ここで、本発明の一態様の絶縁膜１０１からの酸素放出の過程について説明する。
絶縁膜１０１は、その膜中の非晶質且つ低密度な領域において、過剰な酸素が取り込まれている。より具体的には、当該低密度な領域には化学量論的組成よりも過剰な酸素を含有している。また、膜中の空隙１０３には、後に説明する形成工程における成膜ガスに含まれる酸素が、酸素分子として存在している。
このような絶縁膜１０１を加熱すると、その熱により原子の再配列が起こり、比較的動的自由度の高い膜表面から深さ方向に結晶化が進むため、その過程で絶縁膜１０１の基板１１１に近い領域に酸素過剰な層が形成される。このようにして形成された酸素過剰な層からは、過剰酸素が酸素分子として脱離し、絶縁膜１０１の上層の結晶粒界を通して、膜外に放出される。
したがって、絶縁膜１０１からの酸素放出は、膜中の原子の再配列に起因して生じるため、低温では酸素が放出しにくく、且つ当該原子の再配列が生じる程度の高い温度以上で、特異的な酸素放出ピークがＴＤＳ分析にて観測される。また、その放出量は、形成直後における絶縁膜１０１中の過剰酸素含有量と、その膜厚のそれぞれに比例する。
一方、高い結晶性を有する酸化ジルコニウムを含む絶縁膜では、その結晶性に起因して膜の形成直後の状態で化学量論的組成を越える過剰酸素が取り込まれにくいため、その後の加熱処理によって原子の再配列が生じる程度の温度以上に加熱したとしても、酸素の放出はほとんどみられない。
以上が、本発明の一態様の絶縁膜の説明である。
［絶縁膜の形成方法］
以下では、本発明の一態様の絶縁膜の形成方法について説明する。
絶縁膜１０１は、基板１１１の被形成表面上にスパッタリング法を用いて酸素を含む雰囲気下で成膜することにより形成することができる。
スパッタリングに用いるターゲットとしては、少なくともジルコニウムを含有するスパッタリングターゲットを用いる。好ましくは、酸化ジルコニウムを含有するスパッタリングターゲットを用いる。また特に、酸化ジルコニウムと酸化イットリウムを含有するスパッタリングターゲットを用いることが好ましい。また、上記酸化イットリウムに代えて、酸化カルシウム、酸化マグネシウム、酸化セリウム、酸化ハフニウム、または酸化アルミニウムを含有するスパッタリングターゲットを用いることもできる。
絶縁膜１０１の成膜は、形成される絶縁膜１０１の結晶化が進行しない温度以下に被形成面の温度を制御して行う。より具体的には、基板１１１の被形成面における温度が２０℃以上１００℃以下に保持された状態で、スパッタリング法により成膜を行う。
このような低い温度で絶縁膜１０１を成膜することにより、成膜途中における膜の結晶化を効果的に抑制し、且つ形成された膜中における低密度な領域の割合を大きくすることができる。
一方、成膜中の被形成面の温度を１００℃よりも高い温度とした場合では、膜の結晶化が急激に進行するため、その結果密度の高い結晶性を有する領域が膜中の大部分を占めてしまい、膜中の過剰酸素の含有量が低減してしまう。またこのような温度で形成した絶縁膜は、膜厚方向に成長した柱状結晶が密に凝集した膜となってしまう。
また被形成面の温度を２０℃よりも低く保持しても低密度な領域を有する膜を形成することができるが、成膜装置に冷却機構を備える必要があるため、好ましくない。
また、絶縁膜１０１の成膜は、酸素を含む雰囲気下で行う。例えば、成膜に用いる成膜ガスとして、酸素と、アルゴンなどの希ガスからなる希釈ガスの混合ガスを用いることができるし、酸素のみを成膜ガスとして用いることもできる。
ここで、成膜雰囲気中の酸素の割合が高いほど、形成された絶縁膜１０１中に取り込まれる過剰酸素の量を増大させることができるため好ましい。一方、特にスパッタリングターゲットとして金属ターゲットを用いた場合など、成膜雰囲気中の酸素の割合が低いと、膜中に金属元素の割合が過剰な領域が形成され、絶縁性を損なう恐れが生じる。成膜雰囲気としては、雰囲気中の酸素の分圧が２５％以上１００％未満、好ましくは５０％以上１００％未満とすることが好ましい。
また、成膜時の圧力としては、圧力が高いほど低密度な領域を膜中に形成しやすいが、その一方で圧力が高いと、成膜速度の安定性や、形成後の膜の構造安定性に悪影響を及ぼす恐れがある。例えば成膜時の圧力として、０．１Ｐａ以上５Ｐａ以下、好ましくは０．２Ｐａ以上２Ｐａ以下とすればよい。
このような条件の下、スパッタリング法により形成することにより、上述したような酸素放出性が高く、且つ高温で酸素放出が起こる絶縁膜１０１を形成することができる。このような絶縁膜１０１を、酸化物半導体を有する半導体装置に適用することにより、信頼性の高い半導体装置を実現できる。
本実施の形態は、本明細書中に記載する他の実施の形態及び実施例と適宜組み合わせて実施することができる。
（実施の形態２）
本実施の形態では、実施の形態１で例示した絶縁膜が適用された半導体装置と、その作製方法について、図面を参照して説明する。
なお、本実施の形態において、上記実施の形態で説明した内容と重複する部分については、説明を省略するか、簡略化して説明する。
［構成例１］
本構成例では、本発明の一態様の絶縁膜が適用された、トップゲート型のトランジスタの構成について説明する。
図２（Ａ）は、本発明の一態様のトランジスタ２００の上面概略図であり、図２（Ｂ）は、図２（Ａ）中の切断線Ａ−Ｂで切断した断面概略図である。なお明瞭化のため、図２（Ａ）には一部の構成要素（ゲート絶縁層など）は明示していない。
トランジスタ２００は、基板１１１上に設けられた絶縁層２１１の上面に接し、低抵抗化された領域２０１ａ及び領域２０１ｂを含む半導体層２０１と、半導体層２０１を覆うゲート絶縁層２０２と、ゲート絶縁層２０２の上面に接し、半導体層２０１と重なるゲート電極層２０３と、ゲート絶縁層２０２及びゲート電極層２０３を覆う絶縁層２０５と、絶縁層２０５及びゲート絶縁層２０２の一部に設けられた開口部を介して半導体層２０１とそれぞれ電気的に接続されるソース電極層２０４ａ、及びドレイン電極層２０４ｂと、を有する。
ここで、半導体層２０１と接する絶縁層２１１に、実施の形態１で例示した本発明の一態様の絶縁膜１０１が適用されている。
半導体層２０１の、ゲート電極層２０３と重なる領域は、チャネルが形成される活性層として機能する。また、半導体層２０１の、ゲート電極層２０３と重ならない領域には、不純物が添加されるなどして低抵抗化された領域２０１ａ及び２０１ｂが形成されている。したがって、半導体層２０１とソース電極層２０４ａ及びドレイン電極層２０４ｂとの接触抵抗が低減されている。また、ゲート電極層２０３と重なる領域以外が低抵抗化されることにより、ソース−ドレイン間の抵抗が低減され、オン電流などの電気的特性が向上する。
ここで、半導体層２０１に適用可能な酸化物半導体膜について説明する。
酸化物半導体膜は、単結晶、多結晶（ポリクリスタルともいう。）または非晶質などの状態をとる。
好ましくは、酸化物半導体膜は、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜とする。
ＣＡＡＣ−ＯＳ膜は、完全な単結晶ではなく、完全な非晶質でもない。ＣＡＡＣ−ＯＳ膜は、非晶質相に結晶部を有する結晶−非晶質混相構造の酸化物半導体膜である。なお、当該結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさであることが多い。また、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）による観察像では、ＣＡＡＣ−ＯＳ膜に含まれる非晶質部と結晶部との境界は明確ではない。また、ＴＥＭによってＣＡＡＣ−ＯＳ膜には粒界（グレインバウンダリーともいう。）は確認できない。そのため、ＣＡＡＣ−ＯＳ膜は、粒界に起因する電子移動度の低下が抑制される。
ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、ｃ軸がＣＡＡＣ−ＯＳ膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃い、かつａｂ面に垂直な方向から見て三角形状または六角形状の原子配列を有し、ｃ軸に垂直な方向から見て金属原子が層状または金属原子と酸素原子とが層状に配列している。なお、異なる結晶部間で、それぞれａ軸およびｂ軸の向きが異なっていてもよい。本明細書において、単に垂直と記載する場合、８５°以上９５°以下の範囲も含まれることとする。また、単に平行と記載する場合、−５°以上５°以下の範囲も含まれることとする。
なお、ＣＡＡＣ−ＯＳ膜において、結晶部の分布が一様でなくてもよい。例えば、ＣＡＡＣ−ＯＳ膜の形成過程において、酸化物半導体膜の表面側から結晶成長させる場合、被形成面の近傍に対し表面の近傍では結晶部の占める割合が高くなることがある。また、ＣＡＡＣ−ＯＳ膜へ不純物を添加することにより、当該不純物添加領域において結晶部が非晶質化することもある。
ＣＡＡＣ−ＯＳ膜に含まれる結晶部のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃うため、ＣＡＡＣ−ＯＳ膜の形状（被形成面の断面形状または表面の断面形状）によっては互いに異なる方向を向くことがある。なお、結晶部のｃ軸の方向は、ＣＡＡＣ−ＯＳ膜が形成されたときの被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向となる。結晶部は、成膜することにより、または成膜後に加熱処理などの結晶化処理を行うことにより形成される。
ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気的特性の変動が小さい。よって、当該トランジスタは、信頼性が高い。
また、結晶性を有する酸化物半導体では、よりバルク内欠陥を低減することができる。さらに、結晶性を有する酸化物半導体膜表面の平坦性を高めることによって、該酸化物半導体を用いたトップゲート構造のトランジスタは、アモルファス状態の酸化物半導体を用いたトランジスタ以上の電界効果移動度を得ることができる。酸化物半導体膜表面の平坦性を高めるためには、平坦な表面上に酸化物半導体を形成することが好ましく、具体的には、平均面粗さ（Ｒａ）が０．１５ｎｍ以下、好ましくは０．１ｎｍ以下の表面上に形成するとよい。
なお、Ｒａは、ＪＩＳ Ｂ０６０１で定義されている算術平均粗さを面に対して適用できるよう三次元に拡張したものであり、「基準面から指定面までの偏差の絶対値を平均した値」と表現でき、以下の式にて定義される。
ここで、指定面とは、粗さ計測の対象となる面であり、座標（ｘ１，ｙ１，ｆ（ｘ１，ｙ１）），（ｘ１，ｙ２，ｆ（ｘ１，ｙ２）），（ｘ２，ｙ１，ｆ（ｘ２，ｙ１）），（ｘ２，ｙ２，ｆ（ｘ２，ｙ２））の４点で表される四角形の領域とし、指定面をｘｙ平面に投影した長方形の面積をＳ０、基準面の高さ（指定面の平均の高さ）をＺ０とする。Ｒａは原子間力顕微鏡（ＡＦＭ：Ａｔｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｅ）にて測定可能である。
また、酸化物半導体膜に用いる酸化物半導体としては、少なくともインジウム（Ｉｎ）あるいは亜鉛（Ｚｎ）を含むことが好ましい。特にＩｎとＺｎを含むことが好ましい。また、該酸化物半導体膜を用いたトランジスタの電気的特性のばらつきを減らすためのスタビライザーとして、それらに加えてガリウム（Ｇａ）を有することが好ましい。また、スタビライザーとしてスズ（Ｓｎ）を有することが好ましい。また、スタビライザーとしてハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、チタン（Ｔｉ）、スカンジウム（Ｓｃ）、イットリウム（Ｙ）、ランタノイド（例えば、セリウム（Ｃｅ）、ネオジム（Ｎｄ）、ガドリニウム（Ｇｄ））から選ばれた一種、または複数種が含まれていることが好ましい。
例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、Ｉｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、Ｉｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する）、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｚｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｉ−Ｚｎ系酸化物、Ｉｎ−Ｓｃ−Ｚｎ系酸化物、Ｉｎ−Ｙ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用いることができる。
ここで、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを主成分として有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素が入っていてもよい。
また、酸化物半導体として、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０、且つ、ｍは整数でない）で表記される材料を用いてもよい。なお、Ｍは、Ｇａ、Ｆｅ、Ｍｎ及びＣｏから選ばれた一の金属元素または複数の金属元素、若しくは上記のスタビライザーとしての元素を示す。また、酸化物半導体として、Ｉｎ２ＳｎＯ５（ＺｎＯ）ｎ（ｎ＞０、且つ、ｎは整数）で表記される材料を用いてもよい。
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１、Ｉｎ：Ｇａ：Ｚｎ＝３：１：２、あるいはＩｎ：Ｇａ：Ｚｎ＝２：１：３の原子数比のＩｎ：Ｇａ：Ｚｎ系酸化物やその組成の近傍の酸化物を用いるとよい。
以上が半導体層２０１に適用可能な酸化物半導体膜についての説明である。
ここで、基板１１１上に半導体層２０１と接する絶縁層２１１が設けられている。絶縁層２１１は、実施の形態１で例示した絶縁膜１０１を適用することができる。このように絶縁層２１１と半導体層２０１を接して設けることにより、加熱処理を施すことによって効果的に半導体層２０１に酸素を供給することができる。
また、図２（Ｃ）に示すように、ゲート絶縁層２０２にも実施の形態１で例示した絶縁膜１０１を適用することができる。このように、絶縁膜１０１が適用された絶縁層で半導体層２０１を挟持することにより、より効果的に半導体層２０１への酸素供給を行うことができる。なお、図２（Ｃ）では、絶縁層２１１及びゲート絶縁層２０２の両方に、絶縁膜１０１を適用する構成を示したが、ゲート絶縁層２０２のみに適用することもできる。
また、半導体層２０１に対して絶縁膜１０１を適用する絶縁層よりも外側に、酸素に対するバリア性の高い材料からなる層を適用することが好ましい。例えば基板１１１と絶縁層２１１との間にこのような層を設けることが好ましい。また、ゲート絶縁層２０２に絶縁膜１０１を適用する場合には、絶縁層２０５に酸素に対するバリア性を有する材料を適用する。このような構成とすることにより、絶縁膜１０１から放出される酸素が、半導体層２０１とは反対側に拡散することが抑制され、より効果的に、半導体層２０１に酸素を供給することができる。
このような酸素に対するバリア性を有する絶縁膜としては、窒化珪素膜、窒化酸化珪素膜、窒化アルミニウム膜、酸化アルミニウム膜、酸化窒化アルミニウム膜、又は窒化酸化アルミニウム膜などを用いることができる。
以上が本構成例で例示するトランジスタ２００についての説明である。
［作製工程例１］
以下では、上記構成例１で例示したトランジスタ２００の作製工程例について、図面を参照して説明する。図３は、トランジスタ２００の作製工程例を示す断面概略図である。
まず、基板１１１を準備する。基板１１１に使用することができる基板に大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有していることが必要となる。例えば、バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板、セラミック基板、石英基板、サファイア基板などの基板を用いることができる。また、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、ＳＯＩ基板などを適用することも可能である。
また、基板１１１として、可撓性基板を用いてもよい。可撓性基板を用いる場合、可撓性基板上に酸化物半導体を含むトランジスタを直接作製してもよいし、他の作製基板に酸化物半導体を含むトランジスタを作製し、その後作製基板から可撓性基板に剥離、転置してもよい。なお、作製基板から可撓性基板に剥離、転置するために、作製基板と酸化物半導体を含むトランジスタとの間に剥離層を設けるとよい。
ここで、基板１１１上に上述した酸素に対するバリア性を有する絶縁膜を形成してもよい。当該絶縁膜は、スパッタリング法、又はＣＶＤ法を用いて形成することができる。また、絶縁膜の形成時、水素などの不純物が極力含まれないような雰囲気で形成することが好ましい。また、絶縁膜を形成後に加熱処理を行い、脱水素化を行うことが好ましい。
続いて、基板１１１上に絶縁層２１１を形成する。絶縁層２１１は、実施の形態１で例示した絶縁膜１０１の形成方法を用いて形成することができる。
続いて、絶縁層２１１上に酸化物半導体膜を形成し、その後フォトリソグラフィ法を用いて島状に加工して半導体層２０１を形成する。また、酸化物半導体膜はＣＡＡＣ−ＯＳ膜とすることが好ましい。なお、絶縁層２１１及び酸化物半導体膜は大気に触れさせることなく連続して形成することが好ましい。
また、酸化物半導体膜の成膜工程において、酸化物半導体膜に水素、または水がなるべく含まれないことが好ましい。例えば、酸化物半導体膜の成膜工程の前処理として、スパッタリング装置の予備加熱室で絶縁層２１１が形成された基板１１１を予備加熱し、基板１１１、及び絶縁層２１１に吸着した水素、水分などの不純物を脱離し排気することが好ましい。また、酸化物半導体膜の成膜時、残留水分が排気された成膜室（成膜チャンバーともいう）で行うことが好ましい。
なお、予備加熱室、及び成膜室の水分を除去するためには、吸着型の真空ポンプ、例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段は、ターボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した、予備加熱室、及び成膜室は、例えば、水素原子、水（Ｈ２Ｏ）など水素原子を含む化合物（より好ましくは炭素原子を含む化合物も）等が排気されるため、酸化物半導体膜に含まれる水素、水分などの不純物の濃度を低減できる。
なお、本実施の形態では、酸化物半導体膜としてＩｎ−Ｇａ−Ｚｎ系酸化物膜をスパッタリング法により成膜する。また、酸化物半導体膜は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、または希ガスと酸素の混合雰囲気下においてスパッタリング法により形成することができる。
酸化物半導体膜として、Ｉｎ−Ｇａ−Ｚｎ系酸化物をスパッタリング法で作製するためのターゲットとしては、例えば、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１の金属酸化物ターゲットや、原子数比がＩｎ：Ｇａ：Ｚｎ＝３：１：２の金属酸化物ターゲットや、原子数比がＩｎ：Ｇａ：Ｚｎ＝２：１：３の金属酸化物ターゲットを用いることができる。ただし、酸化物半導体膜に用いることのできるターゲットは、これらのターゲットの材料、及び組成に限定されるものではない。
また、酸化物半導体膜を上述した金属酸化物ターゲットを用いて形成した場合、ターゲットの組成と、基板上に形成される薄膜の組成と、が異なる場合がある。例えば、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ比］の金属酸化物ターゲットを用いた場合、成膜条件にも依存するが、薄膜である酸化物半導体膜の組成は、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：０．６〜０．８［ｍｏｌ比］となる場合がある。これは、酸化物半導体膜の成膜中において、ＺｎＯが昇華する、またはＩｎ２Ｏ３、Ｇａ２Ｏ３、ＺｎＯの各成分のスパッタリングレートが異なることに起因すると考えられる。
したがって、所望の組成の薄膜を形成するため、予め金属酸化物ターゲットの組成を調整する必要がある。例えば、薄膜である酸化物半導体膜の組成を、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ比］とする場合においては、金属酸化物ターゲットの組成を、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１．５［ｍｏｌ比］などとすればよい。すなわち、金属酸化物ターゲットのＺｎＯの含有量を予め多くすればよい。ただし、ターゲットの組成は、上記数値に限定されず、成膜条件や、形成される薄膜の組成により適宜調整することができる。また、金属酸化物ターゲットのＺｎＯの含有量を多くすることにより、得られる薄膜の結晶性が向上するため好ましい。
また、金属酸化物ターゲットの相対密度は９０％以上１００％以下、好ましくは９５％以上９９．９％以下である。相対密度の高い金属酸化物ターゲットを用いることにより、成膜した酸化物半導体膜は緻密な膜とすることができる。
また、金属酸化物ターゲットは純度の高いものを用いることが重要である。例えば６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、より好ましくは８Ｎ（９９．９９９９９９％）以上の純度のものを用いる。
また、酸化物半導体膜を成膜する際に用いるスパッタリングガスとしては、水素、水、水酸基、または水素化物などの不純物が除去された高純度ガスを用いることが好ましい。
酸化物半導体膜として、ＣＡＡＣ−ＯＳ膜を適用する場合、該ＣＡＡＣ−ＯＳ膜を形成する方法としては、三つ挙げられる。
一つめは、成膜温度を２００℃以上４５０℃以下として酸化物半導体膜の成膜を行うことで、酸化物半導体膜に含まれる結晶部のｃ軸が、被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃った結晶部を形成する方法である。
二つめは、酸化物半導体膜を薄い膜厚で成膜した後、２００℃以上７００℃以下の熱処理を行うことで、酸化物半導体膜に含まれる結晶部のｃ軸が、被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃った結晶部を形成する方法である。
三つめは、一層目の酸化物半導体膜を薄く成膜した後、２００℃以上７００℃以下の熱処理を行い、さらに二層目の酸化物半導体膜の成膜を行うことで、酸化物半導体膜に含まれる結晶部のｃ軸が、被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃った結晶部を形成する方法である。
また、基板１１１を加熱しながら成膜することにより、成膜した酸化物半導体膜に含まれる水素や水などの不純物濃度を低減することができる。また、スパッタリングによる損傷が軽減されるため好ましい。
なお、酸化物半導体膜として、ＣＡＡＣ−ＯＳ膜以外の結晶性を有する酸化物半導体膜（単結晶または微結晶）を成膜する場合には、成膜温度や熱処理の温度は特に限定されない。
なお、本作製工程例では、後の加熱処理によって絶縁層２１１からの酸素供給を行う温度未満、好ましくは５００℃以下、さらに好ましくは４００℃以下で酸化物半導体膜を形成する。特に大型の基板を用いる場合には、基板温度を高くすると基板の熱膨張に伴うパターンのずれや、クラック、膜剥がれ、もしくは基板の割れなどの問題が顕著になるため、低温で形成することが好ましい。
続いて、ゲート絶縁層２０２を形成する。ここで、ゲート絶縁層２０２の膜厚は、例えば１ｎｍ以上５００ｎｍ以下とすることができる。また、ゲート絶縁層２０２の作製方法に特に限定はないが、例えば、スパッタリング法、ＭＢＥ法、ＣＶＤ法、パルスレーザ堆積法、ＡＬＤ法等を適宜用いてゲート絶縁層２０２を作製することができる。
ゲート絶縁層２０２の材料としては、酸化シリコン、酸化ガリウム、酸化アルミニウム、窒化シリコン、酸化窒化シリコン、酸化窒化アルミニウム、または窒化酸化シリコン等を用いることができる。ゲート絶縁層２０２は、酸化物半導体膜と接する部分において酸素を含むことが好ましい。特に、ゲート絶縁層２０２は、膜中に少なくとも化学量論的組成を超える量の酸素が存在することが好ましく、例えば、ゲート絶縁層２０２として、酸化シリコン膜を用いる場合には、ＳｉＯ２＋α（ただし、α＞０）とすることが好ましい。このような酸化シリコン膜をゲート絶縁層２０２として用いることで、酸化物半導体膜に酸素を供給することができ、電気的特性を良好にすることができる。
また、ゲート絶縁層２０２の材料として酸化ハフニウム、酸化イットリウム、ハフニウムシリケート（ＨｆＳｉｘＯｙ（ｘ＞０、ｙ＞０））、窒素が添加されたハフニウムシリケート（ＨｆＳｉＯｘＮｙ（ｘ＞０、ｙ＞０））、ハフニウムアルミネート（ＨｆＡｌｘＯｙ（ｘ＞０、ｙ＞０））、酸化ランタンなどのｈｉｇｈ−ｋ材料を用いることでゲートリーク電流を低減できる。さらに、ゲート絶縁層２０２は、単層構造としてもよいし、積層構造としてもよい。
また、ゲート絶縁層２０２に、実施の形態１で例示した絶縁膜１０１を適用することが好ましい。その場合は、実施の形態１で例示した形成方法にしたがって、ゲート絶縁層２０２を形成することができる。
続いて、ゲート絶縁層２０２上に、ゲート電極層２０３となる導電膜２２３を形成する（図３（Ａ））。導電膜２２３に用いる材料としては、例えばモリブデン、チタン、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウムなどの金属材料、またはこれらを主成分とする合金材料などが挙げられる。また、導電膜２２３として導電性の金属酸化物を用いてもよい。導電性の金属酸化物としては、酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、インジウムスズ酸化物（Ｉｎ２Ｏ３−ＳｎＯ２）、インジウム亜鉛酸化物（Ｉｎ２Ｏ３−ＺｎＯ）、またはこれらの金属酸化物材料にシリコン、又は酸化シリコンを含有させたものを用いることができる。導電膜２２３は、上記の材料を用いて単層、または積層して形成することができる。形成方法は特に限定されず、蒸着法、ＣＶＤ法、スパッタリング法、スピンコート法などの各種形成方法を用いることができる。
次に、フォトリソグラフィ法を用いて導電膜２２３を選択的にエッチングし、ゲート電極層２０３を形成する。
次に、ゲート電極層２０３をマスクとしてゲート絶縁層２０２を介して半導体層２０１にドーパント２２１を導入し、一対の低抵抗領域として機能する領域２０１ａ、及び２０１ｂを形成する（図３（Ｂ））。
ドーパント２２１は、酸化物半導体膜の導電率を変化させる不純物である。ドーパント２２１としては、１５族元素（代表的には窒素（Ｎ）、リン（Ｐ）、砒素（Ａｓ）、およびアンチモン（Ｓｂ））、ホウ素（Ｂ）、アルミニウム（Ａｌ）、アルゴン（Ａｒ）、ヘリウム（Ｈｅ）、ネオン（Ｎｅ）、インジウム（Ｉｎ）、フッ素（Ｆ）、塩素（Ｃｌ）、チタン（Ｔｉ）、及び亜鉛（Ｚｎ）のいずれかから選択される一以上を用いることができる。
ドーパント２２１の導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法などを用いることができる。その際には、ドーパント２２１の単体のイオンあるいはフッ化物、塩化物のイオンを用いると好ましい。
ドーパント２２１の導入工程は、加速電圧、ドーズ量などの注入条件、また通過させる膜の膜厚を適宜設定して制御すればよい。例えば、ドーパント２２１としてリンを用いて、イオン注入法でリンイオンの注入を行う。なおこのとき、ドーパント２２１のドーズ量は１×１０１３ｉｏｎｓ／ｃｍ２以上５×１０１６ｉｏｎｓ／ｃｍ２以下とすればよい。
低抵抗領域に導入されたドーパント２２１の濃度は、５×１０１８／ｃｍ３以上１×１０２２／ｃｍ３以下であることが好ましい。
また、ドーパント２２１を導入する際に、基板１１１を加熱しながら行ってもよい。
なお、半導体層２０１にドーパント２２１を導入する処理は、複数回行ってもよく、ドーパント２２１の種類も複数種用いてもよい。
また、ドーパント２２１の導入処理後、加熱処理を行ってもよい。加熱条件としては、温度３００℃以上７００℃以下、好ましくは３００℃以上４５０℃以下で１時間、酸素雰囲気下で行うことが好ましい。また、窒素雰囲気下、減圧下、大気（超乾燥エア）下で加熱処理を行ってもよい。
なお、この段階の加熱処理を、後に説明する絶縁層２１１から半導体層２０１への酸素供給のための加熱処理と兼ねてもよい。
酸化物半導体膜を結晶性酸化物半導体膜、またはＣＡＡＣ−ＯＳ膜とした場合、ドーパント２２１の導入により、一部非晶質化する場合がある。この場合、ドーパント２２１の導入後に加熱処理を行うことによって、酸化物半導体膜の結晶性を回復することができる。
このようなドーパント２２１の導入工程により、チャネル形成領域として機能する領域を挟んで低抵抗領域として機能する領域２０１ａ、及び領域２０１ｂが設けられた半導体層２０１が形成される。
続いて、ゲート絶縁層２０２及びゲート電極層２０３を覆い、後の絶縁層２０５となる絶縁膜２２５を形成する（図３（Ｃ））。
絶縁膜２２５としては、無機絶縁膜を用いることが好ましく、酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、酸化窒化アルミニウム膜、酸化ガリウム膜、酸化ハフニウム膜などの酸化物絶縁膜を単層、または積層して用いればよい。また、上述の酸化物絶縁膜上に、窒化シリコン膜、窒化酸化シリコン膜、窒化アルミニウム膜、窒化酸化アルミニウム膜などの窒化物絶縁膜の単層、または積層をさらに形成してもよい。例えば、スパッタリング法を用いて、ゲート電極層２０３側から順に酸化シリコン膜、及び酸化アルミニウム膜の積層を形成する。
なお、絶縁膜２２５上に、さらに平坦化絶縁膜を設けてもよい。平坦化絶縁膜としては、アクリル樹脂、ポリイミド樹脂、ベンゾシクロブテン系樹脂、ポリアミド樹脂、エポキシ樹脂等の、耐熱性を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させてもよい。
ここで、実施の形態１で例示した絶縁膜１０１が適用された絶縁層２１１から、半導体層２０１に対して酸素を供給するための熱処理を行う。
当該熱処理の温度としては、絶縁層２１１内の原子の再配列が生じる温度以上、基板１１１の歪み点未満、好ましくは３５０℃以上、より好ましくは４００℃以上とする。
当該熱処理によって、絶縁層２１１から放出された酸素が、これと接する半導体層２０１に導入され、半導体層２０１を構成する酸化物半導体膜中の酸素欠損を修復することができる。さらに、このように半導体層２０１を加熱しながら酸素導入を行うことにより、酸化物半導体膜中の原子の再配列を促し、より効果的に酸素欠損を修復することができる。
なお、この熱処理の温度は、酸化物半導体膜の形成よりも後の工程内で、最も高い温度に設定することが好ましい。当該熱処理を行った後に、これよりも高い温度で熱処理を行うと、半導体層２０１に導入された酸素が脱離してしまう恐れがある。
ここで、熱処理後の絶縁層２１１は、熱処理前と比較して、結晶性が高まり、またその膜密度が高くなっている場合がある。例えば、絶縁層２１１の一部または全部が完全結晶化し、その断面観察像において結晶粒界が観測される程度に結晶性を高めることができる。またその結晶化は、熱処理の温度が高いほど進行する。
このように、熱処理後に酸化物半導体膜と接する絶縁層２１１の結晶性が高まることにより、水や水素といった不純物に対するバリア性が高まるため、酸化物半導体膜への不純物の拡散に対するバリア膜としても機能する。加えて、結晶性が向上することにより、酸素に対するバリア性を持たせることができるため、当該熱処理で酸化物半導体膜に供給した酸素が、絶縁層２１１を透過して再度脱離することを抑制する効果も奏する。
当該熱処理は、例えば抵抗発熱体などを用いた電気炉に被処理物を導入し、不活性雰囲気下、または酸素を含む雰囲気下で行うことができる。ここで、加熱処理を行う雰囲気下に水や水素の混入ができるだけ生じないようにする。
また、加熱処理に用いる装置は電気炉に限られず、加熱されたガスなどの媒体からの熱伝導、または熱輻射によって、被処理物を加熱する装置を用いてもよい。例えば、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。ＧＲＴＡ装置は、高温のガスを用いて熱処理を行う装置である。ガスとしては、アルゴンなどの希ガス、または窒素のような、熱処理によって被処理物と反応しない不活性気体が用いられる。
例えば、当該熱処理として、熱せられた不活性ガス雰囲気中に被処理物を導入し、数分間熱した後、当該不活性ガス雰囲気から被処理物を取り出すＧＲＴＡ処理を行ってもよい。ＧＲＴＡ処理を用いると短時間での高温熱処理が可能となる。また、被処理物の耐熱温度を超える温度条件であっても適用可能となる。なお、処理中に、不活性ガスを酸素を含むガスに切り替えてもよい。
なお、本作製工程例では、絶縁膜２２５を形成した後に当該熱処理を行う方法について説明したが、これに限定されず、少なくとも本発明の一態様の絶縁膜が適用された絶縁層と、これと接する酸化物半導体膜を形成した後の工程で、熱処理を行えばよい。例えば、酸化物半導体膜を島状の半導体層２０１に加工する前に、当該熱処理を行ってもよい。
続いて、フォトリソグラフィ法を用いて、絶縁膜２２５及びゲート絶縁層２０２に半導体層２０１の領域２０１ａ及び２０１ｂに達する開口部を形成する。
その後、後のソース電極層２０４ａ及びドレイン電極層２０４ｂとなる導電膜（図示しない）を形成する。次いでフォトリソグラフィ法を用いて導電膜を選択的にエッチングし、ソース電極層２０４ａ及びドレイン電極層２０４ｂを形成する（図３（Ｄ））。
上記導電膜に用いる材料としては、例えば、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンから選ばれた元素を含む金属膜、または上述した元素を成分とする金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）等が挙げられる。また、アルミニウム、銅などの金属膜の下側、または上側の一方または双方にチタン、モリブデン、タングステンなどの高融点金属膜またはそれらの金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）を積層させた構成としてもよい。また、導電膜を導電性の金属酸化物で形成してもよい。導電性の金属酸化物としては酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、インジウムスズ酸化物（Ｉｎ２Ｏ３−ＳｎＯ２）、インジウム亜鉛酸化物（Ｉｎ２Ｏ３−ＺｎＯ）などが挙げられる。また導電膜２２４は、上記の材料を用いて単層、または積層して成膜することができる。形成方法も特に限定されず、蒸着法、ＣＶＤ法、スパッタリング法、スピンコート法などの各種形成方法を用いることができる。
以上の工程により、トランジスタ２００を作製することができる。
なお、酸化物半導体膜を形成後に、当該酸化物半導体膜、または島状に加工された半導体層２０１に対して不活性ガス雰囲気下で熱処理を行ってもよい。当該熱処理により、過剰な水素を除去することができる。当該熱処理を、本明細書等において、脱水化処理（脱水素化処理）と記す場合がある。
また、当該熱処理の温度は、３００℃以上７００℃以下の範囲で行えばよいが、上述した絶縁層２１１から半導体層２０１への酸素供給を行うための熱処理の温度よりも低い温度で行うことが好ましい。
ここで、用いる不活性ガス雰囲気としては、窒素、または希ガス（ヘリウム、ネオン、アルゴン等）を主成分とする雰囲気であって、水、水素などが含まれない雰囲気を適用するのが望ましい。例えば、熱処理装置に導入する窒素や、ヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上（すなわち、不純物濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とする。
なお、上述の脱水化処理（脱水素化処理）を行うと、酸化物半導体膜を構成する主成分材料である酸素が同時に脱離して減少してしまうおそれがある。酸化物半導体膜において、酸素が脱離した箇所では酸素欠損が存在し、該酸素欠損に起因してトランジスタの電気的特性変動を招くドナー準位が生じてしまう。よって、脱水化処理（脱水素化処理）を行った後に、上述した酸素導入のための熱処理を行うことはより有効である。
また、上述の酸素導入のための熱処理に加えて、以下に示すような酸素を導入する方法を用いると、より信頼性の高いトランジスタを実現できる。
酸化物半導体膜中の酸素欠損を修復する方法の他の一例としては、酸化物半導体膜に対して脱水化処理（脱水素化処理）を行った後、同じ炉に高純度の酸素ガス、高純度の一酸化二窒素ガス、高純度の亜酸化窒素ガス、又は超乾燥エア（ＣＲＤＳ（キャビティリングダウンレーザー分光法）方式の露点計を用いて測定した場合の水分量が２０ｐｐｍ（露点換算で−５５℃）以下、好ましくは１ｐｐｍ以下、より好ましくは１０ｐｐｂ以下の空気）を導入すればよい。酸素ガス、または一酸化二窒素ガスに、水、水素などが含まれないことが好ましい。または、熱処理装置に導入する酸素ガス、または一酸化二窒素ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上（即ち、酸素ガスまたは一酸化二窒素ガス中の不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
また、酸化物半導体膜中の酸素欠損を修復する方法の他の一例としては、酸化物半導体膜に酸素（少なくとも、酸素ラジカル、酸素原子、酸素イオン、のいずれかを含む）を添加することで、酸化物半導体膜中に酸素を供給してもよい。酸素の添加方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法、プラズマ処理などを用いる。
上述のように、酸化物半導体膜の形成後において、脱水化処理（脱水素化処理）を行い酸化物半導体膜から、水素、または水分を除去して不純物が極力含まれないように高純度化し、脱水化処理（脱水素化処理）によって同時に減少してしまった酸素を酸化物半導体に加える、または過剰な酸素を供給し酸化物半導体膜の酸素欠損を補填することが好ましい。また、本明細書等において、酸化物半導体膜に酸素を供給する場合を、加酸素化処理、または過酸素化処理と記す場合がある。
このように、酸化物半導体膜は、脱水化処理（脱水素化処理）により、水素または水分が除去され、加酸素化処理により酸素欠損を補填することによって、ｉ型（真性）化またはｉ型に限りなく近い酸化物半導体膜とすることができる。このような酸化物半導体膜中には、ドナーに由来するキャリアが極めて少なく（ゼロに近く）、キャリア濃度は１×１０１４／ｃｍ３未満、好ましくは１×１０１２／ｃｍ３未満、さらに好ましくは１×１０１１／ｃｍ３未満、より好ましくは１．４５×１０１０／ｃｍ３未満となる。
またこのように、水素濃度が十分に低減されて高純度化され、十分な酸素の供給により酸素欠損に起因するエネルギーギャップ中の欠陥準位が低減された酸化物半導体層を備えるトランジスタは、極めて優れたオフ電流特性を実現できる。例えば、室温（２５℃）でのオフ電流（ここでは、単位チャネル幅（１μｍ）あたりの値）は、１００ｚＡ／μｍ（１ｚＡ（ゼプトアンペア）は１×１０−２１Ａ）以下、望ましくは、１０ｚＡ／μｍ以下となる。また、８５℃では、１００ｚＡ／μｍ（１×１０−１９Ａ／μｍ）以下、望ましくは１０ｚＡ／μｍ（１×１０−２０Ａ／μｍ）以下となる。このように、ｉ型（真性）化または実質的にｉ型化された酸化物半導体層を用いることで、極めて優れたオフ電流特性のトランジスタを得ることができる。
以上が、本作製工程例で例示するトップゲート型のトランジスタの作製工程例についての説明である。
［構成例２］
本構成例では、本発明の一態様の絶縁膜が適用された、ボトムゲート型のトランジスタの構成例について説明する。
なお、以下では、上記構成例で説明した内容と重複する部分については、説明を省略するか、簡略化して説明するものとする。
図４（Ａ）は、本発明の一態様のトランジスタ２５０の上面概略図であり、図４（Ｂ）は、図４（Ａ）中の切断線Ｃ−Ｄで切断した断面概略図である。なお、明瞭化のため、図４（Ａ）には一部の構成要素（絶縁層２０５等）は明示していない。
トランジスタ２５０は、基板１１１上に設けられた絶縁層２１１の上面に設けられたゲート電極層２０３と、ゲート電極層２０３を覆うゲート絶縁層２０２と、ゲート絶縁層２０２上にゲート電極層２０３と一部が重畳する半導体層２０１と、半導体層２０１上に形成され、当該半導体層２０１とそれぞれ電気的に接続されるソース電極層２０４ａ、及びドレイン電極層２０４ｂと、半導体層２０１、ソース電極層２０４ａ、及びドレイン電極層２０４ｂを覆い、且つ半導体層２０１の露出する領域と接する絶縁層２０５を有する。
ここで、半導体層２０１と接する絶縁層２０５に、本発明の一態様の絶縁膜が適用されている。
半導体層２０１の、ゲート電極層２０３と重なる領域は、チャネルが形成される活性層として機能する。また図４（Ｂ）に示すように、ソース電極層２０４ａ及びドレイン電極層２０４ｂを、ゲート電極層２０３と重なるように設けることにより、半導体層２０１に低抵抗な領域を設けなくとも、オン電流を向上させることができる。なお、半導体層２０１の、ソース電極層２０４ａ及びドレイン電極層２０４ｂと接する領域に、低抵抗な領域を設けてもよい。また、意図的に低抵抗な領域を設けなくても、半導体層２０１のうち、ソース電極層２０４ａ及びドレイン電極層２０４ｂと接する領域とその近傍では、その他の部分より抵抗の低い領域となることがある。
半導体層２０１と接する絶縁層２０５に、本発明の一態様の絶縁膜を適用することにより、その作製工程において半導体層２０１に効果的に酸素を供給することができ、酸素欠損が低減され、電気的特性に優れたトランジスタ２５０とすることができる。
なお、ここでは絶縁層２０５に本発明の一態様の絶縁膜を適用する場合を説明したが、図４（Ｃ）に示すように、ゲート絶縁層２０２にも適用してもよい。また、基板１１１上に設けられた絶縁層２１１に適用することもできる。
また、絶縁層２０５上に、酸素に対するバリア性の高い絶縁膜を形成してもよい。
トランジスタ２５０は、その作製工程においてソース電極層２０４ａ及びドレイン電極層２０４ｂをエッチングにより形成する際に、半導体層２０１の上面の一部がエッチングされる、いわゆるチャネルエッチ型のトランジスタである。このようなチャネルエッチ型のトランジスタは、作製に用いるフォトマスクの数を少なくすることができるため、工程を簡略化できるため好ましい。
また、ソース電極層２０４ａ及びドレイン電極層２０４ｂをエッチングにより形成する際に、半導体層２０１の上面がエッチングされないように、エッチング保護層としての絶縁層を半導体層２０１の上面に設ける、いわゆるチャネルストップ型（チャネル保護型とも言う。）のトランジスタとしてもよい。
図５（Ａ）に示すトランジスタ２６０は、半導体層２０１とソース電極層２０４ａ及びドレイン電極層２０４ｂの間に設けられ、半導体層２０１の上面に接し、且つソース電極層２０４ａ及びドレイン電極層２０４ｂのそれぞれの端部と重畳する絶縁層２５１を備える、チャネルストップ型のトランジスタである。
ここで、半導体層２０１と接する絶縁層２５１に、本発明の一態様の絶縁膜が適用されている。当該絶縁層２５１を形成した後に熱処理を施すことにより、半導体層２０１の少なくともチャネルを形成する領域に酸素を供給し、酸化物半導体膜中の酸素欠損を修復することができ、電気的特性に優れたトランジスタとすることができる。
図５（Ｂ）に示すトランジスタ２７０は、上記トランジスタ２６０の絶縁層２５１が半導体層２０１の端部を覆う点で相違している。
ここで、半導体層２０１に用いる酸化物半導体膜が結晶性を有する場合、半導体層２０１の端部、特にテーパ形状を有する半導体層２０１の端部では、酸素欠損が形成しやすいため、当該端部に生じるキャリアによって意図しない電流が生じ、電気的特性に悪影響を及ぼす場合がある。このように絶縁層２５１によって半導体層２０１の端部を覆う構成とすることにより、当該端部における酸素欠損をも効果的に修復することができるため、より電気的特性に優れたトランジスタとすることができる。
また、絶縁層２５１を、半導体層２０１とソース電極層２０４ａ及びドレイン電極層２０４ｂが電気的に接続するための開口部以外の領域を覆って形成することにより、絶縁層２５１を構成する絶縁膜の形成以降、半導体層２０１が露出する領域の面積を最小限に抑えることができるため、作製工程中における半導体層２０１への意図しない汚染などの影響を抑制する効果を奏する。
ここで、トランジスタ２６０及びトランジスタ２７０は、トランジスタ２５０と同様にゲート絶縁層２０２や絶縁層２１１にも本発明の一態様の絶縁膜を適用することができる。
以上が本構成例で例示するボトムゲート型のトランジスタについての説明である。
［作製工程例２］
本作製工程例では、上記構成例２で例示したボトムゲート型のトランジスタの作製工程例について、図面を参照して説明する。ここでは、トランジスタ２７０を例に挙げてその作製方法例を説明する。図６は、トランジスタ２７０の作製工程例を示す断面概略図である。
なお、以下では上記作製工程例１で説明した内容と重複する部分については、説明を省略するか、簡略化して説明する。
まず、基板１１１上に絶縁層２１１を形成する。
絶縁層２１１は、基板１１１からの水素や水分などの不純物の拡散を抑制するために設けられ、無機絶縁材料を用いて形成する。絶縁層２１１に用いる無機絶縁材料としては酸化シリコン、酸化窒化シリコン、窒化酸化シリコンなどが挙げられる。絶縁層２１１はこれら材料からなる膜を単層、または積層して用いることができる。
絶縁層２１１は、例えばスパッタリング法またはＣＶＤ法を用いて形成する。また絶縁層２１１中に水素や水などの不純物が含まれないことが好ましい。そのため絶縁層２１１に対して、上述した脱水化処理や加酸素化処理を施してもよい。特にＣＶＤ法を用いて形成された絶縁膜は水素を含む場合があるため、このような処理を施すことは特に有効である。
また、絶縁層２１１の形成前に基板１１１に対してプラズマ処理等を行ってもよい。プラズマ処理としては、例えば、アルゴンガスを導入してプラズマを発生させる逆スパッタリングを行うことができる。逆スパッタリングとは、アルゴン雰囲気下で基板１１１側にＲＦ電源を用いて電圧を印加して基板１１１近傍にプラズマを形成して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウム、酸素などを用いてもよい。逆スパッタリングを行うと、基板１１１表面に付着している粉状物質（パーティクル、ごみともいう）を除去することができる。
続いて、絶縁層２１１上にゲート電極層２０３となる導電膜（図示しない）を形成した後、フォトリソグラフィ法を用いて当該導電膜を選択的にエッチングしてゲート電極層２０３を形成する。
続いて、ゲート電極層２０３を覆うゲート絶縁層２０２を形成する。
ゲート絶縁層２０２は、上記作製工程例１で例示した方法で形成することができる。また、ゲート絶縁層２０２として、本発明の一態様の絶縁膜を適用する場合には、実施の形態１で例示した形成方法を用いて形成する。
続いて、ゲート絶縁層２０２上に後に半導体層２０１となる酸化物半導体膜２７１を形成する（図６（Ａ））。
その後、フォトリソグラフィ法を用いて酸化物半導体膜２７１を選択的にエッチングし、島状の半導体層２０１を形成する。
次いで、半導体層２０１に接して絶縁膜１０１を形成する（図６（Ｂ））。絶縁膜１０１は、実施の形態１で例示した形成方法により形成することができる。
絶縁膜１０１を形成した後、絶縁膜１０１から半導体層２０１に酸素を供給するための熱処理を行う。当該熱処理により、半導体層２０１内に酸素が供給され、これを構成する酸化物半導体膜中の酸素欠損が効果的に修復される。
続いて、フォトリソグラフィ法を用いて絶縁膜１０１を選択的にエッチングし、半導体層２０１に達する開口部を有する絶縁層２５１を形成する。このとき、絶縁層２５１は、少なくとも半導体層２０１のチャネルを形成する領域、および半導体層２０１の端部を覆うように形成する。
その後、絶縁層２５１上に後にソース電極層２０４ａ及びドレイン電極層２０４ｂとなる導電膜２２４を形成する（図６（Ｃ））。
続いて、フォトリソグラフィ法を用いて導電膜２２４を選択的にエッチングし、ソース電極層２０４ａ及びドレイン電極層２０４ｂを形成する。
なお、導電膜２２４のエッチング処理の際、半導体層２０１の上面は絶縁層２５１によって保護されているため、エッチングの影響を効果的に抑制することができる。例えばチャネルエッチ型のトランジスタのように、エッチングによる半導体層２０１の膜減りを考慮して、あらかじめ酸化物半導体膜２７１を厚く形成しておく必要がないため好ましい。また例えば大型の基板を用いる場合など、当該膜減り量が基板面内で分布を持つ場合には特に、絶縁層２５１を設けることにより、当該分布に起因するトランジスタの電気的特性のばらつきを低減することができるため好ましい。
ソース電極層２０４ａ及びドレイン電極層２０４ｂを形成した後、これらを覆う絶縁層２０５を形成する（図６（Ｄ））。
以上の工程により、トランジスタ２７０を作製することができる。
なお、本作製工程例では、本発明の一態様の絶縁膜から酸化物半導体膜へ酸素を供給する熱処理を、絶縁層２５１を構成する絶縁膜１０１の形成後に行ったが、これに限られず、酸化物半導体膜及び絶縁膜を形成した後の段階であれば、どの段階で行ってもよい。例えば、ゲート絶縁層２０２にも本発明の一態様の絶縁膜を適用する場合では、酸化物半導体膜の形成後、及び絶縁層２５１を構成する絶縁膜１０１の形成後の２回に渡って熱処理を行ってもよい。
また、酸化物半導体膜に対して脱水素化処理や加酸素化処理を行う場合には、酸化物半導体膜の形成後であればどの段階で行ってもよい。なお、脱水素化処理の後に加酸素化処理を行うことが好ましい。
なお、図５（Ａ）に示すトランジスタ２６０を作製する場合には、絶縁膜１０１の加工の際に用いるマスクのパターンを適宜変更することにより作製することができる。
また、図４（Ｂ）に示すトランジスタ２５０を作製する場合には、絶縁層２５１の作製工程を省略することにより、作製することができる。その場合、絶縁層２０５を構成する絶縁膜として、本発明の一態様の絶縁膜の作製方法を用いる。また、ソース電極層２０４ａ及びドレイン電極層２０４ｂのエッチングの際に、半導体層２０１がエッチングにより消失してしまわないように、エッチング条件を適宜調整して形成することが好ましい。
以上が、本作製工程例で例示するボトムゲート型のトランジスタの作製工程例についての説明である。
本実施の形態で例示したトランジスタは、酸化物半導体膜からなる半導体層と接して、本発明の一態様の絶縁膜が設けられ、またその作製工程における熱処理によって絶縁膜から酸素が供給されることにより酸素欠損が効果的に修復され、電気的特性に優れ、且つ信頼性の高いトランジスタである。また、その作製工程において、本発明の一態様の絶縁膜からの酸素供給工程にかかる熱処理の温度を、他の工程よりも高い温度とすることにより、一度供給された酸素が脱離してしまうことが抑制されるため、十分に酸素欠損が低減された酸化物半導体膜を備えるトランジスタを作製することができる。
また本実施の形態で例示したトランジスタの作製方法は、大型の基板に適用することが可能であるため、例えば液晶素子や有機ＥＬ（エレクトロルミネセンス）素子などの表示素子が適用された表示装置の表示部（画素や駆動回路を含む）を代表として、さまざまな薄膜デバイスに適用することができる。また優れたオフ電流特性を有するため、適用されたデバイスの消費電力を効果的に低減することが可能である。
本実施の形態は、本明細書中に記載する他の実施の形態及び実施例と適宜組み合わせて実施することができる。
（実施の形態３）
本実施の形態では、本発明の一態様の絶縁膜が適用され、且つ微細化に適した半導体装置およびその作製方法について、図面を参照して説明する。
本発明の一態様の絶縁膜が適用された酸化物半導体を備える半導体装置は、その優れた電気的特性から集積回路（ＩＣ）、中央演算装置（ＣＰＵ）などの半導体回路にも適用することができる。本実施の形態で例示する酸化物半導体を備える半導体装置は微細化または高集積化が可能であるため、特にこのような半導体回路への応用に適している。
［構成例３］
本構成例では、本発明の一態様の絶縁膜が適用され、高集積化が可能な、トップゲート型のトランジスタの構成について説明する。
なお、以下では上記構成例で説明した内容と重複する部分については、説明を省略するか、簡略化して説明する。
図７（Ａ）は、本構成例で例示するトランジスタ３００の上面概略図であり、図７（Ｂ）は、図７（Ａ）中の切断線Ｅ−Ｆで切断した断面概略図である。なお、明瞭化のため、図７（Ａ）には一部の構成要素（ゲート絶縁膜など）は明示していない。
トランジスタ３００は、基板１１１上に設けられた絶縁層２１１の上面に接し、低抵抗化された領域２０１ａ及び領域２０１ｂを含む半導体層２０１と、半導体層２０１を覆うゲート絶縁層２０２と、ゲート絶縁層２０２の上面に接し、半導体層２０１と重なるゲート電極層２０３と、ゲート絶縁層２０２及びゲート電極層２０３を覆う絶縁層２０５と、絶縁層２０５及びゲート絶縁層２０２に設けられた開口部を介して半導体層２０１とそれぞれ電気的に接続するコンタクトプラグ３０２ａ及び３０２ｂと、コンタクトプラグ３０２ａ及び３０２ｂにそれぞれ電気的に接続されるソース配線３０４ａ及びドレイン配線３０４ｂと、を備える。
ここで、半導体層２０１と接する絶縁層２１１に、本発明の一態様の絶縁膜が適用されている。なお、これに限られず、半導体層２０１と接するゲート絶縁層２０２に適用することもできる。
ここで、絶縁層２０５、並びにコンタクトプラグ３０２ａ及び３０２ｂの各々の上面は平坦化され、その上部にソース配線３０４ａ及びドレイン配線３０４ｂが設けられている。
このように、トランジスタ３００の上面が平坦化されているため、同一構成のトランジスタ３００を、ソース配線３０４ａ及びドレイン配線３０４ｂが設けられる層よりも上層に積層して設けることができ、高集積化が可能となる。
また、後に示すようにトランジスタ３００は平坦化処理を用いて形成するため、同様の平坦化処理が用いられる単結晶シリコンを用いたプロセスとの相性がよい。そのため例えば、単結晶シリコンを用いた半導体回路上に、トランジスタ３００を用いた半導体回路を積層して形成することも可能である。
このように、半導体層２０１と接する絶縁層に本発明の一態様の絶縁膜を適用することにより、その作製工程において半導体層２０１に効果的に酸素を供給することができ、膜中の酸素欠損が低減され、電気的特性に優れたトランジスタ３００とすることができる。
以上が本構成例で例示するトランジスタ３００についての説明である。
［作製工程例３］
本作製工程例では、上記構成例３で例示したトランジスタの作製工程例について、図面を参照して説明する。図８は、トランジスタ３００の作製工程例を示す断面概略図である。
なお、以下では、上記作製工程例で説明した内容と重複する部分については、説明を省略するか、簡略化して説明する。
まず、基板１１１上に絶縁層２１１を形成する。ここでは、絶縁層２１１として、本発明の一態様の絶縁膜を適用する。絶縁層２１１の形成方法としては、実施の形態１で例示した形成方法を用いることができる。なお、基板１１１と絶縁層２１１との間に、水素や水分などの不純物や、酸素に対してバリア性を有する絶縁層を設けてもよい。
ここで、トランジスタ３００を微細に形成する場合には、基板１１１として作製工程にかかる熱処理を経たときの熱収縮の量が比較的小さい基板を用いることが好ましい。例えば石英基板や、シリコンなどの単結晶基板などを用いることが好ましい。また、ガラス基板を用いる場合には、事前に工程にかかる温度以上の熱処理を行うことが好ましい。また、基板１１１に用いる基板として、実施の形態２で例示した基板に加え、半導体回路が形成された絶縁表面を有する基板を用いることができる。当該基板としては、シリコンなどの単結晶基板などが挙げられる。
続いて、絶縁層２１１の上面に接して酸化物半導体膜を形成し、フォトリソグラフィ法を用いて選択的にエッチングし、島状の半導体層２０１を形成する。
その後、絶縁層２１１の露出した部分及び半導体層２０１を覆うゲート絶縁層２０２を形成する。
続いて、後のゲート電極層２０３となる導電膜２２３を形成する（図８（Ａ））。
その後、フォトリソグラフィ法を用いて導電膜２２３を選択的にエッチングし、ゲート電極層２０３を形成する。
ここで、ゲート電極層２０３のエッチングに用いるマスクに対してスリミング処理を行い、より微細なパターンを有するマスクとすることが好ましい。スリミング処理としては、例えばラジカル状態の酸素（酸素ラジカル）などを用いるアッシング処理を適用することができる。ただし、スリミング処理はフォトリソグラフィ法などによって形成されたマスクをより微細なパターンに加工できる処理であれば、アッシング処理に限定する必要はない。また、スリミング処理によって形成されるマスクによって、トランジスタのチャネル長が決定されることになるため、制御性の良好な処理を適用することが好ましい。スリミング処理の結果、フォトリソグラフィ法などによって形成されたマスクを、露光装置の解像限界以下、好ましくは、１／２以下、より好ましくは１／３以下の幅にまで微細化することが可能である。例えば、形成されたマスクの幅は、３０ｎｍ以上２０００ｎｍ以下、好ましくは５０ｎｍ以上３５０ｎｍ以下を達成することができる。
続いて、ゲート電極層２０３をマスクとして、ゲート絶縁層２０２を介して半導体層２０１にドーパント２２１を導入し、一対の低抵抗領域として機能する領域２０１ａ及び２０１ｂを形成する（図８（Ｂ））。
ここで、絶縁層２１１から半導体層２０１に酸素を供給するための熱処理を行う。当該熱処理により、半導体層２０１内に酸素が供給され、これを構成する酸化物半導体膜中の酸素欠損が効果的に修復される。
またこのように、ドーパント２２１を導入した後の段階で熱処理を行うことにより、ドーパントの活性化のための熱処理と、酸素供給のための熱処理を兼ねることができる。
続いて、ゲート絶縁層２０２及びゲート電極層２０３を覆い、後の絶縁層２０５となる絶縁膜２２５を形成する。ここで、絶縁膜２２５は後の平坦化処理による膜減りを考慮して十分な厚さに形成する。
次いで、絶縁膜２２５及びゲート絶縁層２０２に、半導体層２０１に達する開口部を形成する。
ここで、開口部を形成する際、ゲート電極層２０３を挟んで設けられる一対の開口部を２回に分けて個別に形成することにより、露光装置の解像限界よりも開口部間の距離を小さく形成することができる。例えば、ゲート電極層２０３に限りなく近づけて一方の開口部を形成した後、同様にゲート電極層２０３に限りなく近づけて他方の開口部を形成する。特に、ゲート電極層２０３の加工の際にスリミング処理を行った場合では、ゲート電極層２０３の幅が露光機の解像限界よりも小さいため、このような方法を用いて開口部間の距離を解像限界よりも近づけることにより、より微細なトランジスタを形成することができる。
その後、開口部が設けられた絶縁膜２２５上に、後のコンタクトプラグ３０２ａ及びコンタクトプラグ３０２ｂとなる導電膜３２２形成する（図８（Ｃ））。ここで、導電膜３２２は、後の平坦化処理を考慮して少なくとも上記開口部を埋める程度に厚く形成する。なお、図８（Ｃ）には導電膜３２２の上部の一部を明示していない。
導電膜３２２は、上記ゲート電極層２０３、又はソース電極層２０４ａ及びドレイン電極層２０４ｂを構成する導電膜（導電膜２２３又は導電膜２２４）と同様の材料及び方法により形成することができる。
続いて、絶縁膜２２５及び導電膜３２２の上部に対して平坦化処理を行う。平坦化処理としては少なくとも、それぞれ電気的に絶縁されたコンタクトプラグ３０２ａ及び３０２ｂが形成されるように導電膜３２２を分断する深さまで処理する。ここで、ゲート電極層２０３の上面が露出しないように、ゲート電極層２０３上の絶縁膜２２５の一部が残存した状態で処理を終えることが好ましい。
平坦化処理としては、エッチング処理や化学的機械的研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）処理を用いることができる。ＣＭＰ処理を用いる場合には、複数回に分けて行うことが好ましい。例えば、高い研磨速度の一次研磨を行った後に、低い研磨速度の仕上げ研磨を行う。このように研磨速度の異なる研磨を組み合わせることにより、平坦性を高めることができる。
平坦化処理を行うことにより、絶縁層２０５並びにコンタクトプラグ３０２ａ及び３０２ｂが形成される。
その後、絶縁層２０５上に、それぞれコンタクトプラグ３０２ａ及び３０２ｂと電気的に接続するソース配線３０４ａ及びドレイン配線３０４ｂを形成する（図８（Ｄ））。
ソース配線３０４ａ及びドレイン配線３０４ｂは、導電膜を形成した後にフォトリソグラフィ法を用いて選択的にエッチングすることにより形成することができる。また当該導電膜は、上記ゲート電極層２０３、又はソース電極層２０４ａ及びドレイン電極層２０４ｂを構成する導電膜（導電膜２２３又は導電膜２２４）と同様の材料及び方法により形成することができる。
以上の工程により、トランジスタ３００を作製することができる。
なお、本作製工程例では、本発明の一態様の絶縁膜から酸化物半導体膜へ酸素を供給する熱処理を、ドーパント２２１の導入後に行ったが、これに限られず、酸化物半導体膜及び絶縁膜を形成した後の段階であれば、どの段階で行ってもよい。例えば、ゲート絶縁層２０２にも本発明の一態様の絶縁膜を適用する場合では、酸化物半導体膜の形成後、及びゲート絶縁層２０２の形成後の２回に渡って熱処理を行ってもよい。
また、酸化物半導体膜に対して脱水素化処理や加酸素化処理を行う場合には、酸化物半導体膜の形成後であればどの段階で行ってもよい。なお、脱水素化処理の後に加酸素化処理を行うことが好ましい。
以上が本作製工程例で例示するトランジスタ３００の作製工程例についての説明である。
［構成例４］
本構成例では、上記構成例３とは異なるトップゲート型のトランジスタの構成について説明する。
なお、以下では上記構成例で説明した内容と重複する部分については、説明を省略するか、簡略化して説明する。
図９（Ａ）は、本構成例で例示するトランジスタ３５０の上面概略図であり、図９（Ｂ）は、図９（Ａ）中の切断線Ｇ−Ｈで切断した断面概略図である。なお、明瞭化のため図９（Ａ）には、一部の構成要素（絶縁層２０５ａ、絶縁層２０５ｂなど）は明示していない。
トランジスタ３５０は、基板１１１上に設けられた絶縁層２１１の上面に接し、低抵抗化された領域２０１ａ及び領域２０１ｂを含む半導体層２０１と、半導体層２０１上にゲート絶縁層２０２を介して形成されたゲート電極層２０３と、ゲート電極層２０３の上面に接する絶縁層３５２と、ゲート電極層２０３の側面を覆う絶縁層３５１と、絶縁層３５１の側面及び半導体層２０１の上面とそれぞれ接するソース電極層２０４ａ及びドレイン電極層２０４ｂと、ソース電極層２０４ａ及びドレイン電極層２０４ｂを覆う絶縁層２０５ａと、絶縁層２０５ａ及びゲート電極層２０３を覆う絶縁層２０５ｂと、絶縁層２０５ａ及び絶縁層２０５ｂに設けられた開口部を介してソース電極層２０４ａ及びドレイン電極層２０４ｂにそれぞれ電気的に接続するコンタクトプラグ３０２ａ及びコンタクトプラグ３０２ｂと、コンタクトプラグ３０２ａ及びコンタクトプラグ３０２ｂにそれぞれ電気的に接続するソース配線３０４ａ及びドレイン配線３０４ｂと、を備える。
ここで、半導体層２０１と接する絶縁層２１１に、本発明の一態様の絶縁膜が適用されている。なお、これに限られず、半導体層２０１と接するゲート絶縁層２０２に適用することもできる。
ここで、ゲート電極層２０３の側面に設けられる絶縁層３５１の側面に接するソース電極層２０４ａ及びドレイン電極層２０４ｂは、平坦化処理によって電気的に分断されている。また、ゲート電極層２０３と、ソース電極層２０４ａ又はドレイン電極層２０４ｂの距離は、絶縁層３５１の幅によって決定されるため、これらを自己整合的に近づけて形成することができ、極めて微細化されたトランジスタとすることができる。
また、ゲート電極層２０３及び絶縁層３５１と重ならない領域におけるゲート絶縁層２０２が除去されており、当該領域で半導体層２０１とソース電極層２０４ａ及びドレイン電極層２０４ｂとが電気的に接続している。このような構成とすることにより、半導体層２０１とソース電極層２０４ａ及びドレイン電極層２０４ｂが接続する面積を増大させることができ、これらの接触抵抗を低減することができる。
また構成例３と同様に、コンタクトプラグ３０２ａ及びコンタクトプラグ３０２ｂの上面は平坦化されており、平坦化された上面にソース配線３０４ａ及びドレイン配線３０４ｂが設けられている。したがって、上述のように、単結晶シリコンを用いたプロセスと相性がよいため、単結晶シリコン基板を用いた半導体回路と組み合わせて形成することができる。
このように、半導体層２０１と接する絶縁層に本発明の一態様の絶縁膜を適用することにより、その作製工程において半導体層２０１に効果的に酸素を供給することができ、膜中の酸素欠損が低減され、電気的特性に優れたトランジスタ３５０とすることができる。
以上が本構成例で例示するトランジスタ３５０についての説明である。
［作製工程例４］
本作製工程例では、上記構成例４で例示したトランジスタの作製工程例について、図面を参照して説明する。図１０は、トランジスタ３５０の作製工程例を示す断面概略図である。
なお、以下では、上記作製工程例で説明した内容と重複する部分については、説明を省略するか、簡略化して説明する。
まず、基板１１１上に絶縁層２１１を形成する。ここでは、絶縁層２１１として、本発明の一態様の絶縁膜を適用する。絶縁層２１１の形成方法としては、実施の形態１で例示した形成方法を用いることができる。なお、基板１１１と絶縁層２１１との間に水素や水分などの不純物や、酸素に対してバリア性を有する絶縁層を設けてもよい。
また基板１１１としては、上記作製工程例３で例示した基板を用いることができる。
続いて、絶縁層２１１の上面に接して酸化物半導体膜を形成し、フォトリソグラフィ法を用いて選択的にエッチングし、島状の半導体層２０１を形成する。
その後、絶縁層２１１の露出した部分及び半導体層２０１を覆うゲート絶縁層２０２を形成する。
続いて、ゲート絶縁層２０２上に後のゲート電極層２０３となる導電膜２２３を形成する。次いで、導電膜２２３上に後の絶縁層３５２となる絶縁膜３６２を形成する（図１０（Ａ））。
続いて、フォトリソグラフィ法を用いて絶縁膜３６２と導電膜２２３を選択的にエッチングし、ゲート電極層２０３と、当該ゲート電極層２０３上の絶縁層３５２を形成する。
なお、このとき、上述したスリミング処理を行い、微細なゲート電極層２０３としてもよい。
ここで、絶縁層３５２は、後の平坦化処理でソース電極層２０４ａ及びドレイン電極層２０４ｂを形成する際に、確実にゲート電極層２０３と、ソース電極層２０４ａ及びドレイン電極層２０４ｂのそれぞれを電気的に分断するために設ける。なお、平坦化処理の制御性が極めて高い場合には、絶縁層３５２を設けなくてもよい。
その後、ゲート電極層２０３をマスクとして、ゲート絶縁層２０２を介して半導体層２０１にドーパント（図示しない）を導入し、一対の低抵抗領域として機能する領域２０１ａ及び領域２０１ｂを形成する。
ここで、絶縁層２１１から半導体層２０１に酸素を供給するための熱処理を行う。当該熱処理により、半導体層２０１内に酸素が供給され、これを構成する酸化物半導体膜中の酸素欠損が効果的に修復される。
またこのように、ドーパントを導入した後の段階で熱処理を行うことにより、ドーパントの活性化のための熱処理と、酸素供給のための熱処理を兼ねることができる。
続いて、ゲート絶縁層２０２、ゲート電極層２０３の側面、及び絶縁層３５２を覆う絶縁膜３６１を形成する（図１０（Ｂ））。なお、図１０（Ｂ）には絶縁膜３６１の上部の一部を明示していない。
ここで、絶縁膜３６１及び絶縁膜３６２としては、上述した絶縁膜２２５と同様の無機絶縁材料を用いて形成することができる。
その後、絶縁膜３６１に対してマスクを用いることなく異方性のエッチングを行うことにより、ゲート電極層２０３の側面を覆う絶縁層３５１を形成する。また、このときゲート電極層２０３及び絶縁層３５１に覆われない領域のゲート絶縁層２０２は同時にエッチングされることにより、当該領域の半導体層２０１の上面が露出した状態となる。
続いて、半導体層２０１の露出した部分に接し、絶縁層３５１及びゲート電極層２０３を覆うように、後のソース電極層２０４ａ及びドレイン電極層２０４ｂとなる導電膜２２４を形成する（図１０（Ｃ））。
その後、導電膜２２４を覆い、後の絶縁層２０５ａとなる絶縁膜（図示しない）を形成する。ここで、絶縁膜は、その上面の高さが少なくともゲート電極層２０３の上面の高さよりも高くなるように形成する。
続いて平坦化処理を行い、絶縁膜の上層を除去して絶縁層２０５ａを形成する。また同時に、導電膜２２４のゲート電極層２０３と重畳する部分と、絶縁層３５１の上層の一部を除去することにより、それぞれ電気的に分断されたソース電極層２０４ａ及びドレイン電極層２０４ｂを形成する（図１０（Ｄ））。
当該平坦化処理は、少なくとも絶縁層３５１の上面が露出するように処理を行う。またここで、ゲート電極層２０３と重畳して絶縁層３５２が設けられているため、当該絶縁層３５２の厚さの分だけ、平坦化処理における深さ方向の許容範囲を大きくとることができる。また当該平坦化処理は、ゲート電極層２０３の上面が露出しないように行うことが好ましい。
その後、絶縁層２０５ａ及びソース電極層２０４ａ及びドレイン電極層２０４ｂの露出した部分を覆い、後の絶縁層２０５ｂとなる絶縁膜（図示しない）を形成する。
続いて、フォトリソグラフィ法を用いて絶縁膜及び絶縁層２０５ａを選択的にエッチングし、ソース電極層２０４ａ及びドレイン電極層２０４ｂに達する開口部を形成する。
その後、当該開口部を埋めるように、後のコンタクトプラグ３０２ａ及びコンタクトプラグ３０２ｂとなる導電膜（図示しない）を形成する。
続いて、再度平坦化処理を行い、導電膜の上部を除去すると共に絶縁膜の上層を除去し、絶縁層２０５ｂ、並びにコンタクトプラグ３０２ａ及びコンタクトプラグ３０２ｂを形成する。
その後、絶縁層２０５ｂ上に、それぞれコンタクトプラグ３０２ａ及び３０２ｂと電気的に接続するソース配線３０４ａ及びドレイン配線３０４ｂを形成する（図１０（Ｅ））。
以上の工程により、トランジスタ３５０を作製することができる。
なお、本作製工程例では、本発明の一態様の絶縁膜から酸化物半導体膜へ酸素を供給する熱処理を、ドーパントの導入後に行ったが、これに限られず、酸化物半導体膜及び絶縁膜を形成した後の段階であれば、どの段階で行ってもよい。例えば、ゲート絶縁層２０２にも本発明の一態様の絶縁膜を適用する場合では、酸化物半導体膜の形成後、及びゲート絶縁層２０２の形成後の２回に渡って熱処理を行ってもよい。
また、酸化物半導体膜に対して脱水素化処理や加酸素化処理を行う場合には、酸化物半導体膜の形成後であればどの段階で行ってもよい。なお、脱水素化処理の後に加酸素化処理を行うことが好ましい。
以上が本作製工程例で例示するトランジスタ３５０の作製工程例についての説明である。
本実施の形態で例示したトランジスタは、酸化物半導体膜からなる半導体層と接して、本発明の一態様の絶縁膜が設けられ、またその作製工程における熱処理によって絶縁膜から酸素が供給されることにより酸素欠損が効果的に修復され、電気的特性に優れ、且つ信頼性の高いトランジスタである。また、その作製工程において、本発明の一態様の絶縁膜からの酸素供給工程にかかる熱処理の温度を、他の工程よりも高い温度とすることにより、一度供給された酸素が脱離してしまうことが抑制されるため、十分に酸素欠損が低減された酸化物半導体膜を備えるトランジスタを作製することができる。
また本実施の形態で例示したトランジスタは、極めて微細化が可能であるため、ＩＣやＣＰＵなどと言った半導体回路に適用することができる。また、その極めて優れたオフ電流特性を利用し、ＤＲＡＭやＳＲＡＭなどの記憶素子に応用することにより、実質的に不揮発性の記憶素子とすることもできる。
本実施の形態は、本明細書中に記載する他の実施の形態及び実施例と適宜組み合わせて実施することができる。
（実施の形態４）
本明細書に開示する半導体装置は、さまざまな電子機器（遊技機も含む）に適用することができる。電子機器としては、テレビジョン装置（テレビ、又はテレビジョン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機、携帯型ゲーム機、携帯情報端末、音響再生装置、遊技機（パチンコ機、スロットマシン等）、ゲーム筐体が挙げられる。これらの電子機器の具体例を図１１及び図１２に示す。
図１１（Ａ）は、表示部を有するテーブル９０００を示している。テーブル９０００は、筐体９００１に表示部９００３が組み込まれており、表示部９００３により映像を表示することが可能である。なお、４本の脚部９００２により筐体９００１を支持した構成を示している。また、電力供給のための電源コード９００５を筐体９００１に有している。
本発明の一態様の半導体装置は、表示部９００３に用いることが可能であり、電子機器に高い信頼性を付与することができる。
表示部９００３は、タッチ入力機能を有しており、テーブル９０００の表示部９００３に表示された表示ボタン９００４を指などで触れることで、画面操作や、情報を入力することができ、また他の家電製品との通信を可能とする、又は制御を可能とすることで、画面操作により他の家電製品をコントロールする制御装置としてもよい。
また、筐体９００１に設けられたヒンジによって、表示部９００３の画面を床に対して垂直に立てることもでき、テレビジョン装置としても利用できる。狭い部屋においては、大きな画面のテレビジョン装置は設置すると自由な空間が狭くなってしまうが、テーブルに表示部が内蔵されていれば、部屋の空間を有効に利用することができる。
図１１（Ｂ）は、テレビジョン装置９１００を示している。テレビジョン装置９１００は、筐体９１０１に表示部９１０３が組み込まれており、表示部９１０３により映像を表示することが可能である。なお、ここではスタンド９１０５により筐体９１０１を支持した構成を示している。
テレビジョン装置９１００の操作は、筐体９１０１が備える操作スイッチや、別体のリモコン操作機９１１０により行うことができる。リモコン操作機９１１０が備える操作キー９１０９により、チャンネルや音量の操作を行うことができ、表示部９１０３に表示される映像を操作することができる。また、リモコン操作機９１１０に、当該リモコン操作機９１１０から出力する情報を表示する表示部９１０７を設ける構成としてもよい。
図１１（Ｂ）に示すテレビジョン装置９１００は、受信機やモデムなどを備えている。テレビジョン装置９１００は、受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線又は無線による通信ネットワークに接続することにより、一方向（送信者から受信者）又は双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
本発明の一態様の半導体装置は、表示部９１０３、９１０７をはじめ、筐体９１０１やリモコン操作機９１１０内の制御回路に用いることが可能であり、テレビジョン装置、及びリモコン操作機に高い信頼性を付与することができる。
図１１（Ｃ）はコンピュータであり、本体９２０１、筐体９２０２、表示部９２０３、キーボード９２０４、外部接続ポート９２０５、ポインティングデバイス９２０６等を含む。コンピュータは、本発明の一態様の半導体装置をその表示部９２０３、筐体９２０２内の集積回路や記憶装置に用いることにより作製される。先の実施の形態に示した半導体装置を利用すれば、信頼性の高いコンピュータとすることが可能となる。
図１２（Ａ）及び図１２（Ｂ）は２つ折り可能なタブレット型端末である。図１２（Ａ）は、開いた状態であり、タブレット型端末は、筐体９６３０、表示部９６３１ａ、表示部９６３１ｂ、表示モード切り替えスイッチ９０３４、電源スイッチ９０３５、省電力モード切り替えスイッチ９０３６、留め具９０３３、操作スイッチ９０３８、を有する。なお、当該タブレット端末は、本発明の一態様の半導体装置を表示部９６３１ａ、表示部９６３１ｂの一方又は両方をはじめ、これらを制御する制御部に用いることにより作製される。
表示部９６３１ａは、一部をタッチパネルの領域９６３２ａとすることができ、表示された操作キー９６３７にふれることでデータ入力をすることができる。なお、表示部９６３１ａにおいては、一例として半分の領域が表示のみの機能を有する構成、もう半分の領域がタッチパネルの機能を有する構成を示しているが該構成に限定されない。表示部９６３１ａの全ての領域がタッチパネルの機能を有する構成としてもよい。例えば、表示部９６３１ａの全面をキーボードボタン表示させてタッチパネルとし、表示部９６３１ｂを表示画面として用いることができる。
また、表示部９６３１ｂにおいても表示部９６３１ａと同様に、表示部９６３１ｂの一部をタッチパネルの領域９６３２ｂとすることができる。また、タッチパネルのキーボード表示切り替えボタン９６３９が表示されている位置に指やスタイラスなどでふれることで表示部９６３１ｂにキーボードボタン表示することができる。
また、タッチパネルの領域９６３２ａとタッチパネルの領域９６３２ｂに対して同時にタッチ入力することもできる。
また、表示モード切り替えスイッチ９０３４は、縦表示または横表示などの表示の向きを切り替え、白黒表示やカラー表示の切り替えなどを選択できる。省電力モード切り替えスイッチ９０３６は、タブレット型端末に内蔵している光センサで検出される使用時の外光の光量に応じて表示の輝度を最適なものとすることができる。タブレット型端末は光センサだけでなく、ジャイロ、加速度センサ等の傾きを検出するセンサなどの他の検出装置を内蔵させてもよい。
また、図１２（Ａ）では表示部９６３１ｂと表示部９６３１ａの表示面積が同じ例を示しているが特に限定されず、一方のサイズともう一方のサイズが異なっていてもよく、表示の品質も異なっていてもよい。例えば一方が他方よりも高精細な表示を行える表示パネルとしてもよい。
図１２（Ｂ）は、閉じた状態であり、タブレット型端末は、筐体９６３０、太陽電池９６３３、充放電制御回路９６３４、バッテリー９６３５、ＤＣＤＣコンバータ９６３６を有する。なお、図１２（Ｂ）では充放電制御回路９６３４の一例としてバッテリー９６３５、ＤＣＤＣコンバータ９６３６を有する構成について示している。
なお、タブレット型端末は２つ折り可能なため、未使用時に筐体９６３０を閉じた状態にすることができる。従って、表示部９６３１ａ、表示部９６３１ｂを保護できるため、耐久性に優れ、長期使用の観点からも信頼性の優れたタブレット型端末を提供できる。
また、この他にも図１２（Ａ）及び図１２（Ｂ）に示したタブレット型端末は、様々な情報（静止画、動画、テキスト画像など）を表示する機能、カレンダー、日付又は時刻などを表示部に表示する機能、表示部に表示した情報をタッチ入力操作又は編集するタッチ入力機能、様々なソフトウェア（プログラム）によって処理を制御する機能、等を有することができる。
タブレット型端末の表面に装着された太陽電池９６３３によって、電力をタッチパネル、表示部、または映像信号処理部等に供給することができる。なお、太陽電池９６３３は、筐体９６３０の片面または両面に設けることができ、バッテリー９６３５の充電を効率的に行う構成とすることができる。なおバッテリー９６３５としては、リチウムイオン電池を用いると、小型化を図れる等の利点がある。
また、図１２（Ｂ）に示す充放電制御回路９６３４の構成、及び動作について図１２（Ｃ）にブロック図を示し説明する。図１２（Ｃ）には、太陽電池９６３３、バッテリー９６３５、ＤＣＤＣコンバータ９６３６、コンバータ９６３８、スイッチＳＷ１乃至ＳＷ３、表示部９６３１について示しており、バッテリー９６３５、ＤＣＤＣコンバータ９６３６、コンバータ９６３８、スイッチＳＷ１乃至ＳＷ３が、図１２（Ｂ）に示す充放電制御回路９６３４に対応する箇所となる。
まず外光により太陽電池９６３３により発電がされる場合の動作の例について説明する。太陽電池で発電した電力は、バッテリー９６３５を充電するための電圧となるようＤＣＤＣコンバータ９６３６で昇圧または降圧がなされる。そして、表示部９６３１の動作に太陽電池９６３３からの電力が用いられる際にはスイッチＳＷ１をオンにし、コンバータ９６３８で表示部９６３１に必要な電圧に昇圧または降圧をすることとなる。また、表示部９６３１での表示を行わない際には、ＳＷ１をオフにし、ＳＷ２をオンにしてバッテリー９６３５の充電を行う構成とすればよい。
なお太陽電池９６３３については、発電手段の一例として示したが、特に限定されず、圧電素子（ピエゾ素子）や熱電変換素子（ペルティエ素子）などの他の発電手段によるバッテリー９６３５の充電を行う構成であってもよい。例えば、無線（非接触）で電力を送受信して充電する無接点電力伝送モジュールや、また他の充電手段を組み合わせて行う構成としてもよい。
本実施の形態は、本明細書中に記載する他の実施の形態及び実施例と適宜組み合わせて実施することができる。
本実施例では、基板上にＹＳＺ膜及びＳｉＯｘ膜を形成し、ＴＤＳ分析を行った結果を示す。
まず、シリコンの単結晶基板上にスパッタリング法を用いてＹＳＺ膜とＳｉＯｘ膜を形成し、３種類のサンプルを作製した。作製した各サンプルについての概要を表１に示す。
ＹＳＺ膜は、ＺｒＯ２とＹ２Ｏ３の含有比が９２：８であるＹＳＺターゲットを用い、アルゴンと酸素を流量比１：１で流しながら、圧力０．４Ｐａで約１００ｎｍの厚さになるように成膜を行った。このとき、成膜時の基板温度を室温としたものをサンプル１、３００℃に加熱して成膜したものをサンプル２とした。
ＳｉＯｘ膜は、ＳｉＯ２ターゲットを用い、アルゴンと酸素を流量比１：１で流しながら、圧力０．４Ｐａで約３００ｎｍの厚さになるように成膜を行った。このとき、成膜時の基板温度を１００℃として成膜したものをサンプル３とした。
続いてサンプル１乃至３をそれぞれ約１ｃｍ角に切り出し、ＴＤＳ分析を行った。ＴＤＳ分析は、５０℃から６００℃の温度範囲で圧力１．２×１０−７Ｐａ、昇温速度３０℃／ｍｉｎ．として行った。
図１３に各サンプルにおけるＴＤＳ分析の結果を示す。図１３には温度に対する酸素分子に相当する質量数３２の検出強度を示している。
サンプル１では、４００℃より高い温度範囲で急激に酸素の放出量が増加し、約５００℃にピークを有する。
サンプル２では、測定温度範囲でほとんど酸素の放出がみられなかった。
サンプル３では、２００℃付近から徐々に放出量が増加し、３２０℃付近にピークを有するものの、その放出量は、サンプル１と比較して、その厚さが約３倍であるにも関わらず、ピーク値の値で１／９程度であった。
以上の結果から、酸素雰囲気下のもと低温で成膜したＹＳＺ膜からの酸素放出量が、高温で成膜したＹＳＺ膜、及びＳｉＯｘ膜に比べて極めて高いこと、またその放出する温度が極めて高いことが分かった。
本実施例では、実施例１で作製したサンプル１及びサンプル２と、サンプル１に対してＴＤＳ分析を行った後のサンプル４について、断面観察を行った結果を示す。
サンプル１、サンプル２は、観察に用いたサンプルはいずれも、ＴＤＳ分析を行う前の時点のサンプルである。また、サンプル４は、実施例１において６００℃まで昇温し、酸素が放出された後の状態のものを用いた。また、観察の前処理として各サンプルの上層にカーボン及びＰｔをコーティングした。
断面観察は、ＳＴＥＭ（Ｓｃａｎｎｉｎｇ Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｙ）法を用いて行った。
サンプル１についての断面観察結果を図１４に示す。図１４（Ａ）は位相コントラスト像（ＴＥ像）であり、図１４（Ｂ）はＺコントラスト像（ＺＣ像）である。サンプル１のＹＳＺ膜は完全に結晶化しておらず、部分的に非晶質の領域が形成されていることが分かった。また、膜中に空隙が多数分散して存在していることが確認できた。当該空隙の断面形状は、被成膜面に対して横長な形状であり、平行方向に１ｎｍ以上５０ｎｍ以下、垂直方向に１ｎｍ以上２０ｎｍ以下の様々な大きさのものが確認された。
サンプル２についての断面観察結果を図１５に示す。図１５（Ａ）は位相コントラスト像（ＴＥ像）であり、図１５（Ｂ）はＺコントラスト像（ＺＣ像）である。サンプル２のＹＳＺ膜は、ほぼ完全に結晶化しており、被成膜面に対して概略垂直方向に明瞭な結晶粒界が確認できた。
サンプル４についての断面観察結果を図１６に示す。図１６（Ａ）は位相コントラスト像（ＴＥ像）であり、図１６（Ｂ）はＺコントラスト像（ＺＣ像）である。サンプル４のＹＳＺ膜は、その上層はほぼ完全に結晶化しており、被成膜面に対して垂直方向に明瞭な結晶粒界が確認できた。また、被成膜面に近い下層の領域は完全に結晶化していない非晶質領域が存在し、またサンプル１に比べてサイズの大きな、横長な形状の空隙が該領域に集中して存在していることが確認できた。
以上の結果から、酸素雰囲気下のもと低温で成膜したＹＳＺ膜には、非晶質で低密度な領域が形成されていること、及び膜中に空隙が多数形成されていることが確認できた。またこのＹＳＺ膜に対して加熱処理を行い、酸素放出が成された後では、表面に近い上層は結晶化が進行し、また下層に非晶質な領域及び空隙が集中して残存していることが確認できた。
また、酸素雰囲気下のもと低温で成膜したＹＳＺ膜では酸素放出前と比較して酸素放出後では結晶領域が広がっていること、及び、結晶性の極めて高いＹＳＺ膜では酸素放出がほとんどみられないことから、酸素放出が成される以前の非晶質な領域には、化学量論的組成を越えた過剰な酸素が含有していることが分かった。
本実施例では、ＹＳＺ膜に対して、膜密度を測定した結果について説明する。
膜密度の測定は上記サンプル１、サンプル２、及び新たに作製したサンプル５の、３サンプルについて行った。なお、サンプル１及びサンプル２はいずれも、ＴＤＳ分析を行う前の時点のものである。
サンプル５としては、上記サンプル１と同様の条件でＳｉ基板上にＹＳＺ膜を形成し、その後、窒素雰囲気下、５５０℃で１６０分保持するように加熱処理を行ったものを用いた。
続いて、サンプル１、サンプル２、及びサンプル５について、Ｘ線反射率法（ＸＲＲ：Ｘ−ｒａｙ Ｒｅｆｌｅｃｔｏｍｅｔｒｙ）を用いて、膜密度を測定した。膜密度は測定された反射率の入射角に対するプロファイルに対して、各種パラメータを最適化してフィッティングを行うことにより算出した。ここで、膜密度の値として、ＹＳＺ膜の表面及び下層との界面を除いた領域における値を膜密度とした。測定された膜密度の結果を表２に示す。
膜密度は、高温で成膜されたサンプル２よりも、低温で成膜されたサンプル１の方が小さいことが確認された。また、加熱処理を行い、酸素放出が成された後の状態であるサンプル５は、サンプル２に比べて低密度であるものの、サンプル１に比べて若干膜密度が大きくなっている。これは、実施例１及び実施例２の結果を考慮すると、加熱処理により結晶化が進行したこと、また膜中に含まれる過剰酸素が膜外に放出されたことに起因して、その密度が増大したと推察できる。
以上の結果から、酸素雰囲気下のもと低温で成膜したＹＳＺ膜は、高温で成膜したＹＳＺ膜に比べ、低密度な膜であることが確認できた。また、これを加熱して酸素が放出された状態でも、高温で成膜し完全結晶化したＹＳＺ膜に比べて低密度な状態であることが確認できた。
１０１ 絶縁膜
１０３ 空隙
１１１ 基板
１２１ 検出強度
１２３ 検出強度
２００ トランジスタ
２０１ 半導体層
２０１ａ 領域
２０１ｂ 領域
２０２ ゲート絶縁層
２０３ ゲート電極層
２０４ａ ソース電極層
２０４ｂ ドレイン電極層
２０５ 絶縁層
２０５ａ 絶縁層
２０５ｂ 絶縁層
２１１ 絶縁層
２２１ ドーパント
２２３ 導電膜
２２４ 導電膜
２２５ 絶縁膜
２５０ トランジスタ
２５１ 絶縁層
２６０ トランジスタ
２７０ トランジスタ
２７１ 酸化物半導体膜
３００ トランジスタ
３０２ａ コンタクトプラグ
３０２ｂ コンタクトプラグ
３０４ａ ソース配線
３０４ｂ ドレイン配線
３２２ 導電膜
３５０ トランジスタ
３５１ 絶縁層
３５２ 絶縁層
３６１ 絶縁膜
３６２ 絶縁膜
９０００ テーブル
９００１ 筐体
９００２ 脚部
９００３ 表示部
９００４ 表示ボタン
９００５ 電源コード
９０３３ 留め具
９０３４ スイッチ
９０３５ 電源スイッチ
９０３６ 省電力モード切り替えスイッチ
９０３８ 操作スイッチ
９１００ テレビジョン装置
９１０１ 筐体
９１０３ 表示部
９１０５ スタンド
９１０７ 表示部
９１０９ 操作キー
９１１０ リモコン操作機
９２０１ 本体
９２０２ 筐体
９２０３ 表示部
９２０４ キーボード
９２０５ 外部接続ポート
９２０６ ポインティングデバイス
９６３０ 筐体
９６３１ 表示部
９６３１ａ 表示部
９６３１ｂ 表示部
９６３２ａ 領域
９６３２ｂ 領域
９６３３ 太陽電池
９６３４ 充放電制御回路
９６３５ バッテリー
９６３６ ＤＣＤＣコンバータ
９６３７ 操作キー
９６３８ コンバータ
９６３９ キーボード表示切り替えボタン

Claims (3)

  1. 酸化ジルコニウムと酸化イットリウムとを含む絶縁膜であって、
    前記絶縁膜において、膜中に非晶質領域と、空隙と、が確認され、
    且つ、昇温脱離ガス分光法分析にて検出される、温度に対する質量数３２の検出強度が、一以上のピークを有し、
    膜密度が５．４０ｇ／ｃｍ ３ 以上５．９５ｇ／ｃｍ ３ 以下である、ことを特徴とする絶縁膜。
  2. 請求項１において、
    前記絶縁膜は、昇温脱離ガス分光法分析にて検出される、温度に対する質量数３２の検出強度が、３５０℃以上にピークを有する、ことを特徴とする絶縁膜。
  3. 請求項１又は２に記載の絶縁膜と、
    酸化物半導体層と、ゲート絶縁層と、ゲート電極層と、ソース電極層及びドレイン電極層と、を有し、
    前記絶縁膜と、前記酸化物半導体層とは接して設けられる、ことを特徴とする半導体装置。
JP2012251389A 2011-11-18 2012-11-15 絶縁膜及び半導体装置 Expired - Fee Related JP6054148B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012251389A JP6054148B2 (ja) 2011-11-18 2012-11-15 絶縁膜及び半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011252213 2011-11-18
JP2011252213 2011-11-18
JP2012251389A JP6054148B2 (ja) 2011-11-18 2012-11-15 絶縁膜及び半導体装置

Publications (3)

Publication Number Publication Date
JP2013128106A JP2013128106A (ja) 2013-06-27
JP2013128106A5 JP2013128106A5 (ja) 2016-01-07
JP6054148B2 true JP6054148B2 (ja) 2016-12-27

Family

ID=48425935

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012251389A Expired - Fee Related JP6054148B2 (ja) 2011-11-18 2012-11-15 絶縁膜及び半導体装置

Country Status (2)

Country Link
US (1) US8969130B2 (ja)
JP (1) JP6054148B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI614813B (zh) 2013-01-21 2018-02-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
JP6496132B2 (ja) 2013-12-02 2019-04-03 株式会社半導体エネルギー研究所 半導体装置
US9722091B2 (en) 2014-09-12 2017-08-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2017081579A1 (en) 2015-11-13 2017-05-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6851814B2 (ja) 2015-12-29 2021-03-31 株式会社半導体エネルギー研究所 トランジスタ
WO2018163013A1 (ja) * 2017-03-07 2018-09-13 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
CN107146816B (zh) * 2017-04-10 2020-05-15 华南理工大学 一种氧化物半导体薄膜及由其制备的薄膜晶体管
US11069796B2 (en) * 2018-08-09 2021-07-20 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US20220254897A1 (en) * 2021-02-09 2022-08-11 Taiwan Semiconductor Manufacturing Company Limited Thin film transistor including a compositionally-graded gate dielectric and methods for forming the same

Family Cites Families (121)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4360598A (en) * 1980-03-26 1982-11-23 Ngk Insulators, Ltd. Zirconia ceramics and a method of producing the same
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JPH11135755A (ja) * 1997-10-31 1999-05-21 Nippon Steel Corp 半導体装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP2000154007A (ja) * 1998-11-17 2000-06-06 Kinya Adachi 金属酸化物表面をエッチングする技術及びそれを用いて得られる材料
US6346228B1 (en) * 1999-02-19 2002-02-12 Council Of Scientific And Industrial Research Hydrophobic multicomponent catalyst useful for direct oxidation of hydrogen to hydrogen peroxide
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP2001217415A (ja) * 2000-01-31 2001-08-10 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
JP2003309188A (ja) * 2002-04-15 2003-10-31 Nec Corp 半導体装置およびその製造方法
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
EP2246894B2 (en) 2004-03-12 2018-10-10 Japan Science and Technology Agency Method for fabricating a thin film transistor having an amorphous oxide as a channel layer
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
KR100998527B1 (ko) 2004-11-10 2010-12-07 고쿠리츠다이가쿠호진 토쿄고교 다이가꾸 비정질 산화물 및 전계 효과 트랜지스터
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
RU2358354C2 (ru) 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Светоизлучающее устройство
JP5118812B2 (ja) 2004-11-10 2013-01-16 キヤノン株式会社 電界効果型トランジスタ
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
EP1998375A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101358954B1 (ko) 2005-11-15 2014-02-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 다이오드 및 액티브 매트릭스 표시장치
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
KR100805018B1 (ko) * 2007-03-23 2008-02-20 주식회사 하이닉스반도체 반도체 소자의 제조 방법
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5406449B2 (ja) * 2007-05-30 2014-02-05 キヤノン株式会社 酸化物半導体を用いた薄膜トランジスタの製造方法および表示装置
JP5242083B2 (ja) 2007-06-13 2013-07-24 出光興産株式会社 結晶酸化物半導体、及びそれを用いてなる薄膜トランジスタ
US8067793B2 (en) 2007-09-27 2011-11-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including storage capacitor with yttrium oxide capacitor dielectric
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP5496500B2 (ja) * 2007-12-18 2014-05-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7910929B2 (en) 2007-12-18 2011-03-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5319961B2 (ja) * 2008-05-30 2013-10-16 富士フイルム株式会社 半導体素子の製造方法
JP5331382B2 (ja) * 2008-05-30 2013-10-30 富士フイルム株式会社 半導体素子の製造方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5760298B2 (ja) * 2009-05-21 2015-08-05 ソニー株式会社 薄膜トランジスタ、表示装置、および電子機器
JP4415062B1 (ja) 2009-06-22 2010-02-17 富士フイルム株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP2011129719A (ja) * 2009-12-17 2011-06-30 Toshiba Corp 半導体装置およびその製造方法
KR102402342B1 (ko) * 2010-02-05 2022-05-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
WO2011108346A1 (en) 2010-03-05 2011-09-09 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of oxide semiconductor film and manufacturing method of transistor
DE102010003784A1 (de) * 2010-04-09 2011-10-13 Robert Bosch Gmbh Verfahren zur Herstellung einer Solarzelle

Also Published As

Publication number Publication date
US20130126861A1 (en) 2013-05-23
JP2013128106A (ja) 2013-06-27
US8969130B2 (en) 2015-03-03

Similar Documents

Publication Publication Date Title
JP6054148B2 (ja) 絶縁膜及び半導体装置
JP6542335B2 (ja) 半導体装置
JP6487088B2 (ja) 半導体装置の作製方法
US9583570B2 (en) Oxide semiconductor stacked film and semiconductor device
TWI580047B (zh) 半導體裝置
JP6408644B2 (ja) 半導体装置
KR102125824B1 (ko) 반도체 장치의 제작 방법
KR102107255B1 (ko) 반도체 장치
JP2019087754A (ja) 半導体装置
JP2018129555A (ja) 半導体装置
US9171943B2 (en) Method for manufacturing semiconductor device
JP2017152720A (ja) 半導体装置
JP6050662B2 (ja) 半導体装置及び半導体装置の作製方法
US8604472B2 (en) Semiconductor device
JP5960430B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151111

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151111

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160818

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160830

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161026

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161115

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161130

R150 Certificate of patent or registration of utility model

Ref document number: 6054148

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees