JP2013097786A5 - - Google Patents

Claims (10)

1. データを読み出し、エラー情報を受信し、前記受信したエラー情報にしたがって前記読み出しデータを訂正するように構成された不揮発性メモリ装置と、
   前記読み出しデータを受信するように構成されたインターフェイス、及び前記受信した読み出しデータのエラービット位置を決定して前記インターフェイスが前記決定されたエラービットの位置に前記エラー情報を出力するように構成された ユニットを有する制御器と、を含み、
   前記エラー情報は、前記読み出しデータのビットに対応するビットを含み、前記エラー情報のビットは、前記読み出しデータのビットのエラーを示すビットを含み、前記読み出しデータの前記ビットの値は、前記エラー情報のビットの値にしたがって変更されるメモリシステム。
2. 前記不揮発性メモリ装置は、前記読み出しデータを前記制御器へ出力し、前記エラー情報を前記制御器から受信する請求項１に記載のメモリシステム。
3. 前記制御器は、前記エラー情報を前記不揮発性メモリ装置へ出力し、前記エラー情報は、前記読み出しデータの訂正されたデータと前記読み出しデータを包含しない請求項１に記載のメモリシステム。
4. 前記不揮発性メモリ装置は、ランダム化されたデータとして前記読み出しデータを前記制御器へ出力し、デランダム化されたデータとして前記エラー情報を前記制御器から受信する請求項１に記載のメモリシステム。
5. 前記不揮発性メモリ装置は、前記読み出しデータを前記制御器へ出力した後、そして前記エラー情報を前記制御器から受信して前記格納された読み出しデータが前記受信された読み出し情報にしたがって訂正される時に前記読み出しデータを格納するページバッファを含む請求項１に記載のメモリシステム。
6. 前記エラー情報は、前記読み出しデータの前記ビットの全てに対応しているわけではない請求項１に記載のメモリシステム。
7. 前記不揮発性メモリ装置は、変更されたビットとして前記受信したエラー情報の前記ビットの前記値に対応する前記ビットの前記値を変更し、訂正されたデータとして維持されたビットと前記変更されたビット格納する請求項１に記載のメモリシステム。
8. データを出力する不揮発性メモリ装置と、
   前記不揮発性メモリ装置から前記データを受信するように構成されたインターフェイス、及び前記受信したデータのエラービットの位置を決定して前記インターフェイスが前記決定されたエラービットの位置にエラー位置情報を出力するように構成されたユニットを有する制御器と、を含み、
   前記不揮発性メモリ装置は、前記エラー位置情報にしたがって前記データを訂正するメモリシステム。
9. 前記制御器は、前記受信したデータをデランダム化させて前記受信したデータから前記エラービットの位置を決定し、ランダム化無しで前記情報を出力する請求項８に記載のメモリシステム。
10. 前記制御器は、前記受信したデータをデランダム化させるランダム化器／デランダム化器を含み、前記制御器は、前記ランダム化器／デランダム化器が前記情報をランダム化することを防止する請求項８に記載のメモリシステム。