JP2013097786A - メモリシステム及びそれの動作方法 - Google Patents
メモリシステム及びそれの動作方法 Download PDFInfo
- Publication number
- JP2013097786A JP2013097786A JP2012139532A JP2012139532A JP2013097786A JP 2013097786 A JP2013097786 A JP 2013097786A JP 2012139532 A JP2012139532 A JP 2012139532A JP 2012139532 A JP2012139532 A JP 2012139532A JP 2013097786 A JP2013097786 A JP 2013097786A
- Authority
- JP
- Japan
- Prior art keywords
- data
- bit
- error
- memory device
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1012—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error
- G06F11/1016—Error in accessing a memory location, i.e. addressing error
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1076—Parity data used in redundant arrays of independent storages, e.g. in RAID systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1076—Parity data used in redundant arrays of independent storages, e.g. in RAID systems
- G06F11/108—Parity data distribution in semiconductor storages, e.g. in SSD
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5628—Programming or writing circuits; Data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
- H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
- H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
- H03M13/1525—Determination and particular use of error location polynomials
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
- H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
- H03M13/1545—Determination of error locations, e.g. Chien search or other methods or arrangements for the determination of the roots of the error locator polynomial
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Pure & Applied Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Algebra (AREA)
- Computer Hardware Design (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Read Only Memory (AREA)
Abstract
【解決手段】本発明の実施形態によるメモリシステムは不揮発性メモリ装置と、前記不揮発性メモリ装置を制御するように構成されたメモリ制御器と、を含み、前記メモリ制御器は前記不揮発性メモリ装置から読み出されたデータのエラーの位置情報を含むエラーフラッグ情報を前記不揮発性メモリ装置へ提供する。
【選択図】図1
Description
1100・・・メモリセルアレイ
1200・・・アドレスデコーダー
1300・・・電圧発生器
1400・・・制御ロジック
1500・・・ペ−ジバッファ回路
1600・・・入出力インタ−フェイス
2000・・・メモリ制御器
2100・・・ホストインターフェイス
2200・・・メモリインターフェイス
2300・・・処理ユニット
2400・・・バッファメモリ
2600・・・ランダム化器/デランダム化器
Claims (38)
- データを読み出し、エラー情報を受信し、前記受信したエラー情報にしたがって前記読み出しデータを訂正するように構成された不揮発性メモリ装置と、
前記読み出しデータを受信するように構成され、インターフェイスが前記受信したデータのエラービット位置に前記エラー情報を出力するように前記受信したデータのエラービットの位置を決定するユニットを有する制御器と、を含み、
前記エラー情報は、前記読み出されたデータのビットに対応したビットを含み、前記エラー情報のビットは前記読み出されたデータのビットのエラーを示すビットを含み、前記読み出されたデータのビットの値は前記エラー情報のビットの値にしたがって変更されるメモリシステム。 - 前記不揮発性メモリ装置は、前記読み出されたデータを前記制御器へ出力し、前記エラー情報を前記制御器から受信する請求項1に記載のメモリシステム。
- 前記制御器は、前記エラー情報を前記不揮発性メモリ装置へ出力し、前記エラー情報は前記読み出されたデータと前記読み出されたデータの訂正データとを包含しない請求項1に記載のメモリシステム。
- 前記不揮発性メモリ装置は、ランダム化されたデータとして前記読み出されたデータを前記制御器へ出力し、デランダム化されたデータとして前記エラー情報を前記制御器から受信する請求項1に記載のメモリシステム。
- 前記不揮発性メモリ装置は、前記読み出されたデータが前記エラー情報にしたがって訂正されるように前記読み出されたデータを前記制御器へ出力した後、そして前記エラー情報が前記制御器から入力される時、前記前記読み出されたデータを格納するページバッファを含む請求項1に記載のメモリシステム。
- 前記エラー情報は、前記読み出されたデータの全てのビットと対応しているわけではない請求項1に記載のメモリシステム。
- 前記不揮発性メモリ装置は、変更されたビットとして前記受信したエラー情報のビットの値に対応する前記ビットの値を変更し、前記変更されたビットと維持されたビットとを前記訂正されたデータとして格納する請求項1に記載のメモリシステム。
- 前記不揮発性メモリ装置は、前記エラー情報に対応しないビットの値を維持し、前記変更された値を有する前記ビットと前記維持された値とを有するビットを含む前記訂正されたデータを格納する請求項1に記載のメモリシステム。
- 前記不揮発性メモリ装置は、単一ビットメモリアレイとマルチビットメモリアレイとを含み、前記データを前記単一ビットメモリアレイから読み出し、前記訂正されたデータを前記マルチビットメモリアレイに格納する請求項1に記載のメモリシステム。
- 前記不揮発性メモリ装置は、SLCプログラム方法を利用してプログラムされた前記データを読み出し、MLCプログラム方法によって前記訂正されたデータを格納する請求項1に記載のメモリシステム。
- 前記不揮発性メモリ装置は、前記制御器から前記エラー情報をページ単位で受信する請求項1に記載のメモリシステム。
- 前記読み出されたデータと前記エラー情報とは同一なデータ大きさを有する請求項1に記載のメモリシステム。
- 前記不揮発性メモリ装置は、前記データを第1領域から第2領域に複写する複写動作の時には、前記読み出されたデータに対応する前記エラー情報を受信する請求項1に記載のメモリシステム。
- 前記不揮発性メモリ装置は、複写動作を示す命令に応答して前記データを読み出すことと前記受信したエラー情報にしたがって前記訂正されたデータを格納することとを動作させる請求項1に記載のメモリシステム。
- 前記不揮発性メモリ装置は、前記読み出されたデータのページ単位で前記エラー情報にしたがって前記エラーを有するビットを訂正するように構成されたページバッファラッチを含み、前記ページバッファラッチは前記読み出されたデータ、前記エラー情報、及び前記訂正されたデータを格納するように構成された請求項1に記載のメモリシステム。
- 前記不揮発性メモリ装置は、前記読み出されたデータのビットと前記エラー情報とをビット単位で比較して排他的OR方式又は排他的NOR方式にしたがって前記読み出されたデータのエラービットを訂正する請求項15に記載のメモリシステム。
- 前記エラー情報のビットは、前記読み出されたデータの他の1つのビットのエラー無しを示す第2ビットを含み、前記読み出されたデータの他の1つのビットの値は前記エラー情報の第2ビットの値にしたがって変更されない請求項1に記載のメモリシステム。
- データを出力する不揮発性メモリ装置と、
前記不揮発性メモリ装置から前記データを受信するように構成され、インターフェイスが前記受信したデータのエラービット位置に情報を前記不揮発性メモリ装置へ出力するように前記受信したデータのエラービットの位置を決定するユニットを有する制御器と、を含むメモリシステム。 - 前記制御器は前記受信したデータをデランダム化させて前記受信したデータから前記エラービットの位置を決定し、ランダム化無しで前記情報を出力する請求項18に記載のメモリシステム。
- 前記制御器は前記受信したデータをデランダム化させるランダム化器/デランダム化器を含み、前記制御器は前記ランダム化器/デランダム化器が前記情報をランダム化することを防止する請求項18に記載のメモリシステム。
- 前記不揮発性メモリ装置は前記受信したエラー位置情報にしたがって前記データを訂正する請求項18に記載のメモリシステム。
- 前記不揮発性メモリ装置は、データが読み出された領域を含み、前記不揮発性メモリ装置は訂正されたデータにしたがって前記領域に対するリフレッシュ動作を遂行する請求項18に記載のメモリシステム。
- 前記不揮発性メモリ装置は、訂正されたデータを格納する第2領域を含み、前記第2領域はマルチビットメモリアレイである請求項18に記載のメモリシステム。
- 前記受信したデータの決定されたエラービット位置に対する情報は、前記不揮発性メモリ装置がアドレスにしたがって前記データを訂正するように前記受信したデータの決定されたエラービット位置のアドレスを含む請求項18に記載のメモリシステム。
- 制御器と、
第1プログラム方法によってデータを格納する単一ビットメモリアレイを含む第1領域とマルチビットメモリアレイを含む第2領域とを含み、複数のページ各々のデータを前記第1領域から読み出し、そして前記複数のページ各々のデータを前記制御器へ出力するように構成された不揮発性メモリ装置と、を含み、
前記制御器は、前記複数のページ各々のデータのエラー位置情報を発生し、前記複数のページ各々のデータのエラー位置情報を前記不揮発性メモリ装置へ出力し、
前記不揮発性メモリ装置は、前記複数のページ各々のデータに対応する前記エラー位置情報にしたがって前記複数のページ各々のデータを訂正し、前記複数のページの訂正されたデータを第2プログラム方法によって前記第2領域に1回に格納するメモリシステム。 - 前記データは少なくとも第1ページ及び第2ページを有する複数のページを含み、前記制御器は第1エラー情報が前記第1ページに応答して決定されて出力されるように、そして第2エラー情報が前記第2ページに応答して決定されて出力されるように前記データを反復的に受信する請求項25に記載のメモリシステム。
- 前記不揮発性メモリ装置は前記データを同時に読み出し、前記エラー位置情報を受信する請求項25に記載のメモリシステム。
- 前記不揮発性メモリ装置は、前記読み出されたデータと受信したエラー位置情報とを同時に格納するバッファ回路を含む請求項25に記載のメモリシステム。
- 前記不揮発性メモリ装置は、前記読み出されたデータを読み出すメインバッファと前記エラー位置情報を受信するキャッシュバッファとを含み、前記エラー位置情報にしたがって前記メインバッファに格納されたデータを訂正する請求項25に記載のメモリシステム。
- 前記不揮発性メモリ装置は、前記読み出されたデータと前記訂正されたデータとを格納するように前記第1領域と前記第2領域と通信するメインバッファと、前記エラー位置情報を受信するように前記制御器と通信するキャッシュバッファと、を含む請求項25に記載のメモリシステム。
- 前記不揮発性メモリ装置は、前記エラー位置情報にしたがって前記読み出されたデータのビットを覆すフリップ動作を遂行して前記訂正されたデータを発生する請求項25に記載のメモリシステム。
- 前記第2領域のマルチビットメモリアレイは、3ビットメモリアレイを含む請求項25に記載のメモリシステム。
- 前記第2プログラム方法は、各々が前記第2領域のマルチビットメモリアレイに格納される前記訂正されたデータにしたがって異なる電圧を発生する複数の動作を含む請求項25に記載のメモリシステム。
- 前記第2プログラム方法は、前記第2領域のマルチビットメモリアレイに格納される前記訂正されたデータにしたがって異なる電圧を発生する再プログラム方法を含む請求項25に記載のメモリシステム。
- 前記情報は、前記読み出されたデータの部分の中の1つに対応し、
前記読み出されたデータは、前記制御器から前記不揮発性メモリ装置へ反復的に伝達され、
一部の情報は、前記読み出されたデータの部分の全てに対応する時まで前記制御器から前記不揮発性メモリ装置へ伝達され、
前記不揮発性メモリ装置は、前記対応する情報を受信する時、前記対応する情報にしたがって前記データの各部分を訂正する請求項25に記載のメモリシステム。 - 機能ユニットと前記不揮発性メモリ装置にデータを格納する前記制御器に連結できる端子を有するホスト装置とをさらに含む請求項25に記載のメモリシステム。
- 前記ホスト装置は、前記制御器を通じて前記不揮発性メモリ装置に格納される前記機能ユニットから生成されたデータを出力するか、或いは前記機能ユニットで使用されるデータを前記不揮発性メモリ装置から受信する請求項36に記載のメモリシステム。
- 前記ホスト装置は、ビデオカメラ、テレビジョン装置、オーディオ装置、ゲーム機、電子音楽装置、携帯電話、コンピューター、PDA、ボイスレコーダー、移動装置、及び非接触式スマトカードの中で少なくとも1つを含む請求項36に記載のメモリシステム。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2011-0114282 | 2011-11-04 | ||
KR1020110114282A KR20130049332A (ko) | 2011-11-04 | 2011-11-04 | 메모리 시스템 및 그것의 동작 방법 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2013097786A true JP2013097786A (ja) | 2013-05-20 |
JP2013097786A5 JP2013097786A5 (ja) | 2015-07-30 |
JP6072442B2 JP6072442B2 (ja) | 2017-02-01 |
Family
ID=48206300
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012139532A Expired - Fee Related JP6072442B2 (ja) | 2011-11-04 | 2012-06-21 | メモリシステム及びそれの動作方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8812933B2 (ja) |
JP (1) | JP6072442B2 (ja) |
KR (1) | KR20130049332A (ja) |
CN (1) | CN103093818B (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013120619A (ja) * | 2011-12-06 | 2013-06-17 | Samsung Electronics Co Ltd | メモリシステム及びそれのブロック複写方法 |
JP2017157257A (ja) * | 2016-03-01 | 2017-09-07 | 東芝メモリ株式会社 | 半導体記憶装置及びメモリシステム |
Families Citing this family (65)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101678407B1 (ko) * | 2010-05-10 | 2016-11-23 | 삼성전자주식회사 | 데이터 저장 장치 및 그것의 프로그램 방법 |
KR20130065271A (ko) * | 2011-12-09 | 2013-06-19 | 에스케이하이닉스 주식회사 | 불휘발성 메모리 장치 |
US9256526B2 (en) * | 2012-02-23 | 2016-02-09 | National Taiwan University | Flash memory storage system and access method |
KR101938210B1 (ko) * | 2012-04-18 | 2019-01-15 | 삼성전자주식회사 | 낸드 플래시 메모리, 가변 저항 메모리 및 컨트롤러를 포함하는 메모리 시스템의 동작 방법 |
KR101996004B1 (ko) | 2012-05-29 | 2019-07-03 | 삼성전자주식회사 | 비휘발성 메모리 장치의 프로그램 방법 및 그것의 메모리 시스템 |
US9256502B2 (en) * | 2012-06-19 | 2016-02-09 | Oracle International Corporation | Method and system for inter-processor communication |
US8897072B2 (en) * | 2012-10-11 | 2014-11-25 | Micron Technology, Inc. | Sensing data stored in memory |
US9627085B2 (en) * | 2012-11-29 | 2017-04-18 | Silicon Motion Inc. | Refresh method for flash memory and related memory controller thereof |
KR102009437B1 (ko) * | 2013-01-18 | 2019-08-13 | 에스케이하이닉스 주식회사 | 반도체 장치 및 이의 동작 방법 |
KR102125376B1 (ko) * | 2013-07-01 | 2020-06-23 | 삼성전자주식회사 | 저장 장치 및 그것의 쓰기 방법 |
KR102204394B1 (ko) * | 2013-10-14 | 2021-01-19 | 삼성전자주식회사 | 메모리 시스템에서의 코딩 방법 및 디코딩 방법 |
TWI530954B (zh) * | 2013-11-22 | 2016-04-21 | 新唐科技股份有限公司 | 保護非揮發性記憶體中儲存之程式碼的裝置 |
JP6196143B2 (ja) * | 2013-12-13 | 2017-09-13 | 株式会社東芝 | 情報処理装置、情報処理方法およびプログラム |
US9552244B2 (en) | 2014-01-08 | 2017-01-24 | Qualcomm Incorporated | Real time correction of bit failure in resistive memory |
US9454422B2 (en) * | 2014-01-30 | 2016-09-27 | International Business Machines Corporation | Error feedback and logging with memory on-chip error checking and correcting (ECC) |
US9523722B2 (en) * | 2014-06-02 | 2016-12-20 | Winbond Electronics Corporation | Method and apparatus for supply voltage glitch detection in a monolithic integrated circuit device |
US9442787B2 (en) * | 2014-06-13 | 2016-09-13 | Sandisk Technologies Llc | Three dimensional (3D) memory including error detection circuitry |
KR102293169B1 (ko) * | 2014-06-25 | 2021-08-26 | 삼성전자주식회사 | 불휘발성 메모리 장치 및 그것의 동작 방법 |
US10176039B2 (en) * | 2014-09-19 | 2019-01-08 | Micron Technology, Inc. | Self-accumulating exclusive OR program |
KR102248207B1 (ko) | 2014-10-30 | 2021-05-06 | 삼성전자주식회사 | 저장 장치 및 그것의 동작 방법 |
KR102262909B1 (ko) * | 2014-12-18 | 2021-06-10 | 에스케이하이닉스 주식회사 | 메모리 시스템 동작 방법 |
US9799402B2 (en) | 2015-06-08 | 2017-10-24 | Samsung Electronics Co., Ltd. | Nonvolatile memory device and program method thereof |
US10210041B2 (en) * | 2015-11-05 | 2019-02-19 | SK Hynix Inc. | Systems and methods for low latency copy operations in non-volatile memory |
KR102435181B1 (ko) | 2015-11-16 | 2022-08-23 | 삼성전자주식회사 | 반도체 메모리 장치, 이를 포함하는 메모리 시스템 및 메모리 시스템의 동작 방법 |
US9659626B1 (en) * | 2015-12-26 | 2017-05-23 | Intel Corporation | Memory refresh operation with page open |
KR102568203B1 (ko) | 2016-02-23 | 2023-08-21 | 삼성전자주식회사 | 비휘발성 메모리 장치 |
KR102515137B1 (ko) * | 2016-03-28 | 2023-03-29 | 에스케이하이닉스 주식회사 | 데이터 저장 장치 및 그것의 동작 방법 |
KR102438988B1 (ko) | 2016-04-07 | 2022-09-02 | 삼성전자주식회사 | 랜덤화 연산을 수행하는 불휘발성 메모리 장치 |
US10025662B2 (en) | 2016-04-27 | 2018-07-17 | Silicon Motion Inc. | Flash memory apparatus and storage management method for flash memory |
US9910772B2 (en) | 2016-04-27 | 2018-03-06 | Silicon Motion Inc. | Flash memory apparatus and storage management method for flash memory |
US10110255B2 (en) | 2016-04-27 | 2018-10-23 | Silicon Motion Inc. | Method for accessing flash memory module and associated flash memory controller and memory device |
US10289487B2 (en) | 2016-04-27 | 2019-05-14 | Silicon Motion Inc. | Method for accessing flash memory module and associated flash memory controller and memory device |
CN111679787B (zh) | 2016-04-27 | 2023-07-18 | 慧荣科技股份有限公司 | 闪存装置、闪存控制器及闪存存储管理方法 |
US10133664B2 (en) | 2016-04-27 | 2018-11-20 | Silicon Motion Inc. | Method, flash memory controller, memory device for accessing 3D flash memory having multiple memory chips |
US10019314B2 (en) | 2016-04-27 | 2018-07-10 | Silicon Motion Inc. | Flash memory apparatus and storage management method for flash memory |
CN107391026B (zh) | 2016-04-27 | 2020-06-02 | 慧荣科技股份有限公司 | 闪存装置及闪存存储管理方法 |
KR102628239B1 (ko) * | 2016-05-02 | 2024-01-24 | 삼성전자주식회사 | 스토리지 장치, 스토리지 장치의 동작 방법, 그리고 스토리지 장치 및 호스트 장치를 포함하는 컴퓨팅 장치의 동작 방법 |
KR102636039B1 (ko) | 2016-05-12 | 2024-02-14 | 삼성전자주식회사 | 불휘발성 메모리 장치 및 그것의 읽기 방법 및 카피백 방법 |
US10169128B1 (en) * | 2016-06-06 | 2019-01-01 | Crossbar, Inc. | Reduced write status error polling for non-volatile resistive memory device |
KR20180004562A (ko) * | 2016-07-04 | 2018-01-12 | 에스프린팅솔루션 주식회사 | 전자 장치 |
KR102618699B1 (ko) * | 2016-09-28 | 2024-01-02 | 삼성전자주식회사 | 호스트에 의해 제어되는 스토리지 장치를 포함하는 컴퓨팅 시스템 |
KR102648774B1 (ko) * | 2016-11-10 | 2024-03-19 | 에스케이하이닉스 주식회사 | 랜더마이즈 동작을 수행하는 반도체 메모리 장치 |
US10685710B2 (en) * | 2016-11-17 | 2020-06-16 | Toshiba Memory Corporation | Memory controller |
TWI620420B (zh) * | 2016-12-02 | 2018-04-01 | 財團法人資訊工業策進會 | 可見光通訊系統及方法 |
KR20180066601A (ko) * | 2016-12-09 | 2018-06-19 | 삼성전자주식회사 | 메모리 시스템의 구동 방법 |
KR20180082927A (ko) * | 2017-01-11 | 2018-07-19 | 에스케이하이닉스 주식회사 | 메모리장치의 에러정정장치 및 에러정정방법과, 에러정정장치를 포함하는 메모리 컨트롤러 |
KR102427323B1 (ko) * | 2017-11-08 | 2022-08-01 | 삼성전자주식회사 | 반도체 메모리 모듈, 반도체 메모리 시스템, 그리고 반도체 메모리 모듈을 액세스하는 액세스 방법 |
US10719389B2 (en) * | 2017-12-01 | 2020-07-21 | Burlywood, Inc. | Enhanced data storage with concatenated inner and outer error correction codes |
CN108055290B (zh) * | 2018-02-07 | 2020-08-18 | 天津芯海创科技有限公司 | 异构协议网络系统及其数据交换方法 |
CN108737154A (zh) * | 2018-04-03 | 2018-11-02 | 郑州云海信息技术有限公司 | 一种全闪阵列系统中通信方法和系统 |
US11036578B2 (en) * | 2018-04-12 | 2021-06-15 | Samsung Electronics Co., Ltd. | Semiconductor memory devices and memory systems including the same |
CN108650635B (zh) * | 2018-07-02 | 2020-07-31 | 中国人民解放军战略支援部队信息工程大学 | 基于奇异谱分析的非视距通讯定位误差消除方法和装置 |
KR20200029810A (ko) | 2018-09-11 | 2020-03-19 | 에스케이하이닉스 주식회사 | 데이터 처리 시스템 및 그의 동작방법 |
TWI690930B (zh) * | 2019-01-09 | 2020-04-11 | 力晶積成電子製造股份有限公司 | 補償非易失性記憶元件在編程時電荷流失與源極線偏置的方法 |
KR20200087486A (ko) * | 2019-01-11 | 2020-07-21 | 에스케이하이닉스 주식회사 | 메모리 시스템에서의 휘발성 메모리 내 오류를 처리하는 방법 및 장치 |
KR20200093362A (ko) * | 2019-01-28 | 2020-08-05 | 에스케이하이닉스 주식회사 | 메모리 시스템 및 그것의 동작 방법 |
US10741250B1 (en) * | 2019-06-05 | 2020-08-11 | Macronix International Co., Ltd. | Non-volatile memory device and driving method thereof |
KR20200142219A (ko) | 2019-06-12 | 2020-12-22 | 삼성전자주식회사 | 전자 장치 및 그의 저장 공간 이용 방법 |
US20200409601A1 (en) * | 2019-06-28 | 2020-12-31 | Western Digital Technologies, Inc. | Hold of Write Commands in Zoned Namespaces |
KR102645786B1 (ko) * | 2019-07-08 | 2024-03-12 | 에스케이하이닉스 주식회사 | 컨트롤러, 메모리 시스템 및 그것의 동작 방법 |
US11150842B1 (en) * | 2020-04-20 | 2021-10-19 | Western Digital Technologies, Inc. | Dynamic memory controller and method for use therewith |
US11640262B2 (en) * | 2020-05-07 | 2023-05-02 | Micron Technology, Inc. | Implementing variable number of bits per cell on storage devices |
KR102200792B1 (ko) * | 2020-05-15 | 2021-01-11 | 주식회사 금영엔터테인먼트 | 음원 파일 구조, 이를 기록한 기록매체 및 음원 파일 제작 방법 |
US11170870B1 (en) * | 2020-05-28 | 2021-11-09 | Western Digital Technologies, Inc. | On-chip-copy for integrated memory assembly |
CN112104729A (zh) * | 2020-09-10 | 2020-12-18 | 华云数据控股集团有限公司 | 一种存储系统及其缓存方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001175542A (ja) * | 1999-12-16 | 2001-06-29 | Hitachi Ltd | 記録再生装置および半導体メモリ |
JP2009301194A (ja) * | 2008-06-11 | 2009-12-24 | Toshiba Corp | 半導体記憶装置の制御システム |
JP2011028741A (ja) * | 2009-06-30 | 2011-02-10 | Panasonic Corp | 記憶装置およびメモリコントローラ |
Family Cites Families (46)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5754753A (en) * | 1992-06-11 | 1998-05-19 | Digital Equipment Corporation | Multiple-bit error correction in computer main memory |
JP2001092723A (ja) | 1999-09-21 | 2001-04-06 | Hitachi Ltd | Ecc制御回路及びそれを有するメモリシステム |
US6865702B2 (en) * | 2001-04-09 | 2005-03-08 | Micron Technology, Inc. | Synchronous flash memory with test code input |
US7640465B2 (en) * | 2001-04-19 | 2009-12-29 | Micron Technology, Inc. | Memory with element redundancy |
US20060180851A1 (en) | 2001-06-28 | 2006-08-17 | Samsung Electronics Co., Ltd. | Non-volatile memory devices and methods of operating the same |
US6858906B2 (en) | 2001-06-28 | 2005-02-22 | Samsung Electronics Co., Ltd. | Floating trap non-volatile semiconductor memory devices including high dielectric constant blocking insulating layers |
US7253467B2 (en) | 2001-06-28 | 2007-08-07 | Samsung Electronics Co., Ltd. | Non-volatile semiconductor memory devices |
US7012835B2 (en) * | 2003-10-03 | 2006-03-14 | Sandisk Corporation | Flash memory data correction and scrub techniques |
KR100719380B1 (ko) * | 2006-03-31 | 2007-05-18 | 삼성전자주식회사 | 향상된 신뢰성 특성을 갖는 다치 플래시 메모리 장치 및그것을 포함한 메모리 시스템 |
JP2005242797A (ja) | 2004-02-27 | 2005-09-08 | Oki Electric Ind Co Ltd | エラー訂正回路 |
JP2005293363A (ja) * | 2004-04-01 | 2005-10-20 | Toshiba Corp | ディスクアレイコントローラおよび情報処理装置 |
US7272758B2 (en) * | 2004-08-31 | 2007-09-18 | Micron Technology, Inc. | Defective memory block identification in a memory device |
US7275190B2 (en) * | 2004-11-08 | 2007-09-25 | Micron Technology, Inc. | Memory block quality identification in a memory device |
US7849381B2 (en) * | 2004-12-21 | 2010-12-07 | Sandisk Corporation | Method for copying data in reprogrammable non-volatile memory |
JP4679943B2 (ja) * | 2005-03-23 | 2011-05-11 | ヒタチグローバルストレージテクノロジーズネザーランドビーブイ | データ記憶装置及びその不揮発性メモリ内データ書き換え処理方法 |
WO2007010829A1 (ja) * | 2005-07-15 | 2007-01-25 | Matsushita Electric Industrial Co., Ltd. | 不揮発性記憶装置、メモリコントローラ及び不良領域検出方法 |
KR100712596B1 (ko) * | 2005-07-25 | 2007-04-30 | 삼성전자주식회사 | 플래시 메모리 장치의 리페어 및 트리밍 방법 및 장치 |
KR100673020B1 (ko) | 2005-12-20 | 2007-01-24 | 삼성전자주식회사 | 전계효과 소오스/드레인 영역을 가지는 반도체 장치 |
KR20070076849A (ko) * | 2006-01-20 | 2007-07-25 | 삼성전자주식회사 | 메모리 카드의 카피백 동작을 수행하는 장치 및 방법 |
US7681106B2 (en) | 2006-03-29 | 2010-03-16 | Freescale Semiconductor, Inc. | Error correction device and methods thereof |
KR100764738B1 (ko) | 2006-04-06 | 2007-10-09 | 삼성전자주식회사 | 향상된 신뢰성을 갖는 상변화 메모리 장치, 그것의 쓰기방법, 그리고 그것을 포함한 시스템 |
US8352805B2 (en) * | 2006-05-18 | 2013-01-08 | Rambus Inc. | Memory error detection |
KR100845526B1 (ko) * | 2006-10-19 | 2008-07-10 | 삼성전자주식회사 | 플래시 메모리를 포함한 메모리 시스템 및 그것의 프로그램방법 |
KR100926475B1 (ko) * | 2006-12-11 | 2009-11-12 | 삼성전자주식회사 | 멀티 비트 플래시 메모리 장치 및 그것의 프로그램 방법 |
US7861139B2 (en) * | 2007-01-26 | 2010-12-28 | Micron Technology, Inc. | Programming management data for NAND memories |
KR100882841B1 (ko) * | 2007-06-19 | 2009-02-10 | 삼성전자주식회사 | 읽기 디스터번스로 인한 비트 에러를 검출할 수 있는메모리 시스템 및 그것의 읽기 방법 |
KR101406279B1 (ko) * | 2007-12-20 | 2014-06-13 | 삼성전자주식회사 | 반도체 메모리 장치 및 그것의 읽기 페일 분석 방법 |
KR101437396B1 (ko) * | 2008-02-27 | 2014-09-05 | 삼성전자주식회사 | 레이턴시를 줄일 수 있는 에러 정정 블록을 포함하는메모리 시스템 및 그것의 에러 정정 방법 |
KR101489827B1 (ko) | 2008-03-25 | 2015-02-04 | 삼성전자주식회사 | 낸드 플래시 메모리와 컨트롤러 간의 효율적인 프로토콜을사용하는 반도체 메모리 장치 |
JP5374075B2 (ja) * | 2008-06-06 | 2013-12-25 | エイチジーエスティーネザーランドビーブイ | ディスク装置及びその制御方法 |
KR101554159B1 (ko) * | 2008-10-08 | 2015-09-21 | 삼성전자주식회사 | 데이터 저장 장치 및 이를 포함하는 데이터 저장 시스템 |
KR20100115970A (ko) * | 2009-04-21 | 2010-10-29 | 삼성전자주식회사 | 배드 셀 관리 방법과 그 장치 |
KR101631162B1 (ko) * | 2009-06-11 | 2016-06-17 | 삼성전자주식회사 | 플래시 메모리를 구비하는 저장 장치 및 이의 데이터 저장 방법 |
US8261012B2 (en) * | 2009-10-30 | 2012-09-04 | Western Digital Technologies, Inc. | Non-volatile semiconductor memory comprising power fail circuitry for flushing write data in response to a power fail signal |
JP2011108306A (ja) * | 2009-11-16 | 2011-06-02 | Sony Corp | 不揮発性メモリおよびメモリシステム |
KR101623119B1 (ko) * | 2010-02-01 | 2016-05-20 | 삼성전자주식회사 | 솔리드 스테이트 드라이브의 에러 제어 방법 |
TWI441184B (zh) * | 2010-02-09 | 2014-06-11 | Silicon Motion Inc | 非揮發性記憶裝置及其資料處理方法 |
US8751903B2 (en) * | 2010-07-26 | 2014-06-10 | Apple Inc. | Methods and systems for monitoring write operations of non-volatile memory |
JP4686645B2 (ja) | 2010-07-29 | 2011-05-25 | 株式会社東芝 | 半導体記憶装置およびその制御方法 |
US8499227B2 (en) * | 2010-09-23 | 2013-07-30 | Micron Technology, Inc. | Memory quality monitor based compensation method and apparatus |
US9268632B2 (en) * | 2010-09-24 | 2016-02-23 | Rambus Inc. | Memory device with ECC history table |
US9003153B2 (en) * | 2010-11-08 | 2015-04-07 | Greenliant Llc | Method of storing blocks of data in a plurality of memory devices in a redundant manner, a memory controller and a memory system |
KR101739878B1 (ko) * | 2011-02-22 | 2017-05-26 | 삼성전자주식회사 | 컨트롤러, 이의 동작방법, 및 상기 컨트롤러를 포함한 메모리 시스템 |
US8560925B2 (en) * | 2011-04-05 | 2013-10-15 | Denso International America, Inc. | System and method for handling bad bit errors |
KR101893145B1 (ko) * | 2011-12-06 | 2018-10-05 | 삼성전자주식회사 | 메모리 시스템들 및 그것들의 블록 복사 방법들 |
KR101941270B1 (ko) * | 2012-01-03 | 2019-04-10 | 삼성전자주식회사 | 멀티-레벨 메모리 장치를 제어하는 메모리 제어기 및 그것의 에러 정정 방법 |
-
2011
- 2011-11-04 KR KR1020110114282A patent/KR20130049332A/ko not_active Application Discontinuation
-
2012
- 2012-04-18 US US13/449,501 patent/US8812933B2/en not_active Expired - Fee Related
- 2012-06-21 JP JP2012139532A patent/JP6072442B2/ja not_active Expired - Fee Related
- 2012-11-05 CN CN201210436459.7A patent/CN103093818B/zh not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001175542A (ja) * | 1999-12-16 | 2001-06-29 | Hitachi Ltd | 記録再生装置および半導体メモリ |
US6651212B1 (en) * | 1999-12-16 | 2003-11-18 | Hitachi, Ltd. | Recording/reproduction device, semiconductor memory, and memory card using the semiconductor memory |
JP2009301194A (ja) * | 2008-06-11 | 2009-12-24 | Toshiba Corp | 半導体記憶装置の制御システム |
JP2011028741A (ja) * | 2009-06-30 | 2011-02-10 | Panasonic Corp | 記憶装置およびメモリコントローラ |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013120619A (ja) * | 2011-12-06 | 2013-06-17 | Samsung Electronics Co Ltd | メモリシステム及びそれのブロック複写方法 |
JP2017157257A (ja) * | 2016-03-01 | 2017-09-07 | 東芝メモリ株式会社 | 半導体記憶装置及びメモリシステム |
Also Published As
Publication number | Publication date |
---|---|
CN103093818A (zh) | 2013-05-08 |
US8812933B2 (en) | 2014-08-19 |
KR20130049332A (ko) | 2013-05-14 |
US20130117620A1 (en) | 2013-05-09 |
JP6072442B2 (ja) | 2017-02-01 |
CN103093818B (zh) | 2017-09-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6072442B2 (ja) | メモリシステム及びそれの動作方法 | |
US9672104B2 (en) | Memory system and read reclaim method thereof | |
JP5660615B2 (ja) | マルチビットメモリ装置を含んだデータ格納システム及びそれの動作方法 | |
US9412471B2 (en) | Method of reading data from a nonvolatile memory device, nonvolatile memory device, and method of operating a memory system | |
KR101941270B1 (ko) | 멀티-레벨 메모리 장치를 제어하는 메모리 제어기 및 그것의 에러 정정 방법 | |
US8665643B2 (en) | Non-volatile memory device and read method thereof | |
KR101572830B1 (ko) | 비휘발성 메모리 장치의 프로그램 방법, 비휘발성 메모리 장치 및 비휘발성 메모리 시스템 | |
US8644066B2 (en) | Multi-level non-volatile memory device, system and method with state-converted data | |
US9164889B2 (en) | Memory system to select program operation method and method thereof | |
US9183938B2 (en) | Nonvolatile memory device and method of programming nonvolatile memory device | |
US20130132644A1 (en) | Method of programming a nonvolatile memory device | |
US9093171B2 (en) | Method of operating a nonvolatile memory device having read disturbed page | |
US8817540B2 (en) | Nonvolatile memory device and program method thereof | |
US9021338B2 (en) | Memory system and data storage method | |
US9189384B2 (en) | Memory system and memory managing method thereof | |
KR20200070686A (ko) | 저장 장치 및 그 동작 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20141226 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150612 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150612 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160713 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160822 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161111 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161205 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161228 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6072442 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |