TWI441184B - 非揮發性記憶裝置及其資料處理方法 - Google Patents

非揮發性記憶裝置及其資料處理方法 Download PDF

Info

Publication number
TWI441184B
TWI441184B TW099103901A TW99103901A TWI441184B TW I441184 B TWI441184 B TW I441184B TW 099103901 A TW099103901 A TW 099103901A TW 99103901 A TW99103901 A TW 99103901A TW I441184 B TWI441184 B TW I441184B
Authority
TW
Taiwan
Prior art keywords
controller
command
redundancy check
cyclic redundancy
target
Prior art date
Application number
TW099103901A
Other languages
English (en)
Other versions
TW201128647A (en
Inventor
Hsu Ping Ou
Original Assignee
Silicon Motion Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Motion Inc filed Critical Silicon Motion Inc
Priority to TW099103901A priority Critical patent/TWI441184B/zh
Priority to US12/785,940 priority patent/US8392794B2/en
Publication of TW201128647A publication Critical patent/TW201128647A/zh
Application granted granted Critical
Publication of TWI441184B publication Critical patent/TWI441184B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1004—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's to protect a block of data words, e.g. CRC or checksum
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1415—Saving, restoring, recovering or retrying at system level
    • G06F11/1443—Transmit or communication errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Computer Security & Cryptography (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Description

非揮發性記憶裝置及其資料處理方法
本發明係有關於非揮發性記憶體(non-volatile memory)，且特別有關於反及閘快閃記憶體(NAND flash memory)及其資料處理方法。
由於非揮發性記憶體，像是快閃記憶體，可被電性抹除並重新編程(reprogram)，且具有尺寸小、省電和低成本等優點，因此廣泛地用於各種消費性電子裝置中，例如行動電話、數位相機、個人數位助理(Personal Digital Assistant,PDA)等，作為一般資料儲存及傳輸之用。
快閃記憶體可分成反及閘快閃記憶體與反或閘快閃記憶體(NOR flash memory)。相較於反或閘快閃記憶體，反及閘快閃記憶體之成本較低、記憶容量較大、且具較快之寫入速度及抹除速度。這使得反及閘快閃記憶體普遍地作為可攜式產品之儲存媒體，用以儲存各種多媒體資料。
一般而言，當存取反及閘快閃記憶體時，係以序列傳送之方式來傳送欲存取之資料。隨著資料傳輸速率不斷提昇，資料傳輸時更容易受雜訊干擾等問題影響，進而大幅增加資料傳輸錯誤之發生率。於此情況下，由於習知之反及閘快閃記憶體並無法即時測知資料傳輸錯誤之發生，故無法確知欲存取之位址或資料是否正確。進一步，錯誤之存取位址或存取資料，亦可能導致反及閘快閃記憶體進行資料無法回復之錯誤編程或抹除操作。
因此，需要一種適用於反及閘快閃記憶體之資料處理方法，能夠於操作反及閘快閃記憶體時，即時地測知傳輸錯誤情況之發生，並採取適當的措施，用以提昇反及閘快閃記憶體之可靠度。
本發明之實施例提供一種資料處理方法，適用於一非揮發性記憶裝置。該非揮發性記憶裝置包括一控制器及一反及閘快閃記憶體。首先，由該控制器將一目標命令及對應之一目標位址序列傳送至該反及閘快閃記憶體。接著，該反及閘快閃記憶體根據該目標位址計算出一第一數值。其次，該控制器將對應於該目標位址之一循環冗餘校驗碼傳送至該反及閘快閃記憶體。然後，該反及閘快閃記憶體根據該第一數值及該循環冗餘校驗碼進行循環冗餘校驗，用以判斷是否發生一傳送錯誤。於一實施例中，當該傳送錯誤發生時，設定一狀態暫存器，以通知該控制器重新傳送該目標命令及對應之該目標位址。
另一方面，本發明之實施例提供一種資料處理方法，適用於一非揮發性記憶裝置。該非揮發性記憶裝置包括一控制器及一反及閘快閃記憶體。首先，該控制器將一讀取命令及對應之一讀取位址序列傳送至該反及閘快閃記憶體。接著，該反及閘快閃記憶體根據該讀取位址執行一讀取操作，並將所讀取之一既定資料序列傳送至該控制器。其次，該控制器根據該既定資料計算出一第一數值。然後，該反及閘快閃記憶體將對應於該既定資料之一循環冗餘校驗碼傳送至該控制器。接下來，該控制器根據該第一數值及該循環冗餘校驗碼進行循環冗餘校驗，用以判斷是否發生一傳送錯誤。於一實施例中，當該傳送錯誤發生時，該控制器重新傳送該讀取命令及對應之該讀取位址。
另一方面，本發明之實施例提供一種非揮發性記憶裝置。該非揮發性記憶裝置包括一控制器、一匯流排及一反及閘快閃記憶體。該控制器用以提供一目標命令及對應之一目標位址。該匯流排用以序列傳送該目標命令及對應之該目標位址。該反及閘快閃記憶體經由該匯流排耦接至該控制器，係包括一反及閘快閃陣列、一輸入/輸出電路及一引擎。該輸入/輸出電路用以接收該目標命令及對應之該目標位址。該引擎耦接至該輸入/輸出電路，用以根據該目標位址計算出一第一數值，並根據該第一數值及由該控制器所接收且對應於該目標位址之一循環冗餘校驗碼進行循環冗餘校驗，用以判斷是否發生一傳送錯誤。於一實施例中，當該傳送錯誤發生時，該引擎設定一狀態暫存器，以通知該控制器重新傳送該目標命令及對應之該目標位址。
另一方面，本發明之實施例提供一種非揮發性記憶裝置。該非揮發性記憶裝置包括一控制器、一匯流排及一反及閘快閃記憶體。該控制器用以提供一讀取命令及對應之一讀取位址。該匯流排用以序列傳送該讀取命令及對應之該讀取位址。該反及閘快閃記憶體經由該匯流排耦接至該控制器，係包括一反及閘快閃陣列、一輸入/輸出電路及一引擎。該反及閘快閃陣列用以根據該讀取位址執行一讀取操作。該輸入/輸出電路用以將由該反及閘快閃陣列所讀取之一既定資料經由該匯流排序列傳送至該控制器。該引擎耦接至該輸入/輸出電路，用以將對應於該既定資料之一循環冗餘校驗碼傳送至該控制器。該控制器根據該既定資料計算出一第一數值，並根據該第一數值及該循環冗餘校驗碼進行循環冗餘校驗，用以判斷是否發生一傳送錯誤。於一實施例中，當該傳送錯誤發生時，該控制器重新傳送該讀取命令及對應之該讀取位址。
為使本發明之上述目的、特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖示，詳細說明如下。
第1圖係顯示依據本發明實施例之非揮發性記憶裝置10方塊圖。
參考第1圖之實施例，非揮發性記憶裝置10包括控制器102和反及閘快閃記憶體104。控制器102用以提供來自於外部主機(未圖示)之一目標命令及對應之一目標位址。控制器102經由匯流排106，例如通用序列匯排流(Universal Serial Bus，USB)，耦接至反及閘快閃記憶體104，用以將目標命令及對應之目標位址序列傳送至反及閘快閃記憶體104。
於一實施例中，非揮發性記憶裝置10可為安全數位(SD)卡、多媒體卡(MMC)、Micro SD卡、記憶條(MS)卡或高容量記憶條(MS Pro)卡等儲存媒體。除此之外，控制器102與反及閘快閃記憶體104可各自以積體電路(Integrated Circuit,IC)加以實現。
進一步，反及閘快閃記憶體104包括反及閘快閃陣列110、靜態存取記憶體(SRAM)112、控制邏輯電路114及輸入/輸出電路118。於一實施例中，反及閘快閃陣列110可包括複數之記憶體庫(bank)，每一記憶體庫均由複數之記憶單元(cell)以陣列形式所組成。
參考第1圖，控制邏輯電路114從控制器102接收多個存取信號。於一實施例中，存取信號可包括晶片致能信號(CE#)、命令鎖存(latch)致能信號(CLE)、位址鎖存致能信號(ALE)、寫入致能信號(WE#)、讀取致能信號(RE#)及待命/忙碌信號(R/B#)。輸入/輸出電路118經由匯流排106接收控制器102所發送之目標命令、對應之目標位址或欲寫入之資料，並根據該等存取信號鎖存目標命令及對應之目標位址。反及閘快閃陣列110便根據已鎖存之目標命令及對應之目標位址進行編程(program)操作、讀取操作及抹除操作。舉例來講，當目標命令對應於一讀取操作時，反及閘快閃陣列110可根據已鎖存之目標位址讀取所儲存之資料，並將其暫存於靜態存取記憶體112中。之後，經由匯流排106，輸入/輸出電路118將所讀取之資料傳送至控制器102。
於第1圖之實施例中，反及閘快閃記憶體104進一步包括循環冗餘校驗(Cyclic Redundancy Check,CRC)引擎116，係耦接至輸入/輸出電路118。當輸入/輸出電路118經由匯流排106接收控制器所發送之位址或資料後，利用循環冗餘校驗引擎116，便能夠即時地測知位址或資料傳送錯誤情況之發生，並採取適當的措施，詳細操作方式及資料處理流程，將配合第2至7圖之實施例詳細說明如下。
第2圖係顯示依據本發明實施例之資料處理方法20流程圖。第3圖係顯示依據本發明實施例之編程操作時序圖。
參考第1至3圖，假設外部主機(未圖示)欲將資料寫入至非揮發性記憶裝置10中。外部主機先將第一寫入命令80h及對應之目標位址ADDRESS發送至控制器102。
之後，控制器102便將第一寫入命令80h及對應之目標位址ADDRESS經由匯流排106序列傳送至反及閘快閃記憶體104之輸入/輸出電路118(步驟S202)。於一實施例中，目標位址ADDRESS可包括行位址及列位址，用以表示反及閘快閃陣列110之寫入位址。
具體地，控制器102進一步地傳送一寫入位址循環冗餘校驗命令WRITEADDR_CRC至反及閘快閃記憶體104。回應於控制器102之寫入位址循環冗餘校驗命令WRITEADDR_CRC，循環冗餘校驗引擎116隨即根據目標位址ADDRESS計算出第一數值(步驟S204)。
接著，控制器102將對應於目標位址ADDRESS之循環冗餘校驗碼，如第3圖所示之CRC1，傳送至反及閘快閃記憶體104(步驟S206)。於一實施例中，第一數值及循環冗餘校驗碼CRC1均可利用CRC-7多項式來產生，但不限於此。
之後，循環冗餘校驗引擎116根據第一數值及循環冗餘校驗碼CRC1進行循環冗餘校驗，用以判斷是否發生傳送錯誤(步驟S208)。
於一實施例中，當第一數值與循環冗餘校驗碼CRC1相符時，則表示所接受到之目標位址ADDRESS正確。反之，當第一數值與循環冗餘校驗碼CRC1不相符時，則表示由於匯流排106異常或雜訊干擾等問題所導致之傳送錯誤，可能使得目標位址ADDRESS在傳送過程中發生遺失或損壞之情況。
具體地，當循環冗餘校驗失敗時，亦即發生傳送錯誤時，循環冗餘校驗引擎116隨即設定一狀態暫存器(未圖示)，用以通知控制器102重新傳送第一寫入命令80h及目標位址ADDRESS。
另一方面，當循環冗餘校驗成功時，經由匯流排106，控制器102將寫入資料DATA_IN序列傳送至反及閘快閃記憶體104之輸入/輸出電路118(步驟S210)。於一實施例中，可將寫入資料DATA_IN暫存於靜態存取記憶體112中。
之後，控制器102進一步地傳送一寫入資料循環冗餘校驗命令WRITEDATA_CRC至反及閘快閃記憶體104。同樣地，回應於控制器102之寫入資料循環冗餘校驗命令WRITEDATA_CRC，循環冗餘校驗引擎116隨即根據寫入資料DATA_IN計算出第二數值(步驟S212)。
接著，控制器102將對應於寫入資料DATA_IN之循環冗餘校驗碼，如第3圖所示之CRC2，傳送至反及閘快閃記憶體104(步驟S214)。於一實施例中，第二數值及循環冗餘校驗碼CRC2均可利用CRC-7多項式來產生，但不限於此。
再者，循環冗餘校驗引擎116根據第二數值及循環冗餘校驗碼CRC2進行第二次循環冗餘校驗，用以判斷是否發生傳送錯誤(步驟S216)。類似地，當第二數值與循環冗餘校驗碼CRC2之循環冗餘校驗失敗時，即發生傳送錯誤時，循環冗餘校驗引擎116隨即設定狀態暫存器，用以通知控制器102重新傳送第一寫入命令80h及目標位址ADDRESS。
當第二次循環冗餘校驗成功時，表示控制器102傳送目標位址ADDRESS及寫入資料DATA_IN之過程中並沒有發生任何資料傳送錯誤。於此情況下，控制器102發送第二寫入命令10h至反及閘快閃記憶體104。回應於第二寫入命令10h，反及閘快閃陣列110根據待命/忙碌信號R/B#之指示執行一編程操作(步驟S218)。換言之，反及閘快閃陣列110依序將寫入資料DATA_IN寫入至目標位址ADDRESS。待編程操作完成之後，控制器102接著傳送讀取狀態命令70h至反及閘快閃記憶體104，用以讀取狀態暫存器之狀態值REG。藉由狀態暫存器之狀態值REG，便可以通知控制器102是否發生傳送錯誤及資料是否成功寫入。
第4圖係顯示依據本發明另一實施例之資料處理方法40流程圖。第5圖係顯示依據本發明實施例之抹除操作時序圖。
參考第1、4及5圖，假設外部主機(未圖示)欲抹除儲存於非揮發性記憶裝置10之特定資料。外部主機先將第一抹除命令60h及對應之目標位址ADDRESS發送至控制器102。
類似地，控制器102將第一抹除命令50h及對應之目標位址ADDRESS經由匯流排106序列傳送至反及閘快閃記憶體104之輸入/輸出電路118(步驟S402)。
然後，控制器102傳送抹除位址循環冗餘校驗命令ERASEADDR_CRC至反及閘快閃記憶體104。回應於抹除位址循環冗餘校驗命令ERASEADDR_CRC，循環冗餘校驗引擎116隨即根據目標位址ADDRESS計算出第一數值(步驟S404)。
接著，控制器102將對應於目標位址ADDRESS之循環冗餘校驗碼，如第5圖所示之CRC3，傳送至反及閘快閃記憶體104(步驟S406)。於一實施例中，第一數值及循環冗餘校驗碼CRC3均可利用CRC-7多項式來產生，但不限於此。
之後，循環冗餘校驗引擎116根據第一數值及循環冗餘校驗碼CRC3進行循環冗餘校驗，用以判斷是否發生傳送錯誤(步驟S408)。
當循環冗餘校驗失敗時，循環冗餘校驗引擎116設定狀態暫存器之狀態值REG，用以通知控制器102重新傳送第一抹除命令60h及目標位址ADDRESS。
另一方面，當循環冗餘校驗成功時，控制器102發送第二抹除命令D0h至反及閘快閃記憶體104。回應於第二抹除命令D0h，反及閘快閃陣列110根據待命/忙碌信號R/B#之指示對目標位址ADDRESS進行一抹除操作(步驟S410)。如上所述，抹除操作完成後，控制器102傳送讀取狀態命令70h至反及閘快閃記憶體104，用以讀取狀態暫存器之狀態值REG。藉由狀態暫存器之狀態值REG，便可以通知控制器102是否發生傳送錯誤及是否成功抹除目標位址ADDRESS。
第6圖係顯示依據本發明另一實施例之資料處理方法60流程圖。第7圖係顯示依據本發明實施例之讀取操作時序圖。
參考第1、6及7圖，假設外部主機(未圖示)欲讀取儲存於非揮發性記憶裝置10之既定資料。外部主機先將讀取命令00h及對應之讀取位址ADDRESS發送至控制器102。
類似地，控制器102將讀取命令00h及對應之讀取位址ADDRESS經由匯流排106序列傳送至反及閘快閃記憶體104之輸入/輸出電路118(步驟S602)。
接下來，反及閘快閃陣列110根據待命/忙碌信號R/B#之指示對讀取位址ADDRESS進行一讀取操作，並將所讀取之既定資料暫存於靜態存取記憶體112中。之後，輸入/輸出電路112將既定資料DATA_OUT經由匯流排106序列傳送至控制器102(步驟S604)。同時，控制器102亦根據所接收之既定資料DATA_OUT計算出第一數值(步驟S606)。
進一步，控制器102傳送讀取資料循環冗餘校驗命令READDATA_CRC至反及閘快閃記憶體104。回應於讀取資料循環冗餘校驗命令READDATA_CRC，循環冗餘校驗引擎116隨即將對應於既定資料DATA_OUT之循環冗餘校驗碼，如第7圖所示之CRC4，傳送至控制器102(步驟S608)。於一實施例中，第一數值及循環冗餘校驗碼CRC4均可利用CRC-7多項式來產生，但不限於此。
之後，控制器102根據第一數值及循環冗餘校驗碼CRC4進行循環冗餘校驗，用以判斷是否發生傳送錯誤(步驟S610)。
當循環冗餘校驗失敗時，控制器102便重新傳送讀取命令00h及對應之讀取位址ADDRESS。
綜上所述，依據本發明實施例所提供之非揮發性記憶裝置，如反及閘快閃記憶體，及其資料處理方法，能夠透過循環冗餘校驗之方式，即時地測知傳輸錯誤情況之發生，並採取適當的措施，像是通知控制器或主機重新傳送資料。此一方式不僅能與現存之儲存媒體協定保持回溯相容性(backward compatibility)，同時亦能提昇反及閘快閃記憶體之可靠度。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟悉此項技藝者，在不脫離本發明之精神和範圍內，當可做些許更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
10．．．非揮發性記憶裝置
102．．．控制器
104．．．反及閘快閃記憶體
106．．．匯流排
110．．．反及閘快閃陣列
112．．．靜態存取記憶體
114．．．控制邏輯電路
116．．．循環冗餘校驗引擎
及
118．．．輸入/輸出電路
第1圖係顯示依據本發明實施例之非揮發性記憶裝置方塊圖。
第2圖係顯示依據本發明實施例之資料處理方法流程圖。
第3圖係顯示依據本發明實施例之編程操作時序圖。
第4圖係顯示依據本發明另一實施例之資料處理方法流程圖。
第5圖係顯示依據本發明實施例之抹除操作時序圖。
第6圖係顯示依據本發明另一實施例之資料處理方法流程圖。
第7圖係顯示依據本發明實施例之讀取操作時序圖。
10．．．非揮發性記憶裝置
102．．．控制器
104．．．反及閘快閃記憶體
106．．．匯流排
110．．．反及閘快閃陣列
112．．．靜態存取記憶體
114．．．控制邏輯電路
116．．．循環冗餘校驗引擎
及
118．．．輸入/輸出電路

Claims (16)

  1. 一種資料處理方法，適用於一非揮發性記憶裝置，其中，該非揮發性記憶裝置包括一控制器及一反及閘快閃記憶體，該資料處理方法包括：由該控制器將一目標命令及對應之一目標位址序列傳送至該反及閘快閃記憶體；該反及閘快閃記憶體根據該目標位址計算出一第一數值；該控制器將對應於該目標位址之一循環冗餘校驗碼傳送至該反及閘快閃記憶體；該反及閘快閃記憶體根據該第一數值及該循環冗餘校驗碼進行循環冗餘校驗，用以判斷是否發生一傳送錯誤；及當該傳送錯誤發生時，設定一狀態暫存器，以通知該控制器重新傳送該目標命令及對應之該目標位址。
  2. 如申請專利範圍第1項所述之資料處理方法，其中，該反及閘快閃記憶體計算該第一數值，以回應於由該控制器所接收之一第一循環冗餘校驗命令。
  3. 如申請專利範圍第1項所述之資料處理方法，更包括：判斷該目標命令是否為一寫入命令；當該目標命令為該寫入命令時，該控制器將該寫入命令所對應之一寫入資料序列傳送至該反及閘快閃記憶體；該反及閘快閃記憶體根據該寫入資料計算出一第二數值；該控制器將對應於該寫入資料之另一循環冗餘校驗碼傳送至該反及閘快閃記憶體；該反及閘快閃記憶體根據該第二數值及該另一循環冗餘校驗碼進行循環冗餘校驗，用以判斷是否發生該傳送錯誤；及當該傳送錯誤發生時，設定該狀態暫存器，以通知該控制器重新傳送該寫入命令及對應之該目標位址。
  4. 如申請專利範圍第3項所述之資料處理方法，其中，該反及閘快閃記憶體計算該第二數值，以回應於由該控制器所接收之一第二循環冗餘校驗命令。
  5. 如申請專利範圍第3項所述之資料處理方法，更包括：當該目標位址及該寫入資料傳送無誤時，該反及閘快閃記憶體根據該寫入命令所對應之該目標位址及該寫入資料執行一編程操作。
  6. 如申請專利範圍第1項所述之資料處理方法，更包括：判斷該目標命令是否為一抹除命令；當該目標命令為該抹除命令且該目標位址傳送無誤時，該反及閘快閃記憶體根據該目標位址執行一抹除操作。
  7. 一種資料處理方法，適用於一非揮發性記憶裝置，其中，該非揮發性記憶裝置包括一控制器及一反及閘快閃記憶體，該資料處理方法包括：該控制器將一讀取命令及對應之一讀取位址序列傳送至該反及閘快閃記憶體；該反及閘快閃記憶體根據該讀取位址執行一讀取操作，並將所讀取之一既定資料序列傳送至該控制器；該控制器根據該既定資料計算出一第一數值；該反及閘快閃記憶體將對應於該既定資料之一循環冗餘校驗碼傳送至該控制器；該控制器根據該第一數值及該循環冗餘校驗碼進行循環冗餘校驗，用以判斷是否發生一傳送錯誤；及當該傳送錯誤發生時，該控制器重新傳送該讀取命令及對應之該讀取位址。
  8. 如申請專利範圍第7項所述之資料處理方法，其中，該反及閘快閃記憶體將該循環冗餘校驗碼傳送至該控制器，以回應於由該控制器所接收之一循環冗餘校驗命令。
  9. 一種非揮發性記憶裝置，包括：一控制器，用以提供一目標命令及對應之一目標位址；一匯流排，用以序列傳送該目標命令及對應之該目標位址；及一反及閘快閃記憶體，經由該匯流排耦接至該控制器，包括：一反及閘快閃陣列；一輸入/輸出電路，用以接收該目標命令及對應之該目標位址；及一引擎，耦接至該輸入/輸出電路，用以根據該目標位址計算出一第一數值，並根據該第一數值及由該控制器所接收且對應於該目標位址之一循環冗餘校驗碼進行循環冗餘校驗，用以判斷是否發生一傳送錯誤，其中，當該傳送錯誤發生時，該引擎設定一狀態暫存器，以通知該控制器重新傳送該目標命令及對應之該目標位址。
  10. 如申請專利範圍第9項所述之非揮發性記憶裝置，其中，該引擎計算該第一數值，以回應於由該控制器所接收之一第一循環冗餘校驗命令。
  11. 如申請專利範圍第9項所述之非揮發性記憶裝置，其中，該輸入/輸出電路進一步判斷該目標命令是否為一寫入命令，而當該目標命令為該寫入命令時，該輸入/輸出電路經由該匯流排從該控制器接收該寫入命令所對應之一寫入資料，用以使該引擎根據該寫入資料計算出一第二數值，並根據該第二數值及由該控制器所接收且對應於該寫入資料之另一循環冗餘校驗碼進行循環冗餘校驗，以判斷是否發生該傳送錯誤，且其中，當該傳送錯誤發生時，該引擎設定該狀態暫存器，以通知該控制器重新傳送該目標命令及對應之該目標位址。
  12. 如申請專利範圍第11項所述之非揮發性記憶裝置，其中，該引擎計算該第二數值，以回應於由該控制器所接收之一第二循環冗餘校驗命令。
  13. 如申請專利範圍第11項所述之非揮發性記憶裝置，其中，當該目標位址及該寫入資料傳送無誤時，該反及閘快閃陣列根據該寫入命令所對應之該目標位址及該寫入資料執行一編程操作。
  14. 如申請專利範圍第9項所述之非揮發性記憶裝置，其中，該輸入/輸出電路進一步判斷該目標命令是否為一抹除命令，而當該目標命令為該抹除命令且該目標位址傳送無誤時，該反及閘快閃陣列根據該目標位址執行一抹除操作。
  15. 一種非揮發性記憶裝置，包括：一控制器，用以提供一讀取命令及對應之一讀取位址；一匯流排，用以序列傳送該讀取命令及對應之該讀取位址；及一反及閘快閃記憶體，經由該匯流排耦接至該控制器，包括：一反及閘快閃陣列，用以根據該讀取位址執行一讀取操作；一輸入/輸出電路，用以將由該反及閘快閃陣列所讀取之一既定資料經由該匯流排序列傳送至該控制器；及一引擎，耦接至該輸入/輸出電路，用以將對應於該既定資料之一循環冗餘校驗碼傳送至該控制器，其中，該控制器根據該既定資料計算出一第一數值，並根據該第一數值及該循環冗餘校驗碼進行循環冗餘校驗，用以判斷是否發生一傳送錯誤，且其中，當該傳送錯誤發生時，該控制器重新傳送該讀取命令及對應之該讀取位址。
  16. 如申請專利範圍第15項所述之非揮發性記憶裝置，其中，該引擎將該循環冗餘校驗碼傳送至該控制器，以回應於由該控制器所接收之一循環冗餘校驗命令。
TW099103901A 2010-02-09 2010-02-09 非揮發性記憶裝置及其資料處理方法 TWI441184B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW099103901A TWI441184B (zh) 2010-02-09 2010-02-09 非揮發性記憶裝置及其資料處理方法
US12/785,940 US8392794B2 (en) 2010-02-09 2010-05-24 Non-volatile memory device and data processing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW099103901A TWI441184B (zh) 2010-02-09 2010-02-09 非揮發性記憶裝置及其資料處理方法

Publications (2)

Publication Number Publication Date
TW201128647A TW201128647A (en) 2011-08-16
TWI441184B true TWI441184B (zh) 2014-06-11

Family

ID=44354615

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099103901A TWI441184B (zh) 2010-02-09 2010-02-09 非揮發性記憶裝置及其資料處理方法

Country Status (2)

Country Link
US (1) US8392794B2 (zh)
TW (1) TWI441184B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130049332A (ko) * 2011-11-04 2013-05-14 삼성전자주식회사 메모리 시스템 및 그것의 동작 방법
KR20140074685A (ko) * 2012-12-10 2014-06-18 삼성전기주식회사 전자 태그 장치 및 그의 통신 방법
JP6213345B2 (ja) * 2014-03-31 2017-10-18 富士通株式会社 転送装置、決定方法、及びデータ処理装置
US10642513B2 (en) * 2015-09-11 2020-05-05 Sandisk Technologies Llc Partially de-centralized latch management architectures for storage devices
CN106708650B (zh) 2015-11-17 2022-02-08 恩智浦美国有限公司 保护嵌入式非易失性存储器免受干扰
CN105959231B (zh) * 2016-04-29 2019-06-07 北京东土科技股份有限公司 一种代理端口通信流量控制方法和冗余设备
CN105871737B (zh) * 2016-04-29 2019-06-07 北京东土科技股份有限公司 一种用于冗余网络间通信的通信流量控制装置
CN108009044B (zh) * 2017-11-09 2021-06-01 中国航空工业集团公司西安航空计算技术研究所 一种实时校验flash数据正确性的方法
US11314635B1 (en) * 2017-12-12 2022-04-26 Amazon Technologies, Inc. Tracking persistent memory usage
US20190214087A1 (en) * 2018-01-09 2019-07-11 Western Digital Technologies, Inc. Non-volatile storage system with decoupling of write transfers from write operations
TWI688859B (zh) * 2018-12-19 2020-03-21 財團法人工業技術研究院 記憶體控制器與記憶體頁面管理方法
CN112286464A (zh) * 2020-10-30 2021-01-29 深圳市芯天下技术有限公司 片内crc检查数据完整性方法、装置、存储介质和终端
CN113468008B (zh) * 2021-07-13 2024-06-18 深圳市越疆科技有限公司 安全控制器的检测方法、装置、设备及存储介质

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6781895B1 (en) * 1991-12-19 2004-08-24 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device and memory system using the same
US7128270B2 (en) * 1999-09-17 2006-10-31 Silverbrook Research Pty Ltd Scanning device for coded data
US7605940B2 (en) * 1999-09-17 2009-10-20 Silverbrook Research Pty Ltd Sensing device for coded data

Also Published As

Publication number Publication date
US8392794B2 (en) 2013-03-05
TW201128647A (en) 2011-08-16
US20110197107A1 (en) 2011-08-11

Similar Documents

Publication Publication Date Title
TWI441184B (zh) 非揮發性記憶裝置及其資料處理方法
US10002652B1 (en) Memory system and method for operating the same
CN106205696B (zh) 半导体存储器设备及其操作方法
US9653176B2 (en) Read disturb reclaim policy
US8885409B2 (en) Non-volatile memory, method of operating the same, memory system including the same, and method of operating the system
US20150074476A1 (en) Data storing system and operating method thereof
US10283203B2 (en) Semiconductor memory device and method of operating the same
US9589641B2 (en) Semiconductor memory device
KR20170052066A (ko) 메모리 시스템 및 이의 동작 방법
US20170220413A1 (en) Memory system, semiconductor memory device and operating method thereof
CN106816168B (zh) 半导体存储器件
US20140003167A1 (en) Nonvolatile memory device, operating method thereof, and data storage device having the same
CN112908370B (zh) 存储器装置和操作该存储器装置的方法
TWI494944B (zh) 記憶體模組偵測方法、記憶體控制電路單元及儲存裝置
US9922687B2 (en) Memory system, semiconductor device and methods of operating the same
CN102147753B (zh) 非挥发性记忆装置及其数据处理方法
CN106611619B (zh) 数据储存装置以及快闪存储器的检测方法
TWI622044B (zh) 記憶體管理方法、記憶體控制電路單元與記憶體儲存裝置
TWI807919B (zh) 資料重讀方法、記憶體儲存裝置及記憶體控制電路單元
US20140063956A1 (en) Nonvolatile memory device and operating method thereof
US9990974B2 (en) Memory system having address synchronizer and operation method thereof
TW202201255A (zh) 資料保護方法、記憶體儲存裝置及記憶體控制電路單元
CN113012733A (zh) 半导体存储器装置和控制器