CN108737154A - 一种全闪阵列系统中通信方法和系统 - Google Patents

一种全闪阵列系统中通信方法和系统 Download PDF

Info

Publication number
CN108737154A
CN108737154A CN201810289290.4A CN201810289290A CN108737154A CN 108737154 A CN108737154 A CN 108737154A CN 201810289290 A CN201810289290 A CN 201810289290A CN 108737154 A CN108737154 A CN 108737154A
Authority
CN
China
Prior art keywords
ssd
instruction
host
converted
uart
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810289290.4A
Other languages
English (en)
Inventor
李鹏
郑志林
郭锐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhengzhou Yunhai Information Technology Co Ltd
Original Assignee
Zhengzhou Yunhai Information Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhengzhou Yunhai Information Technology Co Ltd filed Critical Zhengzhou Yunhai Information Technology Co Ltd
Priority to CN201810289290.4A priority Critical patent/CN108737154A/zh
Publication of CN108737154A publication Critical patent/CN108737154A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
    • H04L41/06—Management of faults, events, alarms or notifications
    • H04L41/0677—Localisation of faults
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L67/00—Network arrangements or protocols for supporting network services or applications
    • H04L67/14—Session management
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L67/00—Network arrangements or protocols for supporting network services or applications
    • H04L67/14—Session management
    • H04L67/141—Setup of application sessions
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/08—Protocols for interworking; Protocol conversion

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Security & Cryptography (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明公开了一种全闪阵列系统中通信方法，用于全闪阵列系统中主机与SSD通信，其中，SSD具有主控芯片和通信协议转换模块；包括以下步骤：主机通过PCIE链路与SSD进行连接；若主机通过PCIE链路与SSD无法连接，主机启动JTAG调试模式或Uart调试模式。本发明还公开了一种全闪阵列系统中通信系统。本发明公开的全闪阵列系统中通信方法和系统，对Host与SSD通信的带外管理接口SMbus进行扩展，除了同SSD进行SMbus的接口进行通信获取关键信息之外，还可以用来同SSD的JTAG和Uart口进行信息交互，实现其一口多用的功能，丰富了SSD出现故障时问题的诊断的多样性，提高解决问题的时效性。

Description

一种全闪阵列系统中通信方法和系统
技术领域
本发明涉及存储技术领域，尤其涉及一种全闪阵列系统中通信方法，还涉及一种全闪阵列系统中通信系统。
背景技术
在互联网时代，云计算和大数据是时下很流行的领域，每天全世界都有海量的用户通过互联网来进行信息的传递和交换，淘宝的双十一，12306的春运抢票，瞬时并发的海量交易数据传输需要占用非常大的带宽；传统的存储阵列下挂好多传统的HDD硬盘，其IOPS性能很低，需要大量的存储设备并联情况下才能获得较高的IOPS，而目前为了应对瞬时大规模随机读写的应用，数据中心越来越多的采用了全闪存阵列，其下挂了大量的SSD硬盘。通常全闪存阵列下挂的SSD硬盘，可以通过带内接口PCIE来时行数据的收发和SSD的一些健康信息的收集；带外管理接口SMbus来获取SSD盘片的日志信息等；假若SSD在系统运行过程中，PCIE链路出现的问题，那么此SSD盘片就无法和Host进行交互，SMbus的带外管理接口只能获取此时SSD盘片的部分信息，有可能不能帮助开发人员进行实时定位，需要运维人员将此SSD断电，返给厂商进行进一步问题的定位。
基于上述问题，因此，对于本领域技术人员而言，如何丰富SSD出现故障时问题的诊断的多样性，提高解决问题的时效性，是亟需解决的技术问题。
发明内容
基于背景技术存在的技术问题，本发明提出了一种全闪阵列系统中通信方法和系统，对Host与SSD通信的带外管理接口SMbus进行扩展，除了同SSD进行SMbus的接口进行通信获取关键信息之外，还可以用来同SSD的JTAG和Uart口进行信息交互，实现其一口多用的功能，丰富了SSD出现故障时问题的诊断的多样性，提高解决问题的时效性。
为了便于理解，对本申请文件中若干词语解释如下：
SSD：Solid State Drives，固态硬盘；
Smbus：System Management Bus，系统管理总线；
JTAG：Joint Test Action Group，联合测试行动小组；
Uart：Universal Asynchronous Transmitter，通用异步传输收发器；
IOPS：Input/Output Operations Per Second，每秒读写次数；
Host：主机。
本发明提出的一种全闪阵列系统中通信方法，用于全闪阵列系统中主机与SSD通信，其中，SSD具有主控芯片和通信协议转换模块；包括以下步骤：
主机通过PCIE链路与SSD进行连接；
若主机通过PCIE链路与SSD无法连接，主机启动JTAG调试模式或Uart调试模式；
其中，JTAG调试模式包括以下步骤：
主机将符合JTAG时序电平的调试指令转换为SMbus协议；
通过背板将转换为SMbus协议的控制指令传递给SSD；
SSD接收到此指令后转换为JTAG指令并进行执行；
Uart调试模式包括以下步骤：
主机将符合Uart时序电平的调试指令转换为SMbus协议；
通过背板将转换为SMbus协议的控制指令传递给SSD；
SSD接收到此指令后转换为Uart指令并进行执行。
优选地，JTAG调试模式中，SSD接收到此指令后转换为JTAG指令并进行执行的过程包括：
SSD的通信协议转换模块将所述转换为SMbus协议的控制指令转换为JTAG指令并传递至SSD的主控芯片；
SSD的主控芯片接收JTAG指令并进行执行。
优选地，Uart调试模式中，SSD接收到此指令后转换为Uart指令并进行执行的过程包括：
SSD的通信协议转换模块将所述转换为SMbus协议的控制指令转换为Uart指令并传递至SSD的主控芯片；
SSD的主控芯片接收Uart指令并进行执行。
优选地，主机通过PCIE链路与SSD进行连接过程中，至少进行二次尝试。
本发明中提供的一种全闪阵列系统中通信方法，基于全闪阵列系统中Host与SSD间定义的标准通信接口SMbus，对其进行扩展，通过通信协议的转换，实现Host与SSD之间通过SMbus接口进行通信，Host与SSD间可以进行SMbus/Uart/JTAG三类总线的通信；通过通信协议转换使Host和SSD之间的SMbus接口得到了扩展，增强了SMbus接口的利用率，丰富了全闪阵列系统中SSD的诊断调试手段，方便运维人员和开发人员对系统出现故障SSD的实时定位，省去了运维人员去机房里面将SSD盘片从全闪阵列系统中拆除的工序和返厂寄给维护产品的工程师进行产品失效分析的麻烦，大大提高了工作效率。
本发明提出的一种全闪阵列系统中通信系统，包括：
PCIE链路，用于主机与SSD之间进行连接；
SMbus接口，位于主机上，用于将符合JTAG时序电平或符合Uart时序电平的调试指令转换为SMbus协议；
通信协议转换模块，位于SSD中，用于将SMbus协议指令转换为符合JTAG时序电平或符合Uart时序电平的调试指令，并将上述调试指令发送至主控芯片；
主控芯片，位于SSD中，用于接收PCIE链路和通信协议转换模块发送的调试指令并执行。
附图说明
图1为本发明提出的一种全闪阵列系统中通信系统的拓扑示意图。
具体实施方式
如图1所示，图1为本发明提出的一种全闪阵列系统中通信系统的拓扑示意图。
下面结合附图和实施例对本发明进行详细的描述。
实施例1
以JTAG调试模式为例，一种全闪阵列系统中通信方法，包括以下步骤：
主机通过PCIE链路与SSD进行握手连接；
握手连接超时，再次尝试；
握手连接再次超时，确认主机通过PCIE链路与SSD无法连接；
主机启动JTAG调试模式；
主机将符合JTAG时序电平的调试指令转换为SMbus协议；
通过背板将转换为SMbus协议的控制指令传递给SSD；
SSD的通信协议转换模块将所述转换为SMbus协议的控制指令转换为JTAG指令并传递至SSD的主控芯片；
SSD的主控芯片接收JTAG指令并进行执行。
实施例2
以Uart调试模式为例，一种全闪阵列系统中通信方法，包括以下步骤：
主机通过PCIE链路与SSD进行握手连接；
握手连接超时，再次尝试；
握手连接再次超时，确认主机通过PCIE链路与SSD无法连接；
主机启动Uart调试模式；
主机将符合Uart时序电平的调试指令转换为SMbus协议；
通过背板将转换为SMbus协议的控制指令传递给SSD；
SSD的通信协议转换模块将所述转换为SMbus协议的控制指令转换为Uart指令并传递至SSD的主控芯片；
SSD的主控芯片接收Uart指令并进行执行。
实施例3
参考图1，一种全闪阵列系统中通信系统，包括：
PCIE链路，用于主机与SSD之间进行连接；
SMbus接口，位于主机上，用于将符合JTAG时序电平或符合Uart时序电平的调试指令转换为SMbus协议；
通信协议转换模块，位于SSD中，用于将SMbus协议指令转换为符合JTAG时序电平或符合Uart时序电平的调试指令，并将上述调试指令发送至主控芯片；
主控芯片，位于SSD中，用于接收PCIE链路和通信协议转换模块发送的调试指令并执行。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，根据本发明的技术方案及其发明构思加以等同替换或改变，都应涵盖在本发明的保护范围之内。

Claims (5)

1.一种全闪阵列系统中通信方法，用于全闪阵列系统中主机与SSD通信，其中，SSD具有主控芯片和通信协议转换模块；其特征在于，包括以下步骤：
主机通过PCIE链路与SSD进行连接；
若主机通过PCIE链路与SSD无法连接，主机启动JTAG调试模式或Uart调试模式；
其中，JTAG调试模式包括以下步骤：
主机将符合JTAG时序电平的调试指令转换为SMbus协议；
通过背板将转换为SMbus协议的控制指令传递给SSD；
SSD接收到此指令后转换为JTAG指令并进行执行；
Uart调试模式包括以下步骤：
主机将符合Uart时序电平的调试指令转换为SMbus协议；
通过背板将转换为SMbus协议的控制指令传递给SSD；
SSD接收到此指令后转换为Uart指令并进行执行。
2.根据权利要求1所述的全闪阵列系统中通信方法，其特征在于，JTAG调试模式中，SSD接收到此指令后转换为JTAG指令并进行执行的过程包括：
SSD的通信协议转换模块将所述转换为SMbus协议的控制指令转换为JTAG指令并传递至SSD的主控芯片；
SSD的主控芯片接收JTAG指令并进行执行。
3.根据权利要求1所述的全闪阵列系统中通信方法，其特征在于，Uart调试模式中，SSD接收到此指令后转换为Uart指令并进行执行的过程包括：
SSD的通信协议转换模块将所述转换为SMbus协议的控制指令转换为Uart指令并传递至SSD的主控芯片；
SSD的主控芯片接收Uart指令并进行执行。
4.根据权利要求1所述的全闪阵列系统中通信方法，其特征在于，主机通过PCIE链路与SSD进行连接过程中，至少进行二次尝试。
5.一种全闪阵列系统中通信系统，其特征在于，包括：
PCIE链路，用于主机与SSD之间进行连接；
SMbus接口，位于主机上，用于将符合JTAG时序电平或符合Uart时序电平的调试指令转换为SMbus协议；
通信协议转换模块，位于SSD中，用于将SMbus协议指令转换为符合JTAG时序电平或符合Uart时序电平的调试指令，并将上述调试指令发送至主控芯片；
主控芯片，位于SSD中，用于接收PCIE链路和通信协议转换模块发送的调试指令并执行。
CN201810289290.4A 2018-04-03 2018-04-03 一种全闪阵列系统中通信方法和系统 Pending CN108737154A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810289290.4A CN108737154A (zh) 2018-04-03 2018-04-03 一种全闪阵列系统中通信方法和系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810289290.4A CN108737154A (zh) 2018-04-03 2018-04-03 一种全闪阵列系统中通信方法和系统

Publications (1)

Publication Number Publication Date
CN108737154A true CN108737154A (zh) 2018-11-02

Family

ID=63940609

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810289290.4A Pending CN108737154A (zh) 2018-04-03 2018-04-03 一种全闪阵列系统中通信方法和系统

Country Status (1)

Country Link
CN (1) CN108737154A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130117620A1 (en) * 2011-11-04 2013-05-09 Sang-Hyun Joo Memory system and operating method thereof
CN107423180A (zh) * 2017-07-28 2017-12-01 郑州云海信息技术有限公司 一种固态硬盘及其诊断方法
CN107590040A (zh) * 2017-09-22 2018-01-16 郑州云海信息技术有限公司 一种硬盘背板及计算机装置、硬盘故障检测方法及存储器
CN107608846A (zh) * 2017-08-30 2018-01-19 西安微电子技术研究所 一种针对fpga内嵌tap接口的调试链路及调试方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130117620A1 (en) * 2011-11-04 2013-05-09 Sang-Hyun Joo Memory system and operating method thereof
CN107423180A (zh) * 2017-07-28 2017-12-01 郑州云海信息技术有限公司 一种固态硬盘及其诊断方法
CN107608846A (zh) * 2017-08-30 2018-01-19 西安微电子技术研究所 一种针对fpga内嵌tap接口的调试链路及调试方法
CN107590040A (zh) * 2017-09-22 2018-01-16 郑州云海信息技术有限公司 一种硬盘背板及计算机装置、硬盘故障检测方法及存储器

Similar Documents

Publication Publication Date Title
KR101035832B1 (ko) 집적 종단점 장치와, 집적 ｐｃｉ 익스프레스 종단점 장치및 ｐｃｉ 익스프레스 통신 시스템
CN107992390B (zh) 一种基于片上总线的芯片调试方法
CN102160044A (zh) PCIe接口上的SATA大容量存储装置仿真
CN103248537B (zh) 基于fc‑ae‑1553的混合航电系统测试仪
CN103178872A (zh) 通过以太网延长usb系统传输距离的方法及装置
CN116414526B (zh) 一种基于虚拟机的仿真装置和方法
US7461321B2 (en) Error detection
CN100487668C (zh) 一种嵌入式处理器的调试方法
US7721159B2 (en) Passing debug information
CN109634256A (zh) 一种通用can控制器芯片的板级验证系统
CN102426548A (zh) 嵌入式系统的调试方法、调试器和调试系统
CN115454881B (zh) Risc-v架构的调试系统及调试方法
CN102750254A (zh) 高速高带宽ahb总线到低速低带宽ahb总线的双向转换桥
CN102253875A (zh) 基于PicoBlaze嵌入式软核处理器的FPGA逻辑模块调试与数据采集方法
CN108737154A (zh) 一种全闪阵列系统中通信方法和系统
CN102564776A (zh) 机车司机显示单元试验系统
CN104572515B (zh) 跟踪模块、方法、系统和片上系统芯片
CN112486877B (zh) 一种通用化fc转换接口模块的外场保障与测试平台
US20200387468A1 (en) Information Processing System And Computer-Readable Recording Medium Storing Program
CN208596371U (zh) 基于pcie与fpga结合的多核jtag调试代理系统
CN206585579U (zh) 一种面向航天测控设备并行组网运行的信号控制系统
CN112379658A (zh) 一种片上can控制器调试系统
Kavianipour et al. A high-reliability PCIe communication system for small FPGAs
CN104850930A (zh) 气象管理系统
CN117834750B (zh) 获取协议数据的装置、方法、系统、设备、介质及服务器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20181102