JP2013093602A - 半導体装置、および半導体装置の製造方法 - Google Patents
半導体装置、および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2013093602A JP2013093602A JP2012282371A JP2012282371A JP2013093602A JP 2013093602 A JP2013093602 A JP 2013093602A JP 2012282371 A JP2012282371 A JP 2012282371A JP 2012282371 A JP2012282371 A JP 2012282371A JP 2013093602 A JP2013093602 A JP 2013093602A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- wiring
- film
- modified layer
- oxygen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 121
- 238000004519 manufacturing process Methods 0.000 title claims description 46
- 229910052751 metal Inorganic materials 0.000 claims abstract description 124
- 239000002184 metal Substances 0.000 claims abstract description 124
- 238000000034 method Methods 0.000 claims abstract description 100
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 59
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 59
- 239000001301 oxygen Substances 0.000 claims abstract description 59
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 57
- 125000004432 carbon atom Chemical group C* 0.000 claims abstract description 57
- 229910052799 carbon Inorganic materials 0.000 claims abstract description 46
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims abstract description 44
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 38
- 239000010703 silicon Substances 0.000 claims abstract description 36
- 125000004430 oxygen atom Chemical group O* 0.000 claims abstract description 28
- 239000010410 layer Substances 0.000 claims description 221
- 239000011229 interlayer Substances 0.000 claims description 182
- 238000012986 modification Methods 0.000 claims description 42
- 230000004048 modification Effects 0.000 claims description 42
- 239000000758 substrate Substances 0.000 claims description 40
- 230000008569 process Effects 0.000 claims description 37
- 229920002120 photoresistant polymer Polymers 0.000 claims description 32
- 230000003647 oxidation Effects 0.000 claims description 30
- 238000007254 oxidation reaction Methods 0.000 claims description 30
- 238000004380 ashing Methods 0.000 claims description 21
- 239000007789 gas Substances 0.000 claims description 21
- 239000000203 mixture Substances 0.000 claims description 21
- 238000001312 dry etching Methods 0.000 claims description 20
- 238000005530 etching Methods 0.000 claims description 19
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 18
- 125000001183 hydrocarbyl group Chemical group 0.000 claims description 17
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Inorganic materials [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 claims description 15
- 238000000059 patterning Methods 0.000 claims description 12
- 229910052757 nitrogen Inorganic materials 0.000 claims description 10
- 229910018557 Si O Inorganic materials 0.000 claims description 8
- 229930195735 unsaturated hydrocarbon Chemical group 0.000 claims description 7
- 229910052786 argon Inorganic materials 0.000 claims description 6
- 125000004429 atom Chemical group 0.000 claims description 6
- 238000002407 reforming Methods 0.000 claims description 5
- 238000011049 filling Methods 0.000 claims description 4
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 claims description 3
- 238000000137 annealing Methods 0.000 claims description 3
- 125000004433 nitrogen atom Chemical group N* 0.000 claims description 2
- -1 siloxane structure Chemical group 0.000 abstract description 61
- 238000009413 insulation Methods 0.000 abstract description 17
- 239000010408 film Substances 0.000 description 612
- 230000004888 barrier function Effects 0.000 description 59
- 239000010949 copper Substances 0.000 description 49
- 239000002994 raw material Substances 0.000 description 35
- 230000009977 dual effect Effects 0.000 description 22
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 21
- 239000000463 material Substances 0.000 description 20
- 125000004122 cyclic group Chemical group 0.000 description 19
- KPUWHANPEXNPJT-UHFFFAOYSA-N disiloxane Chemical class [SiH3]O[SiH3] KPUWHANPEXNPJT-UHFFFAOYSA-N 0.000 description 15
- 238000004458 analytical method Methods 0.000 description 14
- 230000036961 partial effect Effects 0.000 description 14
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 14
- 238000012545 processing Methods 0.000 description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 13
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 13
- 229910010271 silicon carbide Inorganic materials 0.000 description 13
- 229910052814 silicon oxide Inorganic materials 0.000 description 12
- 229910018565 CuAl Inorganic materials 0.000 description 10
- 239000001257 hydrogen Substances 0.000 description 10
- 229910052739 hydrogen Inorganic materials 0.000 description 10
- 230000002829 reductive effect Effects 0.000 description 10
- 238000005240 physical vapour deposition Methods 0.000 description 9
- 238000004544 sputter deposition Methods 0.000 description 9
- 238000012360 testing method Methods 0.000 description 9
- 239000000126 substance Substances 0.000 description 8
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 7
- 229910001882 dioxygen Inorganic materials 0.000 description 7
- 238000005259 measurement Methods 0.000 description 7
- 125000000391 vinyl group Chemical group [H]C([*])=C([H])[H] 0.000 description 7
- 229910004298 SiO 2 Inorganic materials 0.000 description 6
- 238000000560 X-ray reflectometry Methods 0.000 description 6
- DZPJVKXUWVWEAD-UHFFFAOYSA-N [C].[N].[Si] Chemical compound [C].[N].[Si] DZPJVKXUWVWEAD-UHFFFAOYSA-N 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 6
- 239000010432 diamond Substances 0.000 description 6
- 238000011065 in-situ storage Methods 0.000 description 6
- 238000009832 plasma treatment Methods 0.000 description 6
- 229920003209 poly(hydridosilsesquioxane) Polymers 0.000 description 6
- 239000010936 titanium Substances 0.000 description 6
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 5
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 5
- 230000005284 excitation Effects 0.000 description 5
- 150000002431 hydrogen Chemical class 0.000 description 5
- 238000005498 polishing Methods 0.000 description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 5
- 229910052721 tungsten Inorganic materials 0.000 description 5
- 239000010937 tungsten Substances 0.000 description 5
- 235000014653 Carica parviflora Nutrition 0.000 description 4
- 241000243321 Cnidaria Species 0.000 description 4
- 239000004593 Epoxy Substances 0.000 description 4
- 238000004833 X-ray photoelectron spectroscopy Methods 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 125000005375 organosiloxane group Chemical group 0.000 description 4
- 230000001590 oxidative effect Effects 0.000 description 4
- 238000007740 vapor deposition Methods 0.000 description 4
- 239000004215 Carbon black (E152) Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 238000001237 Raman spectrum Methods 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 239000012159 carrier gas Substances 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 3
- 239000000470 constituent Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 238000009713 electroplating Methods 0.000 description 3
- 229910052734 helium Inorganic materials 0.000 description 3
- 229930195733 hydrocarbon Natural products 0.000 description 3
- 150000002430 hydrocarbons Chemical class 0.000 description 3
- 229910052754 neon Inorganic materials 0.000 description 3
- 231100000572 poisoning Toxicity 0.000 description 3
- 230000000607 poisoning effect Effects 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 238000006467 substitution reaction Methods 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 2
- 238000001069 Raman spectroscopy Methods 0.000 description 2
- 238000003848 UV Light-Curing Methods 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 150000001412 amines Chemical class 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 238000000277 atomic layer chemical vapour deposition Methods 0.000 description 2
- 239000005441 aurora Substances 0.000 description 2
- 150000001721 carbon Chemical group 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000001723 curing Methods 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000001227 electron beam curing Methods 0.000 description 2
- 238000005430 electron energy loss spectroscopy Methods 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 125000002496 methyl group Chemical group [H]C([H])([H])* 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 238000000927 vapour-phase epitaxy Methods 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 229910016570 AlCu Inorganic materials 0.000 description 1
- 241000252073 Anguilliformes Species 0.000 description 1
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- 229910002656 O–Si–O Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000000701 chemical imaging Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000005262 decarbonization Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000003795 desorption Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 238000000619 electron energy-loss spectrum Methods 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 125000001495 ethyl group Chemical group [H]C([H])([H])C([H])([H])* 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000005281 excited state Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000010574 gas phase reaction Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 125000001449 isopropyl group Chemical group [H]C([H])([H])C([H])(*)C([H])([H])[H] 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 239000011777 magnesium Substances 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 239000000178 monomer Substances 0.000 description 1
- 229910052756 noble gas Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229920000620 organic polymer Polymers 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000006116 polymerization reaction Methods 0.000 description 1
- 125000001436 propyl group Chemical group [H]C([*])([H])C([H])([H])C([H])([H])[H] 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000001350 scanning transmission electron microscopy Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000006557 surface reaction Methods 0.000 description 1
- 238000010301 surface-oxidation reaction Methods 0.000 description 1
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 1
- 230000036962 time dependent Effects 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 239000011135 tin Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- PQDJYEQOELDLCP-UHFFFAOYSA-N trimethylsilane Chemical compound C[SiH](C)C PQDJYEQOELDLCP-UHFFFAOYSA-N 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
- 229910052724 xenon Inorganic materials 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
- H01L23/53295—Stacked insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
- H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
- H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
- H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
- H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
- H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
- H01L21/31604—Deposition from a gas or vapour
- H01L21/31633—Deposition of carbon doped silicon oxide, e.g. SiOC
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
- H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
- H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76832—Multiple layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
- H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
- Formation Of Insulating Films (AREA)
Abstract
【解決手段】第一の絶縁膜は、シリコン、酸素及び炭素を含むシロキサン構造を含む少なくとも1層以上の絶縁膜であり、第一の絶縁膜内部のシロキサン構造は炭素原子数がシリコン原子数よりも多く、第一の絶縁膜と金属との界面及び第一の絶縁膜と第二の絶縁膜との界面のうち少なくとも何れか一方に、第一の絶縁膜内部よりも単位体積当たりの炭素原子数が少なく、且つ酸素原子数が多い改質層が形成されていることを特徴とする半導体装置。
【選択図】図3
Description
特開2006−24641号公報には、有機シロキサン膜に対して還元性処理によって改質層を形成し、有機シロキサン膜を保護する技術が記載されている。
特願2003−400683号公報には、3員環状有機シロキサン原料を用いて多孔質絶縁膜を形成する技術が記載されている。
すなわち、本発明は、第一の絶縁膜と金属との界面、及び第一の絶縁膜と第二の絶縁膜との界面のうち少なくとも何れか一方に、改質層を形成する。そして、改質層は、第一の絶縁膜内部よりも単位体積当たりの炭素原子数が少なく、且つ酸素原子数を多くする点に特徴を有する。
まず、3員環状有機シロキサン原料(下記化学式(1))を用いてプラズマ気相成長法により3員環状型SiOCH膜、4員環状有機シロキサン原料(下記化学式(2))を用いて環状型SiOCH膜、及び直鎖型有機シロキサン原料(下記化学式(3))を用いてランダム型SiOCH膜を形成した。そして、O2プラズマ照射による比誘電率の変化を測定した。それぞれの膜の比誘電率は、式(1)はk=2.4、式(2)はk=2.6、式(3)はk=2.7、であった。
また、第一の絶縁膜内部のシロキサン構造は炭素原子数がシリコン原子数よりも多くなっているため、典型的には第一の絶縁膜内部の密度は1.2g/cm3以下となる。
1.半導体基板上の絶縁膜に配線溝及びビアホールが形成され、前記配線溝及びビアホールにそれぞれ金属を充填させてなる配線及び接続プラグを有し、前記絶縁膜の少なくとも一部が第一の絶縁膜及び第二の絶縁膜から構成された、多層配線を有し、
前記第一の絶縁膜は、シリコン、酸素及び炭素を含むシロキサン構造を含む少なくとも1層以上の絶縁膜であり、
前記第一の絶縁膜内部のシロキサン構造は炭素原子数がシリコン原子数よりも多く、
前記第一の絶縁膜と前記金属との界面、及び前記第一の絶縁膜と第二の絶縁膜との界面のうち少なくとも何れか一方に、第一の絶縁膜内部よりも単位体積当たりの炭素原子数が少なく、且つ酸素原子数が多い改質層が形成されていることを特徴とする半導体装置。
3.前記シロキサン構造は、少なくとも炭素数が3個以上の炭化水素基と不飽和炭化水素基の双方を含むことを特徴とする上記1又は2に記載の半導体装置。
5.前記環状シロキサン構造は、酸素原子とシリコン原子とからなるSi−Oユニットを3つ有する3員環構造からなることを特徴とする上記4に記載の半導体装置。
7.前記改質層は、単位体積当たりの炭素原子数よりも酸素原子数と窒素原子数の和数が多いことを特徴とする上記1乃至5の何れか一項に記載の半導体装置。
9.前記改質層の密度が2.0g/cm3以上であることを特徴とする上記1乃至8の何れか一項に記載の半導体装置。
11.前記第一の絶縁膜が、半導体基板側から順に積層された、ビアプラグ部位のビア層間絶縁膜と、配線部位の配線層間絶縁膜と、配線部位のハードマスク膜とから構成され、
前記ハードマスク膜と、前記配線層間絶縁膜と、前記ビア層間絶縁膜との何れもが、シリコン、酸素及び炭素を含むシロキサン構造を含む絶縁膜であり、
前記ハードマスク膜、前記配線層間絶縁膜及び前記ビア層間絶縁膜の何れにも、前記金属との界面に前記改質層が形成され、
前記改質層の組成が、それぞれ対応する前記第一の絶縁膜の内部よりも、単位体積当たりの炭素原子数が少なく、且つ酸素原子数が多く、
前記改質層内の単位体積当たりの炭素原子数が、配線層間絶縁膜と金属の間の改質層>ビア層間絶縁膜と金属の間の改質層>ハードマスク膜と金属の間の改質層の順に少ないことを特徴とする上記1乃至10の何れか一項に記載の半導体装置。
前記第一の絶縁膜は、シリコン、酸素及び炭素を含むシロキサン構造を含む少なくとも1層以上の絶縁膜であり、
前記第一の絶縁膜内部のシロキサン構造は炭素原子数がシリコン原子数よりも多く、
前記第一の絶縁膜と前記金属との界面に、第一の絶縁膜内部よりも単位体積当たりの炭素原子数が少なく、且つ酸素原子数が多い改質層を有する半導体装置の製造方法であって、
前記シロキサン構造を含む第一の絶縁膜を形成する絶縁膜形成工程と、
前記第一の絶縁膜上にハードマスク膜を形成する工程と、
前記ハードマスク膜上にフォトレジストを塗布した後、溝パターニングをする工程と、
前記フォトレジストをマスクに用いてドライエッチングによって、前記ハードマスク膜内に溝を形成することによりマスクパターンを形成する工程と、
酸素アッシングによって前記フォトレジストを除去するフォトレジスト除去工程と、
前記マスクパターンをマスクに用いてドライエッチングにより、前記第一の絶縁膜内に配線溝及びビアホールを形成する溝形成工程と、
前記第一の絶縁膜内の配線溝及びビアホール側面の改質処理を行うことにより前記改質層を形成する改質工程と、
前記配線溝及びビアホール内に金属を充填することにより、それぞれ配線及び接続プラグを形成する工程と、
を有することを特徴とする半導体装置の製造方法。
前記第一の絶縁膜は、シリコン、酸素及び炭素を含むシロキサン構造を含む少なくとも1層以上の絶縁膜であり、
前記第一の絶縁膜内部のシロキサン構造は炭素原子数がシリコン原子数よりも多く、
前記第一の絶縁膜と前記金属との界面及び前記第一の絶縁膜と第二の絶縁膜との界面に、第一の絶縁膜内部よりも単位体積当たりの炭素原子数が少なく、且つ酸素原子数が多い改質層を有する半導体装置の製造方法であって、
シリコン、酸素及び炭素を含む環状シロキサン構造を含む第二の絶縁膜を形成する工程と、
前記第二の絶縁膜の表面に改質処理を行い、前記改質層を形成する工程と、
前記改質層上に、前記第一の絶縁膜を形成する絶縁膜形成工程と、
前記第一の絶縁膜上にハードマスク膜を形成する工程と、
前記ハードマスク膜上にフォトレジストを塗布した後、溝パターニングをする工程と、
前記フォトレジストをマスクに用いてドライエッチングによって、前記ハードマスク膜内に溝を形成することによりマスクパターンを形成する工程と、
酸素アッシングによって前記フォトレジストを除去するフォトレジスト除去工程と、
前記マスクパターンをマスクに用いてドライエッチングにより、前記第一及び第二の絶縁膜内に配線溝及びビアホールを形成する溝形成工程と、
前記第一及び第二の絶縁膜内の配線溝及びビアホール側面の改質処理を行うことにより前記改質層を形成する改質工程と、
前記配線溝及びビアホール内に金属を充填することにより、それぞれ配線及び接続プラグを形成する工程と、
を有することを特徴とする半導体装置の製造方法。
15.前記酸化処理が、酸素プラズマによる処理であることを特徴とする上記14に記載の半導体装置の製造方法。
17.前記酸素プラズマは、酸素を含有するガスに対して基板バイアスを印加することによりプラズマ状態としたものであることを特徴とする上記15又は16に記載の半導体装置の製造方法。
19.前記酸化処理を、酸素アニールにより行うことを特徴とする上記14に記載の半導体装置の製造方法。
21.前記溝形成工程において、
前記ドライエッチングのエッチングガスが、少なくともAr、N2、O2及びCF4を含有する混合ガスであることを特徴とする上記12乃至20の何れか一項に記載の半導体装置の製造方法。
前記溝形成工程、前記フォトレジスト除去工程、及び前記改質工程を制御するプログラムが記憶されたマイクロコンピュータを備えた制御手段を有することを特徴とする半導体製造装置。
23.前記制御手段には更に、前記絶縁膜形成工程においてプラズマ処理シーケンスにより第一の絶縁膜を成膜するプログラムが記憶されていることを特徴とする上記22に記載の半導体製造装置。
25.前記プラズマ処理シーケンスは、窒素プラズマ処理のシーケンスであることを特徴とする上記23に記載の半導体製造装置。
また、上記「13」においては、「第二の絶縁膜の表面に改質処理を行い、前記改質層を形成する工程」と改質工程における、改質処理を窒素プラズマにより行うことが好ましい。
「低誘電率絶縁膜」とは、例えば、配線材を絶縁分離する膜(層間絶縁膜)であり、半導体素子を接続する多層配線間の容量を低減するため、シリコン酸化膜(比誘電率4.2)よりも比誘電率の低い材料を指す。特に、多孔質絶縁膜としては、例えば、シリコン酸化膜を多孔化して、比誘電率を小さくした材料や、HSQ(ハイドロゲンシルセスキオキサン(Hydrogen Silsesquioxane))膜、あるいはSiOCH、SiOC(例えば、Black Diamond(Trade Mark)、CORAL(Trade Mark)、Aurora(Trade Mark))などを多孔化して、比誘電率を小さくした材料などがある。これらの膜のさらなる低誘電率化を進めるため、環状シロキサン原料を用いた成膜技術などが検討されつつあるところである。
このような環状シロキサン原料は、多孔質な絶縁膜を形成するのに有効であるが、本発明においては、絶縁膜は必ずしも多孔質膜に限定されるわけではない。尚、絶縁膜の組成は、単位体積あたりに含まれる原子数の比とする。
「改質層の厚さ」は、XPS(X線光電子分光分析;X−ray Photoelectron Spectroscopy)の深さ方向分析により、測定することができる。
「改質層の密度」は、XRR(X−Ray Reflection:X線反射率測定)により、測定することができる。
また、本発明の半導体装置では、ハードマスク、ビア層間絶縁膜、配線層間絶縁膜は、場合によって、第一の絶縁膜となったり、ならなかったりする。
以下、実施の形態及び実施例により、本発明をより詳細に説明する。
本実施の形態1においては、環状有機シロキサン原料を反応室に供給し、層間絶縁膜として好適な低誘電率絶縁膜を形成する。そして、この環状シロキサン構造を含む絶縁膜の、金属配線との界面となる部分に対して、プラズマ気相成長法により好適な改質層を形成することで、配線間容量の低減と、絶縁信頼性確保を両立させることができる。
本実施の形態において形成した、半導体素子が形成された半導体基板上の多層配線構造について、以下に詳しく説明する。
なお、このとき、ハードマスク315をマスクにエッチングを行うことによって、フォトレジストをマスクに用いて加工する場合と比べて溝のライン・エッジ・ラフネスを改善できるという利点がある。
ここで、別の酸化処理方法としては、オゾンを用いたUV処理や、酸素ガスを用いたアニール処理などを用いても良い。
図7(a)に示すように、下層金属配線は、Ta/TaNバリアメタル310aと、CuAl配線311aからなる。CuAl配線311aは、Cuを主成分とし、内部に1.2atm%以下のAlを含む。下層金属配線の上面は絶縁性バリア膜312aで覆われており、ここでは、プラズマCVD法によって形成した、比誘電率4.9のSiCN膜を用いている。
なお、本実施の形態では、デュアルダマシン構造に関して詳しく説明したが、本発明はシングルダマシン配線にも同様に適用できることは自明である。
本実施の形態においては、少なくとも環状有機シロキサン原料を反応室に供給し、プラズマ気相成長法によって、環状シロキサン構造を含む絶縁膜を形成する。そして、この絶縁膜に対して好適な改質層を形成することで、絶縁膜と金属配線との密着性を改善することができる。
本実施の形態2において形成した、半導体素子が形成された半導体基板上の多層配線構造について詳しく説明する。
ここで、バリアメタル膜、金属配線、絶縁性バリア膜は、実施の形態1の記載と同様なので、その説明は省略する。また、ビア層間絶縁膜313は、少なくともシリコン、酸素、炭素、水素を含む環状有機シロキサン構造を含む絶縁膜である。
本実施の形態2では、第一の絶縁膜は配線層間絶縁膜314、第二の絶縁膜はビア層間絶縁膜313となる。また、上記のような改質層319aを形成することで、ビア層間絶縁膜313と配線層間絶縁膜314の密着性を改善することができるようになる。
図11(a)に示すように、下層金属配線は、Ta/TaNバリアメタル310aとCuAl配線311aからなる。CuAl配線311aは、Cuを主成分とし、内部に1.2atm%以下のAlを含む。下層金属配線の上面は絶縁性バリア膜312aで覆われており、ここでは、プラズマCVD法によって形成した、比誘電率4.9のSiCN膜を用いている。
尚、本実施の形態2では、デュアルダマシン構造に関して詳しく説明したが、本発明は、シングルダマシン配線に関しても同様に適用できることは自明である。
半導体素子が形成された半導体基板上に多層配線を形成し、酸素プラズマを用いた改質処理を行った実施例を、以下に詳しく説明する。
図14(a)に示すように、半導体素子が形成された半導体基板(図示略)上に、バリアメタル310a、金属配線311a、絶縁性バリア膜312bを積層した。また、絶縁性バリア膜312bの上部に、ビア層間絶縁膜313、配線層間絶縁膜314、ハードマスク膜315a、315bを形成した。なお、本実施例では、第一の絶縁膜は配線層間絶縁膜314、第二の絶縁膜はビア層間絶縁膜313となる。
半導体素子が形成された半導体基板上に多層配線を形成し、絶縁膜に対して酸素プラズマを用いた改質処理を行った実施例を、以下に詳しく説明する。
図15に示すように、この半導体装置では、半導体素子が形成された半導体基板(図示略)上にバリアメタル221a、金属配線220a、絶縁性バリア膜218aが形成され、その上部に、配線層間絶縁膜219aが形成されている。なお、本実施例では、第一の絶縁膜と第二の絶縁膜が一体となって配線層間絶縁膜219a〜eとなっている。
なお、図15に示す半導体装置において、バリアメタル221b〜eはバリアメタル221aと同様の構成であり、金属配線220b〜eは金属配線220aと同様の構成である。また、絶縁性バリア膜218b〜eは絶縁性バリア膜218aと同様の構成であり、配線層間絶縁膜219b〜eは配線層間絶縁膜219aと同様の構成であり、改質層319b〜eは改質層319aと同様の構成である。このため、上記バリアメタル221b〜e、金属配線220b〜e、絶縁性バリア膜218b〜e、配線層間絶縁膜219b〜e、改質層319b〜eに関する説明は省略する。
また、配線間隔70nmの櫛形のTEGを用いて配線間のTDDB試験を行い、125℃にて2.5MV/cm電界を印可したところ、絶縁寿命は120時間以上となり、十分なTDDB耐性を有することを確認した。
なお、本実施例では、デュアルダマシン構造に関して詳しく説明したが、本発明はシングルダマシン配線にも同様に適用できることは自明である。
半導体素子が形成された半導体基板上に多層配線を形成し、絶縁膜に対して窒素プラズマを用いた改質処理を行った実施例を、以下に詳しく説明する。なお、半導体装置の製造方法については、改質処理条件を除き、実施例1と同一なので省略する。なお、本実施例3では、第一の絶縁膜は配線層間絶縁膜314、第二の絶縁膜はビア層間絶縁膜313となる。
比較例1として、酸素による酸化プラズマを用いたプラズマ気相成長法により、式(3)の直鎖型SiOCHの原料を用いて、半導体装置を形成した場合の側壁の状態について述べる。なお、この半導体装置では、配線層間絶縁膜及びビア層間絶縁膜内部のシロキサン構造は炭素原子数がシリコン原子数とほぼ同等程度となる。
参考例1として、環状型SiOCH膜のエッチングガスとして、N2/O2/C4F8の混合ガスを用いて改質層を形成した場合の結果について述べる。
具体的には、平行平板型の8インチ用エッチング装置を用い、ガス流量比N2/O2/C4F8=150/30/8sccmにて、基板間距離(GAP)=45mm、圧力25mTorr、上部電極周波数60MHz、上部電極power1000W、下部電極周波数13.56MHz、下部電極power150Wにて、配線溝の形成を行った。
参考例2として、実施例1において、溝レジストをマスクに配線溝を開口し、溝レジストの灰化処理と、溝側壁の改質処理をO2プラズマによって同時に行うことで配線層を形成した例を示す。
すなわち、本参考例では、レジストの灰化を同時に行うために、溝側壁は実施例1と比較して、8倍の処理時間で過剰に酸素プラズマ照射されている。
また、制御手段は、更に、絶縁膜形成工程において、プラズマ処理シーケンスにより第一の絶縁膜を成膜するプログラムが記憶されていることが好ましい。このプラズマ処理シーケンスは、酸素プラズマ処理のシーケンス又は窒素プラズマ処理のシーケンスであることが好ましい。
200 MOSFET
201 半導体基板
202a、202b シリコン酸化膜
210a、210b 金属配線
211 絶縁性バリア膜
215 バリアメタル膜
218a、218b、218c、218d、218e、218f、218g SiCN膜
219a、219b、219c、219d、219e 環状型SiOCH膜
220a、220b、220c、220d、220e、220f CuAl
221a、221b、221c、221d、221e、221f Ta/TaN
222 TiN
223 タングステン
224 シリコン酸窒化膜
225a、225b Ti/TiN
226 AlCu
310a、310b バリアメタル膜
311a、311b 金属配線
312a、312b 絶縁性バリア膜
313、313a、313b ビア層間絶縁膜
314 配線層間絶縁膜
315、315a、315b ハードマスク膜
316 ビアホール
317 ハードマスク溝
318 デュアルダマシン溝
319、319a、319b、319c、319d、319e 改質層
320a、320b エッチストップ膜
321 有機膜
322 低温酸化膜
323 ARC
324 フォトレジスト
Claims (17)
- 半導体基板上の絶縁膜に配線溝及びビアホールが形成され、前記配線溝及びビアホールにそれぞれ金属を充填させてなる配線及び接続プラグを有し、前記絶縁膜の少なくとも一部が第一の絶縁膜及び第二の絶縁膜から構成された、多層配線を有し、
前記第一の絶縁膜は、シリコン、酸素及び炭素を含む環状シロキサン構造を含む少なくとも1層以上の絶縁膜であり、
前記第一の絶縁膜内部の環状シロキサン構造は炭素原子数がシリコン原子数よりも多く、
前記環状シロキサン構造は、少なくとも炭素数が3個以上の炭化水素基と不飽和炭化水素基の双方を含み、
前記環状シロキサン構造は、酸素原子とシリコン原子とからなるSi−Oユニットを3つ有する3員環構造からなり、
前記第一の絶縁膜と前記金属との界面、及び前記第一の絶縁膜と第二の絶縁膜との界面のうち少なくとも何れか一方に、第一の絶縁膜内部よりも単位体積当たりの炭素原子数が少なく、且つ酸素原子数が多い改質層が形成されていることを特徴とする半導体装置。 - 前記改質層は、単位体積当たりの炭素原子数よりも酸素原子数が多いことを特徴とする請求項1に記載の半導体装置。
- 前記改質層は、単位体積当たりの炭素原子数よりも酸素原子数と窒素原子数の和数が多いことを特徴とする請求項1に記載の半導体装置。
- 前記改質層の厚さが20nm以下であることを特徴とする請求項1乃至3の何れか一項に記載の半導体装置。
- 前記改質層の密度が2.0g/cm3以上であることを特徴とする請求項1乃至4の何れか一項に記載の半導体装置。
- 前記第一の絶縁膜内部の密度が1.2g/cm3以下であることを特徴とする請求項1乃至5の何れか一項に記載の半導体装置。
- 前記第一の絶縁膜が、半導体基板側から順に積層された、ビアプラグ部位のビア層間絶縁膜と、配線部位の配線層間絶縁膜と、配線部位のハードマスク膜とから構成され、
前記ハードマスク膜と、前記配線層間絶縁膜と、前記ビア層間絶縁膜との何れもが、シリコン、酸素及び炭素を含む環状シロキサン構造を含む絶縁膜であり、
前記ハードマスク膜、前記配線層間絶縁膜及び前記ビア層間絶縁膜の何れにも、前記金属との界面に前記改質層が形成され、
前記改質層の組成が、それぞれ対応する前記第一の絶縁膜の内部よりも、単位体積当たりの炭素原子数が少なく、且つ酸素原子数が多く、
前記改質層内の単位体積当たりの炭素原子数が、配線層間絶縁膜と金属の間の改質層>ビア層間絶縁膜と金属の間の改質層>ハードマスク膜と金属の間の改質層の順に少ないことを特徴とする請求項1乃至6の何れか一項に記載の半導体装置。 - 半導体基板上の絶縁膜に配線溝及びビアホールが形成され、前記配線溝及びビアホールにそれぞれ金属を充填させてなる配線及び接続プラグを有し、前記絶縁膜の少なくとも一部が第一の絶縁膜から構成された、多層配線を有し、
前記第一の絶縁膜は、シリコン、酸素及び炭素を含む環状シロキサン構造を含む少なくとも1層以上の絶縁膜であり、
前記第一の絶縁膜内部の環状シロキサン構造は炭素原子数がシリコン原子数よりも多く、
前記環状シロキサン構造は、少なくとも炭素数が3個以上の炭化水素基と不飽和炭化水素基の双方を含み、
前記環状シロキサン構造は、酸素原子とシリコン原子とからなるSi−Oユニットを3つ有する3員環構造からなり、
前記第一の絶縁膜と前記金属との界面に、第一の絶縁膜内部よりも単位体積当たりの炭素原子数が少なく、且つ酸素原子数が多い改質層を有する半導体装置の製造方法であって、
前記環状シロキサン構造を含む第一の絶縁膜を形成する絶縁膜形成工程と、
前記第一の絶縁膜上にハードマスク膜を形成する工程と、
前記ハードマスク膜上にフォトレジストを塗布した後、溝パターニングをする工程と、
前記フォトレジストをマスクに用いてドライエッチングによって、前記ハードマスク膜内に溝を形成することによりマスクパターンを形成する工程と、
酸素アッシングによって前記フォトレジストを除去するフォトレジスト除去工程と、
前記マスクパターンをマスクに用いてドライエッチングにより、前記第一の絶縁膜内に配線溝及びビアホールを形成する溝形成工程と、
前記第一の絶縁膜内の配線溝及びビアホール側面の改質処理を行うことにより前記改質層を形成する改質工程と、
前記配線溝及びビアホール内に金属を充填することにより、それぞれ配線及び接続プラグを形成する工程と、
を有することを特徴とする半導体装置の製造方法。 - 半導体基板上の絶縁膜に配線溝及びビアホールが形成され、前記配線溝及びビアホールにそれぞれ金属を充填させてなる配線及び接続プラグを有し、前記絶縁膜の少なくとも一部が第一の絶縁膜及び第二の絶縁膜から構成された、多層配線を有し、
前記第一の絶縁膜は、シリコン、酸素及び炭素を含む環状シロキサン構造を含む少なくとも1層以上の絶縁膜であり、
前記第一の絶縁膜内部の環状シロキサン構造は炭素原子数がシリコン原子数よりも多く、
前記環状シロキサン構造は、少なくとも炭素数が3個以上の炭化水素基と不飽和炭化水素基の双方を含み、
前記環状シロキサン構造は、酸素原子とシリコン原子とからなるSi−Oユニットを3つ有する3員環構造からなり、
前記第一の絶縁膜と前記金属との界面及び前記第一の絶縁膜と第二の絶縁膜との界面に、第一の絶縁膜内部よりも単位体積当たりの炭素原子数が少なく、且つ酸素原子数が多い改質層を有する半導体装置の製造方法であって、
シリコン、酸素及び炭素を含む環状シロキサン構造を含む第二の絶縁膜を形成する工程と、
前記第二の絶縁膜の表面に改質処理を行い、前記改質層を形成する工程と、
前記改質層上に、前記第一の絶縁膜を形成する絶縁膜形成工程と、
前記第一の絶縁膜上にハードマスク膜を形成する工程と、
前記ハードマスク膜上にフォトレジストを塗布した後、溝パターニングをする工程と、
前記フォトレジストをマスクに用いてドライエッチングによって、前記ハードマスク膜内に溝を形成することによりマスクパターンを形成する工程と、
酸素アッシングによって前記フォトレジストを除去するフォトレジスト除去工程と、
前記マスクパターンをマスクに用いてドライエッチングにより、前記第一及び第二の絶縁膜内に配線溝及びビアホールを形成する溝形成工程と、
前記第一及び第二の絶縁膜内の配線溝及びビアホール側面の改質処理を行うことにより前記改質層を形成する改質工程と、
前記配線溝及びビアホール内に金属を充填することにより、それぞれ配線及び接続プラグを形成する工程と、
を有することを特徴とする半導体装置の製造方法。 - 前記改質処理が酸化処理であることを特徴とする請求項8又は9に記載の半導体装置の製造方法。
- 前記酸化処理が、酸素プラズマによる処理であることを特徴とする請求項10に記載の半導体装置の製造方法。
- 前記酸素プラズマは、酸素とArの混合ガスがプラズマ状態となったものであることを特徴とする請求項11に記載の半導体装置の製造方法。
- 前記酸素プラズマは、酸素を含有するガスに対して基板バイアスを印加することによりプラズマ状態としたものであることを特徴とする請求項11又は12に記載の半導体装置の製造方法。
- 前記酸化処理を、UVオゾン処理で行うことを特徴とする請求項10に記載の半導体装置の製造方法。
- 前記酸化処理を、酸素アニールにより行うことを特徴とする請求項10に記載の半導体装置の製造方法。
- 前記改質処理を、窒素プラズマにより行うことを特徴とする請求項8又は9に記載の半導体装置の製造方法。
- 前記溝形成工程において、
前記ドライエッチングのエッチングガスが、少なくともAr、N2、O2及びCF4を含有する混合ガスであることを特徴とする請求項8乃至16の何れか一項に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012282371A JP5482881B2 (ja) | 2006-05-17 | 2012-12-26 | 半導体装置、および半導体装置の製造方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006137457 | 2006-05-17 | ||
JP2006137457 | 2006-05-17 | ||
JP2012282371A JP5482881B2 (ja) | 2006-05-17 | 2012-12-26 | 半導体装置、および半導体装置の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008515581A Division JP5168142B2 (ja) | 2006-05-17 | 2007-05-16 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013093602A true JP2013093602A (ja) | 2013-05-16 |
JP5482881B2 JP5482881B2 (ja) | 2014-05-07 |
Family
ID=38693968
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008515581A Active JP5168142B2 (ja) | 2006-05-17 | 2007-05-16 | 半導体装置 |
JP2012282371A Active JP5482881B2 (ja) | 2006-05-17 | 2012-12-26 | 半導体装置、および半導体装置の製造方法 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008515581A Active JP5168142B2 (ja) | 2006-05-17 | 2007-05-16 | 半導体装置 |
Country Status (3)
Country | Link |
---|---|
US (2) | US8043957B2 (ja) |
JP (2) | JP5168142B2 (ja) |
WO (1) | WO2007132879A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10978394B2 (en) | 2018-08-02 | 2021-04-13 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the same |
WO2024010059A1 (ja) * | 2022-07-07 | 2024-01-11 | 積水化学工業株式会社 | 硬化性樹脂組成物及び有機el表示素子用封止剤 |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5353109B2 (ja) * | 2008-08-15 | 2013-11-27 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
JP5554951B2 (ja) * | 2008-09-11 | 2014-07-23 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
JP2010182822A (ja) * | 2009-02-04 | 2010-08-19 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
JP2010272571A (ja) * | 2009-05-19 | 2010-12-02 | Panasonic Corp | 半導体装置及びその製造方法 |
JP5587116B2 (ja) * | 2009-09-30 | 2014-09-10 | 京セラ株式会社 | 配線基板及び実装構造体 |
US8617986B2 (en) * | 2009-11-09 | 2013-12-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuits and methods for forming the integrated circuits |
JP2011155077A (ja) | 2010-01-26 | 2011-08-11 | Renesas Electronics Corp | 半導体装置の製造方法 |
JP2011181672A (ja) * | 2010-03-01 | 2011-09-15 | Taiyo Nippon Sanso Corp | 低誘電率層間絶縁膜および低誘電率層間絶縁膜の成膜方法 |
KR101150605B1 (ko) * | 2010-04-07 | 2012-06-12 | 에스케이하이닉스 주식회사 | 반도체 소자 및 그 제조 방법 |
JP5671253B2 (ja) * | 2010-05-07 | 2015-02-18 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
JP5613033B2 (ja) | 2010-05-19 | 2014-10-22 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
JP5654794B2 (ja) * | 2010-07-15 | 2015-01-14 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
JP2012038961A (ja) * | 2010-08-09 | 2012-02-23 | Renesas Electronics Corp | 半導体装置及び半導体装置の製造方法 |
CN102403219B (zh) * | 2010-09-14 | 2015-10-07 | 中微半导体设备(上海)有限公司 | 一种铜制程等离子刻蚀方法 |
TWI440140B (zh) * | 2011-01-31 | 2014-06-01 | Inotera Memories Inc | 記憶體電容結構與其製作方法 |
US8779592B2 (en) | 2012-05-01 | 2014-07-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Via-free interconnect structure with self-aligned metal line interconnections |
JP6077382B2 (ja) * | 2012-05-11 | 2017-02-08 | 株式会社半導体エネルギー研究所 | 半導体装置および半導体装置の作製方法 |
US8871639B2 (en) * | 2013-01-04 | 2014-10-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor devices and methods of manufacture thereof |
US8927420B2 (en) | 2013-02-04 | 2015-01-06 | Taiwan Semiconductor Manufacturing Company Limited | Mechanism of forming semiconductor device having support structure |
US9455135B2 (en) | 2014-12-07 | 2016-09-27 | United Microelectronics Corp. | Method for fabricating semiconductor device |
US9865798B2 (en) * | 2015-02-24 | 2018-01-09 | Qualcomm Incorporated | Electrode structure for resistive memory device |
US10083863B1 (en) | 2017-05-30 | 2018-09-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | Contact structure for semiconductor device |
JP7493400B2 (ja) | 2019-09-13 | 2024-05-31 | 東京エレクトロン株式会社 | エッチング方法、プラズマ処理装置、及び基板処理システム |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6974766B1 (en) | 1998-10-01 | 2005-12-13 | Applied Materials, Inc. | In situ deposition of a low κ dielectric layer, barrier layer, etch stop, and anti-reflective coating for damascene application |
US6261944B1 (en) * | 1998-11-24 | 2001-07-17 | Vantis Corporation | Method for forming a semiconductor device having high reliability passivation overlying a multi-level interconnect |
JP3615979B2 (ja) | 2000-01-18 | 2005-02-02 | 株式会社ルネサステクノロジ | 半導体装置及びその製造方法 |
JP2002026121A (ja) * | 2000-06-30 | 2002-01-25 | Tokyo Electron Ltd | 半導体装置およびその製造方法、絶縁膜の形成方法 |
US6469385B1 (en) * | 2001-06-04 | 2002-10-22 | Advanced Micro Devices, Inc. | Integrated circuit with dielectric diffusion barrier layer formed between interconnects and interlayer dielectric layers |
JP3914452B2 (ja) * | 2001-08-07 | 2007-05-16 | 株式会社ルネサステクノロジ | 半導体集積回路装置の製造方法 |
JP2003092287A (ja) * | 2001-09-19 | 2003-03-28 | Nec Corp | アッシング方法 |
JP2003282704A (ja) | 2002-03-26 | 2003-10-03 | Nec Electronics Corp | デュアルダマシンによる半導体装置の製造方法 |
JP4177993B2 (ja) | 2002-04-18 | 2008-11-05 | 株式会社ルネサステクノロジ | 半導体装置及びその製造方法 |
JP2004207604A (ja) * | 2002-12-26 | 2004-07-22 | Toshiba Corp | 半導体装置およびその製造方法 |
US7057287B2 (en) * | 2003-08-21 | 2006-06-06 | International Business Machines Corporation | Dual damascene integration of ultra low dielectric constant porous materials |
JP3666751B2 (ja) | 2003-11-28 | 2005-06-29 | 東京エレクトロン株式会社 | 絶縁膜の形成方法及び絶縁膜形成システム |
WO2005053009A1 (ja) | 2003-11-28 | 2005-06-09 | Nec Corporation | 多孔質絶縁膜及びその製造方法並びに多孔質絶縁膜を用いた半導体装置 |
JP2005197606A (ja) | 2004-01-09 | 2005-07-21 | Toshiba Corp | 半導体装置およびその製造方法 |
JP2005217371A (ja) | 2004-02-02 | 2005-08-11 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
JP2006019377A (ja) * | 2004-06-30 | 2006-01-19 | Mitsui Chemicals Inc | 環状シロキサンを含むcvd用絶縁膜原料組成物およびそれを用いた絶縁膜の形成方法 |
JP4854938B2 (ja) | 2004-07-06 | 2012-01-18 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
JP4540415B2 (ja) | 2004-07-16 | 2010-09-08 | パナソニック株式会社 | 音響整合部材の製造方法 |
JP4810077B2 (ja) * | 2004-08-19 | 2011-11-09 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
JP2007035955A (ja) * | 2005-07-27 | 2007-02-08 | Toshiba Corp | 半導体装置およびその製造方法 |
JP2007234719A (ja) * | 2006-02-28 | 2007-09-13 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
-
2007
- 2007-05-16 WO PCT/JP2007/060012 patent/WO2007132879A1/ja active Application Filing
- 2007-05-16 JP JP2008515581A patent/JP5168142B2/ja active Active
- 2007-05-16 US US12/299,375 patent/US8043957B2/en active Active
-
2011
- 2011-09-21 US US13/238,796 patent/US8278763B2/en active Active
-
2012
- 2012-12-26 JP JP2012282371A patent/JP5482881B2/ja active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10978394B2 (en) | 2018-08-02 | 2021-04-13 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the same |
WO2024010059A1 (ja) * | 2022-07-07 | 2024-01-11 | 積水化学工業株式会社 | 硬化性樹脂組成物及び有機el表示素子用封止剤 |
Also Published As
Publication number | Publication date |
---|---|
JP5482881B2 (ja) | 2014-05-07 |
US8278763B2 (en) | 2012-10-02 |
JPWO2007132879A1 (ja) | 2009-09-24 |
US8043957B2 (en) | 2011-10-25 |
WO2007132879A1 (ja) | 2007-11-22 |
US20090267198A1 (en) | 2009-10-29 |
US20120013023A1 (en) | 2012-01-19 |
JP5168142B2 (ja) | 2013-03-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5482881B2 (ja) | 半導体装置、および半導体装置の製造方法 | |
JP5093479B2 (ja) | 多孔質絶縁膜の形成方法 | |
JP5349789B2 (ja) | 多層配線の形成方法 | |
JP4328725B2 (ja) | 改良された信頼性を有する超低誘電率(k)誘電体を集積化する構造および方法 | |
JP5671253B2 (ja) | 半導体装置の製造方法 | |
JP5380838B2 (ja) | 半導体装置の製造方法 | |
JP4656147B2 (ja) | 多孔質絶縁膜の形成方法および半導体装置 | |
JP2009194072A (ja) | 半導体装置の製造方法 | |
JP2007324536A (ja) | 層間絶縁膜およびその製造方法、ならびに半導体装置 | |
JP4034227B2 (ja) | 半導体装置の製造方法 | |
JP2006179948A (ja) | 半導体装置の製造方法および半導体装置 | |
JP4492949B2 (ja) | 電子デバイスの製造方法 | |
JP2006351769A (ja) | 半導体装置およびその製造方法 | |
JP2006128542A (ja) | 電子デバイスの製造方法 | |
JP5823359B2 (ja) | 半導体装置の製造方法 | |
JP4854938B2 (ja) | 半導体装置およびその製造方法 | |
US8390135B2 (en) | Semiconductor device | |
JP5679662B2 (ja) | 誘電体キャップ層 | |
WO2009153857A1 (ja) | 半導体装置及びその製造方法 | |
JP2004253780A (ja) | 半導体装置およびその製造方法 | |
JP3843275B2 (ja) | 半導体装置の製造方法 | |
JP2011142169A (ja) | 半導体装置及びその製造方法 | |
JP5700513B2 (ja) | 半導体装置の製造方法および半導体装置 | |
JP2011233925A (ja) | 半導体装置の製造方法 | |
JP2006049655A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140116 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140121 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140203 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5482881 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S131 | Request for trust registration of transfer of right |
Free format text: JAPANESE INTERMEDIATE CODE: R313135 |
|
SZ02 | Written request for trust registration |
Free format text: JAPANESE INTERMEDIATE CODE: R313Z02 |
|
S131 | Request for trust registration of transfer of right |
Free format text: JAPANESE INTERMEDIATE CODE: R313135 |
|
SZ02 | Written request for trust registration |
Free format text: JAPANESE INTERMEDIATE CODE: R313Z02 |
|
S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313631 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S131 | Request for trust registration of transfer of right |
Free format text: JAPANESE INTERMEDIATE CODE: R313135 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |