JP2012527117A - シリコンカーバイドデバイス用の拡散接合終端構造及びこれを組み込むシリコンカーバイドデバイスの製造方法 - Google Patents

シリコンカーバイドデバイス用の拡散接合終端構造及びこれを組み込むシリコンカーバイドデバイスの製造方法 Download PDF

Info

Publication number
JP2012527117A
JP2012527117A JP2012510804A JP2012510804A JP2012527117A JP 2012527117 A JP2012527117 A JP 2012527117A JP 2012510804 A JP2012510804 A JP 2012510804A JP 2012510804 A JP2012510804 A JP 2012510804A JP 2012527117 A JP2012527117 A JP 2012527117A
Authority
JP
Japan
Prior art keywords
region
junction
silicon carbide
dopant
distance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012510804A
Other languages
English (en)
Other versions
JP5804602B2 (ja
Inventor
キンチュン ザン
アナント ケイ アガワル
タンガリ エス スダルシャン
アレクサンデル ボロトニコフ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wolfspeed Inc
Original Assignee
Cree Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cree Inc filed Critical Cree Inc
Publication of JP2012527117A publication Critical patent/JP2012527117A/ja
Application granted granted Critical
Publication of JP5804602B2 publication Critical patent/JP5804602B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H01L21/0465—Making n or p doped regions or layers, e.g. using diffusion using ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

電子デバイスは、シリコンカーバイド層の面に隣接して主接合部を含む第１の導電型を有するシリコンカーバイド層と、主接合部に隣接するシリコンカーバイド層の面にある接合終端領域とを含む。接合終端領域内の電荷は、主接合部からの横距離と共に減少し、接合終端領域内の最大電荷は、約２×１０14ｃｍ-2未満とすることができる。
【選択図】図２Ａ

Description

〔関連出願への相互参照〕
本出願は、２００９年５月１２日出願の米国特許仮出願第６１／１７７，３７２号明細書の恩典及びそれに対する優先権を請求し、この出願の開示内容は、これによりその全部が引用によって組み込まれる。
〔米国政府の利権の説明〕
本発明は、「米国陸軍研究所」によって付与された契約番号Ｗ９１１ＮＦ−０４−２−００２２の下で米国政府の支援を受けて行われたものである。米国政府は、本発明においてある一定の権利を有する。
本発明は、マイクロ電子デバイスに関し、より具体的には、シリコンカーバイドデバイスのためのエッジ終端に関する。
高電圧シリコンカーバイド（ＳｉＣ）デバイスは、高電圧を処理することができる可能性があり、その活性区域のサイズに依存して約１００アンペア又はそれよりも大きい高い電流まで処理することができる。高電圧ＳｉＣデバイスは、特に電力の調整、分配、及び制御の分野においていくつかの重要な用途を有する。
従来の電力デバイス構造は、ドリフト領域として機能するｎエピタキシャル層が上に形成されたｎ型ＳｉＣを有する。一般的に、このデバイスは、ｎ層上に逆バイアス方向の電圧を遮断し、順方向バイアス方向の電流フローを供給するＰ−Ｎ接合部及び／又はショットキー接合部を含む。一般的にイオン注入によって形成されるｐ型接合終端拡張（ＪＴＥ）領域は、主接合部を取り囲むことができる。ＪＴＥ領域を形成するのに使用される注入物は、アルミニウム、ホウ素、又はいずれかの他の適切なｐ型ドーパントとすることができる。ＪＴＥ領域の目的は、エッジで電界が集中するのを低減又は防止し、空乏領域が、デバイスの面と相互作用するのを低減又は防止することである。面効果は、空乏領域を不均等に拡散させる可能性があり、それによってデバイスの破壊電圧が悪影響を受ける可能性がある。他の終端技術は、面効果によってより強く影響を受ける可能性がある保護リング及び浮動リングを含む。デバイスのエッジへの空乏領域の拡張を阻止／低減するために、窒素又はリンのようなｎ型ドーパントの注入によってチャンネルストップ領域を形成することもできる。
ＳｉＣショットキーダイオードの付加的な従来の終端は、Ｓｉｎｇｈ他著「低い漏れ及び高い収量を有する４Ｈ−ＳｉＣショットキーダイオードにおける平面終端（Ｐｌａｎａｒ Ｔｅｒｍｉｎａｔｉｏｎｓ ｉｎ ４Ｈ−ＳｉＣ Ｓｃｈｏｔｔｋｙ Ｄｉｏｄｅｓ Ｗｉｔｈ Ｌｏｗ Ｌｅａｋａｇｅ Ａｎｄ Ｈｉｇｈ Ｙｉｅｌｄｓ）」、ＩＳＰＳＤ、１９９７年、１５７〜１６０ページに説明されている。Ｕｅｎｏ他著「高電圧ＳｉＣショットキー障壁ダイオードのための保護リング終端（Ｔｈｅ Ｇｕａｒｄ−Ｒｉｎｇ Ｔｅｒｍｉｎａｔｉｏｎ ｆｏｒ Ｈｉｇｈ−Ｖｏｌｔａｇｅ ＳｉＣ Ｓｃｈｏｔｔｋｙ Ｂａｒｒｉｅｒ Ｄｉｏｄｅｓ）」、ＩＥＥＥ電子デバイス通信、第１６巻、第７号、１９９５年７月、３３１〜３３２ページには、ＳｉＣショットキー障壁ダイオードのためのｐ型エピタキシ保護リング終端が説明されている。更に、「電圧吸収エッジを有するＰＮ接合部を含むＳｉＣ半導体素子（ＳｉＣ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｄｅｖｉｃｅ Ｃｏｍｐｒｉｓｉｎｇ Ａ ＰＮ Ｊｕｎｃｔｉｏｎ Ｗｉｔｈ Ａ Ｖｏｌｔａｇｅ Ａｂｓｏｒｂｉｎｇ Ｅｄｇｅ）」という名称の公開ＰＣＴ出願第ＷＯ９７／０８７５４号明細書には、他の終端技術が説明されている。
接合終端拡張（ＪＴＥ）に加えて、複数浮動保護リング（ＭＦＧＲ）及び電界板（ＦＰ）は、高電圧シリコンカーバイドデバイスにおいて一般的に使用される終端方式である。別の従来のエッジ終端技術は、メサエッジ終端である。
電界板終端もデバイスのエッジ終端のための従来技術であり、費用効率が良いとすることができる。従来の電界板デバイスでは、金属電界板の下の酸化物層によって高い電界が支持される。この技術は、半導体内の最も高い電界が比較的低いシリコンデバイスでは良好に機能する。しかし、ＳｉＣデバイスでは、遮断状態にある電界は非常に高い可能性があり（〜２ＭＶ／ｃｍ）、酸化物−半導体界面では２．５倍増加する。この増加は、非常に高い酸化物電界を招き、長期信頼性の問題をもたらす可能性がある。従って、電界板終端は、ＳｉＣデバイスに対する使用には不適切である可能性がある。
注入量変化に対するＪＴＥの感受性を低減するための技術として、ＪＴＥに加えて複数浮動保護リングの使用が提案されている。Ｋｉｎｏｓｈｉｔａ他著「保護リング支援ＲＥＳＵＲＦ：ＳｉＣ電力デバイスに安定した高い破壊電圧を与える新しい終端構造（Ｇｕａｒｄ Ｒｉｎｇ Ａｓｓｉｓｔｅｄ ＲＥＳＵＲＦ： Ａ Ｎｅｗ Ｔｅｒｍｉｎａｔｉｏｎ Ｓｔｒｕｃｔｕｒｅ Ｐｒｏｖｉｄｉｎｇ Ｓｔａｂｌｅ ａｎｄ Ｈｉｇｈ Ｂｒｅａｋｄｏｗｎ Ｖｏｌｔａｇｅ ｆｏｒ ＳｉＣ Ｐｏｗｅｒ Ｄｅｖｉｃｅｓ）」、ＩＳＰＳＤ、２００２年、技術ダイジェスト、２５３〜２５６ページを参照されたい。Ｋｉｎｏｓｈｉｔａ他は、そのような技術が注入量変化への感受性を低減したことを報じた。しかし、保護リングがＪＴＥの内側エッジとＪＴＥの外側の両方に追加されるので、終端に対して利用される区域は、ＪＴＥ単体の区域のほぼ３倍に増加した。
図１には、従来のＪＴＥ終端ＰＩＮダイオードを示している。図示のように、ＰＩＮダイオード１００は、ｐ＋層１１６とｎ＋基板１１４の間にｎ−ドリフト層１１２を含む。図１は、ＰＩＮ構造の半分を示しており、構造は、鏡像反転部分（図示せず）を含むことができる。アノード接点１２３は、ｐ＋層１１６の上にあり、カソード接点１２５は、ｎ＋構造１１４の上にある。複数のＪＴＥ区画１２０Ａ、１２０Ｂ、１２０Ｃを含む接合終端拡張（ＪＴＥ）領域１２０は、ｐ＋層１１６に隣接するｎ−ドリフト層１１２内に設けられる。ＪＴＥ区画１２０Ａ、１２０Ｂ、１２０Ｃは、ｐ＋層１１６とｎ−ドリフト層１１２の間のＰＮ接合部からの距離と共に段階的に外向きに減少する電荷レベルを有することができるｐ型領域である。３つのＪＴＥ区画１２０Ａ、１２０Ｂ、１２０Ｃを示しているが、より多い又はより少ないＪＴＥ区画を設けることができる。
ＰＣＴ出願第ＷＯ９７／０８７５４号明細書
Ｓｉｎｇｈ他著「低い漏れ及び高い収量を有する４Ｈ−ＳｉＣショットキーダイオードにおける平面終端（Ｐｌａｎａｒ Ｔｅｒｍｉｎａｔｉｏｎｓ ｉｎ ４Ｈ−ＳｉＣ Ｓｃｈｏｔｔｋｙ Ｄｉｏｄｅｓ Ｗｉｔｈ Ｌｏｗ Ｌｅａｋａｇｅ Ａｎｄ Ｈｉｇｈ Ｙｉｅｌｄｓ）」、ＩＳＰＳＤ、１９９７年、１５７〜１６０ページ Ｕｅｎｏ他著「高電圧ＳｉＣショットキー障壁ダイオードのための保護リング終端（Ｔｈｅ Ｇｕａｒｄ−Ｒｉｎｇ Ｔｅｒｍｉｎａｔｉｏｎ ｆｏｒ Ｈｉｇｈ−Ｖｏｌｔａｇｅ ＳｉＣ Ｓｃｈｏｔｔｋｙ Ｂａｒｒｉｅｒ Ｄｉｏｄｅｓ）」、ＩＥＥＥ電子デバイス通信、第１６巻、第７号、１９９５年７月、３３１〜３３２ページ Ｋｉｎｏｓｈｉｔａ他著「保護リング支援ＲＥＳＵＲＦ：ＳｉＣ電力デバイスに安定した高い破壊電圧を与える新しい終端構造（Ｇｕａｒｄ Ｒｉｎｇ Ａｓｓｉｓｔｅｄ ＲＥＳＵＲＦ： Ａ Ｎｅｗ Ｔｅｒｍｉｎａｔｉｏｎ Ｓｔｒｕｃｔｕｒｅ Ｐｒｏｖｉｄｉｎｇ Ｓｔａｂｌｅ ａｎｄ Ｈｉｇｈ Ｂｒｅａｋｄｏｗｎ Ｖｏｌｔａｇｅ ｆｏｒ ＳｉＣ Ｐｏｗｅｒ Ｄｅｖｉｃｅｓ）」、ＩＳＰＳＤ、２００２年、技術ダイジェスト、２５３〜２５６ページ Ｙ．Ｇａｏ他著「アルミニウムとホウ素との同時拡散による４Ｈ−ＳｉＣの選択的ドーピング（Ｓｅｌｅｃｔｉｖｅ ｄｏｐｉｎｇ ｏｆ ４Ｈ−ＳｉＣ ｂｙ ｃｏｄｉｆｆｕｓｉｏｎ ｏｆ ａｌｕｍｉｎｕｍ ａｎｄ ｂｏｒｏｎ）」、応用物理学学会誌、第９０集、第１１号、５６４７〜５６５１ページ（２００１年） Ｓ．Ｉ．Ｓｏｌｏｖｉｅｖ他著「ホウ素の選択的拡散による６Ｈ−ＳｉＣのドーピング（Ｄｏｐｉｎｇ ｏｆ ６Ｈ−ＳｉＣ ｂｙ ｓｅｌｅｃｔｉｖｅ ｄｉｆｆｕｓｉｏｎ ｏｆ ｂｏｒｏｎ）」、応用物理学レター、第７７巻、第４号、４００４〜４００６ページ（２０００年） Ｙ．Ｇａｏ他著「６Ｈ−ＳｉＣ内のホウ素拡散の研究（Ｉｎｖｅｓｔｉｇａｔｉｏｎ ｏｆ ｂｏｒｏｎ ｄｉｆｆｕｓｉｏｎ ｉｎ ６Ｈ−ＳｉＣ）」、応用物理学レター、第８３巻、第５号、９０５〜９０７ページ（２００３年）
ＪＴＥ区画１２０Ａ、１２０Ｂ、１２０Ｃは、ｎ−ドリフト層１１２内へのイオンの順次的な注入によって形成することができる。しかし、そのような注入は、複数のマスク及び注入段階を必要とする可能性があり、製造の複雑さ及び経費を増大させる。これは、ＪＴＥ区画の個数が増加する時に悪化する。更に、そのような手法によって与えられる段階的ドーピング勾配は、理想的な終端を与えない可能性がある。
一部の実施形態は、主接合領域を含む電子デバイスのための接合終端拡張部を形成する方法を提供する。本方法は、第１の導電型を有する半導体層上の主接合領域に隣接して複数の開口部を含むマスクを形成する段階を含む。半導体層の面には、第２の導電型のドーパントの供給源が与えられ、第２の導電型のドーパントは、半導体層内に拡散され、合体するマスク開口部のそれぞれの１つに対応するドープ領域が半導体層内に形成され、同時にシリコンカーバイド層の面の近くのマスク開口部のそれぞれの１つに対応するドーパントピークを半導体層に残す。ドーパントピークを含む半導体層の近面領域が除去される。半導体層は、シリコンカーバイド層を含むことができる。
マスク開口部は、主接合領域からの横距離と共に小さくなる半導体層の面の各区域を露出させるそれぞれの区域を有することができる。ドープ領域は、主接合領域からの距離と共に減少する横方向ドーピング勾配を有する拡散接合終端領域を半導体層に与えることができる。
シリコンカーバイド層の近面領域を除去する段階は、ドーパントピークを含むシリコンカーバイド層から材料を除去する段階を含むことができる。
第２の導電型のドーパントの供給源を設ける段階は、第２の導電型のドーパントをシリコンカーバイド層内に注入する段階を含むことができる。
第２の導電型のドーパントの供給源を設ける段階は、第２の導電ドーパントの気相拡散源をこの気相拡散源内の第２の導電ドーパントをシリコンカーバイド層内に拡散させるように選択された条件下でシリコンカーバイド層に隣接して設ける段階を含むことができる。
第２の導電型のドーパントを拡散させる段階は、第２の導電型のドーパントを含むシリコンカーバイド層を１８００℃を超える温度でアニールする段階を含むことができる。
本方法は、シリコンカーバイド層上にグラファイトキャップ層を形成する段階を更に含むことができ、シリコンカーバイド層をアニールする段階は、シリコンカーバイド層とグラファイトキャップ層とをアニールする段階を含むことができる。
非拡散ドーパントピークの除去の後のシリコンカーバイド層内の第２の導電型のドーパントのピーク濃度は、約１×１０18ｃｍ-3又はそれ未満とすることができ、一部の実施形態では、約１０17ｃｍ-3又はそれ未満とすることができる。
接合終端領域は、主接合領域に最も近い高ドーパント濃度から主接合領域から最も遠い低ドーパント濃度まで横方向に変化するピークドーパント濃度を有することができる。
接合終端領域は、横方向に滑らかに減少するピークドーパント濃度を有することができる。
第２の導電ドーパントの供給源は、シリコンカーバイド層内の複数の開口部に対応する位置に約１０18ｃｍ-3又はそれよりも大きいピークドーパント濃度を与えることができる。
複数の開口部は、横幅Ｌｄ及び隣接開口部の間にＬｎｄの間隔を有することができ、Ｌｄは、主接合領域からの距離と共に減少することができ、及び／又はＬｎｄは、主接合領域からの幅と共に増大することができる。一部の実施形態では、Ｌｄは、約２．５μｍから約１μｍまで変化することができる。更に、Ｌｎｄを約２μｍとすることができる。
マスクは、主接合領域に最も近い第１の区画と、主接合領域から第１の区画よりも遠い第２の区画とを含む複数の区画を含むことができる。第１の区画内では、隣接開口部の間の間隔Ｌｎｄを主接合領域からの距離に対して一定に留まることができ、開口部の横幅Ｌｄは、主接合領域からの距離と共に減少することができる。第２の区画内では、隣接開口部の間の間隔Ｌｎｄは、主接合領域からの距離と共に増大することができ、横幅Ｌｄは、主接合領域からの距離に対して一定に留まることができる。
マスクは、主接合部から第２の区画よりも遠い第３の区画を含むことができ、第３の区画内では、開口部の横幅Ｌｄは、主接合部からの距離に対して一定に留まることができ、隣接開口部の間の間隔Ｌｎｄは、主接合領域からの距離と共に増大する量だけ増大する。
一部の実施形態による電子デバイスは、第１の導電型を有するシリコンカーバイド層であり、シリコンカーバイド層の面に隣接して主接合部を含むシリコンカーバイド層と、主接合部に隣接するシリコンカーバイド層の面にある接合終端領域とを含む。接合終端領域内の電荷は、主接合部からの横距離と共に減少し、接合終端領域内の電荷は、約２×１０14ｃｍ-2未満とすることができる。
接合終端領域は、横幅ＬJTEを有することができる。一部の実施形態では、接合終端領域内の最大電荷は、約１×１０14ｃｍ-2未満とすることができる。接合終端領域内の最大ドーピング濃度は、約５×１０18ｃｍ-3とすることができる。
電子デバイスは、シリコンカーバイド層の面に半導体メサを更に含むことができ、接合終端領域は、半導体メサに隣接することができる。
接合終端領域内でシリコンカーバイド層の面の近くの電荷は、主接合部の近くの最大電荷から約５×１０12ｃｍ-2まで横方向に滑らかな方式で減少することができる。
更に別の実施形態による電子デバイスは、シリコンカーバイド層の面に隣接して主接合部を含む第１の導電型を有するシリコンカーバイド層を含む。接合終端領域は、主接合部に隣接するシリコンカーバイド層の面にある。接合終端領域は、１次接合部に隣接する領域内に約５×１０13ｃｍ-2又はそれ未満の全電荷を有して主接合部からの距離と共にほぼ線形方式で減少するドーピングプロフィールを有することができる第２の導電型のドーパントの領域を含む。
従来の接合終端拡張（ＪＴＥ）終端を有するＳｉＣ ＰＩＮダイオードの図である。 一部の実施形態によるＪＴＥ終端の形成の図である。 一部の実施形態によるＪＴＥ終端の形成の図である。 一部の実施形態による複数の拡散ドープ領域を含むシリコンカーバイド層の図である。 ２次イオン質量分光測定（ＳＩＭＳ）によって測定された４Ｈ−ＳｉＣ内のｐ型ドーパントのいくつかの異なるドーピングプロフィールの図である。 ２次イオン質量分光測定（ＳＩＭＳ）によって測定された４Ｈ−ＳｉＣ内のｐ型ドーパントのいくつかの異なるドーピングプロフィールの図である。 一部の実施形態によるＪＴＥ終端の形成の図である。 一部の実施形態によるＰＩＮダイオードの図である。 一部の実施形態によるＪＴＥ終端を形成するための例示的なマスクレイアウトの図である。 一部の実施形態によるＪＴＥ終端を形成するための例示的なマスクレイアウトの図である。 一部の実施形態によるＪＴＥ終端を形成するための例示的なマスクレイアウトの図である。 一部の実施形態によるＪＴＥ終端を形成するための例示的なマスクレイアウトの図である。 一部の実施形態によるマスク設計原理の図である。 一部の実施形態によるマスクパターンを用いて発生させることができる模擬疑似線形ドーピングプロフィールの図である。
ここで、本発明の実施形態を本発明の実施形態を示す添付図面を参照してより完全に以下に説明する。しかし、本発明は、多くの異なる形態に実施することができ、本明細書に示す実施形態に限定されると解釈すべきではない。逆に、これらの実施形態は、本発明の開示が徹底した完全なものになり、本発明の範囲を当業者に完全に伝えることになるように提供するものである。全体を通じて類似の番号は、類似の要素を指す。
本明細書では、第１、第２等という用語を様々な要素を説明するのに使用する場合があるが、これらの要素をこれらの用語によって限定すべきではないことは理解されるであろう。これらの用語は、１つの要素を別のものから区別するためだけに使用するものである。例えば、本発明の範囲から逸脱することなく第１の要素を第２の要素と呼ぶことができ、同様に第２の要素を第１の要素と呼ぶことができる。本明細書に使用する「及び／又は」という用語は、関係する列記項目のうちの１つ又はそれよりも多くのいずれかの組合せ及び全ての組合せを含む。
本明細書に使用する術語は、特定的な実施形態のみを説明する目的のものであり、本発明の限定が考えられているものではない。本明細書に使用する単数形「ａ」、「ａｎ」、及び「ｔｈｅ」は、状況が明確にそうではないことを示さない限り、単数形及び複数形の両方を含むように意図している。本明細書に使用する場合に「ｃｏｍｐｒｉｓｅｓ」、「ｃｏｍｐｒｉｓｉｎｇ」「ｉｎｃｌｕｄｅｓ」、及び／又は「ｉｎｃｌｕｄｉｎｇ」という用語は、説明する特徴、整数、段階、作動、要素、及び／又は構成要素の存在を指定するが、１つ又はそれよりも多くの他の特徴、整数、段階、作動、要素、構成要素、及び／又はこれらの群の存在又は追加を除外しないことは更に理解されるであろう。
別途定めない限り、本明細書に使用する全ての用語（技術用語及び科学用語を含む）は、本発明が属する技術の熟練者によって一般的に理解されるものと同じ意味を有する。本明細書に使用する用語は、本明細書の関連におけるこれらの用語の意味と関連技術の関連におけるものとで一貫する意味を有すると解釈すべきであり、本明細書でそうであることを指定的に定めない限り、理想化された又は過度に形式的な意味で解釈されることにはならないことは更に理解されるであろう。
層、領域、又は基板のような要素を別の要素「上」に存在するか又はその「上に」延びると記す場合には、これらの要素は、他方の要素上に直接に存在するか又はその上に直接に延びることができ、又は介在要素を存在させることができることは理解されるであろう。それとは対照的に、要素を別の要素「上に直接に」存在するか又は「その上に直接に」延びると記す場合には、いかなる介在要素も存在しない。要素が別の要素に「接続された」又は「結合された」と記す場合には、この要素を他方の要素に直接に接続又は結合することができ、又は介在要素を存在させることができることも理解されるであろう。それとは対照的に、要素が別の要素に「直接に接続された」又は「直接に結合された」と記す場合には、いかなる介在要素も存在しない。
「下方」、「上方」、「上側」、「下側」、「水平」、「横方向」、「垂直」、「下に」、「上に」などのような相対用語は、本明細書では、要素、層、又は領域の図に例示している別の要素、層、又は領域に対する関係を表す上で使用する場合がある。これらの用語は、図に示す向きに加えて、異なるデバイスの向きを含むように意図したものであることは理解されるであろう。
本明細書では、本発明の実施形態は、本発明の理想的な実施形態（及び中間構造）の概略図である断面図を参照して説明する。図面における層及び領域の厚みは、明瞭化のために誇張している場合がある。更に、例えば、製造技術及び／又は公差の結果として、図の形状からの変動が予期される。従って、本発明の実施形態は、本明細書に例示する領域の特定の形状に限定されるものと解釈すべきではなく、これらの実施形態は、例えば、製造からもたらされる形状偏位を含むべきものである。例えば、矩形として例示している注入領域は、一般的に、円形又は湾曲した特徴を有することになり、及び／又は注入領域から非注入領域への離散的変化ではなく、そのエッジにおいて注入濃度の勾配を有することになる。同様に、注入によって形成される埋め込み領域は、埋め込み領域とそこを通じて注入が発生する面との間の領域にある程度の注入をもたらす場合がある。従って、図に例示している領域は、本質的に概略的であり、これらの形状は、デバイスの領域の実際の形状を示すように考えられているものではなく、本発明の範囲を限定するように考えられているものでもない。
本発明の一部の実施形態に対しては、層及び／又は領域内の多数キャリア濃度を意味するｎ型又はｐ型のような導電型を有するものとして特徴付けられる半導体の層及び／又は領域を参照して説明する。この場合、ｎ型材料は、負に帯電した電子の多数平衡濃度を有し、それに対してｐ型材料は、正に帯電した正孔の多数平衡濃度を有する。一部の材料は、別の層又は領域と比較して多数キャリアの比較的高い（＋）又は低い（−）濃度を示すために「＋」又は「−」を用いて表す場合がある（ｎ＋、ｎ−、ｐ＋、ｐ−、ｎ＋＋、ｎ−−、ｐ＋＋、又はｐ−−などにおけるように）。しかし、そのような表記は、層又は領域内での多数キャリア又は少数キャリアの特定の濃度の存在を意味するものではない。
以下により詳細に説明するように、本発明の実施形態は、Ｐ−Ｎ、ショットキー、ＰｉＮ、又は他のそのような半導体素子のような半導体素子の改善されたエッジ終端を提供することができる。本発明の特定的な実施形態は、シリコンカーバイド（ＳｉＣ）デバイスのためのエッジ終端を提供する。例えば、本発明の実施形態は、ＳｉＣショットキーダイオード、接合障壁ショットキー（ＪＢＳ）ダイオード、ＰｉＮダイオード、サイリスタ、トランジスタ、又は他のそのようなＳｉＣデバイスのためのエッジ終端として利用することができる。
一部の実施形態により、制御されたドーパント拡散によってシリコンカーバイドデバイス内に横方向及び垂直方向の両方に滑らかに漸変したドーピングプロフィールを有する接合終端拡張部を設けることができる。本明細書に使用する滑らかに漸変したドーピングプロフィールは、非段階的な方式で漸変し、従って、ドーピング濃度において鋭い変化を有することによって特徴付けられないドーピングプロフィールを意味する。滑らかに漸変したドーピングプロフィールは、例えば、線形、疑似線形、及び／又は対数線形方式で漸変することができる。
ドーパントは、シリコンカーバイド層上に形成されたマスク内の複数の開口部を通じた拡散又は注入により、シリコンカーバイド層内の主又は１次接合部に隣接して与えることができる。開口部は、接合部からの距離と共に減少する面積を有し、シリコンカーバイド層の一部分を露出させるように形成することができる。シリコンカーバイド層は、複数の開口部を通じて導入されたドーパントを外に拡散させ、シリコンカーバイド層内で単一のドープされたＪＴＥ領域を形成するようにアニールすることができる。別の言い方をすると、シリコンカーバイド層内でマスク開口部に対応するドープ領域が合体し、垂直方向及び／又は横方向に滑らかに漸変することができ、一部の場合は線形又は近線形に漸変することができるドーピング濃度を有する単一の接合終端領域を形成するように、これらの領域は、制御された拡散によって拡張される。特定的な実施形態では、ＪＴＥは、０．５μｍのＪＴＥ深さを仮定し、主接合部からの距離と共に主接合部の近くの約５×１０13ｃｍ-2から約５×１０11ｃｍ-2まで横方向に減少する線形に漸変したドーピングプロフィールを伴って主接合区域から約２００μｍ又はそれよりも大きい距離ＬJTEだけ延びることができる。注入において複数のマスクを必要とする可能性があり、横方向に線形に漸変したドーピングプロフィールを得ることができない可能性がある従来の注入ＪＴＥと比較して、そのようなデバイスは優れた接合終端特性を有することができる。
例示的な実施形態を図２Ａ及び図２Ｂに例示している。図２Ａ及び図２Ｂを参照すると、ｎ−シリコンカーバイドドリフト層１２が、ｎ＋シリコンカーバイド基板１４上に形成されている。基板１４は、４Ｈ、６Ｈ、３Ｃ、及び／又は１５Ｒのポリタイプの軸上又は軸外のシリコンカーバイドを含むことができる。ドリフト層１２の面上にはマスク開口部５６及び５４Ａから５４Ｅを含むグラファイトマスク５２が形成される。マスク開口部５６は、デバイスの主接合部の位置に対応する。例えば、ＰＩＮデバイスでは、主接合部はＰＮ接合部に対応することになり、順方向作動状態では、このＰＮ接合部を通じて通電の大部分が発生する。ショットキーダイオードのような一部のデバイスでは、主接合部は、Ｐ−Ｎ接合部の代わりに又はそれに加えて金属−半導体接合部を含むことができることが認められるであろう。
マスク開口部５４Ａから５４Ｅは、主接合部に隣接して位置し、かつ主接合部からの横距離と共に減少するドリフト層１２の面区域を露出するように形成される。すなわち、主接合部の近くにあるマスク開口部５４Ａから５４Ｅは、より小さく及び／又は互いから遠隔に離間された主接合部から遠くに離れたマスク開口部５４Ａから５４Ｅよりも幅広の及び／又はその近くに離間されたものとすることができる。
開口部５４Ａから５４Ｅの各々は、第１の幅Ｌｄを有し、第２の幅Ｌｎｄだけ隣接開口部から離間される。図２Ａ及び２Ｂに例示しているように、第１の幅Ｌｄは、主接合部からの横距離と共に減少することができ、それに対して第２の幅Ｌｎｄは、主接合部からの横距離と共に増大することができる。
図２Ａを参照すると、一部の実施形態では、それぞれマスク開口部５４Ａから５４Ｅに対応するドープ領域２０Ａから２０Ｅを形成するように、イオン注入によってドリフト層１２内にｐ型ドーパント５０を導入することができる。ドープ領域２０Ａから２０Ｅは、垂直方向に（ドリフト層１２の面と垂直に）、箱形プロフィール、後退形プロフィール、又は埋め込み形プロフィールを有するドーピングプロフィールを有することができる。
その後の熱ドライブイン式アニール中にドリフト層１２内に望ましいＪＴＥドーピングプロフィールを形成するために、ドリフト層１２内には、拡散するのに十分な量の全電荷を有するドープ領域２０Ａから２０Ｅを形成するようにイオンを注入することができる。一部の実施形態では、ドープ領域２０Ａから２０Ｅは、ドライブイン式アニールの前に１０19ｃｍ-3を超えるピークドーピング濃度を有することができる。望ましい量の電荷を得るのに使用することができる例示的な実施条件を表１に示している。
表１は、４Ｈ−ＳｉＣ内に約１×１０19ｃｍ-3のピークドーピング濃度を有するアルミニウムイオンの箱形プロフィールを得るための注入スケジュールを示している。
（表１）
Figure 2012527117
図２Ｂに例示しているように、ｐ型ドーパントは、一部の実施形態では、拡散ドーピングによってドリフト層１２内に導入される。シリコンカーバイドの拡散ドーピングは、例えば、Ｙ．Ｇａｏ他著「アルミニウムとホウ素との同時拡散による４Ｈ−ＳｉＣの選択的ドーピング（Ｓｅｌｅｃｔｉｖｅ ｄｏｐｉｎｇ ｏｆ ４Ｈ−ＳｉＣ ｂｙ ｃｏｄｉｆｆｕｓｉｏｎ ｏｆ ａｌｕｍｉｎｕｍ ａｎｄ ｂｏｒｏｎ）」、応用物理学学会誌、第９０集、第１１号、５６４７〜５６５１ページ（２００１年）、Ｓ．Ｉ．Ｓｏｌｏｖｉｅｖ他著「ホウ素の選択的拡散による６Ｈ−ＳｉＣのドーピング（Ｄｏｐｉｎｇ ｏｆ ６Ｈ−ＳｉＣ ｂｙ ｓｅｌｅｃｔｉｖｅ ｄｉｆｆｕｓｉｏｎ ｏｆ ｂｏｒｏｎ）」、応用物理学レター、第７７巻、第４号、４００４〜４００６ページ（２０００年）、及びＹ．Ｇａｏ他著「６Ｈ−ＳｉＣ内のホウ素拡散の研究（Ｉｎｖｅｓｔｉｇａｔｉｏｎ ｏｆ ｂｏｒｏｎ ｄｉｆｆｕｓｉｏｎ ｉｎ ６Ｈ−ＳｉＣ）」、応用物理学レター、第８３巻、第５号、９０５〜９０７ページ（２００３年）に説明されている。
ＳｉＣの拡散ドーピングは、イオン注入と比較していくつかの利点を有することができる。特に、拡散ドーピングは、ＳｉＣ格子に対して放射損傷を導入しない。拡散ドーピングは、ＳｉＣ内に深く線形に漸変したｐ−ｎ接合部を形成するのに適切なものとすることができる。更に、拡散されたホウ素は、ｎ型ドーピングを補償することができ、埋め込み真性層を形成する。しかし、ＳｉＣの拡散ドーピングは、例えば、１８００℃を超える極めて高い処理温度を必要とし、それによってＳｉＣ基板が物理的に劣化するまでドープされる結果を招く場合がある。更に、昇華工程中に昇華又はエピタキシャル成長のいずれかを回避又は抑制するために、るつぼ内にＳｉＣ原材料の平衡状態を確立することが望ましい。
例えば、一部の実施形態では、シリコンカーバイドドリフト層１２をその上に含むシリコンカーバイド基板１４を約１８００℃から約２２００℃の温度のアルゴン雰囲気中で５００トルの気圧で約５分から３０分間ｐ型ドーパントの気相供給源に露出することができる。ドリフト層１２の面を保護するために、マスク５２は、ドリフト層の面上にグラファイト膜を含むことができる。拡散工程は、一部の実施形態では、水冷壁を有する誘導加熱垂直石英チャンバを用いて実施することができる。
ホウ素及び／又はアルミニウムの蒸気は、固体源からの昇華によって発生させることができる。例えば、ホウ素は、元素ホウ素から昇華させることができ、それに対してアルミニウムは、Ａｌ4Ｃ3から昇華させることができる。特定的な実施形態では、ホウ素原子をドリフト層１２内にドープすることができ、気相供給源は、２．５％の元素ホウ素を含むことができる。
工程の平衡状態を維持するために、気相と基板の間にゼロ温度勾配を有し、シリコンカーバイド粉末と元素ホウ素（ドーピング原子の供給源としての）との混合物を有するグラファイトるつぼを使用することができる。るつぼ内で平衡状態が確立された状態で、昇華の速度と基板１４上のＳｉＣのエピタキシャル成長の速度とは等しくなることができ、ｐ型不純物がドリフト層１２内に拡散されることになる。ドリフト層１２内への不純物の拡散は、ＳｉＣ層内のシリコン孔隙によって促進されると考えられる。
ドリフト層１２とは反対の基板１４の裏面上でのホウ素の意図しない拡散は、基板をダイヤモンドペーストでラッピング研磨することによって除去することができる。更に、拡散の後に酸素環境内で燃焼させることによってグラファイトマスク５２を除去することができる。
イオン注入及び／又はドーパントの拡散によるドープ領域２０Ａから２０Ｅの形成に続いて、ドーパントをドリフト層１２内に拡散させて、図３に例示しているように横（Ｘ）方向と垂直（Ｙ）方向の両方に高いドーピング濃度から低いドーピング濃度への比較的滑らかに漸変した勾配ＪＴＥプロフィール２５を形成するように、ドライブイン式アニールが実施される。一部の実施形態では、ドープ領域２０Ａから２０Ｂは、１６００℃よりも高い温度、一部の実施形態では、１８００℃よりも高い温度でアニールすることができる。ドープ領域は、５分又はそれよりも長く、一部の実施形態では、３０分又はそれよりも長い間アニールすることができる。特定的な実施形態では、ドープ領域２０Ａから２０Ｂは、約１８００℃の温度で約３０分間アニールすることができる。ドリフト層１２の面を保護するために、アニールの前にドリフト層１２の面上にブランケットグラファイトキャップ層５５を形成することができる。
ドライブイン式アニール工程中には、ドープ領域１６及び２０Ａから２０Ｅ内のドーパントは、ドリフト層１２内に更に拡散する。例えば、ドープ領域１６内のドーパントは、外に拡散してドープ領域２１６を形成する。同様に、ドープ領域２０Ａ内のドーパントは、外に拡散してドープ領域２４Ａを形成し、ドープ領域２０Ｂ内のドーパントは、外に拡散してドープ領域２４Ｂを形成し、以降同様に続く。しかし、ドライブイン式アニールの後であっても、ドリフト層１２の近面領域内に非拡散ドーパント濃度ピーク２２Ａ〜２２Ｅが残る。特に、ドープ領域２０Ａから２０Ｅが、ドーパントが容易に拡散しないシリコンカーバイド又は別の半導体材料の層内に形成される場合には、ドライブイン式アニールの後であってもドーパント濃度ピークが残る可能性がある。
拡散ドープ領域２４Ａから２４Ｅは、互いに融合して、主接合部からの横距離、並びにドリフト層１２の面からの垂直距離と共に滑らかに減少することができるドーピング濃度を有する間断なくドープされたＪＴＥ領域２３を形成する。例えば、曲線２５及び２６は、ドリフト層１２内の比較的一定のｐ型ドーピング濃度の曲線を表す。曲線２６に沿うドーピング濃度は、曲線２５に沿うドーピング濃度未満である。ＰＮ接合部は、ＪＴＥ領域２３のｐ型ドーピング濃度がドリフト層１２のｎ型ドーピング濃度に等しい等濃度線に沿って形成される。
ホウ素の場合には、ＳｉＣ内の拡散係数は、垂直（ｃ軸）方向よりも横方向において４倍から５倍高い。従って、ホウ素の横拡散は、横方向の拡散領域の良好な重ね合わせ又は横方向融合を与えることができ、例えば、ドーパントのブランケット拡散と比較して小さい平均ドーピングを有する大きい領域の形成をもたらす。すなわち、ドーパントのブランケット拡散（すなわち、単一のＪＴＥ開口部しか使用されない）では、ドーパントは、横方向にある一定の距離を拡散することができるが、平均ドーピングは、この横拡散の結果としてはそれ程減少することができない。それとは対照的に、複数のＪＴＥ開口部が使用される場合には、ドーパントの横拡散に起因して、得られるＪＴＥ領域のうちのより大きい部分がドープされ、ＪＴＥ領域内により低い平均ドーピングがもたらされる。
図４Ａには、２次イオン質量分光測定（ＳＩＭＳ）によって測定された４Ｈ−ＳｉＣ内のｐ型ドーパントのいくつかの異なるドーピングプロフィールを示している。特に、図４Ａは、４Ｈ−ＳｉＣ内のホウ素の４つの異なるドーピングプロフィールを示している。プロフィールの詳細内容を表２に示している。
（表２）
Figure 2012527117
図４Ａを参照すると、シリコンカーバイド拡散におけるホウ素の初期電荷は、曲線９２、９４、及び９６の場合に石英反応器内の気圧及び温度によって判断されている。曲線８２の場合には、初期電荷は、イオン注入によって与えられ、かつそれによって精密に制御されており、ドープされたシリコンカーバイド層は、ドーパントを再分布させて活性化するために、アルゴン雰囲気中で１８００℃の温度で５分間アニールされている。
図４Ａから明らかなように、ドーパントプロフィールは、より高い拡散温度においてより深く延びている。しかし、シリコンカーバイド層の面の近くのドーパントのピーク濃度は、各場合に比較的高く留まる。ドーパントのそのような高い濃度は、ＪＴＥ領域が、設計阻止電圧において完全に空乏化されることにはならない可能性があるので、接合終端拡張部内では望ましくない可能性がある。しかし、面の近くのピーク濃度領域を超えると、各場合にドーパント濃度は、一般的に対数線形方式で深さと共に減少する。
図４Ｂは、ＳＩＭＳによって測定された４Ｈ−ＳｉＣ内のｐ型ドーパントのいくつかの拡散ドーピングプロフィールを示している。各曲線は、２．５％のホウ素を含む気相供給源によって５００トルの気圧で５分間ドープされたＳｉＣ層拡散におけるドーピングプロフィールを表している。拡散温度は、各サンプルにおいて異なっている。曲線１０２は、１８００℃での拡散を表し、それに対して曲線１０４及び１０６は、１９００℃での拡散を表し、曲線１０８は、２０００℃での拡散を表している。ドーパントを再分布させるために、アルゴン雰囲気中で１８００℃の温度で５分間、有意なドライブイン式拡散を実施した。曲線１０２によって表すシリコンカーバイド層内の全電荷は、４．７７６×１０13ｃｍ-2である。曲線１０４によって表すシリコンカーバイド層内の全電荷は、６．７０２×１０14ｃｍ-2であり、それに対して曲線１０６によって表すシリコンカーバイド層内の全電荷は、７．４７５×１０14ｃｍ-2である。最後に、曲線１０８によって表すシリコンカーバイド層内の全電荷は、２．０３０×１０15ｃｍ-2である。
設計阻止電圧において完全な空乏に至らないという問題を低減又は回避するために、ドリフト層１２の面部分は、例えば、選択的エッチングによって除去することができる。図５を参照すると、フォトレジストとすることができるエッチングマスク５６が、デバイスの主接合部の上のドリフト層１２上に形成されており、ドリフト層１２の強度にドープされた面部分が選択的にエッチング除去されている。一部の実施形態では、材料のうちの約０．２μｍをドリフト層１２の面からエッチングすることができる。選択的エッチングは、例えば、当業技術で公知の反応性イオンエッチング技術を用いて実施することができる。
半導体メサ４０が、それによって形成され、強度にドープされた領域１６を含むデバイスの主接合部が定められ、一方、ドリフト層１２のうちで高濃度のｐ型ドーパントを有する面領域が除去されたので、かなり低いピーク濃度のｐ型ドーパントを有する漸変したＪＴＥ領域２３が定められる。メサ４０は、約０．２μｍの高さを有することができる。漸変したＪＴＥ領域２３は、メサから距離ＬJTEだけ横方向に延びることができる。ＪＴＥ領域２３内の面ドーピング濃度は、デバイスの主接合部の近くで最大とすることができ、この接合部から横方向に外向きに減少することができる。
一部の実施形態では、ＪＴＥ領域２３は、設計阻止電圧においてＪＴＥ領域２３を完全に空乏化することを可能にする最大濃度のｐ型ドーパントを有することができる。特定的な実施形態では、ＪＴＥ領域２３は、ドリフト層のうちのどれ程が除去されるかに依存して、約１×１０14ｃｍ-2又はそれ未満のｐ型ドーパントの最大電荷を有することができる。更に別の実施形態では、ＪＴＥ領域２３は、約２×１０13ｃｍ-2又はそれ未満、更に一部の実施形態では、約１×１０13ｃｍ-2又はそれ未満のｐ型ドーパントの最大電荷を有することができる。更に、ＪＴＥ領域２３内のｐ型ドーパントの電荷は、主接合部の近くの最大電荷から主接合部から遠位の点における約５×１０12ｃｍ-2まで横方向に滑らかな方式で減少することができる。
一部の実施形態では、ＪＴＥ領域２３内の面ドーピング電荷は、主接合部の近くの約１×１０14ｃｍ-2からＪＴＥ領域２３の外側エッジにおける約１×１０13ｃｍ-2まで減少することができる。
一部の実施形態では、ＪＴＥ領域２３内の面ドーピング濃度は、主接合部の近くの約５×１０17ｃｍ-3からＪＴＥ領域２３の外側エッジにおける約１０16ｃｍ-3まで減少することができる。更に別の実施形態では、ＪＴＥ領域２３内の面ドーピング濃度は、主接合部の近くの１０17ｃｍ-3からＪＴＥ領域２３の外側エッジにおける約１０16ｃｍ-3まで減少することができる。
一部の実施形態では、ＪＴＥ領域は、主接合部の近くで約２×１０13ｃｍ-2の全電荷、一部の実施形態では、主接合部の近くで５×１０12ｃｍ-2の全電荷を有することができる。
従って、ＪＴＥ領域２３を設計阻止電圧において完全に空乏化することを可能にし、主接合部からの距離と共に横方向と垂直の両方に比較的滑らかな方式で減少する漸変したドーパントプロフィールを有するピークドーピング濃度を有するＪＴＥ領域２３を単一のマスク段階、単一のドーピング段階、及び単一のドライブイン式拡散段階のみを用いて形成することができる。
図６は、ｐ型領域１６上及び基板１４それぞれの上にアノード接点２０及びカソード接点２１を含む完成したデバイスを示している。図６に例示しているデバイスでは、横方向と垂直方向の両方に漸変したＪＴＥ領域２３のドーピングプロフィールを陰影によって示している。
上述のように、横方向と垂直方向の両方に漸変したドーピング濃度を有するＪＴＥ領域２３を設けるために、ドープ領域２０Ａ〜２０Ｅ内の電荷量を主接合部からの距離と共に低減することができる。イオン注入と拡散ドーピングの両方において、ドリフト層１２内にドープされる電荷量は、ドープ領域２０Ａ〜２０Ｅのサイズ、形状、間隔、及び／又は分布を変更することによって制御することができる。ドープ領域２０Ａ〜２０Ｅのサイズ、形状、間隔、及び／又は分布は、図２Ａに示しているマスク開口部５４Ａ〜５４Ｅのサイズ、形状、間隔、及び／又は分布によって判断される。様々なパターンのマスク開口部５４Ａ〜５４Ｅを有するマスクを使用することができる。例えば、図７Ａ〜図７Ｄに示しているマスクパターン５２Ａ〜５２Ｄは、主接合部からの距離と共に下にあるドリフト層の漸次的に小さくなる区域を露出させるマスク開口部５４（明るい区域）を含む。
図７Ａ〜図７Ｄに例示しているように、マスク開口部５４は、線形、矩形、三角形、曲線形のようないずれかの幾何学形状のものとすることができる。各場合に、徐々に小さくなる量のドリフト層１２を露出させるようにマスク開口部の密度及び／又はサイズを主接合部からの距離と共に低減することができる。このようにして、マスク開口部５４に対応するドリフト層内のドープ領域が、同じ注入源及び／又は気相供給源からドープされる場合に、これらのドープ領域は、徐々に小さくなる全電荷量を含むことになる。
図８を参照すると、一部の実施形態では、ドーピングマスク５２は、ほぼ線形のマスク開口部５４を含むことができる。ほぼ線形のマスク開口部５４の各々は、横幅Ｌｄを有することができ、かつ幅Ｌｎｄだけ隣接開口部５４から離間させることができる。一部の実施形態では、ドーピングマスク５２を主接合区域からの距離に基づいて、図８に区画１から３として例示している複数の区画に編成することができる。所定の区画内では、マスク開口部５４の横幅Ｌｄは、主接合部からの距離と共に減少することができ、及び／又は隣接開口部５４の間の横幅Ｌｎｄは、主接合区域からの距離と共に増大することができる。
例えば、図８に図示の実施形態では、図８で主接合区域に最も近い区画１内では、マスク開口部５４の横幅Ｌｄは、主接合部からの距離と共に減少し、一方、Ｌｎｄは、一定に留まる。次の区画である区画２では、隣接マスク開口部５４の間の横幅Ｌｎｄは、主接合部からの距離と共に増大し、一方、マスク開口部５４の横幅Ｌｄは、一定に留まる。区画３内では、隣接マスク開口部５４の間の横幅Ｌｎｄは、各段階において増大する量だけ主接合部からの距離と共に増大し、一方、マスク開口部５４の横幅Ｌｄは、一定に留まり、及び／又は減少する。
一部の特定的な実施形態では、区画１内でマスク開口部５４の横幅Ｌｄは、接合部の近くで２．５μｍで始まることができ、主接合部から増大する距離と共に１μｍまで０．０５μｍ刻みで減少することができ、一方、隣接マスク開口部５４の間の幅Ｌｎｄは、２μｍで一定に留まることができる。
区画２内では、マスク開口部５４の横幅Ｌｄは、１μｍで一定に留まることができ、一方、隣接マスク開口部５４の間の幅Ｌｎｄは、主接合部から増大する距離と共に０．２μｍ刻みで増大することができる。
区画３内では、マスク開口部５４の横幅Ｌｄは、１μｍで一定に留まることができ、一方、隣接マスク開口部５４の間の横幅Ｌｎｄは、主接合部からの距離と共に各段階において増大する量ΔＬｎｄだけ増大する。例えば、区画３内では、Ｌｎｄは、３．６μｍから４．４μｍ（ΔＬｎｄ＝０．８μｍ）、次に、４．４μｍから５．４μｍ（ΔＬｎｄ＝１．０μｍ）、更に、５．４μｍから６．６μｍ（ΔＬｎｄ＝１．２μｍ）のような刻みで増大することができる。ＪＴＥ領域内に主接合部からの距離と共に減少する電荷レベルを与える上で上述の一般的なパターンを使用することができるが、パターンにおけるある程度の偏位を依然としてほぼ線形に漸変するＪＴＥ領域を得ながら存在させることができることは認められるであろう。
特定的な実施形態では、マスク５４は、ドーピング及び／又はアニール条件に依存して、ＪＴＥ領域内に接合部からの距離と共に線形、非線形、又は近線形方式で減少するドーピングプロフィールを与えるように設計することができる。例えば、疑似線形方式で減少し、上述のマスクパターンを用いて発生させることができる模擬ドーピングプロフィールを図９に例示している。図９に示している模擬ドーピングプロフィールは、ドープされたシリコンカーバイド層の１８００℃での３０分間のアニールに基づいている。
上述の接合終端拡張は、金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）、ゲートターンオフサイリスタ（ＧＴＯ）、バイポーラ接合トランジスタ（ＢＪＴ）、ＭＯＳ制御サイリスタ（ＭＣＴ）、ＰＩＮダイオード、ショットキーダイオード、接合障壁ショットキー（ＪＢＳ）ダイオード、及びその他のもののような多くの異なる種類の単極デバイス及び／又は双極デバイスと関連して使用することができることは認められるであろう。更に、他の半導体材料を用いて製作された電力デバイスと関連して、上述の接合終端拡張を使用することができる。例えば、窒化ガリウムベースの材料のような他の広禁制帯幅の半導体材料、又はシリコン、ゲルマニウム、ヒ化ガリウムのような他の半導体材料を用いて製作された電力デバイスと関連して、本明細書に説明する接合終端拡張を使用することができる。
図面及び本明細書には本発明の典型的な好ましい実施形態を開示しており、特定の用語を用いたが、これらの用語は、一般的で説明的な意味でのみ用いたものであり、限定目的に用いたものではなく、本発明の範囲は、以下に続く特許請求の範囲に示されている。
１２ ｎ−シリコンカーバイドドリフト層
１４ ｎ＋シリコンカーバイド基板
５２ マスク
Ｌｄ 横幅
Ｌｎｄ 隣接開口部の間の間隔

Claims (28)

  1. 電子デバイスのための接合終端拡張部を形成する方法であって、
    複数の開口部を含むマスクを主接合領域に隣接して第１の導電型を有する半導体層上に形成する段階と、
    前記半導体層内に第２の導電型のドーパントの供給源を設ける段階と、
    前記第２の導電型のドーパントを前記半導体層内に拡散させて、合体する前記マスク開口部のそれぞれの１つに対応するドープ領域を該半導体層に形成し、同時に該半導体層の面の近くの該マスク開口部のそれぞれの１つに対応するドーパントピークを該半導体層に残す段階と、
    前記ドーパントピークを含む前記半導体層の近面領域を除去する段階と、
    を含むことを特徴とする方法。
  2. 前記マスク開口部は、前記主接合領域からの横距離と共に小さくなる前記半導体層の面の各区域を露出させるそれぞれの区域を有することを特徴とする請求項１に記載の方法。
  3. 前記ドープ領域は、前記主接合領域からの距離と共に減少する横方向ドーピング勾配を有する拡散接合終端領域を前記半導体層に提供することを特徴とする請求項１に記載の方法。
  4. 前記半導体層は、シリコンカーバイド層を含むことを特徴とする請求項１に記載の方法。
  5. 前記シリコンカーバイド層の前記近面領域を除去する段階は、前記ドーパントピークを含む材料を該シリコンカーバイド層から除去する段階を含むことを特徴とする請求項４に記載の方法。
  6. 前記第２の導電型のドーパントを拡散させる段階は、該第２の導電型のドーパントを含む前記シリコンカーバイド層を１８００℃を超える温度でアニールする段階を含むことを特徴とする請求項４に記載の方法。
  7. 前記シリコンカーバイド層上にグラファイトキャップ層を形成する段階を更に含み、
    前記シリコンカーバイド層をアニールする段階は、該シリコンカーバイド層と前記グラファイトキャップ層とをアニールする段階を含む、
    ことを特徴とする請求項６に記載の方法。
  8. ドーパント拡散ピークの除去後の前記シリコンカーバイド層の第２の導電型のドーパントのピーク電荷が、約１×１０14ｃｍ-2又はそれ未満であることを特徴とする請求項４に記載の方法。
  9. 前記接合終端領域は、前記主接合領域から横方向に離れる方向に減少するピークドーパント濃度を有することを特徴とする請求項４に記載の方法。
  10. 第２の導電ドーパントの前記供給源は、前記複数の開口部に対応する位置で前記シリコンカーバイド層にピークドーパント濃度を提供することを特徴とする請求項４に記載の方法。
  11. 前記複数の開口部は、横幅Ｌｄ及び隣接開口部間の間隔Ｌｎｄを有し、
    Ｌｄは、前記主接合領域からの距離と共に減少し、及び／又はＬｎｄは、該主接合領域からの幅と共に増大する、
    ことを特徴とする請求項４に記載の方法。
  12. Ｌｄが、約２．５μｍから約１μｍまで変化することを特徴とする請求項１１に記載の方法。
  13. Ｌｎｄが、約２μｍであることを特徴とする請求項１１に記載の方法。
  14. 前記マスクは、前記主接合領域に最も近い第１の区画と、該第１の区画から該主接合領域からより遠い第２の区画とを含む複数の区画を含み、
    前記第１の区画において、隣接開口部間の前記間隔Ｌｎｄは、前記主接合領域からの距離に対して一定に留まり、該開口部の前記横幅Ｌｄは、該主接合領域からの距離と共に減少し、
    前記第２の区画において、隣接開口部間の前記間隔Ｌｎｄは、前記主接合領域からの距離と共に増大し、該開口部の前記横幅Ｌｄは、該主接合領域からの距離に対して一定に留まる、
    ことを特徴とする請求項１１に記載の方法。
  15. 前記マスクは、前記第２の区画よりも前記主接合領域から遠い第３の区画を含み、
    前記第３の区画において、前記開口部の前記横幅Ｌｄは、前記主接合部からの距離に対して一定に留まり、隣接開口部間の前記間隔Ｌｎｄは、該主接合領域からの距離と共に増大する量だけ増大する、
    ことを特徴とする請求項１４に記載の方法。
  16. 前記第２の導電型のドーパントの供給源を設ける段階は、第２の導電型のドーパントを前記半導体層内に注入する段階を含むことを特徴とする請求項１に記載の方法。
  17. 前記第２の導電型のドーパントの供給源を設ける段階は、第２の導電ドーパントの拡散源を該拡散源の第２の導電ドーパントを前記半導体層内に拡散させるように該半導体層に隣接して設ける段階を含むことを特徴とする請求項１に記載の方法。
  18. 前記接合終端領域は、横方向に滑らかに減少するピークドーパント濃度を有することを特徴とする請求項１に記載の方法。
  19. 第１の導電型を有し、かつ層の面に隣接して主接合部を含むシリコンカーバイド層と、
    前記主接合部に隣接して前記シリコンカーバイド層の前記面にあり、かつ前記第１の導電型とは反対の第２の導電型を有する接合終端領域であって、該接合終端領域の電荷が該主接合部からの横距離と共に減少し、該接合終端領域の最大電荷が約２×１０14ｃｍ-2未満である前記接合終端領域と、
    を含むことを特徴とする電子デバイス。
  20. 前記接合終端領域は、横幅ＬJTEを有することを特徴とする請求項１９に記載の電子デバイス。
  21. 前記接合終端領域の最大電荷が、約１×１０14ｃｍ-2未満であることを特徴とする請求項１９に記載の電子デバイス。
  22. 前記接合終端領域の最大ドーピング濃度が、約５×１０18ｃｍ-3であることを特徴とする請求項１９に記載の電子デバイス。
  23. 前記シリコンカーバイド層の面に半導体メサを更に含み、
    前記接合終端領域は、前記半導体メサに隣接する、
    ことを特徴とする請求項１９に記載の電子デバイス。
  24. 前記半導体メサは、約０．２μｍの高さを有することを特徴とする請求項２３に記載の電子デバイス。
  25. 前記シリコンカーバイド層の面の近くの前記接合終端領域の電荷が、前記主接合部の近くの前記最大電荷から約５×１０12ｃｍ-2まで滑らかな方式で横方向に減少することを特徴とする請求項１９に記載の電子デバイス。
  26. 前記接合終端領域の前記電荷は、前記主接合部からの横距離と共に滑らかに減少することを特徴とする請求項１９に記載の電子デバイス。
  27. 前記接合終端領域は、アルミニウムドーパント及び／又はホウ素ドーパントでドープされることを特徴とする請求項１９に記載の電子デバイス。
  28. 第１の導電型を有し、かつ層の面に隣接して主接合部を含むシリコンカーバイド層と、
    前記主接合部に隣接する前記シリコンカーバイド層の前記面における接合終端領域であって、該接合終端領域が、該１次接合部に隣接する領域に約５×１０12ｃｍ-2又はそれ未満の全電荷を有する第２の導電型のドーパントの領域を含み、該接合終端領域の該全電荷が、近似的に線形方式で該主接合部からの距離と共に減少する前記接合終端領域と、
    を含むことを特徴とする電子デバイス。
JP2012510804A 2009-05-12 2010-03-09 シリコンカーバイドデバイス用の拡散接合終端構造及びこれを組み込むシリコンカーバイドデバイスの製造方法 Active JP5804602B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17737209P 2009-05-12 2009-05-12
US61/177,372 2009-05-12
PCT/US2010/026632 WO2010132144A1 (en) 2009-05-12 2010-03-09 Diffused junction termination structures for silicon carbide devices and methods of fabricating silicon carbide devices incorporating same

Publications (2)

Publication Number Publication Date
JP2012527117A true JP2012527117A (ja) 2012-11-01
JP5804602B2 JP5804602B2 (ja) 2015-11-04

Family

ID=42309479

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012510804A Active JP5804602B2 (ja) 2009-05-12 2010-03-09 シリコンカーバイドデバイス用の拡散接合終端構造及びこれを組み込むシリコンカーバイドデバイスの製造方法

Country Status (6)

Country Link
US (2) US8637386B2 (ja)
EP (1) EP2430651B1 (ja)
JP (1) JP5804602B2 (ja)
KR (1) KR101709364B1 (ja)
CN (2) CN107093554B (ja)
WO (1) WO2010132144A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015015468A (ja) * 2013-07-02 2015-01-22 ゼネラル・エレクトリック・カンパニイ 半導体デバイスおよび製造方法
JPWO2015033463A1 (ja) * 2013-09-09 2017-03-02 株式会社日立製作所 半導体装置およびその製造方法、電力変換装置、３相モータシステム、自動車、ならびに鉄道車両
WO2023281767A1 (ja) * 2021-07-06 2023-01-12 株式会社デンソー 半導体装置と半導体装置の製造方法

Families Citing this family (72)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9484451B2 (en) 2007-10-05 2016-11-01 Vishay-Siliconix MOSFET active area and edge termination area charge balance
US9640609B2 (en) * 2008-02-26 2017-05-02 Cree, Inc. Double guard ring edge termination for silicon carbide devices
US8097919B2 (en) 2008-08-11 2012-01-17 Cree, Inc. Mesa termination structures for power semiconductor devices including mesa step buffers
TWI503893B (zh) * 2008-12-30 2015-10-11 Vanguard Int Semiconduct Corp 半導體結構及其製作方法
US8637386B2 (en) 2009-05-12 2014-01-28 Cree, Inc. Diffused junction termination structures for silicon carbide devices and methods of fabricating silicon carbide devices incorporating same
US20110163408A1 (en) * 2010-01-06 2011-07-07 Pynmax Technology Co., Ltd. Schottky diode with low reverse leakage current and low forward voltage drop
US8629026B2 (en) 2010-11-12 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Source tip optimization for high voltage transistor devices
US8278711B2 (en) 2010-11-23 2012-10-02 General Electric Company Semiconductor device and method of making the same
JP5787655B2 (ja) * 2010-11-26 2015-09-30 三菱電機株式会社 炭化珪素半導体装置およびその製造方法
US8803277B2 (en) 2011-02-10 2014-08-12 Cree, Inc. Junction termination structures including guard ring extensions and methods of fabricating electronic devices incorporating same
JP6050563B2 (ja) * 2011-02-25 2016-12-21 富士通株式会社 化合物半導体装置及びその製造方法
JP2012195519A (ja) * 2011-03-18 2012-10-11 Kyoto Univ 半導体素子及び半導体素子の製造方法
WO2012137659A1 (ja) * 2011-04-04 2012-10-11 三菱電機株式会社 半導体装置およびその製造方法
US9318623B2 (en) * 2011-04-05 2016-04-19 Cree, Inc. Recessed termination structures and methods of fabricating electronic devices including recessed termination structures
CN102842609B (zh) * 2011-06-20 2015-07-22 中国科学院微电子研究所 结终端延伸结构及其制造方法
CN102856352B (zh) * 2011-06-27 2015-05-13 中国科学院微电子研究所 绝缘栅双极晶体管终端及其制作方法
CN102244096A (zh) * 2011-07-19 2011-11-16 天津中环半导体股份有限公司 3300伏平面非穿通型绝缘栅极晶体管芯片及制造工艺
US8680613B2 (en) * 2012-07-30 2014-03-25 Alpha And Omega Semiconductor Incorporated Termination design for high voltage device
US9431249B2 (en) * 2011-12-01 2016-08-30 Vishay-Siliconix Edge termination for super junction MOSFET devices
US8716716B2 (en) 2011-12-22 2014-05-06 Avogy, Inc. Method and system for junction termination in GaN materials using conductivity modulation
US9614043B2 (en) 2012-02-09 2017-04-04 Vishay-Siliconix MOSFET termination trench
US9536942B2 (en) * 2012-03-15 2017-01-03 Mitsubishi Electric Corporation Semiconductor device having a plurality of electric field relaxation layers and method for manufacturing same
WO2013164210A1 (de) 2012-05-02 2013-11-07 Elmos Semiconductor Ag Pmos-transistor mit niedriger schwellspannung sowie verfahren zu seiner herstellung
JP6050891B2 (ja) * 2012-05-17 2016-12-21 ゼネラル・エレクトリック・カンパニイ 接合終端拡張を有する半導体デバイス
CN102709300A (zh) * 2012-05-23 2012-10-03 上海宏力半导体制造有限公司 Cmos图像传感器及其形成方法
US9842911B2 (en) 2012-05-30 2017-12-12 Vishay-Siliconix Adaptive charge balanced edge termination
CN102768947B (zh) * 2012-07-20 2015-03-18 深圳深爱半导体股份有限公司 具结终端扩展结构的功率半导体器件及该结构的制造方法
JP2014038937A (ja) * 2012-08-16 2014-02-27 Mitsubishi Electric Corp 半導体装置
CN102969244B (zh) * 2012-12-11 2015-03-25 中国科学院上海微系统与信息技术研究所 一种sj-igbt器件结构及其制作方法
CN103021864B (zh) * 2012-12-11 2015-07-01 中国科学院上海微系统与信息技术研究所 一种soi resurf超结器件结构及其制作方法
US10181532B2 (en) * 2013-03-15 2019-01-15 Cree, Inc. Low loss electronic devices having increased doping for reduced resistance and methods of forming the same
US10249721B2 (en) 2013-04-04 2019-04-02 Infineon Technologies Austria Ag Semiconductor device including a gate trench and a source trench
CN104282732B (zh) * 2013-07-01 2017-06-27 株式会社东芝 半导体装置
US9666663B2 (en) 2013-08-09 2017-05-30 Infineon Technologies Ag Semiconductor device with cell trench structures and contacts and method of manufacturing a semiconductor device
US9076838B2 (en) 2013-09-13 2015-07-07 Infineon Technologies Ag Insulated gate bipolar transistor with mesa sections between cell trench structures and method of manufacturing
US20150108500A1 (en) * 2013-10-18 2015-04-23 Infineon Technologies Austria Ag Semiconductor Device and Method of Manufacturing the Same
US9105679B2 (en) 2013-11-27 2015-08-11 Infineon Technologies Ag Semiconductor device and insulated gate bipolar transistor with barrier regions
US9385228B2 (en) 2013-11-27 2016-07-05 Infineon Technologies Ag Semiconductor device with cell trench structures and contacts and method of manufacturing a semiconductor device
US9496337B2 (en) * 2013-12-19 2016-11-15 Infineon Technologies Austria Ag Method for producing a semiconductor device having a beveled edge termination
US9553179B2 (en) * 2014-01-31 2017-01-24 Infineon Technologies Ag Semiconductor device and insulated gate bipolar transistor with barrier structure
CN104835812B (zh) * 2014-02-08 2017-10-20 北大方正集团有限公司 功率器件
US9349880B2 (en) 2014-06-17 2016-05-24 Globalfoundries Inc. Semiconductor devices with semiconductor bodies having interleaved horizontal portions and method of forming the devices
US9515136B2 (en) * 2014-06-18 2016-12-06 Stmicroelectronics S.R.L. Edge termination structure for a power integrated device and corresponding manufacturing process
US9508596B2 (en) 2014-06-20 2016-11-29 Vishay-Siliconix Processes used in fabricating a metal-insulator-semiconductor field effect transistor
US9887259B2 (en) 2014-06-23 2018-02-06 Vishay-Siliconix Modulated super junction power MOSFET devices
US20160020279A1 (en) 2014-07-18 2016-01-21 International Rectifier Corporation Edge Termination Using Guard Rings Between Recessed Field Oxide Regions
KR102098996B1 (ko) 2014-08-19 2020-04-08 비쉐이-실리코닉스 초접합 금속 산화물 반도체 전계 효과 트랜지스터
JP6265274B2 (ja) * 2014-09-17 2018-01-24 富士電機株式会社 半導体装置
CN106158920B (zh) * 2015-04-09 2019-03-29 北大方正集团有限公司 一种功率器件及其制作方法
DE102015114429B4 (de) * 2015-08-28 2017-05-11 Infineon Technologies Ag Partikelbestrahlungsgerät, Strahlmodifikatorvorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung mit einer Junctionabschlussextensionszone
CN105304688A (zh) * 2015-11-04 2016-02-03 中国工程物理研究院电子工程研究所 一种用于碳化硅功率器件的结终端结构及制作方法
CN105679660B (zh) * 2016-01-29 2018-04-17 上海华虹宏力半导体制造有限公司 沟槽型超级结的制造方法
DE102016108125B4 (de) 2016-05-02 2023-11-23 Infineon Technologies Ag Halbleitervorrichtung und Herstellung davon
US10541300B2 (en) * 2016-05-26 2020-01-21 General Electric Company Semiconductor device and method of making thereof
JP6696329B2 (ja) * 2016-07-05 2020-05-20 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP6696328B2 (ja) * 2016-07-05 2020-05-20 株式会社デンソー 炭化珪素半導体装置およびその製造方法
EP3379580A1 (en) * 2017-03-22 2018-09-26 Evince Technology Ltd Diamond semiconductor device
CN107994068A (zh) * 2017-12-20 2018-05-04 上海南麟电子股份有限公司 一种半导体器件结终端扩展结构及制备方法
CN108493232A (zh) * 2018-03-22 2018-09-04 北京世纪金光半导体有限公司 一种空间剂量调制jte与场线环构成的混合节终端保护结构及其制备方法
JP7024626B2 (ja) * 2018-06-27 2022-02-24 三菱電機株式会社 半導体装置、半導体装置の製造方法
CN109037310B (zh) * 2018-08-08 2020-12-29 电子科技大学 一种超结功率器件终端结构及其制备方法
CN111211157A (zh) * 2018-11-21 2020-05-29 深圳比亚迪微电子有限公司 快恢复二极管及其制备方法
WO2020231304A1 (en) * 2019-05-14 2020-11-19 Prismatic Sensors Ab X-ray sensor having a field limiting ring configuration
CN110212023B (zh) * 2019-05-29 2020-10-09 西安电子科技大学 一种能够减小反向漏电流的结型势垒肖特基二极管
CN110739207A (zh) * 2019-10-25 2020-01-31 北京华进创威电子有限公司 一种在导电SiC衬底上生长GaN外延材料的方法及器件
CN111584623A (zh) * 2020-06-02 2020-08-25 吉林华微电子股份有限公司 一种双极结型晶体管器件及其制造方法、电子产品
US11798808B1 (en) * 2020-07-22 2023-10-24 National Technology & Engineering Solutions Of Sandia, Llc Method of chemical doping that uses CMOS-compatible processes
US11600724B2 (en) 2020-09-24 2023-03-07 Wolfspeed, Inc. Edge termination structures for semiconductor devices
CN114883380B (zh) * 2021-06-10 2023-12-22 上海林众电子科技有限公司 一种绝缘栅半导体器件及其制备方法
CN113690233B (zh) * 2021-09-22 2024-03-08 江苏吉莱微电子股份有限公司 一种可增强通流能力的单向esd保护器件及其制作方法
CN114335154B (zh) * 2022-03-10 2022-07-01 深圳市威兆半导体有限公司 一种半导体器件、终端结构及其制造方法
JP2023184011A (ja) * 2022-06-17 2023-12-28 株式会社 日立パワーデバイス 半導体装置の製造方法および半導体装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02294026A (ja) * 1989-03-29 1990-12-05 Siemens Ag 高絶縁耐力プレーナｐｎ接合の製作方法
JPH0394469A (ja) * 1989-05-30 1991-04-19 General Electric Co <Ge> 高降伏電圧半導体デバイスとその製造方法
JP2000516767A (ja) * 1996-07-16 2000-12-12 エービービー リサーチ リミテッド 電圧吸収エッジを有するｐｎ接合を含むＳｉＣ半導体装置
JP2007096006A (ja) * 2005-09-29 2007-04-12 Nippon Inter Electronics Corp ガードリングの製造方法および半導体装置
JP2007165604A (ja) * 2005-12-14 2007-06-28 Kansai Electric Power Co Inc:The 炭化珪素バイポーラ型半導体装置

Family Cites Families (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4242690A (en) 1978-06-06 1980-12-30 General Electric Company High breakdown voltage semiconductor device
CH659451A5 (de) 1982-12-13 1987-01-30 Ferag Ag Mehrblaettriges, aus ineinanderliegenden gefalzten bogen bestehendes druckprodukt.
DE3581348D1 (de) 1984-09-28 1991-02-21 Siemens Ag Verfahren zum herstellen eines pn-uebergangs mit hoher durchbruchsspannung.
JPH03225870A (ja) 1990-01-31 1991-10-04 Toshiba Corp ヘテロ接合バイポーラトランジスタの製造方法
DE4102888A1 (de) 1990-01-31 1991-08-01 Toshiba Kawasaki Kk Verfahren zur herstellung eines miniaturisierten heterouebergang-bipolartransistors
JPH0492434A (ja) 1990-08-08 1992-03-25 Sumitomo Electric Ind Ltd ヘテロ接合バイポーラトランジスタの製造方法
CN1040814C (zh) * 1994-07-20 1998-11-18 电子科技大学 一种用于半导体器件的表面耐压区
TW286435B (ja) 1994-07-27 1996-09-21 Siemens Ag
JPH092434A (ja) 1995-06-26 1997-01-07 Toppan Printing Co Ltd 無菌充填チャンバーの予備殺菌方法
US5967795A (en) 1995-08-30 1999-10-19 Asea Brown Boveri Ab SiC semiconductor device comprising a pn junction with a voltage absorbing edge
SE9602745D0 (sv) * 1996-07-11 1996-07-11 Abb Research Ltd A method for producing a channel region layer in a SiC-layer for a voltage controlled semiconductor device
JP3225870B2 (ja) 1996-12-05 2001-11-05 トヨタ車体株式会社 ルーフスポイラの取付構造
SE9700156D0 (sv) 1997-01-21 1997-01-21 Abb Research Ltd Junction termination for Si C Schottky diode
US5932894A (en) * 1997-06-26 1999-08-03 Abb Research Ltd. SiC semiconductor device comprising a pn junction
SE9802909L (sv) * 1998-08-31 1999-10-13 Abb Research Ltd Metod för framställning av en pn-övergång för en halvledaranordning av SiC samt en halvledaranordning av SiC med pn-övergång
WO2000042662A1 (de) * 1999-01-12 2000-07-20 eupec Europäische Gesellschaft für Leistungshalbleiter mbH & Co. KG Leistungshalbleiterbauelement mit mesa-randabschluss
JP2001035857A (ja) 1999-07-21 2001-02-09 Nec Corp 化合物ヘテロバイポーラトランジスタおよびその製造方法
JP2001196604A (ja) 2000-01-12 2001-07-19 Hitachi Ltd 半導体装置
JP4839519B2 (ja) 2001-03-15 2011-12-21 富士電機株式会社 半導体装置
US7026650B2 (en) * 2003-01-15 2006-04-11 Cree, Inc. Multiple floating guard ring edge termination for silicon carbide devices
JP3978144B2 (ja) * 2003-01-28 2007-09-19 ホシザキ電機株式会社 電解イオン水生成装置
US7109521B2 (en) * 2004-03-18 2006-09-19 Cree, Inc. Silicon carbide semiconductor structures including multiple epitaxial layers having sidewalls
DE102004045768B4 (de) 2004-09-21 2007-01-04 Infineon Technologies Ag Verfahren zur Herstellung eines Randabschlusses eines Halbleiterbauelements
US7144797B2 (en) * 2004-09-24 2006-12-05 Rensselaer Polytechnic Institute Semiconductor device having multiple-zone junction termination extension, and method for fabricating the same
JP3914226B2 (ja) 2004-09-29 2007-05-16 株式会社東芝 高耐圧半導体装置
CN101405871A (zh) * 2004-11-24 2009-04-08 美高森美公司 用于宽禁带功率器件的结终端结构
US7304363B1 (en) * 2004-11-26 2007-12-04 United States Of America As Represented By The Secretary Of The Army Interacting current spreader and junction extender to increase the voltage blocked in the off state of a high power semiconductor device
JP2006196652A (ja) 2005-01-13 2006-07-27 Shindengen Electric Mfg Co Ltd ＳｉＣ半導体素子
DE102005023668B3 (de) * 2005-05-23 2006-11-09 Infineon Technologies Ag Halbleiterbauelement mit einer Randstruktur mit Spannungsdurchbruch im linearen Bereich
JP4777699B2 (ja) 2005-06-13 2011-09-21 本田技研工業株式会社 バイポーラ型半導体装置およびその製造方法
US8084815B2 (en) * 2005-06-29 2011-12-27 Fairchild Korea Semiconductor Ltd. Superjunction semiconductor device
US7304334B2 (en) 2005-09-16 2007-12-04 Cree, Inc. Silicon carbide bipolar junction transistors having epitaxial base regions and multilayer emitters and methods of fabricating the same
CN100461408C (zh) 2005-09-28 2009-02-11 中芯国际集成电路制造(上海)有限公司 带有密封环拐角结构的集成电路器件
JP2007103784A (ja) * 2005-10-06 2007-04-19 Matsushita Electric Ind Co Ltd ヘテロ接合バイポーラトランジスタ
JP2007115875A (ja) * 2005-10-20 2007-05-10 Sumitomo Electric Ind Ltd 炭化珪素半導体装置およびその製造方法
US7345310B2 (en) 2005-12-22 2008-03-18 Cree, Inc. Silicon carbide bipolar junction transistors having a silicon carbide passivation layer on the base region thereof
JP2007287782A (ja) * 2006-04-13 2007-11-01 Hitachi Ltd メサ型バイポーラトランジスタ
US7372087B2 (en) * 2006-06-01 2008-05-13 Northrop Grumman Corporation Semiconductor structure for use in a static induction transistor having improved gate-to-drain breakdown voltage
EP2674966B1 (en) * 2006-06-29 2019-10-23 Cree, Inc. Silicon carbide switching devices including P-type channels
EP2052414B1 (en) * 2006-08-17 2016-03-30 Cree, Inc. High power insulated gate bipolar transistors
JP4092434B1 (ja) 2007-03-30 2008-05-28 Ｔｏｔｏ株式会社 光触媒塗装体およびそのための光触媒コーティング液
EP2208230B1 (en) * 2007-11-09 2015-10-21 Cree, Inc. Power semiconductor devices with mesa structures and buffer layers including mesa steps
JP2009164486A (ja) 2008-01-09 2009-07-23 Toyota Motor Corp 縦型ダイオードとその製造方法
US9640609B2 (en) * 2008-02-26 2017-05-02 Cree, Inc. Double guard ring edge termination for silicon carbide devices
US8097919B2 (en) * 2008-08-11 2012-01-17 Cree, Inc. Mesa termination structures for power semiconductor devices including mesa step buffers
US8637386B2 (en) 2009-05-12 2014-01-28 Cree, Inc. Diffused junction termination structures for silicon carbide devices and methods of fabricating silicon carbide devices incorporating same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02294026A (ja) * 1989-03-29 1990-12-05 Siemens Ag 高絶縁耐力プレーナｐｎ接合の製作方法
JPH0394469A (ja) * 1989-05-30 1991-04-19 General Electric Co <Ge> 高降伏電圧半導体デバイスとその製造方法
JP2000516767A (ja) * 1996-07-16 2000-12-12 エービービー リサーチ リミテッド 電圧吸収エッジを有するｐｎ接合を含むＳｉＣ半導体装置
JP2007096006A (ja) * 2005-09-29 2007-04-12 Nippon Inter Electronics Corp ガードリングの製造方法および半導体装置
JP2007165604A (ja) * 2005-12-14 2007-06-28 Kansai Electric Power Co Inc:The 炭化珪素バイポーラ型半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015015468A (ja) * 2013-07-02 2015-01-22 ゼネラル・エレクトリック・カンパニイ 半導体デバイスおよび製造方法
JPWO2015033463A1 (ja) * 2013-09-09 2017-03-02 株式会社日立製作所 半導体装置およびその製造方法、電力変換装置、３相モータシステム、自動車、ならびに鉄道車両
US9711600B2 (en) 2013-09-09 2017-07-18 Hitachi, Ltd. Semiconductor device and method of manufacturing the same, power conversion device, three-phase motor system, automobile, and railway vehicle
WO2023281767A1 (ja) * 2021-07-06 2023-01-12 株式会社デンソー 半導体装置と半導体装置の製造方法

Also Published As

Publication number Publication date
EP2430651B1 (en) 2016-04-27
US8637386B2 (en) 2014-01-28
KR20120027299A (ko) 2012-03-21
CN102460652A (zh) 2012-05-16
US20140097450A1 (en) 2014-04-10
JP5804602B2 (ja) 2015-11-04
EP2430651A1 (en) 2012-03-21
US20100289032A1 (en) 2010-11-18
CN107093554A (zh) 2017-08-25
CN107093554B (zh) 2021-02-05
WO2010132144A1 (en) 2010-11-18
US9570560B2 (en) 2017-02-14
KR101709364B1 (ko) 2017-02-22

Similar Documents

Publication Publication Date Title
JP5804602B2 (ja) シリコンカーバイドデバイス用の拡散接合終端構造及びこれを組み込むシリコンカーバイドデバイスの製造方法
EP1485942B1 (en) POWER SiC DEVICES HAVING RAISED GUARD RINGS
JP4564510B2 (ja) 電力用半導体素子
US8497552B2 (en) Semiconductor devices with current shifting regions and related methods
US20060267021A1 (en) Power devices and methods of manufacture
US20090121319A1 (en) Power semiconductor devices with mesa structures and buffer layers including mesa steps
KR20100128303A (ko) 실리콘 카바이드 디바이스를 위한 이중 가드 링 에지 종단 및 이를 포함하는 실리콘 카바이드 디바이스를 제조하는 방법
US20170140934A1 (en) Semiconductor device manufacturing method and semiconductor device
JP2004247545A (ja) 半導体装置及びその製造方法
US9941361B2 (en) Method for fabricating semiconductor substrate, semiconductor substrate, and semiconductor device
JP2005518672A5 (ja)
JP2008211178A (ja) 電流抑制層を備える絶縁ゲート・バイポーラ・トランジスタ
US6097039A (en) Silicon carbide semiconductor configuration with a high degree of channel mobility
EP2922082A1 (en) Manufacturing method of sic epitaxial substrate, manufacturing method of semiconductor device, and semiconductor device
US9590047B2 (en) SiC bipolar junction transistor with reduced carrier lifetime in collector and a defect termination layer
CN104282537B (zh) 半导体器件及制造方法
EP4095927A1 (en) Method of manufacturing super junction, and super junction schottky diode using same
WO2013119548A1 (en) Sic devices with high blocking voltage terminated by a negative bevel
Miura et al. Fabrication of SiC lateral super junction diodes with multiple stacking p-and n-layers
CN112750896A (zh) 碳化硅肖特基二极管及其制备方法

Legal Events

Date Code Title Description
A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140203

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140210

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140305

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140312

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140501

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150501

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150609

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20150629

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150810

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150828

R150 Certificate of patent or registration of utility model

Ref document number: 5804602

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250