JP2023184011A - 半導体装置の製造方法および半導体装置 - Google Patents

半導体装置の製造方法および半導体装置 Download PDF

Info

Publication number
JP2023184011A
JP2023184011A JP2022097892A JP2022097892A JP2023184011A JP 2023184011 A JP2023184011 A JP 2023184011A JP 2022097892 A JP2022097892 A JP 2022097892A JP 2022097892 A JP2022097892 A JP 2022097892A JP 2023184011 A JP2023184011 A JP 2023184011A
Authority
JP
Japan
Prior art keywords
region
semiconductor
active region
distance
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022097892A
Other languages
English (en)
Inventor
秀勝 小野瀬
Hidekatsu Onose
智康 古川
Tomoyasu Furukawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Power Semiconductor Device Ltd
Original Assignee
Hitachi Power Semiconductor Device Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Power Semiconductor Device Ltd filed Critical Hitachi Power Semiconductor Device Ltd
Priority to JP2022097892A priority Critical patent/JP2023184011A/ja
Priority to PCT/JP2023/013895 priority patent/WO2023243189A1/ja
Priority to TW112114875A priority patent/TW202401820A/zh
Publication of JP2023184011A publication Critical patent/JP2023184011A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

【課題】ターミネーション領域の幅の縮小と、ターミネーション領域における電界集中の抑制を実現することが可能な半導体装置の製造方法を提供する。【解決手段】アクティブ領域の周辺において、第１導電型を有する第１半導体領域の表面に、第２導電型を有する複数のウェル領域である第２半導体領域が形成されたターミネーション領域を有する半導体装置の製造方法において、第２半導体領域を形成するためのマスクとして、最外周の基準窓からの距離をｘとしたときに、距離ｘの位置における注入窓とその一つアクティブ領域側の注入窓との間隔Ｓ（ｘ）が、Ｓ（ｘ）＝Ｓｍａｘ－（Ｓｍａｘ－Ｓｍｉｎ）・（ｘ／ＸＮ）１／２で規定される値に略等しいマスクを用いて、第２導電型の不純物を注入して第２半導体領域を形成することを特徴とする。【選択図】図３

Description

本発明は、半導体装置の製造方法および半導体装置に関する。
近年、パワー半導体デバイス分野では価格競争が激化しており、コスト低減が求められている。コスト低減のためには、ウエハの大口径化と、プロセス温度の低温化と、チップの小型化が必要であり、そのためには、ターミネーション領域の浅接合化と、ターミネーション領域の幅の縮小と、ターミネーション領域における電界集中の抑制の実現が必要となる。
ターミネーション領域の構造としては、例えば、特許文献１には、半導体素子の外周部に設けられた終端構造（３２）が、半導体基板（３０）内に形成されたＮ型ドリフト領域
（１）と、Ｎ型ドリフト領域（１）内の上面部に形成されたＰ型不純物領域（２）を備え、Ｐ型不純物領域（２）は、巨視的に見ると、Ｐ型の不純物濃度が終端構造（３２）の内周部から外周部へ向けて減少し、Ｐ型不純物領域（２）は、微視的に見ると、Ｐ型の複数の高濃度領域（２ｂ）およびそれを囲む低濃度領域（２ａ）から構成されており、低濃度領域（２ａ）間が離間した部分を有しているものが記載されている（要約、図２）。
また、特許文献１には、このようなＰ型不純物領域（２）を形成するイオン注入で用いる注入マスク（２０）の開口率を、終端構造（３２）の外側へ向けて減少させることが記載されており（段落００４２）、開口率を減少させる関数は、線形関数などが挙げられるが、指数関数など減少率が高いものが望ましく、例えば、巨視的に見て、下に凸となる指数関数や多項式に従って減少する関数を用いると、電界の局所的な集中を緩和することができることが記載されている（段落００４３）。
国際公開第２０１４／０５４３１９号
しかしながら、特許文献１では、注入マスク（２０）の開口率を減少させる関数として、線形関数、下に凸となる指数関数（ａｘ）、多項式に従って減少する関数が記載されているが、本願の発明者によるシミュレーションの結果、ターミネーション領域の幅の縮小と、ターミネーション領域における電界集中の抑制を実現するためのマスクの形状は、特許文献１に記載された関数によって規定された形状ではなく、別の形状が望ましいことを見出した。
本発明が解決しようとする課題は、ターミネーション領域の幅の縮小と、ターミネーション領域における電界集中の抑制を実現することが可能な半導体装置の製造方法および半導体装置を提供することである。
上記課題を解決するために、本発明の半導体装置の製造方法は、例えば、アクティブ領域の周辺において、第１導電型を有する第１半導体領域の表面に、第２導電型を有する複数のウェル領域である第２半導体領域が形成されたターミネーション領域を有する半導体装置の製造方法において、前記第２半導体領域を形成するためのマスクであって、熱平衡状態において前記第１半導体領域に拡がる空乏層が前記アクティブ領域と連続する前記第２半導体領域のうち前記アクティブ領域から最も離れた位置に形成された第２半導体領域に対応する注入窓を基準窓とし、前記基準窓のアクティブ領域側の位置をＸ０とし、前記アクティブ領域に隣接する注入窓のアクティブ領域側の位置と前記Ｘ０との間の距離をＸＮとし、前記基準窓とその一つアクティブ領域側の注入窓との間隔をＳｍａｘとし、前記アクティブ領域の端部と前記アクティブ領域に隣接する注入窓との間隔をＳｍｉｎとし、前記Ｘ０からの距離をｘとしたときに、距離ｘの位置における注入窓とその一つアクティブ領域側の注入窓との間隔Ｓ（ｘ）が、
Ｓ（ｘ）＝Ｓｍａｘ－（Ｓｍａｘ－Ｓｍｉｎ）・（ｘ／ＸＮ）１／２
で規定される値に略等しいマスクを用いて、前記第２導電型の不純物を注入して前記第２半導体領域を形成することを特徴とする。
また、本発明の半導体装置は、例えば、アクティブ領域と、前記アクティブ領域の周辺に形成されたターミネーション領域とを有する半導体装置において、前記した半導体装置の製造方法を用いて形成された前記第２半導体領域を前記ターミネーション領域に有することを特徴とする。
本発明によれば、ターミネーション領域の幅の縮小と、ターミネーション領域における電界集中の抑制を実現することが可能な半導体装置の製造方法および半導体装置を実現できる。
実施例１の半導体装置の断面図。 実施例１のマスクの形状を説明する平面図。 実施例１のマスクの注入窓と一つアクティブ領域側の注入窓との間隔と注入窓の幅とを説明する図。 実施例１のドーズプロファイルを説明する図。 実施例２のドーズプロファイルを説明する図。 実施例３のマスクの注入窓と一つアクティブ領域側の注入窓との間隔と注入窓の幅とを説明する図。 実施例４のマスクの注入窓と一つアクティブ領域側の注入窓との間隔と注入窓の幅とを説明する図。 本発明の効果を説明する図。 本発明の効果を説明する図。
以下、図面を用いて本発明の実施例を説明する。各図、各実施例において、同一または類似の構成要素については同じ符号を付け、重複する説明は省略する。
図１は、実施例１の半導体装置の断面図である。
実施例１の半導体装置１０は、アクティブ領域１１の周辺において、第１導電型（例えばｎ型）を有する第１半導体領域１の表面に、第２導電型（例えばｐ型）を有する複数のウェル領域である第２半導体領域２が形成されたターミネーション領域１２を有する。ここでは第１導電型をｎ型、第２導電型をｐ型として説明しているが、第１導電型をｐ型、第２導電型をｎ型としてもよい。
アクティブ領域１１には、例えばＩＧＢＴ（Insulated Gate Bipolar Transistor）や、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）や、ダイオードなどの半導体素子が形成されているが、図示は省略している。半導体装置１０が形成される半導体基板としては、ＳｉやＳｉＣなどを用いることができるが、これに限定されるものではない。
アクティブ領域１１にも、第１半導体領域１および第２半導体領域２が形成されており、ここではアクティブ領域１１の第２半導体領域２を第２半導体領域２ａと呼ぶこととする。
また、半導体装置１０は、第１半導体領域１または第２半導体領域２を覆って形成された酸化膜４と、アクティブ領域１１に形成された電極５と、ターミネーション領域に形成され高濃度の第１導電型を有するチャネルストッパ６とを有している。電極５は、例えばＩＧＢＴの場合はゲート電極またはエミッタ電極であり、ＭＯＳＦＥＴの場合はゲート電極またはソース電極であり、ダイオードの場合はアノード電極である。なお、図１では半導体装置１０の表面側のみを図示しており、裏面側については図示を省略している。半導体装置１０の裏面側には、図示しない電極、例えばＩＧＢＴの場合はコレクタ電極、ＭＯＳＦＥＴの場合はドレイン電極、ダイオードの場合はカソード電極が設けられている。
実施例１の半導体装置１０は、熱平衡状態において、第１半導体領域１に拡がる空乏層３が前記アクティブ領域１１から各第２半導体領域２まで連続するとともに、各第２半導体領域２はほぼ真性領域となっている。そして、電圧が印可されたことによるそれぞれの第２半導体領域２の空乏化（真性領域の縮小）が、外周側（アクティブ領域１１から遠い側）の第２半導体領域２から始まることが特徴の１つである。
ターミネーション領域１２の第２半導体領域２のうち、アクティブ領域１１にアクティブ領域１１に近い側では複数の第２半導体領域２が重なって一つのウェル領域となっており、アクティブ領域１１の第２半導体領域２ａとも連続している。ターミネーション領域１２の第２半導体領域２のうち、アクティブ領域１１から遠い側では、第２半導体領域２が互いに分離したウェル領域となっている。
ここで、熱平衡状態において第１半導体領域１に拡がる空乏層３がアクティブ領域１１と連続する第２半導体領域２のうちアクティブ領域１１から最も離れた位置に形成された第２半導体領域２を、空乏層３が連続する最外周の第２半導体領域２ｂと呼ぶこととする。
図２は、実施例１のマスクの形状を説明する平面図である。図３は、実施例１のマスクの注入窓と一つアクティブ領域側の注入窓との間隔と注入窓の幅とを説明する図である。図３の横軸は位置ＰＯＳを示し、左側の縦軸はマスク２０の注入窓２２と一つアクティブ領域１１側の注入窓２２との間隔Ｓ（遮蔽部２１の幅に相当）を示し、右側の縦軸は注入窓２２の幅Ｗを示している。
図２に示したマスク２０を用いて第２導電型の不純物を注入し、第２半導体領域２を形成する。マスク２０は、不純物を遮蔽する遮蔽部２１と、不純物を通過させる開口部である注入窓２２とを有する。なお、注入した不純物の拡散により、第２半導体領域２の大きさは、注入窓２２の大きさよりも大きくなっている。
ここで、注入窓２２のうち、アクティブ領域１１の第２半導体領域２ａに対応する注入窓２２をアクティブ領域注入窓２２ａと呼ぶこととし、空乏層３が連続する最外周の第２半導体領域２ｂに対応する注入窓２２を基準窓２２ｂと呼ぶこととする。
実施例１のマスク２０の形状は、基準窓２２ｂのアクティブ領域１１側の位置をＸ０とし、アクティブ領域１１に隣接する注入窓２２のアクティブ領域１１側の位置とＸ０との間の距離をＸＮとし、基準窓２２ｂとその一つアクティブ領域１１側の注入窓２２との間隔をＳｍａｘとし、アクティブ領域１１の端部とアクティブ領域１１に隣接する注入窓２２との間隔をＳｍｉｎとし、Ｘ０からの距離をｘとしたときに、距離ｘの位置における注入窓２２とその一つアクティブ領域１１側の注入窓２２との間隔Ｓ（ｘ）が、次の式（１）で規定される値に略等しい形状とした。
Ｓ（ｘ）＝Ｓｍａｘ－（Ｓｍａｘ－Ｓｍｉｎ）・（ｘ／ＸＮ）１／２ ・・・（１）
これによって、ターミネーション領域１２におけるターミネーション領域の幅の縮小と、ターミネーション領域における電界集中の抑制を実現することができる。その効果の詳細については後述する。
また、実施例１のマスク２０の形状は、距離ｘの位置における注入窓２２の幅Ｗ（ｘ）が、アクティブ領域１１から離れるに従って減少している形状とした。
これによって、注入窓２２の幅Ｗ（ｘ）が距離ｘの位置によらず一定の場合に比べて第２半導体領域２の幅を小さくできるので、ターミネーション領域１２の幅を縮小することができる。
実施例１では、図３に示すように、距離ｘの位置における注入窓の幅Ｗ（ｘ）が、アクティブ領域１１から離れるに従って線形に減少するようにした。
図４は、実施例１のドーズプロファイルを説明する図である。図４の横軸は位置ＰＯＳを示し、縦軸はドーズ量ＤＯを示している。
実施例１では、マスク２０を用いて第２導電型の不純物を注入する際に、アクティブ領域１１の第２半導体領域２ａにおけるドーズ量と、ターミネーション領域１２の第２半導体領域２におけるドーズ量とが略等しいドーズプロファイルとした。
これによって、１枚のマスク２０で第２導電型の不純物を注入して第２半導体領域２を形成することができる。
次に、実施例１のマスク２０の形状によって、ターミネーション領域１２の幅の縮小と、ターミネーション領域１２における電界集中の抑制を実現できるという効果について、詳細に説明する。
図８は、本発明の効果を説明する図である。図８の横軸は位置ＰＯＳを示し、縦軸はマスク２０の注入窓２２と一つアクティブ領域１１側の注入窓２２との間隔Ｓ（遮蔽部２１の幅に相当）を示している。
Ｘ０からの距離ｘの位置における注入窓２２とその一つアクティブ領域１１側の注入窓２２との間隔Ｓ（ｘ）が、次の式（２）で記載できると仮定する。
Ｓ（ｘ）＝Ｓｍａｘ－（Ｓｍａｘ－Ｓｍｉｎ）・（ｘ／Ｌｘ）α ・・・（２）
α＝１／２の場合、式（１）と同じになる。ここで、注入窓２２の数を１５とし、アクティブ領域１１に隣接する注入窓２２のアクティブ領域１１側の位置とＸ０との間の距離をＬｘ（α）としたとき、α＝１／４、１／２、１．０、２．０のそれぞれについて間隔Ｓ（ｘ）とＬｘ（１／４）、Ｌｘ（１／２）、Ｌｘ（１．０）、Ｌｘ（２．０）を計算して図８に示した。
その結果、αが小さいほどＬｘ（α）が小さい、すなわち、ターミネーション領域１２の幅を小さくできることがわかる。
ここで、α＝１．０は、間隔Ｓ（ｘ）がターミネーション領域１２の外周に向かう（ｘが０に近づく）にしたがって線形で増加するものに相当し、厳密には同じではないが、特許文献１において、注入マスク（２０）の開口率が終端構造（３２）の外側へ向けて線形関数に従って減少する場合におおむね相当する。また、α＝２．０は、特許文献１において、注入マスク（２０）の開口率が終端構造（３２）の外側へ向けて多項式に従って減少する場合におおむね相当する。しかしながら、α＝１．０やα＝２．０の場合は、Ｌｘ（１．０）やＬｘ（２．０）はＬｘ（１／２）に比べて大きくなってしまい、ターミネーション領域１２の幅を小さくするのに適していないことが分かった。
また、図８では図示しないが、指数関数の一例として間隔Ｓ（ｘ）がｅｘに依存して変化する場合（特許文献１において、注入マスク（２０）の開口率が終端構造（３２）の外側へ向けて指数関数に従って減少する場合におおむね相当）についても計算してみたが、おおむねα＝２．０の場合に近いものであった。したがって、この場合もターミネーション領域１２の幅を小さくするのに適していないことが分かった。
なお、耐圧について調べてみたところ、α＝１／４、１／２、１．０、２．０ではすべて９００Ｖ程度であり、耐圧７５０Ｖのデバイスとして用いるには十分な耐圧であった。
図９は、本発明の効果を説明する図である。図９の横軸はαを示し、縦軸は７５０Ｖが印加された時のターミネーション領域１２における最大電界強度Ｅｍａｘ（ｋＶ／ｃｍ）を示している。
図９に示すように、α＝１／２の場合、最大電界強度Ｅｍａｘが最も小さくなることが分かった。最大電界強度Ｅｍａｘが小さいということは、ターミネーション領域１２における電界集中を抑制できるこということである。
アバランシェ降伏は、電界によって加速された電子が原子に衝突し、原子から電子を引きはがす現象が雪崩を起こしたように発生する現象である。降伏を生じる電界強度をＥｃ、電界強度をＥとしたとき、電流Ｉは次の式（３）の形で急激に増大する。
Ｉ＝Ｉ０／［１－（Ｅ／Ｅｃ）ｋ］ ・・・（３）
ここで、Ｉ０とｋは定数である。また、電界強度Ｅが降伏を生じる電界強度Ｅｃになったときにアバランシェ降伏が生じるため、Ｅ＜Ｅｃである。
式（３）から、電界強度Ｅが小さいほど式（３）の分母は大きくなり、電流Ｉが小さくなるため、アバランシェ降伏を生じにくく、電流が小さくなるため、電圧が長時間印加される長期信頼性確保に有利である。そして、図９に示すように、α＝１／２の場合、最大電界強度Ｅｍａｘが最も小さくなるので、電界強度Ｅ、電流Ｉも小さくなり、最も適していることが分かった。
図８および図９から、式（２）においてα＝１／２の場合、すなわち、式（１）が最も適していることが分かった。
以上説明した通り、実施例１によれば、距離ｘの位置における注入窓２２とその一つアクティブ領域１１側の注入窓２２との間隔Ｓ（ｘ）を、式（１）で規定される値に略等しい形状としたマスク２０とすることで、ターミネーション領域１２の幅の縮小と、ターミネーション領域１２における電界集中の抑制を実現することができる。
図５は、実施例２のドーズプロファイルを説明する図である。図５は、実施例１の図４に対応する図である。
実施例２は、ドーズプロファイルが実施例１とは異なっている。
実施例２のドーズプロファイルは、図５に示すように、ターミネーション領域１２において、アクティブ領域１１に近い側のターミネーション領域１２ａにおける第２半導体領域２のドーズ量が、アクティブ領域１１から遠い側のターミネーション領域１２ｂにおける第２半導体領域２のドーズ量よりも大きいドーズプロファイルとした。
これによって、正の界面電荷による耐圧低下を抑制できるという効果がある。
ただし、実施例２では、領域によってドーズ量を変化させるために、２枚のマスク２０を用いて第２導電型の不純物を注入する必要があり、その点でも実施例１とは異なっている。
上記した以外は実施例１と同じであるため、重複する説明は省略する。
図６は、実施例３のマスクの注入窓と一つアクティブ領域側の注入窓との間隔と注入窓の幅とを説明する図である。図６は、実施例１の図３に対応する図である。
実施例３は、距離ｘの位置における注入窓２２の幅Ｗ（ｘ）が、実施例１とは異なっている。
実施例３におけるマスク２０の形状は、距離ｘの位置における注入窓２２の幅Ｗ（ｘ）が、アクティブ領域１１から離れるに従って線形に減少するとともに、アクティブ領域１１に近い側（ｘ＞ＸＮ’）における減少の傾きが、アクティブ領域１１から遠い側（ｘ≦ＸＮ’）における減少の傾きよりも大きい形状とした。なお、図６において、Ｗｍａｘ’は、距離ｘがＸＮ’の位置における注入窓２２の幅Ｗ（ｘ）の値である。
次に、注入窓２２の幅Ｗ（ｘ）の減少の傾きを変えた理由について説明する。第２導電型の不純物を注入後の熱処理により、第２半導体領域２の幅が拡大するとともに、ピーク濃度も減少する。このピーク濃度の減少量は、注入窓２２の幅Ｗ（ｘ）が狭いほど多く、広ければ少ない。これに対し、アクティブ領域１１の第２半導体領域２ａの注入窓２２の幅は、ターミネーション領域１２の注入窓の幅Ｗ（ｘ）に比べると桁違いに広いので、アクティブ領域１１の第２半導体領域２ａのピーク濃度の減少はターミネーション１２における第２半導体領域２の場合と比べ少なくなる。したがって、アクティブ領域１１と、それに隣接した第２半導体領域２とで、ピーク濃度に違いが生じることになる。ここで、大きな濃度差が存在した場合、アクティブ領域１１の端に電界集中が発生し、耐圧低下を招く懸念がある。そのため、アクティブ領域１１の近傍では、注入窓２２の幅Ｗ（ｘ）は広い方が好ましい。一方、注入窓２２の幅Ｗ（ｘ）が広いと、ターミネーション領域１２の全体の幅が大きくなってしまうので、可能な限り狭い方がよい。アクティブ領域１１の端の電界集中に対する対策としては、アクティブ領域１１の近傍だけで充分であるため、図６に示したように、アクティブ領域１１に近い側（ｘ＞ＸＮ’）における減少の傾きを、アクティブ領域１１から遠い側（ｘ≦ＸＮ’）における減少の傾きよりも大きい形状とすることで、アクティブ領域１１の端の電界集中に対する対策をしつつ、図３の場合に比べてターミネーション領域１２の全体の幅を狭くできる。これが、注入窓２２の幅Ｗ（ｘ）の減少の傾きを変えた理由である。
また、これによって、１枚のマスク２０を用いて実施例１の図４と同じドーズプロファイルで第２導電型の不純物を注入して第２半導体領域２を形成する場合でも、実施例２と同様に正の界面電荷による耐圧低下を抑制できるという効果もある。
上記した以外は実施例１と同じであるため、重複する説明は省略する。
図７は、実施例４のマスクの注入窓と一つアクティブ領域側の注入窓との間隔と注入窓の幅とを説明する図である。図７は、実施例１の図３に対応する図である。
実施例４は、距離ｘの位置における注入窓２２の幅Ｗ（ｘ）が、実施例１および実施例３とは異なっている。
実施例４におけるマスク２０の形状は、距離ＸＮの位置における注入窓２２の幅をＷｍａｘとし、基準窓２２ｂの注入窓２２の幅をＷｍｉｎとしたときに、距離ｘの位置における注入窓２２の幅をＷ（ｘ）が、次の式（４）で規定される値に略等しい形状とした。
Ｗ（ｘ）＝Ｗｍａｘ－（Ｗｍａｘ－Ｗｍｉｎ）・（１－ｘ／ＸＮ）１／２ ・・・（４）
実施例４では、注入窓２２の幅Ｗ（ｘ）の変化を直線ではなく滑らかにできるとともに、正の界面電荷による耐圧低下を抑制できる。
上記した以外は実施例１および実施例３と同じであるため、重複する説明は省略する。
以上、本発明の実施例を説明したが、本発明は実施例に記載された構成に限定されず、本発明の技術的思想の範囲内で種々の変更が可能である。また、各実施例で説明した構成の一部または全部を組み合わせて適用してもよい。
１ 第１半導体領域
２ 第２半導体領域
３ 空乏層
４ 酸化膜
５ 電極
６ チャネルストッパ
１０ 半導体装置
１１ アクティブ領域
１２、１２ａ、１２ｂ ターミネーション領域
２０ マスク
２１ 遮蔽部
２２ 注入窓
２２ａ アクティブ領域注入窓
２２ｂ 基準窓
Ｓ 注入窓と一つアクティブ領域側の注入窓との間隔
Ｗ 注入窓の幅
ｘ 距離
ＤＯ ドーズ量
ＰＯＳ 位置

Claims (10)

  1. アクティブ領域の周辺において、第１導電型を有する第１半導体領域の表面に、第２導電型を有する複数のウェル領域である第２半導体領域が形成されたターミネーション領域を有する半導体装置の製造方法において、
    前記第２半導体領域を形成するためのマスクであって、熱平衡状態において前記第１半導体領域に拡がる空乏層が前記アクティブ領域と連続する前記第２半導体領域のうち前記アクティブ領域から最も離れた位置に形成された第２半導体領域に対応する注入窓を基準窓とし、前記基準窓のアクティブ領域側の位置をＸ０とし、前記アクティブ領域に隣接する注入窓のアクティブ領域側の位置と前記Ｘ０との間の距離をＸＮとし、前記基準窓とその一つアクティブ領域側の注入窓との間隔をＳｍａｘとし、前記アクティブ領域の端部と前記アクティブ領域に隣接する注入窓との間隔をＳｍｉｎとし、前記Ｘ０からの距離をｘとしたときに、距離ｘの位置における注入窓とその一つアクティブ領域側の注入窓との間隔Ｓ（ｘ）が、
    Ｓ（ｘ）＝Ｓｍａｘ－（Ｓｍａｘ－Ｓｍｉｎ）・（ｘ／ＸＮ）１／２
    で規定される値に略等しいマスクを用いて、前記第２導電型の不純物を注入して前記第２半導体領域を形成することを特徴とする半導体装置の製造方法。
  2. 請求項１において、
    前記マスクは、前記距離ｘの位置における注入窓の幅Ｗ（ｘ）が、前記アクティブ領域から離れるに従って減少していることを特徴とする半導体装置の製造方法。
  3. 請求項２において、
    前記マスクは、前記距離ｘの位置における注入窓の幅Ｗ（ｘ）が、前記アクティブ領域から離れるに従って線形に減少していることを特徴とする半導体装置の製造方法。
  4. 請求項２において、
    前記マスクは、前記距離ｘの位置における注入窓の幅Ｗ（ｘ）が、前記アクティブ領域から離れるに従って線形に減少するとともに、前記アクティブ領域に近い側における減少の傾きが前記アクティブ領域から遠い側における減少の傾きよりも大きいことを特徴とする半導体装置の製造方法。
  5. 請求項２において、
    前記マスクは、前記距離ＸＮの位置における注入窓の幅をＷｍａｘとし、前記基準窓の注入窓の幅をＷｍｉｎとしたときに、前記距離ｘの位置における注入窓の幅をＷ（ｘ）が、
    Ｗ（ｘ）＝Ｗｍａｘ－（Ｗｍａｘ－Ｗｍｉｎ）・（１－ｘ／ＸＮ）１／２
    で規定される値に略等しいマスクであることを特徴とする半導体装置の製造方法。
  6. 請求項１において、
    前記マスクを用いて前記第２導電型の不純物を注入する際に、前記アクティブ領域の前記第２半導体領域におけるドーズ量と、前記ターミネーション領域の前記第２半導体領域におけるドーズ量とが略等しいことを特徴とする半導体装置の製造方法。
  7. 請求項１において、
    前記マスクを用いて前記第２導電型の不純物を注入する際に、前記ターミネーション領域において、前記アクティブ領域に近い側における前記第２半導体領域のドーズ量が、前記アクティブ領域から遠い側における前記第２半導体領域のドーズ量よりも大きいことを特徴とする半導体装置の製造方法。
  8. アクティブ領域と、前記アクティブ領域の周辺に形成されたターミネーション領域とを有する半導体装置において、
    請求項１から７の何れかに記載の半導体装置の製造方法を用いて形成された前記第２半導体領域を前記ターミネーション領域に有することを特徴とする半導体装置。
  9. 請求項８において、
    前記第２半導体領域のうち、前記アクティブ領域に隣接する注入窓によって形成された第２半導体領域から前記基準窓によって形成された第２半導体領域までの領域は、熱平衡状態において、前記第１半導体領域に拡がる前記空乏層が前記アクティブ領域から連続するとともに、各第２半導体領域はほぼ真性領域となっており、電圧が印可されたことによるそれぞれの前記第２半導体領域の空乏化が、前記基準窓によって形成された前記第２半導体領域から始まることを特徴とする半導体装置。
  10. 請求項８において、
    前記第２半導体領域のうち、前記アクティブ領域に隣接する注入窓によって形成された第２半導体領域から前記基準窓によって形成された第２半導体領域までの領域は、前記アクティブ領域に近い側では複数の前記第２半導体領域が重なって一つの前記ウェル領域となっており、前記アクティブ領域から遠い側では、前記第２半導体領域が互いに分離した前記ウェル領域となっていることを特徴とする半導体装置。
JP2022097892A 2022-06-17 2022-06-17 半導体装置の製造方法および半導体装置 Pending JP2023184011A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2022097892A JP2023184011A (ja) 2022-06-17 2022-06-17 半導体装置の製造方法および半導体装置
PCT/JP2023/013895 WO2023243189A1 (ja) 2022-06-17 2023-04-04 半導体装置の製造方法および半導体装置
TW112114875A TW202401820A (zh) 2022-06-17 2023-04-21 半導體裝置之製造方法及半導體裝置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022097892A JP2023184011A (ja) 2022-06-17 2022-06-17 半導体装置の製造方法および半導体装置

Publications (1)

Publication Number Publication Date
JP2023184011A true JP2023184011A (ja) 2023-12-28

Family

ID=89192723

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022097892A Pending JP2023184011A (ja) 2022-06-17 2022-06-17 半導体装置の製造方法および半導体装置

Country Status (3)

Country Link
JP (1) JP2023184011A (ja)
TW (1) TW202401820A (ja)
WO (1) WO2023243189A1 (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8637386B2 (en) * 2009-05-12 2014-01-28 Cree, Inc. Diffused junction termination structures for silicon carbide devices and methods of fabricating silicon carbide devices incorporating same
JP5784242B2 (ja) * 2012-10-11 2015-09-24 三菱電機株式会社 半導体装置およびその製造方法
JP6047429B2 (ja) * 2013-03-08 2016-12-21 株式会社 日立パワーデバイス 半導体装置およびそれを用いた電力変換装置
JP2019102747A (ja) * 2017-12-07 2019-06-24 株式会社 日立パワーデバイス 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
TW202401820A (zh) 2024-01-01
WO2023243189A1 (ja) 2023-12-21

Similar Documents

Publication Publication Date Title
US11923444B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP6266166B2 (ja) 炭化珪素半導体装置およびその製造方法
EP3242330B1 (en) Diode and power convertor using the same
US7919824B2 (en) Semiconductor device and method of manufacturing the same
US7605423B2 (en) Semiconductor device
KR100649328B1 (ko) 고전압 금속 산화막 반도체 전계 효과 트랜지스터 구조
US8354709B2 (en) Semiconductor component with improved robustness
US10797045B2 (en) Semiconductor device
US8093652B2 (en) Breakdown voltage for power devices
US20100224907A1 (en) Semiconductor device
TWI388011B (zh) 半導體裝置及其形成方法
US10559682B2 (en) Semiconductor apparatus and semiconductor apparatus manufacturing method
JP6698697B2 (ja) 絶縁ゲートパワー半導体デバイスおよびそのデバイスの製造方法
US20160190125A1 (en) Semiconductor Device Having Switchable Regions with Different Transconductances
CN109314130B (zh) 绝缘栅极功率半导体器件以及用于制造这种器件的方法
US7701001B2 (en) Short channel trench power MOSFET with low threshold voltage
US8227855B2 (en) Semiconductor devices with stable and controlled avalanche characteristics and methods of fabricating the same
US20150041884A1 (en) Power semiconductor device and method of manufacturing the same
JP7090073B2 (ja) 半導体装置
US11251177B2 (en) Semiconductor device
WO2023243189A1 (ja) 半導体装置の製造方法および半導体装置
JPH07135307A (ja) 半導体装置
JP2008227240A (ja) 半導体装置とその製造方法
US11522047B2 (en) Non-punch-through reverse-conducting power semiconductor device and method for producing same
CN112071894A (zh) 一种vdmos器件及其制备方法