JP2012517098A - 絶縁された導電性パターンの製造方法及び積層体 - Google Patents

絶縁された導電性パターンの製造方法及び積層体 Download PDF

Info

Publication number
JP2012517098A
JP2012517098A JP2011547819A JP2011547819A JP2012517098A JP 2012517098 A JP2012517098 A JP 2012517098A JP 2011547819 A JP2011547819 A JP 2011547819A JP 2011547819 A JP2011547819 A JP 2011547819A JP 2012517098 A JP2012517098 A JP 2012517098A
Authority
JP
Japan
Prior art keywords
insulating layer
pattern
conductive pattern
layer pattern
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011547819A
Other languages
English (en)
Other versions
JP5491528B2 (ja
Inventor
ジ−ヨン・ファン
スン−ジュン・ミン
イン−ソク・ファン
ドン−ウク・イ
サン−キ・チュン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Chem Ltd
Original Assignee
LG Chem Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020090127756A external-priority patent/KR20100090628A/ko
Application filed by LG Chem Ltd filed Critical LG Chem Ltd
Publication of JP2012517098A publication Critical patent/JP2012517098A/ja
Application granted granted Critical
Publication of JP5491528B2 publication Critical patent/JP5491528B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/02—Local etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/064—Photoresists
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827—Tapered, e.g. tapered hole, via or groove
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0571—Dual purpose resist, e.g. etch resist used as solder resist, solder resist used as plating resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1184—Underetching, e.g. etching of substrate under conductors or etching of conductor under dielectrics; Means for allowing or controlling underetching

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Metallurgy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Manufacturing Of Electric Cables (AREA)
  • Laminated Bodies (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

本発明は、絶縁された導電性パターンの製造方法を提供し、導電性膜及び絶縁層パターンが、基板上に形成され、絶縁層パターンをマスクとして利用して導電性膜をエッチングすることによって導電性パターンを形成した後に、導電性パターンを覆うように絶縁層パターンが再形成され、；及びこの方法によって製造された積層体を提供する。本発明により、従来の工程に比べて工程数が著しく減少され、経済性が大いに改善されることが可能である。

Description

本発明は、絶縁された導電性パターンの製造方法に関する。本出願は、２００９年２月６日および２００９年１２月２１日に韓国特許庁に提出された韓国特許出願第１０−２００９−０００９７５０号、第１０−２００９−０１２７７５６号、第１０−２００９−０１２７７５７号および第１０−２００９−０１２７７５９号の出願日の利益を主張し、その内容すべては本明細書に含まれる。
一般的な従来の導電性パターンの製造工程は次のとおりである。まず、基板上に形成された導電性膜にフォトレジストを均一に塗布し、これを選択的に露光、現像処理してフォトレジストパターンを形成する。続いて、パターン化されたフォトレジストパターンをマスクとして利用して前記導電性膜をエッチングすることにより、フォトレジスト下部層に導電性パターンを転写する。その後、不必要となったフォトレジスト層を剥離液によって除去する。続いて、前記導電性パターンが形成された基板の全体面上に絶縁層を均一に塗布する。
このような従来の工程は、実際に導電性パターン自体の構成要素ではないフォトレジスト物質および剥離液を用いることにより、前記フォトレジスト物質および剥離液の費用およびこれらの廃棄費用による工程費用の上昇を招く。また、前記材料の廃棄による環境汚染の問題がある。さらに、上記した従来の工程は工程数が多くて複雑であり、時間および費用が多く所要され、フォトレジスト物質を十分に剥離することができない場合には最終製品から不良が発生するなどの問題点がある。
これを解決するために、工程内の異物管理および剥離液の再利用方法の開発や環境親和性技術の開発、または効率的な剥離液の開発などの努力が絶え間なく行われてきたが、さらに根本的な解決方法が求められている。
本発明は上述したような従来技術の問題点を解決するためのものであって、本発明は、従来の工程に比べて工程数が少なくて経済性が大きく向上した、絶縁された導電性パターンの製造方法及びこの方法によって製造された絶縁された導電性パターンを含む積層体を提供することを目的とする。
前記目的を達成するために、本発明の一実施様態は、ａ）基板上に導電性膜を形成するステップ；ｂ）前記導電性膜上に絶縁層パターンを形成（ｆｏｒｍｉｎｇ）するステップ；ｃ）前記絶縁層パターンをマスクとして利用して前記導電性膜をエッチング（ｅｔｃｈｉｎｇ）することによって導電性パターンを形成するステップ；およびｄ）前記導電性パターンを覆うように（ｃｏｖｅｒｉｎｇ）前記絶縁層パターンを再形成（ｒｅｆｏｒｍｉｎｇ）するステップを含む絶縁された導電性パターンの製造方法を提供する。
本発明のまた他の一実施様態は、基板、前記基板上に形成された導電性パターンおよび前記導電性パターンを覆っている絶縁層パターンを含み、前記絶縁された導電性パターンの製造方法によって製造された積層体を提供する。
本発明の一実施様態は、基板、前記基板に形成された導電性パターンおよび前記導電性パターンを覆っている絶縁層パターンを含み、前記導電性パターンのテーパー角が小さいことを特徴とする積層体を提供する。前記導電性パターンのテーパー角は０超過９０度未満であってもよく、０超過４５度以下であることが好ましく、０超過３０度以下であることがより好ましい。
本発明のまた他の一実施様態は、基板、前記基板に形成された導電性パターンおよび前記導電性パターンを覆っている絶縁層パターンを含み、前記絶縁層パターンのテーパー角が小さいことを特徴とする積層体を提供する。前記絶縁層パターンのテーパー角は０超過９０度未満であってもよく、０超過７０度以下であることが好ましく、０超過３０度以下であることがより好ましい。
本発明のまた他の一実施様態は、基板、前記基板に形成された導電性パターンおよび前記導電性パターンを覆っている絶縁層パターンを含み、前記絶縁層パターンのテーパー角が前記導電性パターンのテーパー角より大きいことを特徴とする積層体を提供する。前記絶縁層パターンのテーパー角は前記導電性パターンのテーパー角より大きいのであれば特に限定されないが、０度超過４５度以下より大きいことがより好ましい。
本発明のまた他の一実施様態は、基板、前記基板に形成された導電性パターンおよび前記導電性パターンを覆っている絶縁層パターンを含み、前記導電性パターンと前記絶縁層パターンとの間にボイドを含むことを特徴とする積層体を提供する。
本発明のまた他の一実施様態は、基板、前記基板に形成された導電性パターンおよび前記導電性パターンを覆っている絶縁層パターンを含み、前記導電性パターンの線幅方向の断面において、前記導電性パターンの一側端部から前記絶縁層パターンまでの距離（ａ）と前記導電性パターンの他側端部から前記絶縁層パターンまでの距離（ｂ）の百分比（ａ／ｂ＊１００）が９０〜１１０の範囲内であることを特徴とする積層体を提供する。
本発明の方法によれば、導電性パターンを形成するための別途のフォトレジスト物質および剥離液を用いないため、これによって発生する費用上昇および環境汚染の問題がなくなり、既存のフォトリソグラフィ工程に比べて工程が単純で経済性がある。また、導電性パターンの形成時に用いられたマスクパターンを除去せず、そのパターンを再形成して導電性パターンを絶縁させることに利用するため、前記絶縁性パターンによって絶縁されない導電性パターンが存在しなくなり、これによって基板に導電性物質のような異物が残らず、ショートが発生しない。
本発明に係る方法の一実施形態を例示した模式図である。 本発明に係る方法の他の一実施形態を例示した模式図である。 本発明に係る方法を利用する場合、ショート誘発の原因を除去することができる効果を図式化したものである。 実施例１で製造された積層体の断面を示す電子顕微鏡写真である。 実施例２で製造された積層体の断面を示す電子顕微鏡写真である。 ソフトベーク温度によるリフロー（ｒｅｆｌｏｗ）形状を示す写真である。 実施例１、１０、および１１で製造された積層体の断面を示す電子顕微鏡写真である。 導電性膜のエッチング時間によるボイド厚さの差を示す写真である。 実施例１７で製造された積層体の断面を示す電子顕微鏡写真である。 本発明による方法の一実施様態を積層体の側面から観察した模式図である。 本発明の一実施様態による積層体において、絶縁層パターンが導電性パターン上に対称的な構造で積層されている構造を例示したものである。 本発明の一実施様態による積層体において、絶縁層パターンが導電性パターン上に対称的な構造で積層されている構造を例示したものである。
以下、本発明をより具体的に説明する。
本発明の一側面は、
ａ）基板上に導電性膜を形成するステップ；
ｂ）前記導電性膜上に絶縁層パターンを形成するステップ；
ｃ）前記絶縁層パターンをマスクとして利用して前記導電性膜をエッチング（ｅｔｃｈｉｎｇ）することによって導電性パターンを形成するステップ；および
ｄ）前記導電性パターンを覆うように（ｃｏｖｅｒｉｎｇ）前記絶縁層パターンを再形成（ｒｅｆｏｒｍｉｎｇ）するステップ
を含む絶縁された導電性パターンの製造方法に関する。本発明に係る絶縁された導電性パターンの製造方法の一例を図１０に例示する。しかし、本発明の範囲が図１０によって限定されるものではなく、追加のステップをさらに追加することができる。
前記基板の材料は本発明に係る絶縁された導電性パターンの製造方法を適用しようとする分野に応じて適切に選択することができ、好ましい例としてはガラスあるいは無機材料基板、プラスチック基板またはその他のフレキシブル基板などが挙げられるが、これらに限定されない。
また、前記導電性膜の材料は特に限定されないが、金属膜であることが好ましい。前記導電性膜材料の具体的な例としては、銀、アルミニウム、銅、ネオジム、モリブデンまたはこれらの合金を含む単一膜または多層膜が好ましい。ここで、前記導電性膜の厚さは特に限定されないが、０．０１〜１０μｍであることが導電パターンの伝導度および形成工程の経済性の側面で好ましい。
前記導電性膜の形成方法は特に限定されず、蒸着、スパッタリング、湿式コーティング、蒸発、電解メッキまたは無電解メッキ、金属箔のラミネーションなどの方法を利用することができる。本発明の方法によれば、ディスプレイ用電子部品の有効画面部に含まれる導電性パターンとこれの信号印加のための配線部を同時に形成することができるという長所がある。特に、前記導電性膜の形成方法として、有機金属、ナノ金属またはこれらの複合体溶液を基板上にコーティングした後、焼成および／または乾燥によって伝導度を付与する方法を利用することができる。前記有機金属としては有機銀を用いることができ、前記ナノ金属としてはナノ銀粒子などを用いることができる。
本発明において、前記導電性膜の形成前に、基板上に付着力付与のためのバッファ層をさらに形成することもできる。
本発明による方法は、前記ａ）ステップ後に洗浄ステップをさらに含むことができる。
前記ｂ）ステップにおいて、前記絶縁層パターンを形成する方法は、印刷法、フォトリソグラフィ法、フォトグラフィ法、マスクを利用した方法またはレーザ転写、例えば熱転写イメージ（ｔｈｅｒｍａｌ ｔｒａｎｓｆｅｒ ｉｍａｇｉｎｇ）が好ましく、印刷法またはフォトリソグラフィ法がより好ましい。
前記印刷法は、絶縁材料を含むペーストあるいはインクを導電性膜が形成された基板上に目的とするパターン形態で転写した後に焼成する方式で行うことができる。前記転写方法は特に限定されないが、凹版またはスクリーンなどのパターン転写媒体にパターンを形成し、これを利用して所望のパターンを導電性膜上に転写することができる。前記パターン転写媒体にパターン形態を形成する方法としては当技術分野で知られている方法を利用することができる。
前記印刷法は特に限定されず、オフセット印刷、リバースオフセット印刷、スクリーン印刷、グラビア印刷などの印刷法を利用することができる。オフセット印刷は、パターンが彫られた凹版にペーストを満たした後、ブランケット（ｂｌａｎｋｅｔ）と呼ばれるシリコンゴムに１次転写をした後、前記ブランケットと導電性膜が形成された基板を密着させて２次転写をする方式で行うことができる。スクリーン印刷は、パターンがあるスクリーン上にペーストを位置させた後、スクイージーを押しながら、空間が空いているスクリーンを通して直接的に導電性膜が形成された基板にペーストを位置させる方式で行うことができる。グラビア印刷は、ロール上にパターンが彫られたブランケットを巻き、ペーストをパターンの中に満たした後、導電性膜が形成された基板に転写する方式で行うことができる。本発明においては、前記方式を各々単独で利用することができるだけでなく、前記方式を複合的に利用することもできる。また、その他の当業者に知られた印刷方式を利用することもできる。
グラビアオフセット印刷法またはリバースオフセット印刷法の場合、ブランケットが有する離型特性によってインクあるいはペーストが導電性膜が形成された基板にほぼ転写されるため、別途のブランケット洗浄工程が必要ではない。前記凹版は基板を精密エッチングして製造することができる。前記凹版は金属板をエッチングして製造することができ、あるいは高分子樹脂を通じた光学的パターニングによって製造することもできる。
本発明においては、印刷法を利用することが好ましく、その中でもオフセット印刷法、リバースオフセット印刷法またはグラビア印刷法を利用することが好ましい。
リバースオフセット印刷法を利用する場合、前記絶縁層の材料が含まれた印刷用インクの粘度は０ｃｐｓ超過１０００ｃｐｓ以下であることが好ましく、５ｃｐｓ〜１０ｃｐｓであることがより好ましい。また、グラビア印刷法を利用する場合、前記インクの粘度が６０００ｃｐｓ〜１２０００ｃｐｓであることが好ましく、７０００ｃｐｓ〜８０００ｃｐｓ範囲であることがより好ましい。インクの粘度が前記範囲である時に、各印刷法においてインクのコーティングが適切になされ、且つ、工程中にインクの安定性（インクの工程維持能力）が維持される。
本発明において、前記絶縁層パターンを形成する方法は、前述した印刷法に限定されず、フォトリソグラフィ法を利用することもできる。例えば、導電性膜上に感光性と耐酸性（エッチングに対する耐性）を有する絶縁層を形成し、これを選択的露光および現像によってパターン化する方法で行うことができる。
前記絶縁層パターンが形成された後、絶縁層パターンのテーパー角（ｔａｐｅｒ ａｎｇｌｅ）は０度超過９０度未満であることが好ましく、１０度以上７０度以下であることがより好ましい。ここで、テーパー角は絶縁層パターンの端部がその下部層、すなわち導電性膜の表面となす角度を意味する。前記テーパー角は、前記絶縁層パターンの末端地点から前記絶縁層パターンの上面が平滑になり始まる地点までの接線の平均傾きを有する直線とその下部層の表面とがなす角度で測定することができる。
絶縁層パターンのテーパー角が前記範囲である時、前記ｄ）ステップにおいて、絶縁層パターンの再形成が容易に起こり、絶縁層パターンが導電性パターンを十分に覆うようにすることができる。
前記絶縁層は、絶縁性だけでなく、導電性パターンの形成時に用いられるエッチング液に反応しない耐酸性および導電性膜との十分な接着力を有する材料を用いて形成することが好ましい。特に、本発明の方法は、ｄ）絶縁層パターンが導電性パターンを覆うように再形成するステップを含み、前記ｄ）ステップにおいて、熱、溶媒、蒸気（溶媒の蒸気）またはプラズマで処理して絶縁層パターンを再形成する方法を利用する場合、絶縁層材料として熱、溶媒、蒸気（溶媒の蒸気）、プラズマなどの処理によって流動性（ｍｏｂｉｌｉｔｙ）を示し且つ耐酸性を有する高分子材料を用いることが好ましく、架橋性を有する高分子材料を用いることがより好ましい。
前記絶縁層材料は、漏れ電流１０〜１アンペア以下である絶縁性を有するものが好ましい。前記絶縁層材料の漏れ電流は１０〜１６アンペア以上であってもよい。前記絶縁層材料は、該当方法に用いられる導電性膜のエッチング液に対して耐酸性を有することが好ましく、例えば該当導電性膜のエッチング液に対して浸漬またはスプレーの方法で接触する時に１０分以上形態の変化がないことが好ましい。また、前記絶縁層材料は、後述するｄ）ステップのための加工条件において流動性を有することが好ましい。
前記絶縁層材料としては、後述する絶縁層パターンの再形成条件において可塑性または硬化性を有する高分子材料を用いることが好ましい。本発明においては、前記絶縁層材料として、熱硬化性樹脂だけでなく、ＵＶ硬化性樹脂を用いることができる。ＵＶ硬化性樹脂は、熱硬化性樹脂とは異なって溶媒を用いないこともできるため、溶媒蒸発による問題点がなく、安定した形態の微細なパターン形成に有利である。具体的には、前記絶縁層材料の例としては、イミド系高分子、ビスフェノール系高分子、エポキシ系高分子、アクリル系高分子、エステル系高分子、ノボラック（Ｎｏｖｏｌａｃ）系高分子またはこれらの組み合わせを用いることができる。この中でもアクリル系、イミド系またはノボラック（Ｎｏｖｏｌａｃ）系樹脂が好ましい。また、前記絶縁層材料の例としてはイミド系単量体、ビスフェノール系単量体、エポキシ系単量体、アクリル系単量体およびエステル系単量体のうちの２以上の組み合わせまたは共重合体、例えばエポキシ化アクリル樹脂またはエポキシ系単量体とアクリル系単量体の共重合体を用いることができる。
前記絶縁層パターンを印刷法によって形成する場合、固形分の含量を調節するか、溶媒を適切に選択することによってプロセスマージンを増加させることができる。
前記絶縁層パターン形成用印刷組成物の固形分の含量は、印刷法の種類や絶縁層パターンの厚さに応じて異に調節することができる。例えば、グラビア印刷法を利用する場合、前記絶縁層パターン組成物の固形分の含量は７０重量％〜８０重量％であることが好ましい。また、リバースオフセット印刷法を利用し、１００ｎｍ〜１０マイクロメータ、より好ましくは５００ｎｍ〜２マイクロメータの厚さを有する絶縁層パターンを形成する場合、前記絶縁層パターン組成物の固形分の含量は１０重量％〜２５重量％であることが好ましい。しかし、本発明の範囲が前記した例に限定されず、絶縁層パターン組成物の固形分の含量はその他の材料や工程条件に応じて当業者が調節することができる。
前記絶縁層パターン組成物に添加できる溶媒としては当技術分野に用いられる溶媒を用いることができ、１種の単独または２種以上の混合溶媒を用いることができる。例えば、印刷法に用いられるブランケット材料、例えばＰＤＭＳに損傷（ｄａｍａｇｅ）を与えない溶媒であれば特に限定されない。例えばＰＧＭＥＡ（ｐｒｏｐｙｌｅｎｅ ｇｌｙｃｏｌ ｍｅｔｈｙｌ ｅｔｈｅｒ ａｃｅｔａｔｅ）、エタノール、プロピレンカーボネート、ブチルセロソルブ、ＤＭＡｃ（ｄｉｍｅｔｈｙｌ ａｃｅｔａｍｉｄｅ）、ＭＥＫ（ｍｅｔｈｙｌ ｅｔｈｙｌ ｋｅｔｏｎｅ）、ＭＩＢＫ（ｍｅｔｈｙｌ ｉｓｏｂｕｔｙｌ ｋｅｔｏｎｅ）などを用いることができる。
前記絶縁層パターン形成用組成物は接着増進剤（ａｄｈｅｓｉｏｎ ｐｒｏｍｏｔｅｒ）、界面活性剤などをさらに含むことができる。
また、前記絶縁層が前記導電性パターンを十分に覆うようにするためには、前記絶縁層の厚さは前記導電性膜の厚さより厚いことが好ましいが、これに限定されない。また、前記絶縁層パターンの幅は本発明の方法が適用される分野に応じて当業者が適切に選択することができ、特に限定されるものではない。例えば、前記絶縁層パターンの下部幅は導電性パターンの上面と側面を全て覆うことができる寸法を有することが好ましい。
前記ｃ）ステップにおいて、前記導電性パターンの形成は、前記絶縁層パターンをマスクとして利用してエッチングすることによって行われる。
前記エッチング方式はエッチング液を使う湿式エッチングまたはプラズマやレーザを用いる乾式エッチングであってもよいが、これらに限定されない。
湿式エッチングを利用する場合、エッチング液としては硝酸（ＨＮＯ３）溶液、リン酸／硝酸／酢酸の混合酸溶液、過酸化水素、過塩素酸、塩酸、フッ酸およびシュウ酸のうちの１つまたは２つ以上またはその水溶液を用いることができる。必要な場合、所望の導電性膜をエッチングするための添加剤およびその他の元素を添加することもできる。しかし、前述した例に限定されず、一般的に該当導電性膜のエッチング溶液として知られたものを用いてもよい。
前記ｃ）ステップにおいて、導電性膜をエッチングする時、オーバーエッチングを行うことによって、前記絶縁層パターンのフレーム下部にアンダーカット（ｕｎｄｅｒｃｕｔ）が形成されることが好ましい。
前記「アンダーカット（ｕｎｄｅｒｃｕｔ）」という用語は、基板上に第１層を形成し、その上に第２層を形成した後、第２層をマスクとして利用して第１層だけを選択的にエッチングする時、第１層の側面が過度にエッチングされ、第２層の面積より第１層の面積が狭くなった形態を意味する。ここで、「第２層をマスクとして利用して」という用語は、第２層がエッチングによって変形や除去されずにそのまま残ることを意味する。
一般的なエッチング工程においては、第２層をマスクとして利用して第１層をエッチングする場合、第１層のパターンが第２層のパターンと同一の形状で実現されることを目標とし、アンダーカットが発生することは止揚する。
しかし、本発明においては、絶縁層パターンの下部にアンダーカットが形成されるように導電性膜をエッチングする場合、前記ｄ）ステップにおいて、前記導電性パターンが前記絶縁層パターンによって十分に覆われるので好ましい。また、アンダーカットが形成されるように導電性膜をエッチングする場合、エッチングを十分に行うことができるため、導電性パターンが形成されない基板上には残留導電性物質のような異質物がほぼ残らないため、最終製品からショートが発生するなどの問題が生じないという長所がある。
前記ｃ）ステップにおいて、アンダーカットが発生する場合、絶縁層パターンの幅または長さは導電性パターンの幅または長さより長くなり、この時、絶縁層パターンの幅または長さと導電性パターンの幅または長さの差は導電性パターンの厚さより厚いことが好ましく、導電性パターンの厚さの２倍以上であることがより好ましい。この場合、絶縁層パターンのフレーム部分が再形成によって下がって導電性パターンを十分に覆うことができるためである。
また、アンダーカットが発生する場合、導電性パターンのテーパー角は０度超過９０度未満であることが好ましく、０度超過４５度以下であることがより好ましく、０度超過３０度以下であることがさらに好ましい。ここで、テーパー角は導電性パターンの端部がその下部層、すなわち基板の表面となす角度を意味する。前記テーパー角は、前記導電性パターンの末端地点から前記導電性パターンの上面が平滑になり始まる地点までの接線の平均傾きを有する直線とその下部層の表面との間の角度で測定することができる。導電性パターンのテーパー角が前記範囲である場合、絶縁層パターンのフレーム部分が再形成され、導電性パターンを十分に覆うことができる。本発明においては、前記のような方法を利用することにより、従来技術とは異なって、導電性パターンのテーパー角が小さい導電性パターンを含む積層体を提供することができる。
前記ｃ）ステップにおいて、導電性パターンの形成のためのエッチング時間により、導電性パターンとこれを覆っている絶縁層パターンとの間に発生するボイド（ｖｏｉｄ）の厚さを調節することができる（図８）。エッチング時間が長くなるほど、その後、ｄ）ステップにおいて絶縁層パターンが再形成される時、絶縁層パターンと導電性パターンとの間に形成されるボイドの厚さが厚くなる。前記ボイドが厚すぎる場合には、異物除去のための２次エッチングまたは洗浄時にボイド付近における絶縁層パターンの変性が生じ得る。
本発明において、前記導電性パターンの形成のためのエッチング時間は、導電性パターンの形成時に用いられるエッチング液の種類や濃度、導電性膜の種類、エッチング温度などの条件によって異なる。例えば、前記エッチング時間は、ジャストエッチングタイム（ｊｕｓｔ−ｅｔｃｈｉｎｇ ｔｉｍｅ）〜ジャストエッチングタイムより２０００％延びた時間、好ましくはジャストエッチングタイムより１％〜１０００％延びた時間、より好ましくはジャストエッチングタイムより１％〜５００％延びた時間、さらに好ましくはジャストエッチングタイムより５％〜１００％延びた時間であることが好ましい。ここで、ジャストエッチングタイムとは、マスクの形態と同一の形態でパターンをエッチングするのに必要とする時間を意味する。
また、前記導電性パターンの形成のためのエッチング温度も導電性パターンの形成に用いられるエッチング液の種類や濃度、導電性膜の種類、エッチング温度などの条件によって異なり、例えば常温〜８０度、好ましくは３０度〜７０度で行うことができる。
エッチング方式は、ディップエッチング方式またはスプレー方式などが可能であるが、均一なエッチングのためにはスプレー方式がより好ましい。
前記導電性膜が多層膜である場合、多層膜が同時にほぼ同一の速度でエッチングされるためのエッチング液を用いることが好ましい。
本発明において、「覆う（ｃｏｖｅｒｉｎｇ）」という用語は、絶縁層パターンの形態が変化しながらリフロー（ｒｅｆｌｏｗ）し、導電性パターンの側面と基板に密着して導電性パターンを外部と絶縁させることを意味する。また、本発明において、「再形成（ｒｅｆｏｒｍｉｎｇ）」という用語は、本明細書で定義する用語であって、絶縁層パターンが流動性を示して形態が変化し、下部にある導電性パターンを覆う現象を意味する。
前記ｄ）ステップにおいて、前記再形成は、例えば、熱、溶媒あるいはその蒸気（溶媒の蒸気）、プラズマ処理などによって絶縁層パターンに流動性を付与して変形を起こした後、熱またはプラズマの追加処理または溶媒の除去によって前記絶縁層パターンが硬化する化学的な現象を利用することができる。あるいは、前記絶縁層パターンに圧力を加えて物理的に変形を起こすこともできる。
前記絶縁層パターンの再形成は熱または溶媒（または溶媒の蒸気）を利用することがより好ましく、この時、前記で記述したように絶縁層材料として可塑性または硬化性高分子材料を用いることが好ましい。
熱を利用して絶縁層パターンを再形成する場合、熱を加えることによって絶縁層材料が流動性を示し、基板と絶縁層との間の空間に下がった後、熱をさらに加えれば、前記材料が硬化して流動性がなくなる方法が好ましい。この時、加熱温度は、絶縁層の材料に応じて当業者が適切に選択することができる。前記加熱条件は、絶縁層パターンが所望の架橋度、例えば１０％〜１００％および所望の絶縁特性、例えば漏れ電流１０〜１アンペア以下を有するように調節されることが好ましい。例えば、１２０℃〜３５０℃の温度で加熱して、５℃／分〜６０℃／分で昇温するようにすることが好ましい。また、同一温度の熱処理またはそれぞれ異なる温度における重複熱処理も可能である。具体的な例として、絶縁層パターン材料としてイミド系樹脂を用いる場合には、２５０℃〜３００℃の温度で熱処理することができる。また他の例として、絶縁層パターン材料としてノボラック系樹脂を用いる場合には、１２０℃〜１４０℃の温度で熱処理することができる。
また、溶媒または溶媒の蒸気を利用して絶縁層パターンを再形成する場合、絶縁層パターンに溶媒の蒸気（ｆｕｍｅ）雰囲気に露出させ（ｓｏｌｖｅｎｔ ａｎｎｅａｌｉｎｇ）、溶媒と絶縁層材料が反応すれば、絶縁層材料が流動性を示し、これにより、絶縁層パターンが変形して基板と接触した後、溶媒が乾燥する程度の一定温度で加熱して溶媒を除去すれば、前記絶縁層材料が硬化して流動性がなくなる再形成方法が好ましい。この時、溶媒は絶縁層材料に応じて当業者が適切に選択することができ、絶縁層材料が溶解され得る溶媒群から選択することが好ましい。例えば、絶縁層材料としてノボラック樹脂を用いる場合、溶媒としてＩＰＡを用いることができる。また、乾燥温度は選択された溶媒の沸点近所が適切であり、常温から〜３００℃の間が好ましいが、これに限定されない。
本発明において、前記絶縁層パターンを形成するｂ）ステップ途中または以後には、ソフトベーク工程を行うことが好ましい。具体的には、前記ソフトベーク工程は、ｂ）ステップ途中に基板上に絶縁層を形成した後、絶縁層パターンを形成した後、またはｃ）ステップにおける導電性パターンの形成前に行うことが好ましい。ソフトベークとは、前記絶縁層パターンとこれに隣接する層間の接着力を付与すると同時に、絶縁層パターンを少なくとも一部硬化させることによって、ソフトベークステップまたはその後のステップにおいて絶縁層パターンの変形を防止し、その後に行われる絶縁層パターンの再形成ステップにおいて絶縁層パターンが流れる形状を安定的に形成できるようにすることを意味する。ソフトベーク工程によって達成しようとする絶縁層パターンの硬化度は、絶縁層パターンの材料やその後に行われる再形成の条件によって当業者が決定することができ、例えば硬化度は０％〜１００％の範囲内であってもよい。
前記ソフトベーク工程の条件は、絶縁層パターンの材料、絶縁層パターンの厚さ、導電性パターンの形成に用いられるエッチング条件、例えばエッチング液の種類、エッチング時間、エッチング温度などに応じて当業者が選択することができる。ソフトベーク温度が高すぎれば、絶縁層パターンの架橋度が高すぎて変形、例えば巻き上がる変形が生じ得る。例えば、図６中、１１２度〜１３０度でソフトベークを行った結果からこのような変形を観察することができる。
一例として、絶縁層パターンをノボラック系高分子を用いてフォトリソグラフィ方法によって形成する場合、前記ソフトベークは１０５度〜１１０度で２分〜３分間行うことが好ましい。また他の一例として、絶縁層パターンをノボラック系高分子を用いて印刷法によって形成する場合、前記ソフトベークは８０度〜８５度で２分〜３分間行うことが好ましい。また他の一例として、絶縁層パターンをアクリル系高分子を用いて形成する場合、前記ソフトベークは１７０度〜１９０度で５分〜１５分間行うことが好ましい。また他の一例として、絶縁層パターンをＰＳＰＩ高分子を用いて形成する場合、前記ソフトベークは１１０度〜１５０度で１〜１５分間行うことが好ましい。
前記ソフトベーク温度が低すぎる場合には、ソフトベークを遂行するのに伴う効果を得ることが難しく、前記ソフトベーク温度が高すぎる場合には、絶縁性パターンの縁部が持ち上げられる形状に変形し、前記絶縁性パターンが前記導電性パターンを覆うように（ｃｏｖｅｒｉｎｇ）再形成されるのに良くない影響を与える。前記ソフトベーク時間は前述した材料または工程条件によって異なり、例えば２分〜３分程度行うことができるが、これに限定されない。
本発明による方法は、前記ｄ）ステップにおける絶縁層パターンの再形成後に洗浄ステップをさらに含むことができる。この洗浄ステップにおいては、前記ｃ）ステップで用いたエッチング液を用いることができる。この洗浄ステップを行うことによって異物を除去することができる。
本発明による方法の模式図を図１および図２に例示する。しかし、本発明の範囲が図面によって限定されるものではなく、必要な場合、図１または図２に示された工程のうちの少なくとも１つを除いて行うことができ、必要な場合、追加工程を行うこともできる。
図１は、本発明による方法において、絶縁層パターンの形成時にフォトリソグラフィ方法を利用した一例を示すものである。図１によれば、導電性膜が備えられた基板を洗浄し、前記導電性膜上に絶縁層を形成した後にソフトベーク工程を行い、その次、選択的露光および現像によって絶縁層パターンを形成し、前記絶縁層パターンをマスクとして利用して前記導電性膜をエッチングすることによって導電性パターンを形成した後、絶縁層パターンの再形成工程を行う。
図２は、本発明による方法において、絶縁層パターンの形成時にリバースオフセット印刷法を利用した一例を示すものである。図２によれば、導電性膜が備えられた基板を洗浄し、前記導電性膜上に絶縁層パターンを印刷した後にソフトベーク工程を行い、前記絶縁層パターンをマスクとして利用して前記導電性膜をエッチングすることによって導電性パターンを形成した後、絶縁層パターンの再形成工程を行う。特に、図２に例示した工程を利用する場合、導電性パターンの形成のためのフォトレジストと導電性パターンの絶縁のための絶縁材を各々別個で用いる従来技術に比べて工程数を大きく減らすことができる。
本発明に係る積層体は前記導電性パターンのテーパー角が低いことを特徴とし、前記テーパー角は９０度未満、好ましくは４５度以下、より好ましくは３０度以下である。本発明による方法により形成された絶縁層パターンは、絶縁層パターンの材料に応じ、残りの領域と硬化度が相異なる領域を含むことができる。前記残りの領域と硬化度が相異なる領域は、前記絶縁層パターンが再形成されない領域と再形成された領域の境界部分から発生することができ、前記境界部分に帯状で形成されることができる。前記帯は前記断面において残りの部分に比べて上部に突出した形状を有してもよい。図７の実施例１１の結果から帯状を観察することができる。
本発明においては、前記絶縁層パターンが再形成されることによって、前記導電性パターンの末端地点と前記絶縁層パターンの末端地点との間の距離が０〜１マイクロメータまたは５マイクロメータ以上に制御される。特に、絶縁層パターン材料として熱硬化性樹脂を用いる場合には、前記導電性パターンの末端地点と前記絶縁層パターンの末端地点との間の距離が０〜１マイクロメータと非常に短い。一方、絶縁層パターン材料として熱可塑性樹脂を用いる場合には、前記導電性パターンの末端地点と前記絶縁層パターンの末端地点との間の距離が５マイクロメータ以上と比較的長い。
本発明においては、前記絶縁層パターンの再形成を行うため、導電性パターンと前記絶縁層パターンとの間にボイドが観察される。これは、従来に導電性パターン上に絶縁層を形成する場合にはボイドが観察されないこととは相異なる。本発明において、前記ボイドの厚さ（最も長い辺と最も短い辺の最短距離）は０超過、前記導電性パターンの厚さ以下であることが好ましく、０超過、導電性パターン厚さの０．７以下であることがより好ましい。
本発明に係る積層体においては、前記絶縁層パターンのテーパー角が導電性パターンのテーパー角より大きくてもよい。
本発明による方法によって製造された積層体において、前記再形成された絶縁層パターンの断面形状は、例えば半円形であってもよい。
本発明による方法によって製造された積層体において、前記導電性パターンの線幅は特に制限されないが、前記導電性パターンは１００マイクロメータ以下、好ましくは０．１〜３０マイクロメータ、より好ましくは０．５〜１０マイクロメータ、さらに好ましくは１〜５マイクロメータの微細線幅を有する。特に、前述した方法において、絶縁層パターンをマスクとして利用して導電性膜をエッチングする時、オーバーエッチングを行ってアンダーカットが形成されるようにすることにより、より微細な線幅を実現することができる。
本発明で製造された積層体は、基板、前記基板に形成された導電性パターンおよび前記導電性パターンを覆っている絶縁層パターンを含み、前記導電性パターンの線幅方向の断面において、前記導電性パターンの一側端部から前記絶縁層パターンの端部までの距離（ａ）と前記導電性パターンの他側端部から前記絶縁層パターンの端部までの距離（ｂ）の百分比が９０〜１１０の範囲内であってもよい。前記百分比は９５〜１０５が好ましく、９９〜１０１がより好ましい。本発明による方法において、前記絶縁層パターンと導電性パターンを別個のマスクを利用して形成したり、別個の印刷方法を利用して形成したりせず、絶縁層パターンを利用して導電性パターンを形成した後、前記絶縁層パターンを再形成して利用することによって、導電性パターン上に位置した絶縁層パターンが前記導電性パターンに対して対称的な構造で存在することができる。このような対称的な構造を図１１および図１２に例示したが、このような構造によって本発明の範囲が限定されるものではない。
本発明の方法によれば、製造過程途中に絶縁層パターンまたは導電性パターンの形成時にパターン不良が発生する場合にもショートが発生しない絶縁された導電性パターンを提供することができる。ここで、パターン不良とは、パターン形態以外の部分に導電性パターンを形成するための絶縁性パターンが形成された場合を意味する。本発明においては、導電性パターンの形成時に用いた絶縁層パターンを除去せずに絶縁層パターンの形態を再形成（ｒｅｆｏｒｍｉｎｇ）することによって導電性パターンを絶縁させるのに利用する。このため、前記絶縁性パターンによって絶縁されない導電性パターンが存在しなくなる。したがって、絶縁層パターンまたは導電性パターンの形成時にパターン不良が発生する場合にも、基板に導電性物質のような異質物が残らないのでショートが発生しない。従来技術においては、絶縁層パターンのパターン不良で導電性パターンを全て覆うことができなかったり、導電性パターンのパターン不良で絶縁層パターンによって覆われていない導電性パターンが存在したりする場合にショートが発生し得る。これに対し、本発明においては、前述した理由で不良率を大きく減らすことができ、従来技術で必要な導電性パターン不良領域の除去のための追加的な洗浄またはエッチング工程が導入される必要がない。このような本発明の効果を図３に示す。したがって、本発明の方法によれば、パターン不良によるショートが実質的に発生しない絶縁された導電性パターンを提供することができる。
本発明による方法によって製造された絶縁された導電性パターンまたはこれを含む積層体は、絶縁された導電性パターンを必要とする用途であれば、制限されることなく用いることができる。例えば、電子素子または照明の電極として用いることができるが、これらに限定されない。前記電子素子の例としてはタッチスクリーン、ディスプレイ、半導体などを含む。
以下、実施例を通じて本発明を例示する。但し、以下の実施例は本発明を例示するためのものであって、これによって本発明の範囲が限定されるのではない。
＜実施例１＞
ガラス基板上に蒸着方法によって導電性膜として厚さ３００ｎｍのクロム層を形成した。続いて、前記クロム層上にノボラック樹脂組成物（韓国（株）ＬＧ化学製造の商品名ＬＧ４１２ＤＦ）をフォトリソグラフィ方法を利用して幅６０μｍ、ピッチ５ｍｍの絶縁層パターンを形成した。前記フォトリソグラフィ方法を利用した絶縁層パターンの形成工程の途中に温度を１０７℃に維持することによって前記絶縁層に対するソフトベークを実行した。
前記絶縁層パターンをマスクとして利用して前記クロム層をパターニングした。このとき、エッチング液としては、韓国（株）ＥＸＡＸ社製造の商品名ＣＥ−０５Ｅを利用した。前記方法によって製造されたクロム層パターンの上部幅は５７μｍであり、テーパ角度は１８度であった。
上述したように製造された絶縁層パターンおよびクロム層パターンを含む基板をホットプレート上に置き、１３０度で３分間リフロー工程を実行した。これによって形成された結果物の上面および側面の電子顕微鏡写真を図４に示した。
＜実施例２＞
前記絶縁層パターンの材料として界面活性剤を添加したＬＧ４１２ＤＦをＰＧＭＥＡ／ＥｔＯＨ混合溶媒（混合重量比７：３）と固形粉含量１３重量％となるように混合して用い、絶縁層パターン形成方法としてフォトリソグラフィ方法の代わりにリバースオフセット印刷法を利用したことを除いては、実施例１と同じ方法によって実行した。これによって形成された結果物の上面および側面の電子顕微鏡写真を図５に示した。
＜実施例３＞
導電性膜材料としてクロムの代わりに銀を用いたことを除いては、実施例１と同じ方法によって実行した。実施例１で測定された図４のようなリフロー形状を得ることができた。
＜実施例４〜実施例９＞
ソフトベーク温度をそれぞれ１０５度（実施例４）、１０６度（実施例５）、１０７度（実施例６）、１０８度（実施例７）、１０９度（実施例８）、および１１０度（実施例９）で２分３０秒間ソフトベークを実行したことを除いては、実施例１と同じように実施した。再形成された絶縁層パターン形状の電子顕微鏡写真を図６に示した。
＜比較例１〜比較例５＞
絶縁層をパターニングした後、それぞれ１１２度（比較例１）、１１５度（比較例２）、１２０度（比較例３）、１２５度（比較例４）、および１３０度（比較例５）で２分３０秒間ソフトベークを実行したことを除いては、実施例１と同じように実施した。再形成された絶縁層パターン形状の写真を図６に示した。
＜実施例１０および実施例１１＞
絶縁層パターンの材料としてそれぞれアクリル系樹脂（カーボンブラックが分散したアクリレートエポキシ樹脂、実施例１０）、ポリイミド系樹脂（（株）ＬＧ化学商品名ＥＬ２００、実施例１１）を用いたことを除いては、実施例１と同じ方法によって実行した。実施例１、１０、および１１よって形成された結果物の上面および側面の電子顕微鏡写真を図７に示した。図７に示すように、実施例別、製造された導電性パターン内の位置別にリフロー形成に大きい有意差は存在しなかった。
＜実施例１２〜実施例１４＞
導電性膜のエッチング時のエッチング液として韓国（株）ＥＸＡＸ社提議ＣＥ−０５ＥＨＮＯ３系エッチング液を利用し、エッチング時間をそれぞれジャストエッチングタイム（ｊｕｓｔ ｅｔｃｈｉｎｇ ｔｉｍｅ）（３分）のそれぞれ１０％延長時間（実施例１２）、２０％延長時間（実施例１３）、および３０％延長時間（実施例１４）にしたことを除いては、実施例１と同じように実行した。実施例１２〜実施例１４で製造された導電性パターンの側面写真を図８に示した。エッチング時間の増加に伴い、導電性パターンと絶縁層パターンの間のボイドの厚さおよび長さが広くなることを知ることができる。
＜比較例６〜比較例８＞
リフロー段階を実行せず、エッチング時間をそれぞれジャストエッチングタイム（ｊｕｓｔ ｅｔｃｈｉｎｇ ｔｉｍｅ）（３分）のそれぞれ１０％延長時間（比較例６）、２０％延長時間（比較例７）、および３０％延長時間（比較例８）にしたことを除いては、実施例１と同じように実行した。比較例６〜８で製造された導電性パターンの側面写真を図８に示した。
＜実施例１５＞
絶縁層材料の固形粉含量を１５重量％にしたことを除いては、実施例２と同じ方法によって実施した。
＜実施例１６＞
絶縁層材料の溶媒のうちＥｔＯＨの代わりにＭＥＫを用い、固形粉含量を１５重量％にしたことを除いては、実施例２と同じ方法によって実施した。
実施例２、１５、および１６の工程マージンを下記表１に示した。ここで、工程マージンとは、絶縁層材料をコーティングロールにコーティングした後、前記コーティングロールにパターンを形成することが可能な時間を意味する。
＜実施例１７＞
リフロー条件として、１３０度で３分間の熱処理の代わりにＩＰＡ（ｉｓｏｐｒｏｐｙｌ ａｌｃｏｈｏｌ）の蒸気雰囲気に露出させて溶媒アニーリング（ｓｏｌｖｅｎｔ ａｎｎｅａｌｉｎｇ）を行ったことを除いては、実施例１と同じように実行した。実施例１７で製造された積層体の断面の電子顕微鏡写真を図９に示した。

Claims (25)

  1. ａ）基板上に導電性膜を形成する段階；
    ｂ）前記導電性膜上に絶縁層パターンを形成（ｆｏｒｍｉｎｇ）する段階；
    ｃ）前記絶縁層パターンをマスクとして利用して前記導電性膜をエッチング（ｅｔｃｈｉｎｇ）することによって導電性パターンを形成する段階；および
    ｄ）前記導電性パターンを覆うように（ｃｏｖｅｒｉｎｇ）前記絶縁層パターンを再形成（ｒｅｆｏｒｍｉｎｇ）する段階；
    を含む、絶縁された導電性パターンの製造方法。
  2. 前記ｂ）段階で前記絶縁層パターンを形成する方法は、印刷法、フォトリソグラフィ法、フォトグラフィ法、マスクを利用した方法、およびレーザー転写のうちから選択される方法を利用することである、請求項１に記載の絶縁された導電性パターンの製造方法。
  3. 前記印刷法は、オフセット印刷、リバースオフセット印刷、スクリーン印刷、またはグラビア印刷である、請求項２に記載の絶縁された導電性パターンの製造方法。
  4. 前記ｂ）段階の後、絶縁層パターンのテーパ角度は０度超過９０度未満である、請求項１に記載の絶縁された導電性パターンの製造方法。
  5. 前記ｃ）段階で導電性膜のエッチング後、前記絶縁層パターンの枠下部にアンダーカット（ｕｎｄｅｒｃｕｔ）が形成されることを特徴とする、請求項１に記載の絶縁された導電性パターンの製造方法。
  6. 前記ｃ）段階で導電性膜のエッチング時間は、ジャストエッチングタイム（ｊｕｓｔ−ｅｔｃｈｉｎｇ ｔｉｍｅ）〜ジャストエッチングタイムよりも２０００％延長した時間である、請求項１に記載の絶縁された導電性パターンの製造方法。
  7. 前記導電性膜は金属を含む単一膜または多層膜である、請求項１に記載の絶縁された導電性パターンの製造方法。
  8. 前記絶縁層パターンは、イミド系高分子、ビスフェノール系高分子、エポキシ系高分子、アクリル系高分子、エステル系高分子、およびノボラック（Ｎｏｖｏｌａｃ）系高分子のうちから選択される１種以上の高分子、またはイミド系単量体、ビスフェノール系単量体、エポキシ系単量体、アクリル系単量体、およびエステル系単量体のうちから選択される２つ以上の調合物または共重合体を含む、請求項１に記載の絶縁された導電性パターンの製造方法。
  9. 前記ｄ）段階で前記絶縁層パターンの厚さは、前記導電性パターンの厚さよりも厚い、請求項１に記載の絶縁された導電性パターンの製造方法。
  10. 前記ｄ）段階で絶縁層パターンの再形成方法は、熱処理、溶媒または溶媒の蒸気との接触、プラズマ処理、または加圧を含む、請求項１に記載の絶縁された導電性パターンの製造方法。
  11. ｂ）段階途中または以後にソフトベーク段階を追加で含む、請求項１に記載の絶縁された導電性パターンの製造方法。
  12. 基板、前記基板に形成された導電性パターン、および前記導電性パターンを覆っている絶縁層パターンを含み、請求項１〜１１のうちのいずれか一項に記載の方法を用いて製造された積層体。
  13. 前記絶縁層パターンが残りの領域と硬化度が相異なる領域を含む、請求項１２に記載の積層体。
  14. 前記導電性パターンの末端地点と前記絶縁層パターンの末端地点との間の距離が０〜１マイクロメータまたは５マイクロメータ以上である、請求項１２に記載の積層体。
  15. パターン不良によるショートが発生しないことを特徴とする、請求項１２に記載の積層体。
  16. 前記導電性パターンのテーパ角度が０度超過９０度未満であることを特徴とする、請求項１２に記載の積層体。
  17. 前記絶縁層パターンのテーパ角度が０度超過９０度未満であることを特徴とする、請求項１６に記載の積層体。
  18. 前記絶縁層パターンのテーパ角度が０度超過９０度未満であることを特徴とする、請求項１２に記載の積層体。
  19. 前記絶縁層パターンのテーパー角が前記導電性パターンのテーパー角より大きいことを特徴とする、請求項１２に記載の積層体。
  20. 前記導電性パターンの線幅方向の断面において、前記導電性パターンの一側端部から前記絶縁層パターンの端部までの距離（ａ）と前記導電性パターンの他側端部から前記絶縁層パターンの端部までの距離（ｂ）の百分比（ａ／ｂ＊１００）が９０〜１１０の範囲内である、請求項１２に記載の積層体。
  21. 基板、前記基板に形成された導電性パターン、および前記導電性パターンを覆っている絶縁層パターンを含み、前記導電性パターンのテーパ角度が０度超過９０度未満であることを特徴とする積層体。
  22. 前記絶縁層パターンのテーパ角度が０度超過９０度未満であることを特徴とする、請求項２１に記載の積層体。
  23. 基板、前記基板に形成された導電性パターン、および前記導電性パターンを覆っている絶縁層パターンを含み、前記絶縁層パターンのテーパ角度が０度超過９０度未満であることを特徴とする積層体。
  24. 基板、前記基板に形成された導電性パターン、および前記導電性パターンを覆っている絶縁層パターンを含み、前記絶縁層パターンのテーパー角が前記導電性パターンのテーパー角より大きいことを特徴とする積層体。
  25. 基板、前記基板に形成された導電性パターン、および前記導電性パターンを覆っている絶縁層パターンを含み、前記導電性パターンの線幅方向の断面において、前記導電性パターンの一側端部から前記絶縁層パターンまでの距離（ａ）と前記導電性パターンの他側端部から前記絶縁層パターンまでの距離（ｂ）の百分比（ａ／ｂ＊１００）が９０〜１１０の範囲内である積層体。
JP2011547819A 2009-02-06 2010-02-08 絶縁された導電性パターンの製造方法及び積層体 Active JP5491528B2 (ja)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
KR10-2009-0009750 2009-02-06
KR20090009750 2009-02-06
KR10-2009-0127759 2009-12-21
KR10-2009-0127756 2009-12-21
KR10-2009-0127757 2009-12-21
KR20090127757 2009-12-21
KR20090127759 2009-12-21
KR1020090127756A KR20100090628A (ko) 2009-02-06 2009-12-21 절연된 도전성 패턴의 제조 방법
PCT/KR2010/000765 WO2010090489A2 (ko) 2009-02-06 2010-02-08 절연된 도전성 패턴의 제조 방법 및 적층체

Publications (2)

Publication Number Publication Date
JP2012517098A true JP2012517098A (ja) 2012-07-26
JP5491528B2 JP5491528B2 (ja) 2014-05-14

Family

ID=42756175

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011547819A Active JP5491528B2 (ja) 2009-02-06 2010-02-08 絶縁された導電性パターンの製造方法及び積層体

Country Status (6)

Country Link
US (1) US9060452B2 (ja)
EP (2) EP2395542A4 (ja)
JP (1) JP5491528B2 (ja)
KR (1) KR101137192B1 (ja)
CN (1) CN102308367B (ja)
WO (1) WO2010090489A2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016096208A (ja) * 2014-11-13 2016-05-26 株式会社フジクラ 配線基板及びその製造方法
JP2016533004A (ja) * 2013-08-16 2016-10-20 エルジー ディスプレイ カンパニー リミテッド 導電性基板およびその製造方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101260956B1 (ko) * 2011-02-25 2013-05-06 한화케미칼 주식회사 오프셋 또는 리버스­오프셋 인쇄용 전도성 잉크 조성물
GB2498994B (en) * 2012-02-02 2014-03-19 Trackwise Designs Ltd Method of making a flexible circuit
JP5865996B2 (ja) * 2012-03-30 2016-02-17 アルプス電気株式会社 導電パターン形成基板の製造方法
CN103258596B (zh) * 2013-04-27 2016-12-28 苏州诺菲纳米科技有限公司 导电薄膜的消影方法
US9368248B2 (en) 2013-04-05 2016-06-14 Nuovo Film, Inc. Transparent conductive electrodes comprising metal nanowires, their structure design, and method of making such structures
WO2014204117A1 (ko) * 2013-06-18 2014-12-24 주식회사 엘지화학 절연층 형성방법 및 이를 이용하여 제조된 터치 스크린
KR101617521B1 (ko) 2013-06-18 2016-05-02 주식회사 엘지화학 절연층 형성방법 및 이를 이용하여 제조된 터치 스크린
CN107170679B (zh) * 2017-05-19 2020-02-07 京东方科技集团股份有限公司 一种导电图形的制作方法、导电图形及显示基板
CN108170316B (zh) * 2018-01-02 2022-03-29 京东方科技集团股份有限公司 半成品显示用基板及制备方法、半成品显示面板、显示面板的制备方法
CN108628503B (zh) * 2018-05-08 2021-08-10 张家港康得新光电材料有限公司 导电膜、电容式触摸屏和导电膜的制作方法
KR20210053373A (ko) * 2019-11-01 2021-05-12 삼성디스플레이 주식회사 광 센서의 제조 방법
CN112935566A (zh) * 2021-02-02 2021-06-11 广州视源电子科技股份有限公司 激光拼接方法、导电膜、触控模组、电容屏及电子设备

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5197770A (en) * 1975-02-25 1976-08-27 Haisenyododentaino himakukeiseihoho
JPS556833A (en) * 1978-06-29 1980-01-18 Nippon Mektron Kk Cirucit board and method of manufacturing same
JPS6327092A (ja) * 1986-07-18 1988-02-04 日東電工株式会社 プリント回路板の製法
JPH0554326A (ja) * 1991-08-23 1993-03-05 Mitsubishi Electric Corp パターン形成法およびそれを用いた平面型薄膜磁気ヘツドの製法
JPH10200234A (ja) * 1997-01-07 1998-07-31 Pfu Ltd 微細パターンのプリント配線板およびその製造方法
JP2003069188A (ja) * 2001-08-28 2003-03-07 Dainippon Printing Co Ltd ドライフィルムレジストを用いた電子部品の製造方法、電子部品及びハードディスク用サスペンション

Family Cites Families (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1065903B (de) * 1955-09-09 1959-09-24 Sylvania Electric Products Incorporated, eine Gesellschaft nach den Gesetzen des Staates Delaware, New York, N. Y. (V. St. A.) Verfahren und Vorrichtung zur Herstellung von leitenden Mustern
US3269861A (en) * 1963-06-21 1966-08-30 Day Company Method for electroless copper plating
DE3320183A1 (de) * 1983-06-03 1984-12-06 ANT Nachrichtentechnik GmbH, 7150 Backnang Verfahren zum herstellen gedruckter schaltungen
JPS60191750A (ja) 1984-03-08 1985-09-30 Tomoaki Goto 平面研削法および装置
JP2610623B2 (ja) 1987-08-12 1997-05-14 三益半導体工業株式会社 高精度平面研磨装置
JPH085004Y2 (ja) 1988-05-23 1996-02-14 株式会社ワイドマン ラッピング装置
JPH03281790A (ja) * 1990-03-29 1991-12-12 G T C:Kk エッチングレジストパターンの形成方法
JP3402637B2 (ja) 1992-12-28 2003-05-06 キヤノン株式会社 太陽電池の製造方法、その製造装置及び長尺シート基板の製造方法
JPH06333891A (ja) 1993-05-24 1994-12-02 Sony Corp 基板研磨装置および基板保持台
KR100713966B1 (ko) 1997-07-28 2007-05-02 가부시끼가이샤 도시바 탄성표면파 장치 및 그의 제조방법
KR100269520B1 (ko) 1997-07-29 2000-10-16 구본준 박막트랜지스터, 액정표시장치와 그 제조방법
JP4074018B2 (ja) 1998-12-22 2008-04-09 東芝松下ディスプレイテクノロジー株式会社 薄膜のパターニング方法
JP2000315890A (ja) 1999-04-30 2000-11-14 Hitachi Chem Co Ltd 電磁波シールドフィルムの製造方法、電磁波シールドフィルム並びにこの電磁波シールドフィルムを用いた電磁波遮蔽体及びディスプレイ
JP2000315683A (ja) 1999-05-06 2000-11-14 Hitachi Ltd 多層配線とその形成方法およびレジスト軟化装置
JP2001077098A (ja) 1999-09-03 2001-03-23 Toshiba Corp エッチング液、及びこれを用いる薄膜パターンの製造方法
JP4342711B2 (ja) * 2000-09-20 2009-10-14 株式会社日立製作所 液晶表示装置の製造方法
TW493285B (en) 2000-10-23 2002-07-01 Nat Science Council A new grid electrode technique for LEDs fabrication
KR100663291B1 (ko) 2000-12-20 2007-01-02 비오이 하이디스 테크놀로지 주식회사 박막 트랜지스터 액정표시장치 제조 방법
KR100663294B1 (ko) * 2000-12-30 2007-01-02 비오이 하이디스 테크놀로지 주식회사 박막 트랜지스터 액정표시장치 제조방법
US7321362B2 (en) 2001-02-01 2008-01-22 3M Innovative Properties Company Touch screen panel with integral wiring traces
JP5046350B2 (ja) 2001-03-29 2012-10-10 大日本印刷株式会社 ウェットエッチングを採用した電子部品の製造方法、電子部品及びハードディスク用サスペンション
JP3854889B2 (ja) 2001-04-19 2006-12-06 キヤノン株式会社 金属または金属化合物パターンの製造方法および電子源の製造方法
JP4718725B2 (ja) 2001-07-03 2011-07-06 Ｎｅｃ液晶テクノロジー株式会社 液晶表示装置の製造方法
US6875076B2 (en) 2002-06-17 2005-04-05 Accretech Usa, Inc. Polishing machine and method
JP4641719B2 (ja) 2002-12-27 2011-03-02 富士フイルム株式会社 透光性電磁波シールド膜の製造方法及び透光性電磁波シールド膜
US7537800B2 (en) 2002-12-27 2009-05-26 Fujifilm Corporation Method for producing light-transmitting electromagnetic wave-shielding film, light-transmitting electromagnetic wave-shielding film and plasma display panel using the shielding film
KR100741962B1 (ko) * 2003-11-26 2007-07-23 삼성에스디아이 주식회사 평판표시장치
JP4781654B2 (ja) 2004-10-25 2011-09-28 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 研磨クロス及びウェーハ研磨装置
KR101192746B1 (ko) 2004-11-12 2012-10-18 엘지디스플레이 주식회사 폴리형 박막 트랜지스터 기판의 제조방법
KR20060060795A (ko) 2004-11-30 2006-06-05 삼성전자주식회사 박막 트랜지스터 및 디스플레이 픽셀 제조방법
KR20060070333A (ko) 2004-12-20 2006-06-23 삼성전자주식회사 박막 트랜지스터 표시판의 제조 방법
JP4610416B2 (ja) 2005-06-10 2011-01-12 日本写真印刷株式会社 静電容量型タッチパネル
EP1909551B1 (en) 2005-06-20 2012-03-07 Toray Industries, Inc. Method for producing electromagnetic wave shielding sheet, electromagnetic wave shielding sheet produced by such method, and filter and display employing same
US7418202B2 (en) 2005-08-04 2008-08-26 3M Innovative Properties Company Article having a birefringent surface and microstructured features having a variable pitch or angles for use as a blur filter
JP2007128091A (ja) 2005-11-03 2007-05-24 Samsung Electronics Co Ltd 表示基板及びその製造方法並びにそれを具備した表示パネル
KR20070047956A (ko) 2005-11-03 2007-05-08 삼성전자주식회사 표시 기판의 제조방법
CN100517075C (zh) 2006-03-09 2009-07-22 北京京东方光电科技有限公司 一种薄膜晶体管液晶显示器的阵列基板的制作方法
JP2008009921A (ja) 2006-06-30 2008-01-17 Optrex Corp 入力装置、及びその製造方法
JP4907456B2 (ja) 2006-08-30 2012-03-28 住友化学株式会社 有機エレクトロルミネッセンス素子
TW200818981A (en) 2006-08-30 2008-04-16 Sumitomo Chemical Co Organic electroluminescence device
WO2008029776A1 (fr) 2006-09-04 2008-03-13 Toray Industries, Inc. Élément de protection contre les ondes électromagnétiques, transparent à la lumière et procédé de fabrication de celui-ci
JP2008083497A (ja) 2006-09-28 2008-04-10 Epson Imaging Devices Corp 電極基板の製造方法
JP4932602B2 (ja) 2006-11-14 2012-05-16 三菱電機株式会社 多層薄膜パターン及び表示装置の製造方法
US7932183B2 (en) 2006-11-14 2011-04-26 Mitsubishi Electric Corporation Method of manufacturing multilayer thin film pattern and display device
JP2008134975A (ja) 2006-11-29 2008-06-12 Optrex Corp 入力装置及びその製造方法
JP2008251822A (ja) 2007-03-30 2008-10-16 Toray Ind Inc 網目状導電体被覆付き基板およびその製造方法
JP2009009249A (ja) 2007-06-26 2009-01-15 Nissha Printing Co Ltd 静電容量式タッチパネル及びこれを用いた２方式併用タッチパネル
DE102007034481A1 (de) 2007-07-20 2009-01-22 Huf Hülsbeck & Fürst Gmbh & Co. Kg Verriegelungsvorrichtung mit Arretierungsteil
JP2009176198A (ja) 2008-01-28 2009-08-06 Hitachi Displays Ltd タッチパネル付表示装置
KR20090127757A (ko) 2008-06-09 2009-12-14 이경우 광고문자 프레임
KR101008932B1 (ko) 2008-06-09 2011-01-17 주식회사 신한은행 아이피 전화단말과 사용자 단말간 동기화 방법 및 시스템과이를 위한 기록매체
KR100958099B1 (ko) 2008-06-09 2010-05-17 주식회사 삼양옵틱스 하이브리드 렌즈 제조 방법
JP5197418B2 (ja) 2008-08-26 2013-05-15 三菱電機株式会社 反射防止膜及びその製造方法、並びに表示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5197770A (en) * 1975-02-25 1976-08-27 Haisenyododentaino himakukeiseihoho
JPS556833A (en) * 1978-06-29 1980-01-18 Nippon Mektron Kk Cirucit board and method of manufacturing same
JPS6327092A (ja) * 1986-07-18 1988-02-04 日東電工株式会社 プリント回路板の製法
JPH0554326A (ja) * 1991-08-23 1993-03-05 Mitsubishi Electric Corp パターン形成法およびそれを用いた平面型薄膜磁気ヘツドの製法
JPH10200234A (ja) * 1997-01-07 1998-07-31 Pfu Ltd 微細パターンのプリント配線板およびその製造方法
JP2003069188A (ja) * 2001-08-28 2003-03-07 Dainippon Printing Co Ltd ドライフィルムレジストを用いた電子部品の製造方法、電子部品及びハードディスク用サスペンション

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016533004A (ja) * 2013-08-16 2016-10-20 エルジー ディスプレイ カンパニー リミテッド 導電性基板およびその製造方法
JP2016096208A (ja) * 2014-11-13 2016-05-26 株式会社フジクラ 配線基板及びその製造方法

Also Published As

Publication number Publication date
KR101137192B1 (ko) 2012-04-19
KR20100090668A (ko) 2010-08-16
US20110290548A1 (en) 2011-12-01
EP2395542A2 (en) 2011-12-14
EP2825006B1 (en) 2018-12-19
EP2825006A1 (en) 2015-01-14
CN102308367B (zh) 2015-06-10
WO2010090489A2 (ko) 2010-08-12
EP2395542A4 (en) 2012-10-31
CN102308367A (zh) 2012-01-04
US9060452B2 (en) 2015-06-16
WO2010090489A3 (ko) 2010-11-25
JP5491528B2 (ja) 2014-05-14

Similar Documents

Publication Publication Date Title
JP5491528B2 (ja) 絶縁された導電性パターンの製造方法及び積層体
KR20100090628A (ko) 절연된 도전성 패턴의 제조 방법
US9524043B2 (en) Touch screen and manufacturing method thereof
JP6162897B2 (ja) 導電性基板およびその製造方法
TWI375341B (ja)
JP2011014829A (ja) パターン化膜およびその形成方法
JP2009088460A (ja) 回路パターン形成方法
KR101657076B1 (ko) 미세 패턴의 형성 방법
KR101380097B1 (ko) 절연된 도전성 패턴의 제조 방법 및 적층체(2)
JP2008209705A (ja) 印刷平版およびその製造方法およびそれを用いた印刷方法
JP2016013665A (ja) 印刷用版および反転オフセット印刷方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121218

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130318

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130326

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130418

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130827

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20131127

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20131204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131226

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140128

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140227

R150 Certificate of patent or registration of utility model

Ref document number: 5491528

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250