JP2011501414A - 効率的熱放散のための配線なし半導体パッケージ - Google Patents

効率的熱放散のための配線なし半導体パッケージ Download PDF

Info

Publication number
JP2011501414A
JP2011501414A JP2010528951A JP2010528951A JP2011501414A JP 2011501414 A JP2011501414 A JP 2011501414A JP 2010528951 A JP2010528951 A JP 2010528951A JP 2010528951 A JP2010528951 A JP 2010528951A JP 2011501414 A JP2011501414 A JP 2011501414A
Authority
JP
Japan
Prior art keywords
die
heat sink
conductor
dies
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010528951A
Other languages
English (en)
Other versions
JP4712123B2 (ja
Inventor
ポール アーマンド エー． カロ
マギー ティー． リオス
ティブルシオ エー． マルド
ジュンソ ソン
エルウィン イアン ヴィー． アルマグロ
Original Assignee
フェアチャイルド・セミコンダクター・コーポレーション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by フェアチャイルド・セミコンダクター・コーポレーション filed Critical フェアチャイルド・セミコンダクター・コーポレーション
Publication of JP2011501414A publication Critical patent/JP2011501414A/ja
Application granted granted Critical
Publication of JP4712123B2 publication Critical patent/JP4712123B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

本明細書において、複数のダイを有する配線なしの半導体パッケージが開示され、当該ダイの少なくとも２つは熱伝導性及び導電性を有するヒートシンクに取り付けられる。当該パッケージは熱を放散させるのに効率的な手段を提供する。

Description

本出願は、２００７年１０月９日付けの米国通常特許出願第１１／８６９，３０７号に基づく優先権を主張している。
本発明は１つ実施形態において少なくとも２つの半導体ダイを備える配線なし半導体パッケージに関する。当該２つのダイは熱が効率的に放散され得る形に構成されている。
半導体デバイスはしばしば熱放散問題に悩まされる。例えば、単純なダイオードは使用中に熱を発生し、過度の加熱は当該半導体デバイスを損傷し破壊されるはずである。他の半導体デバイスも類似した欠点を有する。過熱に加えて、加熱と冷却の反復サイクルはしばしば当該デバイスの部品の故障の原因となる。かかるデバイスに存在する導線は機械的な故障の他の原因である。さらに、かかる取り付けには専用の機械や特別な製造工程が必要であるように、かかる導線を当該半導体ダイに取り付けることは困難且つ高価である。これらの欠点を克服するために幾つかの試みがなされたが、完全には満足できるものとは何れもが判明していない。
「半導体デバイスのための過温度センサ及び保護器」と題されたブッシュ氏及び他に付与された米国特許第４，９９０，９８７号は、半導体と熱検出の関係にあるサーミスタを備える半導体デバイスを開示している。当該デバイスの温度が特定閾値を越えて上がるにつれて、当該サーミスタの抵抗が増加する。この形態において当該デバイスの過熱が防止され得る。
「回路基板搭載ＩＣパッケージ冷却装置」と題するエステス氏及び他に付与されたが米国特許第５，７１４，７８９号は、熱放散を助ける熱伝導性液体で充填された半導体パッケージを開示している。残念なことに、かかる液体システムの使用は問題があることが判明している。
従って、半導体デバイスよって発生する熱を放散するより効率的な方法が望まれている。
また、ダイを導線フレームに接続する配線を不要とする半導体デバイスを提供することも望まれている。
本発明は、その１つの実施形態において、ダイオードの如き複数の半導体デバイスを備えるパッケージ化されたアセンブリを含む。１つの実施形態において、これらのダイは直列に配線なしで接続される。かかる構成は、当該半導体デバイスから熱放散を促進するのみならず、堅牢な配線なしの構造物を提供する。
本発明の優位点は、熱がより広い領域に分散され、従ってより効率的に放散されるということである。
本発明の更なる優位点は、半導体ダイを導線フレームに接続するのに配線が必要ではないということである。かかる構成は、従来技術の半導体に比して実質的により堅牢であり、当該デバイスの製造中に配線ステップを省略するものである。加えて、当該配線なしアタッチメントは、また、熱伝導体として機能し熱を放散させる。
本発明が添付の図面を参照して開示される、
幾つかの図面を通して対応する参照符号は対応する部品を示している。本明細書で提示される例は、本発明の幾つかの実施形態を例示しているが、如何なる形でも本発明の範囲を制限するものとして解釈されるべきでない。
ハウジングの内部コンポーネントを示しているパッケージ化された半導体アセンブリの図である。 図１のパッケージの側面図である。 図１のパッケージのコンポーネントの分解図である。 本発明の１つのプロセスの工程フローである。 本発明の１つの実施形態の内部コンポーネントの概略図である。 配線なしパッケージの内部コンポーネントの概略側面図である。 本発明の他の実施形態の側面図である。
図１は、パッケージ化された半導体パッケージ１００の図である。半導体パッケージ１００は、複数の導線１０６、１０８及び１１０を有し、それら各々はエポキシ成形合成物１０４の外に伸張している。エポキシ成形合成物１０４は、パッケージ１００の内部コンポーネントをより良く示すために仮想的に示されている。エポキシ成形合成物１０４の底面はヒートシンク１０２を保持している。１つの実施形態において、ヒートシンク１０２は、銅の如き電気的且つ熱的に伝導性の材料である。ダイ１１２及び１１４はエポキシ成形合成物１０４内に配置される。図１に示される実施形態において、これらのダイは直列に配線なしで接続される。他の実施形態（図示せず）において、当該ダイは並列に配線なしで接続される。本明細書の他の箇所で更なる詳細が説明されるように、かかる配線なし構成は、ダイ１１２及び１１４が、ヒートシンク１０２と取り付けパッド２１０との間に配置されるのを可能とし（図２参照）、それら双方は熱的及び電気的伝達性を有する。この配線なし構成は、当該２つのダイが共通導線（導線１１０）を共有するのを可能にするのみならず、熱放散のための効率的な手段を提供する。典型的な従来技術の半導体デバイスは、当該デバイス上で各端子毎に１つの導線を有する。本明細書で開示される配線なし構成は端子よりも少ない導線を含む。当該配線なし構成は、また、２つの熱的に伝導性の部材、すなわちヒートシンク及び導線が接触する部位に当該ダイを置く。かかる系において、当該ヒートシンク及び当該導線は、熱伝導体及び電気導体両方の如き二重の目的に奉仕する。図２はこの新規な構成の部分を示している。
図２は、図１のパッケージ１００の側面図であり、エポキシ成形合成物１０４内の幾つかのコンポーネントを示している。図２に示された実施形態において、エポキシ成形合成物１０４の片側は、埋め込まれたヒートシンク１０２を保持する。パッケージ１００は、ネジを取付用穴２０８に通すことよって面（図示せず）に取り付けられてもよい。ダイ１１２（例えば、陰極）の１つの端子は、ヒートシンク１０２と電気的に繋がり、伝導性接着剤２０２よってヒートシンク１０２に取り付けられている。例えば、伝導性接着剤２０２は、伝導性のエポキシ又は、鉛含有又は鉛無含有ハンダの如きハンダ材料であってもよい。ダイ１１２（例えば、陽極）の他の端子は、導線１０６のダイ取付パッド２１０と電気的に繋がっている。かかる接続は伝導性接着剤２０６を介してなされる。１つの実施形態において、接着性伝導体２０２は高溶点ハンダであり、接着剤２０６は低溶点ハンダである。かかるハンダの組成は本明細書において他の箇所で説明される。優位点として、かかる構成は、接着剤２０６の溶解を伝導体２０２の溶解無し（これにより非接着）に可能とする。エポキシ成形合成物１０４内から伸張する導線１０６は、エポキシ成形合成物１０４内には配置されない端部２１２で終端する。
図２は、また、導線１１０と、ヒートシンク１０２への接続とを示している。導線１１０（また図１参照）は、伝導性接着剤２０６を介してヒートシンク１０２に接続されている。導線１１０は、また、エポキシ成形合成物１０４から伸張し、導線１０６に平行して走る（図１参照）。図１のダイ１１４は同様の形で導線１０８に接続されることができ、但しかかる接続の詳細は本明細書において他の箇所で説明される。
図３は、図１の当該パッケージ１００の分解図であり、本発明の１つの実施形態の場合のエポキシ成形合成物１０４内のコンポーネントの各層を示している。エポキシ成形合成物１０４は、通常、成形合成物の如きプラスチック材料から作られる。成形合成物は、典型的には重合体の樹脂であるが、他の適切なパッケージ材料がまた用いられてもよい。ダイ１１２及び１１４の底側は、ヒートシンク１０２に高融点の伝導性接着剤２０２よって接続されている。ダイ１１２及び１１４は、例えば、単純なシリコンダイオードであってもよい。もう１つの実施形態において、より複雑な半導体ダイが用いられてもよい。例えば、フリップチップダイが用いられてもよい。ヒートシンク１０２は、熱的及び電気的両方の伝導性がある何らかの材料でもあってもよい。例えば、ヒートシンク１０２は銅からなってもよい。伝導性接着剤２０２は、例えば、９５．５％の鉛、２％のスズ及び２．５％の銀の如き鉛ベースのハンダであってもよく、又はエポキシの如き鉛非含有の材料であってもよい。ダイ１１２及び１１４の上側は導線フレーム３００のダイ取付パッドに接続され、導線フレーム３００は伝導性接着剤２０６を介して導線１０６、１０８及び１１０を含む。接着剤２０６は、実施形態において、接着剤２０２より低い融点を有するハンダ材料である。例えば、接着剤２０２は、９５．５％のＰｂと、２％のＳｎと、２．５％のＡｇとからなり、接着剤２０２は、８８％のＰｂと、１０％のＳとｎ、２％のＡｇとからなってもよい。優位点として、ハンダ組成におけるこの差異は、当該高融点ハンダが接着はずれすることなく当該低融点ハンダが活性化され得る。１つの実施形態において、当該ハンダは少なくとも略１０℃の融点差を有する。導線フレーム３００及び導線１０６、１０８及び１１０は、熱的且つ電気的な伝導性を有し、銅の如き伝導性の金属を含む伝導性基板から形成されてもよい。当該基板は、ニッケル、パラジウム及びその他の如き伝導性の金属及び金属合金からなる１つ以上の層によってメッキがなされてもよい。導線フレーム材料の１つ例は、ＴＡＭＡＣ４（Ｆｅを０．０７、Ｐを０．０３、Ｚｎを０．０５、残りをＣｕとする）である。他の適切な導線フレーム材料は当業者にとって明らかであろう。エポキシ成形合成物１０４は当該アセンブリの内部コンポーネントを覆って配置される。
図４は、配線なし半導体パッケージ１００を生産するプロセス４００の描写である。図４で示される実施形態において、パッケージ１００（図１を参照）が作成される。当業者は、本明細書を読むことから利益を得た後に、本明細書の他の箇所で説明される他のアセンブリを生産する代替的なプロセスを容易に認識するであろう。配線なしのプロセス４００の１つの優位点は、配線がある従来のプロセスに比して配線ステップが省略されることにある。かかる別のステップが省略されてもよいことから、当該結果のプロセスはより効率的且つ経済的である。当該結果として生産品の配線なし構成は、また、本明細書の他の箇所で説明される特定の熱的優位性がある。
プロセス４００のステップ４０２において、伝導性接着剤２０２がヒートシンク１０２に取り付けられる。例えば、９５．５％のＰｂ、２％のＳｎ及び２．５％のＡｇから形成されるハンダを用いて、ヒートシンク１０２にハンダ被覆を行ってもよい。ヒートシンク１０２は、電気的及び熱的伝導体の両方である適切な材料でもあってもよい。ステップ４０４において、当該ダイ１１２及び１１４はヒートシンク１０２に接着剤２０２を用いて取り付けられる。一旦当該ダイ１１２及び１１４が確りと取り付けられると、ステップ４０６において、伝導性接着剤２０６がかかるダイの上面を被覆するのに用いられる。伝導性接着剤２０６は、ある実施形態において、接着剤２０２より低融点を有するように選択されてもよい。例えば、伝導性接着剤は、８８％のＰｂ、１０％のＳｎ及び２％のＡｇの組成から形成されてもよい。ステップ４０８において、導線フレーム３００が取り付けられる時、適切な温度が接着剤２０２を溶解することなく接着剤２０６を溶解させるのに用いられてもよい。導線フレーム３００は、銅の如き伝導性の材料から形成されてもよく、通常、様々な金属又は金属合金によってメッキがなされる。かかる導線フレーム３００は、無地の金属に印を押すか又はエッチングを行うことよって導線１０６、１０８及び１１０並びにつなぎバー４０９を作成する。方法４００のステップ４１０において、エポキシ成形合成物１０４が適用されて中間アセンブリ４１１が生産される。ステップ４１２において当該導線フレームの望ましくないつなぎバー４０９が次いで切り離され、パッケージ１００が生成される。
図５は、パッケージ１００における電気的接続の概略図である。簡略の図示のために、接着剤は省略されている。図５で認められるように、ダイ１１２は伝導性のヒートシンク１０２に陰極側（Ｃ）を下方にして配置される。逆に、ダイ１１４はヒートシンク１０２に陽極側（Ａ）を下方にして配置される。このように、２つのダイ１１２及び１１４は直列に接続される。電気的にダイ１１２及び１１４が導通するとき熱が発生する。パッケージ１００は直列に接続された少なくとも２つの半導体ダイを用いる。当該ダイが互いに間隔を置いて配置されるので、当該ダイは周囲によってより容易に冷却され当該熱はより効率的に放散される。かかる構成は熱放散の効率を高め、従来技術の半導体デバイスに対して実質的な優位性を提供する。
図５を再び参照すると、導線１０６及び１０８が各々の延伸された一端にダイ取付パッドを有することが分かる。例えば、導線１０８はダイ取付パッド５０２で終端する。当該ダイ取付パッド５０２がダイ１１４の表面領域を覆って配置されることによって、当該２つのコンポーネントの表面領域は、それら各々の領域の実質的な部位に亘って接触している。１つの実施形態において、ダイ１１４の表面領域の少なくとも半分はダイ取付パッド５０２よって覆われる。かかる構成は、配線なし電気接続を可能とし、パッケージ１００の耐久性を高める。ダイ取付パッド５０２の面とダイ１１４とが接触する重なりに起因して、ダイ取付パッド５０２は熱的及び電気的な伝導体として働く。かかる構成は、導線１０６及び１０８が熱を放散するのを可能とし、熱放散効率を著しく高める。２つのダイのみが図に示されたにもかかわらず、いかなる数のダイもが同様に用いられてもよいことは言うまでもない。その上、他のダイ構成の態様が可能であり、かかる態様が本発明の用途として企図される。
図６は、パッケージ１００の構成とは異なる電気的構成を有するパッケージ６００の模式的な描写である。パッケージ６００において、ダイ３０４は、接続６０６よって導線１０８と電気的通信状態に置かれた導体６０４に接続されている。接続６０６は、例えば、金ワイヤ又は導電性リボンの如き有線の接続であってもよい。導体６０４は、例えば、銅プレートであってもよい。導体６０４は、ヒートシンク１０２から絶縁体６０２よって電気的に絶縁されて、ダイ３０４の一方の端子がヒートシンク１０２に電気的に接続されないことを確実にする。絶縁体６０２は、例えば、アルミナ層であってもよい。ダイ３０４の他方の端子がヒートシンク１０２に導体６０８よって接続されている。ダイ２０４は、ヒートシンク１０２に電気的に接続され、導線１０６にも導体６１０を介して接続されている。パッケージ６００の電気的接続のより詳細な模式図が図７で与えられている。
比較用のコンピュータモデルが用いられてパッケージ１００及びパッケージ６００熱放散能力の比較がなされた。このモデルにおいて、コンピュータシミュレーションが用いられてパッケージ１００のダイ１１２及び１１３とパッケージ６００のダイ２０４及び３０４との温度予測がなされた。これらシミュレーションにおいて、両方のアセンブリが２５０℃の温度を有するアルミニウム製の無限冷却ブロック上に置かれることによって、ヒートシンク１０２が当該ブロックに接触するようにしている。これらシミュレーションにおいて、低融点ダイ接着剤が８８％のＰｂ、１０％のＳｎ及び２％のＡｇからなり、高融点ダイ接着剤が９５．５％のＰｂ、２％のＳｎ及び２．５％のＡｇからなるとし、当該ダイはシリコンダイオードであり、当該絶縁体はアルミナであり、当該ヒートシンクは純粋な銅であった。当該パワー入力はチップ当たり１００Ｗであった。当該ダイの各々によって達成された温度は以下のテーブルで与えられる。
Figure 2011501414
ヒートシンク１０２と熱的接合がないダイ３０４は１６１０℃を達成し、この温度は配線なしのパッケージ１００における対応するダイの２倍程熱い。熱伝導体として働いているダイ取付パッドの効果は、ダイ２０４（配線あり取付）とダイ１１４（熱伝導性のあるダイ取付パッドによる配線なし取付）との温度比較によって分かるであろう。パッケージ１００の配線なし構成は、対応する配線あり構成を越える７０℃の温度優位性を提供すると予測される。
図７は、第１のダイ７０２及び第２のダイ７０４を有するパッケージ７００の描写である。図７で表される実施形態において、ダイ７０２及び７０４はＭＯＳＦＥＴのダイである。図７に示されるように、導線１１０は、ドレイン７０６ａ及びドレイン７０６ｂに接触するヒートシンク１０２に取り付けられている。ソース７０８ａ及び７０８ｂが導線１０６に電気的に接続されている一方、ゲート７１０ａ及び７１０ｂが導線１０８に電気的に接続されている。ダイ７０２及び７０４は、共通の導線１１０にヒートシンク１０２を介して接続されている。
当業者は、ヒートシンク１０２が単純な金属クリップであっても、又はより複雑なのであってもよいことを理解する。例えば、ヒートシンク１０２は、絶縁面を備える金属クリップであることができ、当該金属クリップは当該絶縁面上に接点及び／又は導電性トレースを備える。この形で、ダイの１つ以上の端子は他のダイの端子に配線の必要なく接続され得る。
本発明が好適な実施形態に関して説明された一方、様々な変更がなされてもよく、本発明の範囲から逸脱することなく特定の状況に適応するために要素が均等物で置換されてもよいことは当業者よって理解されるであろう。従って、本発明を実施するために企図されたベストセードとして開示された特定の実施形態に本発明を限定しないことが意図されるが、本発明は添付の特許請求の範囲及び思想の内にある全ての実施形態を含むことになる。

Claims (14)

  1. ２つ以上のダイを３つの外部用導線に配線なしで接続するマルチチップモジュールであって、
    第１及び第２の面を有すると共に、熱伝導性及び導電性を有する材料を含むヒートシンクと、
    第１及び第２のダイであり、前記ダイの各々はその上面に少なくとも１つの端子を有し且つその下面に１つの端子を有し、前記ダイは前記ヒートシンクの１面に取り付けられて前記端子と前記ヒートシンクとの間の電気的接続を作出する、第１及び第２のダイと、
    ３つの延伸された導線を含む導線フレームであり、前記導線の各々は、パッケージ材料内部に配置されたダイ取付パッドをその一端に有し、前記パッケージ材料からその他端が伸長し、第１の導線はそのダイ取付パッドが前記第１のダイに接続され、第２の導線はそのダイ取付パッドが前記第２のダイに接続され、第３の導線はそのダイ取付パッドが前記ヒートシンクに接続され、これによって前記第１の導線は前記第１のダイに外部接続を提供し、前記第２の導線は前記第２のダイに外部接続を提供し、前記第３の導線は前記ダイの下面上の端子の電気的接続に外部接続を提供する、導線フレームと、
    前記導線の一部、前記ダイ及び前記ヒートシンクを包み、前記ヒートシンクの他面を露出したままにすることで熱を前記ダイから周囲環境に伝達するパッケージ材料と、
    含むことを特徴とするマルチチップモジュール。
  2. 取付用穴を有することを特徴とする請求項１に記載のマルチチップモジュール。
  3. 前記第１及び第２のダイはダイオードであることを特徴とする請求項１に記載のマルチチップモジュール。
  4. 前記第１及び第２のダイはＭＯＳＦＥＴダイであることを特徴とする請求項１に記載のチップモジュール。
  5. パッケージ化された半導体アセンブリであって、
    パッケージ材料であり、その少なくとも１面が導電性及び熱伝導性を有するヒートシンクを含む、パッケージ材料と、
    第１、第２及び第３の延伸された導線であり、前記導線の各々は、パッケージ材料内部に配置されたダイ取付パッドをその一端に有し、前記パッケージ材料からその他端が伸長する、導線と、
    第１及び第２のダイオードであり、それら双方は前記パッケージ材料内に配置され、前記ダイの各々はその上面上に少なくとも１つの端子を有し且つその下面に１つの端子を有し、前記ダイオードは前記ヒートシンクの１面に配線なしで取り付けられて前記端子と前記ヒートシンクとの間に電気的接続を作出し、前記第１のダイオードは前記第１の導線のダイ取付パッドに配線なしで接続され、前記第２のダイオードは前記第２の導線のダイ取付パッドに配線なしで接続され、前記ヒートシンクは前記第３の導線に配線なしで接続されている、第１及び第２のダイオードと、
    を含むことを特徴とする半導体アセンブリ。
  6. 前記第１のダイオードの表面領域の少なくとも半分が前記第１の導線のダイ取付パッドよって覆われるように、前記第１のダイオードの表面領域は前記第１の導線のダイ取付パッドに接触していることを特徴とする請求項５に記載の半導体アセンブリ。
  7. 前記第２のダイオードの表面領域が前記第２の導線のダイ取付パッドに接触していることによって、前記第２のダイオードの表面領域の少なくとも半分は前記第１の導線のダイ取付パッドよって覆われていることを特徴とする請求項６に記載の半導体アセンブリ。
  8. 前記第１のダイオード及び前記第２のダイオードは直列に接続されていることを特徴とする請求項５に記載の半導体アセンブリ。
  9. 前記第１及び第２のダイオードは、前記ヒートシンクの１面に第１のハンダによって取り付けられ且つ前記第１及び第２の導線のダイ取付パッドに第２のハンダを用いて各々接続され、前記第１のハンダと第２のハンダとは少なくとも略１０℃の融点差を有することを特徴とする請求項５に記載の半導体アセンブリ。
  10. ２つ以上のダイを３つの外部用導線に配線なしで接続するマルチチップモジュールであって、
    第１及び第２の面を有すると共に、熱伝導性及び導電性を有する材料を含むヒートシンクと、
    直列に接続された第１及び第２のダイであり、前記ダイの各々はその上面に少なくとも１つの端子を有し且つその下面に１つの端子を有し、前記ダイは前記ヒートシンクの１面に取り付けられて前記端子と前記ヒートシンクとの間の電気的接続を作出する、第１及び第２のダイと、
    ３つの延伸された導線であり、前記導線の各々は、パッケージ材料内部に配置されたダイ取付パッドをその一端に有し、前記パッケージ材料からその他端が伸長し、第１の導線はそのダイ取付パッドが前記第１のダイに接続されることによって、前記第１のダイからそのダイ取付パッドに熱が伝達し、第２の導線はそのダイ取付パッドが前記第２のダイに接続されることによって、前記第２のダイからそのダイ取付パッドに熱が伝達し、第２の導線はそのダイ取付パッドが前記ヒートシンクに接続され、これによって前記第１の導線は前記第１のダイに外部接続を提供し、前記第２の導線は前記第２のダイに外部接続を提供し、前記第３の導線は前記ダイの下面上の端子の電気的接続に外部接続を提供する、導線と、
    前記導線の一部、前記ダイ及び前記ヒートシンクの１面を包み、前記ヒートシンクの他面を露出したままにすることで熱を前記ダイから周囲環境に伝達するパッケージ材料と、
    含むことを特徴とするマルチチップモジュール。
  11. 前記ヒートシンクは銅からなることを特徴とする請求項１０に記載のアセンブリ。
  12. 前記第１の半導体ダイ及び前記第２の半導体ダイが配線なしに直列に接続されていることを特徴とする請求項１０に記載のアセンブリ。
  13. 前記第１及び第２の半導体ダイはダイオードであることを特徴とする請求項１０に記載のアセンブリ。
  14. パッケージ化された半導体アセンブリを形成する方法であって、
    第１及び第２の面を有すると共に、熱電導性及び導電性を有する材料からなるヒートシンク上に第１の伝導性接着剤を配置するステップと、
    第１及び第２のダイを前記ヒートシンクに前記第１の伝導性接着剤によって取り付けるステップであり、前記ダイの各々はその上面に少なくとも１つの端子を有し且つその下面に１つの端子を有し、前記ダイは前記ヒートシンクの１面に前記第１の伝導性接着剤によって取り付けられて前記端子と前記ヒートシンクとの間の電気的接続を作出する、ステップと、
    前記第１及び第２のダイの他面上に第２の伝導性接着剤を配置するステップと、
    ３つの延伸された導線を有する導線フレームを、前記第１及び第２のダイの他面に前記第２の伝導性接着剤によって取り付けるステップであり、前記３つの延伸された導線は前記第１のダイに取り付けられた第１の導線、前記第２のダイに取り付けられた第２の導線、及び前記ヒートシンクに取り付けられた第３の導線を含む、ステップと、
    前記第１及び第２のダイ及び前記延伸された導線の一部をエポキシ成形合成物によって包むことよって、前記延伸された導線は前記第１のダイ、第２のダイ及び前記ヒートシンクに外部接続を提供するステップと、
    を含むことを特徴とする方法。
JP2010528951A 2007-10-09 2008-10-03 効率的熱放散のための配線なし半導体パッケージ Active JP4712123B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/869,307 2007-10-09
US11/869,307 US7586179B2 (en) 2007-10-09 2007-10-09 Wireless semiconductor package for efficient heat dissipation
PCT/US2008/078666 WO2009048798A1 (en) 2007-10-09 2008-10-03 Wireless semiconductor package for efficient heat dissipation

Publications (2)

Publication Number Publication Date
JP2011501414A true JP2011501414A (ja) 2011-01-06
JP4712123B2 JP4712123B2 (ja) 2011-06-29

Family

ID=40522555

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010528951A Active JP4712123B2 (ja) 2007-10-09 2008-10-03 効率的熱放散のための配線なし半導体パッケージ

Country Status (7)

Country Link
US (1) US7586179B2 (ja)
JP (1) JP4712123B2 (ja)
KR (1) KR101013001B1 (ja)
CN (1) CN101821848B (ja)
DE (1) DE112008002559T5 (ja)
TW (1) TWI470748B (ja)
WO (1) WO2009048798A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101673722A (zh) * 2008-09-10 2010-03-17 日月光半导体制造股份有限公司 导线架
US7977776B2 (en) * 2009-03-24 2011-07-12 Fairchild Semiconductor Corporation Multichip discrete package
US20140070329A1 (en) * 2012-09-07 2014-03-13 Fairchild Semiconductor Corporation Wireless module with active and passive components
KR102543528B1 (ko) * 2015-12-07 2023-06-15 현대모비스 주식회사 전력 모듈 패키지 및 그 제조방법
CN106252321A (zh) * 2016-09-12 2016-12-21 陈文彬 串联二极管集成装置
US9953904B1 (en) * 2016-10-25 2018-04-24 Nxp Usa, Inc. Electronic component package with heatsink and multiple electronic components
KR20190055662A (ko) * 2017-11-15 2019-05-23 에스케이하이닉스 주식회사 열 재분배 패턴을 포함하는 반도체 패키지
CN108807328A (zh) * 2018-05-02 2018-11-13 泰州友润电子科技股份有限公司 一种便于塑封脱模的多载型220d8引线框架
KR102199360B1 (ko) * 2019-06-20 2021-01-06 제엠제코(주) 반도체 패키지
KR102172689B1 (ko) 2020-02-07 2020-11-02 제엠제코(주) 반도체 패키지 및 그 제조방법
CN111613609B (zh) * 2020-05-06 2022-08-23 广东威特真空电子制造有限公司 高压二极管、高压整流电路和变频式磁控管驱动电源
KR102228945B1 (ko) * 2020-05-21 2021-03-17 제엠제코(주) 반도체 패키지 및 이의 제조방법
CN113394177A (zh) * 2021-08-18 2021-09-14 瑞能半导体科技股份有限公司 半导体封装结构及其制造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5200640A (en) * 1991-08-12 1993-04-06 Electron Power Inc. Hermetic package having covers and a base providing for direct electrical connection
US5714789A (en) * 1995-01-18 1998-02-03 Dell U.S.A., L.P. Circuit board-mounted IC package cooling apparatus
US6246115B1 (en) * 1998-10-21 2001-06-12 Siliconware Precision Industries Co., Ltd. Semiconductor package having a heat sink with an exposed surface
JP2001332660A (ja) * 2000-05-25 2001-11-30 Sanken Electric Co Ltd 半導体装置及びその製造方法
JP2005251962A (ja) * 2004-03-04 2005-09-15 Oonanba Kk 太陽電池パネル用端子ボックス
JP2006165227A (ja) * 2004-11-15 2006-06-22 Oonanba Kk 太陽電池パネル用端子ボックス

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4477827A (en) * 1981-02-02 1984-10-16 Northern Telecom Limited Lead frame for leaded semiconductor chip carriers
US4546374A (en) * 1981-03-23 1985-10-08 Motorola Inc. Semiconductor device including plateless package
US4990987A (en) * 1986-12-18 1991-02-05 Gte Products Corporation Over-temperature sensor and protector for semiconductor devices
JPH0521670A (ja) * 1991-07-12 1993-01-29 Sumitomo Electric Ind Ltd ヒートシンク、ヒートシンクの製造方法および製造装置
US5289344A (en) * 1992-10-08 1994-02-22 Allegro Microsystems Inc. Integrated-circuit lead-frame package with failure-resistant ground-lead and heat-sink means
JPH08139113A (ja) * 1994-11-09 1996-05-31 Mitsubishi Electric Corp 樹脂封止型半導体装置
US5859387A (en) * 1996-11-29 1999-01-12 Allegro Microsystems, Inc. Semiconductor device leadframe die attach pad having a raised bond pad
US5926372A (en) * 1997-12-23 1999-07-20 Ford Global Technologies, Inc. Power block assembly and method of making same
US6476481B2 (en) * 1998-05-05 2002-11-05 International Rectifier Corporation High current capacity semiconductor device package and lead frame with large area connection posts and modified outline
US6255722B1 (en) * 1998-06-11 2001-07-03 International Rectifier Corp. High current capacity semiconductor device housing
US6404065B1 (en) * 1998-07-31 2002-06-11 I-Xys Corporation Electrically isolated power semiconductor package
US6040626A (en) * 1998-09-25 2000-03-21 International Rectifier Corp. Semiconductor package
US6518885B1 (en) * 1999-10-14 2003-02-11 Intermec Ip Corp. Ultra-thin outline package for integrated circuit
TW451392B (en) * 2000-05-18 2001-08-21 Siliconix Taiwan Ltd Leadframe connecting method of power transistor
DE10102354C1 (de) * 2001-01-19 2002-08-08 Infineon Technologies Ag Halbleiter-Bauelement mit ESD-Schutz
TW503541B (en) * 2001-06-01 2002-09-21 Chino Excel Technology Corp Packaging method of semiconductor power device and device of the same
US20030094678A1 (en) * 2001-11-19 2003-05-22 Chino-Excel Technology Corp. Wireless bonded semiconductor device and method for packaging the same
US6975023B2 (en) * 2002-09-04 2005-12-13 International Rectifier Corporation Co-packaged control circuit, transistor and inverted diode
US20040145037A1 (en) * 2003-01-24 2004-07-29 Niko Semiconductor Co., Ltd. Power semiconductor able of fast heat sinking
CN2681356Y (zh) * 2003-12-16 2005-02-23 伟宏精密工业股份有限公司 高功率led组装结构
US7332808B2 (en) * 2005-03-30 2008-02-19 Sanyo Electric Co., Ltd. Semiconductor module and method of manufacturing the same
US8334583B2 (en) * 2005-07-20 2012-12-18 Infineon Technologies Ag Leadframe strip and mold apparatus for an electronic component and method of encapsulating an electronic component
DE102006008632B4 (de) * 2006-02-21 2007-11-15 Infineon Technologies Ag Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung
DE102006012739B3 (de) * 2006-03-17 2007-11-08 Infineon Technologies Ag Leistungstransistor und Leistungshalbleiterbauteil
US7888185B2 (en) * 2006-08-17 2011-02-15 Micron Technology, Inc. Semiconductor device assemblies and systems including at least one conductive pathway extending around a side of at least one semiconductor device
CN201011655Y (zh) * 2007-01-10 2008-01-23 上海凯虹科技电子有限公司 一种大功率半导体器件的框架
US7466016B2 (en) * 2007-04-07 2008-12-16 Kevin Yang Bent lead transistor

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5200640A (en) * 1991-08-12 1993-04-06 Electron Power Inc. Hermetic package having covers and a base providing for direct electrical connection
US5714789A (en) * 1995-01-18 1998-02-03 Dell U.S.A., L.P. Circuit board-mounted IC package cooling apparatus
US6246115B1 (en) * 1998-10-21 2001-06-12 Siliconware Precision Industries Co., Ltd. Semiconductor package having a heat sink with an exposed surface
JP2001332660A (ja) * 2000-05-25 2001-11-30 Sanken Electric Co Ltd 半導体装置及びその製造方法
JP2005251962A (ja) * 2004-03-04 2005-09-15 Oonanba Kk 太陽電池パネル用端子ボックス
JP2006165227A (ja) * 2004-11-15 2006-06-22 Oonanba Kk 太陽電池パネル用端子ボックス

Also Published As

Publication number Publication date
KR20100041889A (ko) 2010-04-22
TW200935567A (en) 2009-08-16
JP4712123B2 (ja) 2011-06-29
US7586179B2 (en) 2009-09-08
CN101821848A (zh) 2010-09-01
TWI470748B (zh) 2015-01-21
US20090091010A1 (en) 2009-04-09
DE112008002559T5 (de) 2010-08-26
KR101013001B1 (ko) 2011-02-10
CN101821848B (zh) 2012-06-13
WO2009048798A1 (en) 2009-04-16

Similar Documents

Publication Publication Date Title
JP4712123B2 (ja) 効率的熱放散のための配線なし半導体パッケージ
JP4634497B2 (ja) 電力用半導体モジュール
US7936054B2 (en) Multi-chip package
TWI381499B (zh) 具有增強型散熱特性之半導體封裝結構
US7221055B2 (en) System and method for die attach using a backside heat spreader
CN102593081A (zh) 包括散热器的半导体器件
EP3659177B1 (en) Semiconductor module and method for manufacturing the same
CN103703549A (zh) 用于直接表面安装的裸露芯片封装
JP2004047883A (ja) 電力半導体装置
US7566967B2 (en) Semiconductor package structure for vertical mount and method
WO2019038876A1 (ja) 半導体装置
US7310224B2 (en) Electronic apparatus with thermal module
CN109216214B (zh) 半导体封装结构及其制作方法
JP2012164969A (ja) 照明ソリューション用のスケーラブルな放熱性マイクロエレクトロニクス集積プラットフォーム（ｓｈｄｍｉｐ）及びその製造方法
US8120169B2 (en) Thermally enhanced molded leadless package
JP2009231685A (ja) パワー半導体装置
KR100716865B1 (ko) 반도체패키지
JP2011100855A (ja) 電力用半導体装置
TWI553799B (zh) 半導體封裝結構
CN218957731U (zh) 用于集成电路的封装
JP2016031948A (ja) 半導体装置
TWI356477B (en) Semiconductor device structure and method for manu
JP2011003680A (ja) 電子回路封入装置
JP2017157649A (ja) 半導体装置
JP2006294740A (ja) 電子装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110301

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110322

R150 Certificate of patent or registration of utility model

Ref document number: 4712123

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250