CN106252321A - 串联二极管集成装置 - Google Patents

串联二极管集成装置 Download PDF

Info

Publication number
CN106252321A
CN106252321A CN201610820734.3A CN201610820734A CN106252321A CN 106252321 A CN106252321 A CN 106252321A CN 201610820734 A CN201610820734 A CN 201610820734A CN 106252321 A CN106252321 A CN 106252321A
Authority
CN
China
Prior art keywords
diode
series
backlight unit
pin
integrating device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610820734.3A
Other languages
English (en)
Inventor
陈文彬
罗小春
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Silicon Lake Semiconductor Co Ltd
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to CN201610820734.3A priority Critical patent/CN106252321A/zh
Publication of CN106252321A publication Critical patent/CN106252321A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0814—Diodes only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Planar Illumination Modules (AREA)

Abstract

本发明涉及一种串联二极管集成装置，包括：引线框架；位于引线框架上通过金属线依次串联的至少两个二极管芯片；从串联的第一个二极管芯片的阳极引出的阳极引线；从串联的最后一个二极管芯片的阴极引出的阴极引线，从连接相邻两个二极管的金属线引出的外接引线；以及设置在引线框架上的绝缘层，阴极引线、阳极引线与外接引线分别与引线框架上引脚连接形成阴极引脚、阳极引脚和调压脚。通过调压脚、阳极引脚和阴极引脚，可测试串联二极管集成装置中每个二极管芯片在工作时承受的电压，从而依照实际需要在电路板中配置电阻和/或电容以降低电压过高位置的二极管芯片的电压，避免串联的多个二极管无法平均承受电压而失效，提高串联的二极管的可靠性。

Description

串联二极管集成装置
技术领域
本发明涉及二极管制造技术领域，特别是涉及一种串联二极管集成装置。
背景技术
二极管作为结构最简单的半导体器件在电子领域有着广泛的应用，尤其是并联的二极管的应用较为常见，并联的二极管可达到额定工作电流相加。串联的二极管可达到额定反向耐压相加，但二极管的串联在实际应用中，由于静态及动态的不平衡，经常导致串联的多个二极管无法平均承受电压而失效。例如，串联两个300伏特(Voltage:V)耐压的二极管，在实际反向总电压400V的实际电路设计运用中，两个二极管D1及D2并不是平均分配到200V的电压，而是不平均以及变动的，如果其中D1或D2承受超过300V以上的电压，将导致二极管被击穿而失效，因此，传统的二极管串联增加反向耐压的方式不可靠，无法将二极管串联使电压倍增的方式，大量的且可靠的应用于各种电路设计中。
发明内容
基于此，有必要提供一种可靠性高的串联二极管集成装置。
一种串联二极管集成装置，包括：
引线框架；
位于所述引线框架上通过金属线依次串联的至少两个二极管芯片；
从串联的第一个二极管芯片的阳极引出的阳极引线；
从串联的最后一个二极管芯片的阴极引出的阴极引线；
从连接任意相邻两个二极管的所述金属线引出的各外接引线；以及
设置在所述引线框架上并包覆各所述二极管芯片、金属线、各所述外接引线、阴极引线和阳极引线的绝缘层；
所述阳极引线与引线框架上引脚连接形成阳极引脚；所述阴极引线与引线框架上引脚连接形成阴极引脚；各所述外接引线与引线框架上引脚连接形成调压脚。
在一个实施例中，各所述二极管芯片通过以锡烧结固定在所述引线框架上。
在一个实施例中，所述阳极引线、阴极引线和所述外接引线为铝丝或铜线。
在一个实施例中，所述绝缘层为环氧树脂层。
在一个实施例中，还包括调压单元，所述调压单元通过所述阳极引脚、调压脚或阴极引脚与对应的所述二极管芯片并联，所述调压单元的数量和位置根据二极管芯片的电压确定。
在一个实施例中，所述调压单元为电容。
在一个实施例中，所述调压单元为电阻。
在一个实施例中，所述调压单元包括串联的电阻和电容。
在一个实施例中，所述引线框架上设置有铜散热片。
上述的串联二极管集成装置，通过在引线框架上串联至少两个二极管芯片得到集成的串联二极管集成装置，具有阳极引脚和阴极引脚，并从串联相邻两个二极管的金属线引出外接引线与引线框架上的引脚连接形成调压脚。通过调压脚、阳极引脚和阴极引脚，可测试串联二极管集成装置中每个二极管芯片在工作时承受的电压，从而依照实际需要在电路板中配置电阻和/或电容以降低电压过高位置的二极管芯片的电压，避免串联的多个二极管无法平均承受电压而失效，从而提高串联的二极管的可靠性。
附图说明
图1为一个实施例的串联二极管集成装置的外部结构示意图；
图2为一个实施例的串联二极管集成装置中两个串联的二极管的连接示意图；
图3为一个实施例的串联二极管集成装置中二极管与引线框架的连接示意图；
图4为一个实施例的两个二极管芯片组成的串联二极管集成装置的示意图；
图5为一个实施例的三个二极管芯片组成的串联二极管集成装置的示意图；
图6为一个实施例的调压单元为电阻的串联二极管集成装置的示意图；
图7为另一个实施例的调压单元为电阻的串联二极管集成装置的示意图；
图8为一个实施例的调压单元为电容的串联二极管集成装置的示意图；
图9为另一个实施例的调压单元为电容的串联二极管集成装置的示意图；
图10为一个实施例的调压单元为串联的电容和电阻的串联二极管集成装置的示意图。
具体实施方式
如图1至图3所示，一种串联二极管集成装置包括：引线框架10、位于引线框架10上通过金属线21依次串联的至少两个二极管芯片20，从串联的第一个二极管芯片的阳极引出的阳极引线31、从串联的最后一个二极管芯片的阴极引出的阴极引线32，从连接任意相邻两个二极管的金属线21引出的各外接引线33，以及设置在引线框架10上并包覆各二极管芯片20、金属线21、各外接引线33、阴极引线32和阳极引线31的绝缘层。阳极引线31、阴极引线32以及外接引线33分别与引线框架10的引脚连接。
本实施例中的二极管芯片是指未封装的裸二极管。两个二极管芯片串联是指将一个二极管芯片的阳极与另一个二极管芯片的阴极连接。可以理解的是，本实施例中所采用的至少两个二极管应当是电器特征一致性极高的二极管，从而可以稳定的增加串联二极管集成装置的承受反向电压，并使多个二极管可承受的反向耐压较为平均，使本串联二极管集成装置具有合理性、便利性、普遍适用性以及长期可靠性。
具体的，阳极引线31与引线框架10上引脚11连接，形成阳极引脚，阴极引线32与引线框架10上引脚12连接，形成阴极引脚，各外接引线33与引线框架10的引脚13连接，形成调压脚。调压脚可用于外接均压电阻、可调电阻、电容等组件来解决不同设计电路中的电压平均及稳定性问题，具有较高的可靠性。串联二极管集成装置中的二极管芯片在使用过程中产生热量，引线框架10上设置有铜散热片14，通过热传导进行散热。
上述的串联二极管集成装置，通过在引线框架上串联至少两个二极管芯片得到集成的串联二极管集成装置，具有阳极引脚和阴极引脚，并从串联相邻两个二极管的金属线引出外接引线与引线框架上的引脚连接形成调压脚。通过调压脚、阳极引脚和阴极引脚，可测试串联二极管集成装置中每个二极管芯片在工作时承受的电压，从而依照实际需要在电路板中配置电阻和/或电容以降低电压过高位置的二极管芯片的电压，避免串联的多个二极管无法平均承受电压而失效，从而提高串联的二极管的可靠性。
在另一个实施例中，二极管20通过以锡烧结固定在引线框架10上。具体的，以锡膏或锡焊片烧结固定在引线框架10上。其中，阳极引线31、阴极引线32和外接引线33为铝丝或铜丝。在将二极管20以锡烧结固定在引线框架10上后，使用金属线21将二极管依次串联，金属线21可以为铝丝或铜丝。并使用铝丝或铜丝从第一个二极管芯片的阳极引出的阳极引线31，将阳极引线31与引线框架10上引脚11连接，形成阳极引脚。使用铝丝或铜丝从最后一个二极管芯片的阴极引出的阴极引线32，阴极引线32与引线框架10上引脚12连接，形成阴极引脚。从金属线21引出的外接引线33，外接引线33与引线框架10的引脚13连接，形成调压脚。最后，将连接完成的引线框架10放在模具内，在模块内向连接完成的引线框架10喷射绝缘材料形成绝缘层得到本实施例的串联二极管集成装置。本实施例的绝缘材料可以为环氧树脂。
上述的集成化串联二级管，集成化的设计并缩小了使用所需的空间，达到高功率密度并适应了市场需求轻薄短小的趋势。使用本实施例的集成化串联二级管，可以达到更低成本，更高效率的双重效果，而且可外增电阻、电容及其他电子组件，可以适合所有不同应用领域，以符合节能高效率的发展以及需要。
一种包括二个二极管芯片的集成化串联二级管如图4所示，一个包括三个二极管芯片的串联二极管集成装置如图5所示，从连接相邻两个二极管的金属线引出外接引线，且这些二极管芯片的特性一致性最佳，能够稳定均压，并且，通过外接引线可以测试每个二极管芯片的实际电压，从而给对应的二极管芯片增加并联的电阻和/或电容进行调压，使电压过高位置的二极管芯片的电压降低，避免串联的多个二极管无法平均承受电压而失效，从而提高串联的二极管的可靠性。
在一个实施例中，串联两极管集成装置还包括调压单元，调压单元通过阳极引脚、调压脚或阴极引脚与对应的二极管芯片并联。调压单元的数量和位置根据实际的电路中每个二极管芯片的不同电压确定，在对应位置放置对应的调压单元以调节二极管芯片的电压，例如，依照实际需要在电路板中配置调压单元以降低电压过高位置的二极管芯片的电压。调压单元具体可以为电容、电阻或包括串联的电容和电阻。
在一个具体的实施例中，调压单元为电阻。电阻的阻值可以根据每个二极管芯片的实际电压进行选择。如图6，一个电阻的一端与集成化二极管的阳极引脚连接，另一端与调压脚连接。另一个电阻的一端与调压脚连接，另一端与集成化二极管的阴极引脚连接。
如图7所示，串联二极管集成装置具有两个调压脚。第一个电阻的一端与集成化二极管的阳极引脚连接，另一端与第一个调压脚连接。第二个电阻的一端与第一个调压脚连接，另一端与第二调压脚连接。第三个电阻的一端与第二个调压脚连接，另一端与集成化二极管的阴极引脚连接。
在另一个具体的实施例中，调压单元为电容。电容的容量可以根据每个二极管芯片的实际电压进行选择。如图8所示，一个电容的一端与集成化二极管的阳极引脚连接，另一端与调压脚连接。另一个电容的一端与调压脚连接，另一端与集成化二极管的阴极引脚连接。
如图9所示的串联二极管集成装置具有两个调压脚。第一个电容的一端与集成化二极管的阳极引脚连接，另一端与第一个调压脚连接。第二个电容的一端与第一个调压脚连接，另一端与第二调压脚连接。第三个电容的一端与第二个调压脚连接，另一端与集成化二极管的阴极引脚连接。
在另一个实施例中，调压单元包括串联的电容和电阻。如图10所示。本实施例的串联二极管集成装置可被应用在变压器的电路中。第一个二极管芯片D1较接近变压器，会因为变压器产生的漏感导致第一二极管芯片D1承受的电压较高，因此，根据第一二极管芯片D1的电器特性计算出电阻以及电容值，以提高第一二极管芯片D1的电压耐受性，避免第一个二极管芯片D1承受过高电压被击穿。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (9)

1.一种串联二极管集成装置，其特征在于，包括：
引线框架；
位于所述引线框架上通过金属线依次串联的至少两个二极管芯片；
从串联的第一个二极管芯片的阳极引出的阳极引线；
从串联的最后一个二极管芯片的阴极引出的阴极引线；
从连接任意相邻两个二极管的所述金属线引出的各外接引线；以及
设置在所述引线框架上并包覆各所述二极管芯片、金属线、各所述外接引线、阴极引线和阳极引线的绝缘层；
所述阳极引线与引线框架上引脚连接形成阳极引脚；所述阴极引线与引线框架上引脚连接形成阴极引脚；各所述外接引线与引线框架上引脚连接形成调压脚。
2.根据权利要求1所述的串联二极管集成装置，其特征在于，各所述二极管芯片通过以锡烧结固定在所述引线框架上。
3.根据权利要求1所述的串联二极管集成装置，其特征在于，所述阳极引线、阴极引线和所述外接引线为铝丝或铜线。
4.根据权利要求1所述的串联二极管集成装置，其特征在于，所述绝缘层为环氧树脂层。
5.根据权利要求1所述的串联二极管集成装置，其特征在于，还包括调压单元，所述调压单元通过所述阳极引脚、调压脚或阴极引脚与对应的所述二极管芯片并联，所述调压单元的数量和位置根据二极管芯片的电压确定。
6.根据权利要求5所述的串联二极管集成装置，其特征在于，所述调压单元为电容。
7.根据权利要求5所述的串联二极管集成装置，其特征在于，所述调压单元为电阻。
8.根据权利要求5所述的串联二极管集成装置，其特征在于，所述调压单元包括串联的电阻和电容。
9.根据权利要求1所述的串联二极管集成装置，其特征在于，所述引线框架上设置有铜散热片。
CN201610820734.3A 2016-09-12 2016-09-12 串联二极管集成装置 Pending CN106252321A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610820734.3A CN106252321A (zh) 2016-09-12 2016-09-12 串联二极管集成装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610820734.3A CN106252321A (zh) 2016-09-12 2016-09-12 串联二极管集成装置

Publications (1)

Publication Number Publication Date
CN106252321A true CN106252321A (zh) 2016-12-21

Family

ID=57599690

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610820734.3A Pending CN106252321A (zh) 2016-09-12 2016-09-12 串联二极管集成装置

Country Status (1)

Country Link
CN (1) CN106252321A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110071086A (zh) * 2018-01-24 2019-07-30 矽莱克电子股份有限公司 多个二极管芯片串联的整流装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6046057A (ja) * 1983-08-23 1985-03-12 Nec Corp 半導体装置
US20040041230A1 (en) * 2002-09-04 2004-03-04 International Rectifier Corporation Semiconductor package for series-connected diodes
US20050077623A1 (en) * 1999-03-15 2005-04-14 Roberts John K. Semiconductor radiation emitter package
CN201523329U (zh) * 2009-11-02 2010-07-07 绍兴科盛电子有限公司 直插式双二极管小电流整流模块
CN101821848A (zh) * 2007-10-09 2010-09-01 飞兆半导体公司 用于有效热量耗散的无线半导体封装
CN203721720U (zh) * 2014-03-11 2014-07-16 佛山市蓝箭电子股份有限公司 一种双二极管串联连接的器件

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6046057A (ja) * 1983-08-23 1985-03-12 Nec Corp 半導体装置
US20050077623A1 (en) * 1999-03-15 2005-04-14 Roberts John K. Semiconductor radiation emitter package
US20040041230A1 (en) * 2002-09-04 2004-03-04 International Rectifier Corporation Semiconductor package for series-connected diodes
CN101821848A (zh) * 2007-10-09 2010-09-01 飞兆半导体公司 用于有效热量耗散的无线半导体封装
CN201523329U (zh) * 2009-11-02 2010-07-07 绍兴科盛电子有限公司 直插式双二极管小电流整流模块
CN203721720U (zh) * 2014-03-11 2014-07-16 佛山市蓝箭电子股份有限公司 一种双二极管串联连接的器件

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110071086A (zh) * 2018-01-24 2019-07-30 矽莱克电子股份有限公司 多个二极管芯片串联的整流装置

Similar Documents

Publication Publication Date Title
US20180183429A1 (en) Integrated series schottky diode rectifier
CN103490755A (zh) Mos芯片并联均流集成开关及其封装模块
CN107979134A (zh) 充电电路和移动终端
CN106449608A (zh) 半导体模块
CN106252321A (zh) 串联二极管集成装置
CN206040634U (zh) 串联二极管集成装置
CN203827604U (zh) 电容与电路板连接结构
CN106158804B (zh) 一种半导体封装结构及其半导体功率器件
CN107275306B (zh) 封装中的堆叠整流器
CN105931998A (zh) 一种绝缘基板结构及使用该基板的功率模块
KR102339135B1 (ko) 브리지 레그 회로 조립체 및 풀-브리지 회로 조립체
CN201011657Y (zh) 三相整流桥式扁平封装功率模块
CN204103749U (zh) 一种用于三电平有源滤波装置的层叠母排
CN206480618U (zh) 应用于功率器件的集成电路
CN204089581U (zh) 高压主功率电源的滤波电路和空调器的电源输入电路
CN208904010U (zh) 半导体封装结构
WO2015124036A1 (zh) 基于印刷电路板的开关电路结构
CN208241025U (zh) 一种功率半导体模块功率端子
CN207250512U (zh) 两个不同元器件串联封装的半导体装置
CN207425848U (zh) 半导体封装结构
CN205647277U (zh) 一种微功率取能变压器装置
CN206194727U (zh) 一种绝缘基板结构及使用该基板的功率模块
CN211238247U (zh) 集成芯片结构及电源模块
CN205377694U (zh) 同步整流装置、整流电路以及电源
CN210927428U (zh) 一种电源芯片及应用该芯片的开关电源系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20170818

Address after: 518000, A, building 611, south-east square International Plaza, Shek ha ha North Street, Futian District, Guangdong, Shenzhen

Applicant after: Shenzhen silicon Lake Semiconductor Co., Ltd.

Address before: 518000 Guangdong, Shenzhen, Futian District, No. 3013 Yitian Road, South Plaza, building A room, Room 302

Applicant before: Chen Wenbin

Applicant before: Luo Xiaochun

TA01 Transfer of patent application right
RJ01 Rejection of invention patent application after publication

Application publication date: 20161221

RJ01 Rejection of invention patent application after publication