CN110071086A - 多个二极管芯片串联的整流装置 - Google Patents

多个二极管芯片串联的整流装置 Download PDF

Info

Publication number
CN110071086A
CN110071086A CN201810068405.7A CN201810068405A CN110071086A CN 110071086 A CN110071086 A CN 110071086A CN 201810068405 A CN201810068405 A CN 201810068405A CN 110071086 A CN110071086 A CN 110071086A
Authority
CN
China
Prior art keywords
diode chip
backlight unit
electrode
pin
load
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201810068405.7A
Other languages
English (en)
Inventor
陈文彬
李国栋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
XILAIKE ELECTRONIC CO Ltd
Original Assignee
XILAIKE ELECTRONIC CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by XILAIKE ELECTRONIC CO Ltd filed Critical XILAIKE ELECTRONIC CO Ltd
Priority to CN201810068405.7A priority Critical patent/CN110071086A/zh
Publication of CN110071086A publication Critical patent/CN110071086A/zh
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

本发明提供一种多个二极管芯片串联的整流装置，包括：引线框架数量为N个彼此隔离的载晶板及电极引脚组，并于电极引脚组包含N+1支引脚，第1至N支引脚分别电性连接至第1至N个载晶板，第N+1支引脚单独设置；N个二极管芯片设置于引线框架上，并通过第一电极分别与N个载晶板相连接，该第1至N‑1个二极管芯片的第二电极分别电性连接于第2至N个载晶板，第N个二极管芯片的第二电极电性连接至第N+1支引脚，当利用自动化设备以固晶及固线的方式生产时，在同一模块封装的装置可取用一片晶圆上相邻具有相同耐电压规格的二极管芯片进行串联来增加反向耐压，并达到自动化生产、合格率高、低成本及提高产品一致性与可靠性的效用。

Description

多个二极管芯片串联的整流装置
技术领域
本发明提供一种多个二极管芯片串联的整流装置，尤指引线框架的N个载晶板为分别设置有二极管芯片，并利用自动化固晶及固线的方式生产以串联N个二极管芯片来增加反向耐压，进而达到合格率高、低成本，并提高产品一致性及可靠性的效用。
背景技术
现今在功率半导体器件设计、封装与测试的领域中，单一器件及并联运用的封装器件发展成熟且较为常见，但串联运用受限于缺乏实用、自动化生产、低成本以及高可靠性的器件解决方案，因此并不常见于串联器件及实际相关的运用，其中并联运用为电流相加，串联运用则为耐压相加，但在相同功率的条件下，提高工作电压能降低工作电流，进而达到高效节能及高功率密度的需求，因为在相同的功率下，提高电压值后可降低电流值，进而可减少终端产品使用器件的电流规格，并提升终端产品的功率密度，也可降低成本。
而传统的串联电压装置串联的方法有三种，第一种是使用同一耐电压规格的单一封装装置进行多个数量的串联，请参阅如图5中所示的实施例，其无法保证能取用到2至N个电性特性最为接近的二极管芯片A来进行串联封装，以致使一致性及可靠性较差，且因封装装置为2至N个的串联，不仅封装的成本高，并使体积相对庞大而占用很大空间；第二种是将2至N片二极管的硅晶圆先进行焊接，然后切割成所需要的电流规格或大小等，便可在阳极与阴极二端进行焊接导电引线后，再进行酸蚀的制程、包胶保护后封装成一高压整流堆；而第三种则如图6中所示的实施例，其取用2至N个二极管芯片A进行焊接堆栈后，便可在第1个与最后一个二极管芯片A二端阳极与阴极进行焊接导电引线A1封装成高耐压串联模块，此种不但无法保证能取用到2至N个电性特性最为接近的二极管芯片A来进行串联封装，一致性及可靠性较差，并较难使用自动化方式生产，导致加工过程较为繁琐，且导电引线A1焊接后只能测试N个二极管芯片A串联的电性特性，无法测试单个二极管芯片A的电气特性，以及工作实际的电压分布状况，难以确保产品一致性及可靠性，即为从事于此行业人员所亟欲研究改善的关键所在。
发明内容
发明人有鉴于上述现有技术的问题与缺失，搜集相关数据经由多方的评估及考虑，并利用从事于此行业的多年研发经验不断的试作与修改，才有此种多个二极管芯片串联的整流装置发明诞生。
本发明的主要目的在于多个二极管芯片串联的整流装置，包括：引线框架数量为N个彼此隔离的载晶板及电极引脚组，并于电极引脚组包含N+1支引脚，且第1支至第N支引脚分别电性连接至第1个至第N个载晶板，第N+1支引脚单独设置；N个二极管芯片设置于引线框架上并通过背面的第一电极分别与N个载晶板相连接，该第1个至第N-1个二极管芯片正面的第二电极分别电性连接于第2个至第N个载晶板，第N个二极管芯片的第二电极电性连接至第N+1支引脚；绝缘保护外层设置在引线框架上并覆盖N个二极管芯片，且电极引脚组外露于绝缘保护外层，当利用自动化设备以固晶及固线的方式生产时，在同一模块封装的装置可取用一片晶圆上相邻具有相同耐电压规格的二极管芯片进行串联来增加反向耐压，并达到自动化生产、合格率高、低成本及提高产品一致性与可靠性的效用。
本发明的次要目的在于引线框架的N个载晶板正投影面积为相同，可使每一个载晶板对二极管芯片的散热性能够趋向一致，以避免电气特性因温度不同产生的差异，并于各二相邻载晶板相对内侧处分别设有互补状的凹部及凸部，以供N个载晶板形成交错结构，提升模块封装的装置物理应力强度，且可通过料件于电极引脚组处横向连接的连接片将N个载晶板连接彼此隔离有一间距，整体结构不散落，也可方便自动化固晶及固线生产，待绝缘保护外层塑封成型后，再由裁切模具来将高耐压串联模块裁切成个别的个体；另，绝缘保护外层上开设有锁固孔，用于供紧固件穿过后将多个模块封装的装置固定于其他物体(如散热器或电路板等)上，以降低实际使用的温度，提升可靠性。
本发明的另一目的在于引线框架的电极引脚组第1支、第N+1支引脚分别作为阴极与阳极，第2支至第N支引脚分别作为测试脚位，并利用第1支引脚与第N+1支引脚测试N个二极管芯片总串联的耐压值及电气特性，且第2支至第N支引脚中的每一组各二相邻引脚可各别测试每一个对应串联的二极管芯片的耐压值及电气特性，以及工作时实际的电压分布状况，使产品可靠性极佳。
本发明的再一目的在于当二极管芯片采用耐压值为1000V的碳化硅(SiC)肖特基二极管时，可运用本发明的整流装置于同一片晶圆上利用自动化固晶取用相邻10个具有相同耐电压规格的芯片进行串联，并于串联后可等同于电压串联形成反向耐压达到10000V的高耐压碳化硅肖特基二极管串联模块，藉此可突破现有单个封装二极管芯片耐压值的极限，以应用于更高工作电压的电源电路中，且因10个相邻二极管芯片电气特性最为一致性，所以在实际应用的状况下，其工作时电压分布状况最为接近，使产品一致性及可靠性极佳。
附图说明
图1为本发明优选实施例的结构示意图。
图2为本发明另一优选实施例引线框架排列的示意图。
图3为本发明再一优选实施例引线框架与二极管芯片连接完成塑封的立体外观图。
图4为本发明又一优选实施例引线框架结构裁切掉部分的引脚的立体外观图。
图5为现有多个二极管串联的等效电路图。
图6为现有串联多个二极管的动作示意图。
【符号说明】
1、引线框架
10、料件
101、连接片
11、载晶板
111、凹部
112、凸部
12、电极引脚组
121、引脚
2、二极管芯片
21、第一电极
22、第二电极
23、引线
3、绝缘保护外层
31、锁固孔
A、二极管芯片
A1、导电引线
L1、第1支引脚
L2、第2支引脚
L3、第3支引脚
L4、第4支引脚
LN、第N支引脚
LN+1、第N+1支引脚
具体实施方式
为达成上述目的及功效，本发明所采用的技术手段及其构造，现绘图就本发明的优选实施例详加说明其构造与功能如下，以利于完全了解。
请参阅图1、2、3、4所示，分别为本发明优选实施例的结构示意图、另一优选实施例引线框架排列的示意图、再一优选实施例引线框架与二极管芯片连接完成塑封的立体外观图及又一优选实施例引线框架结构裁切掉部分的引脚的立体外观图，由图中可清楚看出，本发明的多个二极管芯片串联的整流装置为包括有引线框架1、N个二极管芯片2及绝缘保护外层3，其中：
该引线框架1为导体材质并包含彼此隔离有一间距的N个载晶板11及电极引脚组12，其中N的数量至少可为2，即N的数量为大于或等于2，而电极引脚组12包含有N+1支引脚121，第1支至第N支引脚121由第1个至第N个载晶板11上分别直接延伸或电性连接的N支引脚121，且第N+1支引脚121单独设置，而引线框架1是料件10利用加工方式成型出N个载晶板11，并于电极引脚组12的N+1支引脚121处具有横向连接的连接片101，且可通过连接片101将N个载晶板11连接在一起彼此隔离有一间距。
该二极管芯片2包含但不限于以硅(Si)为基底的肖特基二极管芯片、碳化硅(SiC)肖特基二极管芯片、快恢复二极管芯片、一般的P-N结二极管芯片、齐纳二极管芯片、氮化镓(GaN)二极管芯片、砷化镓(GaAs)二极管芯片或其他二极管芯片，并具有背面的第一电极21及正面与第一电极21背离的第二电极22，而N个二极管芯片2设置于引线框架1上通过第一电极21分别与N个载晶板11相连接，并由第1个至第N-1个二极管芯片2的第二电极22通过引线23分别电性连接于第2个至第N个载晶板11，且第N个二极管芯片2的第二电极22通过引线23电性连接至电极引脚组12单独设置的第N+1支引脚121。
在本实施例中，每一个二极管芯片2背面的第一电极21为N型半导体以分别作为二极管的阴极，而正面的第二电极22为P型半导体以分别作为二极管的阳极，并在其他实施例中也可以是背面的第一电极21为阳极，正面的第二电极22为阴极。
该绝缘保护外层3为由环氧树脂或其他塑料一体成型设置在引线框架1的载晶板11上并覆盖于N个二极管芯片2，可以理解的，在其他实施例中引线框架1亦可进一步包含外露的散热片而不被绝缘保护外层3所覆盖，可以更好地对二极管芯片2进行散热，也可以采用如载晶板11的后背，或者是除了电极引脚组12所外露的部分结构不被绝缘保护外层3包覆，从而能够直接与外界空气接触来进行散热。
当本发明利用自动化设备以固晶(Die Bonding)及固线(Wire Bonding)的方式生产时，在同一个模块封装的整流装置N个二极管芯片2分别取自一片晶圆上相邻具有相同耐电压规格的芯片进行串联，其耐压值及电气特性为最接近而一致性最高，对利用串联累加耐电压的特性应用而言，此种高耐压串联模块封装的整流装置可靠性为最高，且因N个二极管芯片2通过相同的第一电极21与N个载晶板11相连接，即都是P型半导体向上或N型半导体向上，因此在封装时便不需对芯片进行翻转，待完成绝缘保护外层3的塑封成型后，再由裁切模具进行裁切形成个别的个体，进而达到自动化生产、合格率高、低成本及可提高产品一致性与可靠性的效用。
如图2所示，在本实施例中的引线框架1N个载晶板11正投影面积为相同，可使每一个载晶板11对二极管芯片2的散热性皆能够趋向一致，以避免每一个二极管芯片2工作时温度不一致导致其电气特性因温度不同所产生的差异，并于各二相邻载晶板11相对内侧处分别设有互补状的凹部111及凸部112，此种N个载晶板11可利用凹部111与凸部112形成交错结构，并提升高耐压串联模块封装的整流装置物理应力强度，且可通过料件10将多个模块封装的装置连接在同一个连接片101上，整体结构不散落，也可方便自动化生产，使N个独立的载晶板11间的节距保持相同，且绝缘保护外层3表面上开设有至少一个贯穿引线框架1外的部分的锁固孔31，用于供紧固件(如螺丝)穿过锁固孔31后将多个模块封装的装置固定于其他物体(如散热器或电路板等)上，以降低实际使用的温度，提升可靠性。
在本实施例中，引线框架1的电极引脚组12包含N+1支引脚121，其中第1支至第N支引脚121分别电性连接至N个载晶板11，并由第1个至第N-1个二极管芯片2的第二电极22分别电性连接于第2个至第N个载晶板11，且第N个二极管芯片2的第二电极22电性连接至单独设置的第N+1支引脚121，所以第1支、第N+1支引脚121分别作为整流装置的阴极与阳极，第2支至第N支引脚121分别为测试极，例如第1支引脚(L1)121与第N+1支引脚(LN+1)121作为整流装置的N个二极管芯片2总串联电性特性的测试脚位，第1支引脚(L1)121与第2支引脚(L2)121作为第1个二极管芯片2电性特性的第一组测试脚位，第2支引脚(L2)121与第3支引脚(L3)121作为第2个二极管芯片2电性特性的第二组测试脚位，第3支引脚(L3)121与第4支引脚(L4)121作为第3个二极管芯片2电性特性的第三组测试脚位，由此可类推，第N支引脚(LN)121与第N+1支引脚(LN+1)121则作为第N个二极管芯片2电性特性的第N组测试脚位，即每一组各二相邻引脚121(L1与L2、L2与L3、L3与L4～LN与LN+1)分别作为对应的二极管芯片2电性特性的测试脚位，便可测试N个二极管芯片2总串联后的耐压值及电气特性，或者是可依制程或需求各别测试每一个串联的二极管芯片2的耐压值及电气特性，以及工作时实际的电压分布状况，使产品可靠性极佳。
需要说明的是，电极引脚组12的第2支至第N支引脚121为测试用引脚，若在已知不需要测试引脚的情况下，亦可依实际的需求或应用变更设计，例如原先设计为5个二极管芯片2搭配6支引脚121结构裁切掉第2支至第5支引脚121成为2支引脚121结构，仅只保留作为阴极与阳极的第1支与最后一支引脚121，并于生产过程中，也可切除第2支至第N支引脚121外露于绝缘保护外层3部分的结构，仅保留一小段的测试极，方便后续加工或安装于电路板上使用，所以在以下说明书内容中皆一起进行说明，合予陈明。
如上所述，当二极管芯片2采用耐压值为1000V的碳化硅(SiC)肖特基二极管时，可运用本发明多个二极管芯片串联的整流装置于同一片晶圆上利用自动化固晶取相邻10个具有相同耐电压规格的芯片进行串联，并于串联后可等同于电压串联形成反向耐压达到10000V的高耐压碳化硅肖特基二极管串联模块，藉此可突破现有单个封装二极管芯片耐压值的极限，以应用于更高工作电压的电源电路中，并于电源电路相同的功率下，提高电压值后，即可降低电流值，且因10个相邻二极管芯片2的耐压值及电气特性最为一致性，所以在实际应用的状况下，其工作时实际的电压分布状况最为接近，并利用自动化的方式生产，使产品一致性及可靠性极佳。
因此，本发明主要针对引线框架1包含N个彼此隔离的载晶板11，并于电极引脚组12的第1支至第N支引脚121分别电性连接至第1个至第N个载晶板11，而引线框架1上则设置有N个二极管芯片2并通过背面第一电极21分别与N个载晶板11相连接，该第1个至第N-1个二极管芯片2正面第二电极121分别电性连接于第2至N个载晶板11，且第N个二极管芯片2的第二电极121电性连接至第N+1支引脚121，再于引线框架1上设置有覆盖N个二极管芯片2的绝缘保护外层3，当利用自动化设备以固晶及固线的方式生产时，在同一模块封装的装置可取用一片晶圆上相邻具有相同耐电压规格的二极管芯片2进行串联来增加反向耐压，进而达到自动化生产、合格率高、低成本及可提高产品一致性与可靠性的效用。
上述详细说明为针对本发明一种优选的可行实施例说明而已，该实施例并非用以限定本发明的权利要求保护范围，凡其他未脱离本发明所揭示的技艺精神下所完成的均等变化与修饰变更，均应包含于本发明所涵盖的权利要求保护范围中。

Claims (10)

1.一种多个二极管芯片串联的整流装置，包括：
引线框架，为导体材质并包含彼此隔离的N个载晶板及电极引脚组，其中N的数量至少为2，而电极引脚组包含N+1支引脚，第1支至第N支引脚分别电性连接至第1个至第N个载晶板，第N+1支引脚单独设置；
N个二极管芯片，并于二极管芯片的背面与正面分别具有第一电极及第二电极，而N个二极管芯片设置于引线框架上并通过第一电极分别与N个载晶板相连接，该第1个至第N-1个二极管芯片的第二电极分别电性连接于第2个至第N个载晶板，且第N个二极管芯片的第二电极电性连接至第N+1支引脚；及
绝缘保护外层，设置在引线框架上并覆盖N个二极管芯片，且电极引脚组外露于绝缘保护外层。
2.如权利要求1所述的多个二极管芯片串联的整流装置，其中该引线框架的N个载晶板正投影面积为相同。
3.如权利要求1所述的多个二极管芯片串联的整流装置，其中该引线框架于各二相邻的载晶板相对内侧处为分别设有互补状的凹部及凸部，以供N个载晶板形成交错结构。
4.如权利要求1所述的多个二极管芯片串联的整流装置，其中该引线框架的电极引脚组处为具有料件横向连接的连接片，用于将N个载晶板连接彼此隔离有一间距，并以自动化固晶及固线方式生产，且绝缘保护外层塑封成型后，再由裁切模具裁切成个别的个体。
5.如权利要求1所述的多个二极管芯片串联的整流装置，其中该二极管芯片的第一电极与第二电极分别为二极管的阴极及阳极，并由第1个至第N-1个二极管芯片的第二电极通过引线分别电性连接于第2个至第N个载晶板，第N个二极管芯片的第二电极通过引线电性连接至电极引脚组的第N+1支引脚。
6.如权利要求5所述的多个二极管芯片串联的整流装置，其中该二极管芯片是以硅为基底的肖特基二极管芯片、碳化硅肖特基二极管芯片、快恢复二极管芯片、P-N结二极管芯片、齐纳二极管芯片、氮化镓二极管芯片或砷化镓二极管芯片。
7.如权利要求1所述的多个二极管芯片串联的整流装置，其中该二极管芯片取自一片晶圆上相邻具有相同耐电压规格的芯片。
8.如权利要求1所述的多个二极管芯片串联的整流装置，其中该引线框架的电极引脚组的第1支、第N+1支引脚分别作为阴极与阳极，且第2支至第N支引脚分别作为测试脚位。
9.如权利要求8所述的多个二极管芯片串联的整流装置，其中该电极引脚组的第1支引脚与第N+1支引脚作为N个二极管芯片总串联电性特性的测试脚位，每一组各二相邻引脚分别作为对应的二极管芯片电性特性的测试脚位。
10.如权利要求1所述的多个二极管芯片串联的整流装置，其中该绝缘保护外层表面上为开设有至少一个锁固孔。
CN201810068405.7A 2018-01-24 2018-01-24 多个二极管芯片串联的整流装置 Withdrawn CN110071086A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810068405.7A CN110071086A (zh) 2018-01-24 2018-01-24 多个二极管芯片串联的整流装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810068405.7A CN110071086A (zh) 2018-01-24 2018-01-24 多个二极管芯片串联的整流装置

Publications (1)

Publication Number Publication Date
CN110071086A true CN110071086A (zh) 2019-07-30

Family

ID=67365482

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810068405.7A Withdrawn CN110071086A (zh) 2018-01-24 2018-01-24 多个二极管芯片串联的整流装置

Country Status (1)

Country Link
CN (1) CN110071086A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111613609A (zh) * 2020-05-06 2020-09-01 广东威特真空电子制造有限公司 高压二极管、高压整流电路和变频式磁控管驱动电源

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102339807A (zh) * 2011-06-16 2012-02-01 沈健 一种散热片之间有t型缺口的引线框架
CN106252321A (zh) * 2016-09-12 2016-12-21 陈文彬 串联二极管集成装置
TWM539699U (zh) * 2016-10-27 2017-04-11 Sirectifier Electronic Co Ltd 集成化串聯蕭特基二極體之整流裝置
CN107452704A (zh) * 2017-09-06 2017-12-08 深圳市矽莱克半导体有限公司 串联封装的半导体装置及其引线框架
CN107546209A (zh) * 2017-09-28 2018-01-05 深圳市矽莱克半导体有限公司 串联封装的碳化硅衬底及氮化镓衬底半导体装置
CN207896085U (zh) * 2018-01-24 2018-09-21 矽莱克电子股份有限公司 多个二极管芯片串联的整流装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102339807A (zh) * 2011-06-16 2012-02-01 沈健 一种散热片之间有t型缺口的引线框架
CN106252321A (zh) * 2016-09-12 2016-12-21 陈文彬 串联二极管集成装置
TWM539699U (zh) * 2016-10-27 2017-04-11 Sirectifier Electronic Co Ltd 集成化串聯蕭特基二極體之整流裝置
CN107452704A (zh) * 2017-09-06 2017-12-08 深圳市矽莱克半导体有限公司 串联封装的半导体装置及其引线框架
CN107546209A (zh) * 2017-09-28 2018-01-05 深圳市矽莱克半导体有限公司 串联封装的碳化硅衬底及氮化镓衬底半导体装置
CN207896085U (zh) * 2018-01-24 2018-09-21 矽莱克电子股份有限公司 多个二极管芯片串联的整流装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111613609A (zh) * 2020-05-06 2020-09-01 广东威特真空电子制造有限公司 高压二极管、高压整流电路和变频式磁控管驱动电源
CN111613609B (zh) * 2020-05-06 2022-08-23 广东威特真空电子制造有限公司 高压二极管、高压整流电路和变频式磁控管驱动电源

Similar Documents

Publication Publication Date Title
CN107808878A (zh) 堆叠型芯片封装结构
CN102354699B (zh) 高压氮化物led器件及其制造方法
CN106847801A (zh) 一种表面贴装式rgb‑led封装模组及其制造方法
CN101312177A (zh) 用于半导体器件的引线框
CN204088299U (zh) 一种新型sot223-3l封装引线框架
CN105826209A (zh) 一种封装结构及其制造方法
US7095096B1 (en) Microarray lead frame
CN109727943A (zh) 一种具有低热阻的半导体器件封装结构及其制造方法
JP6876142B2 (ja) 太陽光発電コンポーネント用チップ低電圧パッケージ型ジャンクションボックス及びその製造方法
CN206340544U (zh) 一种表面贴装式rgb‑led封装模组
CN207896085U (zh) 多个二极管芯片串联的整流装置
CN110071086A (zh) 多个二极管芯片串联的整流装置
US7768104B2 (en) Apparatus and method for series connection of two die or chips in single electronics package
CN105161605B (zh) 一种可实现高效封装的GaN基LED芯片制备方法
CN209357719U (zh) 一种具有低热阻的半导体器件封装结构
CN108807316A (zh) 半导体封装结构及半导体器件
CN102054717A (zh) 半导体芯片栅格阵列封装及其制造方法
CN208538856U (zh) 一种GaN基级联功率器件
CN104916599A (zh) 芯片封装方法和芯片封装结构
CN205488205U (zh) 片式支架、片式器件阵列以及片式器件
CN104112811B (zh) 一种led的封装方法
CN210200717U (zh) 一种采用绝缘封装的可控硅
TWI653741B (zh) 高耐壓串聯之整流裝置
CN104600048B (zh) 一种半导体封装结构及方法
CN213242543U (zh) 一种增加芯片面积的引线框架封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20190730

WW01 Invention patent application withdrawn after publication