JP2001332660A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP2001332660A
JP2001332660A JP2000154890A JP2000154890A JP2001332660A JP 2001332660 A JP2001332660 A JP 2001332660A JP 2000154890 A JP2000154890 A JP 2000154890A JP 2000154890 A JP2000154890 A JP 2000154890A JP 2001332660 A JP2001332660 A JP 2001332660A
Authority
JP
Japan
Prior art keywords
main electrode
semiconductor element
connection conductor
intermediate connection
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000154890A
Other languages
English (en)
Inventor
Atsuhiko Tanaka
敦彦 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2000154890A priority Critical patent/JP2001332660A/ja
Publication of JP2001332660A publication Critical patent/JP2001332660A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/3716—Iron [Fe] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/3754—Coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/3754—Coating
    • H01L2224/37599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/404—Connecting portions
    • H01L2224/40475—Connecting portions connected to auxiliary connecting means on the bonding areas
    • H01L2224/40491—Connecting portions connected to auxiliary connecting means on the bonding areas being an additional member attached to the bonding area through an adhesive or solder, e.g. buffer pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

(57)【要約】 【課題】 水分の浸入や汚染物質の侵入を防止し、長期
間の使用に対する電気的信頼性を向上することができ、
更に外部応力に対する半導体素子の損傷を防止し、半導
体素子の電気的特性の変化を防止することができる半導
体装置を提供する。 【解決手段】 樹脂封止型半導体装置において、支持基
板１上にベベル端面を有する半導体素子４、例えばダイ
オードが取り付けられ、この半導体素子４上に中間接続
導体６が取り付けられている。中間接続導体６の幅寸法
（直径寸法）Ｌ３は半導体素子４の第２の主電極４４の
幅寸法（直径寸法）Ｌ２以上に設定されている。中間接
続導体６の周縁部分を第２の主電極４４の周縁部分より
も突出させたことによって、半導体素子４のベベル端面
４５上には、中間接続導体６の表面上の一部に渡る広範
囲で保護樹脂１０を形成することができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に関し、特に高耐圧化のために半導体チップ
の端面を所定の幾何学的形状に成形した電力用半導体素
子を搭載したパッケージ及びその製造方法に関する。
【０００２】
【従来の技術】図１０に示す樹脂封止型半導体装置は、
支持基板１０１と、支持基板１０１の周囲に沿って配設
された外部端子１０２と、支持基板１０１の表面上に配
設されたダイオード（ダイオードチップ）１０３と、ダ
イオード１０３上の中間接続導体（金属ボス）１０４
と、中間接続導体１０４と外部端子１０２との間を電気
的に接続する接続導体１０５と、ダイオード１０３の端
面を被覆する保護樹脂１０６と、ダイオード１０３等を
封止する樹脂封止部１０７とを備えて構成されている。
【０００３】支持基板１０７は、導電性基板で形成され
ており、ダイオード１０３を支持し、放熱板として使用
され、更に主電源板としても使用されている。ダイオー
ド１０３で発生した熱を樹脂封止部１０７の外部に効率
よく放熱するために、支持基板１０１の裏面は樹脂封止
部１０７の下面から露出されている。従って、支持基板
１０１は外部端子１０２よりも下方向に下げられてい
る。
【０００４】ダイオード１０３は、その構造を詳細に示
していないが、支持基板１０１側に配設されたカソード
電極と、このカソード電極と対向して配設されたアノー
ド電極とを備えている。更に、ダイオード１０３は、カ
ソード電極とアノード電極との間の端面における電界強
度を緩和するために、カソード電極の幅寸法よりもアノ
ード電極の幅寸法を大きくし、半導体チップの端面を傾
斜させたメサ形構造で構成されている。下側のカソード
電極の幅寸法よりも上側のアノード電極の幅寸法が大き
く、下方から上方に向って末広がりの断面形状を有して
いるので、この種の幾何学的形状は、「逆メサ形構造」
と呼ばれている。
【０００５】中間接続導体１０４は、ダイオード１０３
のアノード電極上に配設されており、接続導体１０５を
支持基板１０１の表面に対して水平に取り付けるための
高さ調節に使用されている。即ち、接続導体１０５の一
端は中間接続導体１０４を介在させてアノード電極に電
気的に接続され、接続導体１０５の他端は外部端子１０
２に電気的に接続され、接続導体１０５が中間接続導体
１０４により支持基板１０１に対して水平に取り付けら
れているので、これらの接続を良好に行うことができ
る。
【０００６】保護樹脂１０６は、少なくとも樹脂封止部
１０７とダイオード１０３との間の熱膨張係数差で発生
する応力を緩和し、ダイオード１０３に働く外部応力を
減少するようになっている。更に保護樹脂１０６は、外
部からの水の浸入や重金属などの汚染物質の侵入を防止
するようになっている。保護樹脂１０６には、滴下塗布
（ポッティング）法により塗布した後に硬化させたポリ
イミド系樹脂が使用されている。
【０００７】
【発明が解決しようとする課題】上記樹脂封止型半導体
装置においては、以下の点について配慮がなされていな
かった。
【０００８】ダイオード１０３のアノード電極の幅寸法
に対して、中間接続導体１０４の幅寸法が小さく設定さ
れている。即ち、中間接続導体１０４の平面形状はアノ
ード電極の平面形状に比べて小さく設定され、中間接続
導体１０４はアノード電極の内側に配設されている。こ
のため、ダイオード１０３の端面それ自体が保護樹脂１
０６の滴下塗布領域であり、このダイオード１０３の端
面の面積に応じた塗布量の保護樹脂１０６しか形成する
ことができなかった。従って、充分な厚みの保護樹脂１
０６を得ることが難しく、水の浸入や汚染物質の侵入に
対して更にマージンを確保することができず、長期間の
使用に対する電気的信頼性が充分でなかった。
【０００９】更に、逆メサ形構造のダイオード１０３に
おいては、傾斜端面を備えていることから、アノード電
極の周縁部分（アノード電極面と半導体チップの端面と
が交わる部分）が鋭角形状で形成されている。このよう
な形状を有するアノード電極の周縁部分には、応力集中
が発生しやすく、また機械的強度が充分に得られない。
しかも、前述のようにダイオード１０３の端面の面積に
応じた塗布量の保護樹脂１０６しか形成することができ
ないので、アノード電極の周縁部分を保護樹脂１０６で
充分に被覆することができず、アノード電極の周縁部分
に欠けを生じる可能性が指摘されていた。アノード電極
の周縁部分に欠けが存在すると、ダイオード特性が変化
してしまい、電気的信頼性を損ねてしまう可能性があっ
た。
【００１０】本発明は上記課題を解決するためになされ
たものである。従って、本発明の目的は、長期間の使用
に対する電気的信頼性を向上することが可能な半導体装
置を提供することである。
【００１１】更に、本発明の目的は、外部応力に対する
半導体素子の損傷を防止することにより、半導体素子の
電気的特性の変化を防止することができ、電気的信頼性
を向上することが可能な半導体装置を提供することであ
る。
【００１２】更に、本発明の目的は、製造工程数を減少
することができる半導体装置の製造方法を提供すること
である。
【００１３】更に、本発明の目的は、製造上の歩留まり
を向上することができる半導体装置の製造方法を提供す
ることである。
【００１４】
【課題を解決するための手段】上記課題を解決するため
に、本発明の第１の特徴は、支持基板と、支持基板上に
配設され、この支持基板側の第１の主電極及び第１の主
電極に対向する第２の主電極を具備し、ベベル端面を有
する半導体素子と、半導体素子の第２の主電極上に配設
され、この第２の主電極の幅寸法以上の幅寸法を有する
中間接続導体と、中間接続導体に電気的に接続された外
部端子と、半導体素子の第１の主電極から第２の主電極
までのベベル端面上と中間接続導体の少なくとも一部の
表面上とを覆う保護樹脂とを備えた半導体装置としたこ
とである。ここで、「幅寸法」とは、所定の断面におい
て観察される幅の寸法の意であり、平面が円形の半導体
チップでは、直径の寸法の意である。また、「ベベル端
面を有する半導体素子」とは、半導体チップの端面にお
ける電界強度を緩和するために、半導体チップの端面を
所定の角度に成形処理した半導体素子という意である。
通常この端面の成形処理は、「ベベリング」として知ら
れている。例えばｐ＋−ｎ−−ｎ＋構造のダイオードで
あれば、低不純物密度のｎ−半導体領域から高不純物密
度のｐ＋型半導体領域に行くに従い接合面積が大きくな
るような端面形状は、「正ベベル」と定義される。この
逆は、「負ベベル」と定義される。
【００１５】本発明においては、支持基板側の第１の主
電極の幅寸法（直径の寸法）に比べて、支持基板から離
間した第２の主電極の幅寸法（直径の寸法）が大きく設
定されており、第１の主電極から第２の主電極に向っ
て、末広がりのベベル傾斜（正ベベル角）を有する。こ
のような「半導体素子」には、第１の主電極と第２の主
電極との間における端面の電界強度を緩和する必要があ
る比較的大電圧を取り扱うデバイス、例えばダイオー
ド、縦型の電界効果トランジスタ（ＦＥＴ）、縦型の静
電誘導トランジスタ（ＳＩＴ）、縦型のバイポーラトラ
ンジスタ（ＢＪＴ）等の半導体素子が好適である。この
ような電力用半導体素子では、端面がｐ−ｉ−ｎ構造に
なるので、正ベベルの端面形状が採用可能である。一
方、絶縁ゲート型バイポーラトランジスタ（ＩＧＢ
Ｔ）、静電誘導サイリスタ（ＳＩサイリスタ）、ゲート
・ターン・オフサイリスタ（ＧＴＯサイリスタ）等の端
面がｐ−ｎ−ｐ構造になるパワーデバイスの場合は、正
ベベル端面を２つ有したダブルベベル（２重ベベル）形
状とすれば良い。即ち、臼型、単葉双曲面、楕円錘で示
されるような中央部がくびれた端面形状に成形すれば良
い。また、ベベル角の制御が難しく、且つ鋭角となるた
め面積効率が低くなる欠点を有するものの、負ベベル端
面のパワーデバイスにも適用可能である。従って、「第
１の主電極」とは、ダイオード、ＳＩサイリスタ又はＧ
ＴＯサイリスタにおいてはアノード電極若しくはカソー
ド電極のいずれか一方、ＢＪＴ又はＩＧＢＴにおいては
エミッタ領域若しくはコレクタ領域のいずれか一方、Ｆ
ＥＴやＳＩＴにおいてはソース領域若しくはドレイン領
域のいずれか一方を意味する。「第２の主電極」とは、
ダイオード、ＳＩサイリスタ又はＧＴＯサイリスタにお
いては第１の主電極とはならないアノード領域若しくは
カソード領域のいずれか一方、ＢＪＴ又はＩＧＢＴにお
いては第１の主電極とはならないエミッタ領域若しくは
コレクタ領域のいずれか一方、ＦＥＴやＳＩＴにおいて
は第１の主電極とはならないソース領域若しくはドレイ
ン領域のいずれか一方を意味する。即ち、ダイオード、
ＳＩサイリスタ又はＧＴＯサイリスタにおいては第１の
主電極がアノード領域であれば第２の主電極はカソード
領域であり、ＢＪＴ又はＩＧＢＴにおいては第１の主電
極がエミッタ領域であれば第２の主電極はコレクタ領域
であり、ＦＥＴやＳＩＴにおいては第１の主電極がソー
ス領域であれば第２の主電極はドレイン領域である。
【００１６】「中間接続導体」は、半導体素子の第２の
主電極と外部端子との間の電気的な接続を行う。この
「中間接続導体」は、例えば半導体素子の第２の主電極
の高さと外部端子の高さとを一致させる高さ調節に使用
されることが好ましい。「第２の主電極の幅寸法以上の
幅寸法を有する中間接続導体」であるので、中間接続導
体が、第２の主電極の幅寸法と同一の幅寸法の場合と、
第２の主電極の幅寸法よりも大きな幅寸法の場合とを含
む。「保護樹脂」は、半導体チップの端面からの水の浸
入や汚染物質の侵入を防止し、更に半導体素子に加わる
外部応力を減少させる働きを持つ。例えば、この「保護
樹脂」には、滴下塗布法で形成されるポリイミド系樹脂
を実用的に使用することができる。
【００１７】このような本発明の第１の特徴に係る半導
体装置においては、半導体素子のベベル傾斜を有する端
面上に加えて中間接続導体の表面上まで保護樹脂の形成
面積（塗布面積）を広げたので、充分な厚みの膜厚と広
い面積で保護樹脂を形成することができる。従って、半
導体素子のベベル傾斜を有する端面と保護樹脂との間の
界面に生成される水の浸入経路や汚染物質の侵入経路を
長くすることができ、水の浸入や汚染物質の侵入を防止
することができるので、長期間に渡って半導体装置の電
気的信頼性を向上することができる。更に、半導体素子
の第２の主電極の周縁部分に充分な厚みの保護樹脂を形
成することができるので、この保護樹脂により外部応力
を緩和することができ、第２の主電極の周縁部分（例え
ば、ダイオードのアノード領域の周縁部分）の損傷を防
止することができる。更に、半導体素子の第２の主電極
の周縁部分には第２の主電極の幅寸法以上の幅寸法を有
する中間接続導体が配設され、この中間接続導体により
第２の主電極の周縁部分の機械的強度を補強することが
できるので、第２の主電極の周縁部分の損傷を防止する
ことができる。従って、半導体素子の電気的特性を変化
させることがないので、半導体装置の電気的信頼性を向
上することができる。更に、既存の中間接続導体を使用
し、この中間接続導体の形状を変更するだけなので、電
気的信頼性の向上を簡易に実現することができる。
【００１８】本発明の第１の特徴に係る半導体装置にお
いては、中間接続導体の幅寸法は、半導体素子の第２の
主電極の幅寸法よりも大きく設定されることが好まし
い。上述したように、「幅寸法」とは、所定の断面にお
いて観察される幅の寸法の意であり、平面が円形の半導
体チップでは、直径の寸法が対応する。「中間接続導体
の幅寸法を半導体素子の第２の主電極の幅寸法よりも大
きく設定する」とは、半導体素子の第２の主電極の周縁
部分よりも中間接続導体の周縁部分を突出させるという
意味で使用される。このように構成される半導体装置に
おいては、中間接続導体の第２の主電極の周縁部分から
突出した寸法に応じた膜厚で保護樹脂を形成することが
できる。従って、保護樹脂の膜厚を厚く設定するには中
間接続導体の幅寸法を調節することにより簡易に実現す
ることができる。
【００１９】本発明の第１の特徴に係る半導体装置にお
いては、中間接続導体の周縁部分は、半導体素子の第２
の主電極の周縁部分から１０μｍ〜１００μｍの範囲内
で突出させることが好ましい。ここで、中間接続導体の
周縁部分の突出量の「１０μｍ」とは、水の浸入や汚染
物質の侵入の防止に必要な最低限の膜厚を形成するため
の寸法を意味する。更に、突出量の「１０μｍ」とは、
半導体素子の第２の主電極の周縁部分に働く応力を充分
に緩和するのに必要な最低限の膜厚の保護樹脂を形成す
るための寸法を意味する。突出量の「１００μｍ」と
は、空気の巻き込み等を生じずに良好な状態で保護樹脂
を形成するための寸法を意味する。更に、中間接続導体
の周縁部分は半導体素子の第２の主電極の周縁部分から
２０μｍ〜７０μｍの範囲内で突出させることが好まし
い。このように構成される半導体装置においては、水の
浸入や汚染物質の侵入を確実に防止することができ、且
つ半導体素子の第２の主電極の周縁部分の損傷を防止す
ることができるので、電気的信頼性を向上することがで
き、更に保護樹脂自体に空気の巻き込み等を生じること
がないので、より一層の電気的信頼性を向上することが
できる。
【００２０】本発明の第２の特徴は、支持基板上にこの
支持基板側の第１の主電極及び第１の主電極に対向する
第２の主電極を具備し、ベベル端面を有する半導体素子
を形成する工程と、半導体素子の第２の主電極上にこの
第２の主電極の幅寸法以上の幅寸法を有する中間接続導
体を形成する工程と、半導体素子の第１の主電極から第
２の主電極までのベベル端面上及び中間接続導体の少な
くとも一部の表面上に滴下塗布により保護樹脂を形成す
る工程とを、少なくとも備えた半導体装置の製造方法と
したことである。
【００２１】このような本発明の第２の特徴に係る半導
体装置の製造方法においては、ベベル端面を有する半導
体素子の第２の主電極上にこの第２の主電極の幅寸法以
上の幅寸法を有する中間接続導体を形成した後に、滴下
塗布により保護樹脂を形成するようにしたので、半導体
チップの端面から中間接続導体の少なくとも一部の表面
に渡って広範囲に適度な膜厚を有する保護樹脂を形成す
ることができる。更に、既存の中間接続導体を使用し、
この中間接続導体の形状を変更するだけで広範囲に適度
な膜厚を有する保護樹脂を形成することができるので、
製造工程数を増加することなく、電気的信頼性の向上に
好適な半導体装置の製造方法とすることができる。更
に、電気的信頼性を向上することができる半導体装置を
製造することができるので、製造上の歩留まりを向上す
ることができる。
【００２２】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。
【００２３】［装置の構造］図１、図２及び図３に示す
ように、本発明の実施の形態に係る樹脂封止型半導体装
置は、支持基板１と、支持基板１上に配設され、この支
持基板１側の第１の主電極４３及び第１の主電極４３に
対向する第２の主電極４４を有するベベル端面を有する
半導体素子４と、半導体素子４の第２の主電極４４上に
配設され、この第２の主電極４４の幅寸法（若しくは直
径）Ｌ２以上の幅寸法（若しくは直径）Ｌ３を有する中
間接続導体（例えば、「金属ボス」と呼ばれている。）
６と、中間接続導体６に電気的に接続された外部端子２
と、半導体素子４の第１の主電極４３から第２の主電極
４４までのベベル端面４５上と中間接続導体６の少なく
とも一部の表面上とを覆う保護樹脂１０とを備えてい
る。更に、樹脂封止型半導体装置は、外部端子２上から
中間接続導体６上に渡って配設され、外部端子２と中間
接続導体との間を電気的に接続する接続導体（例えば、
「連結リード」と呼ばれている。）９を備えている。こ
れらの支持基板１、外部端子２のインナー部分、半導体
素子４、中間接続導体６及び接続導体９は樹脂封止部１
１により気密に封じられている。
【００２４】支持基板１は、半導体素子４を支持（マウ
ント）し、放熱板として使用され、更に主電源板として
も使用されている。支持基板１には、例えば電気伝導性
に優れ、且つ熱伝導性に優れた銅板の表面にニッケル
（Ｎｉ）めっきを施した導電性基板を実用的に使用する
ことができる。支持基板１の平面形状は、必ずしもこの
形状に限定されるものではないが、矩形形状で構成され
ている。本発明の実施の形態において、支持基板１は、
半導体素子４の動作で発生する熱の放熱効率を高めるた
めに、少なくとも外部端子（後述する他方の外部端子）
２の板厚よりも厚い板厚で形成されており、更に裏面側
を樹脂封止部１１の底面から露出させるようになってい
る。即ち、支持基板１はタブ下げ構造のような構造で構
成されている。
【００２５】本発明の実施の形態において、樹脂封止型
半導体装置には２本の外部端子２，２＊を備えており、
この２本の外部端子２，２＊は支持基板１の外周に沿っ
て配列されている。一方の外部端子（第１の外部端子）
２＊は、図示しないが、インナー部分を支持基板１に一
体的に形成して（電気的に接続して）おり、アウター部
分を樹脂封止部１１の外部に突出させている。この第１
の外部端子２＊は半導体素子４の第１の主電極４３に電
気的に接続されている。他方の外部端子（第２の外部端
子）２は、図１に示すように、インナー部分を接続導体
９、中間接続導体６のそれぞれを通して半導体素子４の
第２の主電極４４に電気的に接続し、アウター部分を一
方の外部端子２と同様に樹脂封止部１１の外部に突出さ
せている。この第２の外部端子２は半導体素子４の第２
の主電極４４に主電流を供給するようになっている。本
発明の実施の形態において、第１の外部端子２＊は、支
持基板１とともに一体化されたリードフレーム（図４の
リードフレーム２１参照）から形成されたものであり、
支持基板１と同様に例えば銅板の表面にニッケルめっき
を施した導電性材料で形成されている。
【００２６】なお、本発明においては、第１の外部端子
２＊は、必ずしも支持基板１に一体的に形成する必要は
なく、第２の外部端子２と同様に接続導体を使用して支
持基板１に電気的に接続するようにしても良い。また、
本発明においては、支持基板１及び外部端子２，２＊を
コバール、インバー等の導電性材料で形成しても良い
し、更に支持基板１と外部端子２，２＊との双方を別々
の導電性材料で形成しても良い。
【００２７】半導体素子４は支持基板１上に接続材３を
介在させて電気的且つ機械的に接続されている。接続材
３には例えばＰｂ／Ｓｎ系、Ｐｂ／Ａｇ／Ｉｎ系、Ａｎ
／Ｓｎ系、Ｓｎ／Ｉｎ系、Ａｇ／Ｉｎ系等の半田を実用
的に使用することができる。また、接続材３には金属フ
ィラーを混合した導電性接着剤等でもかまわない。
【００２８】半導体素子４は、特に図３に示すように、
支持基板１の表面からその上方に向って、第１の主電極
（カソード電極）４３、カソード領域として機能する第
１の主電極領域４１、ドリフト領域４０として機能する
低不純物密度領域、アノード領域として機能する第２の
主電極領域４２、第２の主電極（アノード電極）４２の
それぞれを順次積層したｎ−ｉ−ｐ構造の電力用ダイオ
ード（ダイオードチップ）である。即ち、第１の主電極
領域４１は、不純物密度２×１０１８ｃｍ−３〜１×１
０２１ｃｍ−３程度の高不純物密度のｎ＋型半導体領域
４１である。
【００２９】ドリフト領域４０は、真性半導体領域の
他、ｎ−型（ν型）若しくはｐ−型（π型）の領域でも
かまわない。即ち、極僅かなｐ型若しくはｎ型のドーパ
ントが含まれていても、不純物密度１×１０１１ｃｍ
−３〜５×１０１２ｃｍ−３程度以下の、実質的にｉ型
と見なせる領域であれば良い。更に、不純物密度５×１
０１ ２ｃｍ−３〜５×１０１４ｃｍ−３程度であって
も、動作時に、ほぼ完全に空乏化すれば、ｉ型半導体領
域と等価な領域として機能することが可能である。第２
の主電極領域４２は、不純物密度２×１０１８ｃｍ−３
〜８×１０１９ｃｍ−３程度の高不純物密度のｐ＋型半
導体領域で構成されている。具体的には、第１の主電極
領域４１及び第２の主電極領域４２には単結晶シリコン
を実用的に使用することができるが、炭化珪素（Ｓｉ
Ｃ）等の半導体材料でもかまわない。
【００３０】半導体素子４の第１の主電極領域４１の表
面上（ｎ＋型半導体領域４１の表面上であって、図３中
下側表面）に第１の主電極４３が配設されている。この
第１の主電極４３には、例えば、アルミニウム（Ａｌ）
膜、適当な添加物を含むＡｌ合金膜（例えば、Ａｌ−Ｃ
ｕ膜、Ａｌ−Ｓｉ膜、Ａｌ−Ｃｕ−Ｓｉ膜等）、モリブ
デン（Ｍｏ）膜、タングステン（Ｗ）膜等の金属膜を実
用的に使用することができる。第２の主電極領域４２の
表面上（図３中上側表面）に第２の主電極４４が配設さ
れている。第２の主電極４４は、例えば第１の主電極４
３と同様にＡｌ膜等の金属膜で形成されている。半導体
素子４の全体の厚さは例えば、２５０μｍで形成されて
いる。半導体素子４の全体の厚さは、必ずしもこの数値
に限定されるものではなく、動作電圧（最大定格耐
圧）、スイッチング速度等を考慮して決定すれば良く、
例えば、１００μｍ乃至８００μｍ等の範囲内で選択可
能である。
【００３１】半導体素子４は、その端面４５上において
第１の主電極４３と第２の主電極４４との間の表面の電
界強度を緩和するために、端面４５に正ベベル角の傾斜
を持つメサ形構造で構成されている。図１乃至図３に示
すように、本発明の実施の形態に係る半導体素子４は、
第１の主電極４３の幅寸法（即ち直径寸法）Ｌ１に対し
て第２の主電極４４の幅寸法（即ち直径寸法）Ｌ２が大
きく設定されており、下方から上方に向って（第１の主
電極４３から第２の主電極４４に向って）末広がりの断
面形状を有する正ベベル形状で構成されている。即ち、
低不純物密度領域４０から、高不純物密度のｐ＋型半導
体領域４２に行くに従い接合面積が大きくなるような端
面形状に成形されている。従って、半導体素子４は頭頂
部がない円錐形状（底面より上面が大きい円柱形状で形
成されており、断面形状は台形形状である。）で構成さ
れている。この正ベベル端面を有する逆メサ形構造はケ
ミカルエッチング、サンドブラスト、回転研磨等のベベ
リング技術で形成することができる。
【００３２】中間接続導体６は半導体素子４の第２の主
電極４４上に接続材５を介在させて電気的且つ機械的に
接続されている。接続材５には例えば上記接続材３と同
様の半田等を実用的に使用することができる。中間接続
導体６は、基本的には半導体素子４の平面形状の相似形
状で構成されており、本発明の実施の形態において円板
形状で構成されている。この中間接続導体６は、導電性
を有することは勿論であるが、半導体素子４の第２の主
電極４４の高さと外部端子２の高さとを一致させる高さ
調節機能を少なくともを備えている。中間接続導体６に
は、例えば無酸素銅、りん脱酸銅等の導電性材料を実用
的に使用することができる。
【００３３】中間接続導体６の幅寸法（即ち直径寸法）
Ｌ３は半導体素子４の第２の主電極４４の幅寸法（即ち
直径寸法）Ｌ２以上で形成されているので、中間接続導
体６の平面サイズは半導体素子４の平面サイズ以上で構
成されている。換言すれば、平面的に見て中間接続導体
６の内側に半導体素子４が配設されるようになってい
る。ここで、「半導体素子４の第２の主電極４４の幅寸
法Ｌ２以上」とは、中間接続導体６の幅寸法Ｌ３と第２
の主電極４４の幅寸法Ｌ２とが同一の場合、中間接続導
体６の幅寸法Ｌ３が第２の主電極４４の幅寸法Ｌ２より
も大きい場合のいずれもが本発明においては含まれる。
【００３４】本発明の実施の形態において、中間接続導
体６の幅寸法（直径寸法）Ｌ３は第２の主電極４４の幅
寸法（直径寸法）Ｌ２よりも大きく設定されており、第
２の主電極４４の周縁部分から中間接続導体６の周縁部
分が、幅寸法（直径寸法）Ｌ３から幅寸法（直径寸法）
Ｌ２を差し引いた突出量ｄ ｄ＝Ｌ３−Ｌ２／２ ・・・・・（１） だけ、突出するようになっている。この中間接続導体６
の突出量ｄに応じて、保護樹脂１０の膜厚を容易に厚く
形成することができる。本発明の実施の形態において、
突出量ｄは１０μｍ〜１００μｍの範囲内に設定するこ
とが好ましい。突出量ｄを１０μｍ以上に設定すること
により、水の浸入や重金属等の汚染物質の侵入を防止す
ることができる。更に、突出量ｄを１０μｍ以上に設定
することにより、半導体素子４の第２の主電極４４の周
縁部分に働く応力を充分に緩和することができる。一
方、突出量ｄを１００μｍ以下に設定することにより、
保護樹脂１０を形成する際に空気の巻き込み等を防止す
ることができ、気泡等が存在しない良好な状態の保護樹
脂１０を形成することができる。このような理由から突
出量ｄは２０μｍ〜７０μｍの範囲内に設定することが
更に好ましい。本発明の実施の形態に係る樹脂封止型半
導体装置においては、この突出量ｄは５０μｍに設定さ
れている。
【００３５】なお、本発明の実施の形態においては、中
間接続導体６を垂直端面を有した円板形状で構成してい
るが、必ずしもこのような垂直端面を有する必要はな
い。本発明は、例えば中間接続導体６の形状を半導体素
子４と同様にメサ形構造（例えば逆メサ形構造）の傾斜
面からなる端面で形成しても良い。ただし、中間接続導
体６の半導体素子４側の底面の幅寸法（直径寸法）は半
導体素子４の第２の主電極４４の幅寸法（直径寸法）Ｌ
２以上に設定する必要がある。
【００３６】接続導体９の一端は接続材７を介在させて
中間接続導体６に電気的且つ機械的に接続され、接続導
体９の他端は接続材８を介在させて外部端子２に電気的
且つ機械的に接続されている。接続導体９は例えば円柱
形状の棒材で形成されており、この接続導体９には例え
ば表面にニッケルめっきを施した銅棒材を実用的に使用
することができる。この接続導体９は、上記のように中
間接続導体６により外部端子２の高さと半導体素子４の
第２の主電極４４の高さとを一致するように調節してい
るので、支持基板１に対してほぼ水平に配設することが
できる。従って、外部端子２と半導体素子４の第２の主
電極４４との間を接続導体９により良好な状態で接続す
ることができる。接続材７、８のそれぞれには例えば半
田を実用的に使用することができる。
【００３７】保護樹脂１０は、半導体素子４のベベル端
面４５上と中間接続導体６の少なくとも表面上の一部と
に、ベベル端面４５から中間接続導体６の表面上の一部
に渡って連続的にしかも広範囲に渡って形成されてい
る。保護樹脂１０は、半導体素子４のベベル端面４５か
らの水の浸入や汚染物質の侵入を防止する機能を有し、
更に外部応力例えば半導体素子４と樹脂封止部１１との
間の熱膨張係数差で発生する応力を緩和する機能を有し
ている。保護樹脂１０には例えばポリイミド系樹脂を実
用的に使用することができる。
【００３８】ここで、保護樹脂１０は、中間接続導体６
の幅寸法（直径寸法）Ｌ３を半導体素子４の第２の主電
極４４の幅寸法（直径寸法）Ｌ２以上で形成しているの
で、半導体素子４のベベル端面４５だけでなく、中間接
続導体６の表面の一部まで広範囲に形成することができ
る。更に、保護樹脂１０は、中間接続導体６の周縁部分
を突出量ｄだけ半導体素子４の第２の主電極４４の周縁
部分よりも突出させているので、この突出量ｄに相当す
る分、膜厚を厚くすることができる。本発明の実施の形
態に係る樹脂封止型半導体装置において、上記のように
突出量ｄは５０μｍに設定しているので、保護樹脂１０
の膜厚は約５０μｍで形成することができる。
【００３９】樹脂封止部１１は、裏面を除いた支持基板
１、外部端子２のインナー部分、半導体素子４、中間接
続導体６及び接続導体９を被覆し、これらを気密封止す
るようになっている。樹脂封止部１１には例えば熱硬化
性のエポキシ系樹脂を実用的に使用することができる。
【００４０】このような本発明の実施の形態に係る樹脂
封止型半導体装置においては、半導体素子４の外側面
（ベベル端面）４５上に加えて中間接続導体６の表面上
まで保護樹脂１０の形成面積（塗布面積）を広げたの
で、充分な厚みの膜厚と広い面積で保護樹脂１０を形成
することができる。従って、半導体素子４のベベル端面
４５と保護樹脂１０との間の界面に生成される水の浸入
経路や汚染物質の侵入経路を長くすることができ、水の
浸入や汚染物質の侵入を防止することができるので、長
期間に渡って樹脂封止型半導体装置の電気的信頼性を向
上することができる。更に、半導体素子４の第２の主電
極４４の周縁部分に充分な厚みの保護樹脂１０を形成す
ることができるので、この保護樹脂１０により外部応力
を緩和することができ、第２の主電極４４の周縁部分の
損傷（いわゆるチップ角部の欠けと呼ばれ、第２の主電
極領域４２の周縁部分が欠ける現象）を防止することが
できる。更に、半導体素子４の第２の主電極４４の周縁
部分には第２の主電極４４の幅寸法（直径寸法）Ｌ２以
上の幅寸法（直径寸法）Ｌ３を有する中間接続導体６が
配設され、この中間接続導体６により第２の主電極４４
の周縁部分の機械的強度を補強することができるので、
第２の主電極４４の周縁部分の損傷を防止することがで
きる。従って、半導体素子４の電気的特性を変化させる
ことがないので、樹脂封止型半導体装置の電気的信頼性
を向上することができる。更に、既存の中間接続導体６
を使用し、この中間接続導体６の形状を変更するだけな
ので、電気的信頼性の向上を簡易に実現することができ
る。
【００４１】更に、本発明の実施の形態に係る樹脂封止
型半導体装置においては、中間接続導体６の周縁部分
は、半導体素子４の第２の主電極４４の周縁部分から１
０μｍ〜１００μｍの範囲内の突出量ｄ、より好ましく
は２０μｍ〜７０μｍの範囲内の突出量ｄで突出させて
いるので、水の浸入や汚染物質の侵入を防止することが
でき、更に半導体素子４の第２の主電極４４の周縁部分
に働く応力を充分に緩和することができ、そして空気の
巻き込み等を防止した良質の保護樹脂１０を得ることが
できる。従って、樹脂封止型半導体装置においては、よ
り一層の電気的信頼性を向上することができる。
【００４２】［組立プロセス］次に、図４乃至図８に示
す工程断面図を使用し、前述の樹脂封止型半導体装置の
製造方法（組立方法）を簡単に説明する。
【００４３】（１）まず最初に、図４に示すように、支
持基板１及び外部端子２を有するリードフレーム２１を
準備する。一方、所定の半導体製造プロセスにより、ｐ
−ｉ−ｎダイオード構造を製造し、これを正ベベル角を
有する端面構造に成形した半導体素子４を用意する。こ
の正ベベル角の端面構造は、第１の主電極領域４１及び
第２の主電極４４を形成するメタライゼーション工程の
後、ワイヤソー、サンドブラスト、回転研磨、或いはケ
ミカルエッチング等の周知のベベリング技術で形成すれ
ば良い。ベベリングされた端面に酸化膜（ＳｉＯ２）等
の絶縁膜を形成しても良いことは勿論である。
【００４４】（２）この正ベベル構造に成形した半導体
素子４を、図５に示すように、支持基板１上に接続材３
を介在させて電気的且つ機械的に接続する（マウントす
る。）。逆メサ配置になるように、半導体素子４は、そ
の第１の主電極４３を支持基板１側に対向させ、第２の
主電極４４を上側に向けた状態で支持基板１上に取り付
けられる。
【００４５】（３）図６に示すように、半導体素子４の
第２の主電極４４上に接続材５を介在させて中間接続導
体６を電気的且つ機械的に接続する。この時、中間接続
導体６の中心位置と第２の主電極４４の中心位置とが一
致するように、即ち第２の主電極４４の周縁部分から均
一な突出量ｄで中間接続導体６の周縁部分が突出するよ
うにアライメントが行われる。
【００４６】（４）図７に示すように、外部端子２と中
間接続導体６との間を少なくとも電気的に接続する接続
導体９を形成する。つまり、中間接続導体６上に接続材
７を介在させて接続導体９の一端側を電気的に接続し、
外部端子２上に接続材８を介在させて接続導体９の他端
側を電気的に接続する。
【００４７】（５）図８に示すように、滴下塗布法を使
用し、半導体素子４のベベル端面４５上及び中間接続導
体６の表面上の一部に、ノズル１０Ｎから流動性を有す
る保護樹脂１０Ａを塗布する。保護樹脂１０Ａは半導体
素子４並びに中間接続導体６の周縁に沿ってその全域に
塗布される。保護樹脂１０Ａには、例えば８５重量％の
揮発性溶剤で１５重量％のポリイミド系樹脂を溶解した
ものを実用的に使用することができる。そして、この保
護樹脂１０Ａは、中間接続導体６の突出量ｄに応じて作
用する表面張力により、水の浸入や汚染物質の侵入を防
止し、外部応力を充分に緩和することができる、充分な
膜厚で形成することができる。
【００４８】（６）図９に示すように、適度な熱処理を
行い、保護樹脂１０Ａに含まれる揮発性溶剤を揮発させ
ることにより保護樹脂１０Ａを硬化させ、保護樹脂１０
を形成することができる。
【００４９】（７）トランスファモールド法を使用し、
支持基板１、外部端子２のインナー部分、半導体素子
４、中間接続導体６及び接続導体９を気密に封じる樹脂
封止部１１を形成する。
【００５０】（８）この後、リードフレーム２１から外
部端子２を切り離し、この外部端子２に所定の成型加工
を行うことにより、本発明の実施の形態に係る樹脂封止
型半導体装置を完成させることができる。
【００５１】このような本発明の実施の形態に係る樹脂
封止型半導体装置の製造方法においては、ベベル端面を
有する半導体素子４の第２の主電極４４上にこの第２の
主電極４４の幅寸法（直径寸法）Ｌ２以上の幅寸法（直
径寸法）Ｌ３を有する中間接続導体６を形成した後に、
滴下塗布法により保護樹脂１０を形成するようにしたの
で、半導体素子４のベベル端面４５から中間接続導体６
の少なくとも一部の表面に渡って広範囲に適度な膜厚を
有する保護樹脂１０を形成することができる。更に、既
存の中間接続導体６を使用し、この中間接続導体６の形
状を変更するだけで広範囲に適度な膜厚を有する保護樹
脂１０を形成することができるので、製造工程数を増加
することなく、電気的信頼性の向上に好適な樹脂封止型
半導体装置の製造方法とすることができる。更に、電気
的信頼性を向上することができる樹脂封止型半導体装置
を製造することができるので、製造上の歩留まりを向上
することができる。
【００５２】（その他の実施の形態）本発明は上記実施
の形態によって記載したが、この開示の一部をなす論述
及び図面はこの発明を限定するものであると理解すべき
ではない。この開示から当業者には様々な代替実施の形
態、実施例及び運用技術が明らかとなろう。
【００５３】例えば、上記実施の形態に係る樹脂封止型
半導体装置においては、半導体素子４としてダイオード
が使用されているが、本発明は、ダイオードに限定され
るものではない。例えば、本発明は、第１の主電極と第
２の主電極との間における半導体チップの端面上の電界
強度を緩和し、端面を流れる漏れ電流を防止する必要が
ある比較的大電圧を取り扱うパワーデバイスに適用する
ことができる。即ち、縦型のパワーＭＯＳＦＥＴ、パワ
ーＳＩＴ、パワーＢＪＴ等のパワーデバイスは端面がｐ
−ｉ−ｎ構造になるので、上記実施の形態で説明したダ
イオードと同様に適用可能である。ＩＧＢＴ、ＳＩサイ
リスタ、ＧＴＯサイリスタ等の端面がｐ−ｎ−ｐ構造に
なるパワーデバイスの場合は、正ベベル端面を２つ有し
たダブルベベル形状とすれば良い。また、ベベル角の制
御が難しいが、負ベベル端面のパワーデバイスにも適用
可能である。
【００５４】更に、本発明は、必ずしも樹脂封止型半導
体装置に限定されるものではなく、セラミックスで半導
体素子が封止されるセラミックス型半導体装置に適用す
ることができる。更に、本発明は、同一の支持基板上に
複数の半導体素子を実装したマルチチップ構造の半導体
装置に適用することができる。
【００５５】更に、上記実施の形態に係る樹脂封止型半
導体装置においては、支持基板１の裏面が樹脂封止部１
１から露出されているが、本発明は、必ずしも露出させ
る必要はなく、支持基板１の裏面に肉薄の樹脂封止部１
１が形成されていても良い。この場合、支持基板１の裏
面側の樹脂封止部１１の厚さは、外部端子２のインナー
部分の裏面側の樹脂封止部１１の厚さよりも薄いことが
好ましい。
【００５６】このように、本発明はここでは記載してい
ない様々な実施の形態等を含むことは勿論である。従っ
て、本発明の技術的範囲は上記の妥当な特許請求の範囲
に係る発明特定事項によってのみ定められるものであ
る。
【００５７】
【発明の効果】本発明は、長期間の使用に対する電気的
信頼性を向上することが可能な半導体装置を提供するこ
とができる。
【００５８】更に、本発明は、外部応力に対する半導体
素子の損傷を防止することにより、半導体素子の電気的
特性の変化を防止することができ、電気的信頼性を向上
することが可能な半導体装置を提供することができる。
【００５９】更に、本発明は、製造工程数を減少するこ
とができる半導体装置の製造方法を提供することができ
る。
【００６０】更に、本発明は、製造上の歩留まりを向上
することができる半導体装置の製造方法を提供すること
ができる。
【図面の簡単な説明】
【図１】本発明の実施の形態に係る樹脂封止型半導体装
置の断面図である。
【図２】図１に示すＦ２−Ｆ２切断線で切った樹脂封止
型半導体装置の断面図である。
【図３】本発明の実施の形態に係る樹脂封止型半導体装
置の半導体素子及び中間接続導体の拡大断面図である。
【図４】本発明の第１の実施の形態に係る樹脂封止型半
導体装置の工程断面図である。
【図５】図４に続く樹脂封止型半導体装置の工程断面図
である。
【図６】図５に続く樹脂封止型半導体装置の工程断面図
である。
【図７】図６に続く樹脂封止型半導体装置の工程断面図
である。
【図８】図７に続く樹脂封止型半導体装置の工程断面図
である。
【図９】図８に続く樹脂封止型半導体装置の工程断面図
である。
【図１０】従来技術に係る樹脂封止型半導体装置の断面
図である。
【符号の説明】 １ 支持基板 ２ 外部端子 ３、５、７、８ 接続材 ４ 半導体素子 ４１ 第１の主電極領域 ４２ 第２の主電極領域 ４３ 第１の主電極 ４４ 第２の主電極 ４５ ベベル端面 ６ 中間接続導体 ９ 接続導体 １０、１０Ａ 保護樹脂 １０Ｎ ノズル １１ 樹脂封止部 ２１ リードフレーム

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 支持基板と、 前記支持基板上に配設され、この支持基板側の第１の主
    電極及び第１の主電極に対向する第２の主電極を具備
    し、ベベル端面を有する半導体素子と、 前記半導体素子の第２の主電極上に配設され、この第２
    の主電極の幅寸法以上の幅寸法を有する中間接続導体
    と、 前記中間接続導体に電気的に接続された外部端子と、 前記半導体素子の第１の主電極から第２の主電極までの
    ベベル端面上と前記中間接続導体の少なくとも一部の表
    面上とを覆う保護樹脂とを備えたことを特徴とする半導
    体装置。
  2. 【請求項２】 前記中間接続導体の幅寸法は、前記半導
    体素子の第２の主電極の幅寸法よりも大きく設定されて
    いることを特徴とする請求項１に記載の半導体装置。
  3. 【請求項３】 前記中間接続導体の周縁部分は、前記半
    導体素子の第２の主電極の周縁部分から１０μｍ〜１０
    ０μｍの範囲内で突出させたことを特徴とする請求項１
    に記載の半導体装置。
  4. 【請求項４】 少なくとも下記工程を備えたことを特徴
    とする半導体装置の製造方法。 （１）支持基板上に、この支持基板側の第１の主電極及
    び第１の主電極に対向する第２の主電極を具備し、ベベ
    ル端面を有する半導体素子を形成する工程 （２）前記半導体素子の第２の主電極上に、この第２の
    主電極の幅寸法以上の幅寸法を有する中間接続導体を形
    成する工程 （３）前記半導体素子の第１の主電極から第２の主電極
    までのベベル端面上及び前記中間接続導体の少なくとも
    一部の表面上に、滴下塗布により保護樹脂を形成する工
    程
JP2000154890A 2000-05-25 2000-05-25 半導体装置及びその製造方法 Pending JP2001332660A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000154890A JP2001332660A (ja) 2000-05-25 2000-05-25 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000154890A JP2001332660A (ja) 2000-05-25 2000-05-25 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2001332660A true JP2001332660A (ja) 2001-11-30

Family

ID=18659916

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000154890A Pending JP2001332660A (ja) 2000-05-25 2000-05-25 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2001332660A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005129606A (ja) * 2003-10-22 2005-05-19 Mitsubishi Electric Corp 電力用半導体装置
JP2006179704A (ja) * 2004-12-22 2006-07-06 Sumitomo Electric Ind Ltd 半導体装置
JP2011501414A (ja) * 2007-10-09 2011-01-06 フェアチャイルド・セミコンダクター・コーポレーション 効率的熱放散のための配線なし半導体パッケージ
JP2012038870A (ja) * 2010-08-05 2012-02-23 Denso Corp 半導体装置
JP2016134551A (ja) * 2015-01-21 2016-07-25 三菱電機株式会社 ショットキーバリアダイオード

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005129606A (ja) * 2003-10-22 2005-05-19 Mitsubishi Electric Corp 電力用半導体装置
JP2006179704A (ja) * 2004-12-22 2006-07-06 Sumitomo Electric Ind Ltd 半導体装置
JP2011501414A (ja) * 2007-10-09 2011-01-06 フェアチャイルド・セミコンダクター・コーポレーション 効率的熱放散のための配線なし半導体パッケージ
JP4712123B2 (ja) * 2007-10-09 2011-06-29 フェアチャイルド・セミコンダクター・コーポレーション 効率的熱放散のための配線なし半導体パッケージ
JP2012038870A (ja) * 2010-08-05 2012-02-23 Denso Corp 半導体装置
JP2016134551A (ja) * 2015-01-21 2016-07-25 三菱電機株式会社 ショットキーバリアダイオード

Similar Documents

Publication Publication Date Title
US10204899B2 (en) Semiconductor device with first and second chips and connections thereof and a manufacturing method of the same
US6323509B1 (en) Power semiconductor device including a free wheeling diode and method of manufacturing for same
US8629467B2 (en) Semiconductor device
US6396138B1 (en) Chip array with two-sided cooling
US4996586A (en) Crimp-type semiconductor device having non-alloy structure
US8124983B2 (en) Power transistor
EP1906452B1 (en) Semiconductor device
US20150064848A1 (en) Semiconductor device having a diamond substrate heat spreader
JP2001332660A (ja) 半導体装置及びその製造方法
JP2009164288A (ja) 半導体素子及び半導体装置
CN111446244A (zh) 半导体装置
JPH1154747A (ja) 半導体装置と半導体モジュール
JP2009152364A (ja) 半導体装置及びその製造方法
EP3823019A2 (en) Vertical power semiconductor device
US20240006364A1 (en) Semiconductor device
JP4030273B2 (ja) 半導体装置
US20190259758A1 (en) Stacked integrated circuit
US20240120307A1 (en) Semiconductor device
TWI751008B (zh) 雙電晶體的封裝結構
JP7080392B2 (ja) 圧接型半導体装置
JP2000252382A (ja) 半導体装置
JPS59100567A (ja) 半導体スイツチング素子
TW202335212A (zh) 半導體裝置及其製造方法
JPS62111474A (ja) 半導体集積回路装置
JPS62152135A (ja) 半導体装置