JP2011222994A - 階段型構造の形成方法及びこれを利用した不揮発性メモリー素子の製造方法 - Google Patents

階段型構造の形成方法及びこれを利用した不揮発性メモリー素子の製造方法 Download PDF

Info

Publication number
JP2011222994A
JP2011222994A JP2011082597A JP2011082597A JP2011222994A JP 2011222994 A JP2011222994 A JP 2011222994A JP 2011082597 A JP2011082597 A JP 2011082597A JP 2011082597 A JP2011082597 A JP 2011082597A JP 2011222994 A JP2011222994 A JP 2011222994A
Authority
JP
Japan
Prior art keywords
mask
film
etching
forming
films
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011082597A
Other languages
English (en)
Inventor
Ha-Na Kim
荷那 金
Geng-Zhen Min
庚珍 閔
Tetsuhiro Shin
哲浩 申
Seok Hao Shu
石昊 朱
Han-Gen Liu
韓根 劉
Yong-Hun Han
榮勳 韓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2011222994A publication Critical patent/JP2011222994A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/50—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the boundary region between the core region and the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H01L21/28141—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects insulating part of the electrode is defined by a sidewall spacer, e.g. dummy spacer, or a similar technique, e.g. oxidation under mask, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

【課題】本発明は、不揮発性メモリー素子の製造方法を提供し、不揮発性メモリー素子において階段形態のゲートを具現できるパターニング方法を提供する。
【解決手段】本発明は階段型構造を形成する方法及びこれを利用した不揮発性メモリー素子の製造方法に関し、複数個の薄膜をプレート形状に積層し、前記複数個の薄膜のうち最上層の薄膜上にマスクを形成し、前記マスクを利用したエッチングを使用して前記最上層の薄膜をパターニングし、前記マスクを順次的に拡大し、そして前記順次的拡大されたマスクを利用したエッチングを使用して余り薄膜を順次的にパターニングすることを含み、前記複数個の薄膜を前記プレート形状から階段形態に形成するパターニング方法を利用して階段型構造を有するコントロールゲートを含む不揮発性メモリー素子を製造できる。
【選択図】図１Ａ

Description

本発明は、半導体メモリー素子の製造方法に関し、より詳細には階段型構造を形成する方法及びこれを利用した不揮発性メモリー素子の製造方法に関する。
従来の２次元半導体メモリー素子は、その集積度が単位メモリーセルが占有する面積によって主に決定される。半導体メモリー素子の集積度は微細パターン形成技術の水準に大きく影響を受ける。パターンの微細化のためには非常に高価な装置を必要とするため、２次元半導体メモリー装置の集積度の増加は制限を受ける。２次元メモリー素子の限界を克服するために、３次元的に配列されるメモリーセルを具備する３次元半導体メモリー素子が提案されている。３次元メモリー素子の一例が垂直ＮＡＮＤフラッシュメモリー素子である。
特開２００８−０７８４０４号公報
本発明は、従来技術での必要性に応じて案出されたものであり、本発明の目的は不揮発性メモリー素子の製造方法を提供することである。
本発明の他の目的は、不揮発性メモリー素子において階段形態のゲートを具現できるパターニング方法を提供することである。
本発明の実施形態による階段型構造を形成する方法は、複数個の薄膜を積層し、前記複数個の薄膜上にマスクを形成し、前記マスクを利用したエッチングを使用して前記複数個の薄膜中の少なくとも１つをパターニングし、前記マスクの幅を順次的に拡大し、前記他の幅を有するマスクを利用して前記複数個の薄膜各々をパターニングし、前記パターニングされた複数個の薄膜を階段型構造に形成することを含むことができる。
本実施形態の方法において、前記マスクの幅を順次的に拡大することは、前記マスクを覆うフリースペーサー膜を蒸着し、前記フリースペーサー膜をエッチングし、前記マスクの側壁にスペーサーを形成することを含むことができる。
本実施形態の方法において、前記フリースペーサー膜を蒸着することは、蒸着成分とエッチング成分が含まれた第１ガスを提供し、前記マスク膜を覆うポリマー膜を蒸着することを含むことができる。
本実施形態の方法において、前記フリースペーサー膜をエッチングすることは、前記ガスを提供して前記ポリマー膜の一部を除去することによって、前記マスクの少なくとも一側壁に前記スペーサーを形成することを含むことができる。
本実施形態の方法において、前記フリースペーサー膜を蒸着することは、前記蒸着成分の量が前記エッチング成分に比べて多い第１ガスを提供することを含むことができる。
本実施形態の方法において、前記フリースペーサー膜をエッチングすることは、前記エッチング成分が前記蒸着成分に比べて多い第２ガスを提供し、前記膜を蒸着することとインサイチュ（ｉｎ−ｓｉｔｕ）に進行することを含むことができる。
本実施形態の方法において、前記蒸着成分は炭素（Ｃ）と炭素（Ｃ）／水素（Ｈ）を含み、前記エッチング成分はフッ素（Ｆ）を含むことができる。
本実施形態の方法において、前記第１ガスはフッ化メチル（ＣＨ３Ｆ）を含み、前記第２ガスはトリフルオロメタン（ＣＨＦ３）、或いは４フッ化炭素（ＣＦ４）を含むことができる。
本実施形態の方法において、前記第２ガスは酸素（Ｏ２）をさらに含むことができる。
本実施形態の方法において、前記複数個の薄膜をプレート形状で積層することは、互いに異なる物質膜を交互に反復積層し、前記複数個の薄膜各々を前記互いに異なる物質膜が積層されたプレート形状に形成することを含むことができる。
本発明の実施形態による複数個の階段型構造を形成する方法は、複数個のプレート形状を有する導電膜を積層し、前記複数個の中の最上層の導電膜上にマスクを形成し、前記マスクを利用したエッチングを通じて前記最上層導電膜をパターニングし、蒸着成分とエッチング成分が混合されたガスを提供し、前記蒸着成分を前記エッチング成分に比べてさらに多く提供し、前記マスクを覆うポリマー膜を蒸着し、前記ガスを提供し、前記エッチング成分を前記蒸着成分に比べてさらに多く提供して前記前記ポリマー膜を前記マスクに付着されたポリマースペーサーに変形し、前記ポリマー膜を蒸着と前記スペーサーエッチングを順次的に反復して前記マスクを順次的に拡大し、そして前記順次的に拡大されたマスクを利用するエッチングを通じて余りの導電膜を順次的にパターニングして前記導電膜を前記プレート形状から階段型形態に形成することを含むことができる。
本発明の他の実施形態の方法において、前記ポリマースペーサーは前記マスクの一側壁と両側壁、或いは四側壁に形成され得る。
本発明の他の実施形態の方法において、前記マスクを形成することは、前記最上層導電膜の上面の中のセンター領域を横断する第１フォトレジストパターンと、前記最上層導電膜の上面の中の一側に限定された第２フォトレジストパターンと、前記最上層導電膜の上面の中のエッジ領域により囲まれたセンター領域に限定された第３フォトレジストとの中の少なくとも何れか１つを蒸着することを含むことができる。
本発明の他の実施形態の方法において、前記ポリマースペーサーは前記第１フォトレジストパターンの両側壁に形成され、導電膜の両側領域に階段構造が具現され得る。
本発明の他の実施形態の方法において、前記ポリマースペーサーは前記第２フォトレジストパターンの一側壁の上に配置され、前記導電膜の一側領域に階段型構造が具現され得る。
本発明の他の実施形態の方法において、前記ポリマースペーサーは前記第３フォトレジストパターンの四側部上に配置され、前記導電膜の四側領域に階段型構造が具現され得る。
本発明の他の実施形態の方法において、前記ポリマー膜を蒸着することは、前記蒸着成分として、炭素（Ｃ）を含み、前記エッチング成分としてフッ素（Ｆ）を含むフッ化メチル（ＣＨ３Ｆ）と、アルゴン（Ａｒ）及び窒素（Ｎ２）が含まれたプラズマを利用する蒸着工程を利用できる。
本発明の他の実施形態の方法において、前記ポリマー膜をポリマースペーサーに形成することは、前記蒸着成分として炭素（Ｃ）を含み、前記エッチング成分としてフッ素（Ｆ）を含むトリフルオロメタン（ＣＨＦ３）、或いは４フッ化炭素（ＣＦ４）と、アルゴン（Ａｒ）、窒素（Ｎ２）及び酸素（Ｏ２）が含まれたプラズマを利用するドライエッチング工程を利用し、前記蒸着工程とインサイチュ（ｉｎ−ｓｉｔｕ）に進行できる。
本発明の他の実施形態の方法において、前記導電膜の間にプレート形状を有する絶縁膜を形成することをさらに含むことができる。前記順次的に拡大されたマスクを利用するエッチングを通じて前記絶縁膜を前記プレート形状から階段型形態に形成できる。
本発明の実施形態の方法において、不揮発性メモリー素子の製造方法は、半導体基板上に下部選択ゲートを形成し、前記下部選択ゲート上に階段型構造になされる複数個のコントロールゲートを形成し、前記コントロールゲート上に上部選択ゲートを形成し、そして前記ゲートを貫通して前記半導体基板と連結される活性ピラーを形成することを含み、コントロールゲートを形成することは、前記複数個のコントロールゲート膜をプレート形状に積層し、前記複数個のコントロールゲートの中の最上層のコントロールゲート上にマスクを形成し、前記マスクを利用したエッチングを通じて前記最上層のコントロールゲート膜をパターニングし、前記マスクを順次的に拡大し、そして前記順次的に拡大したマスクを利用したエッチングを通じて余りコントロールゲートをパターニングすることによって、前記プレート形状を前記階段型構造に形成し、前記複数個のコントロールゲート各々にワードラインパッドを定義することを含むことができる。
本発明の実施形態の製造方法において、前記マスクの幅を順次的に拡大することは、蒸着成分とエッチング成分が含まれたガスを提供して前記マスクを覆うポリマー膜を蒸着し、そして前記ガスを提供し、前記ポリマー膜の一部を除去することによって前記マスクの少なくとも一側壁にポリマースペーサーを形成することを含むことができる。
本発明の実施形態の製造方法において、前記ポリマースペーサーを形成することは前記ポリマー膜を蒸着することとインサイチュに進行し、前記ポリマー膜を蒸着することとは異なるように、前記蒸着及びエッチング成分の量を異なるように設定できる。
本発明の実施形態の製造方法において、前記ポリマースペーサーを蒸着することは、前記蒸着成分を前記エッチング成分に比べてさらに多く提供し、前記ポリマースペーサーを形成することは前記エッチング成分を前記蒸着成分に比べてさらに多く提供できる。
本発明の実施形態の製造方法において、前記蒸着成分は炭素（Ｃ）を含み、前記エッチング成分はフッ素（Ｆ）を含むことができる。
本発明の実施形態の製造方法において、前記ポリマー膜を蒸着することは、フッ化メチル（ＣＨ３Ｆ）、窒素（Ｎ２）及びアルゴン（Ａｒ）を含むプラズマを利用した蒸着工程を利用できる。
本発明の実施形態の製造方法において、前記ポリマースペーサーを形成することは前記プラズマに酸素（Ｏ２）がさらに含まれたエッチング工程を利用できる。
本発明の他の実施形態の方法において、不揮発性メモリー素子の製造方法は、半導体基板上に絶縁膜と犠牲膜をプレート形状に反復積層して薄膜構造体を形成し、前記薄膜構造体上にマスクを形成し、前記マスクの幅を順次的に拡大し、前記順次的に拡大されるマスクを利用したエッチングを通じて前記薄膜構造体をパターニングして前記プレート形状を階段型形態に形成し、前記犠牲膜を選択的に除去し、前記絶縁膜の間にリセス領域を形成し、そして前記リセス領域に導電膜を満たして階段型構造に積層されたゲートを形成することを含むことができる。
本発明の他の実施形態の方法において、前記マスクの幅を順次的に拡大することは、蒸着成分とエッチング成分を含むガスを提供し、前記マスクを覆うポリマー膜を蒸着し、そしてインサイチュで前記ポリマー膜をエッチングして前記マスクの少なくとも一側壁上にポリマースペーサーを形成することを含むことができる。前記ポリマー膜を蒸着する時は、前記蒸着成分を前記エッチング成分に比べてさらに多く提供し、前記ポリマー膜をエッチングする時は、エッチング成分を前記蒸着成分に比べてさらに多く提供できる。
本発明の他の実施形態の方法により前記ポリマー膜を蒸着する時は、フッ化メチル（ＣＨ３Ｆ）を含むプラズマを利用し、前記ポリマー膜をエッチングする時は、トリフルオロメタン（ＣＨＦ３）、或いは４フッ化炭素（ＣＦ４）を含むプラズマを利用できる。
本発明の他の実施形態の方法において、前記リセス領域を形成することは、前記薄膜構造体を一部除去して前記半導体基板、或いは前記絶縁膜中最下層を露出させるトレンチを形成し、そして前記トレンチを通じて前記薄膜構造体にエッチャントを提供して前記犠牲膜を選択的に除去することを含むことができる。
本発明のその他の実施形態による階段型構造の形成方法は、複数個の膜を積層し、前記複数個の膜上にマスクを形成し、前記マスクを利用したエッチングを通じて前記複数個の膜の中の少なくとも１つをパターニングし、そして前記マスクの幅を拡大し、前記他の幅を有するマスクを利用して前記複数個の膜各々をパターニングし、前記パターニングされた複数個の膜を階段型構造に形成することを含むことができる。
本発明のその他の実施形態による階段型構造の形成方法は、複数個の膜を積層し、前記複数個の膜上にマスクを形成し、少なくとも１つの蒸着成分と少なくとも１つのエッチング成分を含み、前記少なくとも１つのエッチング成分対比前記少なくとも１つの蒸着成分の原子比が１より大きい第１ガスを提供して前記マスクを覆うポリマー膜を蒸着し、前記少なくとも１つの蒸着成分と前記少なくとも１つのエッチング成分を含み、前記少なくとも１つの蒸着成分対比前記少なくとも１つのエッチング成分の原子比が１より大きい第２ガスを提供し、前記ポリマー膜をポリマースペーサーに変形し、前記ポリマー膜を蒸着することと前記ポリマー膜を変形することを数回順次的に進行して前記マスクの幅を順次的に拡大し、そして前記マスクの他の幅を利用して前記複数個の導電膜各々をパターニングすることを含むことができる。
本発明のその他の実施形態による不揮発性メモリー素子の製造方法は、半導体基板上に下部選択ゲートを形成し、前記下部選択ゲート上に階段型構造になされる複数個のコントロールゲートを形成し、前記複数個のコントロールゲート上に上部選択ゲートを形成し、そして前記複数個のコントロールゲートを貫通して前記半導体基板と連結される活性ピラーを形成することを含み、前記複数個のコントロールゲートを形成することは、複数個のコントロールゲート膜を積層し、前記複数個のコントロールゲート膜上にマスクを形成し、前記マスクを利用したエッチングを通じて前記複数個のコントロールゲート膜の中前記マスクに最隣接するコントロールゲート膜をパターニングし、前記マスクの幅を順次的に拡大して前記マスクに最隣接するコントロールゲート膜以後の前記複数個のコントロールゲート膜の各々を前記マスクの他の幅を利用してパターニングし、前記パターニングされたコントロールゲート膜が前記階段型構造を形成して前記複数個のコントロールゲート各々の一部がワードラインパッドになされることを含むことができる。
本発明のその他の実施形態による不揮発性メモリー素子の製造方法は、半導体基板上に複数個の絶縁膜と複数個の犠牲膜を交互に積層して複数個の薄膜を含む薄膜構造体を形成し、前記薄膜構造体上にマスクを形成し、前記マスクの幅を順次的に拡大して前記他の幅を有するマスクをエッチングマスクに利用して前記複数個の薄膜各々をパターニングし、前記パターニングされた複数個の薄膜を階段構造に形成し、前記複数個の犠牲膜を選択的に除去して前記絶縁膜との間に複数個のリセス領域を形成し、そして前記リセス領域を導電膜で充填して階段型構造に積層されたゲートを形成することを含むことができる。
本発明のその他の実施形態によるパターニング方法は、複数個の膜を積層し、前記複数個の膜上に第１マスクを形成し、前記第１マスクを利用して前記複数個の膜の中第１膜をパターニングし、前記第１マスクの幅を拡大して第２マスクを形成し、そして前記第２マスクを利用して前記複数個の膜の中第２膜をパターニングすることを含むことができる。
本発明によれば、マスク側壁にスペーサーを付着し、コントロールゲートを階段型構造にパターニングできる。特に、ポリマーを利用してスペーサーを形成する場合、インサイチュ工程が可能であり、工程簡素化及び工程不良を最大限に抑制でき、製造費用を減少させることができる効果がある。
本発明の実施形態による不揮発性メモリー素子を示す斜視図である。 図１Ａのセル領域を示す斜視図である。 図１Ｂのメモリートランジスターを示す斜視図である。 図１Ｂのメモリートランジスターを示す斜視図である。 本発明の実施形態による不揮発性メモリー素子の等価回路図である。 本発明の実施形態による不揮発性メモリー素子の製造方法を示す斜視図である。 本発明の実施形態による不揮発性メモリー素子の製造方法を示す斜視図である。 本発明の実施形態による不揮発性メモリー素子の製造方法を示す斜視図である。 本発明の実施形態による不揮発性メモリー素子の製造方法を示す斜視図である。 本発明の実施形態による不揮発性メモリー素子の製造方法を示す斜視図である。 本発明の実施形態による不揮発性メモリー素子の製造方法を示す斜視図である。 本発明の実施形態による不揮発性メモリー素子の製造方法を示す斜視図である。 本発明の実施形態による不揮発性メモリー素子の製造方法を示す斜視図である。 本発明の実施形態による階段型構造を具現できるパターニング方法を示す斜視図である。 本発明の実施形態による階段型構造を具現できるパターニング方法を示す斜視図である。 本発明の実施形態による階段型構造を具現できるパターニング方法を示す斜視図である。 本発明の実施形態による階段型構造を具現できるパターニング方法を示す斜視図である。 本発明の実施形態による階段型構造を具現できるパターニング方法を示す斜視図である。 本発明の実施形態による階段型構造を具現できるパターニング方法を示す斜視図である。 本発明の実施形態による階段型構造を具現できるパターニング方法を示す斜視図である。 本発明の実施形態による階段型構造を具現できるパターニング方法を示す斜視図である。 本発明の実施形態による階段型構造を具現できるパターニング方法を示す斜視図である。 本発明の実施形態による階段型構造を具現できるパターニング方法を示す斜視図である。 本発明の実施形態による階段型構造を具現できるパターニング方法を示す斜視図である。 本発明の実施形態による階段型構造を具現できるパターニング方法を示す斜視図である。 本発明の他の実施形態による不揮発性メモリー素子を示す斜視図である。 本発明の他の実施形態による不揮発性メモリー素子の製造方法において、階段型構造を具現するパターニング方法を示す斜視図である。 本発明の他の実施形態による不揮発性メモリー素子の製造方法において、階段型構造を具現するパターニング方法を示す斜視図である。 本発明のその他の実施形態による不揮発性メモリー素子を示す斜視図である。 本発明のその他の実施形態による不揮発性メモリー素子の製造方法において、階段型構造を具現するパターニング方法を示す斜視図である。 本発明のその他の実施形態による不揮発性メモリー素子の製造方法において、階段型構造を具現するパターニング方法を示す斜視図である。 本発明の変形実施形態による不揮発性メモリー素子の製造方法を示す斜視図である。 本発明の変形実施形態による不揮発性メモリー素子の製造方法を示す斜視図である。 本発明の変形実施形態による不揮発性メモリー素子の製造方法を示す斜視図である。 本発明の変形実施形態による不揮発性メモリー素子の製造方法を示す斜視図である。 本発明の変形実施形態による不揮発性メモリー素子の製造方法を示す斜視図である。 本発明の変形実施形態による不揮発性メモリー素子の製造方法を示す斜視図である。 本発明の変形実施形態による不揮発性メモリー素子の製造方法を示す斜視図である。 本発明の変形実施形態による不揮発性メモリー素子の製造方法を示す斜視図である。 本発明の変形実施形態による不揮発性メモリー素子の製造方法を示す斜視図である。 本発明の変形実施形態による不揮発性メモリー素子の製造方法を示す斜視図である。 本発明の変形実施形態による不揮発性メモリー素子の製造方法を示す斜視図である。 本発明の変形実施形態による不揮発性メモリー素子の製造方法を示す斜視図である。 本発明の変形実施形態による不揮発性メモリー素子の製造方法を示す斜視図である。 本発明の他の変形実施形態による不揮発性メモリー素子の製造方法を示す斜視図である。 本発明の他の変形実施形態による不揮発性メモリー素子の製造方法を示す斜視図である。 本発明の他の変形実施形態による不揮発性メモリー素子の製造方法を示す斜視図である。 本発明の他の変形実施形態による不揮発性メモリー素子の製造方法を示す斜視図である。 本発明の他の変形実施形態による不揮発性メモリー素子の製造方法を示す斜視図である。 本発明の実施形態による不揮発性メモリー素子の製造方法において、階段型ゲート形成方法の一例を示す斜視図である。 本発明の実施形態による不揮発性メモリー素子の製造方法において、階段型ゲート形成方法の一例を示す斜視図である。 本発明の実施形態による不揮発性メモリー素子の製造方法において、階段型ゲート形成方法の一例を示す斜視図である。 本発明の実施形態による不揮発性メモリー素子の製造方法において、階段型ゲート形成方法の一例を示す斜視図である。 本発明のその他の変形実施形態による不揮発性メモリー素子の製造方法を示す斜視図である。 本発明のその他の変形実施形態による不揮発性メモリー素子の製造方法を示す斜視図である。 本発明のその他の変形実施形態による不揮発性メモリー素子の製造方法を示す斜視図である。 本発明のその他の変形実施形態による不揮発性メモリー素子の製造方法を示す斜視図である。 本発明のその他の変形実施形態による不揮発性メモリー素子の製造方法を示す斜視図である。 本発明のその他の変形実施形態による不揮発性メモリー素子の製造方法を示す斜視図である。 本発明のその他の変形実施形態による不揮発性メモリー素子の製造方法を示す斜視図である。 本発明の実施形態による不揮発性メモリー素子を具備したメモリーカードを示すブロック図である。 本発明実施形態による不揮発性メモリー素子を具備した情報処理システムを示すブロック図である。
以下、本発明によるパターニング方法及びこれを利用した不揮発性メモリー素子の製造方法を添付の図面を参照して詳細に説明する。本発明と従来技術とを比較した利点は添付された図面を参照した詳細な説明と特許請求の範囲を通じて明らかになる。特に、本発明は特許請求の範囲からよく指摘され、明確に請求される。しかし、本発明は添付の図面と関連して次の詳細な説明を参照することによって最もよく理解される。図面において同一の参照符号は多様な図面を通じて同一の構成要素を表す。
図１Ａは本発明の実施形態による不揮発性メモリー素子を示す斜視図である。
図１Ａを参照すれば、本発明の実施形態による不揮発性メモリー素子１は、メモリーセルを含むことができるセル領域２と、メモリーセルを動作させる周辺回路を含むことができる周辺領域３とを含むことができる。
セル領域２は半導体基板２０上からＺ方向へ垂直積層されてＸ−Ｙ平面になされるプレート形状の複数個のコントロールゲート２７と、複数個のコントロールゲート２７と半導体基板２０との間に提供される下部選択ゲート２３と、複数個のコントロールゲート２７の上に提供された複数個の上部選択ゲート２５と、上部選択ゲート２５上に積層されてＹ方向に延長された複数個のビットライン２１と、そして半導体基板２０上からＺ方向へ垂直延長された複数個の活性ピラー２９（ａｃｔｉｖｅ ｐｉｌｌａｒ）とを含むことができる。複数個の活性ピラー２９の各々は半導体基板２０からビットライン２１まで延長され、上下部選択ゲート２３、２５とコントロールゲート２７とを貫通するように提供され、チャンネルに使われることができる。半導体基板２０はＰ型シリコン基板であり得る。活性ピラー２９は半導体基板２０と同一類似の物質で構成され、同一の導電型であり得る。半導体基板２０は反対の導電型、たとえばＮ型のソース２０ｓを含むことができる。
周辺領域３は複数個の上部選択ゲート２５を上部選択ライン駆動回路（図示せず）に連結する複数個の第１ライン３２と、複数個のコントロールゲート２７をワードライン駆動回路（図示せず）に連結する複数個の第２ライン３３と、下部選択ゲート２３を下部選択ライン駆動回路（図示せず）に連結する第３ライン３４とを含むことができる。複数個の第１ライン３２と複数個の上部選択ゲート２５間には、これを電気的に連結する複数個の第１コンタクトプラグ３２ａが提供され、複数個の第２ライン３３と複数個のコントロールゲート２７間にはこれを電気的に連結する複数個の第２コンタクトプラグ３３ａが提供され、第３ライン３４と下部選択ゲート２３間にはこれを電気的に連結する第３コンタクトプラグ３４ａが提供されることができる。
下部選択ゲート２３と上部選択ゲート２５のうち何れか１つはＸ−Ｙ平面になされるプレート形状に提供されることができ、他の１つはＸ方向に延長された分離型のライン形態で提供されることができる。他の例として、下部選択ゲート２３と上部選択ゲート２５の各々はＸ方向に延長された分離型のライン形態で提供されることができる。本実施形態によれば、下部選択ゲート２３はＸ−Ｙ平面になされるプレート形状であり、上部選択ゲート２５はＸ方向に延長された分離型のライン形態であり得る。
ゲート２３、ゲート２５、ゲート２７は階段型構造で提供されることができる。前記階段型構造に由来し、複数個の第３コンタクトプラグ３４ａを複数個のコントロールゲート２７に各々連結する領域を提供する複数個のワードラインパッド３７が定義できる。本明細書でワードラインパッド３７は下層コントロールゲート２７の中で上層コントロールゲート２７により覆われない、露出された表面に定義することができる。下部選択ラインパッド３８は第３コンタクトプラグ３４ａを下部選択ゲート２３に電気的に連結できる。前記階段型構造はコントロールゲート２７の左右両側に具現されることができる。
図１Ｂは図１Ａのセル領域を示す斜視図であり、図１Ｃ及び１Ｄは図１Ｂのメモリートランジスターを示す斜視図である。
図１Ｂを参照すれば、活性ピラー２９とコントロールゲート２７はメモリートランジスター２８を定義し、活性ピラー２９と下部選択ゲート２３は下部選択トランジスター２４を定義し、活性ピラー２９と上部選択ゲート２５は上部選択トランジスター２６を定義することができる。本実施形態の不揮発性メモリー素子１は１つの活性ピラー２９に形成された複数個のメモリートランジスター２８と上下部トランジスター２６、２４が直列に連結されて１つのセルストリング２２を構成するＮＡＮＤフラッシュ（ＮＡＮＤ Ｆｌａｓｈ）メモリー素子であり得る。本実施形態で１つのセルストリング２２は４個のメモリートランジスター２８を有し、１つのセルストリング２２のメモリートランジスター２８の数はこれに限定されず、メモリー容量に基づいて任意の個数、たとえば８個、１６個、３２個等であり得る。活性ピラー２９はその断面が円形である円柱形状であり、またはその断面が四角形である四角柱形状などその柱形状は任意であり得る。図１Ｂは１つのストリングに１つの上部及び下部選択トランジスターを示すが、上下部選択ゲートの各々を１つ以上含むことができる。
メモリートランジスター２８及び上下部選択トランジスター２６、２４は活性ピラー２９にソース／ドレーンが存在しないいわゆるディプリーション（ｄｅｐｌｅｔｉｏｎ）トランジスターとして提供されることができる。他の例として、メモリートランジスター２８及び上下部選択トランジスター２６、２４は活性ピラー２９にソース／ドレーンが存在するいわゆる増加型（ｅｎｈａｎｃｅｍｅｎｔ）トランジスターとして提供されることができる。
複数個の活性ピラー２９は複数個のコントロールゲート２７を貫通するＺ方向の軸を有し、これによって、複数個のコントロールゲート２７と複数個の活性ピラー２９間の交点は３次元的に分布することができる。本発明の実施形態によるメモリートランジスター２８は活性ピラー２９とコントロールゲート２７との間の交点に各々形成されることができる。
図１Ｃを参照すれば、活性ピラー２９とコントロールゲート２７との間には電荷蓄積膜を含むゲート絶縁膜３０が配置されることができる。電荷蓄積膜は、電荷をトラップできる絶縁膜を含むことができる。例えば、ゲート絶縁膜３０がシリコン酸化膜とシリコン窒化膜（またはシリコン酸化窒化膜）とシリコン酸化膜が積層されたいわゆるＯＮＯ膜である場合、電荷はシリコン窒化膜（またはシリコン酸化窒化膜）にトラップされて維持され得る。他の例として、電荷蓄積膜は導電体に構成されたフローティングゲートを含むことができる。
図１Ｄを参照すれば、活性ピラー２９はその内部に絶縁体３９を有するいわゆるマカロニ（ｍａｃａｒｏｎｉ）形態であり得る。絶縁体３９はピラーであり得る。絶縁体３９が活性ピラー２９の内部を占めるので活性ピラー２９は図１Ｃの構造に比べてより薄い厚さを有することができ、これによりキャリアのトラップサイト（ｔｒａｐ ｓｉｔｅ）を減らすことができる。
図１Ｂをさらに参照すれば、上下部選択トランジスター２６、２４は図１Ｃ、或いは図１Ｄに示されたように同一類似の構造を有することができる。上下部選択トランジスター２６、２４のゲート絶縁膜３０はシリコン酸化膜やシリコン窒化膜で構成されることができる。
図１Ｅは本発明の実施形態による不揮発性メモリー素子を示す１等価回路図である。
図１Ｅを図１Ａのように参照すれば、本発明の実施形態の不揮発性メモリー素子１において、複数個のコントロールゲート２７は複数個のワードライン（ＷＬ０−ＷＬ３）に相当し、複数個の上部選択ゲート２５は複数個のストリング選択ラインＳＳＬ０−ＳＳＬ２に相当し、下部選択ゲート２３は接地選択ラインＧＳＬに相当し、半導体基板２０のソース２０ｓは共通ソースラインＣＳＬに相当する。セルストリング２２は複数個のビットラインＢＬ０−ＢＬ２の各々に複数個連結することができる。
複数個のコントロールゲート２７は各々２次元的に広がる平板型構造になされることができるので、複数個のワードラインＷＬ０−ＷＬ３は各々平面構造を有し、セルストリング２２に対して、実質的に垂直であり得る。複数個のワードラインＷＬ０−ＷＬ３には、複数個のメモリートランジスター２８が３次元的に分布され得る。
上部選択ゲート２５はＸ方向に延長された分離型配線構造になされることができるので、複数個のストリング選択ラインＳＳＬ０−ＳＳＬ２は複数個のビットラインＢＬ０−ＢＬ２をＸ方向に横断するように配置されることができる。Ｙ方向に配列された複数個のストリング選択ラインＳＳＬ０−ＳＳＬ２は各々Ｘ方向に配列された複数個のビットラインＢＬ０−ＢＬ２の各々と電気的に連結されるので、１つのセルストリング２２が独立的に選択されることができる。
本実施形態は３個のビットライン、３個のストリング選択ライン、及び４個のワードラインを説明するが、本発明を本実施形態に限定するのではない。ビットライン、ストリング選択ライン及び／またはワードラインの数は、たとえば１つ及び／または複数個のストリングに含まれたメモリーセルの数によって決定されることができる。下部選択ゲート２３は２次元的に広げられる平板型構造になされることができるので、接地選択ラインＧＳＬは平面構造を有し、セルストリング２２に対して実質的に垂直であり得る。接地選択ラインＧＳＬは活性ピラー２９と半導体基板２０間の電気的連結を制御できる。
本実施形態の不揮発性メモリー素子１においてプログラム動作は、選択されたワードラインＷＬと活性ピラー２９間に電圧差を設定し、電荷を電荷蓄積膜に注入することによって具現されることができる。一例として、選択されたワードラインＷＬにプログラム電圧（Ｖｐｒｏｇ）を印加することによってＦＮトンネリング(Ｆｏｗｌｅｒ−Ｎｏｒｄｈｅｉｍ ｔｕｎｎｅｌｉｎｇ)現象を利用して活性ピラー２９からプログラムしようとするワードラインＷＬに属するメモリートランジスター２８の電荷蓄積膜に電子を注入してプログラムを具現できる。選択されたワードラインＷＬに印加されたプログラム電圧は非選択ワードラインに属するメモリートランジスターをプログラムするので、ブースティング技術を利用して意図されないプログラムを防止できる。
読出動作は読み出そうとするメモリートランジスター２８が連結されたワードラインＷＬに、たとえば０ボルト（ｖｏｌｔ）を設定し、他のワードラインＷＬには読み出し電圧（Ｖｒｅａｄ）を設定する。その結果、読み出そうとするメモリートランジスター２８の閾値電圧（Ｖｔｈ）が０ボルトより大きいか、或いは小さいかに基づいて、ビットラインＢＬに電流が充電されたのかが決定され、これによってビットラインＢＬの電流を感知することによって読み出そうとするメモリートランジスター２８のデータ情報が読出できる。
消去動作はゲート誘導ドレーン漏洩電流ＧＩＤＬを利用してブロック単位で実行できる。一例として、選択されたビットラインＢＬと基板２０に消去電圧（Ｖｅｒａｓｅ）を印加することによって活性ピラー２９の電位を上昇させる。この時、活性ピラー２９の電位は若干遅れながら上昇するようにすることができる。これによって下部選択ゲート２３の端子でＧＩＤＬが発生し、ＧＩＤＬにより生成された電子は基板２０に放出され、生成されたホールは活性ピラー２９に放出される。これによって消去電圧（Ｖｅｒａｓｅ）近くの電位がメモリートランジスター２８のチャンネル、すなわち活性ピラー２９に伝達されることができる。この時、ワードラインＷＬの電位を０ボルトに設定すれば、メモリートランジスター２８に蓄積された電子が抜け出すようになってデータ消去が具現されることができる。一方、意図しない消去動作が行なわれないように非選択ブロックのワードラインをフローティングさせ得る。
本実施形態による不揮発性メモリー素子１の動作方法は本発明の技術的思想を例示的に説明するためのものであり、本発明の技術的特徴がこれに限定されるのではない。この分野に従事する通常の知識を有する者であれば公知の技術に基づいて前記動作方法の変形を容易に具現することは自明なので、動作方法と関連した本発明の技術的特徴は公示された技術に基づいて多様に変形されて具現できる。
図２Ａ乃至図２Ｈは本発明の実施形態による不揮発性メモリー素子の製造方法を示す斜視図である。前記図面では便宜上絶縁膜の図示を省略する。
図２Ａを参照すれば、半導体基板２０を提供できる。半導体基板２０は、たとえばＰ型単結晶シリコンウェハーであり得る。半導体基板２０は活性領域２０ａを定義する素子分離膜（図示せず）を含むことができる。活性領域２０ａはソース２０ｓを含むことができる。ソース２０ｓはＮ型であり得る。
図２Ｂを参照すれば、半導体基板２０上に下部選択ゲート２３を形成できる。下部選択ゲート２３は導電性物質、たとえば多結晶シリコン、或いは金属を蒸着して形成できる。下部選択ゲート２３はプレート、或いはライン形態で具現できる。本実施形態によれば下部選択ゲート２３は多結晶シリコンを蒸着してプレート形状で形成できる。下部選択ゲート２３を貫通して半導体基板２０と電気的に連結する複数個の第１ピラー２９ａを蒸着、或いはエピタキシャル（ｅｐｉｔａｘｉａｌ）工程で形成できる。第１ピラー２９ａは、たとえばドライエッチングを使用して下部選択ゲート２３を貫通し、半導体基板２０を開放するホールを形成し、そのホールを導電体（及び／または活性ピラーを形成する物質）で埋めて形成できる。第１ピラー２９ａはその断面が円形、楕円形、多角形など任意の形態であり得る。第１ピラー２９ａは半導体基板２０と同一類似の物質で形成できる。一例として、第１ピラー２９ａは非晶質、単結晶、或いは多結晶シリコンで形成できる。第１ピラー２９ａと下部選択ゲート２３間には第１ゲート絶縁膜が形成されることができ、これによって図１Ｃに図示されたものと同一類似の構造が具現できる。第１ゲート絶縁膜は、たとえばシリコン酸化膜やシリコン窒化膜を蒸着して形成できる。
図２Ｃを参照すれば、下部選択ゲート２３上に複数個のコントロールゲート２７を形成できる。コントロールゲート２７は下部選択ゲート２３と同一類似の物質で形成できる。一例として、コントロールゲート２７は多結晶シリコンを蒸着してプレート形状で形成できる。複数個のコントロールゲート２７は同一な厚さを有するように形成できる。コントロールゲート２７は下部選択ゲート２３と同一、或いは異なる厚さを有することができる。複数個のコントロールゲート２７を貫通して複数個の第１ピラー２９ａと連結する複数個の第２ピラー２９ｂを蒸着或いはエピタキシャル工程で形成できる。第２ピラー２９ｂは、たとえばドライエッチングを使用して複数個のコントロールゲート２７を貫通して第１ピラー２９ａを開放するホールを形成し、そのホールを導電体で埋めて形成できる。第２ピラー２９ｂは第１ピラー２９ａと同一類似の物質で形成できる。一例として、第２ピラー２９ｂは単結晶、或いは多結晶シリコンで形成できる。他の例として、第２ピラー２９ｂは非晶質、単結晶、或いは多結晶シリコン膜内に絶縁膜が形成された図１Ｄに図示されたようなマカロニ構造で形成できる。第２ピラー２９ｂとコントロールゲート２７との間には電荷蓄積膜が含まれた第２ゲート絶縁膜が形成されることができ、これによって図１Ｃ、或いは図１Ｄに図示されたものと同一類似の構造が具現できる。第２ゲート絶縁膜はシリコン酸化膜、シリコン窒化膜、またはシリコン酸化窒化膜、シリコン酸化膜などを順次的に蒸着して３重薄膜構造で形成できる。第２ゲート絶縁膜において、シリコン窒化膜、またはシリコン酸化窒化膜は電荷をトラップして情報を保存する電荷蓄積膜に使われ、２個のシリコン酸化膜中何れか１つはブロッキング絶縁膜に使われ、他の１つはトンネル絶縁膜に使われることができる。他の例として、電荷蓄積膜はシリコン窒化膜の代わりに多結晶シリコンと同一な導電体に構成されたフローティングゲートに代替できる。その他の例として、トンネル絶縁膜はシリコン窒化膜、或いはシリコン酸化膜／シリコン窒化膜で形成され、ブロッキング絶縁膜はシリコン窒化膜、シリコン酸化膜／シリコン窒化膜、アルミニウム酸化膜、或いはこれらの組み合わせで形成できる。
図２Ｄを参照すれば、複数個のコントロールゲート２７を階段型構造で形成できる。これによって、複数個のコントロールゲート２７の各々にはワードラインパッド３７が定義できる。前記階段型構造の具現によって下部選択ゲート２３には、下部選択ラインパッド３８が定義できる。前記階段型構造の具現は図３Ｂ乃至図３Ｉを参照して説明する。
図３Ａ乃至図３Ｉは、本発明の実施形態による階段型構造を具現できるパターニング方法を示す斜視図である。
図３Ａを参照すれば、下部選択ゲート２３上に複数個の絶縁膜４７と複数個のコントロールゲート２７を交互に形成できる。複数個のコントロールゲート２７はプレート形状で形成できる。区分便宜上、複数個のコントロールゲート２７を符号２７＿１乃至２７＿４で表記する。同様に、複数個の絶縁膜４７を符号４７＿１乃至４７＿４で表記する。第１コントロールゲート２７＿１上のフォト工程において、たとえばフォトレジストで構成された第１マスク５０を形成できる。第１マスク５０は第１コントロールゲート２７＿１のセンターを横断する形態を有するように形成できる。コントロールゲート２７と絶縁膜４７は４個ずつ図示されているが、本発明をこれに限定するのではない。一例として、膜の各々の数はメモリーセルストリングのメモリーセルの数によって決定され得る。
図３Ｂを参照すれば、第１マスク５０を利用した第１パッドエッチングを使用して第１コントロールゲート２７＿１をパターニングできる。第１パッドエッチングによって第１絶縁膜４７＿１も共にパターニングされ、第２コントロールゲート２７＿２が示され得る。第１パッドエッチングにはドライエッチングを使用することができる。第１コントロールゲート２７＿１の両側端上面は第１ワードラインパッド３７＿１で定義される。
図３Ｃを参照すれば、第２コントロールゲート２７＿２上に第１マスク５０を覆う第１膜５２を形成できる。第１膜５２はポリマーを蒸着して形成できる。一例として、Ｃ−Ｈ−Ｆを含むガス、Ｎ２及びＡｒを含むプラズマを利用する蒸着工程で第１膜５２を形成できる。第１膜５２はポリマー、たとえばＣ及びＨを含むカーボン重合体で構成されることができる。
図３Ｄを参照すれば、スペーサーエッチングを使用して第１膜５２の一部を除去し、第１マスク５０の両側壁に第１スペーサー５２ｓを形成する。第１マスク５０と第１スペーサー５２ｓが第２マスク６０になされる。前記スペーサーエッチングは第１膜５２の形成に必要としたガスを含むプラズマを利用できる。一例として、Ｃ−Ｈ−Ｆを含むガス、Ｎ２及びＡｒを含むプラズマを利用するドライエッチング工程で第１膜５２をスペーサーエッチングし、第１スペーサー５２ｓを具現できる。
図３Ｃのポリマー蒸着工程と図３Ｄのポリマーエッチング工程とは同一なプラズマを利用できる。したがって、前記ポリマー蒸着及びポリマーエッチング工程はインサイチュに進行することが可能であり、さらにゲート２３、２７の蒸着及びパッドエッチング工程とインサイチュに進行することが可能である。同一なプラズマでポリマー蒸着とポリマーエッチング工程をインサイチュに進行する場合工程条件を異なるようにすることが効果的な蒸着とエッチングを具現するのに望ましい。効果的なポリマー蒸着及びポリマーエッチングを具現するために、Ｃ−Ｈ−Ｆを含むガスの中でＣとＨ、少なくともＣはポリマー蒸着に関与し、Ｆはポリマーエッチングを使用して関与するので、ポリマー蒸着工程ではＣ及びＨ、或いはＣ成分をＦ成分に比べて高く設定し、ポリマー蒸着工程ではその反対に設定できる。一例として、図３Ｃのポリマー蒸着工程ではフッ化メチル（ＣＨ３Ｆ）を提供し、図３Ｄのポリマーエッチング工程ではトリフルオロメタン（ＣＨＦ３）、４フッ化炭素（ＣＦ４）、或いはその組み合わせを提供できる。より効果的なポリマーエッチング工程のためにＯ２がさらに提供できる。選択的にコントロールゲート２７の側にパワーをかけてエッチャント（ｅｔｃｈａｎｔ）の直進性を高めることもさらに効果的なポリマーエッチング工程を具現するのに望ましい。
図３Ｅを参照すれば、第２マスク６０を利用した第２パッドエッチングを使用し、第２コントロールゲート２７＿２及び第２絶縁膜４７＿２をパターニングできる。これによって第２コントロールゲート２７＿２の両側端上面は一定の幅を有する第２ワードラインパッド３７＿２に定義できる。第２ワードラインパッド３７＿２の幅は第１スペーサー５２ｓの第１幅Ｗ１に依存する。したがって、図３Ｃのポリマー蒸着工程によって形成された第１膜５２の厚さ（これに追加して、第１マスク５０の幅）を適切に調節することによって第２ワードラインパッド３７＿２の幅を決定できる。
図３Ｆ乃至３Ｈを参照すれば、図３Ｃ乃至図３Ｅを参照して説明したものと同一類似の工程を利用し、プラズマを利用したポリマー蒸着工程において第２マスク６０を覆う第２膜５４をポリマーで形成し（図３Ｆ）、前記プラズマを利用したスペーサーエッチング工程において第２膜５４の一部を除去することによって第２マスク６０の両側壁に第２スペーサー５４ｓを形成して第３マスク７０を定義し（図３Ｇ）、第３マスク７０を利用した第３パッドエッチングを使用して第３コントロールゲート２７＿３及び第３絶縁膜４７＿３を一部除去して第３コントロールゲート２７＿３の両側端上面を第３ワードラインパッド３７＿３で定義できる（図３Ｈ）。第３ワードラインパッド３７＿３の幅は第２スペーサー５４ｓの第２幅Ｗ２（或いは第２マスク６０の幅と第２幅Ｗ）に依存する。
図３Ｉ乃至図３Ｋを参照すれば、図３Ｃ乃至図３Ｅを参照して説明したバーと同一類似の工程を利用し、プラズマを利用したポリマー蒸着工程において第３マスク７０を覆う第３膜５６をポリマーで形成し（図３Ｉ）、前記プラズマを利用したスペーサーエッチング工程において第３膜５６の一部を除去することによって第３マスク７０の両側壁に第３スペーサー５６ｓを形成して第４マスク８０を定義し（図３Ｊ）、第４マスク８０を利用した第４パッドエッチングを使用して第４コントロールゲート２７＿４及び第４絶縁膜４７＿４を一部除去して第４コントロールゲート２７＿４の両側端上面を第４ワードラインパッド３７＿４で定義することができる（図３Ｋ）。第４ワードラインパッド３７＿４の幅は第３スペーサー５６ｓの第３幅Ｗ３（或いは第４マスク８０の幅と第３幅Ｗ３）に依存する。図３Ｋに図示されたように、前記第４パッドエッチングによって下部選択ゲート２３の両側端上面が露出され、その上面を下部選択ラインパッド３８で定義できる。
図３Ｌを参照すれば、第４マスク８０をアッシング工程において除去できる。前記一連の工程によれば、階段型構造を有し、複数個のワードラインパッド３７を有する垂直積層された複数個のコントロールゲート２７が具現できる。絶縁膜４７も階段型構造にパターニングできる。
前記階段型構造を具現できるパターニング方法によれば、第１マスク５０の両側壁に第１スペーサー５２ｓを付着するので、第１マスク５０の収縮や膨脹を誘発することがなく、このようなことは第２スペーサー５４ｓ及び第３スペーサー５６ｓ付着の場合に同一類似するように適用されることができる。したがって、第１乃至第３スペーサー５２ｓ、５４ｓ、５６ｓの第１乃至第３幅Ｗ１−Ｗ３を望むサイズ、そして均一に設定できるので複数個のワードラインパッド３７の幅を均一に形成できる。さらには、前記パターニング方法は１回のフォト工程に第１マスク５０を形成した後、ポリマー蒸着及びポリマーエッチングを使用して複数段（たとえば、１６段）の階段型構造を形成できる。
前記パターニング方法においてスペーサー５２ｓ−５６ｓの物質はポリマーに限定されず、絶縁膜４７と蝕刻選択比がある物質、たとえばシリコン酸化膜、シリコン窒化膜、シリコンカーバイド、或いはこれらの組み合わせを選択できる。他の例として、スペーサー５２ｓ−５６ｓの物質として金属、金属酸化膜、金属窒化膜も選択できる。前記パターニング方法は階段型構造のコントロールゲート２７を具現することに限定されず、導電膜と電極が積層された階段型構造を具現することに広く使われ得る。
図２Ｅを参照すれば、ゲート２３、ゲート２７とを横断するスリット１９を形成できる。スリット１９によってゲート２３、ゲート２７は両分され、半導体基板２０上には２個の素子が具現されることができる。最上層のコントロールゲート２７上に複数個の上部選択ゲート２５を形成できる。上部選択ゲート２５はプレート、或いはライン形態に形成できる。上部選択ゲート２５はコントロールゲート２７及び／または下部選択ゲート２３と同一類似の物質、たとえば多結晶シリコンで形成できる。１つの選択ゲート２５は複数個の第２ピラー２９ｂと共通に連結することができる。
図２Ｆを参照すれば、上部選択ゲート２５を貫通して複数個の第２ピラー２９ｂと連結する複数個の第３ピラー２９ｃを蒸着或いはエピタキシャル工程で形成できる。第３ピラー２９ｃは、たとえばドライエッチングを使用して上部選択ゲート２５を貫通して第２ピラー２９ｂを開放するホールを形成し、そのホールを導電体で充填して形成できる。第３ピラー２９ｃは第１ピラー２９ａ及び／または第２ピラー２９ｂと同一類似の物質で形成できる。一例として、第３ピラー２９ｃは非晶質、単結晶、或いは多結晶シリコンで形成できる。第３ピラー２９ｃと上部選択ゲート２５間には第３ゲート絶縁膜（図示せず）が形成されることができ、これによって図１Ｃに図示されたものと同一類似の構造が具現されることができる。第３ゲート絶縁膜は、たとえばシリコン酸化膜やシリコン窒化膜を蒸着して形成できる。第１乃至第３ピラー２９ａ−２９ｃは上下連結して活性ピラー２９になされる。第１乃至第３ピラー２９ａ−２９ｃは半導体基板２０と同一の導電型、たとえばＰ型を有するように形成されることができる。したがって、半導体基板２０と活性ピラー２９は等電位を有することができる。
図２Ｇを参照すれば、活性ピラー２９と連結する複数個のビットライン２１を形成できる。１つのビットライン２１はその長さ方向に伸びる複数個の活性ピラー２９と共通に連結することができる。ビットライン２１の伸張方向と上部選択ゲート２３の伸張方向は互いに交差、たとえば直交できる。したがって、複数個のビットライン２１と複数個の上部選択ゲート２５は互いに横断するように配置されることができる。複数個のビットライン２１の中の何れか１つと複数個の上部選択ゲート２５の中の何れか１つにより１つのセルストリング２２が定義できる。活性ピラー２９の中のビットライン２１に隣接した領域にドレーンが形成されることができる。活性ピラー２９とビットライン２１との間にプラグをさらに形成できる。
図２Ｈを参照すれば、複数個の上部選択ゲート２５上に複数個の第１コンタクトプラグ３２ａを形成し、複数個の第１コンタクトプラグ３２ａに連結する複数個の第１ライン３２を形成できる。第１ライン３２は上部選択ゲート２５を上部選択ライン駆動回路に電気的に連結させることができる。複数個のワードラインパッド３７上に複数個の第２コンタクトプラグ３３ａを形成し、複数個の第２コンタクトプラグ３３ａに連結する複数個の第２ライン３３を形成できる。第２ライン３４はコントロールゲート２７をワードライン駆動回路に電気的に連結させることができる。下部選択ゲート２３の下部選択ラインパッド３８上に第３コンタクトプラグ３４ａを形成し、第３コンタクトプラグ３４ａに連結される第３ライン３４を形成できる。第３ライン３４は下部選択ゲート２３を下部選択ライン駆動回路に電気的に連結させることができる。第１乃至第３コンタクトプラグ３２ａ、３３ａ、３４ａは金属を蒸着し、同時に形成できる。類似するように、第１乃至第３ライン３２、３３、３４は金属を蒸着し、同時に形成できる。前記一連の工程によって階段型構造のコントロールゲート２７を有する不揮発性メモリー素子１が具現されることができる。
図４Ａは本発明の他の実施形態による不揮発性メモリー素子を示す斜視図であり、図４Ｂ及び図４Ｃは本発明の他の実施形態による不揮発性メモリー素子の製造方法において、階段型構造を具現する方法を示す斜視図である。
図４Ａを参照すれば、本発明の他の実施形態の不揮発性メモリー素子１ａは第２コンタクトプラグ３３ａが形成される一側に階段型構造を有する積層された複数個のコントロールゲート２７ａを含むことができる。それ以外は、図１Ａに図示された不揮発性メモリー素子１と同一類似するように構成されることができる。
図４Ｂ及び図４Ｃを参照すれば、図３Ｂ乃至図３Ｌを参照して説明したような同一類似の工程において一側に階段型構造を有するコントロールゲート２７ａを形成できる。一例として、図４Ｂに図示されたように下部選択ゲート２３上に複数個のコントロールゲート２７ａと複数個の絶縁膜４７ａをプレート形状に交互に形成し、最上層のコントロールゲート２７ａ上面の中で一側に限定された第１マスク５０を形成できる。ポリマー蒸着及びポリマーエッチングを使用して第１マスク５０の一側壁にスペーサーを形成した後、パッドエッチングとこのような過程を反復することによって図４Ｃに図示されたような階段型構造を有するコントロールゲート２７ａを形成できる。
図５Ａは本発明のその他の実施形態による不揮発性メモリー素子を示す斜視図であり、図５Ｂ及び図５Ｃは本発明のその他の実施形態による不揮発性メモリー素子の製造方法において、階段型構造を具現する方法を示す斜視図である。
図５Ａを参照すれば、本発明のその他の実施形態による不揮発性メモリー素子１ｂは前後左右四側に階段型構造を有するピラミッド形態に積層された複数個のコントロールゲート２７ｂを含むことができる。第２コンタクト３３ａはコントロールゲート２７ｂの右側ワードラインパッド３７ａ及び前方ワードラインパッド３７ｂに分散されて形成されることができる。コントロールゲート２７ｂの右側に第２ライン３３を全て形成するのに困難な問題点がありえる。たとえばコントロールゲート２７ｂの個数が多い場合コントロールゲート２７ｂの右側にあらゆる第２ライン３３を形成できる領域が十分に確保されない場合第２ライン３３の中の一部をコントロールゲート２７ｂの前方に形成することによって前記困難な点を除去できる。
図５Ｂ及び図５Ｃを参照すれば、図３Ｂ乃至図３Ｉを参照して説明したような同一類似の工程を進行し、全ての側面が階段型構造を有するピラミッド型コントロールゲート２７ｂを具現できる。一例として、図５Ｂに図示されたように下部選択ゲート２３上に複数個のコントロールゲート２７ｂと複数個の絶縁膜４７ｂをプレート形状に交互に形成し、最上層のコントロールゲート２７ａ上面の中でエッジに囲まれたセンターに限定された第１マスク５０を形成できる。ポリマー蒸着及びポリマーエッチングを使用して第１マスク５０の四側壁にスペーサーを形成した後、パッドエッチングする過程を反復することによって順次的に幅が拡大された第１マスク５０を形成し、図５Ｃに図示されたようなピラミッド型コントロールゲート２７ｂを形成できる。
図６Ａ乃至図６Ｍは本発明の変形実施形態による不揮発性メモリー素子の製造方法を示す斜視図である。前記図面で便宜上セル領域の一部を抜粋して図示する。
図６Ａを参照すれば、絶縁膜１２０は複数個の絶縁膜１２１−１２７を含み、犠牲膜１３０は複数個の犠牲膜１３１−１３６を含むことができる。半導体基板１０１上に絶縁膜１２１−１２７と犠牲膜１３１−１３６とを交互に積層し、薄膜構造体１００を形成できる。絶縁膜１２０と犠牲膜１３０とは蝕刻選択性を有することができるように選択された物質で形成され得る。例えば、絶縁膜１２０はシリコン酸化膜やシリコン窒化膜で、犠牲膜１３０はシリコン膜、シリコン酸化膜、シリコン窒化膜、シリコンカーバイドの中から選択された絶縁膜１２０とは異なる物質であり得る。薄膜構造体１００を貫通して半導体基板１０１を露出させる第１開口部１０５を形成できる。第１開口部１０５は四角形、円形、或いは楕円形に形成できる。本明細書では、絶縁膜１２１−１２７を積層順序によって第１乃至第７絶縁膜に区分する。犠牲膜１３１−１３６もこれと同じように積層順序によって第１乃至第６犠牲膜に区分する。
図６Ｂを参照すれば、薄膜構造体１００を覆って第１開口部１０５の内壁を実質的に共形（ｃｏｎｆｏｒｍａｌ）に覆う半導体膜２００を形成し、第１開口部１０５を満たす第１埋めパターン２１０を形成できる。半導体膜２００は非晶質、単結晶，或いは多結晶シリコン蒸着或いはエピタキシャル工程で形成できる。第１埋めパターン２１０は半導体膜２００が形成された第１開口部１０５を満たすようにシリコン酸化膜を蒸着して形成できる。或いは第１埋めパターン２１０はスピン−オン−グラス（ＳＯＧ）技術を利用して形成できる。
図６Ｃを参照すれば、半導体膜２００をパターニングし、第１開口部１０５内に互いに分離された半導体パターン２０５を形成し、半導体パターン２０５間の第２開口部２１５を絶縁膜で満たして第２埋めパターン２２０を形成できる。第２開口部２１５は半導体基板１０１を露出させることができる。半導体パターン２０５は第１開口部１０５の長軸を横断するマスクを使用し，第１埋めパターン２１０をパターニングすることによって第１開口部１０５の内壁に形成された半導体膜２００を露出させる第２開口部２１５を形成し、第２開口部２１５により露出された半導体膜２００をエッチングして形成できる。第２埋めパターン２２０は第２開口部２１５を満たす絶縁膜を形成した後薄膜構造体１００の上面が露出されるまで、その絶縁膜と半導体膜２００を平坦化して形成できる。半導体パターン２０５は活性ピラーに使われ、活性ピラーは図１Ｄに図示されたものと同一類似のマカロニ構造を有するようになる。
図６Ｄを参照すれば、薄膜構造体１００を構成する薄膜１２０、薄膜１３０の一部、或いは全部を貫通するトレンチ２３０を形成できる。トレンチ２３０は半導体パターン２０５から離隔され、犠牲膜１３０と絶縁膜１２０の側壁を露出させるライン或いは長方形形態に形成されることができる。トレンチ２３０は少なくとも第１犠牲膜１３１、或いは半導体基板１０１が示されるような深さを有するように形成されることができる。
図６Ｅを参照すれば、トレンチ２３０によって露出された犠牲膜１３０を選択的に除去し、絶縁膜１２１−１２７の間にリセス領域２４０を形成できる。リセス領域２４０はトレンチ２３０から絶縁膜の１２１−１２７の間に延長されたギャップ領域であり、半導体パターン２０５が露出できる。リセス領域２４０を形成する段階は絶縁膜１２０に対してエッチング選択性を有するエッチングレシピを使用し、犠牲膜１３０を等方的にエッチングする段階を含むことができる。例えば、犠牲膜１３０がシリコン窒化膜で絶縁膜１２０がシリコン酸化膜である場合、前記エッチングは燐酸を含むエッチャントを使用して実施できる。
図６Ｆを参照すれば、リセス領域２４０内に情報格納膜２５０とゲート２６０を形成できる。情報格納膜２５０はトンネル絶縁膜とブロッキング絶縁膜間との間に位置する電荷蓄積膜を含むことができる。電荷蓄積膜はシリコン窒化膜、或いはフローティングゲートを含むことができる。ゲート２６０は多結晶シリコンや金属を蒸着してプレート形状に形成できる。ゲート２６０を形成するための蒸着工程においてトレンチ２３０にも多結晶シリコンや金属が満たされ得る。この場合、トレンチ２３０に満たされた多結晶シリコン、或いは多結晶シリコンと情報格納膜２５０などをエッチング工程において除去した後、トレンチ２３０を絶縁膜で満たして第３埋めパターン２６７を形成できる。第３埋めパターン２６７はシリコン酸化膜、シリコン窒化膜、シリコン酸化窒化膜、或いはこれらの組み合わせであり得る。ゲート２６０の中で第１ゲート２６１は接地選択ラインに使われる下部選択ゲート、第６ゲート２６６はストリング選択ラインに使われる上部選択ゲート、第２乃至第５ゲート２６２−２６５はワードラインに使われるコントロールゲートである。
図６Ｇを参照すれば、プレート形状のゲート２６０を階段型構造に形成するために図３Ｂ乃至図３Ｉを参照して説明したものと同一類似の工程を利用できる。例えば、第１マスク３００を形成できる。例えば、第１マスク３００は第７絶縁膜１２７上に第２埋めパターン２２０及び第３埋めパターン２６７を全部覆わないようにフォトレジストで形成できる。
図６Ｈを参照すれば、第１マスク３００を利用したドライエッチングを使用して第７絶縁膜１２７と第２及び第３埋めパターン２２０、２６７を一部除去できる。前記エッチングは第６ゲート２６６が示されることができるように進行できる。この場合第６ゲート２６６上に形成された情報格納膜２５０が一部除去できる。第１マスク３００の側壁に第１スペーサー３０２ｓを形成できる。第１スペーサー３０２ｓは第１マスク３００によって覆わない第２埋めパターン２２０及び第３埋めパターン２６７を覆うように形成できる。第１スペーサー３０２ｓは第１マスク３００及び第６ゲート２６６を覆う膜を形成した後、その膜をスペーサーエッチングして形成できる。第１スペーサー３０２ｓはフォトレジスト、絶縁膜、或いはポリマーなどで形成できる。本実施形態によれば、図３Ｃ及び図３Ｄでの説明と同一類似するようにＣＨ３Ｆを含むプラズマを利用したポリマー蒸着で膜を形成し、その膜をＣＨＦ３及び／またはＣＦ４を含むプラズマを利用したポリマーエッチングをポリマー蒸着とインサイチュに進行して第１スペーサー３０２ｓを形成できる。第１マスク３００と第１スペーサー３０２ｓは第２マスク３１０を構成する。
図６Ｉを参照すれば、第２マスク３１０を利用したドライエッチングを使用して第６ゲート２６６を一部除去できる。第６ゲート２６６のエッチングとともに第６絶縁膜１２６と、第６絶縁膜１２６の上下面に形成された情報格納膜２５０も共にエッチングできる。これによって、第５ゲート２６５が示されることができる。第６ゲート２６６は上部選択ゲートとして第２埋めパターン２２０及び第３埋めパターン２６７によって分離されたライン形態に形成されることができる。本実施形態によれば、上部選択ゲート２６６をライン形態に形成する工程をスキップできる。
図６Ｊを参照すれば、ポリマー蒸着及びポリマーエッチングを使用して第２マスク３１０の側壁に第２スペーサー３１０ｓを形成できる。第２マスク３１０と第２スペーサー３１０ｓは第３マスク３２０を構成できる。第３マスク３２０を利用したドライエッチングを使用し、第５ゲート２６５を一部除去してワードラインパッド２３７を定義できる。第５ゲート２６５エッチングの際第５絶縁膜１２５と、第５絶縁膜１２５の上下面に形成された情報格納膜２５０も共にエッチングできる。これによって、第４ゲート２６４が示されることができる。
図６Ｋを参照すれば、前記ポリマー蒸着及びポリマーエッチングを使用してマスクを益々拡大させ、その拡大されたマスクを利用したドライエッチングを使用して上部選択ゲート２６６は分離されたライン形態に形成され、コントロールゲート２６２−２６５と下部選択ゲート２６１は階段型構造に形成されることができる。コントロールゲート２６２−２６５各々にはワードラインパッド２３７が定義され、下部選択ゲート２６１には下部選択ラインパッド２３８が定義できる。選択的に、半導体パターン２０５と第１埋めパターン２２０とをリセスさせる溝２７０を形成できる。
図６Ｌを参照すれば、溝２７０を金属やポリシリコンと同一な導電体で満たして半導体パターン２０５と接続されるビットラインパッド２９０を形成できる。他の例として、溝２７０を形成せずに第１埋めパターン２１０上に半導体パターン２０５と接続されるビットラインパッド２９０を形成できる。
図６Ｍを参照すれば、ビットラインパッド２９０と接するビットラインプラグ２３１ａと、ビットラインプラグ２３１ａに接するビットライン２３１を形成できる。ワードラインパッド２３７に接するコンタクトプラグ２３３ａと、コンタクトプラグ２３３ａに接する複数個のコントロールゲート２６２−２６５をワードライン駆動回路に連結する複数個の金属ライン２３３を形成できる。前記一連の工程に不揮発性メモリー素子１ｃを具現できる。図面には図示しないが、複数個の上部選択ゲート２６６を上部選択ライン駆動回路に連結する複数個の金属ラインと、下部選択ゲート２６１を下部選択ライン駆動回路に連結する金属ラインとをさらに形成できる。ゲート２６１−２６６は図３Ｂ乃至図３Ｉのように両側に階段型構造にパターニングされ、或いは図４Ｂ及び／または図４Ｃに図示されたように一側に階段型構造にパターニングされ、或いは図５Ｂ及び図５Ｃに図示されたようにピラミッド型構造にパターニングされ得る。
図７Ａ乃至図７Ｅは本発明の他の変形実施形態による不揮発性メモリー素子の製造方法を示す斜視図である。簡潔性のために図６Ａ乃至図６Ｍと同一な点に対しては詳細な説明は省略する。
図７Ａを参照すれば、図６Ａ乃至６Ｃで説明したような同一類似の工程を進行して半導体基板１０１上に絶縁膜１２１−１２７と犠牲膜１３１−１３６を交互に積層し、薄膜構造体１００を形成し、第２開口部２１５内に第１埋めパターン２１０と第２埋めパターン２２０を形成できる。第１埋めパターン２１０の両側壁及び下部壁には活性ピラーに活用されるＵ字形態の半導体パターン２０５を形成できる。第７絶縁膜１２７上に第１マスク３００を形成できる。一例として、第１マスク３００はフォトレジストを蒸着した後パターニングして形成でき、第２埋めパターン２２０を一部覆う形態を有するようにパターニングされ得る。
図７Ｂを参照すれば、絶縁膜１２０と犠牲膜１３０とを階段型構造に形成できる。前記形成過程は図３Ｂ乃至図３Ｉで説明したものと同一類似のマスク拡大工程を利用できる。例えば、第１マスク３００を利用したエッチングを使用して第７絶縁膜１２７を一部除去し、第６犠牲膜１３６を示すことができる。その次に、第１マスク３００の側壁に第１スペーサー３０２ｓを付着し、第１マスク３００に比べて拡大された第２マスク３１０を形成できる。第１スペーサー３０２ｓは図３Ｃ及び図３Ｄで説明したものと同一類似であるようにポリマー蒸着及びポリマーエッチングをインサイチュに進行して形成できる。第１スペーサー３０２ｓは第１マスク３００により覆わない第２埋めパターン２２０の一部を覆うように第６犠牲膜１３６上にスペーサー形態に形成できる。第２マスク３１０を利用したエッチングを使用し、第６犠牲膜１３６と第６絶縁膜１２６を一部除去し、第５犠牲膜１３５を示すことができる。前記のようなマスク拡大工程とエッチング工程を反復して絶縁膜１２０と犠牲膜１３０を階段型構造に形成できる。本実施形態によれば、階段型構造の犠牲膜１３０の中で第６犠牲膜１３６は第２開口部２１５によって複数個（例、３個）に分離できる。同様に、階段型構造の絶縁膜１２０の中で第７絶縁膜１２７と第６絶縁膜１２６は第２開口部２１５によって各々複数個（例、３個）に分離できる。
図７Ｃを参照すれば、犠牲膜１３０と絶縁膜１２０を貫通して第１犠牲膜１３１、或いは半導体基板１０１を示すトレンチ２３０を形成できる。トレンチ２３０は第２開口部２１５の延長長さと同一類似の長さを有することができる。これによって、トレンチ２３０は隣接した２個の第２開口部２１５間の第６犠牲膜１３６を２個に分離できる。同様に、トレンチ２３０は隣接した２個の第２開口部２１５間の第７絶縁膜１２７と第６絶縁膜１２６を各々２個に分離できる。したがって、第６犠牲膜１３６は４個に分離され、第６絶縁膜１２６及び第７絶縁膜１２７も４個に分離できる。本実施形態によれば、犠牲膜１３０は階段型構造にパターニングの第６犠牲膜１３６は複数個に分離されたライン形態に形成され、第１乃至第５犠牲膜１３１−１３５は階段型にパターニングされたプレート形状に形成されることができる。第６犠牲膜１３６は第７絶縁膜１２７により完全に覆われず、一部が露出できる。
図７Ｄを参照すれば、トレンチ２３０によって露出された犠牲膜１３０を選択的に除去して絶縁膜の１２１−１２７との間にリセス領域２４０を形成できる。リセス領域２４０によって半導体パターン２０５が露出できる。
図７Ｅを参照すれば、リセス領域２４０内に情報格納膜２５０とゲート２６０を形成できる。情報格納膜２５０はトンネル絶縁膜とブロッキング絶縁膜間にシリコン窒化膜、或いはフローティングゲートのような電荷蓄積膜を含むことができる。ゲート２６０は多結晶シリコンや金属などを蒸着して形成できる。トレンチ２３０にも多結晶シリコンや金属などが充填されることができ、これをエッチングを使用して除去し、シリコン酸化膜、シリコン窒化膜、或いはこれらの組み合わせを蒸着してトレンチ２３０を埋めて第３埋めパターン２６７を形成できる。続いて、図６ｌに図示されたように選択的にビットラインパッド２９０を形成し、図６Ｍに図示されたようにビットライン２３１と金属ライン２３３を形成することによって不揮発性メモリー素子１ｃを形成できる。
本実施形態によれば、ゲート２６０は図７Ｃに図示された階段型構造の犠牲膜１３０を代えて階段型構造に形成されることができる。ゲート２６０形成過程で上部選択ゲート２６６は別途の分離工程が必要ではなく、コントロールゲート２６２−２６６各々にワードラインパッド２３７が定義でき、下部選択ゲート２６１には下部選択ラインパッド２３８が定義できる。ゲート２６０は図３Ｌに図示されたように両側に階段型構造を有し、或いは図４Ｃのように一側に階段型構造を有し、或いは図５Ｃのようにピラミッド型構造を有するようにパターニングされ得る。前記階段型構造のゲート２６０は一例として図８Ｂ乃至図８Ｄに開始されたバーと同一類似の工程に形成できる。
図８Ａ乃至図８Ｄは階段型ゲート形成方法の一例を示す斜視図である。
図８Ａを参照すれば、図７Ｂを参照して説明した工程において絶縁膜１２０と犠牲膜１３０を階段型構造に形成した後、その階段型にパターニングされた階段型パターン部１４０を覆うマスク４００を形成できる。マスク４００はたとえばフォトレジストで形成できる。
図８Ｂを参照すれば、図７Ｃを参照して説明した工程においてトレンチ２３０を形成できる。トレンチ２３０はマスク４００まで延長され得る。したがって、トレンチ２３０形成の際マスク４００の一部が除去され、階段型パターン部１４０側へ後退された陥没部４０２が形成されることができる。
図８Ｃを参照すれば、図７Ｄを参照して説明した工程において犠牲膜１３０を選択的に除去し、リセス領域２４０が形成されることができる。この時のリセス領域２４０はマスク４００により遮られることができる。したがって、リセス領域２４０は階段型パターン部１４０側には開放されず、その反対側には開放された形態を有することができる。
図８Ｄを参照すれば、リセス領域２４０に情報格納膜２５０とゲート２６０を形成できる。特に、リセス領域２４０に多結晶シリコンや金属などを蒸着する場合、下面階段型構造のゲート２６１−２６６が形成されることができる。ゲート２６０形成過程で上部選択ゲート２６６は別途の分離工程が必要ではなく、コントロールゲート２６２−２６６各々にワードラインパッド２３７が定義でき、下部選択ゲート２６１には下部選択ラインパッド２３８が定義できる。トレンチ２３０を満たす多結晶シリコンなどをエッチングを使用して除去した後絶縁膜で充填すれば第３埋めパターン２６７を形成できる。マスク４００の陥没部（図８Ｃの４０２）も第３埋めパターン２６７で充填するので第３埋めパターン２６７は第７絶縁膜１２７から突出されて形成されることができる。マスク４００はアッシング工程に除去できる。前記一連の工程においてプレート形状の犠牲膜１３０を階段型構造にパターニングした後階段型構造のゲート２６０に代えることができる。マスク４００を利用して犠牲膜１３０をゲート２６０に代える工程は図３Ｌ及び／または図４Ｃの階段型構造を形成したり、図５Ｃのピラミッド型構造を形成する場合に採択されることができる。
図９Ａ乃至図９Ｇは本発明のその他の変形実施形態による不揮発性メモリー素子の製造方法を示す斜視図である。簡潔性のために図６Ａ乃至図６Ｍと同一な点に対しては詳細な説明は省略する。
図９Ａを参照すれば、図６Ａ乃至６Ｃで説明したバーと同一類似の工程を進行して半導体基板１０１上に絶縁膜１２１−１２７と犠牲膜１３１−１３６を交互に積層し、薄膜構造体１００を形成できる。第２開口部２１５内には両側にＵ字型半導体パターン２０５が形成された第１埋めパターン２１０と、第２埋めパターン２２０を形成できる。第７絶縁膜１２７上に第１マスク５００を形成できる。一例として、第１マスク５００はフォトレジストを蒸着した後パターニングし、第２埋めパターン２２０を全部覆う形態に形成できる。
図９Ｂを参照すれば、第１マスク５００を利用したエッチングを使用して第７絶縁膜１２７と第６犠牲膜１３６を一部除去できる。これによれば、第７絶縁膜１２７と第６犠牲膜１３６は第２開口部２１５により複数個に分離されたライン形態にパターニングされ得る。第１マスク５００の側壁に図３Ｃ及び３Ｄに記載されるようにポリマー蒸着とポリマーエッチングをインサイチュに進行して第１スペーサー５０２ｓを付着して第２マスク５１０を形成できる。第１スペーサー５０２ｓは第５犠牲膜１３５上に形成されることができる。第２マスク５１０を利用したエッチングを使用して第５犠牲膜１３５と第６絶縁膜１２６を一部除去できる。これと共に図３Ｂ乃至図３Ｉで説明したものと同一類似するように絶縁膜１２０と犠牲膜１３０を階段型構造に形成できる。
図９Ｃを参照すれば、犠牲膜１３０と絶縁膜１２０を貫通して第１犠牲膜１３１、或いは半導体基板１０１を示すトレンチ２３０を形成できる。トレンチ２３０は第２開口部２１５の延長長さと同一類似の長さを有することができる。本実施形態によれば、犠牲膜１３０は階段型構造にパターニングされて第６犠牲膜１３６は複数個に分離されたライン形態に形成され、第１乃至第５犠牲膜１３１−１３５は階段型にパターニングされたプレート形状に形成されることができる。絶縁膜１２０は犠牲膜１３０と同一な形態にパターニングされ得る。第６犠牲膜１３６は第７絶縁膜１２７により完全に覆うことができる。
図９Ｄを参照すれば、トレンチ２３０によって露出された犠牲膜１３０を選択的に除去し、絶縁膜の１２１−１２７間にリセス領域２４０を形成できる。リセス領域２４０により半導体パターン２０５が露出できる。
図９Ｅを参照すれば、リセス領域２４０内に情報格納膜２５０と導電膜２６９を形成できる。導電膜２６９は多結晶シリコンや金属などを蒸着して形成できる。トレンチ２３０にも多結晶シリコンや金属などが充填され得るが、これをエッチングを使用して除去してシリコン酸化膜、シリコン窒化膜、或いはこれらの組み合わせを蒸着してトレンチ２３０を充填する第３埋めパターン２６７を形成できる。導電膜２６９は第７絶縁膜１２７に覆われない部分まで拡張され，形成されることができる。したがって、第１乃至第６絶縁膜１２１−１２６は導電膜２６９によって覆われる。第７絶縁膜１２７上に、たとえばフォトレジストを蒸着してマスク６００を形成し、そのマスク６００を利用したエッチングを使用して導電膜２６９を選択的に除去できる。マスク６００はアッシング工程に除去できる。
図９Ｆを参照すれば、導電膜２６９の選択的エッチングによって階段型構造のゲート２６０が形成されることができる。ゲート２６０の中で上部選択ゲート２６６は第２開口部２１５により分離されたライン形態に形成され、コントロールゲート２６２−２６５と下部選択ゲート２６１は階段型構造を有するプレート形状に形成されることができる。ゲート２６１−２６６各々は第２乃至第７絶縁膜１２２−１２７各々に覆われて露出されない。第７絶縁膜１２７上にマスク７００を形成できる。このマスク７００は第２埋めパターン２２０の一部を覆わない形態を有するように、たとえばフォトレジストを蒸着及びパターニングして形成できる。このマスク７００を利用したエッチングを使用して第２乃至第７絶縁膜１２２−１２７を選択的に除去できる。マスク７００はアッシング工程で除去できる。
図９Ｇを参照すれば、絶縁膜１２０の選択的エッチングによってゲート２６１−２６６の一部が露出され得る。これによって、コントロールゲート２６２−２６５各々にはワードラインパッド２３７が定義され、下部選択ゲート２６１には下部選択ラインパッド２３８が定義できる。ゲート２６０は図３Ｌに図示されたように両側に階段型構造を有し、或いは図４Ｃのように一側に階段型構造を有するか、或いは図５Ｃのようにピラミッド型構造に形成されることができる。続いて、図６Ｌに図示されたように選択的にビットラインパッド２９０を形成し、図６Ｍに図示されたようにビットライン２３１と金属ライン２３３を形成することによって不揮発性メモリー素子１ｃを形成できる。
図１０Ａは本発明の実施形態による不揮発性メモリー素子を具備したメモリーカードを示す一ブロック図である。
図１０Ａを参照すれば、メモリーカード１２００は高容量のデータ格納能力を支援するためにフラッシュメモリー１２１０を含む。フラッシュメモリー１２１０は上述した本発明実施形態による不揮発性メモリー素子、たとえば垂直ＮＡＮＤフラッシュメモリー素子を含むことができる。
メモリーカード１２００はホスト１２３０（ＨＯＳＴ）とフラッシュメモリー１２１０（ＦＡＬＳＨ ＭＥＭＯＲＹ）との間の諸般データ交換を制御するメモリーコントローラ１２２０（ＭＥＭＯＲＹ ＣＯＮＴＲＯＬＬＥＲ）を含むことができる。ＳＲＡＭ１２２１は、中央処理処置１２２２（ＣＰＵ）の動作メモリーとして使われることができる。ホストインターフェース１２２３（ＨＯＳＴ ＩＮＴＥＲＦＡＣＥ）はメモリーカード１２００と接続されるホスト１２３０のデータ交換プロトコルを具備できる。誤謬修正コード１２２４（ＥＣＣ）はフラッシュメモリー１２１０から読み出されたデータに含まれ得る誤謬を検出及び訂正できる。メモリーインターフェース１２２５（ＭＥＭＯＲＹ ＩＮＴＥＲＦＡＣＥ）はフラッシュメモリー１２１０とインターフェーシングする。中央処理処置１２２２（ＣＰＵ）はメモリーコントローラ１２２０のデータ交換のための諸般制御動作を実施する。たとえ、図面には図示しないが、メモリーカード１２００はホスト１２３０（ＨＯＳＴ）とのインターフェーシングのためのコードデータを保存するＲＯＭをさらに含むことができる。
図１０Ｂは本発明実施形態による不揮発性メモリー素子を具備した情報処理システムを示す一ブロック図である。
図１０Ｂを参照すれば、本発明実施形態による情報処理システム１３００は上述した不揮発性メモリー素子、一例として垂直ＮＡＮＤフラッシュメモリー素子を具備したフラッシュメモリーシステム１３１０を含むことができる。情報処理システム１３００はモバイル機器やコンピュータなどを含むことができる。
一例として、情報処理システム１３００はフラッシュメモリーシステム１３１０と各々システムバス１３６０に電気的に連結したモデム１３２０（ＭＯＤＥＭ）、中央処理処置１３３０（ＣＰＵ）、ＲＡＭ１３４０、ユーザーインターフェース１３５０（ＵＳＥＲ ＩＮＴＥＲＦＡＣＥ）とを含むことができる。フラッシュメモリーシステム１３１０には中央処理処置１３３０によって処理されたデータまたは外部で入力されたデータが保存されることができる。
情報処理システム１３００はメモリーカード、半導体ディスク装置（Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｉｓｋ）、カメライメージプロセッサー（Ｃａｍｅｒａ Ｉｍａｇｅ Ｓｅｎｓｏｒ）及びその以外の応用チップセット（Ａｐｐｌｉｃａｔｉｏｎ Ｃｈｉｐｓｅｔ）に提供されることができる。一例として、フラッシュメモリーシステム１３１０は半導体ディスク装置（ＳＳＤ）で構成されることができ、この場合情報処理システム１３００は大容量のデータをフラッシュメモリーシステム１３１０に安定的に、そして信頼性があるように格納することができる。
以上の発明の詳細な説明は開示された実施状態で示す発明を制限しようとする意図でなく、本発明の要旨を逸脱しない範囲内で多様な他の組み合わせ、変更及び環境で使用することができる。添付の請求範囲は他の実施状態も含むと解釈できる。
１ 不揮発性メモリー素子
２ セル領域
３ 周辺領域
２０ 半導体基板
２３ 下部選択ゲート
２５ 上部選択ゲート

Claims (34)

  1. 複数個の薄膜を積層し、
    前記複数個の薄膜上にマスクを形成し、
    前記マスクを利用したエッチングを使用して前記複数個の薄膜中少なくとも１つをパターニングし、
    前記マスクの幅を順次的に拡大し、前記他の幅を有するマスクを利用して前記複数個の薄膜各々をパターニングし、前記パターニングされた複数個の薄膜を階段型構造に形成することを特徴とする方法。
  2. 前記マスクの幅を順次的に拡大すること各々は、
    前記マスクを覆うフリースペーサー膜を形成し、
    前記フリースペーサー膜をエッチングし、前記マスクの少なくとも一側壁にスペーサーを形成することを含むことを特徴とする請求項１に記載の方法。
  3. 前記フリースペーサー膜を形成することは、
    少なくとも１つの蒸着成分と少なくとも１つのエッチング成分を有する第１ガスを提供してポリマー膜を蒸着することを含むことを特徴とする請求項２に記載の方法。
  4. 前記フリースペーサー膜をエッチングして前記スペーサーを形成することは、
    第２ガスを提供して前記ポリマー膜の一部を除去することを含むことを特徴とする請求項３に記載の方法。
  5. 前記フリースペーサー膜を蒸着することは、
    前記第１ガスを提供して前記少なくとも１つのエッチング成分対比前記少なくとも１つの蒸着成分の原子比が１より大きくなるようにすることを特徴とする請求項４に記載の方法。
  6. 前記フリースペーサー膜をエッチングすることは、
    前記第２ガスを提供して前記少なくとも１つの蒸着成分対比前記少なくとも１つのエッチング成分の原子比が１より大きくなるようにし、
    前記フリースペーサー膜を形成することと前記フリースペーサー膜をエッチングすることをインサイチュに進行することを特徴とする請求項５に記載の方法。
  7. 前記少なくとも１つの蒸着成分は炭素（Ｃ）と炭素（Ｃ）／水素（Ｈ）のうち少なくとも１つを含み、前記少なくとも１つのエッチング成分はフッ素Ｆを含むことを特徴とする請求項６に記載の方法。
  8. 前記第１ガスはフッ化メチル（ＣＨ３Ｆ）を含み、前記第２ガスはトリフルオロメタン（ＣＨＦ３）と４フッ化炭素（ＣＦ４）のうち何れか１つを含むことを特徴とする請求項６に記載の方法。
  9. 前記第２ガスは酸素（Ｏ２）をさらに含むことを特徴とする請求項８に記載の方法。
  10. 前記複数個の薄膜各々は複数個の互いに異なる物質膜を含み、そして
    前記複数個の薄膜を積層することは前記互いに異なる物質膜を交互に積層することを含むことを特徴とする請求項１に記載の方法。
  11. 複数個の導電膜を積層し、
    前記複数個の導電膜上にマスクを形成し、
    少なくとも１つの蒸着成分と少なくとも１つのエッチング成分を含み、前記少なくとも１つのエッチング成分対比前記少なくとも１つの蒸着成分の原子比が１より大きい第１ガスを提供して前記マスクを覆うポリマー膜を蒸着し、
    前記少なくとも１つの蒸着成分と前記少なくとも１つのエッチング成分を含み、少なくとも１つの蒸着成分対比前記少なくとも１つのエッチング成分の原子比が１より大きい第２ガスを提供して前記ポリマー膜をポリマースペーサーに変形し、
    前記ポリマー膜を蒸着することと前記ポリマー膜を変形することを数回順次的に進行して前記マスクの幅を順次的に拡大し、そして
    前記マスクの他の幅を利用して前記複数個の導電膜各々をパターニングすることを含むことを特徴とする階段型構造の形成方法。
  12. 前記ポリマースペーサーは前記マスクの一側壁と両側壁、そして四側壁のうち何れか１つに形成されることを特徴とする請求項１１に記載の階段型構造の形成方法。
  13. 前記マスクを形成することは、
    前記複数個の導電膜の中前記マスクに最隣接する何れか１つのセンターを横断する第１フォトレジストパターンと、前記複数個の導電膜の中前記何れか１つの上面のサイド領域を覆う第２フォトレジストパターンと、前記複数個の導電膜の中前記何れか１つのエッジ領域により囲まれたセンター領域を覆う第３フォトレジストとの中少なくとも何れか１つを形成することを含むことを特徴とする請求項１１に記載の階段型構造の形成方法。
  14. 前記第１乃至第３フォトレジストパターンのうち少なくとも何れか１つは前記第１フォトレジストパターンであり、
    前記ポリマー膜は前記ポリマースペーサーに変形され、前記ポリマースペーサーは前記第１フォトレジストパターンの両側壁の上に配置され、そして
    前記導電膜の両側領域に階段構造が形成されることを特徴とする請求項１３に記載の階段型構造の形成方法。
  15. 前記第１乃至第３フォトレジストパターンのうち少なくとも何れか１つは前記第２フォトレジストパターンであり、
    前記ポリマー膜は前記ポリマースペーサーに変形され、前記ポリマースペーサーは前記第２フォトレジストパターンの一側壁の上に配置され、そして
    前記導電膜の一側領域に階段型構造が形成されることを特徴とする請求項１３に記載の階段型構造の形成方法。
  16. 前記第１乃至第３フォトレジストパターンのうち少なくとも何れか１つは前記第３フォトレジストパターンであり、
    前記ポリマー膜は前記ポリマースペーサーに変形され、前記ポリマースペーサーは前記第３フォトレジストパターンの四側部上に配置され、そして
    前記導電膜の四側領域に階段型構造が形成されることを特徴とする請求項１３に記載の階段型構造の形成方法。
  17. 前記ポリマー膜を蒸着することは第１プラズマを利用した蒸着工程を含み、
    前記第１プラズマはアルゴン（Ａｒ）、窒素（Ｎ２）及びフッ化メチル（ＣＨ３Ｆ）を含み、
    前記少なくとも１つの蒸着成分は炭素を含み、
    前記少なくとも１つのエッチング成分はフッ素を含むことを特徴とする請求項１１に記載の階段型構造の形成方法。
  18. 前記ポリマー膜を前記ポリマースペーサーに変形することは第２プラズマを利用した乾燥式エッチング工程を含み、
    前記第２プラズマはアルゴン（Ａｒ）、窒素（Ｎ２）、酸素（Ｏ２）、及びトリフルオロメタン（ＣＨＦ３）と４フッ化炭素（ＣＦ４）のうち何れか１つを含み、
    前記少なくとも１つの蒸着成分は炭素を含み、
    前記少なくとも１つのエッチング成分はフッ素を含むことを特徴とする請求項１７に記載の階段型構造の形成方法。
  19. 前記複数個の導電膜の間に複数個の絶縁膜を形成し、そして
    前記マスクの他の幅を利用し、前記複数個の絶縁膜をパターニングすることをさらに含むことを特徴とする請求項１１に記載の階段型構造の形成方法。
  20. 半導体基板上に下部選択ゲートを形成し、
    前記下部選択ゲート上に階段型構造になされる複数個のコントロールゲートを形成し、
    前記複数個のコントロールゲート上に上部選択ゲートを形成し、そして
    前記複数個のコントロールゲートを貫通して、前記半導体基板と連結される活性ピラーを形成することを含み、
    前記複数個のコントロールゲートを形成することは、
    複数個のコントロールゲート膜を積層し、
    前記複数個のコントロールゲート膜上にマスクを形成し、
    前記マスクを利用したエッチングを使用して前記複数個のコントロールゲート膜のうち前記マスクに最隣接するコントロールゲート膜をパターニングし、そして
    前記マスクの幅を順次的に拡大し、前記マスクに最隣接するコントロールゲート膜以後の前記複数個のコントロールゲート膜の各々を前記マスクの他の幅を利用してパターニングし、前記パターニングされたコントロールゲート膜が前記階段型構造を形成し、前記複数個のコントロールゲート各々の一部がワードラインパッドになされることを特徴とする不揮発性メモリー素子の製造方法。
  21. 前記マスクの幅を順次的に拡大することは、
    少なくとも１つの蒸着成分と少なくとも１つのエッチング成分を含む第１ガスを提供し、前記マスクを覆うポリマー膜を蒸着し、そして
    前記少なくとも１つの蒸着成分と前記少なくとも１つのエッチング成分を含む第２ガスの提供によって前記ポリマー膜の一部を除去し、前記マスクの少なくとも一側壁にポリマースペーサーを形成することを含むことを特徴とする請求項２０に記載の不揮発性メモリー素子の製造方法。
  22. 前記第２ガスの提供によって前記ポリマースペーサーを形成することは前記第１ガスの提供によって前記ポリマー膜を形成することとインサイチュに進行し、そして
    前記第１ガスの提供と前記第２ガスの提供との間に前記少なくとも１つの蒸着成分と前記少なくとも１つのエッチング成分の原子比が異なることを特徴とする請求項２１に記載の不揮発性メモリー素子の製造方法。
  23. 前記第１ガスの中で前記少なくとも１つの蒸着成分の量は、前記少なくとも１つのエッチング成分の量に比べて大きく、そして
    前記第２ガスの中で前記少なくとも１つのエッチング成分の量は前記少なくとも１つの蒸着成分の量に比べて大きいことを特徴とする請求項２２に記載の不揮発性メモリー素子の製造方法。
  24. 前記少なくとも１つの蒸着成分は炭素（Ｃ）を含み、前記少なくとも１つのエッチング成分はフッ素（Ｆ）を含むことを特徴とする請求項２１に記載の不揮発性メモリー素子の製造方法。
  25. 前記第１ガスの提供によって前記ポリマー膜を形成することはプラズマを利用した蒸着工程を含み、
    前記プラズマは窒素（Ｎ２）、アルゴン（Ａｒ）及びフッ化メチル（ＣＨ３Ｆ）を含み、
    前記少なくとも１つの蒸着成分は炭素を含み、そして
    前記少なくとも１つのエッチング成分はフッ素を含むことを特徴とする請求項２１に記載の不揮発性メモリー素子の製造方法。
  26. 前記第２ガスの提供によって前記ポリマースペーサーを形成することはプラズマを利用した乾式エッチング工程を含み、
    前記プラズマは窒素（Ｎ２）、アルゴン（Ａｒ）、及びトリフルオロメタン（ＣＨＦ３）と４フッ化炭素（ＣＦ４）のうち何れか１つを含み、
    前記少なくとも１つの蒸着成分は炭素を含み、そして
    前記少なくとも１つのエッチング成分はフッ素を含むことを特徴とする請求項２１に記載の不揮発性メモリー素子の製造方法。
  27. 前記プラズマは酸素（Ｏ２）をさらに含むことを特徴とする請求項２６に記載の不揮発性メモリー素子の製造方法。
  28. 半導体基板上に複数個の絶縁膜と複数個の犠牲膜を交互に積層して複数個の薄膜を含む薄膜構造体を形成し、
    前記薄膜構造体上にマスクを形成し、
    前記マスクの幅を順次的に拡大して前記他の幅を有するマスクをエッチングマスクとして利用し、前記複数個の薄膜各々をパターニングし、前記パターニングされた複数個の薄膜を階段構造に形成し、
    前記複数個の犠牲膜を選択的に除去し、前記絶縁膜の間に複数個のリセス領域を形成し、そして
    前記リセス領域を導電膜で充填して階段型構造に積層されたゲートを形成することを含むことを特徴とする不揮発性メモリー素子の製造方法。
  29. 前記マスクの幅を順次的に拡大して前記複数個の薄膜をパターニングすることは、
    少なくとも１つの蒸着成分と少なくとも１つのエッチング成分を含むガスを提供し、前記マスクを覆うポリマー膜を蒸着し、そしてインサイチュに前記ポリマー膜をエッチングして前記マスクの少なくとも一側壁上にポリマースペーサーを形成することを含み、
    前記ガスの提供によって前記ポリマー膜を蒸着することでは前記少なくとも１つのエッチング成分対比前記少なくとも１つの蒸着成分の原子比が１より大きく、そして
    前記ポリマー膜をエッチングすることでは前記少なくとも１つの蒸着成分対比前記少なくとも１つのエッチング成分の原子比が１より大きいことを特徴とする請求項２８に記載の不揮発性メモリー素子の製造方法。
  30. 前記ガスの提供に前記ポリマー膜を蒸着することはフッ化メチル（ＣＨ３Ｆ）を含むプラズマを利用することを含み、前記ポリマー膜をエッチングすることはトリフルオロメタン（ＣＨＦ３）及び４フッ化炭素（ＣＦ４）のうち１つを含むプラズマを利用することを含むことを特徴とする請求項２９に記載の不揮発性メモリー素子の製造方法。
  31. 前記複数個の犠牲膜を選択的に除去し、前記複数個のリセス領域を形成することは前記薄膜構造体を一部除去して前記半導体基板と前記基板と最隣接する絶縁膜中１つを露出させるトレンチを形成することを含み、そして
    前記複数個の犠牲膜を選択的に除去することは前記トレンチを通じて前記薄膜構造体にエッチャントを提供することを含むことを特徴とする請求項２８に記載の不揮発性メモリー素子の製造方法。
  32. 複数個の膜を積層し、
    前記複数個の膜上に第１マスクを形成し、
    前記第１マスクを利用して前記複数個の膜のうち第１膜をパターニングし；
    前記第１マスクの幅を拡大して第２マスクを形成し、そして
    前記第２マスクを利用して前記複数個の膜のうち第２膜をパターニングすることを含むことを特徴とするパターニング方法。
  33. 前記第２マスクの幅を拡大して第３マスクを形成し、そして
    前記第３マスクを利用して第３膜を形成することをさらに含み、
    前記複数個の膜は３個以上の膜を含むことを特徴とする請求項３２に記載のパターニング方法。
  34. 請求項３２に記載のパターニング方法を含む方法によって製造された不揮発性メモリー素子の製造方法。
JP2011082597A 2010-04-05 2011-04-04 階段型構造の形成方法及びこれを利用した不揮発性メモリー素子の製造方法 Withdrawn JP2011222994A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020100031073A KR20110111809A (ko) 2010-04-05 2010-04-05 계단형 구조를 구현할 수 있는 패터닝 방법 및 이를 이용한 불휘발성 메모리 소자의 제조 방법
KR10-2010-0031073 2010-04-05

Publications (1)

Publication Number Publication Date
JP2011222994A true JP2011222994A (ja) 2011-11-04

Family

ID=44710153

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011082597A Withdrawn JP2011222994A (ja) 2010-04-05 2011-04-04 階段型構造の形成方法及びこれを利用した不揮発性メモリー素子の製造方法

Country Status (3)

Country Link
US (1) US20110244666A1 (ja)
JP (1) JP2011222994A (ja)
KR (1) KR20110111809A (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013004690A (ja) * 2011-06-15 2013-01-07 Toshiba Corp 三次元半導体装置及びその製造方法
JP2014042029A (ja) * 2012-08-22 2014-03-06 Samsung Electronics Co Ltd ３次元半導体装置
US8890229B2 (en) 2013-03-19 2014-11-18 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
JP2015028982A (ja) * 2013-07-30 2015-02-12 株式会社東芝 不揮発性記憶装置およびその製造方法
JP2017510983A (ja) * 2014-02-25 2017-04-13 マイクロン テクノロジー， インク． クロスポイントメモリおよびその製造方法
US9633945B1 (en) 2016-01-27 2017-04-25 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing semiconductor device
KR20180103233A (ko) * 2017-03-09 2018-09-19 삼성전자주식회사 3차원 반도체 소자 및 그 형성방법
KR20180114215A (ko) * 2016-03-11 2018-10-17 마이크론 테크놀로지, 인크 전도성 구조체들, 전도성 구조체들을 포함하는 시스템들 및 디바이스들 및 관련 방법들
KR20190027632A (ko) * 2017-09-07 2019-03-15 삼성전자주식회사 반도체 소자의 제조방법
US10319787B2 (en) 2015-06-10 2019-06-11 Sony Semiconductor Solutions Corporation Memory device and memory system
US10461030B2 (en) 2013-01-17 2019-10-29 Samsung Electronics Co., Ltd. Pad structures and wiring structures in a vertical type semiconductor device
JP2021509225A (ja) * 2017-12-29 2021-03-18 マイクロン テクノロジー，インク． 階段構造を形成する方法、ならびに関連した階段構造、および半導体デバイス構造
US10991712B2 (en) 2018-05-14 2021-04-27 Toshiba Memory Corporation Semiconductor device and manufacturing method thereof

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7691668B2 (en) * 2006-12-19 2010-04-06 Spansion Llc Method and apparatus for multi-chip packaging
KR20130019644A (ko) * 2011-08-17 2013-02-27 삼성전자주식회사 반도체 메모리 장치
KR101938004B1 (ko) * 2011-10-24 2019-04-10 에스케이하이닉스 주식회사 3차원 구조의 비휘발성 메모리 소자 및 그 제조 방법
US8609536B1 (en) * 2012-07-06 2013-12-17 Micron Technology, Inc. Stair step formation using at least two masks
KR102030485B1 (ko) * 2012-08-29 2019-10-11 에스케이하이닉스 주식회사 계단형의 반도체 메모리 소자 및 그 제조방법
US9595533B2 (en) 2012-08-30 2017-03-14 Micron Technology, Inc. Memory array having connections going through control gates
KR20140075340A (ko) * 2012-12-11 2014-06-19 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
US9111591B2 (en) 2013-02-22 2015-08-18 Micron Technology, Inc. Interconnections for 3D memory
KR102147911B1 (ko) * 2013-07-02 2020-10-14 삼성전자주식회사 반도체 메모리 소자 및 그 제조방법
US9240359B2 (en) 2013-07-08 2016-01-19 Applied Materials, Inc. 3D NAND staircase CD control by using interferometric endpoint detection
KR102183713B1 (ko) * 2014-02-13 2020-11-26 삼성전자주식회사 3차원 반도체 장치의 계단형 연결 구조 및 이를 형성하는 방법
US9484196B2 (en) 2014-02-25 2016-11-01 Micron Technology, Inc. Semiconductor structures including liners comprising alucone and related methods
US11223014B2 (en) 2014-02-25 2022-01-11 Micron Technology, Inc. Semiconductor structures including liners comprising alucone and related methods
US10249819B2 (en) 2014-04-03 2019-04-02 Micron Technology, Inc. Methods of forming semiconductor structures including multi-portion liners
US9299697B2 (en) * 2014-05-15 2016-03-29 Texas Instruments Incorporated High breakdown voltage microelectronic device isolation structure with improved reliability
US10147784B2 (en) 2014-05-15 2018-12-04 Texas Instruments Incorporated High voltage galvanic isolation device
US9627391B2 (en) * 2014-07-10 2017-04-18 Kabushiki Kaisha Toshiba Non-volatile memory device
US9299580B2 (en) 2014-08-19 2016-03-29 Applied Materials, Inc. High aspect ratio plasma etch for 3D NAND semiconductor applications
US10147735B2 (en) 2015-03-13 2018-12-04 Toshiba Memory Corporation Semiconductor memory device and production method thereof
US9613824B2 (en) * 2015-05-14 2017-04-04 Tokyo Electron Limited Etching method
KR102358302B1 (ko) * 2015-05-21 2022-02-04 삼성전자주식회사 수직형 낸드 플래시 메모리 소자 및 그 제조 방법
US9653303B2 (en) * 2015-08-18 2017-05-16 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device
KR102650535B1 (ko) 2016-01-18 2024-03-25 삼성전자주식회사 3차원 반도체 메모리 장치
US10373970B2 (en) 2016-03-02 2019-08-06 Micron Technology, Inc. Semiconductor device structures including staircase structures, and related methods and electronic systems
US10410717B2 (en) 2016-03-07 2019-09-10 Toshiba Memory Corporation Resistive random access memory device with three-dimensional cross-point structure and method of operating the same
US9905514B2 (en) 2016-04-11 2018-02-27 Micron Technology, Inc. Semiconductor device structures including staircase structures, and related methods and electronic systems
KR20180010368A (ko) * 2016-07-20 2018-01-31 삼성전자주식회사 메모리 장치
US10504838B2 (en) 2016-09-21 2019-12-10 Micron Technology, Inc. Methods of forming a semiconductor device structure including a stair step structure
JP2018147530A (ja) 2017-03-03 2018-09-20 東芝メモリ株式会社 半導体記憶装置
US10600796B2 (en) 2017-06-15 2020-03-24 Micron Technology, Inc. Methods of forming staircase structures
JP2019009382A (ja) * 2017-06-28 2019-01-17 東芝メモリ株式会社 半導体装置
US10727045B2 (en) * 2017-09-29 2020-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method for manufacturing a semiconductor device
CN110010620B (zh) * 2017-11-21 2021-04-13 长江存储科技有限责任公司 一种高堆叠层数3d nand闪存的制作方法及3d nand闪存
CN107968094A (zh) * 2017-11-21 2018-04-27 长江存储科技有限责任公司 一种用于3d nand闪存的台阶结构成形工艺
US11222945B2 (en) 2017-12-29 2022-01-11 Texas Instruments Incorporated High voltage isolation structure and method
US10910379B2 (en) * 2019-03-15 2021-02-02 Micron Technology, Inc. Integrated assemblies comprising memory cells and shielding material between the memory cells, and methods of forming integrated assemblies
CN110223983B (zh) * 2019-05-08 2020-06-23 长江存储科技有限责任公司 台阶结构的制作方法
KR102193690B1 (ko) * 2019-05-14 2020-12-21 삼성전자주식회사 수평 전하 저장층을 갖는 3차원 플래시 메모리 및 그 동작 방법
KR20210026963A (ko) 2019-09-02 2021-03-10 삼성전자주식회사 비휘발성 메모리 장치
US11087844B2 (en) * 2019-09-02 2021-08-10 Samsung Electronics Co., Ltd. Non-volatile memory device
US11437318B2 (en) 2020-06-12 2022-09-06 Micron Technology, Inc. Microelectronic devices including staircase structures, and related memory devices and electronic systems
CN111697008B (zh) * 2020-06-22 2023-07-14 成都京东方显示科技有限公司 阵列基板及阵列基板制作方法
US11856786B2 (en) 2021-02-26 2023-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit including three-dimensional memory device
US11676886B2 (en) * 2021-05-18 2023-06-13 Nanya Technology Corporation Integrated circuit package structure with conductive stair structure and method of manufacturing thereof
CN117677180A (zh) * 2022-08-15 2024-03-08 长鑫存储技术有限公司 半导体结构及半导体结构的制备方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7638850B2 (en) * 2004-10-14 2009-12-29 Saifun Semiconductors Ltd. Non-volatile memory structure and method of fabrication

Cited By (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013004690A (ja) * 2011-06-15 2013-01-07 Toshiba Corp 三次元半導体装置及びその製造方法
JP2014042029A (ja) * 2012-08-22 2014-03-06 Samsung Electronics Co Ltd ３次元半導体装置
US9230904B2 (en) 2012-08-22 2016-01-05 Samsung Electronics Co., Ltd. Methods of forming a stack of electrodes and three-dimensional semiconductor devices fabricated thereby
US9449870B2 (en) 2012-08-22 2016-09-20 Samsung Electronics Co., Ltd. Methods of forming a stack of electrodes and three-dimensional semiconductor devices fabricated thereby
US10461030B2 (en) 2013-01-17 2019-10-29 Samsung Electronics Co., Ltd. Pad structures and wiring structures in a vertical type semiconductor device
US8890229B2 (en) 2013-03-19 2014-11-18 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
JP2015028982A (ja) * 2013-07-30 2015-02-12 株式会社東芝 不揮発性記憶装置およびその製造方法
JP2018198321A (ja) * 2014-02-25 2018-12-13 マイクロン テクノロジー， インク． クロスポイントメモリおよびその製造方法
US11600665B2 (en) 2014-02-25 2023-03-07 Micron Technology, Inc. Cross-point memory and methods for fabrication of same
US10854674B2 (en) 2014-02-25 2020-12-01 Micron Technology, Inc. Cross-point memory and methods for fabrication of same
JP2017510983A (ja) * 2014-02-25 2017-04-13 マイクロン テクノロジー， インク． クロスポイントメモリおよびその製造方法
US10319787B2 (en) 2015-06-10 2019-06-11 Sony Semiconductor Solutions Corporation Memory device and memory system
US9633945B1 (en) 2016-01-27 2017-04-25 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing semiconductor device
KR102601541B1 (ko) * 2016-03-11 2023-11-13 마이크론 테크놀로지, 인크 전도성 구조체들, 전도성 구조체들을 포함하는 시스템들 및 디바이스들 및 관련 방법들
JP2019507961A (ja) * 2016-03-11 2019-03-22 マイクロン テクノロジー，インク． 導電性構造、導電性構造を含むシステムと装置および関連する方法
KR102411019B1 (ko) * 2016-03-11 2022-06-22 마이크론 테크놀로지, 인크 전도성 구조체들, 전도성 구조체들을 포함하는 시스템들 및 디바이스들 및 관련 방법들
KR20180114215A (ko) * 2016-03-11 2018-10-17 마이크론 테크놀로지, 인크 전도성 구조체들, 전도성 구조체들을 포함하는 시스템들 및 디바이스들 및 관련 방법들
US10879175B2 (en) 2016-03-11 2020-12-29 Micron Technology, Inc. Memory devices including stair step or tiered structures and related methods
KR20210040179A (ko) * 2016-03-11 2021-04-12 마이크론 테크놀로지, 인크 전도성 구조체들, 전도성 구조체들을 포함하는 시스템들 및 디바이스들 및 관련 방법들
KR102239258B1 (ko) * 2016-03-11 2021-04-13 마이크론 테크놀로지, 인크 전도성 구조체들, 전도성 구조체들을 포함하는 시스템들 및 디바이스들 및 관련 방법들
US11430734B2 (en) 2016-03-11 2022-08-30 Micron Technology, Inc. Methods of forming memory devices including stair step structures
KR20220086709A (ko) * 2016-03-11 2022-06-23 마이크론 테크놀로지, 인크 전도성 구조체들, 전도성 구조체들을 포함하는 시스템들 및 디바이스들 및 관련 방법들
KR20180103233A (ko) * 2017-03-09 2018-09-19 삼성전자주식회사 3차원 반도체 소자 및 그 형성방법
US11296104B2 (en) 2017-03-09 2022-04-05 Samsung Electronics Co., Ltd. Three dimensional semiconductor device and method of forming the same
KR102342552B1 (ko) 2017-03-09 2021-12-23 삼성전자주식회사 3차원 반도체 소자 및 그 형성방법
US11910614B2 (en) 2017-03-09 2024-02-20 Samsung Electronics Co., Ltd. Three dimensional semiconductor device and method of forming the same
KR102374697B1 (ko) 2017-09-07 2022-03-15 삼성전자주식회사 반도체 소자의 제조방법
KR20190027632A (ko) * 2017-09-07 2019-03-15 삼성전자주식회사 반도체 소자의 제조방법
US11189526B2 (en) 2017-12-29 2021-11-30 Micron Technology, Inc. Apparatus comprising staircase structures
JP7175984B2 (ja) 2017-12-29 2022-11-21 マイクロン テクノロジー，インク． 階段構造を形成する方法、ならびに関連した階段構造、および半導体デバイス構造
JP2021509225A (ja) * 2017-12-29 2021-03-18 マイクロン テクノロジー，インク． 階段構造を形成する方法、ならびに関連した階段構造、および半導体デバイス構造
US10991712B2 (en) 2018-05-14 2021-04-27 Toshiba Memory Corporation Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
US20110244666A1 (en) 2011-10-06
KR20110111809A (ko) 2011-10-12

Similar Documents

Publication Publication Date Title
JP2011222994A (ja) 階段型構造の形成方法及びこれを利用した不揮発性メモリー素子の製造方法
CN107527914B (zh) 垂直非易失性存储器装置及其制造方法
CN106571369B (zh) 半导体装置和非易失性存储装置
US9524978B2 (en) 3D non-volatile memory device and method of manufacturing the same
KR102008422B1 (ko) 비휘발성 메모리 장치 및 그 제조 방법
KR20120053331A (ko) 식각방지막 형성방법, 식각방지막이 구비된 반도체 소자 및 그 제조방법
US9853050B2 (en) Semiconductor memory device and method for manufacturing the same
JP2016092044A (ja) 半導体記憶装置の製造方法
KR20100066783A (ko) 불휘발성 메모리 소자 및 그의 제조방법
KR20080010900A (ko) 비휘발성 메모리 소자, 그 동작 방법 및 그 제조 방법
KR20120053329A (ko) 반도체 소자 및 그 제조방법
KR20130089076A (ko) 반도체 장치 및 그 제조 방법
KR20200027618A (ko) 3차원 반도체 메모리 소자 및 그 제조 방법
TWI491000B (zh) 半導體裝置及其製造方法
EP3726577A1 (en) Array of pillars located in a uniform pattern
KR100823704B1 (ko) 불휘발성 메모리 장치 및 그 제조 방법
US9761596B2 (en) Non-volatile memory and manufacturing method thereof
US11127862B2 (en) Three-dimensional non-volatile memory device and method of manufacturing the same
CN111211131B (zh) 3d存储器件及其制造方法
JP2016171280A (ja) 半導体記憶装置の製造方法
CN111211128B (zh) 3d存储器件及其制造方法
US9853052B1 (en) Semiconductor device and method for manufacturing same
CN110391174A (zh) 制造具有含有多个沟槽的结构图案的半导体器件的方法
US20160035792A1 (en) Semiconductor memory device and method for manufacturing same
KR20120091621A (ko) 비휘발성 메모리 장치의 제조 방법

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20140701