JP2011181976A - 積層型キャパシタ - Google Patents

積層型キャパシタ Download PDF

Info

Publication number
JP2011181976A
JP2011181976A JP2011138774A JP2011138774A JP2011181976A JP 2011181976 A JP2011181976 A JP 2011181976A JP 2011138774 A JP2011138774 A JP 2011138774A JP 2011138774 A JP2011138774 A JP 2011138774A JP 2011181976 A JP2011181976 A JP 2011181976A
Authority
JP
Japan
Prior art keywords
electrodes
internal
external
external electrodes
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011138774A
Other languages
English (en)
Other versions
JP2011181976A5 (ja
JP5118237B2 (ja
Inventor
Byoung Hwa Lee
ファ リー、ビョン
Sung Kwon Wi
クウォン ウイ、スン
Sang Soo Park
ソー パク、サン
Min Cheol Park
チョル パク、ミン
Dong Seok Park
ソク パク、ドン
Hae Suk Chung
スク チュン、ハエ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2011181976A publication Critical patent/JP2011181976A/ja
Publication of JP2011181976A5 publication Critical patent/JP2011181976A5/ja
Application granted granted Critical
Publication of JP5118237B2 publication Critical patent/JP5118237B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

【課題】本発明は積層型キャパシタに関するもので、特に使用者が直接等価直列抵抗(ESR)を調節することができるデカップリング用積層型キャパシタに関する。
【解決手段】積層型キャパシタは、複数の誘電体層が積層され形成されたキャパシタ本体を有する。複数の第1及び第2内部電極は上記本体内で上記誘電体層を介して異なる極性の内部電極が対向するように交互に配置され、複数の第1及び第2外部電極は上記キャパシタ本体の表面に提供される。また、少なくとも一極性の内部連結導体を含む。
上記内部連結導体は同じ極性の外部電極に夫々連結され、上記内部連結導体と同じ極性の内部電極は少なくとも1つの内部電極を含む複数のグループに分かれる。また、上記各グループの内部電極は同じ極性の外部電極のうち異なる外部電極に連結されその連結された外部電極を通じ上記内部連結導体に電気的に連結される。
【選択図】図4

Description

本発明は積層型キャパシタに関するもので、特に使用者が直接等価直列抵抗(ESR)を調節することができるデカップリング用積層型キャパシタに関するものである。
一般的に、積層型チップキャパシタ(MLCC)は、複数の誘電体層の間に異なる極性の内部電極が交互に積層された構造を有する。このようなMLCCは小型化が可能でありながらも高容量が保障され実装が容易であるという長所により多様な電子装置の部品として広く用いられる。
特に、コンピュータ等の中央処理装置(CPU)のための電源供給装置は低い電圧を提供する過程で負荷電流の急激な変化により電圧ノイズが発生する問題がある。従って、このような電圧ノイズを抑えるためのデカップリングキャパシタの用途に積層型キャパシタが電源供給装置に広く用いられている。
デカップリング用積層型チップキャパシタは、動作周波数が増加するにつれより低いESL値を有することが求められ、このようなESLを減少させるために多くの研究が活発に行われている。
また、より安定的な電源供給のために、デカップリング用積層型キャパシタは調節が可能なESR特性が求められる。
積層型キャパシタのESR値が求められる水準より低い場合には、キャパシタのESLとマイクロプロセッサパッケージのプレーンキャパシタンス(plane capacitance)により発生する並列共振周波数におけるインピーダンスピークが高くなり、キャパシタの直列共振周波数におけるインピーダンスは非常に低くなるという問題がある。
従って、使用者が電力分配網の平坦な(flat)インピーダンス特性を具現することができるようにデカップリング用積層型キャパシタのESR特性を容易に調節して提供されることが好ましい。
ESR調節と関連して、外部電極及び内部電極を高い電気的抵抗を有する材料を用いる方案を考慮することができる。このような材料の変更を通じた方案は従来の低ESL構造を維持しながら高ESR特性を提供することができるという長所がある。
しかし、高抵抗物質を外部電極に用いる場合、ピンホール(pin hole)による電流の集中現象を引き起こす局部的熱点(localized heat spot)が発生するという問題点がある。また、内部電極に高抵抗材料を用いる場合、高容量化によるセラミックス材料とのマッチングのために内部電極の材料も続けて変更しなければならないという短所がある。
これと異なるESR改善方案として、特許文献1はリーケージ電極(Linkage electrode)をキャパシタ本体の外部に適用することにより内部電極をリーケージ電極を通じ直列に連結させる方案がある。
しかし、上述の方案は全てキャパシタの製造者により実行されるESR調節方案であるという短所がある。即ち、使用者の要求及び適用製品により所望の特定の等価直列抵抗を有するように電極構造を改善し設計/製造される。このような問題は、上述した材料を変更する方案も同様である。
従って、従来のESR調節方案は、キャパシタの製造者の立場では使用者の要求及び適用製品の条件により多様なESR特性を満たす製品を個別的に製造しなければならないという難点があり、キャパシタの使用者の立場では必要なESR条件により個別的に製品を選択しなければならないという不便があった。
米国登録特許6,765,781号(譲受人:TDK)
本発明は上記の問題点を克服するためのもので、その目的は使用条件により求められるESR特性を使用者が直接調節できる新たな構造を有する積層型キャパシタを提供することにある。
上記の技術的課題を実現するためには、本発明は使用者が実装段階において電源ラインと連結される外部電極の数と位置を選択することにより所望のESR特性が具現されることができる積層型キャパシタを提供する。
本発明の一側面は、複数の誘電体層が積層され形成されたキャパシタ本体と、上記本体内で上記誘電体層を介して異なる極性の内部電極が対向するように交互に配置された複数の第1及び第2内部電極と、上記本体内で上記誘電体層を介して異なる極性の内部電極と隣接するように配置された少なくとも一極性の内部連結導体と、上記本体の表面に形成された複数の第1及び第2外部電極を含み、上記内部連結導体は同じ極性の外部電極に夫々連結され、上記内部連結導体と同じ極性の内部電極は少なくとも1つの内部電極を含む複数のグループに分かれ、上記各グループの内部電極は同じ極性の外部電極のうち異なる外部電極に連結されその連結された外部電極を通じ上記内部連結導体に電気的に連結されたことを特徴とする積層型キャパシタを提供する。
好ましく、上記内部連結導体としては、両極性の内部連結導体が全て採用されることができる。即ち、少なくとも一極性の内部連結導体は第1及び第2内部連結導体であることができる。
必要によって、上記第1及び第2外部電極のうち少なくとも一極性の外部電極は該当極性の内部連結導体に連結され、該当極性の内部電極には連結されない外部電極を含むことができる。
特定の実施形態において、上記第1及び第2内部電極は、同じ数の外部電極に連結されることができる。また、上記第1及び第2内部電極のうち少なくとも一極性の内部電極は該当極性の外部電極のうち複数の外部電極に夫々連結されることができる。
場合によって、少なくとも一グループの内部電極は、他のグループの内部電極が連結された外部電極にさらに連結されることができる。
ESL特性を改善するために、上記第1及び第2外部電極は異なる極性の外部電極が隣接するように配置されることが好ましい。
具体的な例で、上記第1及び第2外部電極は、上記本体の対向する両側面に形成され、上記両側面に形成された同じ数の外部電極が位置するように配列されることができる。特に、上記第1及び第2外部電極を異なる極性の外部電極が上記両側面の対応領域に位置するように配列させることで、より改善されたESL特性を確保することができる。
具体的な他の例で、上記本体は対向する第1及び第2主面とその間に位置した4つの側面を有する長方形構造で、上記第1及び第2外部電極は上記4つの側面にわたって形成され、上記対向する両側面で同じ数の外部電極が位置するように配列されることができる。好ましく、上記第1及び第2外部電極は、異なる極性の外部電極が上記対向する両側面の対応領域に位置するように配列されることができる。
好ましくは、上記第1及び第2内部連結導体も、上記第1及び第2内部電極の重畳領域に対応される重畳領域を有するように提供されることができる。この場合に、内部連結導体は内部電極と類似なキャパシタ要素として作用することができる。
本発明は、誘電体層が厚さ方向に積層された通常の積層型キャパシタ構造、キャパシタ本体の幅、または長さ方向に積層された構造で有益に適用されることができる。
一形態では、上記キャパシタ本体は、上記誘電体層の積層方向に従って形成され互いが反対に位置した第1及び第2面とその間に位置した側面を有し、上記キャパシタ本体の第1及び第2面のうちいずれかの面が実装面として提供され、上記複数の第1及び第2外部電極のうち2つの外部電極は上記積層方向に従って形成される対向する両側面に夫々形成され、残りの他の外部電極は上記本体の第1及び第2面に少なくとも1つずつ形成される。また、上記第1及び第2面のうち実装面として提供された面に形成された外部電極は上記側面に形成された外部電極と共に少なくとも1対の第1及び第2外部電極を含む。
他の形態では、上記キャパシタ本体は、上記誘電体層の積層方向に従って形成され互いが反対に位置した第1及び第2面とその間に位置した側面を有し、上記キャパシタ本体の第1及び第2面のうちいずれかの面が実装面として提供され、上記複数の第1及び第2外部電極は夫々3つ以上で、上記本体の第1及び第2面に夫々反対極性の外部電極が隣接するように同じ数で形成される。
本発明の他の側面は、別途の内部連結導体なしに内部電極の連結構造を改善することによりESR調整機能を有する積層型キャパシタを提供することができる。これは6端子以上の多端子構造で適用することができる。
上記積層型キャパシタは、複数の誘電体層が積層され形成されたキャパシタ本体と、上記本体内で上記誘電体層を介して異なる極性の内部電極が対向するように交互に配置された複数の第1及び第2内部電極と、上記本体の表面に形成されたm個(m≧3)の第1及び第2外部電極を含み、少なくとも一極性の内部電極は少なくとも1つの内部電極を含む複数のグループに分かれ、上記各グループの内部電極はn個(2≦n<m)の外部電極に夫々連結される。また、上記各グループの内部電極に連結された外部電極のうち少なくとも1つは他のグループの内部電極に連結された外部電極と相異で、全てのグループの内部電極が互いに電気的に連結されるように一グループの内部電極が他の一グループの内部電極に連結された外部電極に共通的に連結される。
このような内部電極の構造改善は、特定の極性の内部電極に限り具現されることができるが、好ましくは両極性の内部電極である第1及び第2内部電極で具現されることができる。
以下、本明細書で用いられる用語中"ESR調整用外部電極"は、実装時に電源ラインと直接に連結するか否かにより等価回路的に、関りのある内部電極の直列連結構造が変更され一定の範囲でESR値を調節させることができる外部電極をいう。
本発明によると、積層型キャパシタの実装時に外部の電源ラインに連結される外部電極の選択によりキャパシタのESR特性を多様に変更させることができる。このように、製造業者側では多様なESR特性を満たすことができる積層型キャパシタを単一チップで提供できる上、使用者は外部電極と電源ラインの連結のみで所望のESR特性を容易に決定することができる。
以下、添付の図面を参照して本発明の実施形態を詳細に説明する。
図1は本発明の第1実施形態による4端子積層型キャパシタ構造の一例を示す。
図1を参照すると、本実施形態による積層型キャパシタ10は、複数の誘電体層11'が積層され形成されたキャパシタ本体11を含む。
上記積層型キャパシタ10は対向する両側面に互いが電気的に分離された夫々2つの第1及び第2外部電極18a、18b、19a、19bを有する。
上記第1及び第2外部電極18a、18b、19a、19bは、ESLを低減させるために隣接した外部電極が反対極性を有するように配列されることができる。本実施形態では、対向する両側面で対応する位置に反対極性の外部電極を配置することによりESL低減効果を向上させることができる。
上記積層型キャパシタ10は、図2及び図3に例示されたように、上記複数の誘電体層11'に夫々形成された第1及び第2内部連結導体12、13と第1及び第2内部電極14a、14b、15a、15bを有することができる。
上記複数の第1及び第2内部電極14a、14b、15a、15bは上記第1及び第2内部連結導体12、13と共に誘電体層11'を介して異なる極性の内部電極14a、15a、14b、15b、または異なる極性の内部連結導体12、13が交互に配列される。
図2に図示された第1及び第2内部連結導体12、13は夫々1つずつ図示されているが、少なくとも一極性の内部連結導体は複数個で提供されることができる。
これと類似に、図3に図示された第1及び第2内部電極14a、14b、15a、15bは夫々1つずつ図示されているが、実際に適用される形態においては特定のグループ(B1、B2、C1またはC2)の内部電極は複数であることができる。
一方、図2及び図3に図示された順番(A1−A2−B1−B2−C1−C2)に従って積層されることができるが、必要によって多様な順番で積層されることができる。例えば、内部連結導体12、13が内部電極の間に位置するように配置されることができ(例、B1−B2−...−C1−C2−A1−A2−B1−B2−...−C1−C2)、第1及び第2内部連結導体12、13が離隔され配置されることもできる(例、A1−B1−B2−...−C1−C2−A2−B1−B2−...−C1−C2)。特に、内部連結導体の配列位置を変更することにより所望のESR特性をより精密に調節することができる。
上記第1内部連結導体12は2つのリード(L1、L2:以下、リードは各位置に従い同じ表記を用いる)を通じて第1外部電極18a、18bに連結される。これと類似に、上記第2内部連結導体13は2つのリードL3、L4を通じて第2外部電極19a、19bに連結される。
このように、上記第1及び第2内部連結導体12、13は、全ての外部電極に連結された導体パターンであればよいが、本実施形態のように上記第1及び第2内部電極14a、14b、15a、15bの重畳領域に対応する重畳領域を有するように提供することにより、他の内部電極14a、14b、15a、15bと類似なキャパシタ要素として作用することができる。
一方、上記第1内部電極14a、14bはグループ別に異なる1つの第1外部電極18a、18bに夫々連結され、上記第2内部電極15a、15bもグループ別に異なる1つの第2外部電極19a、19bに夫々連結される。
即ち、図3に図示されたように、各グループの第1及び第2内部電極14a、14b、15a、15bは1つのリードL1、L2、L3、L4を通じ異なる1つの外部電極18a、18b、19a、19bに連結される。
このような連結を通じ、各グループの第1内部電極14a、14bは異なる第1外部電極18a、18bを通じて第1内部連結導体12に電気的に連結されることができ、各グループの第2内部電極15a、15bは異なる第2外部電極19a、19bを通じて第2内部連結導体13と電気的に連結されることができる。
本実施形態では、電源ラインと連結をするための外部端子として使用される1つの第1及び第2外部電極を除いた2つの外部電極はESR調整用外部電極として使用される形態として理解することができる。
但し、外部端子として使用される第1及び第2外部電極は所望のESR特性に合うように任意で選択されることができるため、ESR調整用外部電極は特定されるものではない。例えば、第1及び第2外部電極のうち夫々1つの外部電極18a、19bを外部端子として使用する場合、残り2つの外部電極18b、19aはESR調整用外部電極として考慮することができ、反対の場合も考慮することができる。また、同じ数の外部電極を外部端子に使用する場合もいずれの外部電極を選択するかによりESR値が微細に変更されることができる。
図4(a)及び図4(b)は本発明の第1実施形態による積層型キャパシタにおいてESR値を調整する方法を説明するための概略図である。
図4(a)を参照すると、図1に図示された積層型キャパシタ10が搭載された印刷回路基板21が図示されている。上記基板21上には4つのマウンティングパット22a、22b、23a、23bが設けられる。
上記4つのマウンティングパット22a、22b、23a、23bには、上記積層型キャパシタ10の外部電極18a、18b、19a、19bが夫々連結されるように半田付けされる。ここで、電源ラインと外部電極の連結は電源ラインとマウンティングパッドの連結の可否により決定される。
従って、積層型キャパシタの安定的な支持を図りながら所望の外部電極のみを選択的に電源ラインと連結させることができる。
本実施形態において、2つのマウンティングパッド22a、23bは電源ライン24、25に夫々連結され、残り2つのマウンティングパッド22b、23aは電源ライン24、25に連結されない。従って、上記積層型キャパシタ10の1対の第1及び第2外部電極18a、19bのみが電源ライン24、25を通じ直接電源と連結されることができる。
これと類似に、図4(b)を参照すると、印刷回路基板31上に設けられた4つのマウンティングパット32a、32b、33a、33bに上記積層型キャパシタ10の外部電極18a、18b、19a、19bが夫々連結されるように半田付けされるが、上述の形態とは異なり、3つのマウンティングパッド32a、33b、33aは電源ライン34、35に夫々連結され、残り1つのマウンティングパッド32bは電源ラインに連結されない。
このような実装では、上記積層型キャパシタ10の1対の第1及び第2外部電極18a、19bの他に第2外部電極19aも電源ライン35を通じ直接電源が供給されることができる。
図4(a)に図示されたように、上記第2電源ライン25に一つの第2外部電極19bは連結され、他の第2外部電極19aには連結されない場合は、(B2)グループの第2内部電極15aは第2内部連結導体13と第2外部電極19aを通じて電源の供給を受ける。従って、(B2)グループの第2内部電極15aは第2外部電極19aを介して第2内部連結導体13と直列に連結され、このような直列に連結された抵抗成分により相対的に高い等価直列抵抗値(ESR1)を有することができる。
一方、図4(b)のように、特定の第2外部電極19aがさらに第2電源ライン35に連結された場合には、その第2外部電極19aが外部端子となり(B2)グループの第2内部電極15aも直接電源の供給を受ける。従って、図4(a)で直列に連結されていた(B2)グループの第2内部電極15aは他の内部電極15b及び第2内部連結導体13と並列に連結されるため、図4(b)のように連結された積層型キャパシタは図4(a)の実装形態に比べ低いESR値(ESR2)を有することができる。
さらに、図示されていないが、他の第1外部電極18bもESR調整用外部電極として使用されることができる。上記第1電源ライン31を他の第1外部電極18bにさらに連結する場合、上述と類似に該当ESR調整用外部電極の第1外部電極18bを介して第1内部連結導体12と(A1)グループの第1内部電極14aが直列に連結され発生する等価直列抵抗成分までなくなるため、図4(b)の場合より低いESR値(ESR3)を有するようになる。
このように、図1に図示された実施形態は1対の外部電極の他に他の1対の外部電極を選択的に外部端子として使用することによりESR値を段階的に調整(ESR3<ESR2<ESR1)することができる。
特に、このようなESR調整は積層型キャパシタの実装段階において使用者により実行されることができるという長所を提供する。供給者は製品設計時に多様なESR値(本実施形態の場合、3つのESRが具現可能)を有するように内部連結導体の数と位置を適切に設計すると、使用者は電源ラインと連結される外部端子を選択することにより積層型キャパシタのESR値を所望の値に容易に調整することができる。
図5は本発明の第2実施形態による4端子積層型キャパシタ構造の他の例を示す。本実施形態は上記第1実施形態とは外部電極の位置が異なる4端子積層型キャパシタである。
図5を参照すると、本実施形態による積層型キャパシタ40は複数の誘電体層41'が積層され形成されたキャパシタ本体41を含む。
本実施形態に採用されたキャパシタ本体41は対向する第1及び第2主面とその間に位置した4つの側面を有する長方形構造で、上記第1及び第2外部電極48a、48b、49a、49bは上記4つの側面にわたって形成される。
即ち、図5に図示されたように、上記第1外部電極48a、48bは上記本体41の対向する両側面に夫々1つずつ形成され、上記第2外部電極49a、49bは他の対向する両側面に夫々1つずつ形成される。結果的に、上記第1及び第2外部電極48a、48b、49a、49bは4つの側面に従って反対極性が交互に配列される。
このような外部電極の配列に対応されるように、上記積層型キャパシタ40は図6及び図7に図示された第1及び第2内部連結導体42、43と第1及び第2内部電極45a、45b、46a、46bを有することができる。
上記複数の第1及び第2内部電極45a、45b、46a、46bは上記第1及び第2内部連結導体42、43と共に誘電体層41'を介して異なる極性の内部電極45b、46b、45a、46aまたは異なる極性の内部連結導体43、42が交互に配列される。内部電極及び内部連結導体の多様な積層順番及び積層数に関連しては上述の第1実施形態で説明した内容を参照し理解することができる。
上記第1内部連結導体42は両側に延びた2つのリードL1、L2を通じて第1外部電極48a、48bの全てに連結される。これと類似に、上記第2内部連結導体43は他の両側に延びた2つのリードL3、L4を通じて第2外部電極49a、49bに連結される。
上記第1及び第2内部電極45a、45b、46a、46bは同じ極性の異なる1つの外部電極48a、48bまたは49a、49bに選択的に連結される。
例えば、一つの第1外部電極48aは他の第1外部電極48bが連結された(C1)グループの第1内部電極45bと異なる(B1)グループの第1内部電極45aにのみ連結される。これと類似に、一つの第2外部電極49aは他の第2外部電極49bが連結された(B2)グループの第2内部電極46aと異なる(C2)グループの第2内部電極46bにのみ連結される。
このような連結を通じて上記第1及び第2内部電極45a、45b、46a、46bは、連結された外部電極を通じて夫々同じ極性の内部連結導体42、43と電気的に連結されることができる。
本実施形態でも、図1に図示された実施形態と類似に、1対の外部電極48a、49aが連結された場合、残りの第1及び第2外部電極48b、49bは電源ラインと直接に連結されず(C1)グループの第1内部電極45bと(B2)グループの第2内部電極46aと第1及び第2内部連結導体42、43に夫々連結する外部連結導体として作用する。
従って、(C1)グループの第1内部電極45bは、外部連結導体の第1外部電極48bを介して第1内部連結導体42に直列に連結され、これと類似に(B2)グループの第2内部電極46aは、外部連結導体の外部電極48b、49bを介して第2内部連結導体43に直列に連結されることができる。このような直列連結を通じてより高いESR値を有することができる。
さらに、ESR調整用外部電極の第1及び第2外部電極48b、49bのうち1つまたは全てを電源ラインに連結する場合、上述の直列抵抗成分が発生しないため、相対的に低いESR値を有するようになる。
このように、使用者の外部端子の選択により所望の異なるESR値を容易に選択することができる。
本発明は4端子構造の他にも6端子以上の構造にも容易に実現されることができる。
このような6端子以上の多端子構造では、上述の実施形態と類似に、内部連結導体を用いたESR調整構造を具現できる上、更なる内部連結導体(即ち、同じ極性の外部電極に全て連結された内部導体)なしに内部電極のみでも外部電極の選択によるESR調整が可能な構造を実現することができる(図11、図12、図16、図17、図21−24参照)。
図8は、本発明の第3実施形態による6端子積層型キャパシタの一例を示す斜視図である。
図8を参照すると、本実施形態による積層型キャパシタ60は複数の誘電体層61'が積層され形成されたキャパシタ本体61を含む。
上記積層型キャパシタ60は対向する両側面に互いが電気的に分離された夫々3つの第1及び第2外部電極68a、68b、68c、69a、69b、69cを有し、本実施形態のように隣接した外部電極が反対極性を有するように配列されることができる。
本発明の第1様態により、上記積層型キャパシタ60は上述の実施形態のように内部連結導体を用いたESR調整構造を具現することができる。
本実施形態は、図9に図示されたように、上記複数の誘電体層61'に夫々形成された第1及び第2内部連結導体62、63を有することができる。上記第1内部連結導体62は3つのリードL1、L2、L3を通じて3つの第1外部電極68a、68b、68cに夫々連結される。これと類似に、上記第2内部連結導体63は3つのリードL4、L5、L6を通じて3つの第2外部電極69a、69b、69cに夫々連結される。
図9に図示された第1及び第2内部連結導体62、63と共に採用が可能な第1及び第2内部電極は多様なパターンとその組み合わせにより具現されることができる。本実施形態で採用が可能な第1及び第2内部電極の多様な例が図10a及び図10bに図示されている。
図10aに図示された第1及び第2内部電極64a、64b、65a、65bは連結される外部電極(リード構造)により夫々2つのグループB1、C1、B2、C2に分かれる。各グループの第1内部電極64a、64bは1つのリードL1、L2により夫々1つの第1外部電極68a、68bに連結される。これと類似に、第2内部電極65a、65bもグループ別に1つのリードL3、L4により1つの第2外部電極69a、69bに連結される。
上述の実施形態と類似に、上記各グループの第1及び第2内部電極64a、64b、65a、65bは異なる外部電極に連結される。
本例でと同様に、特定の第1及び第2外部電極68c、69cはいずれの内部電極にも連結されず第1及び第2内部連結導体62、63にのみ連結されることができる。従って、上記特定の第1及び第2外部電極68c、69cのみを電源ラインと連結する場合、残りの4つの外部電極68a、68b、69a、69bは電源ラインに連結されず夫々該当極性の内部電極64a、64b、65a、65bと該当極性の内部連結導体68a、69b、68b、69aを直列に連結する外部連結導体として作用する。従って、相対的に高いESR値を有することができる。
また、電源ラインに連結されない外部電極68a、68b、69a、69bのうちいずれかを電源ラインに連結すると、その外部電極に連結された内部電極は同じ極性の内部連結導体62または63と再び並列に連結されるため、ESR値を低めることができる。このように、4つの外部電極68a、68b、69a、69bがESR調整の手段として提供されることができる。本例では電源ラインと連結される外部電極の数により最小5つのESR値を選択的に具現することができる。
図10bに図示された第1及び第2内部電極74a、74b、74c、75a、75b、75cは連結される外部電極により夫々3つのグループに分かれる。図10aと類似に、各グループの第1内部電極74a、74b、74cは1つのリードL1、L2、L3により1つの第1外部電極68a、68b、68cに夫々連結され、各グループの第2内部電極75a、75b、75cは1つのリードL6、L4、L5により夫々1つの第2外部電極69c、69a、69bに連結される。
但し、図10aに図示された内部電極とは異なり、更なる(D1)及び(D2)グループの第1及び第2内部電極74c、75cは図10aで内部電極に連結されない第1及び第2外部電極68c、69cにも連結されるため、全ての外部電極に異なるグループの内部電極が連結される。
任意の1対の第1及び第2外部電極68a、69aが電源ラインと連結された外部端子に選択された場合、残り4つの外部電極68b、68c、69b、69cは夫々該当極性の内部電極74b、74c、75c、75aと該当極性の内部連結導体62、63を連結する外部連結導体として作用し、夫々の外部連結導体により直列に連結されるため、高いESRを得ることができる。
この場合にも、4つの外部電極は夫々ESR調整用外部端子であることができる。例えば、電源ラインと連結される外部電極の数により5つのESR値を選択することができる。
図10a及び図10bに図示された内部電極は、図9に図示された内部連結導体と共に使用される形態として例示し説明したが、本実施形態のように、6端子以上の多端子積層型キャパシタでは、同じ極性の外部電極に全て連結された内部連結導体を使用しなくてもESR調整が可能な積層型キャパシタを具現することができる。
内部連結導体を採用されない形態で、各グループの内部電極は全ての外部電極に連結されないが少なくとも2つの外部電極には連結される。各グループの内部電極に連結された外部電極のうち少なくとも1つは他のグループの内部電極に連結された外部電極と相異であるが、全てのグループの内部電極が互いに電気的に連結されるように一グループの内部電極に連結された少なくとも1つの外部電極は他の一グループの内部電極にも連結される。
図11及び図12には、図8に図示された積層型キャパシタで採用が可能な第1及び第2内部電極の多様な例が図示されている。
図11に図示されたように、第1及び第2内部電極84a、84b、84c、85a、85b、85cは連結される外部電極により夫々3つのグループ(A1−A2、B1−B2、C1−C2)に分かれる。
上記第1内部電極84a、84b、84cは2つのリードL1、L2、L3のうち異なる2つによりグループ別に2つの第1外部電極68a、68b、68cのうち異なる2つに連結される。
各グループの第1内部電極に連結された2つの第1外部電極のうち1つは他のグループの第1内部電極に連結された外部電極と相異である。また、一グループの内部電極に連結された1つの外部電極は他の一グループの内部電極にも連結されることにより3つグループの第1内部電極が互いに電気的に連結されることができる。
例えば、第1内部電極の場合には、(A1)グループ−第1外部電極68b−(B1)グループ−第1外部電極68c−(C1)グループ−第1外部電極68a−(A1)グループの連結形態で全て電気的に連結される。
これと類似に、各グループの第2内部電極85a、85b、85cは全ての第2外部電極に連結されず2つの第2外部電極には連結され、各グループの第2内部電極85a、85b、85cに連結された第2外部電極のうち1つは他のグループの第2内部電極に連結された第2外部電極と相異であるが、全てのグループの第2内部電極85a、85b、85cが互いに電気的に連結されるように一グループの第2内部電極に連結された、少なくとも1つの第2外部電極は他の一グループの第2内部電極にも連結される。
このような外部電極と内部電極の連結形態では、外部電極と電源ラインの連結により特定のグループの内部電極が内部連結導体のように作用することができる。
例えば、特定第1及び第2外部電極68a、69aに電源ラインが連結される場合、(A1)グループ及び(C1)グループの第1内部電極は他の第1外部電極68b、68aを介して(B1)グループの第1内部電極と直列に連結され、(B2)グループ及び(C2)グループの第2内部電極は他の第2外部電極69b、69cを介して(A2)グループの第2内部電極と直列に連結される。
従って、このような直列連結により抵抗成分が増加されるため、それだけ高いESRを有することができる。
使用者は必要によってより低いESR特性を得るために、上述の例において電源ラインと連結されない第1及び第2外部電極68b、68c、69b、69cを電源ラインにさらに連結させることができる。このように電源ラインと外部電極のさらなる連結により、上述の直列抵抗成分は発生しない。
即ち、第1外部電極68b、68aのうち少なくとも1つにさらに電源ラインを連結する場合、(B1)グループの第1内部電極は電源ラインと直接連結されるため、他のグループの内部電極と並列に連結されることにより直列連結による抵抗成分はなくなるようになる。従って、ESR値は相対的に低くなることができる。
図12に図示された例では、第2内部電極87a、87b、87cのみが夫々3つのグループA2、B2、C2に分かれ、第1内部電極86は通常の内部電極(全ての外部電極と連結された形態)を有する同一のパターンで、各グループの第2内部電極87a、87b、87cと対をなす。
上記第1内部電極86は3つのリードL1、L2、L3により第1外部電極68a、68b、68cに全て連結され、上記第2内部電極87a、87b、87cは図10cに図示された第2内部電極と類似に、夫々2つのリードL4、L5、L6のうち異なる2つによりグループ別に同じ2つの第2外部電極69a、69b、69cのうち異なる2つに連結される。
本実施形態では、第2外部電極の選択的な連結によりESR特性が調整されることができ、図11で説明したものと類似な方式によりESR特性が調整されることができる。
図13は本発明の第4実施形態による6端子積層型キャパシタの他の例を示す斜視図である。
図13を参照すると、本実施形態による積層型キャパシタ90は複数の誘電体層91'が積層され形成されたキャパシタ本体91を含む。
上記キャパシタ本体91は対向する第1及び第2主面とその間に位置した4つの側面を有する長方形構造で、夫々3つの第1及び第2外部電極98a、98b、98c、99a、99b、99cは上記4つの側面に従って反対極性が交互に配列されるように形成される。
また、図13に図示されたように、上記本体91の対向する両側面(長さ方向)に夫々2つずつ形成され、他の対向する両側面(幅方向)に夫々1つずつ形成される。
上記積層型キャパシタ90は、図14に図示されたように、上記複数の誘電体層91'に夫々形成された第1及び第2内部連結導体92、93を有することができる。
上記第1内部連結導体92は、3つのリードL1、L2、L3を通じて第1外部電極98a、98b、98cに夫々連結される。これと類似に、上記第2内部連結導体93は3つのリードL4、L5、L6を通じて第2外部電極99a、99b、99cに夫々連結される。
図14に図示された第1及び第2内部連結導体92、93と共に採用が可能な第1及び第2内部電極は多様なパターンとその組み合わせにより具現されることができる。本実施形態で採用が可能な第1及び第2内部電極の一例が図15に図示されている。
図15に図示された第1及び第2内部電極94a、94b、94c、95a、95b、95cは連結される外部電極により夫々3つのグループに分けられ、各グループの第1内部電極94a、94b、94cは1つのリードL1、L2、L3により1つの第1外部電極98a、98b、98cに夫々連結され、各グループの第2内部電極95a、95b、95cは1つのリードL6、L4、L5により夫々1つの第2外部電極99c、99a、99bに連結される。
上記第1及び第2内部電極94a、94b、94c、95a、95b、95cは夫々グループ別に異なる第1及び第2外部電極98a、98b、98c、99c、99a、99bに連結される。
本例では、第1及び第2外部電極98a、98b、98c、99a、99b、99cは第1及び第2内部連結導体92、93と共に特定のグループの第1及び第2内部電極にのみ連結され、残りの他のグループには連結されない。
1対の第1及び第2外部電極98a、99aが電源ラインと連結された外部端子の場合に、残り4つの外部電極98b、98c、99b、99cが外部連結導体として作用し直列抵抗成分が追加されることができるため、相対的に高いESRを得ることができる。ここで、4つの外部電極98b、98c、99b、99cは夫々独立的にESR値を変更させることができるESR調整用外部端子であることができる。従って、電源ラインとの連結により5つのESR値を選択的に具現することができる。
図16に図示された第1及び第2内部電極104a、104b、104c、105a、105b、105cは連結される外部電極により夫々3つのグループに分かれる。図16に図示された内部電極の例は図14に図示された内部連結導体がなくてもESR調整のための積層型キャパシタを実現することができる。
上記第1内部電極104a、104b、104cは2つのリードL1、L2、L3のうち異なる2つによりグループ別に同一の2つの第1外部電極98a、98b、98cのうち異なる2つに連結され、上記第2内部電極105a、105b、105cは2つのリードL4、L5、L6のうち異なる2つによりグループ別に同一の2つの第2外部電極99a、99b、99cのうち異なる2つに連結される。
上記第1内部電極104a、104b、104cは2つのリードL1、L2、L3のうち異なる2つによりグループ別に2つの第1外部電極98a、98b、98cのうち異なる2つに連結される。各グループの第1内部電極に連結された2つの第1外部電極のうち1つは他のグループの第1内部電極に連結された外部電極と相異である。また、一グループの内部電極に連結された1つの外部電極は他の一グループの内部電極にも連結されることにより3つのグループの第1内部電極が互いに電気的に連結されることができる。
本例におけるESR調整は、図11を参照して説明した部分を参照し理解することができる。
図17に図示された例では、第2内部電極107a、107b、107cのみが連結される外部電極により夫々3つのグループに分かれる。また、第1内部電極106は第1内部連結導体92と類似なパターンで各グループの第2内部電極107a、107b、107cと対をなす。
本実施形態によると、図12に図示された内部電極の組み合わせと類似に第2内部電極に関わる第2外部電極のみによってもESR特性を調整することができる。これと反対に、第1内部電極をESR調整のためのパターンで構成し、第2内部電極は通常の内部電極(内部連結導体93と類似なパターン)で構成することもできる。
本発明は上述の実施形態と類似な方式で8端子構造にも適用することができる。
図18は本発明の第5実施形態による8端子積層型キャパシタの一例を示す斜視図である。
図18を参照すると、本実施形態による積層型キャパシタ120は複数の誘電体層121'が積層され形成されたキャパシタ本体121を含む。
上記積層型キャパシタ120は対向する両側面に互いが電気的に分離された夫々4つの第1及び第2外部電極128a、128b、128c、128d、129a、129b、129c、129dを有する。各外部電極の配列はESL低減のために各側面で隣接した外部電極が反対極性を有するように配列されることができる。
本実施形態のように、本体121の対向する側面の対応領域に互いが反対極性が位置するように配列されることにより両側における電流の流れを反対方向に有するように磁束を相殺させることができる。
上記積層型キャパシタ120は図19に図示されたように、上記複数の誘電体層121'に夫々形成された第1及び第2内部連結導体122、123を有することができる。上記第1内部連結導体122は4つのリードL1、L2、L3、L4を通じて第1外部電極128a、128b、128c、128dに夫々連結される。これと類似に、上記第2内部連結導体123は4つのリードL4、L5、L6、L7を通じて第2外部電極129a、129b、129c、129dに夫々連結される。
図19に図示された第1及び第2内部連結導体122、123と共に採用が可能な第1及び第2内部電極は多様なパターンとその組み合わせにより具現されることができる。図20を参照すると、図19の内部連結導体と共に採用が可能な内部電極の一例が図示されている。
図20に図示された第1内部電極124a、124b、124c、124dと第2内部電極125a、125b、125c、125dは連結される外部電極により夫々4つのグループに分かれる。
各グループの第1内部電極124a、124b、124c、124dは1つのリードL1、L2、L3、L4により1つの第1外部電極128a、128b、128c、128dに夫々連結され、各グループの第2内部電極125a、125b、125c、125dは1つのリードL7、L8、L6、L5により夫々1つの第2外部電極129c、129d、129b、129aに連結される。
上記第1及び第2内部電極124a、124b、124c、124d、125a、125b、125c、125dは夫々グループ別に異なる第1及び第2外部電極に連結されることができる。
本例では、第1及び第2外部電極128a、128b、128c、128d、129a、129b、129c、129dは第1及び第2内部連結導体122、123と共に特定のグループの第1及び第2内部電極にのみ連結され、残りの他のグループには連結されない。
しかし、本発明はこれに限らず、一グループの内部電極に連結された外部電極が2以上の場合に、他のグループの外部電極と共通的に連結される形態も採用されることができる。
図19の内部連結導体と共に図20に図示された内部電極を採用するESR調整積層型キャパシタで、1対の第1及び第2外部電極128a、129aが電源ラインと連結されると、残り6つの外部電極128b、128c、128d、129b、129c、129dが外部連結導体として作用し直列抵抗成分が追加されることができ、これにより相対的に高いESRを得ることができる。
特に、残り6つの外部電極128b、128c、128d、129b、129c、129dは夫々独立的にキャパシタのESR値を変更させることができるESR調整用外部端子であることができる。従って、電源ラインと連結される数により段階的に7つのESR値を選択して具現することができる。
図21に図示された内部電極の例は図19に図示された内部連結導体がなくてもESR調整のための積層型キャパシタを実現することができる。
図21に図示された第1及び第2内部電極126a、126b、126c、126d、127a、127b、127c、127dは連結された外部電極により夫々4つのグループに分かれる。
上記第1内部電極126a、126b、126c、126dは2つのリードL1、L2、L3、L4のうち異なる2つによりグループ別に同一の2つの第1外部電極128a、128b、128c、128dのうち異なる2つに連結され、上記第2内部電極127a、127b、127c、127dは2つのリードL5、L6、L7、L8のうち異なる2つによりグループ別に同一の2つの第2外部電極129a、129b、129c、129dのうち異なる2つに連結される。
上記第1内部電極126a、126b、126c、126dは2つのリードL1、L2、L3、L4のうち異なる2つによりグループ別に2つの第1外部電極128a、128b、128c、128dのうち異なる2つに連結される。各グループの第1内部電極に連結された2つの第1外部電極のうち1つは他のグループの第1内部電極に連結された外部電極と相異である。また、一グループの内部電極に連結された1つの外部電極は、他の一グループの内部電極にも連結されることにより3つグループの第1内部電極が互いに電気的に連結されることができる。
例えば、第1内部電極の場合には、(A1)グループ−第1外部電極128b−(B1)グループ−第1外部電極128d−(C1)グループ−第1外部電極128b−(D1)グループ−第1外部電極128c−(A1)グループの連結形態で全て電気的に連結される。
これと類似に、各グループの第2内部電極は全ての第2外部電極に連結されず2つの第2外部電極に連結され、各グループの第2内部電極に連結された第2外部電極のうち1つは、他のグループの第2内部電極に連結された第2外部電極と相異であるが、全てのグループの第2内部電極が互いに電気的に連結されるように一グループの第2内部電極に連結された少なくとも1つの第2外部電極は他の一グループの第2内部電極にも連結される。
このような外部電極と内部電極の連結形態では、外部電極と電源ラインの連結により特定のグループの内部電極が内部連結導体のように作用することができる。これにより形成された一グループが内部電極と他のグループの内部電極が直列に連結されることにより抵抗成分が増加されることができ、相対的に高いESR特性を有することができる。
使用者は必要によってESR特性を調整するために、電源ラインと基本的に連結される1対の第1及び第2外部電極の他にさらに他の第1及び第2外部電極を連結させることができる。このように電源ラインと外部電極のさらなる連結により直列に連結されていた抵抗成分が並列に連結されるためESR特性が低くなる。
図22に図示された第1内部電極134a、134b、134c、134dと第2内部電極135a、135b、135c、135dは連結される外部電極により夫々4つのグループに分かれる。
本例では、上記第1及び第2内部電極は異なる数の外部電極と連結される。より具体的に、各グループの第1内部電極134a、134b、134c、134dは3つのリードL1、L2、L3、L4のうち異なる3つにより3つの第1外部電極128a、128b、128c、128dのうち異なる3つに夫々連結されるが、各グループの第2内部電極135a、135b、135c、135dは上述の実施例と類似に2つのリードL7、L8、L6、L5のうち異なる2つにより夫々2つの第2外部電極129c、129d、129b、129aのうち異なる2つに連結される。
図23に図示された例では、第1及び第2内部電極136a、136b、136c、136d、137a、137b、137c、137dは連結された外部電極により夫々4つのグループに分かれる。
上記第1内部電極136a、136b、136c、136dは3つのリードL1、L2、L3、L4のうち異なる3つによりグループ別に同一の3つの第1外部電極128a、128b、128c、128dのうち異なる3つに連結され、上記第2内部電極127a、127b、127c、127dは3つのリードL5、L6、L7、L8のうち異なる3つによりグループ別に同一の3つの第2外部電極129a、129b、129c、129dのうち異なる3つに連結される。
図24に図示された例では、第2内部電極145a、145b、145c、145dのみが連結される外部電極により夫々4つのグループに分かれ、第1内部電極144は第1内部連結導体122と類似なパターンで、各グループの第2内部電極145a、145b、145c、145dと対をなす。
即ち、上記第1内部電極144は4つのリードL1、L2、L3、L4により第1外部電極128a、128b、128c、128dに全て連結され、上記第2内部電極145a、145b、145c、145dは図16に図示された第2内部電極と類似に、夫々3つのリードL5、L6、L7、L8のうち異なる3つによりグループ別に同一の3つの第2外部電極129a、129b、129c、129dのうち異なる3つに連結される。
このような構造では、図12と類似に、第2内部電極に関わる第2外部電極と電源ラインの選択的な連結によってのみ積層型キャパシタのESR特性を調整することができる。
本発明は実装面を基準に積層方向が垂直の積層型キャパシタ構造にも有益に適用されることができる。
図25は本発明の第6実施形態(積層方向の変形例:4端子構造)による積層型キャパシタの斜視図である。
図25に図示されたように、本実施形態による積層型キャパシタ180は複数の誘電体層181'が積層され形成されたキャパシタ本体181を含む。上記本体181は積層方向に従って形成され、対向する第1及び第2面181a、181bとその間に位置した4つの側面を有する長方形構造で、本積層型キャパシタ180は第1及び第2面181a、181bのうちいずれかの面は実装面として提供される構造である。
上記第1及び第2外部電極188a、188b、189a、189bは上記4つの側面にわたって形成される。即ち、図示されたように、上記第1外部電極188a、188bは上記本体181の対向する両側面に夫々1つずつ形成され、上記第2外部電極189a、189bは上記本体181の第1及び第2面181a、181bに夫々1つずつ形成される。結果的に、上記第1及び第2外部電極188a、188b、189a、189bは4つの側面に従って反対極性が交互に配列される。
このような外部電極の配列に適合するように、上記積層型キャパシタ180は図26に図示された第1及び第2内部連結導体182、183と図27に図示された第1及び第2内部電極184a、184b、185a、185bを有することができる。
上記第1内部連結導体182は両側に延びた2つのリードL1、L2を通じて第1外部電極188a、188bの全てに連結される。これと類似に、上記第2内部連結導体183は2つのリードL3、L4を通じて第1及び第2面181a、181bに位置した第2外部電極199a、199bに全て連結される。
上記第1及び第2内部電極184a、184bは夫々リードL1、L2を通じて1つの第1外部電極188a、188bに連結され、上記第2内部電極185a、185bは夫々リードL3、L4を通じて1つの第2外部電極189a、189bに連結される。このような連結を通じて上記第1及び第2内部電極184a、184b、185a、185bは夫々同じ極性の内部連結導体182、183と電気的に連結されることができる。
第1面181aが実装面となり、1対の第1外部電極188a、188b及び一つの第2外部電極189aが電源ラインに連結される場合、残りの第2外部電極189bに連結された(B2)グループの内部電極185aは端子連結された状態ではない。従って、上記残りの第2外部電極189bはESR調整のための外部電極として使用することができ、さらに電源ラインに連結される場合にESR値を低めることができる。
本実施形態のように、両側面に外部電極を形成する場合には、両側面に電極は実装面で容易に連結されることができるように形成されることが好ましい。
また、上記本体の第1及び第2面に少なくとも1つの外部電極が形成され、1つの実装面で1対の第1及び第2外部電極の他にさらに1つ以上の外部電極を提供し、このような外部電極はESR調整用外部電極として使用することができる。ESR調整用外部電極は電源ラインに連結された外部電極に連結されない内部電極に連結された外部電極で、このような電源ラインとさらなる連結を通じてESR値を低めることができる。
また、本実施形態は第1及び第2面を基準に上下対称構造を有するように設計された形態である。このような形態は、実装面を自由に選択することができるという長所を提供する。好ましくは、いずれの面を実装面に選択しても同じESR及びESL特性を有するように、内部電極及び内部連結導体構造も上下対称構造に形成することが好ましい。
図28a及び図28bは夫々本発明の第7実施形態(積層方向の変形例:6端子構造)による積層型キャパシタの例を示す斜視図である。
まず、図28aを参照すると、本実施形態による積層型キャパシタ190は複数の誘電体層191'が積層され形成されたキャパシタ本体191を含む。上記キャパシタ本体191は積層方向に従って形成された互いが反対に位置した第1及び第2面を有し、第1面は実装面として提供されることができる。
本実施形態による積層型キャパシタ190は3つの第1外部電極198a、198b、198cと3つの第2外部電極199a、199b、199cを有する6端子構造で例示されている。
図28bには、これと類似な6端子構造を有する積層型キャパシタ200が図示されている。図23に図示された構造と比べ、第1及び第2外部電極208a、208b、208c、209a、209b、209cのうち両角に位置した外部電極208a、208b、209a、209bが延びた形態が相異であると理解することができる。このように、本発明に採用が可能な外部電極構造は第1面及び第2面のうち一面を実装面として提供するときに連結されることができる条件を満たすと、多様に変更されることができる。
図29及び図30には図28a及び図28bに図示された構造に採用されることができる内部連結導体192、193と内部電極194、195a、195b、195cが例示されている。ここでは、夫々1対ずつ例示したが夫々複数で採用されることができ、その順番も多様に変更されることができる。
図29に図示されたように、上記第1内部連結導体192は3つのリードL1、L2、L3を通じ、第2面に形成された第1外部電極198a、198bと第1面に形成された第1外部電極198cに夫々連結される。これと類似に、上記第2内部連結導体193は3つのリードL4、L5、L6を通じて第1面に形成された第2外部電極199a、199bと第2面に形成された第1外部電極199cに夫々連結される。
図30に図示された例では、上記第2内部電極195a、195b、195cのみが夫々3つのグループに分かれ、第1内部電極194は第1内部連結導体192と類似なパターンで各グループの第2内部電極195a、195b、195cと対をなす。
上記第1内部電極194は第2面に形成された3つのリードL1、L2、L3により第1外部電極198a、198b、198cに全て連結され、上記第2内部電極195a、195b、195cは夫々2つのリードL4、L5、L6のうち異なる2つによりグループ別に同一の2つの第2外部電極199a、199b、199cのうち異なる2つに連結される。
このような構造で、第1面を実装面にし1対の第1及び第2外部電極198c、199bを電源ラインと連結する場合、第1面に位置した残りの第2外部電極199aには(C2)グループの第2内部電極195bが連結されない状態である。従って、上記第2外部電極199aはESR調整用外部電極として電源ラインと選択的に連結してESR値を調整することができる。
本実施形態による積層型キャパシタは8つ以上の端子でも具現されることができる。本実施形態と類似に、上記本体の第1及び第2面に形成された外部電極が夫々3つ以上で、少なくとも1対の第1及び第2外部電極とさらにESRを調整することができる特定のグループの内部電極に連結された構造であれば、積層方向に従って形成された面を実装面として提供する積層型キャパシタにも有益に適用されることができる。
図28a及び図28bで内部連結導体(図29)を採用した形態のみが例示されているが、6端子以上の構造であるため、上述の内部連結導体なしに内部電極のみで構成された例(図11及び図12参照)を適用することができる。
上述の実施形態及び添付の図面は、好ましい実施形態の例示に過ぎず、本発明は上述の請求範囲により限定する。また、本発明は請求範囲に記載の本発明の技術的思想から外れない範囲内で多様な形態の置換、変形及び変更が可能であるということは当技術分野の通常の知識を有する者には自明である。
本発明の第1実施形態による積層型キャパシタの斜視図である。 図1に図示された積層型キャパシタに採用が可能な第1及び第2内部連結導体を示す平面図である。 図2に図示された第1及び第2内部連結導体と共に使用が可能な第1及び第2内部電極を示す平面図である。 (a)及び(b)は図1に図示された積層型キャパシタの外部電極と印刷回路基板の電源ラインの他の接続状態を示す斜視図である。 本発明の第2実施形態による積層型キャパシタの斜視図である。 図5に図示された積層型キャパシタに採用が可能な第1及び第2内部連結導体を示す平面図である。 図6に図示された第1及び第2内部連結導体と共に使用が可能な第1及び第2内部電極を示す平面図である。 本発明の第3実施形態による積層型キャパシタの斜視図である。 図8に図示された積層型キャパシタに採用が可能な第1及び第2内部連結導体を示す平面図である。 図8に図示された積層型キャパシタに図9に図示された内部連結導体と共に採用が可能な第1及び第2内部電極の例を示す平面図である。 図8に図示された積層型キャパシタに図9に図示された内部連結導体と共に採用が可能な第1及び第2内部電極の例を示す平面図である。 図8に図示された積層型キャパシタに独自的に(内部連結導体なく)採用が可能な第1及び第2内部電極の他の例である。 図8に図示された積層型キャパシタに独自的に(内部連結導体なく)採用が可能な第1及び第2内部電極の他の例である。 本発明の第4実施形態による積層型キャパシタの斜視図である。 図13に図示された積層型キャパシタに採用が可能な第1及び第2内部連結導体を示す平面図である。 図13に図示された第1及び第2内部連結導体と共に使用が可能な第1及び第2内部電極の多様な例を示す平面図である。 図11に図示された積層型キャパシタに独自的に採用が可能な第1及び第2内部電極の他の例を示す平面図である。 図11に図示された積層型キャパシタに独自的に採用が可能な第1及び第2内部電極の他の例を示す平面図である。 本発明の第5実施形態による積層型キャパシタの斜視図である。 図18に図示された積層型キャパシタに採用が可能な第1及び第2内部連結導体を示す平面図である。 図19に図示された第1及び第2内部連結導体と共に使用が可能な第1及び第2内部電極の例を示す平面図である。 図18に図示された積層型キャパシタに独自的に採用が可能な第1及び第2内部電極の他の例を示す平面図である。 図18に図示された積層型キャパシタに独自的に採用が可能な第1及び第2内部電極の他の例を示す平面図である。 図18に図示された積層型キャパシタに独自的に採用が可能な第1及び第2内部電極の他の例を示す平面図である。 図18に図示された積層型キャパシタに独自的に採用が可能な第1及び第2内部電極の他の例を示す平面図である。 本発明の第6実施形態(積層方向の変形例:4端子構造)による積層型キャパシタの斜視図である。 図25に図示された積層型キャパシタに採用が可能な第1及び第2内部連結導体を示す平面図である。 図26に図示された第1及び第2内部連結導体と共に使用が可能な第1及び第2内部電極を示す平面図である。 夫々本発明の第7実施形態(積層方向の変形例:6端子構造)による積層型キャパシタの例を示す斜視図である。 夫々本発明の第7実施形態(積層方向の変形例:6端子構造)による積層型キャパシタの例を示す斜視図である。 図28a及び図28bに図示された積層型キャパシタに採用が可能な第1及び第2内部連結導体を示す平面図である。 図29に図示された第1及び第2内部連結導体と共に使用が可能な第1及び第2内部電極を示す平面図である。

Claims (16)

  1. 複数の誘電体層が積層され形成されたキャパシタ本体と、
    前記本体内で前記誘電体層を介して異なる極性の内部電極が対向するように交互に配置された複数の第1及び第2内部電極と、
    前記本体内で前記誘電体層を介して異なる極性の内部電極と隣接するように配置された少なくとも一極性の内部連結導体と、
    前記本体の表面に形成された複数の第1及び第2外部電極を含み、
    前記内部連結導体は同じ極性の外部電極に夫々連結され、
    前記内部連結導体と同じ極性の内部電極は少なくとも1つの内部電極を含む複数のグループに分かれ、前記各グループの内部電極は同じ極性の外部電極のうち異なる外部電極に連結され、その連結された外部電極を通じ前記内部連結導体に電気的に連結されたことを特徴とする積層型キャパシタ。
  2. 前記少なくとも一極性の内部連結導体は、少なくとも1つの第1及び第2内部連結導体を含み、
    前記第1及び第2内部電極は夫々少なくとも1つの内部電極を含む複数のグループに分かれ、前記各グループの第1及び第2内部電極は同じ極性の第1及び第2外部電極に連結されるがグループ別に異なる外部電極に連結され、その連結された外部電極を通じ夫々前記第1及び第2内部連結導体に電気的に連結されたことを特徴とする請求項1に記載の積層型キャパシタ。
  3. 前記第1及び第2外部電極のうち少なくとも一極性の外部電極は、該当極性の内部連結導体に連結され、該当極性の内部電極には連結されない外部電極を含むことを特徴とする請求項2に記載の積層型キャパシタ。
  4. 前記第1及び第2内部電極は、同じ数の外部電極に連結されたことを特徴とする請求項1から請求項3の何れかに記載の積層型キャパシタ。
  5. 前記第1及び第2内部電極のうち少なくとも一極性の内部電極は該当極性の外部電極のうち複数の外部電極に夫々連結されたことを特徴とする請求項1から請求項4の何れかに記載の積層型キャパシタ。
  6. 少なくとも一グループの内部電極は、他のグループの内部電極が連結された外部電極にさらに連結されたことを特徴とする請求項1から請求項5の何れかに記載の積層型キャパシタ。
  7. 前記第1及び第2外部電極は、異なる極性の外部電極が隣接するように配置されたことを特徴とする請求項1から請求項6の何れかに記載の積層型キャパシタ。
  8. 前記第1及び第2外部電極は、前記本体の対向する両側面に形成され、前記両側面に形成された同じ数の外部電極が位置するように配列されたことを特徴とする請求項7に記載の積層型キャパシタ。
  9. 前記第1及び第2外部電極は異なる極性の外部電極が前記両側面の対応領域に位置するように配列されたことを特徴とする請求項8に記載の積層型キャパシタ。
  10. 前記本体は、対向する第1及び第2主面とその間に位置した4つの側面を有する長方形構造で、
    前記第1及び第2外部電極は、前記4つの側面にわたって形成され、前記対向する両側面で同じ数の外部電極が位置するように配列されたことを特徴とする請求項7に記載の積層型キャパシタ。
  11. 前記第1及び第2外部電極は、異なる極性の外部電極が前記対向する両側面の対応領域に位置するように配列されたことを特徴とする請求項10に記載の積層型キャパシタ。
  12. 前記第1及び第2内部連結導体は、前記第1及び第2内部電極の重畳領域に対応する重畳領域を有することを特徴とする請求項2に記載の積層型キャパシタ。
  13. 前記キャパシタ本体は、前記誘電体層の積層方向に従って形成され互いが反対に位置した第1及び第2面とその間に位置した側面を有し、前記キャパシタ本体の第1及び第2面のうちいずれかの面が実装面として提供され、
    前記複数の第1及び第2外部電極のうち2つの外部電極は前記積層方向に従って形成される対向する両側面に夫々形成され、残りの他の外部電極は前記本体の第1及び第2面に少なくとも1つずつ形成され、
    前記第1及び第2面のうち実装面として提供された面に形成された外部電極は前記側面に形成された外部電極と共に少なくとも1対の第1及び第2外部電極を含むことを特徴とする請求項1または請求項2に記載の積層型キャパシタ。
  14. 前記キャパシタ本体は、前記誘電体層の積層方向に従って形成され互いが反対に位置した第1及び第2面とその間に位置した側面を有し、前記キャパシタ本体の第1及び第2面のうちいずれかの面が実装面として提供され、
    前記複数の第1及び第2外部電極は夫々3つ以上で、前記本体の第1及び第2面に夫々反対極性の外部電極が隣接するように同じ数で形成されたことを特徴とする請求項1または請求項2に記載の積層型キャパシタ。
  15. 複数の誘電体層が積層され形成されたキャパシタ本体と、
    前記本体内で前記誘電体層を介して異なる極性の内部電極が対向するように交互に配置された複数の第1及び第2内部電極と、
    前記本体の表面に形成されたm個(m≧3)の第1及び第2外部電極を含み、
    少なくとも一極性の内部電極は少なくとも1つの内部電極を含む複数のグループに分かれ、前記各グループの内部電極はn個(2≦n<m)の外部電極に夫々連結され、
    前記各グループの内部電極に連結された外部電極のうち少なくとも1つは他のグループの内部電極に連結された外部電極と相違で、全てのグループの内部電極が互いに電気的に連結されるように一グループの内部電極が他の一グループの内部電極に連結された外部電極に共通的に連結されることを特徴とする積層型キャパシタ。
  16. 少なくとも一極性の内部電極は前記第1及び第2内部電極で、
    前記第1及び第2内部電極は、少なくとも1つの内部電極を含む複数のグループに分かれ、前記各グループの内部電極はn個(2≦n<m)の同じ極性の外部電極に夫々連結され、
    各極性の内部電極で、前記各グループの内部電極に連結された外部電極のうち少なくとも1つは他のグループの内部電極に連結された外部電極と相違で、全てのグループの内部電極が互いに電気的に連結されるように一グループの内部電極が他の一グループの内部電極に連結された外部電極に共通的に連結されることを特徴とする請求項15に記載の積層型キャパシタ。
JP2011138774A 2007-09-28 2011-06-22 積層型キャパシタ Active JP5118237B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020070098300A KR100925603B1 (ko) 2007-09-28 2007-09-28 적층형 캐패시터
KR10-2007-0098300 2007-09-28

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2008248334A Division JP4900842B2 (ja) 2007-09-28 2008-09-26 積層型キャパシタ

Publications (3)

Publication Number Publication Date
JP2011181976A true JP2011181976A (ja) 2011-09-15
JP2011181976A5 JP2011181976A5 (ja) 2011-11-10
JP5118237B2 JP5118237B2 (ja) 2013-01-16

Family

ID=40508016

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2008248334A Active JP4900842B2 (ja) 2007-09-28 2008-09-26 積層型キャパシタ
JP2011138774A Active JP5118237B2 (ja) 2007-09-28 2011-06-22 積層型キャパシタ

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2008248334A Active JP4900842B2 (ja) 2007-09-28 2008-09-26 積層型キャパシタ

Country Status (3)

Country Link
US (1) US7675733B2 (ja)
JP (2) JP4900842B2 (ja)
KR (1) KR100925603B1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015092536A (ja) * 2013-10-01 2015-05-14 株式会社村田製作所 コンデンサの実装構造体及びコンデンサ
US9472346B2 (en) 2013-11-08 2016-10-18 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor and board having the same mounted thereon
KR20180132490A (ko) * 2017-06-02 2018-12-12 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
US11342118B2 (en) 2018-11-13 2022-05-24 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor and method of manufacturing multilayer ceramic capacitor

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100887108B1 (ko) * 2007-06-14 2009-03-04 삼성전기주식회사 저esl을 갖는 제어된 esr 적층형 칩 커패시터의구현방법
KR101053410B1 (ko) * 2009-07-17 2011-08-01 삼성전기주식회사 적층형 칩 커패시터
JP4983874B2 (ja) * 2009-08-05 2012-07-25 Tdk株式会社 積層コンデンサアレイの実装構造
JP5589994B2 (ja) * 2011-09-01 2014-09-17 株式会社村田製作所 選択方法
JP6282388B2 (ja) 2011-10-24 2018-02-21 デクセリアルズ株式会社 静電容量素子、及び共振回路
KR101514514B1 (ko) * 2013-04-22 2015-04-22 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
KR101994712B1 (ko) * 2013-04-22 2019-09-30 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
KR101994711B1 (ko) * 2013-04-22 2019-07-01 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
KR102061504B1 (ko) * 2013-04-22 2020-02-17 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
KR101994713B1 (ko) 2013-04-22 2019-07-01 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
JP6142651B2 (ja) * 2013-05-08 2017-06-07 Tdk株式会社 積層コンデンサ
KR101504017B1 (ko) * 2013-07-11 2015-03-18 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
KR101994717B1 (ko) * 2013-07-15 2019-07-01 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
KR101514532B1 (ko) * 2013-07-22 2015-04-22 삼성전기주식회사 적층 세라믹 커패시터
KR20140038876A (ko) * 2013-08-13 2014-03-31 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
US9653212B2 (en) 2013-08-13 2017-05-16 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor and board for mounting thereof
KR102083993B1 (ko) * 2013-10-31 2020-03-03 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
KR101499724B1 (ko) * 2013-11-08 2015-03-06 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
KR101548814B1 (ko) * 2013-11-08 2015-08-31 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
KR101514565B1 (ko) * 2013-11-14 2015-04-22 삼성전기주식회사 적층 세라믹 전자 부품 및 적층 세라믹 전자 부품의 실장 기판
JP6392784B2 (ja) * 2013-12-24 2018-09-19 京セラ株式会社 積層型電子部品およびその実装構造体
JP2015153800A (ja) * 2014-02-12 2015-08-24 株式会社村田製作所 電子部品及び電子部品の実装構造体
KR102089693B1 (ko) * 2014-05-07 2020-03-16 삼성전기주식회사 적층 세라믹 커패시터
JP5725240B2 (ja) * 2014-06-02 2015-05-27 株式会社村田製作所 電子部品及び実装構造体
KR102016485B1 (ko) * 2014-07-28 2019-09-02 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
KR102097324B1 (ko) 2014-08-14 2020-04-06 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
KR101973419B1 (ko) * 2014-09-23 2019-04-29 삼성전기주식회사 복합 전자 부품 및 그 실장 기판
KR102037268B1 (ko) * 2014-10-15 2019-10-29 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
KR102183424B1 (ko) * 2015-07-06 2020-11-26 삼성전기주식회사 적층 전자부품 및 적층 전자부품의 실장 기판
JP2017112170A (ja) 2015-12-15 2017-06-22 株式会社村田製作所 コンデンサ
JP2017143129A (ja) * 2016-02-09 2017-08-17 株式会社村田製作所 積層セラミックコンデンサ
JP2017143130A (ja) * 2016-02-09 2017-08-17 株式会社村田製作所 電子部品
US10062511B1 (en) * 2017-06-08 2018-08-28 Samsung Electro-Mechanics Co., Ltd. Multilayer electronic component and board having the same
JP2020077792A (ja) * 2018-11-08 2020-05-21 株式会社村田製作所 積層セラミックコンデンサの実装構造体
WO2023176684A1 (ja) * 2022-03-15 2023-09-21 パナソニックIpマネジメント株式会社 キャパシタ及び電源モジュール

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006253419A (ja) * 2005-03-10 2006-09-21 Tdk Corp 積層コンデンサ、及び、積層コンデンサの等価直列抵抗調整方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000062828A1 (en) * 1996-04-30 2000-10-26 Medtronic, Inc. Autologous fibrin sealant and method for making the same
US6542352B1 (en) * 1997-12-09 2003-04-01 Daniel Devoe Ceramic chip capacitor of conventional volume and external form having increased capacitance from use of closely spaced interior conductive planes reliably connecting to positionally tolerant exterior pads through multiple redundant vias
JP3376970B2 (ja) * 1999-09-08 2003-02-17 株式会社村田製作所 セラミック電子部品
JP2001210544A (ja) * 2000-01-25 2001-08-03 Nec Tohoku Ltd チップ積層セラミックコンデンサ
US6765781B2 (en) 2001-12-03 2004-07-20 Tdk Corporation Multilayer capacitor
JP2003318066A (ja) * 2002-04-25 2003-11-07 Taiyo Yuden Co Ltd コンデンサモジュール
US7054136B2 (en) * 2002-06-06 2006-05-30 Avx Corporation Controlled ESR low inductance multilayer ceramic capacitor
US6606237B1 (en) * 2002-06-27 2003-08-12 Murata Manufacturing Co., Ltd. Multilayer capacitor, wiring board, decoupling circuit, and high frequency circuit incorporating the same
CN1993783B (zh) * 2004-12-24 2010-09-01 株式会社村田制作所 多层电容器及其安装结构
JP4167231B2 (ja) * 2005-01-13 2008-10-15 Tdk株式会社 積層コンデンサ、及び、積層コンデンサの等価直列抵抗調整方法
JP4287822B2 (ja) 2005-01-25 2009-07-01 Tdk株式会社 積層コンデンサ、及び、積層コンデンサの等価直列抵抗調整方法
US7158364B2 (en) * 2005-03-01 2007-01-02 Tdk Corporation Multilayer ceramic capacitor and method of producing the same
US7149071B2 (en) * 2005-03-17 2006-12-12 Intel Corporation Controlled resistance capacitors
KR20070002654A (ko) * 2005-06-30 2007-01-05 삼성전기주식회사 적층형 칩 커패시터
JP2007043093A (ja) * 2005-07-05 2007-02-15 Taiyo Yuden Co Ltd 積層コンデンサ
US7088569B1 (en) 2005-12-22 2006-08-08 Tdk Corporation Multilayer capacitor
JP2007250973A (ja) * 2006-03-17 2007-09-27 Taiyo Yuden Co Ltd デカップリングデバイス

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006253419A (ja) * 2005-03-10 2006-09-21 Tdk Corp 積層コンデンサ、及び、積層コンデンサの等価直列抵抗調整方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015092536A (ja) * 2013-10-01 2015-05-14 株式会社村田製作所 コンデンサの実装構造体及びコンデンサ
US9472346B2 (en) 2013-11-08 2016-10-18 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor and board having the same mounted thereon
KR20180132490A (ko) * 2017-06-02 2018-12-12 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
KR20220111239A (ko) * 2017-06-02 2022-08-09 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
KR102449360B1 (ko) * 2017-06-02 2022-10-04 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
KR102551242B1 (ko) * 2017-06-02 2023-07-03 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
US11342118B2 (en) 2018-11-13 2022-05-24 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor and method of manufacturing multilayer ceramic capacitor

Also Published As

Publication number Publication date
JP2009088516A (ja) 2009-04-23
KR100925603B1 (ko) 2009-11-06
US20090086403A1 (en) 2009-04-02
US7675733B2 (en) 2010-03-09
KR20090032798A (ko) 2009-04-01
JP4900842B2 (ja) 2012-03-21
JP5118237B2 (ja) 2013-01-16

Similar Documents

Publication Publication Date Title
JP5118237B2 (ja) 積層型キャパシタ
US8184425B2 (en) Multilayer capacitor
US7292430B2 (en) Multi-layer chip capacitor
KR100916476B1 (ko) 적층형 칩 커패시터 및 이를 구비한 회로기판 장치
US20060018081A1 (en) Laminated ceramic capacitor
KR20070078397A (ko) 다층 캐패시터
JP2008021797A (ja) 積層コンデンサアレイ
JP2009016749A (ja) 積層コンデンサ
US7558049B1 (en) Multilayer capacitor array
JP4293625B2 (ja) 貫通型積層コンデンサ
JP2008028195A (ja) 貫通型積層コンデンサ
KR101514532B1 (ko) 적층 세라믹 커패시터
JP6223736B2 (ja) 積層セラミックキャパシタ及びその実装基板
KR100946101B1 (ko) 적층형 캐패시터
JP4539713B2 (ja) 積層コンデンサアレイ
JP2000133545A (ja) 積層セラミックチップコンデンサ
KR101141328B1 (ko) 적층형 칩 캐패시터, 적층형 칩 캐패시터 어셈블리 및 그 제조방법
JP2014216638A (ja) 積層セラミックキャパシタ及びその実装基板
KR20090066609A (ko) 적층 세라믹 캐패시터
JP4952779B2 (ja) 積層コンデンサアレイ
KR20170131969A (ko) 캐패시터 및 이를 포함하는 회로기판

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110922

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110922

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121002

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121018

R150 Certificate of patent or registration of utility model

Ref document number: 5118237

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151026

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250