WO2023176684A1 - キャパシタ及び電源モジュール - Google Patents

キャパシタ及び電源モジュール Download PDF

Info

Publication number
WO2023176684A1
WO2023176684A1 PCT/JP2023/009043 JP2023009043W WO2023176684A1 WO 2023176684 A1 WO2023176684 A1 WO 2023176684A1 JP 2023009043 W JP2023009043 W JP 2023009043W WO 2023176684 A1 WO2023176684 A1 WO 2023176684A1
Authority
WO
WIPO (PCT)
Prior art keywords
metal layers
capacitor
external electrode
main surface
layer
Prior art date
Application number
PCT/JP2023/009043
Other languages
English (en)
French (fr)
Inventor
健一 浅沼
幸二 高橋
一明 青山
昭二 吉田
Original Assignee
パナソニックＩｐマネジメント株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニックＩｐマネジメント株式会社 filed Critical パナソニックＩｐマネジメント株式会社
Publication of WO2023176684A1 publication Critical patent/WO2023176684A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/38—Multiple capacitors, i.e. structural combinations of fixed capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004—Details
    • H01G9/04—Electrodes or formation of dielectric layers thereon
    • H01G9/048—Electrodes or formation of dielectric layers thereon characterised by their structure
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output

Definitions

  • the present disclosure generally relates to capacitors and power supply modules, and more particularly relates to a capacitor including a plurality of external electrodes and a power supply module including the capacitor.
  • an electrolytic capacitor which includes an element stack in which a plurality of capacitor elements are stacked, a first external electrode, a second external electrode, and a third external electrode (Patent No. Reference 1).
  • Capacitors are sometimes required to have lower impedance.
  • An object of the present disclosure is to provide a capacitor and a power supply module that can achieve low impedance.
  • a capacitor according to one aspect of the present disclosure includes a laminate, a first external electrode, a second external electrode, a third external electrode, and a fourth external electrode.
  • the laminate includes a plurality of metal layers and a plurality of dielectric layers, and the plurality of metal layers and the plurality of dielectric layers are arranged alternately in the first direction.
  • the first external electrode and the second external electrode face each other with the laminate in between in a second direction perpendicular to the first direction.
  • the third external electrode and the fourth external electrode face each other with the laminate in between in a third direction orthogonal to the first direction and the second direction.
  • the plurality of metal layers include a plurality of first metal layers, a plurality of second metal layers, a plurality of third metal layers, and a plurality of fourth metal layers.
  • the plurality of first metal layers are connected to the first external electrode, separated from the second external electrode, and arranged spaced apart from each other in the first direction.
  • the plurality of second metal layers are connected to the second external electrode, are separated from the first external electrode, and are spaced apart from each other in the first direction.
  • the plurality of third metal layers are connected to the third external electrode, are separated from the fourth external electrode, and are spaced apart from each other in the first direction.
  • the plurality of fourth metal layers are connected to the fourth external electrode, are separated from the third external electrode, and are spaced apart from each other in the first direction.
  • the plurality of first metal layers and the plurality of second metal layers are arranged in the first direction, and the plurality of third metal layers and the plurality of fourth metal layers are arranged in the first direction. They are lined up in the first direction.
  • each of the plurality of first metal layers is adjacent to at least one metal layer among the plurality of third metal layers and the plurality of fourth metal layers in the first direction.
  • each of the plurality of third metal layers is adjacent to at least one metal layer among the plurality of first metal layers and the plurality of second metal layers in the first direction.
  • a capacitor according to one aspect of the present disclosure includes a laminate, a plurality of first external electrodes, and a plurality of second external electrodes.
  • the laminate includes a plurality of metal layers and a plurality of dielectric layers, and the plurality of metal layers and the plurality of dielectric layers are arranged alternately in the thickness direction of the laminate.
  • the plurality of first external electrodes and the plurality of second external electrodes penetrate the laminate in the thickness direction of the laminate.
  • the plurality of metal layers include a plurality of first metal layers and a plurality of second metal layers.
  • the plurality of first metal layers are connected to the plurality of first external electrodes, are separated from the plurality of second external electrodes, and are spaced apart from each other in the thickness direction of the laminate. I'm here.
  • the plurality of second metal layers are connected to the plurality of second external electrodes, are separated from the plurality of first external electrodes, and are spaced apart from each other in the thickness direction of the laminate. I'm here.
  • the plurality of first metal layers and the plurality of second metal layers are arranged alternately layer by layer in the thickness direction of the laminate.
  • a power supply module includes a DC/DC converter, an inductor, and a capacitor according to the above one aspect.
  • the inductor is connected to the output end of the DC/DC converter.
  • the capacitor is connected between a wiring section between the inductor and the load and ground.
  • FIG. 1 is a perspective view of a capacitor according to a first embodiment.
  • FIG. 2 is a top plan view of the above capacitor.
  • FIG. 3 is a bottom plan view of the above capacitor.
  • FIG. 4 shows the same capacitor as above, and is a sectional view taken along the line Y1-Y1 in FIG.
  • FIG. 5 shows the same capacitor as above, and is a sectional view taken along the line X1-X1 in FIG.
  • FIG. 6A shows the same capacitor as above and is a simplified diagram of FIG. 4.
  • FIG. 6B shows the same capacitor as above and is a simplified diagram of FIG. 5.
  • FIG. 7A is a sectional view of a main part of the same capacitor as above.
  • FIG. 7B is a cross-sectional view of another essential part of the capacitor same as above.
  • FIG. 8A is a circuit diagram of a power supply module including the same capacitor as above.
  • FIG. 8B is an equivalent circuit diagram including parasitic components of a power supply module including the above capacitor.
  • FIG. 9 is a top plan view of a power supply module including the same capacitor as above.
  • FIG. 10 is a sectional view of a power supply module including the same capacitor as above.
  • 11A and 11B are simplified cross-sectional views of a capacitor according to Modification 1 of Embodiment 1.
  • FIG. 12A and 12B are simplified cross-sectional views of a capacitor according to a second modification of the first embodiment.
  • 13A and 13B are simplified cross-sectional views of a capacitor according to a third modification of the first embodiment.
  • FIG. 14 is a simplified cross-sectional view of a capacitor according to a fourth modification of the first embodiment.
  • FIG. 15 is a bottom view of a capacitor according to a fifth modification of the first embodiment.
  • FIG. 16 is a perspective view of a capacitor according to the second embodiment.
  • FIG. 17 is a plan view of the same capacitor as above.
  • FIG. 18A shows the same capacitor as above, and is a sectional view taken along the line X1-X1 in FIG. 17.
  • FIG. 18B shows the same capacitor as above, and is a sectional view taken along the line X2-X2 in FIG. 17.
  • FIG. 19 shows the same capacitor as above, and is a cross-sectional view corresponding to the Z1-Z1 line cross section of FIG. 18A.
  • FIG. 20 shows the same capacitor as above, and is a cross-sectional view corresponding to the Z2-Z2 line cross section of FIG. 18A.
  • FIG. 21 is a circuit diagram of a power supply module including the same capacitor as above.
  • FIG. 22 is a sectional view of a power supply module according to Modification 1 of Embodiment 2.
  • FIG. 23 is a cross-sectional view of a modification of the power supply module including the same capacitor as above.
  • FIG. 24 is a perspective view of a capacitor according to a second modification of the second embodiment.
  • FIG. 25 shows the same capacitor as above, and is a sectional view taken along the line X1-X1 in FIG. 24.
  • FIG. 26 is a perspective view of a capacitor according to a further modification of Modification 2 of Embodiment 2.
  • FIG. 27 is a perspective view of a capacitor according to a third modification of the second embodiment.
  • FIG. 28 shows the same capacitor as above, and is a sectional view taken along the line X2-X2 in FIG. 27.
  • FIG. 29 is a plan view of a capacitor according to a fourth modification of the second embodiment.
  • FIG. 30 is a plan view of a capacitor according to a fifth modification of the second embodiment.
  • FIG. 31 is a plan view of a capacitor according to a sixth modification of the second embodiment.
  • FIG. 32 is a plan view of a capacitor according to a seventh modification of the second embodiment.
  • FIG. 33 is a circuit diagram of a power supply module including the same capacitor as above.
  • FIG. 34 is a cross-sectional view illustrating an application example of the capacitor according to the first embodiment.
  • the capacitor 100 includes a laminate 9, a first external electrode 1, a second external electrode 2, a third external electrode 3, and a fourth external electrode. 4 and.
  • the laminate 9 has a plurality of metal layers 10 and a plurality of dielectric layers 20, and the plurality of metal layers 10 and the plurality of dielectric layers 20 are arranged alternately in the first direction D1.
  • the first external electrode 1 and the second external electrode 2 face each other with the laminate 9 in between in the second direction D2 orthogonal to the first direction D1.
  • the third external electrode 3 and the fourth external electrode 4 face each other with the laminate 9 in between in a third direction D3 that is perpendicular to the first direction D1 and the second direction D2.
  • the multiple metal layers 10 include multiple first metal layers 11 , multiple second metal layers 12 , multiple third metal layers 13 , and multiple fourth metal layers 14 .
  • the plurality of first metal layers 11 are connected to the first external electrode 1 and separated from the second external electrode 2, and are spaced apart from each other in the first direction D1.
  • the plurality of first metal layers 11 are also separated from the third external electrode 3 and the fourth external electrode 4.
  • the plurality of second metal layers 12 are connected to the second external electrode 2, are separated from the first external electrode 1, and are spaced apart from each other in the first direction D1.
  • the plurality of second metal layers 12 are also separated from the third external electrode 3 and the fourth external electrode 4.
  • the plurality of third metal layers 13 are connected to the third external electrode 3, are separated from the fourth external electrode 4, and are spaced apart from each other in the first direction D1.
  • the plurality of third metal layers 13 are also separated from the first external electrode 1 and the second external electrode 2.
  • the plurality of fourth metal layers 14 are connected to the fourth external electrode 4, are separated from the third external electrode 3, and are spaced apart from each other in the first direction D1.
  • the plurality of fourth metal layers 14 are also separated from the first external electrode 1 and the second external electrode 2.
  • each of the plurality of first metal layers 11 is adjacent to at least one metal layer 10 among the plurality of third metal layers 13 and the plurality of fourth metal layers 14 in the first direction D1. ing.
  • each of the plurality of third metal layers 13 is adjacent to at least one metal layer 10 among the plurality of first metal layers 11 and the plurality of second metal layers 12 in the first direction D1.
  • each of the plurality of first metal layers 11 is adjacent to at least one metal layer 10 among the plurality of third metal layers 13 and the plurality of fourth metal layers 14" means The first metal layer 11 is formed in at least one of the plurality of third metal layers 13 and the plurality of fourth metal layers 14 in the first direction D1 without intervening other first metal layers 11 and second metal layers 12. This means that it faces two metal layers 10.
  • each of the plurality of third metal layers 13 is adjacent to at least one metal layer 10 among the plurality of first metal layers 11 and the plurality of second metal layers 12".
  • the third metal layer 13 is connected to one of the plurality of first metal layers 11 and the plurality of second metal layers 12 in the first direction D1 without intervening another third metal layer 13 and fourth metal layer 14. This means facing at least one metal layer 10.
  • Capacitor The configuration of the capacitor 100 according to the first embodiment will be described in detail with reference to FIGS. 1 to 7B.
  • the capacitor 100 according to the first embodiment is an electrolytic capacitor.
  • the capacitor 100 according to the first embodiment has a first external electrode 1, a first external electrode 1, a plurality of external connection electrodes as shown in FIGS. 2 external electrodes 2, a third external electrode 3, and a fourth external electrode 4.
  • the first external electrode 1, the second external electrode, the third external electrode 3, and the fourth external electrode 4 are joined to the mounting board 220 by solder or the like.
  • the capacitor 100 according to the first embodiment has, for example, a first external electrode 1, a second external electrode 2, a third external electrode 3, and a fourth external electrode 4, respectively, as a first anode, a second anode, a first cathode, and a Used as the second cathode.
  • the plurality of first metal layers 11 are connected to the first anode
  • the plurality of second metal layers 12 are connected to the second anode
  • a plurality of third metal layers 13 are connected to the first cathode
  • a plurality of fourth metal layers 14 are connected to the second cathode.
  • the first external electrode 1, the second external electrode 2, the third external electrode 3, and the fourth external electrode 4 are used as the first cathode, the second cathode, and the first cathode, respectively. It may be used as an anode and a second anode.
  • the first external electrode 1 and the second external electrode 2 face each other with the laminate 9 in between in the second direction D2 orthogonal to the first direction D1.
  • the third external electrode 3 and the fourth external electrode 4 sandwich the laminate 9 in a third direction D3 that is perpendicular to the first direction D1 and the second direction D2 (see FIGS. 1 and 4). facing each other.
  • the distance H12 between the first external electrode 1 and the second external electrode 2 in the second direction D2 is the same as that between the third external electrode 3 and the fourth external electrode in the third direction D3. 4 is shorter than the distance H34.
  • the capacitor 100 further includes a substrate 7 on which the laminate 9 is disposed, and an exterior portion 8 covering the laminate 9.
  • the substrate 7 has a first main surface 71 and a second main surface 72 opposite to the first main surface 71 .
  • the laminate 9 is arranged on the first main surface 71 of the substrate 7.
  • the exterior part 8 covers the laminate 9 and has a rectangular parallelepiped outer shape.
  • the exterior part 8 has a first main surface 81 and a second main surface 82 (see FIG. 4), a third main surface 83 and a fourth main surface 84 (see FIG. 5), and a fifth main surface 85 and a sixth main surface. It has a surface 86.
  • the first main surface 81 and the second main surface 82 of the exterior part 8 are located on opposite sides when viewed from the laminate 9 in the second direction D2.
  • the third main surface 83 and the fourth main surface 84 of the exterior part 8 are located on opposite sides when viewed from the laminate 9 in the third direction D3.
  • the fifth main surface 85 and the sixth main surface 86 of the exterior portion 8 are located on opposite sides of each other when viewed from the stacked body 9 in the first direction D1.
  • the first external electrode 1 is arranged astride the first main surface 81, the fifth main surface 85, and the sixth main surface 86 of the exterior part 8, as shown in FIG.
  • the first external electrode 1 includes a first part 151 that covers the first main surface 81 of the exterior part 8, a second part 152 that covers a part of the fifth main surface 85 of the exterior part 8, and a second part 152 that covers a part of the fifth main surface 85 of the exterior part 8.
  • the third portion 153 covers a part of the sixth main surface 86 of No. 8.
  • the second external electrode 2 is arranged across the second main surface 82, the fifth main surface 85, and the sixth main surface 86 of the exterior part 8.
  • the second external electrode 2 includes a first part 251 that covers the second main surface 82 of the exterior part 8, a second part 252 that covers a part of the fifth main surface 85 of the exterior part 8, and a second part 252 that covers a part of the fifth main surface 85 of the exterior part 8. 8, and a third portion 253 covering a part of the sixth main surface 86 of No. 8.
  • the third external electrode 3 is arranged astride the third main surface 83, the fifth main surface 85, and the sixth main surface 86 of the exterior part 8, as shown in FIG.
  • the third external electrode 3 includes a first portion 351 that covers the third main surface 83 of the exterior portion 8, a second portion 352 that covers a part of the fifth principal surface 85 of the exterior portion 8, and a second portion 352 that covers a portion of the fifth main surface 85 of the exterior portion 8. 8, and a third portion 353 covering a part of the sixth main surface 86 of No. 8.
  • the fourth external electrode 4 is arranged across the fourth main surface 84, the fifth main surface 85, and the sixth main surface 86 of the exterior part 8.
  • the fourth external electrode 4 includes a first portion 451 that covers the fourth main surface 84 of the exterior portion 8, a second portion 452 that covers a portion of the fifth principal surface 85 of the exterior portion 8, and a second portion 452 that covers a portion of the fifth principal surface 85 of the exterior portion 8.
  • the third portion 453 covers a part of the sixth main surface 86 of No. 8.
  • the fourth external electrode 4 includes a fourth portion 454 that covers a part of the first main surface 81 of the exterior part 8, and a part of the second main surface 82 of the exterior part 8. and a fifth portion 455 covering the.
  • the laminate 9 includes a plurality (for example, nine) of metal layers 10 and a plurality of (for example, eight) dielectric layers 20.
  • the plurality of metal layers 10 and the plurality of dielectric layers 20 are arranged alternately in the first direction D1.
  • a plurality of (for example, two) first metal layers 11 and a second external electrode 2 are connected to a first external electrode 1 (for example, a first anode).
  • first external electrode 1 for example, a first anode
  • a plurality of (for example, two) third metal layers 13 and a fourth external electrode 4 are connected to a third external electrode 3 (for example, a first cathode).
  • a third external electrode 3 for example, a first cathode.
  • the plurality of first metal layers 11, the plurality of third metal layers 13, the plurality of second metal layers 12, and the plurality of fourth metal layers 14 are layer by layer.
  • the three metal layers 13, the second metal layer 12, and the fourth metal layer 14 are arranged in this order.
  • the laminate 9 has a plurality of capacitor elements 40.
  • Each of the plurality of capacitor elements 40 includes two metal layers 10 adjacent to each other in the first direction D1 among the plurality of metal layers 10, and one dielectric layer 20 located between these two metal layers 10. ,including.
  • Each of the plurality of capacitor elements 40 further includes a solid electrolyte layer 30 interposed between one of the two metal layers 10 and one dielectric layer 20. More specifically, each of the plurality of capacitor elements 40 includes two metal layers 10 facing each other in the first direction D1, and one dielectric layer 20 and one dielectric layer located between the two metal layers 10. solid electrolyte layer 30.
  • each of the plurality of capacitor elements 40 is located between the metal layer 10 and the solid electrolyte layer 30 on the side opposite to the dielectric layer 20 side when viewed from the solid electrolyte layer 30 of the two metal layers 10. It further includes an adhesive layer 50.
  • the adhesive layer 50 has electrical conductivity.
  • the material of the adhesive layer 50 includes, for example, silver or carbon.
  • each of the plurality of first metal layers 11 includes a first portion 111A that overlaps the plurality of third metal layers 13 and the plurality of fourth metal layers 14 in the first direction D1; A second portion 111B that does not overlap the plurality of third metal layers 13 and the plurality of fourth metal layers 14 in the direction D1 is included.
  • the second portions 111B of the plurality of first metal layers 11 are connected to the first portion 151 of the first external electrode 1.
  • the length HB1 of the second portion 111B in the second direction D2 is smaller than the length HA1 of the first portion 111A in the second direction D2 (see FIG. 6A). It's also short.
  • the first portion 111A overlaps the solid electrolyte layer 30 in a plan view from the first direction D1.
  • the second portion 111B does not overlap the solid electrolyte layer 30 when viewed in plan from the first direction D1. Note that in FIG. 6A, illustration of the solid electrolyte layer 30 is omitted.
  • each of the plurality of second metal layers 12 includes a first portion 121A that overlaps the plurality of third metal layers 13 and the plurality of fourth metal layers 14 in the first direction D1; A second portion 121B that does not overlap the plurality of third metal layers 13 and the plurality of fourth metal layers 14 in the direction D1 is included.
  • the second portions 121B of the plurality of second metal layers 12 are connected to the first portions 251 of the second external electrodes 2.
  • the length HB2 of the second portion 121B in the second direction D2 is greater than the length HA2 of the first portion 121A in the second direction D2 (see FIG. 6A). It's also short.
  • the first portion 121A overlaps the solid electrolyte layer 30 in a plan view from the first direction D1.
  • the second portion 121B does not overlap the solid electrolyte layer 30 when viewed in plan from the first direction D1.
  • each of the plurality of third metal layers 13 includes a first portion 131A that overlaps the plurality of first metal layers 11 and the plurality of second metal layers 12 in the first direction D1; A second portion 131B that does not overlap the plurality of first metal layers 11 and the plurality of second metal layers 12 in the direction D1 is included.
  • the second portions 131B of the plurality of third metal layers 13 are connected to the first portions 351 of the third external electrodes 3.
  • the length HB3 of the second portion 131B in the third direction D3 is greater than the length HA3 of the first portion 131A in the third direction D3 (see FIG. 6B). It's also short.
  • the first portion 131A overlaps the solid electrolyte layer 30 in a plan view from the first direction D1.
  • the second portion 131B does not overlap the solid electrolyte layer 30 when viewed in plan from the first direction D1. Note that in FIG. 6B, illustration of the solid electrolyte layer 30 is omitted.
  • each of the plurality of fourth metal layers 14 includes a first portion 141A that overlaps the plurality of first metal layers 11 and the plurality of second metal layers 12 in the first direction D1; A second portion 141B that does not overlap the plurality of first metal layers 11 and the plurality of second metal layers 12 in the direction D1 is included.
  • the second portions 141B of the plurality of fourth metal layers 14 are connected to the first portion 451 of the fourth external electrode 4.
  • the length HB4 of the second portion 141B in the third direction D3 is greater than the length HA4 of the first portion 141A in the third direction D3 (see FIG. 6B). It's also short.
  • the first portion 141A overlaps the solid electrolyte layer 30 in a plan view from the first direction D1.
  • the second portion 141B does not overlap the solid electrolyte layer 30 in plan view from the first direction D1.
  • the anode layer that functions as an anode in the capacitor element 40 is located in the third layer of the metal layer 10 on the side opposite to the solid electrolyte layer 30 side when viewed from the dielectric layer 20 of the two metal layers 10. 1 part (first part 111A or first part 121A).
  • the cathode layer functioning as a cathode in the capacitor element 40 is arranged on the metal layer 10 on the side opposite to the dielectric layer 20 side when viewed from the solid electrolyte layer 30 of the two metal layers 10. (first portion 131A or first portion 141A), a solid electrolyte layer 30, and an adhesive layer 50.
  • each of the plurality of metal layers 10 includes metal (for example, aluminum).
  • Each of the plurality of metal layers 10 is, for example, metal foil (eg, aluminum foil).
  • the material of each of the plurality of metal layers 10 is not limited to aluminum, and may be, for example, tantalum, niobium, or titanium, or may include one or more metals selected from the group consisting of aluminum, tantalum, niobium, and titanium. It may also be an alloy containing.
  • each of the plurality of metal layers 10 has a first main surface 101 and a second main surface 102 opposite to the first main surface 101, as shown in FIGS. 4, 7A, and 7B.
  • Each of the plurality of metal layers 10 includes, for example, a first porous section 110 and a second porous section 120, as shown in FIGS. 7A and 7B.
  • the first porous portion 110 includes a plurality of holes 112 formed in the first main surface 101 of the metal layer 10 .
  • the second porous portion 120 includes a plurality of holes 122 formed in the second main surface 102 of the metal layer 10 .
  • the first porous portion 110 and the second porous portion 120 are formed by etching (for example, electrolytic etching) the surface of the metal foil that is the source of the metal layer 10.
  • each of the plurality of dielectric layers 20 includes, for example, aluminum oxide.
  • Each of the plurality of dielectric layers 20 is laminated on the first main surface 101 or the second main surface 102 of any one metal layer 10 among the plurality of first metal layers 11 and the plurality of second metal layers 12. There is.
  • the dielectric layer 20 laminated on the first main surface 101 of the metal layer 10 is formed along the surface 110A of the first porous section 110, and has a shape along the surface 110A of the first porous section 110. has.
  • the dielectric layer 20 laminated on the second main surface 102 of the metal layer 10 is formed along the surface 120A of the second porous section 120, and has a shape along the surface 120A of the second porous section 120. has.
  • the dielectric layer 20 is formed by, for example, anodic oxidation.
  • illustration of the first porous part 110 and the second porous part 120 in the metal layer 10 is omitted, and each of the first main surface 101 and the second main surface 102 of the metal layer 10 is shown as a plane. It is drawn in the shape of a.
  • the solid electrolyte layer 30 is formed on the dielectric layer 20, as shown in FIGS. 4 and 5. As shown in FIGS. 7A and 7B, the solid electrolyte layer 30 stacked on the dielectric layer 20 on the first main surface 101 of the metal layer 10 has a plurality of pores 110 in the first porous portion 110 of the metal layer 10. It includes a plurality of columnar portions located within the columnar portion, and a portion where the ends of the plurality of columnar portions are connected. Further, the solid electrolyte layer 30 laminated on the dielectric layer 20 on the second main surface 102 of the metal layer 10 has a plurality of solid electrolyte layers 30 located within the plurality of holes 122 of the second porous portion 120 of the metal layer 10 . and a portion where the ends of the plurality of columnar portions are connected.
  • the solid electrolyte layer 30 includes, for example, a conductive polymer.
  • a conductive polymer for example, polypyrrole, polythiophene, polyaniline, and derivatives thereof can be used.
  • the solid electrolyte layer 30 can be formed, for example, by coating the dielectric layer 20 with a solution in which a conductive polymer is dissolved or a dispersion in which a conductive polymer is dispersed.
  • the solid electrolyte layer 30 may be formed by chemically and/or electrolytically polymerizing raw material monomers on the dielectric layer 20.
  • Solid electrolyte layer 30 may contain a manganese compound.
  • the capacitor 100 has a second main surface 101 and a second main surface 102 of the metal layer 10 that corresponds to one of the plurality of first metal layers 11 and the plurality of second metal layers 12 among the plurality of metal layers 10. It further includes a first insulating film 5 and a second insulating film 6 covering the portion (second portion 111B or second portion 121B). Regarding each of the plurality of first metal layers 11, the first insulating film 5 has a second portion 111B on the first main surface 101 of the metal layer 10 corresponding to the first metal layer 11, as shown in FIGS. 4 and 7A. covered.
  • the second insulating film 6 covers the second portion 111B on the second main surface 102 of the metal layer 10 corresponding to the first metal layer 11.
  • the first insulating film 5 has a second portion 121B on the first main surface 101 of the metal layer 10 corresponding to the second metal layer 12, as shown in FIGS. 4 and 7B. covered.
  • the second insulating film 6 covers the second portion 121B on the second main surface 102 of the metal layer 10 corresponding to the second metal layer 12.
  • Each of the first insulating film 5 and the second insulating film 6 has electrical insulation properties.
  • the material of each of the first insulating film 5 and the second insulating film 6 includes, for example, resin.
  • the resin include insulating resins such as epoxy resins, phenolic resins, silicone resins, melamine resins, urea resins, alkyd resins, polyurethanes, polyamides, polyimides, polyamideimides, and unsaturated polyesters.
  • Each of the first insulating film 5 and the second insulating film 6 can be formed by, for example, screen printing, inkjet, transfer, tape pasting, or the like. Note that each of the first insulating film 5 and the second insulating film 6 may contain filler in addition to resin.
  • the laminate 9 is supported by the above-mentioned substrate 7.
  • the laminate 9 is fixed to the first main surface 71 of the substrate 7 by the adhesive layer 50 closest to the substrate 7 among the plurality of adhesive layers 50 included in the laminate 9.
  • the substrate 7 is, for example, an insulating substrate.
  • the substrate 7 is not limited to an insulating substrate.
  • the substrate 7 does not need to be electrically insulated from the fourth external electrode 4 as long as the first external electrode 1, the second external electrode 2, and the third external electrode 3 are insulated.
  • the board 7 may be, for example, a multilayer board or a printed wiring board.
  • the exterior portion 8 preferably contains a cured product of a curable resin composition, and may also contain a thermoplastic resin or a composition containing the same.
  • the exterior portion 8 can be formed using a molding technique such as injection molding, for example.
  • the curable resin composition may contain a filler, a curing agent, a polymerization initiator, a catalyst, and the like.
  • the curable resin include epoxy resin, phenol resin, urea resin, polyimide, polyamideimide, polyurethane, diallyl phthalate, and unsaturated polyester.
  • the thermoplastic resin include polyphenylene sulfide (PPS) and polybutylene terephthalate (PBT).
  • PPS polyphenylene sulfide
  • PBT polybutylene terephthalate
  • the filler for example, insulating particles and/or fibers are preferable.
  • the insulating material constituting the filler include insulating compounds (oxides, etc.) such as silica and alumina, glass, and mineral materials (talc, mica, clay, etc.).
  • the exterior portion 8 may contain one type of these fillers, or may contain two or more types of these fillers.
  • the resin used in the exterior part 8 may include the same resin as the resin used in the first insulating film 5 and second insulating film 6 described above. In this case, the adhesion between the first insulating film 5 and the second insulating film 6 and the exterior portion 8 is improved. Examples of the same resin contained in the first insulating film 5, the second insulating film 6, and the exterior portion 8 include epoxy resin.
  • the filler that may be included in the exterior portion 8 may be different from the filler that may be included in the first insulating film 5 and the second insulating film 6.
  • Each of the first external electrode 1, second external electrode 2, third external electrode 3, and fourth external electrode 4 is a metal electrode.
  • the material of each metal electrode is selected from the group consisting of nickel (Ni), copper (Cu), zinc (Zn), tin (Sn), silver (Ag), gold (Au), and palladium (Pd), for example. Contains at least one species.
  • Each of the first external electrode 1, the second external electrode 2, the third external electrode 3, and the fourth external electrode 4 is not limited to a single layer structure, but may have a multilayer structure. In the case of a multilayer structure, each of the first external electrode 1 , the second external electrode 2 , the third external electrode 3 , and the fourth external electrode 4 is formed on the exterior part 8 and connected to the metal layer 10 .
  • a first metal film for example, a Ni film
  • a second metal film for example, a Sn film formed on the first metal film.
  • the material of the second metal film is not limited to Sn, and may be, for example, Au, Ag, or Pd.
  • each of the first external electrode 1, the second external electrode 2, the third external electrode 3, and the fourth external electrode 4 has a single layer structure
  • the material of each of the third and fourth external electrodes 4 is preferably Sn, Au, Ag, or Pd, for example.
  • the first external electrode 1 and the plurality of first metal layers 11 are directly connected; however, the first external electrode 1 and each of the plurality of first metal layers 11 are not limited to this.
  • a first contact layer having conductivity may be interposed therebetween.
  • the second external electrode 2 and the plurality of second metal layers 12 are directly connected; however, the connection between the second external electrode 2 and each of the plurality of second metal layers 12 is not limited to this.
  • a second contact layer having conductivity may be interposed therebetween.
  • the third external electrode 3 and the plurality of third metal layers 13 are directly connected, but the third external electrode 3 and each of the plurality of third metal layers 13 are not limited to this.
  • a third contact layer having conductivity may be interposed therebetween.
  • the fourth external electrode 4 and the plurality of fourth metal layers 14 are directly connected, but the fourth external electrode 4 and each of the plurality of fourth metal layers 14 are not limited to this.
  • a fourth contact layer having conductivity may be interposed therebetween.
  • the first external electrode 1, the second external electrode 2, the third external electrode 3, and the fourth external electrode 4 are formed by, for example, an electroless plating method, an electrolytic plating method, a physical vapor deposition method, a chemical vapor deposition method, a cold spray method, a thermal spray method. It can be formed using etc.
  • the power supply module 200 includes a DC/DC converter 201, an inductor L1, and a plurality of capacitors C1, C2, and C3.
  • the capacitor C1, the capacitor C2, and the capacitor C3 may be referred to as a first capacitor C1, a second capacitor C2, and a third capacitor C3, respectively.
  • each of the second capacitor C2 and the third capacitor C3 is configured by the capacitor 100.
  • the power supply module 200 has an input end 211 and an output end 212, the input end 211 is connected to the DC power source E1, and the output end 212 is connected to the load 300.
  • the load 300 is not a component of the power supply module 200, the load 300 is not limited thereto, and may be a component of the power supply module 200.
  • Load 300 includes, for example, an integrated circuit.
  • the integrated circuit is, for example, a processor included in a computer system or a microcontroller, and more specifically, a CPU (Central Processing Unit), a GPU (Graphics Processing Unit), or an FPGA (Field-Programmable Gate Array).
  • integrated circuits have different names depending on the degree of integration, and include integrated circuits called system LSI, VLSI (Very Large Scale Integration), or ULSI (Ultra Large Scale Integration).
  • an FPGA which is programmed after the LSI is manufactured, or a logic device capable of reconfiguring the connection relationships within the LSI or reconfiguring the circuit sections within the LSI can also be employed as the processor.
  • the load 300 may be an ASIC (Application Specific Integrated Circuit).
  • the DC/DC converter 201 converts the first DC voltage output from the DC power supply E1 into a second DC voltage and outputs the second DC voltage.
  • the DC/DC converter 201 is a switching type converter.
  • the switching frequency of the switching element included in the DC/DC converter 201 is, for example, 200 kHz or more and 10 MHz or less.
  • the DC power supply E1 is not a component of the power supply module 200, it may be a component of the power supply module 200.
  • DC power supply E1 has a positive electrode and a negative electrode.
  • the DC power source E1 is, for example, a battery.
  • the positive electrode of the DC power supply E1 is connected to the input terminal 211 of the power supply module 200.
  • the power supply module 200 includes a wiring section 231 (hereinafter also referred to as a first wiring section 231) that connects the input end 211 of the power supply module 200 and the input end of the DC/DC converter 201.
  • the inductor L1 is provided on the current path 203 from the DC/DC converter 201 to the load 300.
  • the current path 203 connects a wiring section 232 (hereinafter also referred to as second wiring section 232) that connects the DC/DC converter 201 and the inductor L1, and an output end 212 of the inductor L1 and the power supply module 200. and a wiring section 233 (hereinafter also referred to as third wiring section 233).
  • the power supply module 200 has a low-pass filter including an inductor L1 and a second capacitor C2.
  • the first capacitor C1 is connected between the first wiring section 231 between the input end 211 of the power supply module 200 and the DC/DC converter 201, and the ground.
  • the first capacitor C1 is, for example, an electrolytic capacitor.
  • the second capacitor C2 is connected between the third wiring section 233 and the ground.
  • the second capacitor C2 is an electrolytic capacitor configured by the capacitor 100 described above.
  • the third capacitor C3 is connected between the third wiring section 233 and the ground.
  • the connection point between the third capacitor C3 and the third wiring section 233 is located between the connection point between the second capacitor C2 and the third wiring section 233 and the output end 212 of the power supply module 200.
  • the third capacitor C3 is an electrolytic capacitor configured by the capacitor 100 described above.
  • the third capacitor C3 is the capacitor that is electrically closest to the load 300
  • the second capacitor C2 is the capacitor that is electrically closest to the load 300. It is the second closest capacitor to 300.
  • the wiring length between the third capacitor C3 and the output end 212 of the power supply module 200 is shorter than the wiring length between the second capacitor C2 and the output end 212 of the power supply module 200.
  • the wiring length between the third capacitor C3 and the load 300 is shorter than the wiring length between the second capacitor C2 and the load 300.
  • the wiring length between the third capacitor C3 and the load 300 is shorter than the wiring length between the DC/DC converter 201 and the load 300.
  • the wiring impedance between the third capacitor C3 and the load 300 is smaller than the wiring impedance between the DC/DC converter 201 and the load 300.
  • FIG. 8B is an equivalent circuit diagram including parasitic elements of the power supply module 200, and shows a parasitic resistance R233 and a parasitic inductor L233 of the third wiring section 233.
  • the wiring impedance of the third wiring section 233 is determined by the resistance value of the parasitic resistor R233 and the inductance of the parasitic inductor L233.
  • the power supply module 200 includes a DC/DC converter 201, an inductor L1, a first capacitor C1 (see FIGS. 8A and 8B), and a first capacitor C1 (see FIGS. 8A and 8B). 2 capacitor C2, a third capacitor C3, and a mounting board 220.
  • the mounting board 220 is, for example, a printed wiring board.
  • the mounting board 220 constitutes a motherboard.
  • Each of the first capacitor C1, the second capacitor C2, and the third capacitor C3 is an electrolytic capacitor. Note that in FIG. 10, the paths of current flowing in the power supply module 200 are schematically shown by arrows.
  • the mounting board 220 has a first main surface 221 and a second main surface 222 opposite to the first main surface 221.
  • the mounting board 220 has a plurality of conductor parts.
  • the plurality of conductor parts include a first wiring part 231 , a second wiring part 232 , a third wiring part 233 , a ground conductor part 234 , and a ground conductor part 235 .
  • the ground conductor section 234 and the ground conductor section 235 are conductor sections to which a ground potential is applied.
  • the potential of each of the first wiring section 231, the second wiring section 232, and the third wiring section 233 is different from the ground potential and is higher than the ground potential.
  • the first external electrode 1 and the second external electrode 2 are connected to the third wiring part 233. Further, in the capacitor 100 constituting the second capacitor C2, the third external electrode 3 is connected to the ground conductor section 234, and the fourth external electrode 4 is connected to the ground conductor section 235.
  • a load 300 including an integrated circuit is electrically connected to the third wiring section 233.
  • the load 300 is, for example, an IC component having an IC (Integrated Circuit) chip including an integrated circuit and a surface-mounted package covering the IC chip.
  • the surface mount package is, for example, a BGA (Ball Grid Array), and has a plurality of metal balls as a plurality of external terminals.
  • the plurality of external terminals include an external power terminal corresponding to a power terminal of the integrated circuit and an external ground terminal corresponding to a ground terminal of the integrated circuit.
  • the external power terminal of the load 300 is connected to the third wiring section 233.
  • the plurality of conductor sections described above also include a ground conductor section to which the external ground terminal of the load 300 is connected.
  • the capacitor 100 includes a laminate 9, a first external electrode 1 and a second external electrode 2, a third external electrode 3 and a fourth external electrode 4, Equipped with
  • the laminate 9 has a plurality of metal layers 10 and a plurality of dielectric layers 20, and the plurality of metal layers 10 and the plurality of dielectric layers 20 are arranged alternately in the first direction D1.
  • the first external electrode 1 and the second external electrode 2 face each other with the laminate 9 in between in the second direction D2 orthogonal to the first direction D1.
  • the third external electrode 3 and the fourth external electrode 4 face each other with the laminate 9 in between in a third direction D3 that is perpendicular to the first direction D1 and the second direction D2.
  • the multiple metal layers 10 include multiple first metal layers 11 , multiple second metal layers 12 , multiple third metal layers 13 , and multiple fourth metal layers 14 .
  • the plurality of first metal layers 11 are connected to the first external electrode 1 and separated from the second external electrode 2, and are spaced apart from each other in the first direction D1.
  • the plurality of second metal layers 12 are connected to the second external electrode 2, are separated from the first external electrode 1, and are spaced apart from each other in the first direction D1.
  • the plurality of third metal layers 13 are connected to the third external electrode 3, are separated from the fourth external electrode 4, and are spaced apart from each other in the first direction D1.
  • the plurality of fourth metal layers 14 are connected to the fourth external electrode 4, are separated from the third external electrode 3, and are spaced apart from each other in the first direction D1.
  • each of the plurality of first metal layers 11 is adjacent to at least one metal layer 10 among the plurality of third metal layers 13 and the plurality of fourth metal layers 14 in the first direction D1.
  • each of the plurality of third metal layers 13 is adjacent to at least one metal layer 10 among the plurality of first metal layers 11 and the plurality of second metal layers 12 in the first direction D1. ing.
  • the capacitor 100 according to the first embodiment it is possible to achieve low impedance. More specifically, in the capacitor 100 according to the first embodiment, the first external electrode 1 is connected to the plurality of first metal layers 11, and the second external electrode 2 is connected to the plurality of second metal layers 12. are opposed in the second direction D2, and the plurality of first metal layers 11 and the plurality of second metal layers 12 are lined up in the first direction D1. As a result, in the capacitor 100 according to the first embodiment, the direction of the current flowing through the second portion 111B of each of the plurality of first metal layers 11 and the direction of the current flowing through the second portion 121B of each of the plurality of second metal layers 12 are determined. The direction of is opposite.
  • the capacitor 100 according to the first embodiment the magnetic field generated by the current flowing through the first metal layer 11 and the magnetic field generated by the current flowing through the second metal layer 12 cancel each other out, so that the first metal layer 11
  • the magnetic flux generated in each of the capacitor element 40 including the capacitor element 40 and the capacitor element 40 including the second metal layer 12 is reduced.
  • the capacitor 100 according to the first embodiment can reduce ESL (Equivalent Series Inductance).
  • the third external electrode 3 to which the plurality of third metal layers 13 are connected and the fourth external electrode 4 to which the plurality of fourth metal layers 14 are connected are The plurality of third metal layers 13 and the plurality of fourth metal layers 14 are opposed in the direction D3, and are lined up in the first direction D1.
  • the direction of the current flowing through the second portion 131B of each of the plurality of third metal layers 13 and the direction of the current flowing through the second portion 141B of each of the plurality of fourth metal layers 14 are determined.
  • the direction of is opposite. Therefore, in the capacitor 100 according to the first embodiment, the magnetic field generated by the current flowing through the third metal layer 13 and the magnetic field generated by the current flowing through the fourth metal layer 14 cancel each other out.
  • the magnetic flux generated in each of the capacitor element 40 and the capacitor element 40 including the fourth metal layer 14 is reduced.
  • the capacitor 100 according to the first embodiment can lower the ESL. Therefore, the capacitor 100 according to the first embodiment can achieve low impedance, and can lower impedance in a wider frequency band.
  • the power supply module 200 includes a DC/DC converter 201, an inductor L1 connected to the output end of the DC/DC converter 201, and a wiring section between the inductor L1 and the load 300. 233 and the ground. Thereby, the power supply module 200 according to the first embodiment can reduce the impedance of the capacitor 100.
  • the voltage supplied to the load 300 fluctuates due to switching operations of the switching elements included in the DC/DC converter 201, fluctuations in the current flowing from the power supply module 200 to the load 300, and the like.
  • the capacitor C3 is configured by the capacitor 100, even if the current flowing from the power supply module 200 to the load 300 suddenly changes, the voltage supplied from the power supply module 200 to the load 300 ( This makes it possible to suppress fluctuations in the power supply voltage input to the integrated circuit of the load 300.
  • the power supply module 200 since the power supply module 200 includes the capacitor 100 that can lower the impedance in a wider frequency band, the capacitor 100 is required to suppress the fluctuation range of the voltage supplied to the load 300 within a predetermined range. It becomes possible to further reduce the number of members.
  • Capacitor 100 according to Modification 1 differs from capacitor 100 according to Embodiment 1 in that the plurality of metal layers 10 include a fifth metal layer 15, as shown in FIGS. 11A and 11B.
  • the same components as those of the capacitor 100 according to the first embodiment are given the same reference numerals, and the description thereof will be omitted.
  • each of FIGS. 11A and 11B is a simplified diagram for explaining the order in which the plurality of metal layers 10 are arranged.
  • the fifth metal layer 15 is located at one end of the laminate 9 in the first direction D1, and is connected to both the third external electrode 3 and the fourth external electrode 4, as shown in FIG. 11B. , and is away from the first external electrode 1 and the second external electrode 2.
  • the fifth metal layer 15 functions as a shield layer by connecting the third external electrode 3 and the fourth external electrode 4 to the ground.
  • the capacitor 100 according to the first modification is less susceptible to external noise than the capacitor 100 according to the first embodiment.
  • the capacitor 100 according to the first modification is not limited to an electrolytic capacitor including the solid electrolyte layer 30 and the exterior part 8, but may be an MLCC (multi-layer ceramic capacitor), for example.
  • the material of the dot-hatched portions in FIGS. 11A and 11B includes ceramic.
  • the capacitor 100 according to the second modification has a plurality of third metal layers 13 (e.g., two) and a plurality of (e.g., three) fourth metal layers 14 in the first direction.
  • the capacitor 100 is different from the capacitor 100 according to the first embodiment in that the plurality of third metal layers 13 and the plurality of fourth metal layers 14 are not arranged alternately layer by layer in D1.
  • the same components as those of the capacitor 100 according to the first embodiment are given the same reference numerals, and the description thereof will be omitted. Note that each of FIGS. 12A and 12B is a simplified diagram for explaining the order in which the plurality of metal layers 10 are arranged.
  • the two third metal layers 13 and the three fourth metal layers 14 are arranged such that the fourth metal layer 14, the fourth metal layer 14, the third metal layer 13, The third metal layer 13 and the fourth metal layer 14 are arranged in this order.
  • the plurality of (nine in the illustrated example) metal layers 10 include the fourth metal layer 14, the first metal layer 11, the fourth metal layer 14, and the second metal layer 14 in the first direction D1.
  • the metal layer 12, the third metal layer 13, the first metal layer 11, the third metal layer 13, the second metal layer 12, and the fourth metal layer 14 are arranged in this order.
  • the capacitor 100 according to the second modification is not limited to an electrolytic capacitor including the solid electrolyte layer 30 (see FIGS. 4 and 5) and the exterior part 8, but may be, for example, an MLCC.
  • the material of the dot-hatched portions in FIGS. 12A and 12B includes ceramic.
  • the entire dot-hatched portion in FIGS. 12A and 12B is included in the laminate 9.
  • Capacitor 100 according to Modification 3 differs from capacitor 100 according to Embodiment 1 in that the plurality of metal layers 10 include a fifth metal layer 15, as shown in FIGS. 13A and 13B. Further, the capacitor 100 according to the third modification has a plurality of third metal layers 13 in the first direction D1 with respect to a plurality of (for example, two) third metal layers 13 and a plurality of (for example, two) fourth metal layers 14. This embodiment is different from the capacitor 100 according to the first embodiment in that the layers 13 and the plurality of fourth metal layers 14 are not arranged alternately one by one.
  • FIGS. 13A and 13B is a simplified diagram for explaining the order in which the plurality of metal layers 10 are arranged.
  • the fifth metal layer 15 is located at one end of the laminate 9 in the first direction D1, and is connected to both the third external electrode 3 and the fourth external electrode 4, as shown in FIG. 13B. , and is away from the first external electrode 1 and the second external electrode 2.
  • the two third metal layers 13 and the two fourth metal layers 14 are arranged in the first direction D1. They are arranged in the order of third metal layer 13.
  • the plurality of (nine in the illustrated example) metal layers 10 include the fifth metal layer 15, the first metal layer 11, the fourth metal layer 14, and the second metal layer 15 in the first direction D1.
  • the metal layer 12, the fourth metal layer 14, the first metal layer 11, the third metal layer 13, the second metal layer 12, and the third metal layer 13 are arranged in this order.
  • the fifth metal layer 15 functions as a shield layer by connecting the third external electrode 3 and the fourth external electrode 4 to the ground.
  • the capacitor 100 according to the third modification is less susceptible to external noise than the capacitor 100 according to the first embodiment.
  • the capacitor 100 according to modification 3 is not limited to an electrolytic capacitor, and may be, for example, an MLCC.
  • the material of the dot-hatched portions in FIGS. 13A and 13B includes ceramic. Further, the entire dot-hatched portion in FIGS. 13A and 13B is included in the laminate 9.
  • Capacitor 100 according to Modification 4 differs from capacitor 100 according to Embodiment 1 in that it includes a laminate 9a instead of laminate 9 in capacitor 100 according to Embodiment 1.
  • the same components as those of the capacitor 100 according to the first embodiment are denoted by the same reference numerals, and the description thereof will be omitted.
  • FIG. 14 is a simplified diagram for explaining the order in which the plurality of capacitor elements 40 are arranged. Further, although FIG. 14 shows a mounting board 220 on which the capacitor 100 is mounted, the mounting board 220 is not a component of the capacitor 100.
  • the laminate 9a has a plurality of capacitor elements 40, similar to the laminate 9 in the capacitor 100 according to the first embodiment.
  • Each of the plurality of capacitor elements 40 is located between two metal layers 10 adjacent to each other in the first direction D1 among the plurality of metal layers 10 and two metal layers 10 among the plurality of dielectric layers 20. one dielectric layer 20.
  • the plurality of capacitor elements 40 include a first capacitor element 41, a second capacitor element 42, and a third capacitor element 43.
  • the first capacitor element 41, the second capacitor element 42, and the third capacitor element 43 are arranged in the order of the first capacitor element 41, the second capacitor element 42, and the third capacitor element 43 in the first direction D1.
  • the impedance of the first capacitor element 41, the impedance of the second capacitor element 42, and the impedance of the third capacitor element 43 are different from each other.
  • the capacitance of the second capacitor element 42 is larger than the capacitance of the first capacitor element 41
  • the capacitance of the third capacitor element 43 is larger than the capacitance of the second capacitor element 42.
  • the capacitances of the first capacitor element 41, the second capacitor element 42, and the third capacitor element 43 are 100 ⁇ F, 200 ⁇ F, and 400 ⁇ F, respectively.
  • the resonant frequency of the first capacitor element 41 is higher than the resonant frequency of the second capacitor element 42, and the resonant frequency of the second capacitor element 42 is higher than the resonant frequency of the third capacitor element 43. It's also big.
  • the resonant frequency of capacitor element 40 is determined by the capacitance of capacitor element 40 and the ESL of capacitor element 40.
  • the first capacitor element 41, the second capacitor element 42, and the third capacitor element 43 have an area where one of the two metal layers 10 faces the other metal layer 10 in the first direction D1, and an area where one metal layer 10 faces the other metal layer 10 in the first direction D1. Since at least one of the distance between the two metal layers 10 in the direction D1 and the dielectric constant of the dielectric layer 20 is different, the respective capacitances are different from each other.
  • a first capacitor element 41, a second capacitor element 42, and a third capacitor element 43 are arranged in order from the side closer to the mounting board 220. 42 and the third capacitor element 43 are arranged in this order. This allows the capacitor 100 to achieve lower impedance at higher frequencies.
  • the capacitor 100 according to the fourth modification it is possible to lower the impedance in a wider frequency band than the capacitor 100 according to the first embodiment.
  • the plurality of capacitor elements 40 may include, for example, a fourth capacitor element having a different capacitance from any of the first capacitor element 41, the second capacitor element 42, and the third capacitor element 43. good. Furthermore, in the capacitor 100 according to the fourth modification, the plurality of capacitor elements 40 only need to include the first capacitor element 41 and the second capacitor element 42 . Here, in the plurality of capacitor elements 40, it is sufficient that a capacitor element having a relatively large capacitance is located further away from the mounting board 220 in the first direction D1 than a capacitor element having a relatively small capacitance. Two capacitor elements having the same capacitance value may be lined up in one direction D1.
  • first capacitor element 41, the first capacitor element 41, the second capacitor element 42, and the second capacitor element 42 are arranged in order from the side closer to the mounting board 220 in the first direction D1.
  • the element 41, the second capacitor element 42, and the second capacitor element 42 may be arranged in this order.
  • the capacitor 100 according to the fourth modification is not limited to an electrolytic capacitor, and may be, for example, an MLCC.
  • the material of the dot-hatched portion in FIG. 14 includes ceramic. Further, the entire dot-hatched portion in FIG. 14 is included in the laminate 9a.
  • the third portion 353 of the third external electrode 3 includes a rectangular main portion 3531 whose longitudinal direction is in the second direction D2, and a protrusion that protrudes from the main portion 3531 toward the fourth external electrode 4 in the third direction D3. 3532.
  • the third portion 453 of the fourth external electrode 4 includes a rectangular main portion 4531 whose longitudinal direction is in the second direction D2, and a protrusion that protrudes from the main portion 4531 toward the fourth external electrode 4 in the third direction D3. 4532.
  • the capacitor 100 according to the fifth modification has an area of the third portion 353 of the third external electrode 3 in a plan view and an area of the third portion 453 of the fourth external electrode 4 in a plan view as compared with the capacitor 100 according to the first embodiment.
  • the area can be increased.
  • the joint between the third external electrode 3 and the ground conductor portion 234 of the mounting board 220 see FIGS. 9 and 10
  • the joint between the fourth external electrode 4 and the mounting board 220 It becomes possible to further reduce the resistance value of each joint portion with the ground conductor portion 235.
  • the material of each joint includes, for example, solder.
  • FIGS. 16, 17, 18A, 18B, 19 and 20 a capacitor 100A according to the second embodiment will be described based on FIGS. 16, 17, 18A, 18B, 19 and 20. Further, after describing the capacitor 100A, a power supply module 200A including the capacitor 100A will be described based on FIG. 21.
  • the capacitor 100A according to the second embodiment includes a stacked body 9A, a plurality of first external electrodes 1A, and a plurality of second external electrodes 2A.
  • the laminate 9A has a plurality of metal layers 10A and a plurality of dielectric layers 20A, and the plurality of metal layers 10A and the plurality of dielectric layers 20A are arranged in the thickness direction of the laminate 9A. They are arranged alternately in D11.
  • the plurality of first external electrodes 1A and the plurality of second external electrodes 2A penetrate through the laminate 9A in the thickness direction D11 of the laminate 9A.
  • the multiple metal layers 10A include multiple first metal layers 11A and multiple second metal layers 12A.
  • the plurality of first metal layers 11A are connected to the plurality of first external electrodes 1A, are separated from the plurality of second external electrodes 2A, and are arranged spaced apart from each other in the thickness direction D11 of the laminate 9A. I'm here.
  • the plurality of second metal layers 12A are connected to the plurality of second external electrodes 2A, are separated from the plurality of first external electrodes 1A, and are arranged spaced apart from each other in the thickness direction D11 of the laminate 9A. I'm here.
  • the plurality of first metal layers 11A and the plurality of second metal layers 12A are arranged alternately layer by layer in the thickness direction D11 of the laminate 9A.
  • FIG. 16 and 17 is not a cross-sectional view, in order to easily distinguish between the first external electrode 1A and the second external electrode 2A, cross-sectional views are provided for the first external electrode 1A and the second external electrode 2, respectively. (See FIGS. 18A, 18B, 19 and 20) with the same hatching. Furthermore, in the capacitor 100A according to the second embodiment, the plurality of first external electrodes 1A are connected via the first metal layer 11A (see FIG. 19). Moreover, the plurality of second external electrodes 2A are connected via the second metal layer 12A (see FIG. 20).
  • capacitor 100A will be described below, and then the power supply module 200A including the capacitor 100A will be described.
  • the capacitor 100A according to the second embodiment includes a plurality of (nine in the illustrated example) external electrodes for mounting on a mounting board 220A (see FIG. 22) such as a motherboard, for example.
  • the plurality of external electrodes include a plurality (five in the illustrated example) of first external electrodes 1A and a plurality (four in the illustrated example) of second external electrodes 2A.
  • the plurality of first external electrodes 1A and the plurality of second external electrodes 2A are joined to the mounting board 220A with solder or the like.
  • the plurality of first external electrodes 1A are used as anodes, and the plurality of second external electrodes 2A are used as cathodes.
  • the plurality of first metal layers 11A are connected to the anode, and the plurality of second metal layers 12A are connected to the cathode.
  • the capacitor 100A according to the second embodiment may use, for example, the plurality of first external electrodes 1A as a cathode and the plurality of second external electrodes 2A as an anode.
  • the laminate 9A has a first main surface 91A that intersects with the thickness direction D11 of the laminate 9A, and a second main surface 91B opposite to the first main surface 91A.
  • the outer edge 90A (see FIG. 17) of the laminate 9A in plan view from the thickness direction D11 of the laminate 9A has a rectangular shape (in the illustrated example, a square shape).
  • the laminate 9A includes a plurality of (for example, six) metal layers 10A and a plurality of (for example, seven) dielectric layers 20A.
  • the plurality of metal layers 10A and the plurality of dielectric layers 20A are arranged alternately in the thickness direction D11 of the laminate 9A.
  • a plurality (for example, three) of first metal layers 11A and a plurality of (for example, three) second metal layers 12A are arranged alternately layer by layer.
  • each of the plurality of metal layers 10A includes metal (for example, aluminum).
  • Each of the plurality of metal layers 10A is, for example, metal foil (for example, aluminum foil).
  • the material of each of the plurality of metal layers 10A is not limited to aluminum, but may be tantalum, niobium, or titanium, or may include one or more metals selected from the group consisting of aluminum, tantalum, niobium, and titanium. It may also be an alloy containing.
  • the material of each of the plurality of dielectric layers 20A includes, for example, resin or ceramic.
  • Each of the plurality of first external electrodes 1A and the plurality of second external electrodes 2A is a metal electrode (through-via conductor).
  • Each of the plurality of first external electrodes 1A and the plurality of second external electrodes 2A has a cylindrical shape. In plan view from the thickness direction D11 of the laminate 9A, each of the plurality of first external electrodes 1A and the plurality of second external electrodes 2A has, for example, a circular shape.
  • the diameters of the plurality of first external electrodes 1A and the plurality of second external electrodes 2A are the same.
  • “the same” is not limited to strictly the same case, but may be a diameter within a range of 90% or more and 110% or less of the diameter of the central first external electrode 1A.
  • Each material of the metal electrode includes, for example, at least one material selected from the group consisting of nickel (Ni), copper (Cu), zinc (Zn), tin (Sn), silver (Ag), and gold (Au). include.
  • a plurality of external electrodes including a plurality of first external electrodes 1A and a plurality of second external electrodes 2A are arranged in a two-dimensional array.
  • the plurality of external electrodes are spaced apart from each other when viewed in plan from the thickness direction D11 of the laminate 9A.
  • the capacitor 100A when viewed in plan from the thickness direction D11 of the laminate 9A, five first external electrodes 1A are arranged one each at the center and four corners of the laminate 9A, and four second external electrodes are arranged at each of the four corners.
  • 2A is arranged between two adjacent first external electrodes 1A in the direction along the outer edge 90A of the stacked body 9A.
  • the power supply module 200A includes a DC/DC converter 201A, an inductor L11, and a plurality of capacitors C11 and C12.
  • the capacitor C11 and the capacitor C12 may be referred to as a first capacitor C11 and a second capacitor C12, respectively.
  • the second capacitor C12 is configured by the capacitor 100A.
  • the power supply module 200A has an input end 211A and an output end 212A, a DC power source E1 is connected to the input end 211A, and a load 300 is connected to the output end 212A.
  • the load 300 is not a component of the power supply module 200A, the load 300 is not limited thereto, and may be a component of the power supply module 200A.
  • Load 300 includes, for example, an integrated circuit.
  • the integrated circuit is, for example, a processor included in a computer system or a microcontroller, and more specifically, a CPU (Central Processing Unit), a GPU (Graphics Processing Unit), or an FPGA (Field-Programmable Gate Array).
  • integrated circuits have different names depending on the degree of integration, and include integrated circuits called system LSI, VLSI (Very Large Scale Integration), or ULSI (Ultra Large Scale Integration).
  • an FPGA which is programmed after the LSI is manufactured, or a logic device capable of reconfiguring the connection relationships within the LSI or reconfiguring the circuit sections within the LSI can also be employed as the processor.
  • the load 300 may be an ASIC (Application Specific Integrated Circuit).
  • the DC/DC converter 201A converts the first DC voltage output from the DC power supply E1 into a second DC voltage and outputs the second DC voltage.
  • the DC/DC converter 201A is a switching converter.
  • the switching frequency of the switching element included in the DC/DC converter 201A is, for example, 200 kHz or more and 10 MHz or less.
  • the DC power supply E1 is not a component of the power supply module 200A, but may be a component of the power supply module 200A.
  • DC power supply E1 has a positive electrode and a negative electrode.
  • the DC power source E1 is, for example, a battery.
  • the positive electrode of the DC power supply E1 is connected to the input terminal 211A of the power supply module 200A.
  • the power supply module 200A includes a wiring section 231A (hereinafter also referred to as a first wiring section 231A) that connects an input end 211A of the power supply module 200A and an input end of the DC/DC converter 201A.
  • the inductor L11 is provided on the current path 203A from the DC/DC converter 201A to the load 300.
  • the current path 203A connects a wiring section 232A (hereinafter also referred to as a second wiring section 232A) that connects the DC/DC converter 201A and the inductor L11, and an output end 212A of the inductor L11 and the power supply module 200A.
  • a wiring section 233A (hereinafter also referred to as a third wiring section 233A).
  • the power supply module 200A has a low-pass filter including an inductor L11 and a second capacitor C12.
  • the first capacitor C11 is connected between the ground and the first wiring section 231A between the input end 211A of the power supply module 200A and the DC/DC converter 201A.
  • the first capacitor C11 is, for example, an electrolytic capacitor.
  • the second capacitor C12 is connected between the third wiring section 233A and the ground.
  • the second capacitor C12 is an electrolytic capacitor constituted by the above-mentioned capacitor 100A. Note that the second capacitor C12 has the function of the second capacitor C2 and the function of the third capacitor C3 in the power supply module 200 (see FIGS. 18A and 18B) according to the first embodiment.
  • the power supply module 200A includes a DC/DC converter 201A, an inductor L11, a first capacitor C11 (see FIG. 21), and a second capacitor C12. , and a mounting board 220A.
  • the mounting board 220A is, for example, a printed wiring board.
  • the mounting board 220A constitutes a motherboard.
  • Each of the first capacitor C11 and the second capacitor C12 is an electrolytic capacitor.
  • the path of the current flowing in the power supply module 200A is schematically shown by arrows. Further, in FIG. 22, illustration of the first capacitor C11 is omitted.
  • the mounting board 220A has a first main surface 221A and a second main surface 222A opposite to the first main surface 221A.
  • the second capacitor C12 is the above-mentioned capacitor 100A.
  • the load 300 is, for example, an IC component having an IC (Integrated Circuit) chip including an integrated circuit and a surface-mounted package covering the IC chip.
  • the surface mount package is, for example, a BGA (Ball Grid Array), and has a plurality of metal balls as a plurality of external terminals.
  • the plurality of external terminals include an external power terminal corresponding to a power terminal of the integrated circuit and an external ground terminal corresponding to a ground terminal of the integrated circuit.
  • a plurality of external terminals of the load 300 are joined to the mounting board 220A.
  • the capacitor 100A is arranged on the second main surface 222A of the mounting board 220A.
  • the load 300 is placed on the first main surface 221A of the mounting board 220A.
  • the load 300 and the capacitor 100A overlap when viewed from the thickness direction D0 of the mounting board 220A.
  • the mounting board 220A includes a plurality of through wiring portions that connect the capacitor 100A and the load 300.
  • an inductor L11 is stacked on the capacitor 100A, and a DC/DC converter 201A is stacked on the inductor L11.
  • the capacitor 100A according to the second embodiment includes a laminate 9A, a plurality of first external electrodes 1A, and a plurality of second external electrodes 2A.
  • the laminate 9A includes a plurality of metal layers 10A and a plurality of dielectric layers 20A, and the plurality of metal layers 10A and the plurality of dielectric layers 20A are arranged alternately in the thickness direction D11 of the laminate 9A.
  • the plurality of first external electrodes 1A and the plurality of second external electrodes 2A penetrate through the laminate 9A in the thickness direction D11 of the laminate 9A.
  • the multiple metal layers 10A include multiple first metal layers 11A and multiple second metal layers 12A.
  • the plurality of first metal layers 11A are connected to the plurality of first external electrodes 1A, are separated from the plurality of second external electrodes 2A, and are arranged spaced apart from each other in the thickness direction D11 of the laminate 9A. I'm here.
  • the plurality of second metal layers 12A are connected to the plurality of second external electrodes 2A, are separated from the plurality of first external electrodes 1A, and are arranged spaced apart from each other in the thickness direction D11 of the laminate 9A. I'm here.
  • the plurality of first metal layers 11A and the plurality of second metal layers 12A are arranged alternately layer by layer in the thickness direction D11 of the laminate 9A.
  • capacitor 100A According to the capacitor 100A according to the second embodiment, it is possible to achieve low impedance.
  • the power supply module 200A includes a DC/DC converter 201A, an inductor L11, and a capacitor 100A.
  • Inductor L11 is connected to the output end of DC/DC converter 201A.
  • the capacitor 100A is connected between the wiring section 233A between the inductor L11 and the load 300, and the ground.
  • the power supply module 200A According to the power supply module 200A according to the second embodiment, it is possible to reduce the impedance of the capacitor 100A.
  • the load 300 is placed on the first main surface 221A of the mounting board 220A.
  • the load 300 and the capacitor 100A overlap when viewed from the thickness direction D0 of the mounting board 220A.
  • the mounting board 220A includes a plurality of through wiring portions that connect the capacitor 100A and the load 300.
  • a capacitor 100A according to modification example 2 two first external electrodes 1A are connected via a first metal layer 11A, and two second external electrodes 2A are connected via a second metal layer 12A. .
  • a capacitor 100A according to a further modification of the capacitor 100A according to Modification 2 as shown in FIG. An electrode 4A is provided.
  • the first external electrode 1A, the second external electrode 2A, the third external electrode 3A, and the fourth external electrode 4A are respectively replaced with a first anode, a first cathode, It is used as a second anode and a second cathode.
  • the multiple metal layers include multiple first metal layers, multiple second metal layers, multiple third metal layers, and multiple fourth metal layers.
  • the plurality of first metal layers are connected to the first external electrode 1A and are separated from the second external electrode 2A, the third external electrode 3A, and the fourth external electrode 4A, and are spaced apart from each other in the thickness direction D11. They are lined up.
  • the plurality of second metal layers are connected to the second external electrode 2A, are separated from the first external electrode 1A, the third external electrode 3A, and the fourth external electrode 4A, and are spaced apart from each other in the thickness direction D11. They are lined up.
  • the plurality of third metal layers are connected to the third external electrode 3A and are separated from the first external electrode 1A, the second external electrode 2A, and the fourth external electrode 4A, and are spaced apart from each other in the thickness direction D11. They are lined up.
  • the plurality of fourth metal layers are connected to the fourth external electrode 4A and are separated from the first external electrode 1A, the second external electrode 2A, and the third external electrode 3A, and are spaced apart from each other in the thickness direction D11. They are lined up.
  • each of the plurality of first metal layers is adjacent to at least one metal layer among the plurality of third metal layers and the plurality of fourth metal layers in the thickness direction D11.
  • each of the plurality of third metal layers is adjacent to at least one metal layer among the plurality of first metal layers and the plurality of second metal layers in the thickness direction D11.
  • the capacitor 100A according to the third modification differs from the capacitor 100A according to the second embodiment in the arrangement of the plurality of first external electrodes 1A and the plurality of second external electrodes 2A.
  • the two first external electrodes 1A are not connected through the first metal layer 11A, and the two second external electrodes 2A are connected through the second metal layer 12A. do not have.
  • one of the two first external electrodes 1A in FIG. 27 is replaced with a third external electrode 3A, similar to the modification shown in FIG. , one of the two second external electrodes 2A in FIG. 27 may be used as the fourth external electrode 4A.
  • the first external electrode 1A having a relatively large diameter can have a smaller resistance value compared to the first external electrode 1A having a relatively small diameter.
  • the second external electrode 2A having a relatively large diameter can have a smaller resistance value compared to the second external electrode 2A having a relatively small diameter.
  • an outer edge 90A of a laminate 9A has a rectangular shape, and a plurality of (three) first external electrodes 1A extend along one length of the outer edge 90A of the laminate 9A.
  • Embodiment 2 is different from the second embodiment in that the second external electrodes 2A are arranged in a line along the sides, and a plurality of (three) second external electrodes 2A are arranged in a line along the other long side of the outer edge 90A of the laminate 9A. This is different from the capacitor 100A.
  • the first external electrode 1A and the second external electrode 2A are adjacent to each other in a direction parallel to the short side of the outer edge 90A of the stacked body 9A.
  • the capacitor 100A according to the seventh modification is different from the capacitor 100A according to the second embodiment in that it includes a first capacitor element 41A and a second capacitor element 42A.
  • the first capacitor element 41A includes two first external electrodes 1A and two second external electrodes 2A.
  • the second capacitor element 42A includes one first external electrode 1A and one second external electrode 2A.
  • a power supply module 200A including a capacitor 100A according to Modification Example 7 has a plurality of power supply rails that supply voltage and current to a load 300, as shown in FIG. 33, for example.
  • the plurality of power rails include a first power rail RA1 and a second power rail RA2.
  • the first power supply rail RA1 includes a current path 203A from the output end of the DC/DC converter 201A (hereinafter also referred to as the first DC/DC converter 201A) of the power supply module 200A according to the second embodiment to the load 300.
  • the second power supply rail RA2 connects a current path 203B from the output end of a DC/DC converter 201B (hereinafter also referred to as second DC/DC converter 201B) different from the first DC/DC converter 201A to the load 300.
  • a DC/DC converter 201B hereinafter also referred to as second DC/DC converter 201B
  • a power supply module 200A according to Modification 7 includes the above-described second DC/DC converter 201B, an inductor L21, a capacitor C21, and a capacitor C22.
  • the second DC/DC converter 201B converts the third DC voltage output from the DC power supply E2 into a fourth DC voltage and outputs the fourth DC voltage.
  • the second DC/DC converter 201B is a switching type converter.
  • the switching frequency of the switching element included in the second DC/DC converter 201B is, for example, 200 kHz or more and 10 MHz or less.
  • the DC power supply E2 is not a component of the power supply module 200A, but may be a component of the power supply module 200A.
  • DC power supply E2 has a positive electrode and a negative electrode.
  • the DC power source E2 is, for example, a battery.
  • the positive electrode of the DC power supply E2 is connected to the input end 211B of the power supply module 200A.
  • the power supply module 200A includes a wiring section 231B connecting the input end 211B of the power supply module 200A and the input end of the second DC/DC converter 201B.
  • the inductor L21 is provided on the current path 203B from the second DC/DC converter 201B to the load 300.
  • Current path 203B includes a wiring section 232B connecting second DC/DC converter 201B and inductor L21, and a wiring section 233B connecting inductor L21 and output end 212B of power supply module 200A. .
  • Capacitor C21 is connected between the wiring section 231B between the input end 211B of the power supply module 200A and the second DC/DC converter 201B, and the ground.
  • Capacitor C21 is, for example, an electrolytic capacitor.
  • the capacitor C22 is connected between the wiring section 233B and the ground.
  • the capacitor C12 is configured by the first capacitor element 41A of the capacitor 100A
  • the capacitor C22 is configured by the second capacitor element 42A of the capacitor 100A. Therefore, the first capacitor element 41A is a capacitor element for the first power supply rail RA1, and the second capacitor element 42A is a capacitor element for the second power supply rail RA2.
  • Embodiments 1, 2, etc. described above are only one of various embodiments of the present disclosure. Embodiments 1, 2, etc. described above can be modified in various ways depending on the design, etc., as long as the objective of the present disclosure can be achieved.
  • the metal layer 10 that corresponds to one of the plurality of first metal layers 11 and the plurality of second metal layers 12 includes the first porous portion 110 and the second porous portion 120. It is also possible to have a configuration that does not have one or both of the following.
  • the metal foil may be a sintered foil, a vapor-deposited foil, or a coated foil covered with a conductive film.
  • the material of the conductive film includes, for example, Ti, TiC, TiO, or C.
  • the capacitor 100 according to the first embodiment may be included in a semiconductor device 400 made of SiP (System in Package), for example, as shown in FIG.
  • the semiconductor device 400 is mounted on a first main surface 221 of a mounting board 220, which is a motherboard.
  • the semiconductor device 400 includes a first IC chip 401, a second IC chip 402, a third IC chip 403, a package substrate 410, an interposer substrate 420, and a sealing part. 430.
  • the integrated circuit included in the first IC chip 401 is a processor. Therefore, in the example of FIG. 34, the first IC chip 401 corresponds to the load 300 connected to the power supply module 200 (see FIG. 8A) according to the first embodiment.
  • the integrated circuit included in each of the second IC chip 402 and the third IC chip 403 is a memory (eg, HBM: High Bandwidth Memory).
  • the interposer substrate 420 is arranged between the first IC chip 401, the second IC chip 402, the third IC chip 403, and the package substrate 410.
  • the semiconductor device 400 includes a plurality of (for example, three) capacitors 100.
  • One capacitor 100 among the three capacitors 100 is built into the interposer substrate 420. Furthermore, the remaining two capacitors 100 among the three capacitors 100 are mounted on the package substrate 410.
  • the capacitor 100 built into the interposer substrate 420 corresponds to the capacitor C3 in the above-described power supply module 200 (see FIG. 8A). Furthermore, one of the two capacitors 100 mounted on the package substrate 410 corresponds to the capacitor C2 in the power supply module 200 described above.
  • the capacitor 100A according to the second embodiment is arranged on the second main surface 222 of the mounting board 220, and the DC/DC converter 201 is stacked on the capacitor 100A.
  • a capacitor (100) includes a laminate (9; 9a), a first external electrode (1), a second external electrode (2), a third external electrode (3) and a fourth external electrode. (4) and.
  • the laminate (9; 9a) has a plurality of metal layers (10) and a plurality of dielectric layers (20), and the plurality of metal layers (10) and the plurality of dielectric layers (20) are arranged in a first direction ( D1) are arranged alternately.
  • the first external electrode (1) and the second external electrode (2) face each other with the laminate (9; 9a) in between in the second direction (D2) orthogonal to the first direction (D1).
  • the third external electrode (3) and the fourth external electrode (4) sandwich the laminate (9; 9a) in a third direction (D3) orthogonal to the first direction (D1) and the second direction (D2). facing each other.
  • the plurality of metal layers (10) include a plurality of first metal layers (11), a plurality of second metal layers (12), a plurality of third metal layers (13), and a plurality of fourth metal layers (14). ) and including.
  • the plurality of first metal layers (11) are connected to the first external electrode (1), are separated from the second external electrode (2), and are arranged spaced apart from each other in the first direction (D1). I'm here.
  • the plurality of second metal layers (12) are connected to the second external electrode (2), are separated from the first external electrode (1), and are arranged spaced apart from each other in the first direction (D1). I'm here.
  • the plurality of third metal layers (13) are connected to the third external electrode (3), are separated from the fourth external electrode (4), and are arranged spaced apart from each other in the first direction (D1). I'm here.
  • the plurality of fourth metal layers (14) are connected to the fourth external electrode (4), are separated from the third external electrode (3), and are arranged spaced apart from each other in the first direction (D1). I'm here.
  • the plurality of first metal layers (11) and the second metal layers (12) are arranged in the first direction (D1), and the plurality of third metal layers (13) and the plurality of second metal layers (12) are arranged in the first direction (D1). and the fourth metal layer (14) are lined up in the first direction (D1).
  • each of the plurality of first metal layers (11) is connected to the plurality of third metal layers (13) and the plurality of fourth metal layers (14) in the first direction (D1). It is adjacent to at least one metal layer (10) among them.
  • each of the plurality of third metal layers (13) is aligned with the plurality of first metal layers (11) and the plurality of second metal layers (12) in the first direction (D1). It is adjacent to at least one metal layer (10) among them.
  • capacitor (100) According to the capacitor (100) according to the first aspect, it is possible to achieve low impedance.
  • a plurality of first metal layers (11) and a plurality of second metal layers (12) are arranged alternately layer by layer, and a plurality of The third metal layer (13) and the plurality of fourth metal layers (14) are arranged alternately layer by layer.
  • the plurality of first metal layers (11), the plurality of third metal layers (13), and the plurality of second The metal layer (12) and the plurality of fourth metal layers (14) each include a first metal layer (11), a third metal layer (13), a second metal layer (12), and a fourth metal layer ( 14).
  • the gap between the first external electrode (1) and the second external electrode (2) in the second direction (D2) is The distance (H12) is shorter than the distance (H34) between the third external electrode (3) and the fourth external electrode (4) in the third direction (D3).
  • the capacitor (100) according to the fourth aspect it is possible to lower the impedance in a wider frequency band.
  • the capacitor (100) according to the fifth aspect further includes an exterior part (8) in any one of the first to fourth aspects.
  • the exterior portion (8) covers at least a portion of the laminate (9; 9a) and has a rectangular parallelepiped outer shape.
  • the exterior part (8) has a first main surface (81) and a second main surface (82), a third main surface (83) and a fourth main surface (84), and a fifth main surface (85) and a fourth main surface (84). 6 main surfaces (86).
  • the first main surface (81) and the second main surface (82) of the exterior part (8) are located on opposite sides of each other when viewed from the laminate (9; 9a) in the second direction (D2).
  • the third main surface (83) and the fourth main surface (84) of the exterior part (8) are located on opposite sides of each other when viewed from the laminate (9; 9a) in the third direction (D3).
  • the fifth main surface (85) and the sixth main surface (86) of the exterior part (8) are located on opposite sides of each other when viewed from the laminate (9; 9a) in the first direction (D1).
  • the first external electrode (1) is arranged across the first main surface (81), the fifth main surface (85), and the sixth main surface (86) of the exterior part (8).
  • the second external electrode (2) is arranged across the second main surface (82), the fifth main surface (85), and the sixth main surface (86) of the exterior part (8).
  • the third external electrode (3) is arranged across the third main surface (83), the fifth main surface (85), and the sixth main surface (86) of the exterior part (8).
  • the fourth external electrode (4) is arranged across the fourth main surface (84), the fifth main surface (85), and the sixth main surface (86) of the exterior part (8).
  • the plurality of metal layers (10) further includes a fifth metal layer (15).
  • the fifth metal layer (15) is located at one end of the laminate (9; 9a) in the first direction (D1), and is connected to both the third external electrode (3) and the fourth external electrode (4). and is separated from the first external electrode (1) and the second external electrode (2).
  • the fifth metal layer (15) functions as a shield layer by connecting the third external electrode (3) and the fourth external electrode (4) to the ground.
  • the laminate (9; 9a) has a plurality of capacitor elements (40).
  • Each of the plurality of capacitor elements (40) includes two metal layers (10) adjacent to each other in the first direction (D1) among the plurality of metal layers (10) and two metal layers (10) among the plurality of dielectric layers (20). one dielectric layer (20) located between the metal layers (10).
  • Each of the plurality of capacitor elements (40) includes a solid electrolyte layer (30) interposed between one metal layer (10) of the two metal layers (10) and one dielectric layer (20). further including.
  • the laminate (9a) has a plurality of capacitor elements (40).
  • Each of the plurality of capacitor elements (40) includes two metal layers (10) adjacent to each other in the first direction (D1) among the plurality of metal layers (10) and two metal layers (10) among the plurality of dielectric layers (20). one dielectric layer (20) located between the metal layers (10).
  • the plurality of capacitor elements (40) include a first capacitor element (41) and a second capacitor element (42).
  • the first capacitor element (41) and the second capacitor element (42) are arranged in the order of the first capacitor element (41) and the second capacitor element (42) in the first direction (D1).
  • the capacitance of the second capacitor element (42) is greater than the capacitance of the first capacitor element (41).
  • a capacitor (100A) includes a laminate (9A), a plurality of first external electrodes (1A) and a plurality of second external electrodes (2A).
  • the laminate (9A) has a plurality of metal layers (10A) and a plurality of dielectric layers (20A), and the plurality of metal layers (10A) and the plurality of dielectric layers (20A) form the laminate (9A). They are arranged alternately in the thickness direction (D11).
  • the plurality of first external electrodes (1A) and the plurality of second external electrodes (2A) penetrate the laminate (9A) in the thickness direction (D11) of the laminate (9A).
  • the multiple metal layers (10A) include multiple first metal layers (11A) and multiple second metal layers (12A).
  • the plurality of first metal layers (11A) are connected to the plurality of first external electrodes (1A) and are separated from the plurality of second external electrodes (2A), and the thickness of the laminate (9A) is They are arranged spaced apart from each other in the direction (D11).
  • the plurality of second metal layers (12A) are connected to the plurality of second external electrodes (2A) and are separated from the plurality of first external electrodes (1A), and the thickness of the laminate (9A) They are arranged spaced apart from each other in the direction (D11).
  • the plurality of first metal layers (11A) and the plurality of second metal layers (12A) are arranged alternately layer by layer in the thickness direction (D11) of the laminate (9A). There is.
  • capacitor (100A) according to the ninth aspect it is possible to achieve low impedance.
  • a power supply module (200; 200A) includes a DC/DC converter (201; 201A), an inductor (L1; L11), and a capacitor (100; 100A) according to any one of the first to ninth aspects. ) and.
  • the inductor (L1; L11) is connected to the output end of the DC/DC converter (201; 201A).
  • the capacitor (100; 100A) is connected between the wiring section (233; 233A) between the inductor (L1; L11) and the load (300) and the ground.
  • the power supply module (200; 200A) according to the tenth aspect, it is possible to achieve low impedance.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

課題は、低インピーダンス化を図ることである。キャパシタ（１００）では、複数の第１金属層（１１）は、第１外部電極に接続されており、かつ、第２外部電極から離れている。複数の第２金属層（１２）は、第２外部電極に接続されており、かつ、第１外部電極から離れている。複数の第３金属層（１３）は、第３外部電極（３）に接続されており、かつ、第４外部電極（４）から離れている。複数の第４金属層（１４）は、第４外部電極（４）に接続されており、かつ、第３外部電極（３）から離れている。複数の金属層（１０）では、第１方向（Ｄ１）において、複数の第１金属層（１１）の各々は、複数の第３金属層（１３）及び複数の第４金属層（１４）のうち少なくとも１つの金属層（１０）と隣り合っており、複数の第３金属層（１３）の各々は、複数の第１金属層（１１）及び複数の第２金属層（１２）のうち少なくとも１つの金属層（１０）と隣り合っている。

Description

キャパシタ及び電源モジュール
　本開示は、一般にキャパシタ及び電源モジュールに関し、より詳細には、複数の外部電極を備えるキャパシタ、及び、そのキャパシタを備える電源モジュールに関する。
　従来、キャパシタとして、複数のコンデンサ素子が積層された素子積層体と、第１の外部電極と、第２の外部電極と、第３の外部電極と、を備える電解コンデンサが知られている（特許文献１）。
　キャパシタでは、インピーダンスをより低くすることが求められる場合がある。
国際公開第２０２１／０８５５５５号
　本開示の目的は、低インピーダンス化を図ることが可能なキャパシタ及び電源モジュールを提供することにある。
　本開示の一態様に係るキャパシタは、積層体と、第１外部電極及び第２外部電極と、第３外部電極及び第４外部電極と、を備える。前記積層体は、複数の金属層及び複数の誘電体層を有し、前記複数の金属層及び前記複数の誘電体層が第１方向において交互に並んでいる。前記第１外部電極及び前記第２外部電極は、前記第１方向に直交する第２方向において前記積層体を挟んで互いに対向する。前記第３外部電極及び前記第４外部電極は、前記第１方向と前記第２方向とに直交する第３方向において前記積層体を挟んで互いに対向する。前記複数の金属層は、複数の第１金属層と、複数の第２金属層と、複数の第３金属層と、複数の第４金属層と、を含む。前記複数の第１金属層は、前記第１外部電極に接続されており、かつ、前記第２外部電極から離れており、前記第１方向において互いに離隔して並んでいる。前記複数の第２金属層は、前記第２外部電極に接続されており、かつ、前記第１外部電極から離れており、前記第１方向において互いに離隔して並んでいる。前記複数の第３金属層は、前記第３外部電極に接続されており、かつ、前記第４外部電極から離れており、前記第１方向において互いに離隔して並んでいる。前記複数の第４金属層は、前記第４外部電極に接続されており、かつ、前記第３外部電極から離れており、前記第１方向において互いに離隔して並んでいる。前記複数の金属層では、前記複数の第１金属層と前記複数の第２金属層とが前記第１方向において並んでおり、前記複数の第３金属層と前記複数の第４金属層とが前記第１方向において並んでいる。前記複数の金属層では、前記第１方向において、前記複数の第１金属層の各々は、前記複数の第３金属層及び前記複数の第４金属層のうち少なくとも１つの金属層と隣り合っている。前記複数の金属層では、前記第１方向において、前記複数の第３金属層の各々は、前記複数の第１金属層及び前記複数の第２金属層のうち少なくとも１つの金属層と隣り合っている。
　本開示の一態様に係るキャパシタは、積層体と、複数の第１外部電極及び複数の第２外部電極と、を備える。前記積層体は、複数の金属層及び複数の誘電体層を有し、前記複数の金属層及び前記複数の誘電体層が前記積層体の厚さ方向において交互に並んでいる。前記複数の第１外部電極及び前記複数の第２外部電極は、前記積層体の前記厚さ方向において前記積層体を貫通している。前記複数の金属層は、複数の第１金属層と、複数の第２金属層と、を含む。前記複数の第１金属層は、前記複数の第１外部電極に接続されており、かつ、前記複数の第２外部電極から離れており、前記積層体の前記厚さ方向において互いに離隔して並んでいる。前記複数の第２金属層は、前記複数の第２外部電極に接続されており、かつ、前記複数の第１外部電極から離れており、前記積層体の前記厚さ方向において互いに離隔して並んでいる。前記複数の金属層では、前記積層体の前記厚さ方向において、前記複数の第１金属層と前記複数の第２金属層とが一層ごと交互に並んでいる。
　本開示の一態様に係る電源モジュールは、ＤＣ／ＤＣコンバータと、インダクタと、上記一態様に係るキャパシタと、を備える。前記インダクタは、前記ＤＣ／ＤＣコンバータの出力端に接続されている。前記キャパシタは、前記インダクタ及び前記負荷間の配線部とグランドとの間に接続されている。
図１は、実施形態１に係るキャパシタの斜視図である。 図２は、同上のキャパシタの上面平面図である。 図３は、同上のキャパシタの下面平面図である。 図４は、同上のキャパシタを示し、図２のＹ１－Ｙ１線断面図である。 図５は、同上のキャパシタを示し、図２のＸ１－Ｘ１線断面図である。 図６Ａは、同上のキャパシタを示し、図４の簡略図である。図６Ｂは、同上のキャパシタを示し、図５の簡略図である。 図７Ａは、同上のキャパシタにおける要部断面図である。図７Ｂは、同上のキャパシタにおける他の要部断面図である。 図８Ａは、同上のキャパシタを備える電源モジュールの回路図である。図８Ｂは、同上のキャパシタを備える電源モジュールの、寄生成分を含めた等価回路図である。 図９は、同上のキャパシタを備える電源モジュールの上面平面図である。 図１０は、同上のキャパシタを備える電源モジュールの断面図である。 図１１Ａ及び１１Ｂは、実施形態１の変形例１に係るキャパシタの簡略化した断面図である。 図１２Ａ及び１２Ｂは、実施形態１の変形例２に係るキャパシタの簡略化した断面図である。 図１３Ａ及び１３Ｂは、実施形態１の変形例３に係るキャパシタの簡略化した断面図である。 図１４は、実施形態１の変形例４に係るキャパシタの簡略化した断面図である。 図１５は、実施形態１の変形例５に係るキャパシタの下面図である。 図１６は、実施形態２に係るキャパシタの斜視図である。 図１７は、同上のキャパシタの平面図である。 図１８Ａは、同上のキャパシタを示し、図１７のＸ１－Ｘ１線断面図である。図１８Ｂは、同上のキャパシタを示し、図１７のＸ２－Ｘ２線断面図である。 図１９は、同上のキャパシタを示し、図１８ＡのＺ１－Ｚ１線断面に対応する断面図である。 図２０は、同上のキャパシタを示し、図１８ＡのＺ２－Ｚ２線断面に対応する断面図である。 図２１は、同上のキャパシタを備える電源モジュールの回路図である。 図２２は、実施形態２の変形例１に係る電源モジュールの断面図である。 図２３は、同上のキャパシタを備える電源モジュールの変形例の断面図である。 図２４は、実施形態２の変形例２に係るキャパシタの斜視図である。 図２５は、同上のキャパシタを示し、図２４のＸ１－Ｘ１線断面図である。 図２６は、実施形態２の変形例２の更なる変形例に係るキャパシタの斜視図である。 図２７は、実施形態２の変形例３に係るキャパシタの斜視図である。 図２８は、同上のキャパシタを示し、図２７のＸ２－Ｘ２線断面図である。 図２９は、実施形態２の変形例４に係るキャパシタの平面図である。 図３０は、実施形態２の変形例５に係るキャパシタの平面図である。 図３１は、実施形態２の変形例６に係るキャパシタの平面図である。 図３２は、実施形態２の変形例７に係るキャパシタの平面図である。 図３３は、同上のキャパシタを備える電源モジュールの回路図である。 図３４は、実施形態１に係るキャパシタの適用例を説明する断面図である。
　下記の実施形態において説明する各図は、模式的な図であり、図中の各構成要素の大きさや厚さそれぞれの比が、必ずしも実際の寸法比を反映しているとは限らない。
　（実施形態１）
　以下では、実施形態１に係るキャパシタ１００について、図１～７Ｂに基づいて説明する。また、キャパシタ１００について説明した後で、キャパシタ１００を備える電源モジュール２００について、図８Ａ、８Ｂ、９及び１０に基づいて説明する。
　（１）概要
　実施形態１に係るキャパシタ１００は、図４及び５に示すように、積層体９と、第１外部電極１及び第２外部電極２と、第３外部電極３及び第４外部電極４と、を備える。積層体９は、複数の金属層１０及び複数の誘電体層２０を有し、複数の金属層１０及び複数の誘電体層２０が第１方向Ｄ１において交互に並んでいる。第１外部電極１及び第２外部電極２は、第１方向Ｄ１に直交する第２方向Ｄ２において積層体９を挟んで互いに対向する。第３外部電極３及び第４外部電極４は、第１方向Ｄ１と第２方向Ｄ２とに直交する第３方向Ｄ３において積層体９を挟んで互いに対向する。複数の金属層１０は、複数の第１金属層１１と、複数の第２金属層１２と、複数の第３金属層１３と、複数の第４金属層１４と、を含む。複数の第１金属層１１は、第１外部電極１に接続されており、かつ、第２外部電極２から離れており、第１方向Ｄ１において互いに離隔して並んでいる。複数の第１金属層１１は、第３外部電極３及び第４外部電極４からも離れている。複数の第２金属層１２は、第２外部電極２に接続されており、かつ、第１外部電極１から離れており、第１方向Ｄ１において互いに離隔して並んでいる。複数の第２金属層１２は、第３外部電極３及び第４外部電極４からも離れている。複数の第３金属層１３は、第３外部電極３に接続されており、かつ、第４外部電極４から離れており、第１方向Ｄ１において互いに離隔して並んでいる。複数の第３金属層１３は、第１外部電極１及び第２外部電極２からも離れている。複数の第４金属層１４は、第４外部電極４に接続されており、かつ、第３外部電極３から離れており、第１方向Ｄ１において互いに離隔して並んでいる。複数の第４金属層１４は、第１外部電極１及び第２外部電極２からも離れている。複数の金属層１０では、第１方向Ｄ１において、複数の第１金属層１１の各々は、複数の第３金属層１３及び複数の第４金属層１４のうち少なくとも１つの金属層１０と隣り合っている。複数の金属層１０では、第１方向Ｄ１において、複数の第３金属層１３の各々は、複数の第１金属層１１及び複数の第２金属層１２のうち少なくとも１つの金属層１０と隣り合っている。「第１方向Ｄ１において、複数の第１金属層１１の各々は、複数の第３金属層１３及び複数の第４金属層１４のうち少なくとも１つの金属層１０と隣り合っている」とは、第１金属層１１が、他の第１金属層１１及び第２金属層１２を介さずに、第１方向Ｄ１において、複数の第３金属層１３及び複数の第４金属層１４のうち少なくとも１つの金属層１０と対向していることを意味する。また、「第１方向Ｄ１において、複数の第３金属層１３の各々は、複数の第１金属層１１及び複数の第２金属層１２のうち少なくとも１つの金属層１０と隣り合っている」とは、第３金属層１３が、他の第３金属層１３及び第４金属層１４を介さずに、第１方向Ｄ１において、複数の第１金属層１１及び複数の第２金属層１２のうち少なくとも１つの金属層１０と対向していることを意味する。
　（２）詳細
　以下、キャパシタ１００について説明し、その後で、キャパシタ１００を備える電源モジュール２００について説明する。
　（２．１）キャパシタ
　実施形態１に係るキャパシタ１００の構成について、図１～７Ｂを参照して詳細に説明する。
　実施形態１に係るキャパシタ１００は、電解コンデンサである。実施形態１に係るキャパシタ１００は、例えば、マザーボード等の実装基板２２０（図９参照）に実装するための複数の外部接続電極として、図１～３に示すように、第１外部電極１、第２外部電極２、第３外部電極３及び第４外部電極４を備えている。第１外部電極１、第２外部電極、第３外部電極３及び第４外部電極４は、はんだ等によって実装基板２２０に接合される。実施形態１に係るキャパシタ１００は、例えば、第１外部電極１、第２外部電極２、第３外部電極３及び第４外部電極４を、それぞれ、第１陽極、第２陽極、第１陰極及び第２陰極として使用される。この場合、キャパシタ１００では、複数の第１金属層１１（図４及び５参照）が第１陽極に接続され、複数の第２金属層１２（図４及び５参照）が第２陽極に接続され、複数の第３金属層１３（図４及び５参照）が第１陰極に接続され、複数の第４金属層１４（図４及び５参照）が第２陰極に接続されていることになる。なお、実施形態１に係るキャパシタ１００は、例えば、第１外部電極１、第２外部電極２、第３外部電極３及び第４外部電極４を、それぞれ、第１陰極、第２陰極、第１陽極及び第２陽極として使用されてもよい。
　第１外部電極１及び第２外部電極２は、図４に示すように、第１方向Ｄ１に直交する第２方向Ｄ２において積層体９を挟んで互いに対向する。第３外部電極３及び第４外部電極４は、図５に示すように、第１方向Ｄ１と第２方向Ｄ２（図１及び４参照）とに直交する第３方向Ｄ３において積層体９を挟んで互いに対向する。キャパシタ１００では、図２に示すように、第２方向Ｄ２における第１外部電極１と第２外部電極２との間の距離Ｈ１２が、第３方向Ｄ３における第３外部電極３と第４外部電極４との間の距離Ｈ３４よりも短い。
　キャパシタ１００は、図４及び５に示すように、積層体９が配置されている基板７と、積層体９を覆っている外装部８と、を更に備える。基板７は、第１主面７１及び第１主面７１とは反対側の第２主面７２を有する。キャパシタ１００では、積層体９は、基板７の第１主面７１に配置されている。
　外装部８は、積層体９を覆っており、直方体状の外形を有する。外装部８は、第１主面８１及び第２主面８２（図４参照）と、第３主面８３及び第４主面８４（図５参照）と、第５主面８５及び第６主面８６と、を有する。外装部８の第１主面８１及び第２主面８２は、第２方向Ｄ２において積層体９から見て互いに反対側に位置している。外装部８の第３主面８３及び第４主面８４は、第３方向Ｄ３において積層体９から見て互いに反対側に位置している。外装部８の第５主面８５及び第６主面８６は、第１方向Ｄ１において積層体９から見て互いに反対側に位置している。
　第１外部電極１は、図４に示すように、外装部８の第１主面８１と第５主面８５と第６主面８６とに跨って配置されている。第１外部電極１は、外装部８の第１主面８１を覆っている第１部分１５１と、外装部８の第５主面８５の一部を覆っている第２部分１５２と、外装部８の第６主面８６の一部を覆っている第３部分１５３と、を含む。
　第２外部電極２は、図４に示すように、外装部８の第２主面８２と第５主面８５と第６主面８６とに跨って配置されている。第２外部電極２は、外装部８の第２主面８２を覆っている第１部分２５１と、外装部８の第５主面８５の一部を覆っている第２部分２５２と、外装部８の第６主面８６の一部を覆っている第３部分２５３と、を含む。
　第３外部電極３は、図５に示すように、外装部８の第３主面８３と第５主面８５と第６主面８６とに跨って配置されている。第３外部電極３は、外装部８の第３主面８３を覆っている第１部分３５１と、外装部８の第５主面８５の一部を覆っている第２部分３５２と、外装部８の第６主面８６の一部を覆っている第３部分３５３と、を含む。また、第３外部電極３は、図１に示すように、外装部８の第１主面８１の一部を覆っている第４部分３５４と、外装部８の第２主面８２の一部を覆っている第５部分と、を更に含む。
　第４外部電極４は、図５に示すように、外装部８の第４主面８４と第５主面８５と第６主面８６とに跨って配置されている。第４外部電極４は、外装部８の第４主面８４を覆っている第１部分４５１と、外装部８の第５主面８５の一部を覆っている第２部分４５２と、外装部８の第６主面８６の一部を覆っている第３部分４５３と、を含む。また、第４外部電極４は、図１に示すように、外装部８の第１主面８１の一部を覆っている第４部分４５４と、外装部８の第２主面８２の一部を覆っている第５部分４５５と、を更に含む。
　積層体９は、図４及び５に示すように、複数（例えば、９つ）の金属層１０及び複数（例えば、８つ）の誘電体層２０を有する。積層体９では、複数の金属層１０及び複数の誘電体層２０が第１方向Ｄ１において交互に並んでいる。複数の金属層１０では、第１外部電極１（例えば、第１陽極）に接続されている複数（例えば、２つ）の第１金属層１１と第２外部電極２（例えば、第２陽極）に接続されている複数（例えば、２つ）の第２金属層１２とに着目すると、複数（例えば、２つ）の第１金属層１１と複数（例えば、２つ）の第２金属層１２とが一層ごとに交互に並んでいる。また、複数の金属層１０では、第３外部電極３（例えば、第１陰極）に接続されている複数（例えば、２つ）の第３金属層１３と第４外部電極４（例えば、第２陰極）に接続されている複数（例えば、３つ）の第４金属層１４とに着目すると、複数（例えば、２つ）の第３金属層１３と複数（例えば、３つ）の第４金属層１４とが一層ごとに交互に並んでいる。第１方向Ｄ１において、複数の第１金属層１１と複数の第３金属層１３と複数の第２金属層１２と複数の第４金属層１４は、一層ごとに、第１金属層１１、第３金属層１３、第２金属層１２及び第４金属層１４の順に並んでいる。
　積層体９は、複数のキャパシタ素子４０を有している。複数のキャパシタ素子４０の各々は、複数の金属層１０のうち第１方向Ｄ１において隣り合う２つの金属層１０と、この２つの金属層１０の間に位置している１つの誘電体層２０と、を含む。また、複数のキャパシタ素子４０の各々は、２つの金属層１０のうち１つの金属層１０と１つの誘電体層２０との間に介在している固体電解質層３０を更に含む。より、詳細には、複数のキャパシタ素子４０の各々は、第１方向Ｄ１において対向する２つの金属層１０と、この２つの金属層１０の間に位置している１つの誘電体層２０及び１つの固体電解質層３０と、を含んでいる。ここで、複数のキャパシタ素子４０の各々は、２つの金属層１０のうち固体電解質層３０から見て誘電体層２０側とは反対側の金属層１０と固体電解質層３０との間に位置する接着層５０を更に含む。接着層５０は、導電性を有する。接着層５０の材料は、例えば、銀又はカーボンを含む。
　複数の第１金属層１１の各々は、図４及び６Ａに示すように、第１方向Ｄ１において複数の第３金属層１３及び複数の第４金属層１４に重なる第１部分１１１Ａと、第１方向Ｄ１において複数の第３金属層１３及び複数の第４金属層１４に重ならない第２部分１１１Ｂと、を含んでいる。複数の第１金属層１１の第２部分１１１Ｂは、第１外部電極１の第１部分１５１に接続されている。複数の第１金属層１１の各々では、第２方向Ｄ２における第２部分１１１Ｂの長さＨＢ１（図６Ａ参照）は、第２方向Ｄ２における第１部分１１１Ａの長さＨＡ１（図６Ａ参照）よりも短い。複数の第１金属層１１の各々では、第１部分１１１Ａは、第１方向Ｄ１からの平面視で固体電解質層３０に重なる。複数の第１金属層１１の各々では、第２部分１１１Ｂは、第１方向Ｄ１からの平面視で固体電解質層３０に重ならない。なお、図６Ａでは、固体電解質層３０の図示を省略してある。
　複数の第２金属層１２の各々は、図４及び６Ａに示すように、第１方向Ｄ１において複数の第３金属層１３及び複数の第４金属層１４に重なる第１部分１２１Ａと、第１方向Ｄ１において複数の第３金属層１３及び複数の第４金属層１４に重ならない第２部分１２１Ｂと、を含んでいる。複数の第２金属層１２の第２部分１２１Ｂは、第２外部電極２の第１部分２５１に接続されている。複数の第２金属層１２の各々では、第２方向Ｄ２における第２部分１２１Ｂの長さＨＢ２（図６Ａ参照）は、第２方向Ｄ２における第１部分１２１Ａの長さＨＡ２（図６Ａ参照）よりも短い。複数の第２金属層１２の各々では、第１部分１２１Ａは、第１方向Ｄ１からの平面視で固体電解質層３０に重なる。複数の第２金属層１２の各々では、第２部分１２１Ｂは、第１方向Ｄ１からの平面視で固体電解質層３０に重ならない。
　複数の第３金属層１３の各々は、図５及び６Ｂに示すように、第１方向Ｄ１において複数の第１金属層１１及び複数の第２金属層１２に重なる第１部分１３１Ａと、第１方向Ｄ１において複数の第１金属層１１及び複数の第２金属層１２に重ならない第２部分１３１Ｂと、を含んでいる。複数の第３金属層１３の第２部分１３１Ｂは、第３外部電極３の第１部分３５１に接続されている。複数の第３金属層１３の各々では、第３方向Ｄ３における第２部分１３１Ｂの長さＨＢ３（図６Ｂ参照）は、第３方向Ｄ３における第１部分１３１Ａの長さＨＡ３（図６Ｂ参照）よりも短い。複数の第３金属層１３の各々では、第１部分１３１Ａは、第１方向Ｄ１からの平面視で固体電解質層３０に重なる。複数の第３金属層１３の各々では、第２部分１３１Ｂは、第１方向Ｄ１からの平面視で固体電解質層３０に重ならない。なお、図６Ｂでは、固体電解質層３０の図示を省略してある。
　複数の第４金属層１４の各々は、図５及び６Ｂに示すように、第１方向Ｄ１において複数の第１金属層１１及び複数の第２金属層１２に重なる第１部分１４１Ａと、第１方向Ｄ１において複数の第１金属層１１及び複数の第２金属層１２に重ならない第２部分１４１Ｂと、を含んでいる。複数の第４金属層１４の第２部分１４１Ｂは、第４外部電極４の第１部分４５１に接続されている。複数の第４金属層１４の各々では、第３方向Ｄ３における第２部分１４１Ｂの長さＨＢ４（図６Ｂ参照）は、第３方向Ｄ３における第１部分１４１Ａの長さＨＡ４（図６Ｂ参照）よりも短い。複数の第４金属層１４の各々では、第１部分１４１Ａは、第１方向Ｄ１からの平面視で固体電解質層３０に重なる。複数の第４金属層１４の各々では、第２部分１４１Ｂは、第１方向Ｄ１からの平面視で固体電解質層３０に重ならない。
　複数のキャパシタ素子４０の各々では、キャパシタ素子４０における陽極として機能する陽極層が、２つの金属層１０のうち誘電体層２０から見て固体電解質層３０側とは反対側の金属層１０の第１部分（第１部分１１１Ａ又は第１部分１２１Ａ）を含んでいる。また、複数のキャパシタ素子４０の各々では、キャパシタ素子４０における陰極として機能する陰極層が、２つの金属層１０のうち固体電解質層３０から見て誘電体層２０側とは反対側の金属層１０の第１部分（第１部分１３１Ａ又は第１部分１４１Ａ）と、固体電解質層３０と、接着層５０と、を含んでいる。
　複数の金属層１０の各々の材料は、金属（例えば、アルミニウム）を含む。複数の金属層１０の各々は、例えば、金属箔（例えば、アルミニウム箔）である。複数の金属層１０の各々の材料は、アルミニウムに限らず、例えば、タンタル、ニオブ又はチタンであってもよいし、アルミニウム、タンタル、ニオブ及びチタンよりなる群から選択される１種以上の金属を含む合金でもよい。また、複数の金属層１０の各々は、図４、７Ａ及び７Ｂに示すように、第１主面１０１及び第１主面１０１とは反対側の第２主面１０２を有する。複数の金属層１０の各々は、例えば、図７Ａ及び７Ｂに示すように、第１多孔質部１１０と、第２多孔質部１２０と、を有する。第１多孔質部１１０は、金属層１０の第１主面１０１に形成されている複数の孔１１２を含む。第２多孔質部１２０は、金属層１０の第２主面１０２に形成されている複数の孔１２２を含む。第１多孔質部１１０及び第２多孔質部１２０は、金属層１０の元になる金属箔の表面をエッチング（例えば、電解エッチング）することによって形成される。
　複数の誘電体層２０の各々の材料は、例えば、酸化アルミニウムを含む。複数の誘電体層２０の各々は、複数の第１金属層１１及び複数の第２金属層１２のうちいずれか１つの金属層１０の第１主面１０１又は第２主面１０２に積層されている。金属層１０の第１主面１０１に積層されている誘電体層２０は、第１多孔質部１１０の表面１１０Ａに沿って形成されており、第１多孔質部１１０の表面１１０Ａに沿った形状を有する。金属層１０の第２主面１０２に積層されている誘電体層２０は、第２多孔質部１２０の表面１２０Ａに沿って形成されており、第２多孔質部１２０の表面１２０Ａに沿った形状を有する。誘電体層２０は、例えば、陽極酸化等によって形成する。なお、図４及び５では、金属層１０における第１多孔質部１１０及び第２多孔質部１２０の図示を省略し、金属層１０の第１主面１０１及び第２主面１０２の各々を平面状の形状に描いてある。
　固体電解質層３０は、図４及び５に示すように、誘電体層２０上に形成されている。図７Ａ及び７Ｂに示すように、金属層１０の第１主面１０１上の誘電体層２０に積層されている固体電解質層３０は、金属層１０の第１多孔質部１１０の複数の孔１１２内に位置している複数の柱状部分と、複数の柱状部分の端部がつながっている部分と、を含む。また、金属層１０の第２主面１０２上の誘電体層２０に積層されている固体電解質層３０は、金属層１０の第２多孔質部１２０の複数の孔１２２内に位置している複数の柱状部分と、複数の柱状部分の端部がつながっている部分と、を含む。
　固体電解質層３０は、例えば、導電性高分子を含む。導電性高分子としては、例えば、ポリピロール、ポリチオフェン、ポリアニリン及びこれらの誘導体等を用いることができる。固体電解質層３０は、例えば、導電性高分子が溶解した溶液、または、導電性高分子が分散した分散液を、誘電体層２０に塗布することにより、形成することができる。原料モノマーを誘電体層２０上で化学重合及び／又は電解重合することにより、固体電解質層３０を形成してもよい。固体電解質層３０は、マンガン化合物を含んでもよい。
　キャパシタ１００は、複数の金属層１０のうち複数の第１金属層１１及び複数の第２金属層１２のいずれかに該当する金属層１０の第１主面１０１及び第２主面１０２において第２部分（第２部分１１１Ｂ又は第２部分１２１Ｂ）を覆っている第１絶縁膜５及び第２絶縁膜６を更に備える。複数の第１金属層１１の各々に関し、第１絶縁膜５は、図４及び７Ａに示すように、第１金属層１１に該当する金属層１０の第１主面１０１において第２部分１１１Ｂを覆っている。また、複数の第１金属層１１の各々に関し、第２絶縁膜６は、第１金属層１１に該当する金属層１０の第２主面１０２において第２部分１１１Ｂを覆っている。複数の第２金属層１２の各々に関し、第１絶縁膜５は、図４及び７Ｂに示すように、第２金属層１２に該当する金属層１０の第１主面１０１において第２部分１２１Ｂを覆っている。また、複数の第２金属層１２の各々に関し、第２絶縁膜６は、第２金属層１２に該当する金属層１０の第２主面１０２において第２部分１２１Ｂを覆っている。第１絶縁膜５及び第２絶縁膜６の各々は、電気絶縁性を有する。第１絶縁膜５及び第２絶縁膜６の各々の材料は、例えば、樹脂を含む。樹脂は、例えば、エポキシ樹脂、フェノール樹脂、シリコーン樹脂、メラミン樹脂、尿素樹脂、アルキド樹脂、ポリウレタン、ポリアミド、ポリイミド、ポリアミドイミド及び不飽和ポリエステル等の絶縁性樹脂を含む。第１絶縁膜５及び第２絶縁膜６の各々は、例えば、スクリーン印刷、インクジェット、転写、テープ貼り付け等の方法によって形成することができる。なお、第１絶縁膜５及び第２絶縁膜６の各々は、樹脂の他にフィラーを含んでいてもよい。
　図４及び５に示すように、積層体９は、上述の基板７に支持されている。ここにおいて、積層体９は、積層体９に含まれる複数の接着層５０のうち基板７に最も近い接着層５０によって基板７の第１主面７１に固定されている。
　基板７は、例えば、絶縁性基板である。基板７は、絶縁性基板に限らない。例えば、基板７は、第１外部電極１及び第２外部電極２と、第３外部電極３が絶縁されていれば、第４外部電極４とは電気的に絶縁分離されてなくてもよい。基板７は、例えば、多層基板又はプリント配線板であってもよい。
　外装部８は、例えば、硬化性樹脂組成物の硬化物を含むことが好ましく、熱可塑性樹脂又はそれを含む組成物を含んでもよい。
　外装部８は、例えば射出成形等の成形技術を利用して形成することができる。硬化性樹脂組成物は、硬化性樹脂に加え、フィラー、硬化剤、重合開始剤、及び／又は触媒等を含んでもよい。硬化性樹脂としては、エポキシ樹脂、フェノール樹脂、ユリア樹脂、ポリイミド、ポリアミドイミド、ポリウレタン、ジアリルフタレート、不飽和ポリエステル等が挙げられる。熱可塑性樹脂としては、ポリフェニレンサルファイド（ＰＰＳ）、ポリブチレンテレフタレート（ＰＢＴ）等が挙げられる。外装部８の材料としては、熱可塑性樹脂及びフィラーを含む熱可塑性樹脂組成物を用いてもよい。
　フィラーとしては、例えば、絶縁性の粒子及び／又は繊維等が好ましい。フィラーを構成する絶縁性材料としては、例えば、シリカ、アルミナ等の絶縁性の化合物（酸化物等）、ガラス、鉱物材料（タルク、マイカ、クレーなど）等が挙げられる。外装部８は、これらのフィラーを一種含んでもよく、二種以上含んでもよい。
　外装部８で用いる樹脂は、上述の第１絶縁膜５及び第２絶縁膜６で用いる樹脂と同一の樹脂を含んでいてもよい。この場合、第１絶縁膜５及び第２絶縁膜６と外装部８との間の密着性が向上する。第１絶縁膜５、第２絶縁膜６及び外装部８に含まれる互いに同一の樹脂としては、例えば、エポキシ樹脂が挙げられる。外装部８に含まれ得るフィラーについては、第１絶縁膜５及び第２絶縁膜６に含まれ得るフィラーと異なっていてもよい。
　第１外部電極１、第２外部電極２、第３外部電極３及び第４外部電極４の各々は、金属電極である。金属電極の各々の材料は、例えば、ニッケル（Ｎｉ）、銅（Ｃｕ）、亜鉛（Ｚｎ）、錫（Ｓｎ）、銀（Ａｇ）、金（Ａｕ）及びパラジウム（Ｐｄ）よりなる群から選択される少なくとも１種を含む。
　第１外部電極１、第２外部電極２、第３外部電極３及び第４外部電極４の各々は、単層構造に限らず、多層構造であってもよい。第１外部電極１、第２外部電極２、第３外部電極３及び第４外部電極４の各々は、多層構造の場合、例えば、外装部８上に形成されており金属層１０に接続されている第１金属膜（例えば、Ｎｉ膜）と、第１金属膜上に形成されている第２金属膜（例えば、Ｓｎ膜）と、を含む。第２金属膜の材料は、Ｓｎに限らず、例えば、Ａｕ、Ａｇ又はＰｄであってもよい。また、第１外部電極１、第２外部電極２、第３外部電極３及び第４外部電極４の各々が単層構造の場合、第１外部電極１、第２外部電極２、第３外部電極３及び第４外部電極４の各々の材料は、はんだ濡れ性の観点で、例えば、Ｓｎ、Ａｕ、Ａｇ又はＰｄであるのが好ましい。なお、キャパシタ１００では、第１外部電極１と複数の第１金属層１１とが直接接続されているが、これに限らず、第１外部電極１と複数の第１金属層１１の各々との間に導電性を有する第１コンタクト層が介在していてもよい。また、キャパシタ１００では、第２外部電極２と複数の第２金属層１２とが直接接続されているが、これに限らず、第２外部電極２と複数の第２金属層１２の各々との間に導電性を有する第２コンタクト層が介在していてもよい。また、キャパシタ１００では、第３外部電極３と複数の第３金属層１３とが直接接続されているが、これに限らず、第３外部電極３と複数の第３金属層１３の各々との間に導電性を有する第３コンタクト層が介在していてもよい。また、キャパシタ１００では、第４外部電極４と複数の第４金属層１４とが直接接続されているが、これに限らず、第４外部電極４と複数の第４金属層１４の各々との間に導電性を有する第４コンタクト層が介在していてもよい。第１外部電極１、第２外部電極２、第３外部電極３及び第４外部電極４は、例えば、無電解めっき法、電解めっき法、物理蒸着法、化学蒸着法、コールドスプレー法、溶射法等を利用して形成することができる。
　（２．２）電源モジュール
　以下、電源モジュール２００について、図８Ａ、８Ｂ、９及び１０に基づいて説明する。
　（２．２．１）電源モジュールの回路構成
　電源モジュール２００は、図８Ａに示すように、ＤＣ／ＤＣコンバータ２０１と、インダクタＬ１と、複数のキャパシタＣ１、Ｃ２、Ｃ３と、を備える。以下では、キャパシタＣ１、キャパシタＣ２及びキャパシタＣ３を、それぞれ、第１キャパシタＣ１、第２キャパシタＣ２及び第３キャパシタＣ３と称することもある。電源モジュール２００では、第２キャパシタＣ２及び第３キャパシタＣ３の各々が、キャパシタ１００により構成されている。
　電源モジュール２００は、入力端２１１及び出力端２１２を有し、入力端２１１に直流電源Ｅ１が接続され、出力端２１２に負荷３００が接続される。負荷３００は、電源モジュール２００の構成要素ではないが、これに限らず、電源モジュール２００の構成要素であってもよい。負荷３００は、例えば、集積回路を含む。集積回路は、例えば、コンピュータシステム又はマイクロコントローラに備えられるプロセッサであり、より詳細には、ＣＰＵ（Central Processing Unit）、ＧＰＵ（Graphics Processing Unit）又はＦＰＧＡ（Field-Programmable Gate Array）である。なお、集積回路は、集積の度合いによって呼び方が異なっており、システムＬＳＩ、ＶＬＳＩ（Very Large Scale Integration）、又はＵＬＳＩ（Ultra Large Scale Integration）と呼ばれる集積回路を含む。さらに、ＬＳＩの製造後にプログラムされる、ＦＰＧＡ、又はＬＳＩ内部の接合関係の再構成若しくはＬＳＩ内部の回路区画の再構成が可能な論理デバイスについても、プロセッサとして採用することができる。負荷３００は、ＡＳＩＣ（Application Specific Integrated Circuit）でもよい。
　ＤＣ／ＤＣコンバータ２０１は、直流電源Ｅ１から出力される第１直流電圧を第２直流電圧に変換して出力する。ＤＣ／ＤＣコンバータ２０１は、スイッチング方式のコンバータである。ＤＣ／ＤＣコンバータ２０１の備えるスイッチング素子のスイッチング周波数は、例えば、２００ｋＨｚ以上１０ＭＨｚ以下である。直流電源Ｅ１は、電源モジュール２００の構成要素ではないが、電源モジュール２００の構成要素であってもよい。直流電源Ｅ１は、正極及び負極を有する。直流電源Ｅ１は、例えば、バッテリである。電源モジュール２００では、電源モジュール２００の入力端２１１に直流電源Ｅ１の正極が接続される。電源モジュール２００は、電源モジュール２００の入力端２１１とＤＣ／ＤＣコンバータ２０１の入力端とを接続している配線部２３１（以下、第１配線部２３１ともいう）を備える。
　インダクタＬ１は、ＤＣ／ＤＣコンバータ２０１から負荷３００への電流経路２０３上に設けられている。電流経路２０３は、ＤＣ／ＤＣコンバータ２０１とインダクタＬ１とを接続している配線部２３２（以下、第２配線部２３２ともいう）と、インダクタＬ１と電源モジュール２００の出力端２１２とを接続している配線部２３３（以下、第３配線部２３３ともいう）と、を含む。電源モジュール２００は、インダクタＬ１と第２キャパシタＣ２とを含むローパスフィルタを有している。
　第１キャパシタＣ１は、電源モジュール２００の入力端２１１及びＤＣ／ＤＣコンバータ２０１間の第１配線部２３１と、グランドと、の間に接続されている。第１キャパシタＣ１は、例えば、電解コンデンサである。
　第２キャパシタＣ２は、第３配線部２３３とグランドとの間に接続されている。第２キャパシタＣ２は、上述のキャパシタ１００により構成される電解コンデンサである。
　また、第３キャパシタＣ３は、第３配線部２３３とグランドとの間に接続されている。第３キャパシタＣ３と第３配線部２３３との接続点は、第２キャパシタＣ２及び第３配線部２３３の接続点と電源モジュール２００の出力端２１２との間に位置している。第３キャパシタＣ３は、上述のキャパシタ１００により構成される電解コンデンサである。
　電源モジュール２００では、第１キャパシタＣ１、第２キャパシタＣ２及び第３キャパシタＣ３のうち、第３キャパシタＣ３が、電気的に最も負荷３００に近いキャパシタであり、第２キャパシタＣ２が、電気的に負荷３００に２番目に近いキャパシタである。言い換えれば、電源モジュール２００では、第３キャパシタＣ３と電源モジュール２００の出力端２１２との間の配線長が、第２キャパシタＣ２と電源モジュール２００の出力端２１２との間の配線長よりも短い。これにより、電源モジュール２００では、第３キャパシタＣ３と負荷３００との間の配線長が、第２キャパシタＣ２と負荷３００との間の配線長よりも短い。また、電源モジュール２００では、第３キャパシタＣ３と負荷３００との間の配線長が、ＤＣ／ＤＣコンバータ２０１と負荷３００との間の配線長よりも短い。これにより、電源モジュール２００では、第３キャパシタＣ３と負荷３００との間の配線インピーダンスが、ＤＣ／ＤＣコンバータ２０１と負荷３００との間の配線インピーダンスよりも小さい。
　図８Ｂは、電源モジュール２００の、寄生素子を含んだ等価回路図であり、第３配線部２３３の寄生抵抗Ｒ２３３及び寄生インダクタＬ２３３を図示してある。第３配線部２３３の配線インピーダンスは、寄生抵抗Ｒ２３３の抵抗値及び寄生インダクタＬ２３３のインダクタンスにより決まる。
　（２．２．２）電源モジュールの構造
　電源モジュール２００は、図９及び１０に示すように、ＤＣ／ＤＣコンバータ２０１と、インダクタＬ１と、第１キャパシタＣ１（図８Ａ及び８Ｂ参照）と、第２キャパシタＣ２と、第３キャパシタＣ３と、実装基板２２０と、を備える。実装基板２２０は、例えば、プリント配線板である。実装基板２２０は、マザーボードを構成している。第１キャパシタＣ１、第２キャパシタＣ２及び第３キャパシタＣ３の各々は、電解コンデンサである。なお、図１０では、電源モジュール２００において流れる電流の経路を矢印で模式的に示してある。
　実装基板２２０は、第１主面２２１及び第１主面２２１とは反対側の第２主面２２２を有する。実装基板２２０は、複数の導体部を有している。複数の導体部は、第１配線部２３１、第２配線部２３２、第３配線部２３３、グランド導体部２３４及びグランド導体部２３５を含む。グランド導体部２３４及びグランド導体部２３５は、グランド電位が与えられる導体部である。第１配線部２３１、第２配線部２３２及び第３配線部２３３それぞれの電位は、グランド電位とは異なり、グランド電位よりも高い電位となる。
　第２キャパシタＣ２を構成するキャパシタ１００では、第１外部電極１及び第２外部電極２が、第３配線部２３３に接続されている。また、第２キャパシタＣ２を構成するキャパシタ１００では、第３外部電極３が、グランド導体部２３４に接続され、第４外部電極４が、グランド導体部２３５に接続されている。
　電源モジュール２００では、例えば、第３配線部２３３に、集積回路を含む負荷３００が電気的に接続されている。負荷３００は、例えば、集積回路を含むＩＣ（Integrated Circuit）チップと、ＩＣチップを覆っている表面実装型パッケージと、を有するＩＣ部品である。表面実装型パッケージは、例えば、ＢＧＡ（Ball Grid Array）であり、複数の外部端子としての複数の金属ボールを有している。複数の外部端子は、集積回路の電源端子に対応する外部電源端子と、集積回路のグランド端子に対応する外部グランド端子と、を含む。実装基板２２０では、第３配線部２３３に負荷３００の外部電源端子が接続される。上述の複数の導体部は、負荷３００の外部グランド端子が接続されるグランド導体部も含む。
　（３）まとめ
　（３．１）キャパシタ
　実施形態１に係るキャパシタ１００は、積層体９と、第１外部電極１及び第２外部電極２と、第３外部電極３及び第４外部電極４と、を備える。積層体９は、複数の金属層１０及び複数の誘電体層２０を有し、複数の金属層１０及び複数の誘電体層２０が第１方向Ｄ１において交互に並んでいる。第１外部電極１及び第２外部電極２は、第１方向Ｄ１に直交する第２方向Ｄ２において積層体９を挟んで互いに対向する。第３外部電極３及び第４外部電極４は、第１方向Ｄ１と第２方向Ｄ２とに直交する第３方向Ｄ３において積層体９を挟んで互いに対向する。複数の金属層１０は、複数の第１金属層１１と、複数の第２金属層１２と、複数の第３金属層１３と、複数の第４金属層１４と、を含む。複数の第１金属層１１は、第１外部電極１に接続されており、かつ、第２外部電極２から離れており、第１方向Ｄ１において互いに離隔して並んでいる。複数の第２金属層１２は、第２外部電極２に接続されており、かつ、第１外部電極１から離れており、第１方向Ｄ１において互いに離隔して並んでいる。複数の第３金属層１３は、第３外部電極３に接続されており、かつ、第４外部電極４から離れており、第１方向Ｄ１において互いに離隔して並んでいる。複数の第４金属層１４は、第４外部電極４に接続されており、かつ、第３外部電極３から離れており、第１方向Ｄ１において互いに離隔して並んでいる。複数の金属層１０では、第１方向Ｄ１において、複数の第１金属層１１の各々は、複数の第３金属層１３及び複数の第４金属層１４のうち少なくとも１つの金属層１０と隣り合っている。複数の金属層１０では、第１方向Ｄ１において、複数の第３金属層１３の各々は、複数の第１金属層１１及び複数の第２金属層１２のうち少なくとも１つの金属層１０と隣り合っている。
　実施形態１に係るキャパシタ１００によれば、低インピーダンス化を図ることが可能となる。より詳細には、実施形態１に係るキャパシタ１００では、複数の第１金属層１１が接続されている第１外部電極１と複数の第２金属層１２が接続されている第２外部電極２とが第２方向Ｄ２において対向しており、複数の第１金属層１１と複数の第２金属層１２とが第１方向Ｄ１において並んでいる。これにより、実施形態１に係るキャパシタ１００では、複数の第１金属層１１の各々の第２部分１１１Ｂに流れる電流の向きと、複数の第２金属層１２の各々の第２部分１２１Ｂに流れる電流の向きとが逆向きになる。したがって、実施形態１に係るキャパシタ１００では、第１金属層１１に流れる電流によって発生する磁界と、第２金属層１２に流れる電流によって発生する磁界とが相殺されるので、第１金属層１１を含むキャパシタ素子４０及び第２金属層１２を含むキャパシタ素子４０それぞれに生じる磁束が減少する。これにより、実施形態１に係るキャパシタ１００は、ＥＳＬ（Equivalent Series Inductance）を低減することが可能となる。また、実施形態１に係るキャパシタ１００では、複数の第３金属層１３が接続されている第３外部電極３と複数の第４金属層１４が接続されている第４外部電極４とが第３方向Ｄ３において対向しており、複数の第３金属層１３と複数の第４金属層１４とが第１方向Ｄ１において並んでいる。これにより、実施形態１に係るキャパシタ１００では、複数の第３金属層１３の各々の第２部分１３１Ｂに流れる電流の向きと、複数の第４金属層１４の各々の第２部分１４１Ｂに流れる電流の向きとが逆向きになる。したがって、実施形態１に係るキャパシタ１００では、第３金属層１３に流れる電流によって発生する磁界と、第４金属層１４に流れる電流によって発生する磁界とが相殺されるので、第３金属層１３を含むキャパシタ素子４０及び第４金属層１４を含むキャパシタ素子４０それぞれに生じる磁束が減少する。これにより、実施形態１に係るキャパシタ１００は、ＥＳＬを、より低くすることが可能となる。よって、実施形態１に係るキャパシタ１００は、低インピーダンス化を図ることが可能となり、より広い周波数帯域において、インピーダンスをより低くすることが可能となる。
　（３．２）電源モジュール
　実施形態１に係る電源モジュール２００は、ＤＣ／ＤＣコンバータ２０１と、ＤＣ／ＤＣコンバータ２０１の出力端に接続されているインダクタＬ１と、インダクタＬ１及び負荷３００間の配線部２３３とグランドとの間に接続されているキャパシタ１００（キャパシタＣ３）と、を備える。これにより、実施形態１に係る電源モジュール２００は、キャパシタ１００の低インピーダンス化を図ることが可能となる。
　電源モジュール２００では、負荷３００に供給する電圧は、ＤＣ／ＤＣコンバータ２０１の備えるスイッチング素子のスイッチング動作及び電源モジュール２００から負荷３００に流れる電流の変動等に起因して変動する。しかしながら、実施形態１に係る電源モジュール２００では、キャパシタＣ３がキャパシタ１００により構成されているので、電源モジュール２００から負荷３００に流れる電流が急変した場合でも、電源モジュール２００から負荷３００に供給する電圧（負荷３００の集積回路に入力される電源電圧）の変動を抑制することが可能となる。また、電源モジュール２００は、より広い周波数帯域においてインピーダンスをより低くすることが可能なキャパシタ１００を備えるので、負荷３００に供給する電圧の変動範囲を所定範囲内に抑制するために必要とするキャパシタの員数を、より少なくすることが可能となる。
　（４）実施形態１の変形例
　（４．１）変形例１
　変形例１に係るキャパシタ１００は、図１１Ａ及び１１Ｂに示すように、複数の金属層１０が第５金属層１５を含む点で、実施形態１に係るキャパシタ１００と相違する。変形例１に係るキャパシタ１００に関し、実施形態１に係るキャパシタ１００と同様の構成要素には同一の符号を付して説明を省略する。なお、図１１Ａ及び１１Ｂの各々は、図６Ａ及び６Ｂと同様、複数の金属層１０の並び順を説明するための簡略図である。
　第５金属層１５は、第１方向Ｄ１において積層体９の一方端に位置しており、図１１Ｂに示すように、第３外部電極３と第４外部電極４との両方に接続されており、かつ、第１外部電極１及び第２外部電極２から離れている。
　変形例１に係るキャパシタ１００では、第３外部電極３及び第４外部電極４をグランドに接続することにより、第５金属層１５がシールド層として機能する。これにより、変形例１に係るキャパシタ１００は、実施形態１に係るキャパシタ１００と比べて外来ノイズの影響を受けにくくなる。
　変形例１に係るキャパシタ１００は、固体電解質層３０及び外装部８を備える電解コンデンサに限らず、例えば、ＭＬＣＣ（multi-layer ceramic capacitor）であってもよい。この場合、図１１Ａ及び１１Ｂにおいてドットハッチングを施した部分の材料は、セラミックを含む。
　（４．２）変形例２
　変形例２に係るキャパシタ１００は、図１２Ａ及び１２Ｂに示すように、複数（例えば、２つ）の第３金属層１３及び複数（例えば、３つ）の第４金属層１４に関して、第１方向Ｄ１において複数の第３金属層１３と複数の第４金属層１４とが一層ずつ交互に並んでいない点で、実施形態１に係るキャパシタ１００と相違する。変形例２に係るキャパシタ１００に関し、実施形態１に係るキャパシタ１００と同様の構成要素には同一の符号を付して説明を省略する。なお、図１２Ａ及び１２Ｂの各々は、複数の金属層１０の並び順を説明するために簡略図である。
　変形例２に係るキャパシタ１００では、２つの第３金属層１３及び３つの第４金属層１４が、第１方向Ｄ１において、第４金属層１４、第４金属層１４、第３金属層１３、第３金属層１３及び第４金属層１４の順に並んでいる。
　変形例２に係るキャパシタ１００では、複数（図示例では、９つ）の金属層１０は、第１方向Ｄ１において、第４金属層１４、第１金属層１１、第４金属層１４、第２金属層１２、第３金属層１３、第１金属層１１、第３金属層１３、第２金属層１２及び第４金属層１４の順に並んでいる。
　変形例２に係るキャパシタ１００は、固体電解質層３０（図４、５参照）及び外装部８を備える電解コンデンサに限らず、例えば、ＭＬＣＣであってもよい。この場合、図１２Ａ及び１２Ｂにおいてドットハッチングを施した部分の材料は、セラミックを含む。また、図１２Ａ及び１２Ｂにおいてドットハッチングを施した部分の全体が、積層体９に含まれる。
　（４．３）変形例３
　変形例３に係るキャパシタ１００は、図１３Ａ及び１３Ｂに示すように、複数の金属層１０が第５金属層１５を含む点で、実施形態１に係るキャパシタ１００と相違する。また、変形例３に係るキャパシタ１００は、複数（例えば、２つ）の第３金属層１３及び複数（例えば、２つ）の第４金属層１４に関して、第１方向Ｄ１において複数の第３金属層１３と複数の第４金属層１４とが一層ずつ交互に並んでいない点で、実施形態１に係るキャパシタ１００と相違する。変形例３に係るキャパシタ１００に関し、実施形態１に係るキャパシタ１００と同様の構成要素には同一の符号を付して説明を省略する。なお、図１３Ａ及び１３Ｂの各々は、複数の金属層１０の並び順を説明するために簡略図である。
　第５金属層１５は、第１方向Ｄ１において積層体９の一方端に位置しており、図１３Ｂに示すように、第３外部電極３と第４外部電極４との両方に接続されており、かつ、第１外部電極１及び第２外部電極２から離れている。
　変形例３に係るキャパシタ１００では、２つの第３金属層１３及び２つの第４金属層１４が、第１方向Ｄ１において、第４金属層１４、第４金属層１４、第３金属層１３及び第３金属層１３の順に並んでいる。
　変形例３に係るキャパシタ１００では、複数（図示例では、９つ）の金属層１０は、第１方向Ｄ１において、第５金属層１５、第１金属層１１、第４金属層１４、第２金属層１２、第４金属層１４、第１金属層１１、第３金属層１３、第２金属層１２及び第３金属層１３の順に並んでいる。
　変形例３に係るキャパシタ１００では、第３外部電極３及び第４外部電極４をグランドに接続することにより、第５金属層１５がシールド層として機能する。これにより、変形例３に係るキャパシタ１００は、実施形態１に係るキャパシタ１００と比べて外来ノイズの影響を受けにくくなる。
　変形例３に係るキャパシタ１００は、電解コンデンサに限らず、例えば、ＭＬＣＣであってもよい。この場合、図１３Ａ及び１３Ｂにおいてドットハッチングを施した部分の材料は、セラミックを含む。また、図１３Ａ及び１３Ｂにおいてドットハッチングを施した部分の全体が、積層体９に含まれる。
　（４．４）変形例４
　以下では、変形例４に係るキャパシタ１００について、図１４に基づいて説明する。
　変形例４に係るキャパシタ１００は、実施形態１に係るキャパシタ１００における積層体９の代わりに、積層体９ａを備える点で、実施形態１に係るキャパシタ１００と相違する。変形例４に係るキャパシタ１００に関し、実施形態１に係るキャパシタ１００と同様の構成要素には同一の符号を付して説明を省略する。なお、図１４は、複数のキャパシタ素子４０の並び順を説明するために簡略図である。また、図１４では、キャパシタ１００が実装されている実装基板２２０を図示してあるが、実装基板２２０は、キャパシタ１００の構成要素ではない。
　積層体９ａは、実施形態１に係るキャパシタ１００における積層体９と同様、複数のキャパシタ素子４０を有する。複数のキャパシタ素子４０の各々が、複数の金属層１０のうち第１方向Ｄ１において隣り合う２つの金属層１０と、複数の誘電体層２０のうち２つの金属層１０の間に位置している１つの誘電体層２０と、を含む。
　積層体９ａでは、複数のキャパシタ素子４０は、第１キャパシタ素子４１、第２キャパシタ素子４２及び第３キャパシタ素子４３を含む。第１キャパシタ素子４１、第２キャパシタ素子４２及び第３キャパシタ素子４３は、第１方向Ｄ１において、第１キャパシタ素子４１、第２キャパシタ素子４２及び第３キャパシタ素子４３の順に並んでいる。
　変形例４に係るキャパシタ１００では、第１キャパシタ素子４１のインピーダンス、第２キャパシタ素子４２のインピーダンス及び第３キャパシタ素子４３のインピーダンスが互いに異なる。変形例４に係るキャパシタ１００では、第２キャパシタ素子４２のキャパシタンスが、第１キャパシタ素子４１のキャパシタンスよりも大きく、第３キャパシタ素子４３のキャパシタンスが、第２キャパシタ素子４２のキャパシタンスよりも大きい。例えば、第１キャパシタ素子４１、第２キャパシタ素子４２及び第３キャパシタ素子４３それぞれのキャパシタンスは、１００μＦ、２００μＦ及び４００μＦである。これらの数値は、一例であり、これらの数値に限定されない。
　また、変形例４に係るキャパシタ１００では、第１キャパシタ素子４１の共振周波数が第２キャパシタ素子４２の共振周波数よりも大きく、第２キャパシタ素子４２の共振周波数が第３キャパシタ素子４３の共振周波数よりも大きい。キャパシタ素子４０の共振周波数は、キャパシタ素子４０のキャパシタンスとキャパシタ素子４０のＥＳＬとによって決まる。
　第１キャパシタ素子４１、第２キャパシタ素子４２及び第３キャパシタ素子４３は、第１方向Ｄ１において２つの金属層１０のうち一方の金属層１０が他方の金属層１０に対向する面積と、第１方向Ｄ１における２つの金属層１０間の距離と、誘電体層２０の誘電率と、のうち少なくとも１つが異なることによって、それぞれのキャパシタンスが互いに異なる。
　キャパシタ１００は、例えば、図１４に示すように、第１キャパシタ素子４１、第２キャパシタ素子４２、第３キャパシタ素子４３が、実装基板２２０に近い側から、第１キャパシタ素子４１、第２キャパシタ素子４２、第３キャパシタ素子４３の順に並ぶように配置される。これにより、キャパシタ１００は、より高い周波数での低インピーダンス化を図ることが可能となる。
　変形例４に係るキャパシタ１００では、実施形態１に係るキャパシタ１００と比べて、より広い周波数帯域においてインピーダンスをより低くすることが可能となる。
　変形例４に係るキャパシタ１００では、複数のキャパシタ素子４０が、例えば、第１キャパシタ素子４１、第２キャパシタ素子４２及び第３キャパシタ素子４３のいずれともキャパシタンスの異なる第４キャパシタ素子を含んでいてもよい。また、変形例４に係るキャパシタ１００では、複数のキャパシタ素子４０が、第１キャパシタ素子４１及び第２キャパシタ素子４２を含んでいればよい。ここにおいて、複数のキャパシタ素子４０では、相対的にキャパシタンスが大きいキャパシタ素子が、相対的にキャパシタンスが小さいキャパシタ素子よりも、第１方向Ｄ１において実装基板２２０から離れて位置していればよく、第１方向Ｄ１において、キャパシタンスの値が同じ２つのキャパシタ素子が並んでいてもよい。例えば、第１キャパシタ素子４１、第１キャパシタ素子４１、第２キャパシタ素子４２及び第２キャパシタ素子４２が、第１方向Ｄ１において、実装基板２２０に近い側から、第１キャパシタ素子４１、第１キャパシタ素子４１、第２キャパシタ素子４２及び第２キャパシタ素子４２の順に並んでいてもよい。
　変形例４に係るキャパシタ１００は、電解コンデンサに限らず、例えば、ＭＬＣＣであってもよい。この場合、図１４においてドットハッチングを施した部分の材料は、セラミックを含む。また、図１４においてドットハッチングを施した部分の全体が、積層体９ａに含まれる。
　（４．５）変形例５
　変形例５に係るキャパシタ１００は、図１５に示すように、第３外部電極３のうち外装部８の第６主面８６に配置されている第３部分３５３の形状がＴ字状であり、第４外部電極４のうち外装部８の第６主面８６に配置されている第３部分４５３の形状がＴ字状である点で、実施形態１に係るキャパシタ１００と相違する。変形例５に係るキャパシタ１００に関し、実施形態１に係るキャパシタ１００と同様の構成要素には同一の符号を付して説明を省略する。
　第３外部電極３の第３部分３５３は、第２方向Ｄ２を長手方向とする長方形状の主部３５３１と、第３方向Ｄ３において主部３５３１から第４外部電極４に向かって突出している突出部３５３２と、を含む。
　第４外部電極４の第３部分４５３は、第２方向Ｄ２を長手方向とする長方形状の主部４５３１と、第３方向Ｄ３において主部４５３１から第４外部電極４に向かって突出している突出部４５３２と、を含む。
　変形例５に係るキャパシタ１００は、実施形態１に係るキャパシタ１００と比べて、第３外部電極３における第３部分３５３の平面視での面積及び第４外部電極４における第３部分４５３の平面視での面積を大きくできる。これにより、変形例５に係るキャパシタ１００では、第３外部電極３と実装基板２２０（図９及び１０参照）のグランド導体部２３４との接合部、及び、第４外部電極４と実装基板２２０のグランド導体部２３５との接合部、それぞれの抵抗値をより小さくすることが可能となる。各接合部の材料は、例えば、はんだを含む。
　（実施形態２）
　以下では、実施形態２に係るキャパシタ１００Ａについて、図１６、１７、１８Ａ、１８Ｂ、１９及び２０に基づいて説明する。また、キャパシタ１００Ａについて説明した後で、キャパシタ１００Ａを備える電源モジュール２００Ａについて、図２１に基づいて説明する。
　（１）概要
　実施形態２に係るキャパシタ１００Ａは、積層体９Ａと、複数の第１外部電極１Ａ及び複数の第２外部電極２Ａと、を備える。積層体９Ａは、図１８Ａ及び１８Ｂに示すように、複数の金属層１０Ａ及び複数の誘電体層２０Ａを有し、複数の金属層１０Ａ及び複数の誘電体層２０Ａが積層体９Ａの厚さ方向Ｄ１１において交互に並んでいる。複数の第１外部電極１Ａ及び複数の第２外部電極２Ａは、積層体９Ａの厚さ方向Ｄ１１において積層体９Ａを貫通している。複数の金属層１０Ａは、複数の第１金属層１１Ａと、複数の第２金属層１２Ａと、を含む。複数の第１金属層１１Ａは、複数の第１外部電極１Ａに接続されており、かつ、複数の第２外部電極２Ａから離れており、積層体９Ａの厚さ方向Ｄ１１において互いに離隔して並んでいる。複数の第２金属層１２Ａは、複数の第２外部電極２Ａに接続されており、かつ、複数の第１外部電極１Ａから離れており、積層体９Ａの厚さ方向Ｄ１１において互いに離隔して並んでいる。複数の金属層１０Ａでは、積層体９Ａの厚さ方向Ｄ１１において、複数の第１金属層１１Ａと複数の第２金属層１２Ａとが一層ごと交互に並んでいる。なお、図１６及び１７の各々は、断面図ではないが、第１外部電極１Ａと第２外部電極２Ａとを見分けやすくするために、第１外部電極１Ａ及び第２外部電極２それぞれに断面図（図１８Ａ、１８Ｂ、１９及び２０参照）と同じハッチングを付してある。また、実施形態２に係るキャパシタ１００Ａでは、複数の第１外部電極１Ａは、第１金属層１１Ａを介して接続されている（図１９参照）。また、複数の第２外部電極２Ａは、第２金属層１２Ａを介して接続されている（図２０参照）。
　（２）詳細
　以下、キャパシタ１００Ａについて説明し、その後で、キャパシタ１００Ａを備える電源モジュール２００Ａについて説明する。
　（２．１）キャパシタ
　実施形態２に係るキャパシタ１００Ａは、例えば、マザーボード等の実装基板２２０Ａ（図２２参照）に実装するための複数（図示例では、９つ）の外部電極を備える。複数の外部電極は、図１６及び１７に示すように、複数（図示例では、５つ）の第１外部電極１Ａ及び複数（図示例では、４つ）の第２外部電極２Ａを含む。複数の第１外部電極１Ａ及び複数の第２外部電極２Ａは、はんだ等によって実装基板２２０Ａに接合される。実施形態２に係るキャパシタ１００Ａは、例えば、複数の第１外部電極１Ａを陽極として、複数の第２外部電極２Ａを陰極として使用される。この場合、キャパシタ１００Ａでは、複数の第１金属層１１Ａが陽極に接続され、複数の第２金属層１２Ａが陰極に接続されていることになる。なお、実施形態２に係るキャパシタ１００Ａは、例えば、複数の第１外部電極１Ａを陰極として、複数の第２外部電極２Ａを陽極として使用されてもよい。
　積層体９Ａは、図１８Ａ及び１８Ｂに示すように、積層体９Ａの厚さ方向Ｄ１１に交差する第１主面９１Ａ及び第１主面９１Ａとは反対側の第２主面９１Ｂを有する。積層体９Ａの厚さ方向Ｄ１１からの平面視での積層体９Ａの外縁９０Ａ（図１７参照）は、四角形状（図示例では、正方形状）である。
　積層体９Ａは、図１８Ａ及び１８Ｂに示すように、複数（例えば、６つ）の金属層１０Ａ及び複数（例えば、７つ）の誘電体層２０Ａを有する。積層体９Ａでは、複数の金属層１０Ａ及び複数の誘電体層２０Ａが、積層体９Ａの厚さ方向Ｄ１１において交互に並んでいる。複数の金属層１０Ａでは、複数（例えば、３つ）の第１金属層１１Ａと複数（例えば、３つ）の第２金属層１２Ａとが一層ごとに交互に並んでいる。
　複数の金属層１０Ａの各々の材料は、金属（例えば、アルミニウム）を含む。複数の金属層１０Ａの各々は、例えば、金属箔（例えば、アルミニウム箔）である。複数の金属層１０Ａの各々の材料は、アルミニウムに限らず、例えば、タンタル、ニオブ又はチタンであってもよいし、アルミニウム、タンタル、ニオブ及びチタンよりなる群から選択される１種以上の金属を含む合金でもよい。
　複数の誘電体層２０Ａの各々の材料は、例えば、樹脂又はセラミックを含む。
　複数の第１外部電極１Ａ及び複数の第２外部電極２Ａの各々は、金属電極（貫通ビア導体）である。複数の第１外部電極１Ａ及び複数の第２外部電極２Ａの各々の形状は、円柱状である。積層体９Ａの厚さ方向Ｄ１１からの平面視で、複数の第１外部電極１Ａ及び複数の第２外部電極２Ａの各々は、例えば、円形状である。複数の第１外部電極１Ａ及び複数の第２外部電極２Ａの直径は、同じである。ここにおいて、「同じ」とは、厳密に同じ場合のみに限定されず、中央の第１外部電極１Ａの直径の９０％以上１１０％以下の範囲内の直径でもよい。金属電極の各々の材料は、例えば、ニッケル（Ｎｉ）、銅（Ｃｕ）、亜鉛（Ｚｎ）、錫（Ｓｎ）、銀（Ａｇ）及び金（Ａｕ）よりなる群から選択される少なくとも１種を含む。
　複数の第１外部電極１Ａと複数の第２外部電極２Ａとを含む複数の外部電極は、２次元アレイ状に配置されている。言い換えれば、複数の外部電極は、ｍ×ｎ（ｍ＝３、ｎ＝３）のマトリクス状に配置されている。複数の外部電極は、積層体９Ａの厚さ方向Ｄ１１からの平面視において、互いに離れている。キャパシタ１００Ａでは、積層体９Ａの厚さ方向Ｄ１１からの平面視で、５つの第１外部電極１Ａが、積層体９Ａの中央と四隅それぞれに１つずつ配置されており、４つの第２外部電極２Ａが、積層体９Ａの外縁９０Ａに沿った方向において隣り合う２つの第１外部電極１Ａの間に１つずつ配置されている。
　（２．２）電源モジュール
　以下、電源モジュール２００Ａについて、図２１及び２２に基づいて説明する。
　（２．２．１）電源モジュールの回路構成
　電源モジュール２００Ａは、図２１に示すように、ＤＣ／ＤＣコンバータ２０１Ａと、インダクタＬ１１と、複数のキャパシタＣ１１、Ｃ１２と、を備える。以下では、キャパシタＣ１１、キャパシタＣ１２を、それぞれ、第１キャパシタＣ１１、第２キャパシタＣ１２と称することもある。電源モジュール２００Ａでは、第２キャパシタＣ１２が、キャパシタ１００Ａにより構成されている。
　電源モジュール２００Ａは、入力端２１１Ａ及び出力端２１２Ａを有し、入力端２１１Ａに直流電源Ｅ１が接続され、出力端２１２Ａに負荷３００が接続される。負荷３００は、電源モジュール２００Ａの構成要素ではないが、これに限らず、電源モジュール２００Ａの構成要素であってもよい。負荷３００は、例えば、集積回路を含む。集積回路は、例えば、コンピュータシステム又はマイクロコントローラに備えられるプロセッサであり、より詳細には、ＣＰＵ（Central Processing Unit）、ＧＰＵ（Graphics Processing Unit）又はＦＰＧＡ（Field-Programmable Gate Array）である。なお、集積回路は、集積の度合いによって呼び方が異なっており、システムＬＳＩ、ＶＬＳＩ（Very Large Scale Integration）、又はＵＬＳＩ（Ultra Large Scale Integration）と呼ばれる集積回路を含む。さらに、ＬＳＩの製造後にプログラムされる、ＦＰＧＡ、又はＬＳＩ内部の接合関係の再構成若しくはＬＳＩ内部の回路区画の再構成が可能な論理デバイスについても、プロセッサとして採用することができる。負荷３００は、ＡＳＩＣ（Application Specific Integrated Circuit）でもよい。
　ＤＣ／ＤＣコンバータ２０１Ａは、直流電源Ｅ１から出力される第１直流電圧を第２直流電圧に変換して出力する。ＤＣ／ＤＣコンバータ２０１Ａは、スイッチング方式のコンバータである。ＤＣ／ＤＣコンバータ２０１Ａの備えるスイッチング素子のスイッチング周波数は、例えば、２００ｋＨｚ以上１０ＭＨｚ以下である。直流電源Ｅ１は、電源モジュール２００Ａの構成要素ではないが、電源モジュール２００Ａの構成要素であってもよい。直流電源Ｅ１は、正極及び負極を有する。直流電源Ｅ１は、例えば、バッテリである。電源モジュール２００Ａでは、電源モジュール２００Ａの入力端２１１Ａに直流電源Ｅ１の正極が接続される。電源モジュール２００Ａは、電源モジュール２００Ａの入力端２１１ＡとＤＣ／ＤＣコンバータ２０１Ａの入力端とを接続している配線部２３１Ａ（以下、第１配線部２３１Ａともいう）を備える。
　インダクタＬ１１は、ＤＣ／ＤＣコンバータ２０１Ａから負荷３００への電流経路２０３Ａ上に設けられている。電流経路２０３Ａは、ＤＣ／ＤＣコンバータ２０１ＡとインダクタＬ１１とを接続している配線部２３２Ａ（以下、第２配線部２３２Ａともいう）と、インダクタＬ１１と電源モジュール２００Ａの出力端２１２Ａとを接続している配線部２３３Ａ（以下、第３配線部２３３Ａともいう）と、を含む。電源モジュール２００Ａは、インダクタＬ１１と第２キャパシタＣ１２とを含むローパスフィルタを有している。
　第１キャパシタＣ１１は、電源モジュール２００Ａの入力端２１１Ａ及びＤＣ／ＤＣコンバータ２０１Ａ間の第１配線部２３１Ａと、グランドと、の間に接続されている。第１キャパシタＣ１１は、例えば、電解コンデンサである。
　第２キャパシタＣ１２は、第３配線部２３３Ａとグランドとの間に接続されている。第２キャパシタＣ１２は、上述のキャパシタ１００Ａにより構成される電解コンデンサである。なお、第２キャパシタＣ１２は、実施形態１に係る電源モジュール２００（図１８Ａ及び１８Ｂ参照）における第２キャパシタＣ２の機能と第３キャパシタＣ３の機能とを有している。
　（２．２．２）電源モジュールの構造
　電源モジュール２００Ａは、図２２に示すように、ＤＣ／ＤＣコンバータ２０１Ａと、インダクタＬ１１と、第１キャパシタＣ１１（図２１参照）と、第２キャパシタＣ１２と、実装基板２２０Ａと、を備える。実装基板２２０Ａは、例えば、プリント配線板である。実装基板２２０Ａは、マザーボードを構成している。第１キャパシタＣ１１及び第２キャパシタＣ１２の各々は、電解コンデンサである。なお、図２２では、電源モジュール２００Ａにおいて流れる電流の経路を矢印で模式的に示してある。また、図２２では、第１キャパシタＣ１１の図示を省略してある。
　実装基板２２０Ａは、第１主面２２１Ａ及び第１主面２２１Ａとは反対側の第２主面２２２Ａを有する。
　第２キャパシタＣ１２は、上述のキャパシタ１００Ａである。
　負荷３００は、例えば、集積回路を含むＩＣ（Integrated Circuit）チップと、ＩＣチップを覆っている表面実装型パッケージと、を有するＩＣ部品である。表面実装型パッケージは、例えば、ＢＧＡ（Ball Grid Array）であり、複数の外部端子としての複数の金属ボールを有している。複数の外部端子は、集積回路の電源端子に対応する外部電源端子と、集積回路のグランド端子に対応する外部グランド端子と、を含む。負荷３００の複数の外部端子は、実装基板２２０Ａに接合される。
　電源モジュール２００Ａでは、キャパシタ１００Ａが実装基板２２０Ａの第２主面２２２Ａに配置されている。負荷３００は、実装基板２２０Ａの第１主面２２１Ａに配置される。電源モジュール２００Ａでは、実装基板２２０Ａの厚さ方向Ｄ０からの平面視で、負荷３００とキャパシタ１００Ａとが重なる。実装基板２２０Ａは、キャパシタ１００Ａと負荷３００とを接続する複数の貫通配線部を含んでいる。また、電源モジュール２００Ａでは、実装基板２２０Ａの第２主面２２２Ａ側において、キャパシタ１００ＡにインダクタＬ１１がスタックされており、インダクタＬ１１にＤＣ／ＤＣコンバータ２０１Ａがスタックされている。
　電源モジュール２００Ａでは、キャパシタ１００Ａから実装基板２２０Ａの厚さ方向Ｄ０に沿った垂直給電が可能となる。これにより、負荷３００に入力される電源電圧の変動を、より抑制することが可能となる。
　（３）まとめ
　（３．１）キャパシタ
　実施形態２に係るキャパシタ１００Ａは、積層体９Ａと、複数の第１外部電極１Ａ及び複数の第２外部電極２Ａと、を備える。積層体９Ａは、複数の金属層１０Ａ及び複数の誘電体層２０Ａを有し、複数の金属層１０Ａ及び複数の誘電体層２０Ａが積層体９Ａの厚さ方向Ｄ１１において交互に並んでいる。複数の第１外部電極１Ａ及び複数の第２外部電極２Ａは、積層体９Ａの厚さ方向Ｄ１１において積層体９Ａを貫通している。複数の金属層１０Ａは、複数の第１金属層１１Ａと、複数の第２金属層１２Ａと、を含む。複数の第１金属層１１Ａは、複数の第１外部電極１Ａに接続されており、かつ、複数の第２外部電極２Ａから離れており、積層体９Ａの厚さ方向Ｄ１１において互いに離隔して並んでいる。複数の第２金属層１２Ａは、複数の第２外部電極２Ａに接続されており、かつ、複数の第１外部電極１Ａから離れており、積層体９Ａの厚さ方向Ｄ１１において互いに離隔して並んでいる。複数の金属層１０Ａでは、積層体９Ａの厚さ方向Ｄ１１において、複数の第１金属層１１Ａと複数の第２金属層１２Ａとが一層ごと交互に並んでいる。
　実施形態２に係るキャパシタ１００Ａによれば、低インピーダンス化を図ることが可能となる。
　（３．２）電源モジュール
　実施形態２に係る電源モジュール２００Ａは、ＤＣ／ＤＣコンバータ２０１Ａと、インダクタＬ１１と、キャパシタ１００Ａと、を備える。インダクタＬ１１は、ＤＣ／ＤＣコンバータ２０１Ａの出力端に接続されている。キャパシタ１００Ａは、インダクタＬ１１及び負荷３００間の配線部２３３Ａとグランドとの間に接続されている。
　実施形態２に係る電源モジュール２００Ａによれば、キャパシタ１００Ａの低インピーダンス化を図ることが可能となる。
　（４）実施形態２の変形例
　（４．１）変形例１
　実施形態２の変形例１に係る電源モジュール２００Ａでは、図２３に示すように、ＤＣ／ＤＣコンバータ２０１Ａ及び第２キャパシタＣ１２が実装基板２２０Ａの第２主面２２２Ａ上で隣接して配置されており、第１インダクタＬ１１が実装基板２２０Ａの第１主面２２１Ａ上に配置されている。実装基板２２０Ａの厚さ方向Ｄ０からの平面視で、インダクタＬ１１は、ＤＣ／ＤＣコンバータ２０１Ａの一部及び第２キャパシタＣ１２の一部と重なる。なお、図２３では、電源モジュール２００Ａにおいて流れる電流の経路を矢印で模式的に示してある。また、図２３では、第１キャパシタＣ１１（図２１参照）の図示を省略してある。
　負荷３００は、実装基板２２０Ａの第１主面２２１Ａに配置される。電源モジュール２００Ａでは、実装基板２２０Ａの厚さ方向Ｄ０からの平面視で、負荷３００とキャパシタ１００Ａとが重なる。実装基板２２０Ａは、キャパシタ１００Ａと負荷３００とを接続する複数の貫通配線部を含んでいる。
　（４．２）変形例２
　変形例２に係るキャパシタ１００Ａについて、図２４及び２５を参照しながら説明する。
　変形例２に係るキャパシタ１００Ａは、２つの第１外部電極１Ａが第１金属層１１Ａを介して接続されており、２つの第２外部電極２Ａが第２金属層１２Ａを介して接続されている。
　変形例２に係るキャパシタ１００Ａでは、図２５において第１外部電極１Ａ及び第２外部電極２Ａそれぞれに矢印で示すように互いに逆向きの電流を流すことができる。
　また、変形例２に係るキャパシタ１００Ａの更なる変形例に係るキャパシタ１００Ａでは、図２６に示すように、第１外部電極１Ａ及び第２外部電極２Ａとは別に第３外部電極３Ａ及び第４外部電極４Ａを備える。図２６に示した変形例に係るキャパシタ１００Ａでは、例えば、第１外部電極１Ａ、第２外部電極２Ａ、第３外部電極３Ａ及び第４外部電極４Ａを、それぞれ、第１陽極、第１陰極、第２陽極及び第２陰極として使用される。図２６の例では、複数の金属層は、複数の第１金属層と、複数の第２金属層と、複数の第３金属層と、複数の第４金属層と、を含む。複数の第１金属層は、第１外部電極１Ａに接続されており、かつ、第２外部電極２Ａ、第３外部電極３Ａ及び第４外部電極４Ａから離れており、厚さ方向Ｄ１１において互いに離隔して並んでいる。複数の第２金属層は、第２外部電極２Ａに接続されており、かつ、第１外部電極１Ａ、第３外部電極３Ａ及び第４外部電極４Ａから離れており、厚さ方向Ｄ１１において互いに離隔して並んでいる。複数の第３金属層は、第３外部電極３Ａに接続されており、かつ、第１外部電極１Ａ、第２外部電極２Ａ及び第４外部電極４Ａから離れており、厚さ方向Ｄ１１において互いに離隔して並んでいる。複数の第４金属層は、第４外部電極４Ａに接続されており、かつ、第１外部電極１Ａ、第２外部電極２Ａ及び第３外部電極３Ａから離れており、厚さ方向Ｄ１１において互いに離隔して並んでいる。複数の金属層では、厚さ方向Ｄ１１において、複数の第１金属層の各々は、複数の第３金属層及び複数の第４金属層のうち少なくとも１つの金属層と隣り合っている。複数の金属層では、厚さ方向Ｄ１１において、複数の第３金属層の各々は、複数の第１金属層及び複数の第２金属層のうち少なくとも１つの金属層と隣り合っている。
　（４．３）変形例３
　変形例３に係るキャパシタ１００Ａについて、図２７及び２８を参照しながら説明する。
　変形例３に係るキャパシタ１００Ａは、実施形態２に係るキャパシタ１００Ａとは、複数の第１外部電極１Ａ及び複数の第２外部電極２Ａの配置が異なる。
　変形例３に係るキャパシタ１００Ａは、２つの第１外部電極１Ａが第１金属層１１Ａを介して接続されておらず、２つの第２外部電極２Ａが第２金属層１２Ａを介して接続されていない。
　変形例３に係るキャパシタ１００Ａでは、図２８において２つの第１外部電極１Ａそれぞれに矢印で示すように互いに逆向きの電流を流すことができる。
　また、変形例３に係るキャパシタ１００Ａの更なる変形例に係るキャパシタでは、図２６に示した変形例と同様、図２７における２つの第１外部電極１Ａのうち１つを第３外部電極３Ａとし、図２７における２つの第２外部電極２Ａのうち１つを第４外部電極４Ａとしてもよい。
　（４．４）変形例４
　変形例４に係るキャパシタ１００Ａは、図２９に示すように、５つの第１外部電極１Ａのうち積層体９Ａの中央の第１外部電極１Ａ及び１つの隅の第１外部電極１Ａの直径が他の３つの第１外部電極１Ａの直径よりも大きい点と、２つの第２外部電極２Ａの直径が他の２つの第２外部電極２Ａの直径よりも大きい点と、で実施形態２に係るキャパシタ１００Ａと相違する。
　複数の第１外部電極１Ａに関し、相対的に直径の大きい第１外部電極１Ａは、相対的に直径の小さい第１外部電極１Ａと比べて抵抗値を小さくすることができる。
　また、複数の第２外部電極２Ａに関し、相対的に直径の大きい第２外部電極２Ａは、相対的に直径の小さい第２外部電極２Ａと比べて抵抗値を小さくすることができる。
　（４．５）変形例５
　変形例５に係るキャパシタ１００Ａは、図３０に示すように、積層体９Ａの外縁９０Ａが長方形状であり、複数（３つ）の第１外部電極１Ａが積層体９Ａの外縁９０Ａの一方の長辺に沿って一列に並んで配置され、複数（３つ）の第２外部電極２Ａが積層体９Ａの外縁９０Ａの他方の長辺に沿って並んで配置されている点で、実施形態２に係るキャパシタ１００Ａと相違する。
　変形例５に係るキャパシタ１００Ａでは、積層体９Ａの外縁９０Ａの短辺に平行な方向において第１外部電極１Ａと第２外部電極２Ａとが隣接している。
　（４．６）変形例６
　変形例６に係るキャパシタ１００Ａは、図３１に示すように、積層体９Ａの外縁９０Ａが長方形状であり、複数の第１外部電極１Ａと複数の第２外部電極２Ａとが積層体９Ａの長手方向において交互に並んで配置されている点で、実施形態２に係るキャパシタ１００Ａと相違する。
　（４．７）変形例７
　変形例７に係るキャパシタ１００Ａは、図３２に示すように、第１キャパシタ素子４１Ａ及び第２キャパシタ素子４２Ａを有している点で、実施形態２に係るキャパシタ１００Ａと相違する。第１キャパシタ素子４１Ａは、２つの第１外部電極１Ａ及び２つの第２外部電極２Ａを含む。第２キャパシタ素子４２Ａは、１つの第１外部電極１Ａ及び１つの第２外部電極２Ａを含む。
　変形例７に係るキャパシタ１００Ａを備える電源モジュール２００Ａは、例えば、図３３に示すように、負荷３００に電圧及び電流を供給する複数の電源レールを有する。複数の電源レールは、第１電源レールＲＡ１と、第２電源レールＲＡ２と、を含む。第１電源レールＲＡ１は、実施形態２に係る電源モジュール２００ＡのＤＣ／ＤＣコンバータ２０１Ａ（以下、第１のＤＣ／ＤＣコンバータ２０１Ａともいう）の出力端から負荷３００への電流経路２０３Ａを含む。第２電源レールＲＡ２は、第１のＤＣ／ＤＣコンバータ２０１Ａとは別のＤＣ／ＤＣコンバータ２０１Ｂ（以下、第２のＤＣ／ＤＣコンバータ２０１Ｂともいう）の出力端から負荷３００への電流経路２０３Ｂを含む。
　変形例７に係る電源モジュール２００Ａは、上述の第２のＤＣ／ＤＣコンバータ２０１Ｂと、インダクタＬ２１と、キャパシタＣ２１と、キャパシタＣ２２と、を備える。
　第２のＤＣ／ＤＣコンバータ２０１Ｂは、直流電源Ｅ２から出力される第３直流電圧を第４直流電圧に変換して出力する。第２のＤＣ／ＤＣコンバータ２０１Ｂは、スイッチング方式のコンバータである。第２のＤＣ／ＤＣコンバータ２０１Ｂの備えるスイッチング素子のスイッチング周波数は、例えば、２００ｋＨｚ以上１０ＭＨｚ以下である。直流電源Ｅ２は、電源モジュール２００Ａの構成要素ではないが、電源モジュール２００Ａの構成要素であってもよい。直流電源Ｅ２は、正極及び負極を有する。直流電源Ｅ２は、例えば、バッテリである。電源モジュール２００Ａでは、電源モジュール２００Ａの入力端２１１Ｂに直流電源Ｅ２の正極が接続される。電源モジュール２００Ａは、電源モジュール２００Ａの入力端２１１Ｂと第２のＤＣ／ＤＣコンバータ２０１Ｂの入力端とを接続している配線部２３１Ｂを備える。
　インダクタＬ２１は、第２のＤＣ／ＤＣコンバータ２０１Ｂから負荷３００への電流経路２０３Ｂ上に設けられている。電流経路２０３Ｂは、第２のＤＣ／ＤＣコンバータ２０１ＢとインダクタＬ２１とを接続している配線部２３２Ｂと、インダクタＬ２１と電源モジュール２００Ａの出力端２１２Ｂとを接続している配線部２３３Ｂと、を含む。
　キャパシタＣ２１は、電源モジュール２００Ａの入力端２１１Ｂ及び第２のＤＣ／ＤＣコンバータ２０１Ｂ間の配線部２３１Ｂと、グランドと、の間に接続されている。キャパシタＣ２１は、例えば、電解コンデンサである。
　キャパシタＣ２２は、配線部２３３Ｂとグランドとの間に接続されている。
　変形例７に係る電源モジュール２００Ａでは、キャパシタＣ１２がキャパシタ１００Ａの第１キャパシタ素子４１Ａにより構成され、キャパシタＣ２２がキャパシタ１００Ａの第２キャパシタ素子４２Ａにより構成されている。したがって、第１キャパシタ素子４１Ａは、第１電源レールＲＡ１用のキャパシタ素子であり、第２キャパシタ素子４２Ａは、第２電源レールＲＡ２用のキャパシタ素子である。
　（その他の変形例）
　上記の実施形態１、２等は、本開示の様々な実施形態の一つに過ぎない。上記の実施形態１、２等は、本開示の目的を達成できれば、設計等に応じて種々の変更が可能である。
　例えば、実施形態１に係るキャパシタ１００では、複数の第１金属層１１及び複数の第２金属層１２のいずれかに該当する金属層１０は、第１多孔質部１１０及び第２多孔質部１２０の一方又は両方を有していない構成であってもよい。
　また、実施形態１に係るキャパシタ１００では、金属箔は、導電膜により被覆された焼結箔、蒸着箔又は塗工箔であってもよい。導電膜の材料は、例えば、Ｔｉ、ＴｉＣ、ＴｉＯ又はＣを含む。
　また、実施形態１に係るキャパシタ１００は、例えば、図３４に示すように、ＳｉＰ（System in Package）からなる半導体装置４００に備えられていてもよい。半導体装置４００は、例えば、図３４に示すように、マザーボードである実装基板２２０の第１主面２２１に実装される。
　図３４に示した例では、半導体装置４００は、第１のＩＣチップ４０１と、第２のＩＣチップ４０２と、第３のＩＣチップ４０３と、パッケージ基板４１０と、インタポーザ基板４２０と、封止部４３０と、を備える。
　第１のＩＣチップ４０１の有する集積回路は、プロセッサである。したがって、図３４の例では、第１のＩＣチップ４０１が、実施形態１に係る電源モジュール２００（図８Ａ参照）に接続される負荷３００に相当する。第２のＩＣチップ４０２及び第３のＩＣチップ４０３の各々の有する集積回路は、メモリ（例えば、ＨＢＭ：High Bandwidth Memory）である。
　インタポーザ基板４２０は、第１のＩＣチップ４０１、第２のＩＣチップ４０２及び第３のＩＣチップ４０３と、パッケージ基板４１０と、の間に配置されている。
　半導体装置４００は、複数（例えば、３つ）のキャパシタ１００を備えている。３つのキャパシタ１００のうち１つのキャパシタ１００は、インタポーザ基板４２０に内蔵されている。また、３つのキャパシタ１００のうち残りの２つのキャパシタ１００は、パッケージ基板４１０に実装されている。インタポーザ基板４２０に内蔵されているキャパシタ１００は、上述の電源モジュール２００（図８Ａ参照）におけるキャパシタＣ３に相当する。また、パッケージ基板４１０に実装されている２つのキャパシタ１００のうち１つのキャパシタ１００は、上述の電源モジュール２００におけるキャパシタＣ２に相当する。
　また、図３４の例では、実装基板２２０の第２主面２２２に実施形態２に係るキャパシタ１００Ａが配置されており、キャパシタ１００ＡにＤＣ／ＤＣコンバータ２０１がスタックされている。
　（態様）
　第１の態様に係るキャパシタ（１００）は、積層体（９；９ａ）と、第１外部電極（１）及び第２外部電極（２）と、第３外部電極（３）及び第４外部電極（４）と、を備える。積層体（９；９ａ）は、複数の金属層（１０）及び複数の誘電体層（２０）を有し、複数の金属層（１０）及び複数の誘電体層（２０）が第１方向（Ｄ１）において交互に並んでいる。第１外部電極（１）及び第２外部電極（２）は、第１方向（Ｄ１）に直交する第２方向（Ｄ２）において積層体（９；９ａ）を挟んで互いに対向する。第３外部電極（３）及び第４外部電極（４）は、第１方向（Ｄ１）と第２方向（Ｄ２）とに直交する第３方向（Ｄ３）において積層体（９；９ａ）を挟んで互いに対向する。複数の金属層（１０）は、複数の第１金属層（１１）と、複数の第２金属層（１２）と、複数の第３金属層（１３）と、複数の第４金属層（１４）と、を含む。複数の第１金属層（１１）は、第１外部電極（１）に接続されており、かつ、第２外部電極（２）から離れており、第１方向（Ｄ１）において互いに離隔して並んでいる。複数の第２金属層（１２）は、第２外部電極（２）に接続されており、かつ、第１外部電極（１）から離れており、第１方向（Ｄ１）において互いに離隔して並んでいる。複数の第３金属層（１３）は、第３外部電極（３）に接続されており、かつ、第４外部電極（４）から離れており、第１方向（Ｄ１）において互いに離隔して並んでいる。複数の第４金属層（１４）は、第４外部電極（４）に接続されており、かつ、第３外部電極（３）から離れており、第１方向（Ｄ１）において互いに離隔して並んでいる。複数の金属層（１０）では、複数の第１金属層（１１）と第２金属層（１２）とが第１方向（Ｄ１）において並んでおり、複数の第３金属層（１３）と複数の第４金属層（１４）とが第１方向（Ｄ１）において並んでいる。複数の金属層（１０）では、第１方向（Ｄ１）において、複数の第１金属層（１１）の各々は、複数の第３金属層（１３）及び複数の第４金属層（１４）のうち少なくとも１つの金属層（１０）と隣り合っている。複数の金属層（１０）では、第１方向（Ｄ１）において、複数の第３金属層（１３）の各々は、複数の第１金属層（１１）及び複数の第２金属層（１２）のうち少なくとも１つの金属層（１０）と隣り合っている。
　第１の態様に係るキャパシタ（１００）によれば、低インピーダンス化を図ることが可能となる。
　第２の態様に係るキャパシタ（１００）では、第１の態様において、複数の第１金属層（１１）と複数の第２金属層（１２）とが一層ごとに交互に並んでおり、複数の第３金属層（１３）と複数の第４金属層（１４）とが一層ごとに交互に並んでいる。
　第３の態様に係るキャパシタ（１００）では、第２の態様において、第１方向（Ｄ１）において、複数の第１金属層（１１）と複数の第３金属層（１３）と複数の第２金属層（１２）と複数の第４金属層（１４）は、一層ごとに、第１金属層（１１）、第３金属層（１３）、第２金属層（１２）及び第４金属層（１４）の順に並んでいる。
　第４の態様に係るキャパシタ（１００）では、第１～３の態様のいずれか一つにおいて、第２方向（Ｄ２）における第１外部電極（１）と第２外部電極（２）との間の距離（Ｈ１２）が、第３方向（Ｄ３）における第３外部電極（３）と第４外部電極（４）との間の距離（Ｈ３４）よりも短い。
　第４の態様に係るキャパシタ（１００）では、より広い周波数帯域においてインピーダンスをより低くすることが可能となる。
　第５の態様に係るキャパシタ（１００）は、第１～４の態様のいずれか一つにおいて、外装部（８）を更に備える。外装部（８）は、積層体（９；９ａ）の少なくとも一部を覆っており、直方体状の外形を有する。外装部（８）は、第１主面（８１）及び第２主面（８２）と、第３主面（８３）及び第４主面（８４）と、第５主面（８５）及び第６主面（８６）と、を有する。外装部（８）の第１主面（８１）及び第２主面（８２）は、第２方向（Ｄ２）において積層体（９；９ａ）から見て互いに反対側に位置している。外装部（８）の第３主面（８３）及び第４主面（８４）は、第３方向（Ｄ３）において積層体（９；９ａ）から見て互いに反対側に位置している。外装部（８）の第５主面（８５）及び第６主面（８６）は、第１方向（Ｄ１）において積層体（９；９ａ）から見て互いに反対側に位置している。第１外部電極（１）は、外装部（８）の第１主面（８１）と第５主面（８５）と第６主面（８６）とに跨って配置されている。第２外部電極（２）は、外装部（８）の第２主面（８２）と第５主面（８５）と第６主面（８６）とに跨って配置されている。第３外部電極（３）は、外装部（８）の第３主面（８３）と第５主面（８５）と第６主面（８６）に跨って配置されている。第４外部電極（４）は、外装部（８）の第４主面（８４）と第５主面（８５）と第６主面（８６）とに跨って配置されている。
　第６の態様に係るキャパシタ（１００）では、第１～５の態様のいずれか一つにおいて、複数の金属層（１０）は、第５金属層（１５）を更に含む。第５金属層（１５）は、第１方向（Ｄ１）において積層体（９；９ａ）の一方端に位置しており、第３外部電極（３）と第４外部電極（４）との両方に接続されており、かつ、第１外部電極（１）及び第２外部電極（２）から離れている。
　第６の態様に係るキャパシタ（１００）では、第３外部電極（３）及び第４外部電極（４）をグランドに接続することにより、第５金属層（１５）がシールド層として機能する。
　第７の態様に係るキャパシタ（１００）では、第１～６の態様のいずれか一つにおいて、積層体（９；９ａ）は、複数のキャパシタ素子（４０）を有している。複数のキャパシタ素子（４０）の各々が、複数の金属層（１０）のうち第１方向（Ｄ１）において隣り合う２つの金属層（１０）と、複数の誘電体層（２０）のうち２つの金属層（１０）の間に位置している１つの誘電体層（２０）と、を含む。複数のキャパシタ素子（４０）の各々は、２つの金属層（１０）のうち１つの金属層（１０）と１つの誘電体層（２０）との間に介在している固体電解質層（３０）を更に含む。
　第８の態様に係るキャパシタ（１００）では、第１～７の態様のいずれか一つにおいて、積層体（９ａ）は、複数のキャパシタ素子（４０）を有する。複数のキャパシタ素子（４０）の各々が、複数の金属層（１０）のうち第１方向（Ｄ１）において隣り合う２つの金属層（１０）と、複数の誘電体層（２０）のうち２つの金属層（１０）の間に位置している１つの誘電体層（２０）と、を含む。複数のキャパシタ素子（４０）は、第１キャパシタ素子（４１）及び第２キャパシタ素子（４２）を含む。第１キャパシタ素子（４１）及び第２キャパシタ素子（４２）は、第１方向（Ｄ１）において、第１キャパシタ素子（４１）及び第２キャパシタ素子（４２）の順に並んでいる。第２キャパシタ素子（４２）のキャパシタンスが、第１キャパシタ素子（４１）のキャパシタンスよりも大きい。
　第８の態様に係るキャパシタ（１００）では、より広い周波数帯域においてインピーダンスをより低くすることが可能となる。
　第９の態様に係るキャパシタ（１００Ａ）は、積層体（９Ａ）と、複数の第１外部電極（１Ａ）及び複数の第２外部電極（２Ａ）と、を備える。積層体（９Ａ）は、複数の金属層（１０Ａ）及び複数の誘電体層（２０Ａ）を有し、複数の金属層（１０Ａ）及び複数の誘電体層（２０Ａ）が積層体（９Ａ）の厚さ方向（Ｄ１１）において交互に並んでいる。複数の第１外部電極（１Ａ）及び複数の第２外部電極（２Ａ）は、積層体（９Ａ）の厚さ方向（Ｄ１１）において積層体（９Ａ）を貫通している。複数の金属層（１０Ａ）は、複数の第１金属層（１１Ａ）と、複数の第２金属層（１２Ａ）と、を含む。複数の第１金属層（１１Ａ）は、複数の第１外部電極（１Ａ）に接続されており、かつ、複数の第２外部電極（２Ａ）から離れており、積層体（９Ａ）の厚さ方向（Ｄ１１）において互いに離隔して並んでいる。複数の第２金属層（１２Ａ）は、複数の第２外部電極（２Ａ）に接続されており、かつ、複数の第１外部電極（１Ａ）から離れており、積層体（９Ａ）の厚さ方向（Ｄ１１）において互いに離隔して並んでいる。複数の金属層（１０Ａ）では、積層体（９Ａ）の厚さ方向（Ｄ１１）において、複数の第１金属層（１１Ａ）と複数の第２金属層（１２Ａ）とが一層ごと交互に並んでいる。
　第９の態様に係るキャパシタ（１００Ａ）によれば、低インピーダンス化を図ることが可能となる。
　第１０の態様に係る電源モジュール（２００；２００Ａ）は、ＤＣ／ＤＣコンバータ（２０１；２０１Ａ）と、インダクタ（Ｌ１；Ｌ１１）と、第１～９の態様のいずれか一つのキャパシタ（１００；１００Ａ）と、を備える。インダクタ（Ｌ１；Ｌ１１）は、ＤＣ／ＤＣコンバータ（２０１；２０１Ａ）の出力端に接続されている。キャパシタ（１００；１００Ａ）は、インダクタ（Ｌ１；Ｌ１１）及び負荷（３００）間の配線部（２３３；２３３Ａ）とグランドとの間に接続されている。
　第１０の態様に係る電源モジュール（２００；２００Ａ）によれば、低インピーダンス化を図ることが可能となる。
　１　第１外部電極
　１Ａ　第１外部電極
　２　第２外部電極
　２Ａ　第２外部電極
　３　第３外部電極
　４　第４外部電極
　５　第１絶縁膜
　６　第２絶縁膜
　７　基板
　７１　第１主面
　７２　第２主面
　８　外装部
　８１　第１主面
　８２　第２主面
　８３　第３主面
　８４　第４主面
　８５　第５主面
　８６　第６主面
　９、９ａ、９Ａ　積層体
　１０　金属層
　１０１　第１主面
　１０２　第２主面
　１１０　第１多孔質部
　１１０Ａ　表面
　１１２　孔
　１２０　第２多孔質部
　１２０Ａ　表面
　１２２　孔
　１１、１１Ａ　第１金属層
　１１１Ａ　第１部分
　１１１Ｂ　第２部分
　１２、１２Ａ　第２金属層
　１２１Ａ　第１部分
　１２１Ｂ　第２部分
　１３　第３金属層
　１４　第４金属層
　１５　第５金属層
　２０　誘電体層
　３０　固体電解質層
　４０　キャパシタ素子
　４１　第１キャパシタ素子
　４２　第２キャパシタ素子
　４３　第３キャパシタ素子
　５０　接着層
　１００、１００Ａ　キャパシタ
　２００、２００Ａ　電源モジュール
　２０１、２０１Ａ　ＤＣ／ＤＣコンバータ
　Ｃ１　キャパシタ
　Ｃ２　キャパシタ
　Ｃ３　キャパシタ
　Ｃ１１　第１キャパシタ
　Ｃ１２　第２キャパシタ
　Ｃ２１　キャパシタ
　Ｃ２２　キャパシタ
　Ｌ１、Ｌ１１　インダクタ
　２３１、２３１Ａ　配線部
　２３２，２３２Ａ　配線部
　２３３、２３３Ａ　配線部
　３００　負荷
　Ｄ０　厚さ方向
　Ｄ１　第１方向
　Ｄ２　第２方向
　Ｄ３　第３方向
　Ｄ１１　厚さ方向

Claims (10)

  1. 　複数の金属層及び複数の誘電体層を有し、前記複数の金属層及び前記複数の誘電体層が第１方向において交互に並んでいる積層体と、
    　前記第１方向に直交する第２方向において前記積層体を挟んで互いに対向する第１外部電極及び第２外部電極と、
    　前記第１方向と前記第２方向とに直交する第３方向において前記積層体を挟んで互いに対向する第３外部電極及び第４外部電極と、を備え、
    　前記複数の金属層は、
    　　前記第１外部電極に接続されており、かつ、前記第２外部電極から離れており、前記第１方向において互いに離隔して並んでいる複数の第１金属層と、
    　　前記第２外部電極に接続されており、かつ、前記第１外部電極から離れており、前記第１方向において互いに離隔して並んでいる複数の第２金属層と、
    　　前記第３外部電極に接続されており、かつ、前記第４外部電極から離れており、前記第１方向において互いに離隔して並んでいる複数の第３金属層と、
    　　前記第４外部電極に接続されており、かつ、前記第３外部電極から離れており、前記第１方向において互いに離隔して並んでいる複数の第４金属層と、を含み、
    　前記複数の金属層では、
    　　前記複数の第１金属層と前記複数の第２金属層とが前記第１方向において並んでおり、
    　　前記複数の第３金属層と前記複数の第４金属層とが前記第１方向において並んでおり、
    　　前記第１方向において、前記複数の第１金属層の各々は、前記複数の第３金属層及び前記複数の第４金属層のうち少なくとも１つの金属層と隣り合っており、
    　　前記第１方向において、前記複数の第３金属層の各々は、前記複数の第１金属層及び前記複数の第２金属層のうち少なくとも１つの金属層と隣り合っている、
    　キャパシタ。
  2. 　前記複数の第１金属層と前記複数の第２金属層とが一層ごとに交互に並んでおり、
    　前記複数の第３金属層と前記複数の第４金属層とが一層ごとに交互に並んでいる、
    　請求項１に記載のキャパシタ。
  3. 　前記第１方向において、前記複数の第１金属層と前記複数の第３金属層と前記複数の第２金属層と前記複数の第４金属層は、一層ごとに、第１金属層、第３金属層、第２金属層及び第４金属層の順に並んでいる、
    　請求項２に記載のキャパシタ。
  4. 　前記第２方向における前記第１外部電極と前記第２外部電極との間の距離が、前記第３方向における前記第３外部電極と前記第４外部電極との間の距離よりも短い、
    　請求項１～３のいずれか一項に記載のキャパシタ。
  5. 　前記積層体の少なくとも一部を覆っており、直方体状の外形を有する外装部を更に備え、
    　前記外装部は、
    　　前記第２方向において前記積層体から見て互いに反対側に位置している第１主面及び第２主面と、
    　　前記第３方向において前記積層体から見て互いに反対側に位置している第３主面及び第４主面と、
    　　前記第１方向において前記積層体から見て互いに反対側に位置している第５主面及び第６主面と、を有し、
    　前記第１外部電極は、前記第１主面と前記第５主面と前記第６主面とに跨って配置されており、
    　前記第２外部電極は、前記第２主面と前記第５主面と前記第６主面とに跨って配置されており、
    　前記第３外部電極は、前記第３主面と前記第５主面と前記第６主面とに跨って配置されており、
    　前記第４外部電極は、前記第４主面と前記第５主面と前記第６主面とに跨って配置されている、
    　請求項１～４のいずれか一項に記載のキャパシタ。
  6. 　前記複数の金属層は、
    　　前記第１方向において前記積層体の一方端に位置しており、前記第３外部電極と前記第４外部電極との両方に接続されており、かつ、前記第１外部電極及び前記第２外部電極から離れている第５金属層を更に含む、
    　請求項１～５のいずれか一項に記載のキャパシタ。
  7. 　前記積層体は、各々が、前記複数の金属層のうち前記第１方向において隣り合う２つの金属層と、前記複数の誘電体層のうち前記２つの金属層の間に位置している１つの誘電体層と、を含む複数のキャパシタ素子を有しており、
    　前記複数のキャパシタ素子の各々は、
    　　前記２つの金属層のうち１つの金属層と前記１つの誘電体層との間に介在している固体電解質層を更に含む、
    　請求項１～６のいずれか一項に記載のキャパシタ。
  8. 　前記積層体は、各々が、前記複数の金属層のうち前記第１方向において隣り合う２つの金属層と、前記複数の誘電体層のうち前記２つの金属層の間に位置している１つの誘電体層と、を含む複数のキャパシタ素子を有しており、
    　前記複数のキャパシタ素子は、
    　　第１キャパシタ素子と
    　　前記第１キャパシタ素子よりもキャパシタンスが大きい第２キャパシタ素子と、を含み、
    　前記第１キャパシタ素子及び前記第２キャパシタ素子は、前記第１方向において、前記第１キャパシタ素子及び前記第２キャパシタ素子の順に並んでいる、
    　請求項１～７のいずれか一項に記載のキャパシタ。
  9. 　複数の金属層及び複数の誘電体層を有し、前記複数の金属層及び前記複数の誘電体層が厚さ方向において交互に並んでいる積層体と、
    　前記積層体の前記厚さ方向において前記積層体を貫通している複数の第１外部電極及び複数の第２外部電極と、を備え、
    　前記複数の金属層は、
    　　前記複数の第１外部電極に接続されており、かつ、前記複数の第２外部電極から離れており、前記積層体の前記厚さ方向において互いに離隔して並んでいる複数の第１金属層と、
    　　前記複数の第２外部電極に接続されており、かつ、前記複数の第１外部電極から離れており、前記積層体の前記厚さ方向において互いに離隔して並んでいる複数の第２金属層と、を含み、
    　前記複数の金属層では、
    　　前記積層体の前記厚さ方向において、前記複数の第１金属層と前記複数の第２金属層とが一層ごと交互に並んでいる、
    　キャパシタ。
  10. 　ＤＣ／ＤＣコンバータと、
    　前記ＤＣ／ＤＣコンバータの出力端に接続されているインダクタと、
    　前記インダクタ及び負荷間の配線部とグランドとの間に接続されている、請求項１～９のいずれか一項に記載のキャパシタと、を備える、
    　電源モジュール。
     
PCT/JP2023/009043 2022-03-15 2023-03-09 キャパシタ及び電源モジュール WO2023176684A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022-040815 2022-03-15
JP2022040815 2022-03-15

Publications (1)

Publication Number Publication Date
WO2023176684A1 true WO2023176684A1 (ja) 2023-09-21

Family

ID=88023277

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/009043 WO2023176684A1 (ja) 2022-03-15 2023-03-09 キャパシタ及び電源モジュール

Country Status (1)

Country Link
WO (1) WO2023176684A1 (ja)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09260217A (ja) * 1996-03-25 1997-10-03 Hitachi Aic Inc 金属箔積層型コンデンサ
JPH10209713A (ja) * 1997-01-24 1998-08-07 Taiyo Yuden Co Ltd 積層型電子部品
JPH11288846A (ja) * 1998-02-09 1999-10-19 Matsushita Electric Ind Co Ltd ４端子コンデンサ
JP2000505976A (ja) * 1996-12-11 2000-05-16 サムソン エレクトロニクス カンパニー リミテッド 携帯用無線端末機の電源調節装置及び方法
JP2000195742A (ja) * 1998-12-24 2000-07-14 Kyocera Corp 積層セラミックコンデンサ
JP2009027044A (ja) * 2007-07-20 2009-02-05 Taiyo Yuden Co Ltd 積層コンデンサ及びコンデンサ内蔵配線基板
JP2009088516A (ja) * 2007-09-28 2009-04-23 Samsung Electro-Mechanics Co Ltd 積層型キャパシタ
WO2021172236A1 (ja) * 2020-02-28 2021-09-02 パナソニックＩｐマネジメント株式会社 電解コンデンサおよびその製造方法
WO2021200197A1 (ja) * 2020-03-31 2021-10-07 パナソニックＩｐマネジメント株式会社 電解コンデンサ

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09260217A (ja) * 1996-03-25 1997-10-03 Hitachi Aic Inc 金属箔積層型コンデンサ
JP2000505976A (ja) * 1996-12-11 2000-05-16 サムソン エレクトロニクス カンパニー リミテッド 携帯用無線端末機の電源調節装置及び方法
JPH10209713A (ja) * 1997-01-24 1998-08-07 Taiyo Yuden Co Ltd 積層型電子部品
JPH11288846A (ja) * 1998-02-09 1999-10-19 Matsushita Electric Ind Co Ltd ４端子コンデンサ
JP2000195742A (ja) * 1998-12-24 2000-07-14 Kyocera Corp 積層セラミックコンデンサ
JP2009027044A (ja) * 2007-07-20 2009-02-05 Taiyo Yuden Co Ltd 積層コンデンサ及びコンデンサ内蔵配線基板
JP2009088516A (ja) * 2007-09-28 2009-04-23 Samsung Electro-Mechanics Co Ltd 積層型キャパシタ
WO2021172236A1 (ja) * 2020-02-28 2021-09-02 パナソニックＩｐマネジメント株式会社 電解コンデンサおよびその製造方法
WO2021200197A1 (ja) * 2020-03-31 2021-10-07 パナソニックＩｐマネジメント株式会社 電解コンデンサ

Similar Documents

Publication Publication Date Title
US6836401B2 (en) Capacitor, laminated capacitor, and capacitor built-in-board
US8149565B2 (en) Circuit board device and integrated circuit device
US9006585B2 (en) Device for surface mounting and capacitor element
TWI398890B (zh) Chip type solid electrolytic capacitors
US10008340B2 (en) Composite electronic component, board having the same, and power smoother including the same
US7430107B2 (en) Monolithic capacitor, circuit board, and circuit module
US20080232039A1 (en) Solid electrolytic capacitor and method of manufacturing same
US9881736B2 (en) Multilayer ceramic component
KR100962926B1 (ko) 고체 전해 콘덴서
US6785147B2 (en) Circuit module
US20090168304A1 (en) Stacked solid electrolytic capacitor
US9490077B2 (en) Solid electrolytic capacitor and mounting assembly
US10861759B2 (en) Circuit module
US20120018206A1 (en) Solid electrolytic capacitor
US10028381B2 (en) Composite electronic component and board having the same
KR20070002654A (ko) 적층형 칩 커패시터
WO2023176684A1 (ja) キャパシタ及び電源モジュール
WO2021230089A1 (ja) 集積回路の電源供給用の電気回路、コンデンサ及び集積回路付電気回路
CN111095452A (zh) 固体电解电容器及其制造方法
JP2023028537A (ja) 電気装置、フィルタ装置及びコンデンサモジュール
WO2022181606A1 (ja) フィルタ回路
WO2023054059A1 (ja) コンデンサ素子、モジュール及び半導体複合装置
JP2008166760A (ja) 電解コンデンサの実装体
KR102041648B1 (ko) 복합 전자부품, 그 실장 기판 및 이를 포함하는 전원 안정화 유닛
JP5167958B2 (ja) 固体電解コンデンサ

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23770640

Country of ref document: EP

Kind code of ref document: A1