JP2003318066A - コンデンサモジュール - Google Patents
コンデンサモジュールInfo
- Publication number
- JP2003318066A JP2003318066A JP2002123849A JP2002123849A JP2003318066A JP 2003318066 A JP2003318066 A JP 2003318066A JP 2002123849 A JP2002123849 A JP 2002123849A JP 2002123849 A JP2002123849 A JP 2002123849A JP 2003318066 A JP2003318066 A JP 2003318066A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- array
- potential
- current flows
- conductor pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
(57)【要約】
【課題】 等価直列インダクタンスを低減できるコンデ
ンサモジュールを提供する。 【解決手段】 対向する２つの側面に４個宛計８個の外
部電極２２ａ〜２２ｈを有し計４個のコンデンサ部２３
ａ〜２３ｄを並列状態で内蔵したコンデンサアレイ２１
と、外部電極２２ａ〜２２ｈの数及び位置に対応した計
８個のランド１２ａ〜１２ｈを有し、その内の４個のラ
ンド１２ａ，１２ｄ，１２ｅ，１２ｈが電源電位用導体
線１３に導通し、他の４個のランド１２ｂ，１２ｃ，１
２ｆ，１２ｇがスルーホール１２ｂ１，１２ｃ１，１２
ｆ１，１２ｇ１を通じて基板裏面の接地電位用導体線
（図示省略）に導通したアレイ接続用導体パターンとか
らコンデンサモジュールを構成する。
ンサモジュールを提供する。 【解決手段】 対向する２つの側面に４個宛計８個の外
部電極２２ａ〜２２ｈを有し計４個のコンデンサ部２３
ａ〜２３ｄを並列状態で内蔵したコンデンサアレイ２１
と、外部電極２２ａ〜２２ｈの数及び位置に対応した計
８個のランド１２ａ〜１２ｈを有し、その内の４個のラ
ンド１２ａ，１２ｄ，１２ｅ，１２ｈが電源電位用導体
線１３に導通し、他の４個のランド１２ｂ，１２ｃ，１
２ｆ，１２ｇがスルーホール１２ｂ１，１２ｃ１，１２
ｆ１，１２ｇ１を通じて基板裏面の接地電位用導体線
（図示省略）に導通したアレイ接続用導体パターンとか
らコンデンサモジュールを構成する。
Description
【０００１】
【発明の属する技術分野】本発明は、複数のコンデンサ
部を内蔵したコンデンサアレイとアレイ接続用導体パタ
ーンとを備えたコンデンサモジュールに関する。
部を内蔵したコンデンサアレイとアレイ接続用導体パタ
ーンとを備えたコンデンサモジュールに関する。
【０００２】
【従来の技術】ＣＰＵ（中央処理装置）等のアクティブ
デバイスはその電源配線に重畳されたノイズによって誤
動作を生じることがあり、これを防止するためにバイパ
スコンデンサが使用されている。
デバイスはその電源配線に重畳されたノイズによって誤
動作を生じることがあり、これを防止するためにバイパ
スコンデンサが使用されている。
【０００３】図１（Ａ）はバイパスコンデンサが使用さ
れた回路の一例を示すもので、図中の符号１はＤＣ／Ｄ
Ｃコンバータ、２はＣＰＵ、３は電源配線の抵抗成分、
４はバイパスコンデンサである。バイパスコンデンサ４
は一端を電源配線に接続され他端を接地されており、電
源配線に重畳されたノイズはこのバイパスコンデンサ４
によって除去される。
れた回路の一例を示すもので、図中の符号１はＤＣ／Ｄ
Ｃコンバータ、２はＣＰＵ、３は電源配線の抵抗成分、
４はバイパスコンデンサである。バイパスコンデンサ４
は一端を電源配線に接続され他端を接地されており、電
源配線に重畳されたノイズはこのバイパスコンデンサ４
によって除去される。
【０００４】
【発明が解決しようとする課題】前記のバイパスコンデ
ンサ４は図１（Ａ）に示すようにキャパシタンスＣの他
にインダクタンスＬ（等価直列インダクタンス：ＥＳ
Ｌ）を有しているため、ＣＰＵ２に所定電力が供給され
るときの変化成分がバイパスコンデンサ４に流れる際に
インダクタンスＬにより発生する磁界の影響によって、
図１（Ｂ）に示すようにＣＰＵ２への入力電圧Ｖｃｃが
大きく降下する現象が生じ、この入力電圧Ｖｃｃの降下
によってＣＰＵ２に誤作動を生じる不具合がある。
ンサ４は図１（Ａ）に示すようにキャパシタンスＣの他
にインダクタンスＬ（等価直列インダクタンス：ＥＳ
Ｌ）を有しているため、ＣＰＵ２に所定電力が供給され
るときの変化成分がバイパスコンデンサ４に流れる際に
インダクタンスＬにより発生する磁界の影響によって、
図１（Ｂ）に示すようにＣＰＵ２への入力電圧Ｖｃｃが
大きく降下する現象が生じ、この入力電圧Ｖｃｃの降下
によってＣＰＵ２に誤作動を生じる不具合がある。
【０００５】本発明は前記事情に鑑みて創作されたもの
で、その目的とするところは、等価直列インダクタンス
を低減できるコンデンサモジュールを提供することにあ
る。
で、その目的とするところは、等価直列インダクタンス
を低減できるコンデンサモジュールを提供することにあ
る。
【０００６】
【課題を解決するための手段】前記目的を達成するた
め、本発明のコンデンサモジュールは、２以上のコンデ
ンサ部を並列状態で内蔵し各コンデンサ部に対応する１
対の外部電極を対向側面に有するコンデンサアレイと、
コンデンサアレイの一部のコンデンサ部に所定方向の電
流が流れるように電位を付与し得、且つ、他のコンデン
サ部に逆方向の電流が流れるように電位を付与し得るア
レイ接続用導体パターンとを備える、ことをその特徴と
する。
め、本発明のコンデンサモジュールは、２以上のコンデ
ンサ部を並列状態で内蔵し各コンデンサ部に対応する１
対の外部電極を対向側面に有するコンデンサアレイと、
コンデンサアレイの一部のコンデンサ部に所定方向の電
流が流れるように電位を付与し得、且つ、他のコンデン
サ部に逆方向の電流が流れるように電位を付与し得るア
レイ接続用導体パターンとを備える、ことをその特徴と
する。
【０００７】このコンデンサモジュールによれば、アレ
イ接続用導体パターンを通じてコンデンサアレイの一部
のコンデンサ部に所定方向の電流が流れるように電位を
付与し、且つ、他のコンデンサ部に逆方向の電流が流れ
るように電位を付与することにより、所定方向の電流が
流れるコンデンサ部のインダクタンスにより発生する磁
界の方向と逆方向の電流が流れるコンデンサ部のインダ
クタンスにより発生する磁界の方向とを逆向きにして磁
界相殺作用を生じさせ、この磁界相殺作用によって実質
的な等価直列インダクタンスを低減することができる。
イ接続用導体パターンを通じてコンデンサアレイの一部
のコンデンサ部に所定方向の電流が流れるように電位を
付与し、且つ、他のコンデンサ部に逆方向の電流が流れ
るように電位を付与することにより、所定方向の電流が
流れるコンデンサ部のインダクタンスにより発生する磁
界の方向と逆方向の電流が流れるコンデンサ部のインダ
クタンスにより発生する磁界の方向とを逆向きにして磁
界相殺作用を生じさせ、この磁界相殺作用によって実質
的な等価直列インダクタンスを低減することができる。
【０００８】本発明の前記目的とそれ以外の目的と、構
成特徴と、作用効果は、以下の説明と添付図面によって
明らかとなる。
成特徴と、作用効果は、以下の説明と添付図面によって
明らかとなる。
【０００９】
【発明の実施の形態】図２は本発明を適用したコンデン
サモジュールの一実施形態を示すもので、図中の符号１
１はプラスチックやセラミックス等から成る基板、符号
２１は積層セラミックコンデンサアレイ等から成るコン
デンサアレイである。また、図中の＋は電源電位を示す
記号で、Ｇは接地電位を示す記号である。
サモジュールの一実施形態を示すもので、図中の符号１
１はプラスチックやセラミックス等から成る基板、符号
２１は積層セラミックコンデンサアレイ等から成るコン
デンサアレイである。また、図中の＋は電源電位を示す
記号で、Ｇは接地電位を示す記号である。
【００１０】基板１１は、図３に示すようなアレイ接続
用導体パターンを主面に備えている。このアレイ接続用
導体パターンは、コンデンサアレイ２１の外部電極２２
ａ〜２２ｈの数及び位置に対応した計８個のランド１２
ａ〜１２ｈを有し、その内の４個のランド１２ａ，１２
ｄ，１２ｅ，１２ｈは電源電位用導体線１３に導通して
いる。また、他の４個のランド１２ｂ，１２ｃ，１２
ｆ，１２ｇはスルーホール１２ｂ１，１２ｃ１，１２ｆ
１，１２ｇ１を通じて基板裏面の接地電位用導体線（図
示省略）に導通している。
用導体パターンを主面に備えている。このアレイ接続用
導体パターンは、コンデンサアレイ２１の外部電極２２
ａ〜２２ｈの数及び位置に対応した計８個のランド１２
ａ〜１２ｈを有し、その内の４個のランド１２ａ，１２
ｄ，１２ｅ，１２ｈは電源電位用導体線１３に導通して
いる。また、他の４個のランド１２ｂ，１２ｃ，１２
ｆ，１２ｇはスルーホール１２ｂ１，１２ｃ１，１２ｆ
１，１２ｇ１を通じて基板裏面の接地電位用導体線（図
示省略）に導通している。
【００１１】一方、コンデンサアレイ２１は、図４
（Ａ）〜図４（Ｃ）に示すように、全体が直方体形状を
成し、対向する２つの側面に４個宛計８個の外部電極２
２ａ〜２２ｈを有している。また、コンデンサアレイ２
１は個々のキャパシタンスがほぼ等しい計４個のコンデ
ンサ部２３ａ〜２３ｄを並列状態で内蔵しており、コン
デンサ部２３ａには１対の外部電極２２ａ，２２ｂが対
応し、コンデンサ部２３ｂには１対の外部電極２２ｃ，
２２ｄが対応し、コンデンサ部２３ｃには１対の外部電
極２２ｅ，２２ｆが対応し、コンデンサ部２３ｄには１
対の外部電極２２ｇ，２２ｈが対応している。図４
（Ｃ）から分かるように、各コンデンサ部２３ａ〜２３
ｄは多数の内部電極がセラミックス等を介して積層され
た構造を有し、各コンデンサ部２３ａ〜２３ｄを構成す
る多数の内部電極は相対する外部電極に交互に接合して
いる。
（Ａ）〜図４（Ｃ）に示すように、全体が直方体形状を
成し、対向する２つの側面に４個宛計８個の外部電極２
２ａ〜２２ｈを有している。また、コンデンサアレイ２
１は個々のキャパシタンスがほぼ等しい計４個のコンデ
ンサ部２３ａ〜２３ｄを並列状態で内蔵しており、コン
デンサ部２３ａには１対の外部電極２２ａ，２２ｂが対
応し、コンデンサ部２３ｂには１対の外部電極２２ｃ，
２２ｄが対応し、コンデンサ部２３ｃには１対の外部電
極２２ｅ，２２ｆが対応し、コンデンサ部２３ｄには１
対の外部電極２２ｇ，２２ｈが対応している。図４
（Ｃ）から分かるように、各コンデンサ部２３ａ〜２３
ｄは多数の内部電極がセラミックス等を介して積層され
た構造を有し、各コンデンサ部２３ａ〜２３ｄを構成す
る多数の内部電極は相対する外部電極に交互に接合して
いる。
【００１２】図２に示すように、前記のコンデンサアレ
イ２１は、コンデンサ部２３ａの一方の外部電極２２ａ
がランド１２ａに接合し他方の外部電極２２ｂがランド
１２ｂに接合し、また、コンデンサ部２３ｂの一方の外
部電極２２ｃがランド１２ｃに接合し他方の外部電極２
２ｄがランド１２ｄに接合し、さらに、コンデンサ部２
３ｃの一方の外部電極２２ｅがランド１２ｅに接合し他
方の外部電極２２ｆがランド１２ｆに接合し、さらに、
コンデンサ部２３ｄの一方の外部電極２２ｇがランド１
２ｇに接合し他方の外部電極２２ｈがランド１２ｈに接
合するように、アレイ接続用導体パターンに実装されて
いる。ちなみに、図２には外部電極２２ａ〜２２ｈとラ
ンド１２ａ〜１２ｈとを接続するときに用いられる半田
等の接合材の図示を省略してある。
イ２１は、コンデンサ部２３ａの一方の外部電極２２ａ
がランド１２ａに接合し他方の外部電極２２ｂがランド
１２ｂに接合し、また、コンデンサ部２３ｂの一方の外
部電極２２ｃがランド１２ｃに接合し他方の外部電極２
２ｄがランド１２ｄに接合し、さらに、コンデンサ部２
３ｃの一方の外部電極２２ｅがランド１２ｅに接合し他
方の外部電極２２ｆがランド１２ｆに接合し、さらに、
コンデンサ部２３ｄの一方の外部電極２２ｇがランド１
２ｇに接合し他方の外部電極２２ｈがランド１２ｈに接
合するように、アレイ接続用導体パターンに実装されて
いる。ちなみに、図２には外部電極２２ａ〜２２ｈとラ
ンド１２ａ〜１２ｈとを接続するときに用いられる半田
等の接合材の図示を省略してある。
【００１３】図５は、図２に示したコンデンサモジュー
ルの変形例を示すもので、図２に示したコンデンサモジ
ュールと異なるところは、図６に示すように、アレイ接
続用導体パターンにおけるランド１２ｂ，１２ｃ，１２
ｆ，１２ｇからスルーホール１２ｂ１，１２ｃ１，１２
ｆ１，１２ｇ１を排除し、これらランド１２ｂ，１２
ｃ，１２ｆ，１２ｇを電源電位用導体線１３と同じ面に
設けた接地電位用導体線１４に導通させた点にある。
ルの変形例を示すもので、図２に示したコンデンサモジ
ュールと異なるところは、図６に示すように、アレイ接
続用導体パターンにおけるランド１２ｂ，１２ｃ，１２
ｆ，１２ｇからスルーホール１２ｂ１，１２ｃ１，１２
ｆ１，１２ｇ１を排除し、これらランド１２ｂ，１２
ｃ，１２ｆ，１２ｇを電源電位用導体線１３と同じ面に
設けた接地電位用導体線１４に導通させた点にある。
【００１４】図７は、図２にコンデンサモジュールの他
の変形例を示すもので、図２に示したコンデンサモジュ
ールと異なるところは、図８に示すように、アレイ接続
用導体パターンにおけるランド１２ａ，１２ｄ，１２
ｅ，１２ｈをこれらの中央を通る電源電位用導体線１５
に導通させた点と、ランド１２ｃ，１２ｇを接地電位用
導体線１６に導通させた点と、ランド１２ｂ，１２ｆを
別の接地電位用導体線１６に導通させた点にある。各接
地電位用導体線１６は、図に示すスルーホール１６ａを
通じて基板裏面の接地電位用導体線に導通させる他、ス
ルーホール１６ａを設けずに電源電位用導体線１５と同
じ面に設けた接地電位用導体線（図示省略）に導通させ
るようにしてもよい。
の変形例を示すもので、図２に示したコンデンサモジュ
ールと異なるところは、図８に示すように、アレイ接続
用導体パターンにおけるランド１２ａ，１２ｄ，１２
ｅ，１２ｈをこれらの中央を通る電源電位用導体線１５
に導通させた点と、ランド１２ｃ，１２ｇを接地電位用
導体線１６に導通させた点と、ランド１２ｂ，１２ｆを
別の接地電位用導体線１６に導通させた点にある。各接
地電位用導体線１６は、図に示すスルーホール１６ａを
通じて基板裏面の接地電位用導体線に導通させる他、ス
ルーホール１６ａを設けずに電源電位用導体線１５と同
じ面に設けた接地電位用導体線（図示省略）に導通させ
るようにしてもよい。
【００１５】図９は、図２と図５と図７のそれぞれに示
したコンデンサモジュールの等価回路を示すもので、ア
レイ接続用導体パターンに実装されたコンデンサアレイ
２１は、コンデンサ部２３ａの一方の外部電極２２ａ
と、コンデンサ部２３ｂの他方の外部電極２２ｄと、コ
ンデンサ部２３ｃの一方の外部電極２２ｅと、コンデン
サ部２３ｄの他方の外部電極２２ｈが電源電位＋とな
り、また、コンデンサ部２３ａの他方の外部電極２２ｂ
と、コンデンサ部２３ｂの一方の外部電極２２ｃと、コ
ンデンサ部２３ｃの他方の外部電極２２ｆと、コンデン
サ部２３ｄの一方の外部電極２２ｇが接地電位Ｇとな
る。
したコンデンサモジュールの等価回路を示すもので、ア
レイ接続用導体パターンに実装されたコンデンサアレイ
２１は、コンデンサ部２３ａの一方の外部電極２２ａ
と、コンデンサ部２３ｂの他方の外部電極２２ｄと、コ
ンデンサ部２３ｃの一方の外部電極２２ｅと、コンデン
サ部２３ｄの他方の外部電極２２ｈが電源電位＋とな
り、また、コンデンサ部２３ａの他方の外部電極２２ｂ
と、コンデンサ部２３ｂの一方の外部電極２２ｃと、コ
ンデンサ部２３ｃの他方の外部電極２２ｆと、コンデン
サ部２３ｄの一方の外部電極２２ｇが接地電位Ｇとな
る。
【００１６】図２と図５と図７のそれぞれに示したコン
デンサモジュールは、何れも図１に示したバイパスコン
デンサ４の代わりに用いることができる。図２に示した
コンデンサモジュールを図１に示したバイパスコンデン
サ４の代わりに用いる場合には、電源電位用導体線１３
を電源配線に接続し接地電位用導体線（図示省略）を接
地させればよい。また、図５に示したコンデンサモジュ
ールを図１に示したバイパスコンデンサ４の代わりに用
いる場合には、電源電位用導体線１３を電源配線に接続
し接地電位用導体線１４を接地させればよい。さらに、
図７に示したコンデンサモジュールを図１に示したバイ
パスコンデンサ４の代わりに用いる場合には、電源電位
用導体線１５を電源配線に接続し両接地電位用導体線１
６を接地させればよい。
デンサモジュールは、何れも図１に示したバイパスコン
デンサ４の代わりに用いることができる。図２に示した
コンデンサモジュールを図１に示したバイパスコンデン
サ４の代わりに用いる場合には、電源電位用導体線１３
を電源配線に接続し接地電位用導体線（図示省略）を接
地させればよい。また、図５に示したコンデンサモジュ
ールを図１に示したバイパスコンデンサ４の代わりに用
いる場合には、電源電位用導体線１３を電源配線に接続
し接地電位用導体線１４を接地させればよい。さらに、
図７に示したコンデンサモジュールを図１に示したバイ
パスコンデンサ４の代わりに用いる場合には、電源電位
用導体線１５を電源配線に接続し両接地電位用導体線１
６を接地させればよい。
【００１７】何れの場合も前記基板１１は必ずしも必要
なものではなく、同様のアレイ接続用導体パターンをＣ
ＰＵパッケージの裏面やＣＰＵ２が取り付けられた基板
の裏面または主面に形成し、このアレイ接続用導体パタ
ーンにコンデンサアレイ２１を実装するようにしても同
回路のコンデンサモジュールを構成することができる。
なものではなく、同様のアレイ接続用導体パターンをＣ
ＰＵパッケージの裏面やＣＰＵ２が取り付けられた基板
の裏面または主面に形成し、このアレイ接続用導体パタ
ーンにコンデンサアレイ２１を実装するようにしても同
回路のコンデンサモジュールを構成することができる。
【００１８】図９に矢印で示すように、ＣＰＵ２に所定
電力を供給するときにはそのときの変化成分が各コンデ
ンサ部２３ａ〜２３ｄに流れる。具体的には、図７中の
左から１番目のコンデンサ部２３ａと３番目のコンデン
サ部２３ｃには図中上向きに電流が流れ、且つ、左から
２番目のコンデンサ部２３ｂと４番目のコンデンサ部２
３ｄには図中下向きに電流が流れる。
電力を供給するときにはそのときの変化成分が各コンデ
ンサ部２３ａ〜２３ｄに流れる。具体的には、図７中の
左から１番目のコンデンサ部２３ａと３番目のコンデン
サ部２３ｃには図中上向きに電流が流れ、且つ、左から
２番目のコンデンサ部２３ｂと４番目のコンデンサ部２
３ｄには図中下向きに電流が流れる。
【００１９】つまり、左から１番目のコンデンサ部２３
ａと３番目のコンデンサ部２３ｃに流れる電流の向き
と、左から１番目のコンデンサ部２３ｂと４番目のコン
デンサ部２３ｄに流れる電流の向きとが逆方向となるこ
とから、左から１番目のコンデンサ部２３ａが持つイン
ダクタンスＬａと３番目のコンデンサ部２３ｃが持つイ
ンダクタンスＬｃにより発生する磁界の方向と、左から
２番目のコンデンサ部２３ｃが持つインダクタンスＬｂ
と４番目のコンデンサ部２３ｄが持つインダクタンスＬ
ｄにより発生する磁界の方向とは逆向きとなって磁界相
殺作用が生じ、この磁界相殺作用によって実質的な等価
直列インダクタンスが低減する。
ａと３番目のコンデンサ部２３ｃに流れる電流の向き
と、左から１番目のコンデンサ部２３ｂと４番目のコン
デンサ部２３ｄに流れる電流の向きとが逆方向となるこ
とから、左から１番目のコンデンサ部２３ａが持つイン
ダクタンスＬａと３番目のコンデンサ部２３ｃが持つイ
ンダクタンスＬｃにより発生する磁界の方向と、左から
２番目のコンデンサ部２３ｃが持つインダクタンスＬｂ
と４番目のコンデンサ部２３ｄが持つインダクタンスＬ
ｄにより発生する磁界の方向とは逆向きとなって磁界相
殺作用が生じ、この磁界相殺作用によって実質的な等価
直列インダクタンスが低減する。
【００２０】しかも、アレイ接続用導体パターンを通じ
て４個のコンデンサ部２３ａ〜２３ｄの半数に所定方向
の電流が流れ他の半数に逆方向の電流が流れるように電
位が付与されるため前記の磁界相殺作用を的確に発揮さ
せることができると共に、各コンデンサ部２３ａ〜２３
ｄに流れる電流の方向が交互に逆方向となるように電位
が付与されるため前記の磁界相殺作用をより効果的に発
揮させることができ、これにより等価直列インダクタン
スを確実に低減することができる。
て４個のコンデンサ部２３ａ〜２３ｄの半数に所定方向
の電流が流れ他の半数に逆方向の電流が流れるように電
位が付与されるため前記の磁界相殺作用を的確に発揮さ
せることができると共に、各コンデンサ部２３ａ〜２３
ｄに流れる電流の方向が交互に逆方向となるように電位
が付与されるため前記の磁界相殺作用をより効果的に発
揮させることができ、これにより等価直列インダクタン
スを確実に低減することができる。
【００２１】依って、等価直列インダクタンスにより発
生する磁界の影響でＣＰＵ２への入力電圧Ｖｃｃが大き
く降下する現象を抑制して、入力電圧Ｖｃｃの降下によ
ってＣＰＵ２に誤作動を生じることを防止することがで
きる。
生する磁界の影響でＣＰＵ２への入力電圧Ｖｃｃが大き
く降下する現象を抑制して、入力電圧Ｖｃｃの降下によ
ってＣＰＵ２に誤作動を生じることを防止することがで
きる。
【００２２】尚、前述の説明では、アレイ接続用導体パ
ターンを通じてコンデンサアレイ２１の４個のコンデン
サ部２３ａ〜２３ｄの半数に所定方向の電流が流れ他の
半数に逆方向の電流が流れるような電位を付与したが、
４個のコンデンサ部２３ａ〜２３ｄの１個に所定方向の
電流が流れ他の３個に逆方向の電流が流れるような電位
を付与し得るようなアレイ接続用導体パターンを用いて
も磁界相殺作用による等価直列インダクタンスの低減は
十分に可能である。
ターンを通じてコンデンサアレイ２１の４個のコンデン
サ部２３ａ〜２３ｄの半数に所定方向の電流が流れ他の
半数に逆方向の電流が流れるような電位を付与したが、
４個のコンデンサ部２３ａ〜２３ｄの１個に所定方向の
電流が流れ他の３個に逆方向の電流が流れるような電位
を付与し得るようなアレイ接続用導体パターンを用いて
も磁界相殺作用による等価直列インダクタンスの低減は
十分に可能である。
【００２３】また、前述の説明では、コンデンサアレイ
２１として計４個のコンデンサ部２３ａ〜２３ｄを並列
状態で内蔵したものを示したが、図１０（Ａ）及び図１
０（Ｂ）に示すように、対向する２つの側面に２個宛計
４個の外部電極３２ａ〜３２ｄを有し計２個のコンデン
サ部３３ａ，３３ｂを並列状態で内蔵したもの（符号３
１）をコンデンサアレイとして用いることもできる。
２１として計４個のコンデンサ部２３ａ〜２３ｄを並列
状態で内蔵したものを示したが、図１０（Ａ）及び図１
０（Ｂ）に示すように、対向する２つの側面に２個宛計
４個の外部電極３２ａ〜３２ｄを有し計２個のコンデン
サ部３３ａ，３３ｂを並列状態で内蔵したもの（符号３
１）をコンデンサアレイとして用いることもできる。
【００２４】この場合には、コンデンサアレイ３１とア
レイ接続用導体パターンを用いて図１０（Ｂ）に等価回
路を示すようなコンデンサモジュールを構成して、図１
０（Ｂ）中の左から１番目のコンデンサ部３３ａに図中
上向きに電流が流れるように電位を付与し、且つ、左か
ら２番目のコンデンサ部３３ｂに図中下向きに電流が流
れるように電位を付与すれば、左から１番目のコンデン
サ部３３ａが持つインダクタンスＬａと２番目のコンデ
ンサ部３３ｂが持つインダクタンスＬｂとに逆向き方向
の磁界を発生させて磁界相殺作用を生じさせ、この磁界
相殺作用によって実質的な等価直列インダクタンスを低
減して前記同様の効果を得ることができる。
レイ接続用導体パターンを用いて図１０（Ｂ）に等価回
路を示すようなコンデンサモジュールを構成して、図１
０（Ｂ）中の左から１番目のコンデンサ部３３ａに図中
上向きに電流が流れるように電位を付与し、且つ、左か
ら２番目のコンデンサ部３３ｂに図中下向きに電流が流
れるように電位を付与すれば、左から１番目のコンデン
サ部３３ａが持つインダクタンスＬａと２番目のコンデ
ンサ部３３ｂが持つインダクタンスＬｂとに逆向き方向
の磁界を発生させて磁界相殺作用を生じさせ、この磁界
相殺作用によって実質的な等価直列インダクタンスを低
減して前記同様の効果を得ることができる。
【００２５】コンデンサ部の総数が４または２以外の偶
数のものを使用する場合も、一部のコンデンサ部に所定
方向の電流が流れるように電位を付与し、且つ、他のコ
ンデンサ部に逆方向の電流が流れるように電位を付与す
れば磁界相殺作用による等価直列インダクタンスの低減
は十分に可能であるし、また、総数／２のコンデンサ部
に所定方向に電流が流れるように電位を付与し、且つ、
他のコンデンサ部に逆方向に電流が流れるように電位を
付与すれば磁界相殺作用を的確に発揮させることができ
るし、さらに、各コンデンサ部に流れる電流の方向が交
互に逆方向となるように電位を付与すれば磁界相殺作用
をより効果的に発揮させることができる。
数のものを使用する場合も、一部のコンデンサ部に所定
方向の電流が流れるように電位を付与し、且つ、他のコ
ンデンサ部に逆方向の電流が流れるように電位を付与す
れば磁界相殺作用による等価直列インダクタンスの低減
は十分に可能であるし、また、総数／２のコンデンサ部
に所定方向に電流が流れるように電位を付与し、且つ、
他のコンデンサ部に逆方向に電流が流れるように電位を
付与すれば磁界相殺作用を的確に発揮させることができ
るし、さらに、各コンデンサ部に流れる電流の方向が交
互に逆方向となるように電位を付与すれば磁界相殺作用
をより効果的に発揮させることができる。
【００２６】さらに、前述の説明では、コンデンサアレ
イ２１として計４個のコンデンサ部２３ａ〜２３ｄを並
列状態で内蔵したものを示したが、図１１（Ａ）及び図
１１（Ｂ）に示すように、対向する２つの側面に３個宛
計６個の外部電極４２ａ〜４２ｆを有し計３個のコンデ
ンサ部４３ａ〜４３ｃを並列状態で内蔵したもの（符号
４１）をコンデンサアレイとして用いることもできる。
イ２１として計４個のコンデンサ部２３ａ〜２３ｄを並
列状態で内蔵したものを示したが、図１１（Ａ）及び図
１１（Ｂ）に示すように、対向する２つの側面に３個宛
計６個の外部電極４２ａ〜４２ｆを有し計３個のコンデ
ンサ部４３ａ〜４３ｃを並列状態で内蔵したもの（符号
４１）をコンデンサアレイとして用いることもできる。
【００２７】この場合には、コンデンサアレイ４１とア
レイ接続用導体パターンを用いて図１１（Ｂ）に等価回
路を示すようなコンデンサモジュールを構成し、図１１
（Ｂ）中の左から１番目のコンデンサ部４３ａと３番目
のコンデンサ部４３ｃに図中上向きに電流が流れるよう
に電位を付与し、且つ、左から２番目のコンデンサ部４
３ｂに図中下向きに電流が流れるように電位を付与すれ
ば、左から１番目のコンデンサ部４３ａが持つインダク
タンスＬａ及び３番目のコンデンサ部４３ｃが持つイン
ダクタンスＬｃと、２番目のコンデンサ部４３ｂが持つ
インダクタンスＬｂとに逆向き方向の磁界を発生させて
磁界相殺作用を生じさせ、この磁界相殺作用によって実
質的な等価直列インダクタンスを低減して前記同様の効
果を得ることができる。勿論、左から１番目のコンデン
サ部４３ａと３番目のコンデンサ部４３ｃに図中下向き
に電流が流れるように電位を付与し、且つ、左から２番
目のコンデンサ部４３ｂに図中上向きに電流が流れるよ
うに電位を付与し得るようなアレイ接続用導体パターン
を用いた場合でも前記同様の効果を得ることができる。
レイ接続用導体パターンを用いて図１１（Ｂ）に等価回
路を示すようなコンデンサモジュールを構成し、図１１
（Ｂ）中の左から１番目のコンデンサ部４３ａと３番目
のコンデンサ部４３ｃに図中上向きに電流が流れるよう
に電位を付与し、且つ、左から２番目のコンデンサ部４
３ｂに図中下向きに電流が流れるように電位を付与すれ
ば、左から１番目のコンデンサ部４３ａが持つインダク
タンスＬａ及び３番目のコンデンサ部４３ｃが持つイン
ダクタンスＬｃと、２番目のコンデンサ部４３ｂが持つ
インダクタンスＬｂとに逆向き方向の磁界を発生させて
磁界相殺作用を生じさせ、この磁界相殺作用によって実
質的な等価直列インダクタンスを低減して前記同様の効
果を得ることができる。勿論、左から１番目のコンデン
サ部４３ａと３番目のコンデンサ部４３ｃに図中下向き
に電流が流れるように電位を付与し、且つ、左から２番
目のコンデンサ部４３ｂに図中上向きに電流が流れるよ
うに電位を付与し得るようなアレイ接続用導体パターン
を用いた場合でも前記同様の効果を得ることができる。
【００２８】コンデンサ部の総数が３以外の奇数（１を
除く）のものを使用する場合も、一部のコンデンサ部に
所定方向の電流が流れるように電位を付与し、且つ、他
のコンデンサ部に逆方向の電流が流れるように電位を付
与すれば磁界相殺作用による等価直列インダクタンスの
低減は十分に可能であるし、また、（総数±１）／２の
コンデンサ部に所定方向に電流が流れるように電位を付
与し、且つ、他のコンデンサ部に逆方向に電流が流れる
ように電位を付与すれば磁界相殺作用を的確に発揮させ
ることができるし、さらに、各コンデンサ部に流れる電
流の方向が交互に逆方向となるように電位を付与すれば
磁界相殺作用をより効果的に発揮させることができる。
除く）のものを使用する場合も、一部のコンデンサ部に
所定方向の電流が流れるように電位を付与し、且つ、他
のコンデンサ部に逆方向の電流が流れるように電位を付
与すれば磁界相殺作用による等価直列インダクタンスの
低減は十分に可能であるし、また、（総数±１）／２の
コンデンサ部に所定方向に電流が流れるように電位を付
与し、且つ、他のコンデンサ部に逆方向に電流が流れる
ように電位を付与すれば磁界相殺作用を的確に発揮させ
ることができるし、さらに、各コンデンサ部に流れる電
流の方向が交互に逆方向となるように電位を付与すれば
磁界相殺作用をより効果的に発揮させることができる。
【００２９】さらに、前述の説明では、ＣＰＵの電源入
力系に用いられるバイパスコンデンサの代わりにコンデ
ンサモジュールを使用したものを示したが、ＣＰＵ以外
のアクティブデバイスの電源入力系に用いられるバイパ
スコンデンサの代わりに前記のコンデンサモジュールを
用いても前記同様の効果を得ることができるし、電源入
力系以外の箇所に用いられるコンデンサの代わりに前記
コンデンサモジュールを用いることで等価直列インダク
タンスを原因とした不具合を解消することもできる。
力系に用いられるバイパスコンデンサの代わりにコンデ
ンサモジュールを使用したものを示したが、ＣＰＵ以外
のアクティブデバイスの電源入力系に用いられるバイパ
スコンデンサの代わりに前記のコンデンサモジュールを
用いても前記同様の効果を得ることができるし、電源入
力系以外の箇所に用いられるコンデンサの代わりに前記
コンデンサモジュールを用いることで等価直列インダク
タンスを原因とした不具合を解消することもできる。
【００３０】
【発明の効果】以上詳述したように、本発明によれば、
等価直列インダクタンスを低減することができる。
等価直列インダクタンスを低減することができる。
【図１】バイパスコンデンサが使用された回路の一例を
示す図と、ＣＰＵへの入力電圧が大きく降下する現象を
示す図
示す図と、ＣＰＵへの入力電圧が大きく降下する現象を
示す図
【図２】本発明を適用したコンデンサモジュールの一実
施形態を示す図
施形態を示す図
【図３】図２に示したアレイ接続用導体パターンの説明
図
図
【図４】図２に示したコンデンサアレイの斜視図，横断
面図及び縦断面図
面図及び縦断面図
【図５】図２に示したコンデンサモジュールの変形例を
示す図
示す図
【図６】図５に示したアレイ接続用導体パターンの説明
図
図
【図７】図２に示したコンデンサモジュールの他の変形
例を示す図
例を示す図
【図８】図７に示したアレイ接続用導体パターンの説明
図
図
【図９】図２と図５と図７のそれぞれに示したコンデン
サモジュールの等価回路図
サモジュールの等価回路図
【図１０】図２に示したコンデンサアレイとは異なるタ
イプのコンデンサアレイの斜視図と、このコンデンサア
レイを用いたコンデンサモジュールの等価回路図
イプのコンデンサアレイの斜視図と、このコンデンサア
レイを用いたコンデンサモジュールの等価回路図
【図１１】図２に示したコンデンサアレイとは異なるタ
イプのコンデンサアレイの斜視図と、このコンデンサア
レイを用いたコンデンサモジュールの等価回路図
イプのコンデンサアレイの斜視図と、このコンデンサア
レイを用いたコンデンサモジュールの等価回路図
１１…基板、１２ａ〜１２ｈ…ランド、１２ｂ１，１２
ｃ１，１２ｆ１，１２ｇ１…スルーホール、１３…電源
電位用導体線、１４…接地電位用導体線、１５…電源電
位用導体線、１６…接地電位用導体線、１６ａ…スルー
ホール、２１…コンデンサアレイ、２２ａ〜２２ｈ…外
部電極、２３ａ〜２３ｄ…コンデンサ部、Ｌａ〜Ｌｄ…
インダクタンス、３１…コンデンサアレイ、３２ａ〜３
２ｄ…外部電極、３３ａ，３３ｂ…コンデンサ部、４１
…コンデンサアレイ、４２ａ〜４２ｆ…外部電極、４３
ａ〜４３ｃ…コンデンサ部。
ｃ１，１２ｆ１，１２ｇ１…スルーホール、１３…電源
電位用導体線、１４…接地電位用導体線、１５…電源電
位用導体線、１６…接地電位用導体線、１６ａ…スルー
ホール、２１…コンデンサアレイ、２２ａ〜２２ｈ…外
部電極、２３ａ〜２３ｄ…コンデンサ部、Ｌａ〜Ｌｄ…
インダクタンス、３１…コンデンサアレイ、３２ａ〜３
２ｄ…外部電極、３３ａ，３３ｂ…コンデンサ部、４１
…コンデンサアレイ、４２ａ〜４２ｆ…外部電極、４３
ａ〜４３ｃ…コンデンサ部。
フロントページの続き
(72)発明者 小原 将孝
東京都台東区上野６丁目16番20号 太陽誘
電株式会社内
Ｆターム(参考） 5E082 AA01 BB07 BC14 DD07 EE04
EE35 FG26 GG10 JJ02 MM22
MM24
Claims (5)
- 【請求項１】 ２以上のコンデンサ部を並列状態で内蔵
し各コンデンサ部に対応する１対の外部電極を対向側面
に有するコンデンサアレイと、 コンデンサアレイの一部のコンデンサ部に所定方向の電
流が流れるように電位を付与し得、且つ、他のコンデン
サ部に逆方向の電流が流れるように電位を付与し得るア
レイ接続用導体パターンとを備える、 ことを特徴とするコンデンサモジュール。 - 【請求項２】 アレイ接続用導体パターンは、コンデン
サアレイのコンデンサ部の総数が偶数であるときには総
数／２のコンデンサ部に所定方向に電流が流れるように
電位を付与し得、且つ、他のコンデンサ部に逆方向に電
流が流れるように電位を付与し得、また、コンデンサ部
の総数が奇数であるときには（総数±１）／２のコンデ
ンサ部に所定方向に電流が流れるように電位を付与し
得、且つ、他のコンデンサ部に逆方向に電流が流れるよ
うに電位を付与し得る、 ことを特徴とする請求項１に記載のコンデンサモジュー
ル。 - 【請求項３】 アレイ接続用導体パターンは、各コンデ
ンサ部に流れる電流の方向が交互に逆方向となるように
電位を付与し得る、 ことを特徴とする請求項２に記載のコンデンサモジュー
ル。 - 【請求項４】 アレイ接続用導体パターンは、コンデン
サアレイの外部電極の数に一致した数のランドを備え、
一部のランドは電源電位用導体線と導通し、他のランド
は接地電位用導体線に導通している、 ことを特徴とする請求項１〜３の何れか１項に記載のコ
ンデンサモジュール。 - 【請求項５】 アレイ接続用導体パターンは、アクティ
ブデバイスが取り付けられたパッケージまたは基板の裏
面または主面に設けられている、 ことを特徴とする請求項１〜４の何れか１項に記載のコ
ンデンサモジュール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002123849A JP2003318066A (ja) | 2002-04-25 | 2002-04-25 | コンデンサモジュール |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002123849A JP2003318066A (ja) | 2002-04-25 | 2002-04-25 | コンデンサモジュール |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003318066A true JP2003318066A (ja) | 2003-11-07 |
Family
ID=29539021
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002123849A Withdrawn JP2003318066A (ja) | 2002-04-25 | 2002-04-25 | コンデンサモジュール |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003318066A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006060876A (ja) * | 2004-08-17 | 2006-03-02 | Fuji Electric Holdings Co Ltd | コンデンサとその設置方法 |
| JP2009060114A (ja) * | 2007-08-31 | 2009-03-19 | Samsung Electro Mech Co Ltd | 積層型チップキャパシタ及びこれを具備した回路基板装置及び回路基板 |
| JP2009088516A (ja) * | 2007-09-28 | 2009-04-23 | Samsung Electro-Mechanics Co Ltd | 積層型キャパシタ |
| US8310804B2 (en) | 2007-05-22 | 2012-11-13 | Murata Manufacturing Co., Ltd. | Monolithic ceramic capacitor |
| WO2019053953A1 (ja) * | 2017-09-12 | 2019-03-21 | 株式会社村田製作所 | 積層コンデンサおよび回路モジュール |
-
2002
- 2002-04-25 JP JP2002123849A patent/JP2003318066A/ja not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006060876A (ja) * | 2004-08-17 | 2006-03-02 | Fuji Electric Holdings Co Ltd | コンデンサとその設置方法 |
| US8310804B2 (en) | 2007-05-22 | 2012-11-13 | Murata Manufacturing Co., Ltd. | Monolithic ceramic capacitor |
| JP2009060114A (ja) * | 2007-08-31 | 2009-03-19 | Samsung Electro Mech Co Ltd | 積層型チップキャパシタ及びこれを具備した回路基板装置及び回路基板 |
| JP2012033977A (ja) * | 2007-08-31 | 2012-02-16 | Samsung Electro-Mechanics Co Ltd | 積層型チップキャパシタ及びこれを具備した回路基板装置及び回路基板 |
| JP2009088516A (ja) * | 2007-09-28 | 2009-04-23 | Samsung Electro-Mechanics Co Ltd | 積層型キャパシタ |
| WO2019053953A1 (ja) * | 2017-09-12 | 2019-03-21 | 株式会社村田製作所 | 積層コンデンサおよび回路モジュール |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4437113B2 (ja) | 積層型キャパシターアレイ及びその配線接続構造 | |
| JP2003124383A5 (ja) | ||
| JP5534566B2 (ja) | ３端子コンデンサ実装構造 | |
| US20130083505A1 (en) | Wiring board, connector and electronic apparatus | |
| JPH0581448A (ja) | 電子構成群および電子構成群の製造方法 | |
| JP2014529202A5 (ja) | ||
| JP2003318066A (ja) | コンデンサモジュール | |
| JP5439900B2 (ja) | ランド構造 | |
| US20040264148A1 (en) | Method and system for fan fold packaging | |
| JP2011054864A (ja) | コンデンサ実装構造 | |
| JP2007311567A (ja) | コンデンサモジュール | |
| JP6799430B2 (ja) | 半導体装置及び表示装置 | |
| JPH0481332B2 (ja) | ||
| JP2003324030A (ja) | コンデンサの回路基板実装方法及びコンデンサ実装回路基板 | |
| JP6704066B2 (ja) | 分離回路の部品の集積接続の実現方法及び回路 | |
| JP4893114B2 (ja) | 多層配線基板 | |
| JP2019514227A5 (ja) | ||
| WO2010122919A1 (ja) | 磁気センサ | |
| JP2003324032A (ja) | コンデンサアレイ及びコンデンサモジュール | |
| JP6572820B2 (ja) | 電源供給構造 | |
| JP3913489B2 (ja) | 半導体装置 | |
| JP5254596B2 (ja) | 半導体集積回路および電子回路 | |
| JP5141806B2 (ja) | 多層配線基板 | |
| JP5874552B2 (ja) | 接合部材 | |
| JP2003329752A (ja) | 移動物体検出装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050705 |