JP6704066B2 - 分離回路の部品の集積接続の実現方法及び回路 - Google Patents

分離回路の部品の集積接続の実現方法及び回路 Download PDF

Info

Publication number
JP6704066B2
JP6704066B2 JP2018555655A JP2018555655A JP6704066B2 JP 6704066 B2 JP6704066 B2 JP 6704066B2 JP 2018555655 A JP2018555655 A JP 2018555655A JP 2018555655 A JP2018555655 A JP 2018555655A JP 6704066 B2 JP6704066 B2 JP 6704066B2
Authority
JP
Japan
Prior art keywords
circuit
components
component
pin
soldering
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018555655A
Other languages
English (en)
Other versions
JP2019514227A (ja
JP2019514227A5 (ja
Inventor
イープー ヂォン
イープー ヂォン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Xilong Toy Co Ltd
Original Assignee
Shenzhen Xilong Toy Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Xilong Toy Co Ltd filed Critical Shenzhen Xilong Toy Co Ltd
Publication of JP2019514227A publication Critical patent/JP2019514227A/ja
Publication of JP2019514227A5 publication Critical patent/JP2019514227A5/ja
Application granted granted Critical
Publication of JP6704066B2 publication Critical patent/JP6704066B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R4/00—Electrically-conductive connections between two or more conductive members in direct contact, i.e. touching one another; Means for effecting or maintaining such contact; Electrically-conductive connections having two or more spaced connecting locations for conductors and using contact members penetrating insulation
    • H01R4/02—Soldered or welded connections
    • H01R4/029—Welded connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04—Mounting of components, e.g. of leadless components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02371—Disposition of the redistribution layers connecting the bonding area on a surface of the semiconductor or solid-state body with another surface of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06183—On contiguous sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08137—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/08148—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bonding area connecting to a bonding area protruding from the surface of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08153—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/08195—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H01L2224/08198—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component the bonding area connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08265—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component
    • H01L2224/08268—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component the bonding area connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06551—Conductive connections on the side of the device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Connections Effected By Soldering, Adhesion, Or Permanent Deformation (AREA)

Description

本発明は回路ハードウェアの実現方法及び相関回路に関し，特に新規な回路作製方法及び該方法によって形成される回路装置に関する。
従来技術における回路配置方式においては、高度集積回路方式を採用する集積回路以外に、従来回路及び集積回路チップの周辺回路の大部分には分離回路が採用され、即ち分離した回路部品を回路部品として回路原理図に従って回路の接続を行うことによって、回路機能を実現することが多い。
よく使用される分離回路の部品は主に抵抗、コンデンサ、ダイオード、トランジスタ等を含む。従来の回路部品はピンはんだ付け方式によって印刷回路基板上にはんだ付けされるが、当然ながら簡単な回路、例えば何らかの実験ユニット回路はやはり導線によって直接、接続される。
回路加工技術の進歩に従い、特に自動はんだ付け加工技術の容易化のために、現在の分離回路の部品においてピンはんだ付けの方式ではなく、抵抗、ダイオード、トランジスタ等の部品をチップ部品として設計する方式が採用されている。特に集積回路チップのチップ加工技術との共通化によって、自動はんだ付け機によって各チップ部品を印刷回路基板上に取り付けることができる。
しかしながら、従来のピンはんだ付け技術にしてもチップ部品の装着加工技術にしても、部品を印刷回路基板上にはんだ付けすることが一般的であるが、印刷回路基板であるＰＣＢ板は、通常事前に設計されて渡される。ＰＣＢ板加工工場では、回路基板の前処理を行い、導線の大部分が一つの平板の絶縁材料上に予め印刷され、導線は予め設計された回路構造に従って該絶縁材料上にパターン印刷される。
このような従来の回路設計は回路基板の平面印刷技術の影響によって、回路全体が回路基板の寸法によって制限され、回路基板の平面上に回路をレイアウトして形成する必要があり、そして回路基板を使用する必要があるため、その空間寸法が柔軟に設計できず、設計して実現した回路基板の体積についても小さい体積の製品に応えることができない。従って、従来技術は、進歩し且つ改善される必要がある。
本発明の目的は分離回路の部品の集積接続の実現方法及び回路を提供し、三次元空間内でその回路の実現方式を考慮した上、印刷回路基板及び導線を必要とせずに、簡単で制限されない自由な回路及びその実現方法を実現することである。
本発明の技術的解決手段は、下記の通りである。
回路の直列及び／又は並列用の少なくとも３つの回路部品が配置され、当該部品のそれぞれが少なくとも１つの絶縁面及びピンを含み、回路の接続構造に従って、第１部品の第１のピンを第２部品の第１のピンにはんだ付けで直接接続し、前記第１部品の第２のピンを第３部品の第１のピンにはんだ付けで直接接続し、前記第２部品の絶縁面を前記第３部品の絶縁面に直接接続し、これら部品を回路の所望の接続方式に従って組合せモジュールとして形成することによって、回路基板及び接続導線を省略する分離回路の部品の集積接続の実現方法である。
前記部品の集積接続の実現方法において、前記第２及び第３部品のいずれかは、方体形状の抵抗を含み、前記ピンを構成するはんだ付けパッドが前記抵抗の少なくとも一端面及び前記一端面と対向する他端面上に配置されている。
前記部品の集積接続の実現方法において、前記抵抗の前記一端面と前記他端面との間の少なくとも一つの側面上には、前記一端面上の前記はんだ付けパッドと電気的に接続されるはんだ付けパッドがさらに配置されている。
前記部品の集積接続の実現方法において、前記抵抗の前記側面上に配置されるはんだ付けパッドの長さが、当該側面の長さの半分を超えるように設定する。
前記部品の集積接続の実現方法において、前記第２及び第３部品のいずれかは、異なる電流方向を区別する２つの前記ピンを構成するはんだ付けパッドが配置される方体形状のダイオードをさらに含んでいる。
前記部品の集積接続の実現方法において、前記第１部品は、ベース電極、コレクタ電極及びエミッタ電極の三つの異なる前記ピンを構成するはんだ付けパッドを含む方体形状のトランジスタをさらに含んでいる。
前記部品の集積接続の実現方法において、前記トランジスタの三つのはんだ付けパッドは、一列に配置し、前記ベース電極のはんだ付けパッドを中央位置に配置する。
前記分離回路に直列及び／又は並列用の少なくとも３つの回路部品を含み、当該部品のそれぞれが少なくとも１つの絶縁面及びピンを含み、回路の接続構造に従って、第１部品の第１のピンが第２部品の第１のピンにはんだ付けで直接接続され、前記第１部品の第２のピンが第３部品の第１のピンにはんだ付けで直接接続され、前記第２部品の絶縁面が前記第３部品の絶縁面に直接接続され、これら部品を回路の所望の接続方式に従って組合せモジュールとして形成することによって、回路基板及び接続導線を省略する分離回路のモジュール化回路である。
前記モジュール化回路において、前記第２及び第３部品のいずれかは方体形状の抵抗を含み、前記ピンを構成するはんだ付けパッドが前記抵抗の少なくとも一端面及び前記一端面と対向する他端面上に配置されている。
前記モジュール化回路において、前記第２及び第３部品のいずれかは、異なる電流方向を区別する２つの前記ピンを構成するはんだ付けパッドが配置される方体形状のダイオードを含んでいてもよい。
前記モジュール化回路において、前記第１部品は、ベース電極、コレクタ電極及びエミッタ電極の三つの異なる前記ピンを構成するはんだ付けパッドを含む方体形状のトランジスタを含んでいてもよい。
本発明が提供する分離回路の部品の集積接続の実現方法及び回路によれば、モジュール化の部品の採用及び部品上に配置されるはんだ付けしやすいはんだ付けパッドによって、積木遊びのようにはんだ付け・接続させて回路ユニットを形成することができるので、設計及び加工しやすい回路を実現し、このような回路はＰＣＢ回路基板を必要とせずに、部品間のはんだ付け・突付だけで回路ユニットを形成することができることによって、二次元回路基板の制限を解消し回路基板空間を節約した回路を実現するとともに、その設計実現方式が二次元平面内の回路基板はんだ付け加工に限定されなく、三次元空間内に部品間の直接はんだ付けを行って回路を実現し、従来技術のＰＣＢが回路基板平面内だけで作成される回路より広い設計空間を有し、且つ回路の設計から作製までの時間を短縮することができる。
本発明の第１の実施例の回路原理図である。 図１に示す回路原理図に対応する従来技術の回路基板を示す模式図である。 図１に示す回路原理図に対応する本発明の回路モジュールを示す模式図である。 図３に示す回路原理図に対応する本発明の回路モジュール化製品を示す模式図である。 本発明の回路中の最も基本的な接続方式の模式図、即ち直列方式のはんだ 付け接続の図示である。 本発明の回路中の最も基本的な接続方式の模式図、即ち並列方式のはんだ 付け接続の図示である。 図５ａに示す積層方式の他の同様な実現方案を示す模式図である。 本発明の第２の好ましい実施例の回路原理図を示す模式図である。 図７に示す回路原理図に対応する本発明の回路モジュールを示す模式図である。 図７に示す回路原理図に対応する本発明の回路モジュール化製品を示す模式図である。
以下、本発明の好ましい実施例について詳細に説明する。
本発明が提供する分離回路の部品の集積接続の実現方法において、回路の直列及び／又は並列用の少なくとも２つの回路部品が配置され、本発明の方法及び回路では回路基板を利用せず、回路部品を規則的な形状に形成して相互挿着またははんだ付けの方式でモジュール化集積型回路を実現し、回路の安定性の点から見て挿着よりはんだ付けの方が良い。モジュール化集積型の回路構造を採用することによって、より簡単な回路に対して三次元空間設計を自在に行い、ＰＣＢ板回路基板が平面上で回路を設計する必要があるという従来の回路技術の常識を打破した。当然ながら、より複雑な回路構造に対して、数学的トポロジ構造原理で設計し、より複雑な回路のコア部分に集積回路の設計を採用し、かつ本発明のモジュール化回路のモジュール方式に対応する集積回路チップを設計することによって、動作回路をはんだ付けして形成する必要がある。
本発明の回路における各部品を回路原理図の接続構造要件に従って、適切に部品を積層させ、かつ対応のピンの直接はんだ付けまたは挿着などで電気的に導通される接続方式によって、回路原理図の所望の接続方式に従って部品を集積化させ組合せモジュールとして形成し、回路基板及び接続導線を省略することで、コンパクトでフレキシブルな設計が可能であり、製品回路のスペース要件に応じて立体的な回路モジュールを形成して、回路機能を実現することができる。
本発明の前記部品の集積接続の実現方法及び回路構造において、前記部品は図１に示すように抵抗Ｒｌ０、Ｒ２０を、図７に示すように抵抗Ｒｌ、Ｒ２、Ｒ３を含み、それぞれの抵抗は抵抗値が異なる以外にその構造配置が類似であり、前記抵抗が主に方体形状、例えば直方体形状であり、実際のニーズに応じて具体的な寸法を設定してもよく、例えば放熱要件のような電気的特性に応じて様々な寸法仕様を設定してもよい。それぞれの抵抗において、少なくとも両端の側面上にははんだ付けパッド１１０が配置されている。このように直列の場合に抵抗が端から端へのはんだ付け接続によって延設される。
より好ましくは、図３、図４に示すように、前記抵抗を、端面から本体側の側面へ延在するはんだ付けパッド（即ち、Ｌ型はんだ付けパッド）として配置してもよい。即ち、少なくとも一つの本体側の側面上には、対応する端部の側面上のはんだ付けパッドと電気的に接続されるはんだ付けパッドが配置され、前記抵抗の前記本体側の側面上に配置されるはんだ付けパッドの長さが該側面の半分の長さを超えるように設定してよい。
具体的な接続原理については図５ａ及び図５ｂを参照されたい。図５ａに示すように、直列の場合のはんだ付け方式とは、併設される２つの部品を、側面の長さの半分を超えるはんだ付けパッドではんだ付けするということである。これによって、２つの抵抗を直列に接続する。一方、図５ｂに示すように、並列の場合に、前記２つの部品の両側のはんだ付けパッドをそれぞれ両側の２つの側面上に延設させることによって、２つの部品を併設するときに、両端のはんだ付けパッド間でははんだ付けすればよく、これにより、並列接続が形成される。図５ａ及び図５ｂには、本発明の２つの基本接続ユニット方式が示されている。他の各種類の直列・並列回路構造は、それぞれ上述した２種類の基本接続方式の組み合わせで実現されるが、異なる接続方式に対して、本発明の上述した部品のはんだ付けパッドについては、異なる構造特徴を採用すればよい。例えば図５ａ中のＬ形はんだ付けパッド構造は直列構造に適し、図５ｂ中の方形Ｃ字状のはんだ付けパッド構造は並列構造に適している。本発明の部品はんだ付けパッド構造の設定においては、抵抗の直列方式、並列方式、及びその他の部品の構造方式を区別するために、他の構造の仕様を設定することができる。特にダイオードの極性設置等の構造の仕様にさらに進歩する余地がある。
図２は従来技術のＰＣＢ板回路の実現方式の回路基板を示す模式図であり、その各部品が予め印刷された回路基板上の予約位置にチップはんだ付けまたは挿着はんだ付けされ、形成された回路製品が本発明の製品とは大幅に異なり、形成された本発明の製品がモジュール化構造を有し、且つ設計に応じて、特別な挿着外形を形成することができ、例えば、回路が位置する空間に対応する以外に、例えば人間や物品のような異なる空間形状も形成することができる。
本発明に記載の部品の集積接続の実現方法及びその回路モジュールにおいて、前記部品は、例えばダイオードなどの極性接続方向を有する部品、をさらに含む。図３及び図４に示すように、前述したダイオードが抵抗と同じような形状であってもよく、方体形状であってもよく、例えば正極には、表示されたパターンや突出などを追加するなど、ダイオードの接続方向を、様々な電流方向を区別できる２つのはんだ付けパッドとして設定することがより好ましい。ダイオード極性についての使用を確保するように、非対称なはんだ付けパッドを配置することがより効果的な設計方式である。
本発明に係る部品の集積接続の実現方法及びその回路において、上述した部品は、例えばトランジスタ及び集積回路チップ等のような、より多くのはんだ付けパッドの部品をさらに含む。トランジスタも方体形状であり、方体形状体内は、ベース電極、コレクタ電極及びエミッタ電極の三つの異なるはんだ付けパッドを含む、図８及び図９に示すような増幅重畳回路を有し、これにより、センサースイッチに適用することができる。前記トランジスタはＥ、Ｂ、Ｃの三つのはんだ付けパッドを有する。ベースモジュール（即ちＢモジュール）は、中央位置（例えばベースＢモジュールを一端側に配置するなど、異なるはんだ付け構造要件に応じて、三つのピンのはんだ付けパッドは他の構造配置を有してもよい。）に配置され、かつトランジスタ製品全体の一側面を絶縁面とし、これにより、対応する他の側面において抵抗またはダイオード等の他の部品と接続される。具体的に接続されたモジュール化製品は、図９に示されているが、具体的な製品トポロジ構造は、上述した組合せ方式に限定されず、その回路部品のはんだ付けパッドの設計方式も各実施例の具体的な例に限定されない。図６に示すように、他の積層方式によって図５ａの直列を実現してもよく，回路基板の平面及びフレームの制限がないため、本発明に係る積層方式による回路の実現可能性が従来のＰＣＢ板方式より遥かに高く、さらなる柔軟な設計空間が実現される。
本発明の分離回路をモジュール化する回路において、分離回路は直列及び／又は並列用の少なくとも２つの回路部品を含む。回路部品において、回路の接続構造に従って部品の対応するピンを直接はんだ付けし、部品を回路の所望の接続方式によって組合せモジュールとして形成することによって、回路基板及び接続導線が省略される。ここで、上述した部品は、方体形状を有する抵抗、ダイオード、トランジスタ等を含み、かつはんだ付け用のはんだ付けパッドが配置される。より簡単な回路もやや複雑な分離回路も、本発明に係るモジュール化はんだ付け構造によって、回路基板及び導線を必要とせず回路モジュールを実現することができるので、小さい空間内の回路製品を実現しやすく、かつその設計自由度が高く、新規な回路モジュールを生産するのに便利である。
当業者は、前記の説明を基に本発明に様々な改善や変更を加えて実施することが可能であり、全ての改善及び変更も本発明の請求の範囲に記載の保護範囲に属する。

Claims (11)

  1. 回路の直列及び／又は並列用の少なくとも３つの回路部品が配置される分離回路の部品の集積接続の実現方法であって、当該部品のそれぞれが少なくとも１つの絶縁面及びピンを含み、回路の接続構造に従って、第１部品の第１のピンを第２部品の第１のピンにはんだ付けで直接接続し、前記第１部品の第２のピンを第３部品の第１のピンにはんだ付けで直接接続し、前記第２部品の絶縁面を前記第３部品の絶縁面に直接接続し、これら部品を回路の所望の接続方式に従って組合せモジュールとして形成することを特徴とする分離回路の部品の集積接続の実現方法。
  2. 前記第２及び第３部品のいずれかは、方体形状の抵抗を含み、前記ピンを構成するはんだ付けパッドが前記抵抗の少なくとも一端面及び前記一端面と対向する他端面上に配置されていることを特徴とする請求項１に記載の部品の集積接続の実現方法。
  3. 前記抵抗の前記一端面と前記他端面との間の少なくとも一つの側面上には、前記一端面上の前記はんだ付けパッドと電気的に接続されるはんだ付けパッドがさらに配置されていることを特徴とする請求項２に記載の部品の集積接続の実現方法。
  4. 前記抵抗の前記側面上に配置されるはんだ付けパッドの長さが、当該側面の長さの半分を超えるように設定することを特徴とする請求項３に記載の部品の集積接続の実現方法。
  5. 前記第２及び第３部品のいずれかは、異なる電流方向を区別する２つの前記ピンを構成するはんだ付けパッドが配置される方体形状のダイオードをさらに含むことを特徴とする請求項１に記載の部品の集積接続の実現方法。
  6. 前記第１部品は、ベース電極、コレクタ電極及びエミッタ電極の三つの異なる前記ピンを構成するはんだ付けパッドを含む方体形状のトランジスタをさらに含むことを特徴とする請求項１に記載の部品の集積接続の実現方法。
  7. 前記トランジスタの三つのはんだ付けパッドを、一列に配置し、前記ベース電極のはんだ付けパッドを中央位置に配置することを特徴とする請求項６に記載の部品の集積接続の実現方法。
  8. 分離回路に直列及び／又は並列用の少なくとも３つの回路部品が含まれ、当該部品のそれぞれが少なくとも１つの絶縁面及びピンを含み、回路の接続構造に従って、第１部品の第１のピンが第２部品の第１のピンにはんだ付けで直接接続され、前記第１部品の第２のピンが第３部品の第１のピンにはんだ付けで直接接続され、前記第２部品の絶縁面が前記第３部品の絶縁面に直接接続され、これら部品が回路の所望の接続方式に従って組合せモジュールとして形成されていることを特徴とする分離回路のモジュール化回路。
  9. 前記第２及び第３部品のいずれかは、方体形状の抵抗を含み、前記ピンを構成するはんだ付けパッドが前記抵抗の少なくとも一端面及び前記一端面と対向する他端面上に配置されていることを特徴とする請求項８に記載のモジュール化回路。
  10. 前記第２及び第３部品のいずれかは、異なる電流方向を区別する２つの前記ピンを構成するはんだ付けパッドが配置される方体形状のダイオードをさらに含むことを特徴とする請求項８に記載のモジュール化回路。
  11. 前記第１部品は、ベース電極、コレクタ電極及びエミッタ電極の三つの異なる前記ピンを構成するはんだ付けパッドを含む方体形状のトランジスタをさらに含むことを特徴とする請求項８に記載のモジュール化回路。
JP2018555655A 2016-04-25 2017-04-21 分離回路の部品の集積接続の実現方法及び回路 Active JP6704066B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201610259246.X 2016-04-25
CN201610259246.XA CN105789918B (zh) 2016-04-25 2016-04-25 一种分离电路的元器件堆积式连接实现方法及电路
PCT/CN2017/081429 WO2017186058A1 (zh) 2016-04-25 2017-04-21 一种分离电路的元器件堆积式连接实现方法及电路

Publications (3)

Publication Number Publication Date
JP2019514227A JP2019514227A (ja) 2019-05-30
JP2019514227A5 JP2019514227A5 (ja) 2020-03-12
JP6704066B2 true JP6704066B2 (ja) 2020-06-03

Family

ID=56399393

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018555655A Active JP6704066B2 (ja) 2016-04-25 2017-04-21 分離回路の部品の集積接続の実現方法及び回路

Country Status (4)

Country Link
US (1) US9894791B2 (ja)
JP (1) JP6704066B2 (ja)
CN (1) CN105789918B (ja)
WO (1) WO2017186058A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105789918B (zh) * 2016-04-25 2018-03-06 深圳市熙龙玩具有限公司 一种分离电路的元器件堆积式连接实现方法及电路
US10455717B2 (en) 2016-04-25 2019-10-22 Shenzhen Xilong Toy Company Limited Implementation method for stacked connection between isolated circuit components and the circuit thereof

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2805311A (en) * 1953-05-04 1957-09-03 Phillips Petroleum Co Temperature measurement and control
GB2037208A (en) * 1978-12-15 1980-07-09 Monk G Soldering methods and materials
JPS58200562A (ja) * 1982-05-18 1983-11-22 Mitsubishi Electric Corp トランジスタスタツク
EP0135633B1 (en) * 1983-09-29 1986-12-30 Lee, Lan-Ying A combinative electronic circuit element with multidirectionally adjustable joints
JPH02207562A (ja) * 1989-02-08 1990-08-17 Hitachi Ltd モジュールの実装構造
CN2290378Y (zh) * 1997-04-30 1998-09-09 尤伟长 万用电子积木电子元器件
US6320255B1 (en) * 1998-10-09 2001-11-20 Texas Instruments Incorporated Rerouted semiconductor device and method of fabrication
CN2475179Y (zh) * 2000-12-11 2002-01-30 龙彬发 积木式组合电子元件连接器
JP4003578B2 (ja) * 2001-08-09 2007-11-07 株式会社デンソー 半導体装置とその製造方法
JP2004014687A (ja) * 2002-06-05 2004-01-15 Taiyo Yuden Co Ltd コンデンサモジュール及びコンデンサアレイ実装用中継基板
DE20210306U1 (de) * 2002-07-03 2002-08-29 Kopp Heinrich Ag Leiterplattenvorrichtung
CN2728100Y (zh) * 2004-04-14 2005-09-21 韩克水 集成石英晶体表面贴装元器件
JP3119039U (ja) * 2005-10-05 2006-02-16 興夫 荒井 ３次元ジグソーパズル式電子回路学習教材用装置
TWI303543B (en) * 2006-10-16 2008-11-21 Delta Electronics Inc Stacked electronic device and the clipping device thereof
US20080217754A1 (en) * 2007-03-08 2008-09-11 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method thereof
JP2008252058A (ja) * 2007-03-08 2008-10-16 Toshiba Corp 半導体装置及びその製造方法
US20090001541A1 (en) * 2007-06-29 2009-01-01 Lucent Technologies Inc. Method and apparatus for stackable modular integrated circuits
US7791175B2 (en) * 2007-12-20 2010-09-07 Mosaid Technologies Incorporated Method for stacking serially-connected integrated circuits and multi-chip device made from same
US8399973B2 (en) * 2007-12-20 2013-03-19 Mosaid Technologies Incorporated Data storage and stackable configurations
CN101913004A (zh) * 2010-08-17 2010-12-15 黄应力 铁材质等非铜金属断件的电烙铁锡焊接方法
JP2012084390A (ja) * 2010-10-12 2012-04-26 Toyota Industries Corp 電極の接続構造
JP6446840B2 (ja) * 2014-06-02 2019-01-09 Tdk株式会社 コンデンサモジュール
CN105096711B (zh) * 2015-09-07 2017-07-14 西安工程大学 一种免导线多功能pcb实验板
CN105789918B (zh) * 2016-04-25 2018-03-06 深圳市熙龙玩具有限公司 一种分离电路的元器件堆积式连接实现方法及电路

Also Published As

Publication number Publication date
CN105789918B (zh) 2018-03-06
US9894791B2 (en) 2018-02-13
JP2019514227A (ja) 2019-05-30
CN105789918A (zh) 2016-07-20
WO2017186058A1 (zh) 2017-11-02
US20170311470A1 (en) 2017-10-26

Similar Documents

Publication Publication Date Title
US7081591B2 (en) Circuit board
JP3925615B2 (ja) 半導体モジュール
JP6704066B2 (ja) 分離回路の部品の集積接続の実現方法及び回路
JP2015047031A (ja) 回路構成体
EP0462552B1 (en) Electronic circuit module with power feed spring assembly
JP2000031617A (ja) メモリモジュールおよびその製造方法
TW201503585A (zh) 具有並聯功率元件之反相器
JP2019514227A5 (ja)
JPS5954247A (ja) 電子部品
CN109287127A (zh) 电子模块
JP2570336B2 (ja) ハイブリッド集積回路装置
AU2002315588B2 (en) Electric connection arrangement for electronic devices
CN210328442U (zh) 一种分离电路的元器件堆积式连接实现模块及电路
JPH01102990A (ja) 小形電子部品実装回路
JP2643509B2 (ja) 端子板の電子部品実装構造
JPH073575Y2 (ja) 中継端子
JPS6232682A (ja) 三次元回路構造体における集積密度向上方法
JP2023528210A (ja) 部品キャリアの縁部の二次元コンタクトアレイへの接続を利用した三次元の電気的集積構造
JPH02144986A (ja) 高密度パッケージ
JP2015047032A (ja) 回路構成体
CN103647194A (zh) 有源连接器及具有该有源连接器的通信设备
JPH0562065U (ja) ハイブリットｉｃの実装構造
JP2012028358A (ja) 多極型抵抗器
KR20180014490A (ko) 인쇄회로기판용 점퍼 커넥터
JP2002374049A (ja) 電源装置の実装構造

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181018

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191025

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191029

A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A524

Effective date: 20200129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200507

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200511

R150 Certificate of patent or registration of utility model

Ref document number: 6704066

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250