JP2011164591A5 - - Google Patents

Claims (13)

1. 第１のスイッチ乃至第ｎのスイッチ（ｎは２以上の自然数）と、
   第ｎ＋１のスイッチ乃至第ｍのスイッチ（ｍはｎ＋２以上の自然数）と、
   第１の信号線乃至第ｎの信号線と、
   第ｎ＋１の信号線乃至第ｍの信号線と、を有し、
   前記第１のスイッチ乃至前記第ｎのスイッチは、第１の期間においてオン状態となり、第２の期間においてオフ状態となり、
   前記第ｎ＋１のスイッチ乃至前記第ｍのスイッチは、前記第１の期間においてオフ状態となり、前記第２の期間においてオン状態となり、
   前記第１の信号線は、前記第１の期間において前記第１のスイッチを介して信号が供給され、前記第２の期間において浮遊状態となり、
   前記第ｎの信号線は、前記第１の期間において前記第ｎのスイッチを介して信号が供給され、前記第２の期間において浮遊状態となり、
   前記第ｎ＋１の信号線は、前記第１の期間において浮遊状態となり、前記第２の期間において前記第ｎ＋１のスイッチを介して信号が供給され、
   前記第ｍの信号線は、前記第１の期間において浮遊状態となり、前記第２の期間において前記第ｍのスイッチを介して信号が供給され、
   前記第１の信号線乃至前記第ｍの信号線は、各々が平行又は略平行に配列した領域を有し、
   前記第ｎの信号線と前記第ｎ＋１の信号線との間隔は、前記第ｎ−１の信号線と前記第ｎの信号線との間隔よりも広く、且つ前記第ｎ＋１の信号線と前記第ｎ＋２の信号線との間隔よりも広いことを特徴とする半導体装置。
2. 請求項１において、
   前記第１の信号線乃至前記第ｎの信号線のいずれか一及び前記第ｎ＋１の信号線乃至前記第ｍの信号線のいずれか一に対する信号の供給が、同一の配線を介して行われることを特徴とする半導体装置。
3. 請求項１又は２において、
   前記第１のスイッチ乃至前記第ｍのスイッチは、第１のトランジスタ乃至第ｍのトランジスタであり、
   前記第１の信号線乃至前記第ｍの信号線は、前記第１のトランジスタ乃至前記第ｍのトランジスタのチャネル長方向に垂直又は略垂直に設けられた領域を有することを特徴とする半導体装置。
4. 請求項３において、
   前記第ｎのトランジスタのソース端子及びドレイン端子の一方は、前記第ｎのトランジスタのソース端子及びドレイン端子の他方よりも前記第ｎ＋１のトランジスタに近接し、
   前記第ｎ＋１のトランジスタのソース端子及びドレイン端子の一方は、前記第ｎ＋１のトランジスタのソース端子及びドレイン端子の他方よりも前記第ｎのトランジスタに近接し、
   前記第ｎのトランジスタのソース端子及びドレイン端子の他方は、前記第ｎの信号線に電気的に接続され、
   前記第ｎ＋１のトランジスタのソース端子及びドレイン端子の他方は、前記第ｎ＋１の信号線に電気的に接続されることを特徴とする半導体装置。
5. 第１のスイッチ乃至第ｎのスイッチ（ｎは２以上の自然数）と、
   第ｎ＋１のスイッチ乃至第ｍのスイッチ（ｍはｎ＋２以上の自然数）と、
   第１のソース信号線乃至第ｎのソース信号線と、
   第ｎ＋１のソース信号線乃至第ｍのソース信号線と、を有し、
   前記第１のスイッチ乃至前記第ｎのスイッチは、第１の期間においてオン状態となり、第２の期間においてオフ状態となり、
   前記第ｎ＋１のスイッチ乃至前記第ｍのスイッチは、前記第１の期間においてオフ状態となり、前記第２の期間においてオン状態となり、
   前記第１のソース信号線は、前記第１の期間において前記第１のスイッチを介して画像信号が供給され、前記第２の期間において浮遊状態となり、
   前記第ｎのソース信号線は、前記第１の期間において前記第ｎのスイッチを介して画像信号が供給され、前記第２の期間において浮遊状態となり、
   前記第ｎ＋１のソース信号線は、前記第１の期間において浮遊状態となり、前記第２の期間において前記第ｎ＋１のスイッチを介して画像信号が供給され、
   前記第ｍのソース信号線は、前記第１の期間において浮遊状態となり、前記第２の期間において前記第ｍのスイッチを介して画像信号が供給され、
   前記第１のソース信号線乃至前記第ｍのソース信号線は、各々が平行又は略平行に配列した領域を有し、
   前記第ｎのソース信号線と前記第ｎ＋１のソース信号線との間隔は、前記第ｎ−１のソース信号線と前記第ｎのソース信号線との間隔よりも広く、且つ前記第ｎ＋１のソース信号線と前記第ｎ＋２のソース信号線との間隔よりも広いことを特徴とする半導体装置。
6. 請求項５において、
   前記第１のソース信号線乃至前記第ｎのソース信号線のいずれか一及び前記第ｎ＋１のソース信号線乃至前記第ｍのソース信号線のいずれか一に対する画像信号の供給が、同一のデータ信号線を介して行われることを特徴とする半導体装置。
7. 請求項５又は６において、
   前記第１のスイッチ乃至前記第ｍのスイッチは、第１のトランジスタ乃至第ｍのトランジスタであり、
   前記第１のソース信号線乃至前記第ｍのソース信号線は、前記第１のトランジスタ乃至前記第ｍのトランジスタのチャネル長方向に垂直又は略垂直に設けられた領域を有することを特徴とする半導体装置。
8. 請求項７において、
   前記第ｎのトランジスタのソース端子及びドレイン端子の一方は、前記第ｎのトランジスタのソース端子及びドレイン端子の他方よりも前記第ｎ＋１のトランジスタに近接し、
   前記第ｎ＋１のトランジスタのソース端子及びドレイン端子の一方は、前記第ｎ＋１のトランジスタのソース端子及びドレイン端子の他方よりも前記第ｎのトランジスタに近接し、
   前記第ｎのトランジスタのソース端子及びドレイン端子の他方は、前記第ｎのソース信号線に電気的に接続され、
   前記第ｎ＋１のトランジスタのソース端子及びドレイン端子の他方は、前記第ｎ＋１のソース信号線に電気的に接続されることを特徴とする半導体装置。
9. 請求項３、４、７又は８において、
   前記第１のトランジスタ乃至前記第ｍのトランジスタは、酸化物半導体を有することを特徴とする半導体装置。
10. 請求項９において、
    前記第１のトランジスタ乃至前記第ｍのトランジスタのスイッチングを制御するシフトレジスタ回路を有し、
    前記シフトレジスタ回路は、酸化物半導体を有するトランジスタを有することを特徴とする半導体装置。
11. 請求項５乃至８のいずれか一項において、
    前記第１のソース信号線乃至前記第ｍのソース信号線のいずれか一に電気的に接続された画素を有し、
    前記画素は、酸化物半導体を有するトランジスタを有することを特徴とする半導体装置。
12. 請求項１１において、
    前記画素が有するトランジスタのスイッチングを制御するゲート信号線駆動回路を有し、
    前記ゲート信号線駆動回路は、酸化物半導体を有するトランジスタを有することを特徴とする半導体装置。
13. 請求項１乃至１２のいずれか一項に記載の半導体装置を有する電子機器。