JP2011164591A - 半導体装置及び電子機器 - Google Patents

Abstract

【課題】データ分割駆動を行う半導体装置における信号の変動を抑制すること。なお、当該変動を抑制することで、半導体装置の映像の表示時における縞模様の発生を抑制することなどができる。
【解決手段】異なる期間において浮遊状態となり且つ隣接する２本の信号線の間隔（Ｇ１）を、同一期間において浮遊状態となり且つ隣接する２本の信号線の間隔（Ｇ０、Ｇ２）よりも広くする。これにより、容量結合に起因する信号線の電位の変動を抑制することができる。具体的な例としては、当該信号線がアクティブマトリクス型の表示装置におけるソース信号線である場合、映像における縞模様の発生を抑制することができる。
【選択図】図１

Description

本発明は、半導体装置に関する。特に、アクティブマトリクス駆動によって映像の表示を行う半導体装置に関する。また、当該半導体装置を有する電子機器に関する。

なお、本明細書において、半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。

アクティブマトリクス駆動によって映像の表示を行う半導体装置（以下、アクティブマトリクス型の表示装置ともいう）が普及している。該半導体装置は、映像が表示される画素部と、該画素部における映像の表示を制御する駆動回路とを有する。具体的には、当該半導体装置は、画素部においてマトリクス状に配列された複数の画素に入力される画像信号を駆動回路によって制御することで、映像の表示を行っている。なお、画素部に設けられる複数の画素及び駆動回路は、それぞれトランジスタを有する。

製造コストの低減及び小型軽量化という観点では、各画素が有するトランジスタ及び駆動回路又は該駆動回路の一部が有するトランジスタを同一基板上に形成することが好ましい。ただし、これらのトランジスタに求められる特性は異なる。例えば、各画素が有するトランジスタには、ガラス基板上において形成すること（低温プロセスによって形成すること）が求められ、駆動回路が有するトランジスタには、高周波数駆動を行うことが求められる。つまり、各画素が有するトランジスタとしては、プラズマＣＶＤ法などの低温プロセスでの形成が可能なトランジスタが好適であり、駆動回路が有するトランジスタとしては、電界効果移動度が高いトランジスタが好適である。

代表的には、各画素が有するトランジスタとしては、アモルファスシリコンを具備するトランジスタが好適であり、駆動回路が有するトランジスタとしては、単結晶シリコン又は多結晶シリコンを具備するトランジスタが好適である。ただし、アモルファスシリコンを具備するトランジスタによって高周波数駆動を行うこと及び単結晶シリコン又は多結晶シリコンを具備するトランジスタを低温プロセスによって形成することは困難である。

上述した問題に鑑み、多相駆動（以下、データ分割駆動ともいう）という技術が開発されている。データ分割駆動とは、外部から入力される画像信号を複数に分割し、分割された複数の画像信号を複数の画素の各々に対して同時に入力する技術である。これにより、駆動回路の動作周波数を低減することができる。例えば、画像信号を４分割すれば、駆動回路に要求される動作周波数を１／４に低減することができる。

ただし、データ分割駆動を行う場合、画素部に画像信号を供給する配線（以下、データ信号線ともいう）の本数が増加するなど駆動回路の構造が複雑化する。これにより、各画素に画像信号を供給する配線（以下、ソース信号線ともいう）毎に配線抵抗及び寄生容量が変化することがある。この場合、各画素に入力される画像信号が、ソース信号線毎の配線抵抗及び寄生容量の違いによって変化する。そのため、映像に縞模様が発生することがある。

特許文献１では、上述した縞模様の発生を低減する技術が開示されている。具体的には、特許文献１では、複数のソース信号線における配線抵抗及び寄生容量を平均化することで、映像における縞模様の発生を低減する技術が開示されている。

特開平９−３２５３４７号公報

上述したように、アクティブマトリクス型の表示装置においては、外部から入力される画像信号がデータ信号線を介して画素部に入力される。一般的には、１本のデータ信号線と、複数のソース信号線の各々との間にスイッチが設けられ、該スイッチによってデータ信号線とソース信号線の電気的な接続を制御している。つまり、複数のソース信号線が１本毎にデータ信号線と電気的に接続するように、複数のスイッチを順次オン状態とする。これにより、データ信号線から所望の画像信号が各ソース信号線に供給される。

データ分割駆動を行う表示装置においても、データ信号線から各ソース信号線への画像信号の供給は同様に行われる。具体的には、画像信号を４分割にする場合は、データ信号線が４本設けられ、データ信号線の各々と、複数のソース信号線との間にスイッチが設けられる。ただし、スイッチは、４個毎のグループに分類される。つまり、該グループに分類された４本のソース信号線毎に４本のデータ信号線のいずれかと電気的に接続するように、複数のスイッチを４個毎に順次オン状態とする。これにより、スイッチの動作周波数を１／４に低減するとともに、データ信号線から所望の画像信号が各ソース信号線に供給される。

しかしながら、データ分割駆動を行う表示装置においては、当該グループの境界において映像に縞模様が発生することがある。つまり、スイッチが４個毎のグループに分類される場合、４ｋ番目（ｋは自然数）に配列されたソース信号線と、４ｋ＋１番目に配列されたソース信号線との境界において、映像に縞模様が発生することがある。

上述した課題に鑑み、本発明の一態様は、半導体装置における信号の変動を抑制することを課題の一とする。なお、当該変動を抑制することで、半導体装置の映像の表示時における縞模様の発生を抑制することなどができる。

上述した課題の一は、半導体装置において容量結合に起因する信号の変動を抑制することで解決することができる。

すなわち、本発明の一態様は、第１の期間においてオン状態となり、且つ第２の期間においてオフ状態となる第１のスイッチ乃至第ｎのスイッチ（ｎは２以上の自然数）と、前記第１の期間においてオフ状態となり、且つ前記第２の期間においてオン状態となる第ｎ＋１のスイッチ乃至第ｍのスイッチ（ｍはｎ＋２以上の自然数）と、前記第１の期間において前記第１のスイッチを介して信号が供給され、且つ前記第２の期間において浮遊状態となる第１の信号線、乃至、前記第１の期間において前記第ｎのスイッチを介して信号が供給され、且つ前記第２の期間において浮遊状態となる第ｎの信号線と、前記第１の期間において浮遊状態となり、且つ前記第２の期間において前記第ｎ＋１のスイッチを介して信号が供給される第ｎ＋１の信号線、乃至、前記第１の期間において浮遊状態となり、且つ前記第２の期間において前記第ｍのスイッチを介して信号が供給される第ｍの信号線と、を有し、前記第１の信号線乃至前記第ｍの信号線は、各々が平行又は略平行に配列し、前記第ｎの信号線と前記第ｎ＋１の信号線の間隔は、前記第ｎ−１の信号線と前記第ｎの信号線の間隔よりも広く、且つ前記第ｎ＋１の信号線と前記第ｎ＋２の信号線の間隔よりも広いことを特徴とする半導体装置である。

本発明の一態様の半導体装置は、異なる期間において浮遊状態となり且つ隣接する２本の信号線の間隔を、同一期間において浮遊状態となり且つ隣接する２本の信号線の間隔よりも広くする。これにより、容量結合に起因する信号線の電位の変動を抑制することができる。具体的な例としては、当該信号線がアクティブマトリクス型の表示装置におけるソース信号線である場合、映像における縞模様の発生を抑制することができる。

（Ａ）〜（Ｃ）実施の形態１に係る半導体装置を説明する図。 （Ａ）、（Ｂ）実施の形態１に係る半導体装置を説明する図。 （Ａ）、（Ｂ）実施の形態１に係る半導体装置を説明する図。 （Ａ）〜（Ｃ）実施の形態１に係る半導体装置を説明する図。 （Ａ）、（Ｂ）実施の形態１に係る半導体装置を説明する図。 （Ａ）、（Ｂ）実施の形態１に係る半導体装置を説明する図。 実施の形態１に係る半導体装置を説明する図。 （Ａ）、（Ｂ）実施の形態２に係る半導体装置を説明する図。 （Ａ）、（Ｂ）実施の形態２に係る半導体装置を説明する図。 実施の形態２に係る半導体装置を説明する図。 実施の形態２に係る半導体装置を説明する図。 実施の形態２に係る半導体装置を説明する図。 （Ａ）〜（Ｄ）実施の形態３に係るトランジスタを説明する図。 実施の形態４に係る電子機器を説明する図。

以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。

なお、各実施の形態の図面等において示す各構成の、大きさ、層の厚さ、又は領域は、明瞭化のために誇張されて表記している場合がある。よって、必ずしもそのスケールに限定されない。また、本明細書にて用いる「第１」、「第２」、「第３」などの序数は、構成要素の混同を避けるために付したものであり、数的に限定するものではないことを付記する。

（実施の形態１）
本実施の形態では、本発明の一態様の半導体装置について図１〜図７を参照して説明する。

図１（Ａ）は、本実施の形態の半導体装置が有する複数の信号線１１〜１８及び複数の信号線１１〜１８の各々への信号の入力を制御するスイッチ２１〜２８の位置関係を示す図である。なお、スイッチ２１は、信号線１１への入力信号（Ｉｎ１）の供給を制御する。また、スイッチ２２〜２８についても同様に、信号線１２〜１８への入力信号（Ｉｎ２）〜入力信号（Ｉｎ８）の供給を制御する。加えて、複数の信号線１１〜１８は、各々が平行又は略平行に配列している。さらに、信号線１４と信号線１５の間隔（Ｇ１）は、信号線１３と信号線１４の間隔（Ｇ０）よりも広く、且つ信号線１５と信号線１６の間隔（Ｇ２）よりも広い。なお、本実施の形態の半導体装置において、信号線１１〜１８に対して行われる信号の供給は、スイッチ２１〜２８を介した信号の供給のみである。そのため、スイッチ２１〜２８がオフ状態にある場合、信号線１１〜１８は浮遊状態（ハイインピーダンス状態ともいう）となる。

図１（Ｂ）は、図１（Ａ）に示す半導体装置が有するスイッチ２１〜２８の動作を示す図である。図１（Ｂ）に示すように、期間Ｔ１において、スイッチ２１〜２４はオン状態となり、スイッチ２５〜２８はオフ状態となる。また、期間Ｔ２において、スイッチ２１〜２４はオフ状態となり、スイッチ２５〜２８はオン状態となる。

図１（Ａ）、（Ｂ）に示す半導体装置は、異なる期間において浮遊状態となり且つ隣接する２本の信号線の間隔（信号線１４と信号線１５の間隔（Ｇ１））が、同一期間において浮遊状態となり且つ隣接する２本の信号線の間隔（信号線１３と信号線１４の間隔（Ｇ０）及び信号線１５と信号線１６の間隔（Ｇ２））よりも広い。そのため、容量結合に起因する信号線１４又は信号線１５の電位の変動を抑制することができる。具体的には、期間Ｔ１における信号線１４への入力信号（Ｉｎ４）の入力に伴う信号線１５の電位の変動、及び期間Ｔ２における信号線１５への入力信号（Ｉｎ５）の入力に伴う信号線１４の電位の変動を抑制することができる。

なお、異なる期間においてオン状態となるスイッチを介した複数の信号線に対する信号の供給は、同一配線を用いて行うことができる。例えば、図１（Ｃ）に示すように、信号線１１及び信号線１５に対する信号の供給は、配線３１を介して行うことができる。同様に、信号線１２及び信号線１６、信号線１３及び信号線１７、又は信号線１４及び信号線１８に対する信号の供給は、配線３２、配線３３、又は配線３４を介して行うことができる。すなわち、信号線１１に供給される信号は、期間Ｔ１における入力信号（Ｉｎ９）であり、信号線１５に供給される信号は、期間Ｔ２における入力信号（Ｉｎ９）である。同様に、信号線１２に供給される信号は、期間Ｔ１における入力信号（Ｉｎ１０）であり、信号線１６に供給される信号は、期間Ｔ２における入力信号（Ｉｎ１０）であり、信号線１３に供給される信号は、期間Ｔ１における入力信号（Ｉｎ１１）であり、信号線１７に供給される信号は、期間Ｔ２における入力信号（Ｉｎ１１）であり、信号線１４に供給される信号は、期間Ｔ１における入力信号（Ｉｎ１２）であり、信号線１８に供給される信号は、期間Ｔ２における入力信号（Ｉｎ１２）である。

また、スイッチ２１〜２８としてはトランジスタを適用することができる。図２（Ａ）に図１（Ａ）に示す半導体装置が有するスイッチ２１〜２８をトランジスタに置換した図を示す。図２（Ａ）に示す半導体装置は、トランジスタ４１〜４４のゲート端子が制御信号（Ｃ１）によって制御され、トランジスタ４５〜４８のゲート端子が制御信号（Ｃ２）によって制御される。なお、ここでは、トランジスタ４１〜４８は、Ｎチャネル型トランジスタであるとする。図２（Ｂ）は、制御信号（Ｃ１）及び制御信号（Ｃ２）の電位の変化を示す図である。制御信号（Ｃ１）は、期間Ｔ１においてハイレベルの電位となり、期間Ｔ２においてロウレベルの電位となる信号であり、制御信号（Ｃ２）は、期間Ｔ１においてロウレベルの電位となり、期間Ｔ２においてハイレベルの電位となる信号である。これにより、トランジスタ４１〜４４を、期間Ｔ１においてオン状態とし且つ期間Ｔ２においてオフ状態とすること、及び、トランジスタ４５〜４８を、期間Ｔ１においてオフ状態とし且つ期間Ｔ２においてオン状態とすることができる。

図３（Ａ）は、図２（Ａ）に示した半導体装置の一部の具体的な構造を示す平面図であり、図３（Ｂ）は、図３（Ａ）のＡ−Ｂにおける構造を示す断面図である。図３（Ｂ）に示すトランジスタ４５は、基板５０上の導電層５１と、基板５０及び導電層５１上の絶縁層５２と、絶縁層５２上の半導体層５３と、絶縁層５２及び半導体層５３上の導電層５４及び導電層５５とを有する。なお、図３（Ｂ）に示すトランジスタ４５において、導電層５１はゲート端子として機能し、絶縁層５２はゲート絶縁層として機能し、導電層５４はソース端子及びドレイン端子の一方として機能し、導電層５５はソース端子及びドレイン端子の他方として機能する。また、図３（Ａ）に示すトランジスタ４３、４４、４６の構造は、トランジスタ４５の構造と同様である。

なお、基板５０としては、半導体基板（例えば単結晶基板又はシリコン基板）、ＳＯＩ基板、ガラス基板、石英基板、表面に絶縁層が設けられた導電性基板、又はプラスチック基板、貼り合わせフィルム、繊維状の材料を含む紙、若しくは基材フィルムなどの可撓性基板などがある。ガラス基板の一例としては、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、又はソーダライムガラスなどがある。可撓性基板の一例としては、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）に代表されるプラスチック、又はアクリル等の可撓性を有する合成樹脂などがある。

また、導電層５１、５４、５５としては、アルミニウム（Ａｌ）、銅（Ｃｕ）、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）、スカンジウム（Ｓｃ）から選ばれた元素、上述した元素を成分とする合金、または上述した元素を成分とする窒化物を適用することができる。また、これらの材料の積層構造を適用することもできる。

また、絶縁層５２としては、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化タンタルなどの絶縁体を適用することができる。また、これらの材料の積層構造を適用することもできる。なお、酸化窒化シリコンとは、その組成として、窒素よりも酸素の含有量が多いものであり、濃度範囲として酸素が５５〜６５原子％、窒素が１〜２０原子％、シリコンが２５〜３５原子％、水素が０．１〜１０原子％の範囲において、合計１００原子％となるように各元素を任意の濃度で含むものをいう。また、窒化酸化シリコンとは、その組成として、酸素よりも窒素の含有量が多いものであり、濃度範囲として酸素が１５〜３０原子％、窒素が２０〜３５原子％、Ｓｉが２５〜３５原子％、水素が１５〜２５原子％の範囲において、合計１００原子％となるように各元素を任意の濃度で含むものをいう。

また、半導体層５３としては、シリコン（Ｓｉ）若しくはゲルマニウム（Ｇｅ）などの周期表第１４族元素を主構成元素とする材料、シリコンゲルマニウム（ＳｉＧｅ）若しくはガリウムヒ素（ＧａＡｓ）などの化合物、酸化亜鉛（ＺｎＯ）若しくはインジウム（Ｉｎ）及びガリウム（Ｇａ）を含む酸化亜鉛などの酸化物、又は半導体特性を示す有機化合物などの半導体材料を適用することができる。また、これらの半導体材料からなる層の積層構造を適用することもできる。

図３（Ａ）に示す半導体装置が有するトランジスタ４３〜４６は、チャネル長方向が信号線１３〜１６に垂直又は略垂直に設けられる。加えて、トランジスタ４４のソース端子及びドレイン端子のうち、トランジスタ４５から遠くに設けられる方の端子が信号線１４に電気的に接続され、且つトランジスタ４５のソース端子及びドレイン端子のうち、トランジスタ４４から遠くに設けられる方の端子が信号線１５に電気的に接続される。別言すると、トランジスタ４４のソース端子及びドレイン端子の一方が他方よりもトランジスタ４５に近接し、且つトランジスタ４５のソース端子及びドレイン端子の一方が他方よりもトランジスタ４４に近接するとした場合、トランジスタ４４のソース端子及びドレイン端子の他方が信号線１４に電気的に接続され、且つトランジスタ４５のソース端子及びドレイン端子の他方が信号線１５に電気的に接続される。なお、図３（Ａ）に示すように、トランジスタ４３〜４６のソース端子及びドレイン端子と、信号線１３〜１６とは同一の導電層によって構成される。そのため、上述した説明において、トランジスタ４４、４５のソース端子及びドレイン端子の他方は、信号線１４、１５の一部であると表現することもできる。

図３（Ａ）に示すように設計することにより、信号線１４と信号線１５の間隔（Ｇ１）を、信号線１３と信号線１４の間隔（Ｇ０）よりも広く、且つ信号線１５と信号線１６の間隔（Ｇ２）よりも広くすることができる。これにより、容量結合に起因する信号線１４又は信号線１５の電位の変動を抑制することができる。

また、図３（Ａ）に示す構成は、等間隔又は略等間隔に配列した複数のトランジスタにおいて、信号線に電気的に接続する端子を選択するだけで実現することができる。すなわち、図３（Ａ）の構成は、信号線の間隔の制御を簡便な設計によって実現することができる構成である。そのため、異なる期間において浮遊状態となり且つ隣接する２本の信号線の間隔を、同一期間において浮遊状態となり且つ隣接する２本の信号線の間隔よりも広くすることを目的とした場合、図３（Ａ）に示す構成は、当該目的を容易に達成することができるため好ましい構成である。

上述した半導体装置は実施の形態の一例であり、上述の説明とは異なる点をもつ半導体装置も本実施の形態には含まれる。

例えば、上述した半導体装置では、４本の信号線毎に信号の入力を制御する構成について説明した（図１（Ａ）参照）が、信号線の本数は４本に限定されるものではない。当該信号線の本数は、２以上の自然数であれば何本であってもよい。

また、上述した半導体装置では、複数のスイッチのうち、期間Ｔ１においてオン状態となるスイッチの個数と、期間Ｔ２においてオン状態となるスイッチの個数とが同数となる構成（グループ化されるスイッチを同数とする構成）について説明した（図１（Ｂ）参照）が、当該スイッチの個数はグループ毎に異なっていてもよい。

また、上述した半導体装置では、同一配線を用いて複数の信号線に対する信号の供給を行う場合、グループ内での配列位置が同じ信号線に対して同一配線を用いて信号を供給する構成について説明した（図１（Ｃ）参照）が、同一配線によって信号が供給される信号線のグループ内での配列位置が異なっていてもよい。具体的には、図４（Ａ）、（Ｂ）に示す構成によって複数の信号線に対する信号の供給を行ってもよい。また、図４（Ｃ）に示すように、各配線を延伸して設けてもよい。これにより、各配線における配線抵抗及び寄生容量を平均化することができる。

また、上述した半導体装置では、図１（Ａ）に示すスイッチ２１〜２８としてＮ型トランジスタを適用する例について説明した（図２（Ａ）参照）が、図５（Ａ）に示すように、図１（Ａ）に示すスイッチ２１〜２８としてＰチャネル型トランジスタ６１〜６８を適用してもよい。なお、当該スイッチとしてＰチャネル型トランジスタを適用する場合は、図５（Ｂ）に示すように、制御信号（Ｃ１）を、期間Ｔ１においてロウレベルの電位となり、期間Ｔ２においてハイレベルの電位となる信号とし、制御信号（Ｃ２）は、期間Ｔ１においてハイレベルの電位となり、期間Ｔ２においてロウレベルの電位となる信号とする必要がある。

また、上述した半導体装置では、トランジスタとしてボトムゲート構造のトランジスタを適用する例について説明した（図３（Ａ）、（Ｂ）参照）が、当該トランジスタは、ボトムゲート構造に限定されない。例えば、当該トランジスタとして、トップゲート型のトランジスタ又は半導体層の上下にゲート端子が設けられるトランジスタなどを適用することも可能である。図６（Ａ）、（Ｂ）は、トップゲート構造のトランジスタを本実施の形態の半導体装置に適用した場合の例を示す図である。なお、図６（Ａ）は、図２（Ａ）に示した半導体装置の一部の具体的な構造を示す平面図であり、図６（Ｂ）は、図６（Ａ）のＣ−Ｄにおける構造を示す断面図である。図６（Ｂ）に示すトランジスタ４５は、基板７０上の絶縁層７１と、絶縁層７１上の半導体層７２と、半導体層７２上の絶縁層７３と、絶縁層７３上の導電層７４と、絶縁層７３及び導電層７４上の絶縁層７５と、絶縁層７３及び絶縁層７５に設けられたコンタクトホールにおいて半導体層と接する導電層７６及び導電層７７とを有する。なお、図６（Ｂ）に示すトランジスタ４５において、導電層７４はゲート端子として機能し、絶縁層７３はゲート絶縁層として機能し、導電層７６はソース端子及びドレイン端子の一方として機能し、導電層７７はソース端子及びドレイン端子の他方として機能する。また、図６（Ａ）に示すトランジスタ４３、４４、４６の構造は、図６（Ｂ）に示すトランジスタ４５の構造と同様である。

なお、基板７０としては、図３（Ｂ）に示した基板５０と同様の材料を適用することができるため、ここでは前述の説明を援用することとする。また、絶縁層７１、７３、７５としては、図３（Ｂ）に示した絶縁層５２と同様の材料を、半導体層７２としては、図３（Ｂ）に示した半導体層５３と同様の材料を、導電層７４、７６、７７としては、図３（Ｂ）に示した導電層５１、５４、５５と同様の材料を、適用することができるため、ここでは前述の説明を援用することとする。さらに、絶縁層７５としては、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル若しくはエポキシ等の有機材料、シロキサン樹脂等のシロキサン材料、又はオキサゾール樹脂などを適用することもできる。なお、シロキサン材料とは、Ｓｉ−Ｏ−Ｓｉ結合を含む材料に相当する。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置換基として、有機基（例えばアルキル基、芳香族炭化水素）やフルオロ基を用いても良い。有機基は、フルオロ基を有していてもよい。

また、上述した半導体装置では、同一期間において浮遊状態となる信号線の配列については限定されない。すなわち、同一期間において浮遊状態となる複数の信号線と電気的に接続されるトランジスタにおいて、ソース端子及びドレイン端子のいずれが当該信号線と電気的に接続するかは、適宜選択することが可能である。例えば、同一期間において浮遊状態となる複数の信号線を２本毎に分類し、該２本の信号線に電気的に接続されるトランジスタの端子（ソース端子又はドレイン端子）を、互いに近接する方の端子とすることが可能である（図７参照）。なお、図７に示す構成は、同一配線を用いて複数の信号線に対する信号の供給を行う半導体装置（図１（Ｃ）参照）にとって、好ましい構成である。

以下、その理由について具体的に述べる。ここで、トランジスタ４３のソース端子及びドレイン端子の一方を信号線１３に電気的に接続される端子、他方を配線３３に電気的に接続される端子と規定した場合、当該ソース端子及びドレイン端子の他方の電位は、信号線１３に信号を供給するか否かによらず変動する。この時、トランジスタ４３のソース端子及びドレイン端子の他方と信号線１４の間隔が図７に示す構成の方が図３（Ａ）に示す構成よりも広い。そのため、図７に示す構成は、図３（Ａ）に示す構成と比較し、信号線１４の容量結合に起因する電位の変動を抑制することができ、好ましい構成である。

なお、本実施の形態の内容又は該内容の一部は、他の実施の形態の内容又は該内容の一部と自由に組み合わせることが可能である。

（実施の形態２）
本実施の形態では、本発明の一態様の半導体装置について説明する。具体的には、データ分割駆動を行うアクティブマトリクス型の表示装置の一例について、図８〜図１２を参照して説明する。

図８（Ａ）は、アクティブマトリクス型の表示装置の構成例を示す図である。図８（Ａ）に示す表示装置は、画素部１０１と、ソース信号線駆動回路１０２と、ゲート信号線駆動回路１０３と、各々が平行又は略平行に配列した複数のソース信号線１０４と、各々が平行又は略平行に配列した複数のゲート信号線１０５とを有する。さらに、画素部１０１は、複数の画素１０７を有する。なお、複数の画素１０７は、マトリクス状に配列している。また、複数のソース信号線１０４の各々は、マトリクス状に配列された複数の画素のうち、いずれかの列に配列された複数の画素に電気的に接続され、複数のゲート信号線１０５の各々は、マトリクス状に配列された複数の画素のうち、いずれかの行に配列された複数の画素に電気的に接続される。なお、ソース信号線駆動回路１０２及びゲート信号線駆動回路１０３には、フレキシブルプリント基板１０６Ａ、１０６Ｂを介して外部から信号（画像信号、クロック信号、スタート信号など）が入力される。

図８（Ｂ）は、図８（Ａ）に示すソース信号線駆動回路１０２の構成例を示す図である。図８（Ｂ）に示すソース信号線駆動回路１０２は、シフトレジスタ回路１１１と、サンプリング回路１１２とを有する。シフトレジスタ回路１１１には、クロック信号（ＣＫ）及びスタート信号（ＳＰ）などが入力される。サンプリング回路１１２には、画像信号（Ｄａｔａ）及びシフトレジスタ回路１１１からの複数の出力信号などが入力される。なお、サンプリング回路１１２は、画素部１０１に配列された複数のソース信号線の各々に画像信号（Ｄａｔａ）を出力する。

図９（Ａ）は、図８（Ｂ）に示すサンプリング回路１１２の構成例を示す図である。図９（Ａ）に示すサンプリング回路１１２は、データ信号線１２１〜１２４と、トランジスタ１３１〜１３９とを有する。

なお、データ信号線１２１〜１２４は、外部から画像信号（Ｄａｔａ）として入力される信号を４分割し、当該４分割された画像信号のそれぞれの周波数を１／４倍にした画像信号（Ｄａｔａ１）〜画像信号（Ｄａｔａ４）のいずれかを供給する配線である。

また、トランジスタ１３１〜１３４のゲート端子は、シフトレジスタ回路１１１の複数の出力信号の一つである信号（ＳＲｏｕｔ１）を出力する端子に電気的に接続され、トランジスタ１３５〜１３８のゲート端子は、シフトレジスタ回路１１１の複数の出力信号の一つである信号（ＳＲｏｕｔ２）を出力する端子に電気的に接続され、トランジスタ１３９のゲート端子は、シフトレジスタ回路１１１の複数の出力信号の一つである信号（ＳＲｏｕｔ３）を出力する端子に電気的に接続される。

また、トランジスタ１３１、１３５、１３９のソース端子及びドレイン端子の一方は、データ信号線１２１に電気的に接続され、トランジスタ１３２、１３６のソース端子及びドレイン端子の一方は、データ信号線１２２に電気的に接続され、トランジスタ１３３、１３７のソース端子及びドレイン端子の一方は、データ信号線１２３に電気的に接続され、トランジスタ１３４、１３８のソース端子及びドレイン端子の一方は、データ信号線１２４に電気的に接続される。

また、トランジスタ１３１〜１３９のソース端子及びドレイン端子の他方は、画素部１０１において各々が平行又は略平行に配列したソース信号線１４１〜１４９のいずれかに電気的に接続される。

なお、ソース信号線１４４とソース信号線１４５の間隔（ｇ４）及びソース信号線１４８とソース信号線１４９の間隔（ｇ８）は、その他の隣接するソース信号線の間隔（ｇ１〜ｇ３、ｇ５〜ｇ７）よりも広い。

図９（Ｂ）は、図９（Ａ）に示すサンプリング回路１１２に入力される各信号の具体例を示す図である。

具体的に述べると、信号（ＳＲｏｕｔ１）は、期間ｔ１においてハイレベルの電位となり、それ以外の期間ｔ２、ｔ３においてロウレベルの電位となる信号であり、信号（ＳＲｏｕｔ２）は、期間ｔ２においてハイレベルの電位となり、それ以外の期間ｔ１、ｔ３においてロウレベルの電位となる信号であり、信号（ＳＲｏｕｔ３）は、期間ｔ３においてハイレベルの電位となり、それ以外の期間ｔ１、ｔ２においてロウレベルの電位となる信号である。なお、期間ｔ１〜期間ｔ３の長さは等しい。

また、画像信号（Ｄａｔａ）は、期間ｔ１〜期間ｔ３のそれぞれを４等分した期間（期間ｔ１１〜期間ｔ１４、期間ｔ２１〜期間ｔ２４、期間ｔ３１〜期間ｔ３４）毎に電位のレベルが変化する信号である。さらに、画像信号（Ｄａｔａ１）は、画像信号（Ｄａｔａ）が期間ｔ１１において保持する電位を期間ｔ１において保持し、画像信号（Ｄａｔａ）が期間ｔ２１において保持する電位を期間ｔ２において保持し、画像信号（Ｄａｔａ）が期間ｔ３１において保持する電位を期間ｔ３において保持する信号である。同様に、画像信号（Ｄａｔａ２）、画像信号（Ｄａｔａ３）、又は画像信号（Ｄａｔａ４）は、画像信号（Ｄａｔａ）が期間ｔ１２、期間ｔ１３、又は期間ｔ１４において保持する電位を期間ｔ１において保持し、画像信号（Ｄａｔａ）が期間ｔ２２、期間ｔ２３、又は期間ｔ２４において保持する電位を期間ｔ２において保持し、画像信号（Ｄａｔａ）が期間ｔ３２、期間ｔ３３、又は期間ｔ３４において保持する電位を期間ｔ３において保持する信号である。

本実施の形態の半導体装置は、上述した構成によりデータ分割駆動を行う。すなわち、画像信号（Ｄａｔａ）を画像信号（Ｄａｔａ１）〜画像信号（Ｄａｔａ４）に４分割し、且つ特定の期間（期間ｔ１、期間ｔ２、期間ｔ３）毎に画素部１０１に配列した４本のソース信号線に対して同時に画像信号（Ｄａｔａ１）〜画像信号（Ｄａｔａ４）を供給する。これにより、ソース信号線の各々に対して順次画像信号（Ｄａｔａ）が供給される場合と比較し、サンプリング回路１１２（トランジスタ１３１〜１３９）の動作周波数を１／４に低減することができる。

さらに、本実施の形態の半導体装置は、異なる期間において浮遊状態となり且つ隣接する２本のソース信号線の間隔（ｇ４、ｇ８）が、同一期間において浮遊状態となり且つ隣接する２本のソース信号線の間隔（ｇ１〜ｇ３、ｇ５〜ｇ７）よりも広い。そのため、容量結合に起因するソース信号線１４４、１４５、１４８、１４９の電位の変動を抑制することができる。具体的には、期間ｔ１におけるソース信号線１４４への画像信号（Ｄａｔａ４）の入力に伴うソース信号線１４５の電位の変動、期間ｔ２におけるソース信号線１４５への画像信号（Ｄａｔａ１）の入力に伴うソース信号線１４４の電位の変動及び信号線１４８への画像信号（Ｄａｔａ４）の入力に伴うソース信号線１４９の電位の変動、並びに期間ｔ３におけるソース信号線１４９への画像信号（Ｄａｔａ１）の入力に伴うソース信号線１４８の電位の変動を抑制することができる。これにより、本実施の形態の半導体装置に表示される映像における縞模様の発生を抑制することができる。

図１０は、図９（Ａ）に示した半導体装置の一部の具体的な構造を示す平面図である。なお、図１０に図示されたトランジスタは、逆スタガ型のトランジスタである（図３（Ａ）、（Ｂ）参照）。

図１０に示す半導体装置が有するトランジスタ１３３〜１３９は、チャネル長方向がソース信号線１４３〜１４９に垂直又は略垂直に設けられる。

加えて、トランジスタ１３４のソース端子及びドレイン端子のうち、トランジスタ１３５から遠くに設けられる方の端子がソース信号線１４４に電気的に接続され、且つトランジスタ１３５のソース端子及びドレイン端子のうち、トランジスタ１３４から遠くに設けられる方の端子がソース信号線１４５に電気的に接続される。別言すると、トランジスタ１３４のソース端子及びドレイン端子の一方が他方よりもトランジスタ１３５に近接し、且つトランジスタ１３５のソース端子及びドレイン端子の一方が他方よりもトランジスタ１３４に近接するとした場合、トランジスタ１３４のソース端子及びドレイン端子の他方がソース信号線１４４に電気的に接続され、且つトランジスタ１３５のソース端子及びドレイン端子の他方がソース信号線１４５に電気的に接続される。

同様に、トランジスタ１３８のソース端子及びドレイン端子のうち、トランジスタ１３９から遠くに設けられる方の端子がソース信号線１４８に電気的に接続され、且つトランジスタ１３９のソース端子及びドレイン端子のうち、トランジスタ１３８から遠くに設けられる方の端子がソース信号線１４９に電気的に接続される。別言すると、トランジスタ１３８のソース端子及びドレイン端子の一方が他方よりもトランジスタ１３９に近接し、且つトランジスタ１３９のソース端子及びドレイン端子の一方が他方よりもトランジスタ１３８に近接するとした場合、トランジスタ１３８のソース端子及びドレイン端子の他方がソース信号線１４８に電気的に接続され、且つトランジスタ１３９のソース端子及びドレイン端子の他方がソース信号線１４９に電気的に接続される。

なお、図１０に示すように、トランジスタ１３３〜１３９のソース端子及びドレイン端子と、ソース信号線１４３〜１４９とは同一の導電層によって構成される。そのため、上述した説明において、トランジスタ１３４、１３５、１３８、１３９のソース端子及びドレイン端子の他方は、ソース信号線１４４、１４５、１４８、１４９の一部であると表現することもできる。

図１０に示すように設計することにより、ソース信号線１４４とソース信号線１４５の間隔（ｇ４）及びソース信号線１４８とソース信号線１４９の間隔（ｇ８）を、その他の隣接するソース信号線の間隔（ｇ１〜ｇ３、ｇ５〜ｇ７）よりも広くすることができる。そのため、容量結合に起因するソース信号線１４４、１４５、１４８、１４９の電位の変動を抑制することができる。

また、図１０に示す構成は、等間隔又は略等間隔に配列した複数のトランジスタにおいて、ソース信号線に電気的に接続する端子を選択するだけで実現することができる。すなわち、図１０の構成は、ソース信号線の間隔の制御を簡便な設計によって実現することができる構成である。そのため、異なる期間において浮遊状態となり且つ隣接する２本のソース信号線の間隔を、同一期間において浮遊状態となり且つ隣接する２本のソース信号線の間隔よりも広くすることを目的とした場合、図１０に示す構成は、当該目的を容易に達成することができるため好ましい構成である。

上述した半導体装置は実施の形態の一例であり、上述の説明とは異なる点をもつ半導体装置も本実施の形態には含まれる。

例えば、上述した半導体装置では、複数の画素１０７がストライプ配列される構成について示した（図１０参照）が、複数の画素１０７がデルタ配列される構成としてもよい（図１１参照）。

また、上述した半導体装置では、同一期間において浮遊状態となるソース信号線の配列については限定されない。すなわち、同一期間において浮遊状態となる複数のソース信号線と電気的に接続されるトランジスタにおいて、ソース端子及びドレイン端子のいずれが当該ソース信号線と電気的に接続するかは、適宜選択することが可能である。例えば、同一期間において浮遊状態となる複数のソース信号線を２本毎に分類し、該２本のソース信号線に電気的に接続されるトランジスタの端子（ソース端子又はドレイン端子）を、互いに近接する方の端子とすることが可能である（図１２参照）。なお、図１２に示す構成は、同一配線を用いて複数の信号線に対する信号の供給を行う半導体装置にとって、好ましい構成である。

以下、その理由について具体的に述べる。ここで、トランジスタ１３３のソース端子及びドレイン端子の一方をソース信号線１４３に電気的に接続される端子、他方をデータ信号線１２３に電気的に接続される端子と規定した場合、当該ソース端子及びドレイン端子の他方の電位は、ソース信号線１４３に信号を供給するか否かによらず変動する。この時、トランジスタ１３３のソース端子及びドレイン端子の他方とソース信号線１４４の間隔が図１２に示す構成の方が図１０、図１１に示す構成よりも広い。そのため、図１２に示す構成は、図１０、図１１に示す構成と比較し、ソース信号線１４４の容量結合に起因する電位の変動を抑制することができ、好ましい構成である。

なお、本実施の形態の内容又は該内容の一部は、他の実施の形態の内容又は該内容の一部と自由に組み合わせることが可能である。

（実施の形態３）
本実施の形態では、実施の形態１又は２に示した半導体装置が有するトランジスタの一例について説明する。具体的には、酸化物半導体によってチャネル形成領域が構成されるトランジスタの構造及び該トランジスタの作製方法の一例について、図１３を参照して説明する。

図１３（Ａ）〜（Ｄ）は、実施の形態１に示したトランジスタの具体的な構成及び作製工程の具体例を示す図である。なお、図１３（Ｄ）に示すトランジスタ４１０は、チャネルエッチ型と呼ばれるボトムゲート構造の一つであり逆スタガ型トランジスタともいう。また、図１３（Ｄ）には、シングルゲート構造のトランジスタを示すが、必要に応じて、チャネル形成領域を複数有するマルチゲート構造のトランジスタとすることができる。

以下、図１３（Ａ）〜（Ｄ）を参照して、基板４００上にトランジスタ４１０を作製する工程について説明する。

まず、絶縁表面を有する基板４００上に導電膜を形成した後、第１のフォトリソグラフィ工程によりゲート電極層４１１を形成する。なお、当該工程において用いられるレジストマスクは、インクジェット法によって形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減することができる。

なお、本実施の形態において、「膜」とは、基板全面に形成されたものであって、後にフォトリソグラフィ工程等によって所望の形状に加工されるものが、加工前の状態にあるものをいう。そして、「層」とは、「膜」からフォトリソグラフィ工程等により所望の形状に加工、形成されたもの、及び基板全面に形成することを目的としたもののことをいう。

絶縁表面を有する基板４００に使用することができる基板に大きな制限はないが、少なくとも、後の加熱処理に耐えうる程度の耐熱性を有していることが必要となる。例えば、バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いることができる。また、ガラス基板としては、後の加熱処理の温度が高い場合には、歪み点が７３０℃以上のものを用いると良い。

下地層となる絶縁層を基板４００とゲート電極層４１１の間に設けてもよい。下地層は、基板４００からの不純物元素の拡散を防止する機能があり、窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜、又は酸化窒化シリコン膜から選ばれた一又は複数の膜による積層構造により形成することができる。

また、ゲート電極層４１１の材料は、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料又はこれらを主成分とする合金材料を用いて、単層で又は積層して形成することができる。

例えば、ゲート電極層４１１の２層の積層構造としては、アルミニウム層上にモリブデン層を積層した２層構造、銅層上にモリブデン層を積層した２層構造、銅層上に窒化チタン層若しくは窒化タンタルを積層した２層構造、窒化チタン層とモリブデン層を積層した２層構造とすることが好ましい。３層の積層構造としては、タングステン層または窒化タングステン層と、アルミニウムとシリコンの合金層またはアルミニウムとチタンの合金層と、窒化チタン層またはチタン層とを積層した３層構造とすることが好ましい。

次いで、ゲート電極層４１１上にゲート絶縁層４０２を形成する。

ゲート絶縁層４０２は、プラズマＣＶＤ法又はスパッタ法等を用いて、酸化シリコン層、窒化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層、若しくは酸化アルミニウム層を単層で又は積層して形成することができる。例えば、成膜ガスとして、シラン（ＳｉＨ_４）、酸素及び窒素を用いてプラズマＣＶＤ法により酸化窒化シリコン層を形成すればよい。また、ゲート絶縁層として酸化ハフニウム（ＨｆＯｘ）、酸化タンタル（ＴａＯｘ）等のＨｉｇｈ−ｋ材料を用いることもできる。ゲート絶縁層４０２の膜厚は、５５ｎｍ以上５００ｎｍ以下とし、積層の場合は、例えば、膜厚５０ｎｍ以上２００ｎｍ以下の第１のゲート絶縁層と、第１のゲート絶縁層上に膜厚５ｎｍ以上３００ｎｍ以下の第２のゲート絶縁層とを積層して形成する。

ここでは、ゲート絶縁層４０２としてプラズマＣＶＤ法により膜厚１００ｎｍ以下の酸化窒化シリコン層を形成する。

また、ゲート絶縁層４０２として、高密度プラズマ装置を用い、酸化窒化シリコン層の形成を行ってもよい。ここで高密度プラズマ装置とは、１×１０^１１／ｃｍ^３以上のプラズマ密度を達成できる装置を指している。例えば、３ｋＷ〜６ｋＷのマイクロ波電力を印加してプラズマを発生させて、絶縁層の成膜を行う。

チャンバーに材料ガスとしてシラン（ＳｉＨ_４）、亜酸化窒素（Ｎ_２Ｏ）、及び希ガスを導入し、１０Ｐａ〜３０Ｐａの圧力下で高密度プラズマを発生させてガラス等の絶縁表面を有する基板上に絶縁層を形成する。その後、シラン（ＳｉＨ_４）の供給を停止し、大気に曝すことなく亜酸化窒素（Ｎ_２Ｏ）と希ガスを導入して絶縁層表面にプラズマ処理を行ってもよい。少なくとも亜酸化窒素（Ｎ_２Ｏ）と希ガスを導入して絶縁層表面に行われるプラズマ処理は、絶縁層の成膜より後に行う。上記プロセス順序を経た絶縁層は、膜厚が薄く、例えば１００ｎｍ未満であっても信頼性を確保することができる絶縁層である。

ゲート絶縁層４０２の形成の際、チャンバーに導入するシラン（ＳｉＨ_４）と亜酸化窒素（Ｎ_２Ｏ）の流量比は、１：１０から１：２００の範囲とする。また、チャンバーに導入する希ガスとしては、ヘリウム、アルゴン、クリプトン、キセノンなどを用いることができるが、中でも安価であるアルゴンを用いることが好ましい。

また、高密度プラズマ装置により得られた絶縁層は、一定した厚さの膜形成ができるため段差被覆性に優れている。また、高密度プラズマ装置により得られる絶縁層は、薄い膜の厚みを精密に制御することができる。

上記プロセス順序を経た絶縁層は、従来の平行平板型のＰＣＶＤ装置で得られる絶縁層とは大きく異なっており、同じエッチャントを用いてエッチング速度を比較した場合において、平行平板型のＰＣＶＤ装置で得られる絶縁膜の１０％以上または２０％以上遅く、高密度プラズマ装置で得られる絶縁層は緻密な膜と言える。

なお、後の工程でｉ型化又は実質的にｉ型化される酸化物半導体（高純度化された酸化物半導体）は界面準位、界面電荷に対して極めて敏感であるため、ゲート絶縁層との界面は重要である。そのため高純度化された酸化物半導体に接するゲート絶縁層は、高品質化が要求される。従ってμ波（２．４５ＧＨｚ）を用いた高密度プラズマＣＶＤ装置は、緻密で絶縁耐圧の高い高品質な絶縁膜を形成できるので好ましい。高純度化された酸化物半導体と高品質ゲート絶縁層が密接することにより、界面準位を低減して界面特性を良好なものとすることができるからである。ゲート絶縁層としての膜質が良好であることは勿論のこと、酸化物半導体との界面準位密度を低減し、良好な界面を形成できることが重要である。

次いで、ゲート絶縁層４０２上に、膜厚２ｎｍ以上２００ｎｍ以下の酸化物半導体膜４３０を形成する。なお、酸化物半導体膜４３０をスパッタ法により成膜する前に、アルゴンガスを導入してプラズマを発生させる逆スパッタを行い、ゲート絶縁層４０２の表面に付着している粉状物質（パーティクル、ゴミともいう）を除去することが好ましい。逆スパッタとは、ターゲット側に電圧を印加せずに、アルゴン雰囲気下で基板側にＲＦ電源を用いて電圧を印加して基板にプラズマを形成して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウム、酸素などを用いてもよい。

酸化物半導体膜４３０は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系、Ｉｎ−Ｓｎ−Ｏ系、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ系、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｇａ−Ｏ系、Ｉｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｏ系、Ｓｎ−Ｏ系、Ｚｎ−Ｏ系の酸化物半導体膜を用いる。本実施の形態では、酸化物半導体膜４３０として、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物ターゲットを用いてスパッタ法により成膜する。この段階での断面図が図１３（Ａ）に相当する。また、酸化物半導体膜４３０は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、又は希ガス（代表的にはアルゴン）及び酸素の混合雰囲気下においてスパッタ法により形成することができる。また、スパッタ法を用いる場合、ＳｉＯ_２を２重量％以上１０重量％以下含むターゲットを用いて成膜を行い、酸化物半導体膜４３０に結晶化を阻害するＳｉＯｘ（Ｘ＞０）を含ませ、後の工程で行う脱水化または脱水素化のための加熱処理の際に結晶化してしまうのを抑制することが好ましい。

ここでは、Ｉｎ、Ｇａ、及びＺｎを含む金属酸化物ターゲット（Ｉｎ_２Ｏ_３：Ｇａ_２Ｏ_３：ＺｎＯ＝１：１：１［ｍｏｌ］、Ｉｎ：Ｇａ：Ｚｎ＝１：１：０．５［ａｔｏｍ］）を用いて、基板とターゲットの間との距離を１００ｍｍ、圧力０．２Ｐａ、直流（ＤＣ）電源０．５ｋＷ、アルゴン及び酸素（アルゴン：酸素＝３０ｓｃｃｍ：２０ｓｃｃｍ、酸素流量比率４０％）雰囲気下で成膜する。なお、パルス直流（ＤＣ）電源を用いると、成膜時に発生する粉状物質が軽減でき、膜厚分布も均一となるために好ましい。Ｉｎ−Ｇａ−Ｚｎ−Ｏ系膜の膜厚は、２ｎｍ以上２００ｎｍ以下とする。本実施の形態では、酸化物半導体膜として、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物ターゲットを用いてスパッタ法により膜厚２０ｎｍのＩｎ−Ｇａ−Ｚｎ−Ｏ系膜を成膜する。また、Ｉｎ、Ｇａ、及びＺｎを含む金属酸化物ターゲットとして、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［ａｔｏｍ］、又はＩｎ：Ｇａ：Ｚｎ＝１：１：２［ａｔｏｍ］の組成比を有するターゲットを用いることもできる。

スパッタ法にはスパッタ用電源に高周波電源を用いるＲＦスパッタ法とＤＣスパッタ法があり、さらにパルス的にバイアスを与えるパルスＤＣスパッタ法もある。ＲＦスパッタ法は主に絶縁膜を成膜する場合に用いられ、ＤＣスパッタ法は主に金属膜を成膜する場合に用いられる。

また、材料の異なるターゲットを複数設置できる多元スパッタ装置もある。多元スパッタ装置は、同一チャンバーで異なる材料膜を積層成膜することも、同一チャンバーで複数種類の材料を同時に放電させて成膜することもできる。

また、チャンバー内部に磁石機構を備えたマグネトロンスパッタ法を用いるスパッタ装置や、グロー放電を使わずマイクロ波を用いて発生させたプラズマを用いるＥＣＲスパッタ法を用いるスパッタ装置がある。

また、スパッタ法を用いる成膜方法として、成膜中にターゲット物質とスパッタガス成分とを化学反応させてそれらの化合物薄膜を形成するリアクティブスパッタ法や、成膜中に基板にも電圧をかけるバイアススパッタ法もある。

次いで、酸化物半導体膜４３０を第２のフォトリソグラフィ工程により島状の酸化物半導体層に加工する。また、当該工程において用いられるレジストマスクは、インクジェット法によって形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。

次いで、酸化物半導体層の脱水化または脱水素化を行う。脱水化または脱水素化を行う第１の加熱処理の温度は、４００℃以上７５０℃以下、好ましくは４００℃以上基板の歪み点未満とする。ここでは、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導体層に対して窒素雰囲気下４５０℃において１時間の加熱処理を行った後、大気に触れることなく、酸化物半導体層への水や水素の再混入を防ぎ、酸化物半導体層４３１を得る（図１３（Ｂ）参照）。

なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または熱輻射によって、被処理物を加熱する装置を備えていてもよい。例えば、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。気体には、アルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応しない不活性気体が用いられる。

例えば、第１の加熱処理として、６５０℃〜７００℃の高温に加熱した不活性ガス中に基板を移動させて入れ、数分間加熱した後、基板を移動させて高温に加熱した不活性ガス中から出すＧＲＴＡを行ってもよい。ＧＲＴＡを用いると短時間での高温加熱処理が可能となる。

なお、第１の加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガスに、水、水素などが含まれないことが好ましい。または、加熱処理装置に導入する窒素、またはヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。

また、酸化物半導体層の第１の加熱処理は、島状の酸化物半導体層に加工する前の酸化物半導体膜４３０に対して行うこともできる。その場合には、第１の加熱処理後に、加熱装置から基板を取り出し、第２のフォトリソグラフィ工程を行う。

酸化物半導体層に対する脱水化または脱水素化の加熱処理は、酸化物半導体層の形成後、酸化物半導体層上にソース電極層及びドレイン電極層を積層させた後、ソース電極層及びドレイン電極層上に保護絶縁膜を形成した後、のいずれで行っても良い。

また、ゲート絶縁層４０２に開口部を形成する場合、その工程は酸化物半導体膜４３０に脱水化または脱水素化処理を行う前でも行った後に行ってもよい。

なお、ここでの酸化物半導体膜４３０のエッチングは、ウェットエッチングに限定されずドライエッチングを用いてもよい。

ドライエッチングに用いるエッチングガスとしては、塩素を含むガス（塩素系ガス、例えば塩素（Ｃｌ_２）、三塩化硼素（ＢＣｌ_３）、四塩化シリコン（ＳｉＣｌ_４）、四塩化炭素（ＣＣｌ_４）など）が好ましい。

また、フッ素を含むガス（フッ素系ガス、例えば四弗化炭素（ＣＦ_４）、六弗化硫黄（ＳＦ_６）、三弗化窒素（ＮＦ_３）、トリフルオロメタン（ＣＨＦ_３）など）、臭化水素（ＨＢｒ）、酸素（Ｏ_２）、これらのガスにヘリウム（Ｈｅ）やアルゴン（Ａｒ）などの希ガスを添加したガス、などを用いることができる。

ドライエッチング法としては、平行平板型ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法や、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用いることができる。所望の加工形状にエッチングできるように、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等）を適宜調節する。

ウェットエッチングに用いるエッチング液としては、燐酸と酢酸と硝酸を混ぜた溶液などを用いることができる。また、ＩＴＯ０７Ｎ（関東化学社製）を用いてもよい。

また、ウェットエッチング後のエッチング液はエッチングされた材料とともに洗浄によって除去される。その除去された材料を含むエッチング液の廃液を精製し、含まれる材料を再利用してもよい。当該エッチング後の廃液から酸化物半導体層に含まれるインジウム等の材料を回収して再利用することにより、資源を有効活用し低コスト化することができる。

所望の加工形状にエッチングできるように、材料に合わせてエッチング条件（エッチング液、エッチング時間、温度等）を適宜調節する。

次いで、ゲート絶縁層４０２、及び酸化物半導体層４３１上に、金属導電膜を形成する。金属導電膜をスパッタ法や真空蒸着法で形成すればよい。金属導電膜の材料としては、アルミニウム（Ａｌ）、クロム（Ｃｒ）、銅（Ｃｕ）、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）から選ばれた元素、上述した元素を成分とする合金、又は上述した元素を組み合わせた合金等が挙げられる。また、マンガン（Ｍｎ）、マグネシウム（Ｍｇ）、ジルコニウム（Ｚｒ）、ベリリウム（Ｂｅ）、イットリウム（Ｙ）のいずれか一または複数から選択された材料を用いてもよい。また、金属導電膜は、単層構造でも、２層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、銅又は銅を主成分とする膜の単層構造、アルミニウム膜上にチタン膜を積層する２層構造、窒化タンタル膜又は窒化銅膜上に銅膜を積層する２層構造、チタン膜上にアルミニウム膜を積層し、さらにアルミニウム膜上にチタン膜を積層する３層構造などが挙げられる。また、アルミニウム（Ａｌ）に、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）、スカンジウム（Ｓｃ）から選ばれた元素を単数、又は複数組み合わせた膜、合金膜、もしくは窒化膜を用いてもよい。

金属導電膜成膜後に加熱処理を行う場合には、この加熱処理に耐える耐熱性を金属導電膜に持たせることが好ましい。

第３のフォトリソグラフィ工程により金属導電膜上にレジストマスクを形成し、選択的にエッチングを行ってソース電極層４１５ａ、ドレイン電極層４１５ｂを形成した後、レジストマスクを除去する（図１３（Ｃ）参照）。

なお、金属導電膜のエッチングの際に、酸化物半導体層４３１は除去されないようにそれぞれの材料及びエッチング条件を適宜調節する。

ここでは、金属導電膜としてチタン膜を用いて、酸化物半導体層４３１にはＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物を用いて、エッチャントとしてアンモニア過水（アンモニア、水、過酸化水素水の混合液）を用いる。

なお、第３のフォトリソグラフィ工程では、酸化物半導体層４３１は一部のみがエッチングされ、溝部（凹部）を有する酸化物半導体層となることもある。また、当該工程において用いるレジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。

また、フォトリソグラフィ工程で用いるフォトマスク数及び工程数を削減するため、透過した光が複数の強度となる露光マスクである多階調マスクによって形成されたレジストマスクを用いてエッチング工程を行ってもよい。多階調マスクを用いて形成したレジストマスクは複数の膜厚を有する形状となり、アッシングを行うことでさらに形状を変形することができるため、異なるパターンに加工する複数のエッチング工程に用いることができる。よって、一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対応するレジストマスクを形成することができる。よって露光マスク数を削減することができ、対応するフォトリソグラフィ工程も削減できるため、工程の簡略化が可能となる。

次いで、亜酸化窒素（Ｎ_２Ｏ）、窒素（Ｎ_２）、またはアルゴン（Ａｒ）などのガスを用いたプラズマ処理を行う。このプラズマ処理によって露出している酸化物半導体層の表面に付着した吸着水などを除去する。また、酸素とアルゴンの混合ガスを用いてプラズマ処理を行ってもよい。

プラズマ処理を行った後、大気に触れることなく、酸化物半導体層の一部に接する保護絶縁膜となる酸化物絶縁層４１６を形成する。

酸化物絶縁層４１６は、少なくとも１ｎｍ以上の膜厚とし、スパッタ法など、酸化物絶縁層４１６に水、水素等の不純物を混入させない方法を適宜用いて形成することができる。酸化物絶縁層４１６に水素が含まれると、その水素の酸化物半導体層への侵入が生じ酸化物半導体層４３１のバックチャネルが低抵抗化（Ｎ型化）してしまい、寄生チャネルが形成される。よって、酸化物絶縁層４１６はできるだけ水素を含まない膜になるように、成膜方法に水素を用いないことが重要である。

ここでは、酸化物絶縁層４１６として膜厚２００ｎｍの酸化シリコン膜をスパッタ法を用いて成膜する。成膜時の基板温度は、室温以上３００℃以下とすればよく、本実施の形態では１００℃とする。酸化シリコン膜のスパッタ法による成膜は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、または希ガス（代表的にはアルゴン）及び酸素雰囲気下において行うことができる。また、ターゲットとして酸化シリコンターゲットまたはシリコンターゲットを用いることができる。例えば、シリコンターゲットを用いて、酸素、及び窒素雰囲気下でスパッタ法により酸化シリコン膜を形成することができる。

次いで、不活性ガス雰囲気下、または酸素ガス雰囲気下で第２の加熱処理（好ましくは２００℃以上４００℃以下、より好ましくは２５０℃以上３５０℃以下）を行う。例えば、窒素雰囲気下で２５０℃、１時間の第２の加熱処理を行う。第２の加熱処理を行うと、酸化物半導体層の一部（チャネル形成領域）が酸化物絶縁層４１６と接した状態で加熱される。これにより、酸化物半導体層の一部（チャネル形成領域）に酸素が供給される。

以上の工程を経ることによって、酸化物半導体層に対して脱水化または脱水素化のための加熱処理を行った後、酸化物半導体層の一部（チャネル形成領域）を選択的に酸素過剰な状態とする。その結果、ゲート電極層４１１と重なるチャネル形成領域４１３はＩ型となり、ソース電極層４１５ａに重なるソース領域４１４ａと、ドレイン電極層４１５ｂに重なるドレイン領域４１４ｂとが自己整合的に形成される。以上の工程でトランジスタ４１０が形成される。

８５℃、２×１０^６Ｖ／ｃｍ、１２時間のゲートバイアス・熱ストレス試験（ＢＴ試験）においては、不純物が酸化物半導体に添加されていると、不純物と酸化物半導体の主成分との結合手が、強電界（Ｂ：バイアス）と高温（Ｔ：温度）により切断され、生成された未結合手がしきい値電圧（Ｖｔｈ）のドリフトを誘発することとなる。これに対して、酸化物半導体の不純物、特に水素や水等を極力除去し、上述の高密度プラズマＣＶＤ装置を用いて緻密で絶縁耐圧の高い高品質な絶縁膜とし、酸化物半導体との界面特性を良好にすることにより、ＢＴ試験に対しても安定なトランジスタを得ることができる。

さらに大気中、１００℃以上２００℃以下、１時間以上３０時間以下での加熱処理を行ってもよい。ここでは１５０℃で１０時間加熱処理を行う。この加熱処理は一定の加熱温度を保持して加熱してもよいし、室温から、１００℃以上２００℃の加熱温度への昇温と、加熱温度から室温までの降温を複数回くりかえして行ってもよい。また、この加熱処理を、酸化物絶縁膜の形成前に、減圧下で行ってもよい。減圧下で加熱処理を行うと、加熱時間を短縮することができる。この加熱処理によって、酸化物半導体層から酸化物絶縁層中に水素をとりこむことができる。

なお、ドレイン電極層４１５ｂと重畳した酸化物半導体層においてドレイン領域４１４ｂを形成することにより、トランジスタの信頼性の向上を図ることができる。具体的には、ドレイン領域４１４ｂを形成することで、ドレイン電極層４１５ｂからドレイン領域４１４ｂ、チャネル形成領域４１３にかけて、導電性を段階的に変化させうるような構造とすることができる。

また、酸化物半導体層におけるソース領域又はドレイン領域は、酸化物半導体層の膜厚が１５ｎｍ以下と薄い場合は膜厚方向全体にわたって形成されるが、酸化物半導体層の膜厚が３０ｎｍ以上５０ｎｍ以下とより厚い場合は、酸化物半導体層の一部、ソース電極層又はドレイン電極層と接する領域及びその近傍が低抵抗化しソース領域又はドレイン領域が形成され、酸化物半導体層においてゲート絶縁層に近い領域はＩ型とすることもできる。

酸化物絶縁層４１６上にさらに保護絶縁層を形成してもよい。例えば、ＲＦスパッタ法を用いて窒化シリコン膜を形成する。ＲＦスパッタ法は、量産性がよいため、保護絶縁層の成膜方法として好ましい。保護絶縁層は、水分や、水素イオンや、ＯＨ⁻などの不純物を含まず、これらが外部から侵入することをブロックする無機絶縁膜を用い、窒化シリコン膜、窒化アルミニウム膜、窒化酸化シリコン膜、酸化窒化アルミニウム膜などを用いる。本実施の形態では、保護絶縁層として保護絶縁層４０３を、窒化シリコン膜を用いて形成する（図１３（Ｄ）参照）。

本実施の形態で示したトランジスタは、ガラス基板上において形成すること（低温プロセスによって形成すること）が可能なトランジスタである。また、本実施の形態で示したトランジスタの電界効果移動度は、アモルファスシリコンによってチャネル形成領域が構成されるトランジスタより高い。そのため、アクティブマトリクス型の表示装置において、各画素が有するトランジスタとして好適である。

一方、一般的に、酸化物半導体によってチャネル形成領域が構成されるトランジスタの電界効果移動度は、単結晶シリコンによってチャネル形成領域が構成されるトランジスタより低い。そのため、駆動回路が有するトランジスタとして、単結晶シリコンによってチャネル形成領域が構成されるトランジスタが適用されるアクティブマトリクス型の表示装置において、当該駆動回路が有するトランジスタを酸化物半導体によってチャネル形成領域が構成されるトランジスタによって代替することは困難である。

これに対し、実施の形態２などで示したように、データ分割駆動を行うことによって、駆動回路の動作周波数を低減することができる。これにより、本実施の形態で示したトランジスタを駆動回路が有するトランジスタとして適用するなど、当該トランジスタの適用範囲を拡大することができる。その結果、アクティブマトリクス型の表示装置の製造コストを低減すること及び該表示装置を小型軽量化することが可能になる。

具体的には、本実施の形態のトランジスタは、実施の形態２に示したアクティブマトリクス型の表示装置において、サンプリング回路を構成するトランジスタ及び各画素が有するトランジスタとして適用することができる。加えて、本実施の形態のトランジスタをゲート信号線駆動回路若しくは該回路の一部を構成するトランジスタとして適用すること、又は（及び）ソース信号線駆動回路が有するサンプリング回路以外の回路（シフトレジスタ回路など）若しくは該回路の一部を構成するトランジスタとして適用することもできる。当然、本実施の形態のトランジスタの適用範囲を拡大することは、当該表示装置の製造コストの低減及び該表示装置の小型軽量化を促進することであり、好ましい。

なお、本実施の形態の内容又は該内容の一部は、他の実施の形態の内容若しくは該内容の一部又は実施例の内容若しくは該内容の一部と自由に組み合わせることが可能である。

（実施の形態４）
本実施の形態では、実施の形態１又は２で得られる半導体装置を搭載した電子機器の例について図１４を参照して説明する。

図１４（Ａ）は、ノート型のパーソナルコンピュータを示す図であり、本体２２０１、筐体２２０２、表示部２２０３、キーボード２２０４などによって構成されている。

図１４（Ｂ）は、携帯情報端末（ＰＤＡ）を示す図であり、本体２２１１には表示部２２１３と、外部インターフェイス２２１５と、操作ボタン２２１４等が設けられている。また、操作用の付属品としてスタイラス２２１２がある。

図１４（Ｃ）は、電子ペーパーの一例として、電子書籍２２２０を示す図である。電子書籍２２２０は、筐体２２２１および筐体２２２３の２つの筐体で構成されている。筐体２２２１および筐体２２２３は、軸部２２３７により一体とされており、該軸部２２３７を軸として開閉動作を行うことができる。このような構成により、電子書籍２２２０は、紙の書籍のように用いることが可能である。

筐体２２２１には表示部２２２５が組み込まれ、筐体２２２３には表示部２２２７が組み込まれている。表示部２２２５および表示部２２２７は、続き画面を表示する構成としてもよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とすることで、例えば右側の表示部（図１４（Ｃ）では表示部２２２５）に文章を表示し、左側の表示部（図１４（Ｃ）では表示部２２２７）に画像を表示することができる。

また、図１４（Ｃ）では、筐体２２２１に操作部などを備えた例を示している。例えば、筐体２２２１は、電源２２３１、操作キー２２３３、スピーカー２２３５などを備えている。操作キー２２３３により、頁を送ることができる。なお、筐体の表示部と同一面にキーボードやポインティングデバイスなどを備える構成としてもよい。また、筐体の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子、またはＡＣアダプタおよびＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成としてもよい。さらに、電子書籍２２２０は、電子辞書としての機能を持たせた構成としてもよい。

また、電子書籍２２２０は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。

なお、電子ペーパーは、情報を表示するものであればあらゆる分野に適用することが可能である。例えば、電子書籍以外にも、ポスター、電車などの乗り物の車内広告、クレジットカード等の各種カードにおける表示などに適用することができる。

図１４（Ｄ）は、携帯電話機を示す図である。当該携帯電話機は、筐体２２４０および筐体２２４１の二つの筐体で構成されている。筐体２２４１は、表示パネル２２４２、スピーカー２２４３、マイクロフォン２２４４、ポインティングデバイス２２４６、カメラ用レンズ２２４７、外部接続端子２２４８などを備えている。また、筐体２２４０は、当該携帯電話機の充電を行う太陽電池セル２２４９、外部メモリスロット２２５０などを備えている。また、アンテナは筐体２２４１内部に内蔵されている。

表示パネル２２４２はタッチパネル機能を備えており、図１４（Ｄ）には映像表示されている複数の操作キー２２４５を点線で示している。なお、当該携帯電話は、太陽電池セル２２４９で出力される電圧を各回路に必要な電圧に昇圧するための昇圧回路を実装している。また、上記構成に加えて、非接触ＩＣチップ、小型記録装置などを内蔵した構成とすることもできる。

表示パネル２２４２は、使用形態に応じて表示の方向が適宜変化する。また、表示パネル２２４２と同一面上にカメラ用レンズ２２４７を備えているため、テレビ電話が可能である。スピーカー２２４３およびマイクロフォン２２４４は音声通話に限らず、テレビ電話、録音、再生などが可能である。さらに、筐体２２４０と筐体２２４１はスライドし、図１４（Ｄ）のように展開している状態から重なり合った状態とすることができ、携帯に適した小型化が可能である。

外部接続端子２２４８はＡＣアダプタやＵＳＢケーブルなどの各種ケーブルと接続可能であり、充電やデータ通信が可能になっている。また、外部メモリスロット２２５０に記録媒体を挿入し、より大量のデータの保存および移動に対応できる。また、上記機能に加えて、赤外線通信機能、テレビ受信機能などを備えたものであってもよい。

図１４（Ｅ）は、デジタルカメラを示す図である。当該デジタルカメラは、本体２２６１、表示部（Ａ）２２６７、接眼部２２６３、操作スイッチ２２６４、表示部（Ｂ）２２６５、バッテリー２２６６などによって構成されている。

図１４（Ｆ）は、テレビジョン装置を示す図である。テレビジョン装置２２７０では、筐体２２７１に表示部２２７３が組み込まれている。表示部２２７３により、映像を表示することが可能である。なお、ここでは、スタンド２２７５により筐体２２７１を支持した構成を示している。

テレビジョン装置２２７０の操作は、筐体２２７１が備える操作スイッチや、別体のリモコン操作機２２８０により行うことができる。リモコン操作機２２８０が備える操作キー２２７９により、チャンネルや音量の操作を行うことができ、表示部２２７３に表示される映像を操作することができる。また、リモコン操作機２２８０に、当該リモコン操作機２２８０から出力する情報を表示する表示部２２７７を設ける構成としてもよい。

なお、テレビジョン装置２２７０は、受信機やモデムなどを備えた構成とするのが好適である。受信機により、一般のテレビ放送の受信を行うことができる。また、モデムを介して有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことが可能である。

１１〜１８ 信号線
２１〜２８ スイッチ
３１〜３４ 配線
４１〜４８ トランジスタ
５０ 基板
５１ 導電層
５２ 絶縁層
５３ 半導体層
５４ 導電層
５５ 導電層
６１〜６８ トランジスタ
７０ 基板
７１ 絶縁層
７２ 半導体層
７３ 絶縁層
７４ 導電層
７５ 絶縁層
７６ 導電層
７７ 導電層
１０１ 画素部
１０２ ソース信号線駆動回路
１０３ ゲート信号線駆動回路
１０４ ソース信号線
１０５ ゲート信号線
１０６Ａ フレキシブルプリント基板
１０６Ｂ フレキシブルプリント基板
１０７ 画素
１１１ シフトレジスタ回路
１１２ サンプリング回路
１２１〜１２４ データ信号線
１３１〜１３９ トランジスタ
１４１〜１４９ ソース信号線
４００ 基板
４０２ ゲート絶縁層
４０３ 保護絶縁層
４１０ トランジスタ
４１１ ゲート電極層
４１３ チャネル形成領域
４１４ａ ソース領域
４１４ｂ ドレイン領域
４１５ａ ソース電極層
４１５ｂ ドレイン電極層
４１６ 酸化物絶縁層
４３０ 酸化物半導体膜
４３１ 酸化物半導体層
２２０１ 本体
２２０２ 筐体
２２０３ 表示部
２２０４ キーボード
２２１１ 本体
２２１２ スタイラス
２２１３ 表示部
２２１４ 操作ボタン
２２１５ 外部インターフェイス
２２２０ 電子書籍
２２２１ 筐体
２２２３ 筐体
２２２５ 表示部
２２２７ 表示部
２２３１ 電源
２２３３ 操作キー
２２３５ スピーカー
２２３７ 軸部
２２４０ 筐体
２２４１ 筐体
２２４２ 表示パネル
２２４３ スピーカー
２２４４ マイクロフォン
２２４５ 操作キー
２２４６ ポインティングデバイス
２２４７ カメラ用レンズ
２２４８ 外部接続端子
２２４９ 太陽電池セル
２２５０ 外部メモリスロット
２２６１ 本体
２２６３ 接眼部
２２６４ 操作スイッチ
２２６５ 表示部（Ｂ）
２２６６ バッテリー
２２６７ 表示部（Ａ）
２２７０ テレビジョン装置
２２７１ 筐体
２２７３ 表示部
２２７５ スタンド
２２７７ 表示部
２２７９ 操作キー
２２８０ リモコン操作機

Claims (14)

1. 第１の期間においてオン状態となり、且つ第２の期間においてオフ状態となる第１のスイッチ乃至第ｎのスイッチ（ｎは２以上の自然数）と、
   前記第１の期間においてオフ状態となり、且つ前記第２の期間においてオン状態となる第ｎ＋１のスイッチ乃至第ｍのスイッチ（ｍはｎ＋２以上の自然数）と、
   前記第１の期間において前記第１のスイッチを介して信号が供給され、且つ前記第２の期間において浮遊状態となる第１の信号線、乃至、前記第１の期間において前記第ｎのスイッチを介して信号が供給され、且つ前記第２の期間において浮遊状態となる第ｎの信号線と、
   前記第１の期間において浮遊状態となり、且つ前記第２の期間において前記第ｎ＋１のスイッチを介して信号が供給される第ｎ＋１の信号線、乃至、前記第１の期間において浮遊状態となり、且つ前記第２の期間において前記第ｍのスイッチを介して信号が供給される第ｍの信号線と、を有し、
   前記第１の信号線乃至前記第ｍの信号線は、各々が平行又は略平行に配列し、
   前記第ｎの信号線と前記第ｎ＋１の信号線の間隔は、前記第ｎ−１の信号線と前記第ｎの信号線の間隔よりも広く、且つ前記第ｎ＋１の信号線と前記第ｎ＋２の信号線の間隔よりも広いことを特徴とする半導体装置。
2. 請求項１において、
   前記第１の信号線乃至前記第ｎの信号線のいずれか一及び前記第ｎ＋１の信号線乃至前記第ｍの信号線のいずれか一に対する信号の供給が、同一の配線を介して行われることを特徴とする半導体装置。
3. 請求項１又は請求項２において、
   前記第１のスイッチ乃至前記第ｍのスイッチのそれぞれが、第１のトランジスタ乃至第ｍのトランジスタのそれぞれであることを特徴とする半導体装置。
4. 請求項３において、
   前記第１のトランジスタ乃至前記第ｍのトランジスタは、各々が等間隔又は略等間隔に配列し、且つ各々のチャネル長方向が、前記第１の信号線乃至前記第ｍの信号線に垂直又は略垂直に設けられ、
   前記第ｎのトランジスタのソース端子及びドレイン端子の一方が他方よりも前記第ｎ＋１のトランジスタに近接し、
   前記第ｎ＋１のトランジスタのソース端子及びドレイン端子の一方が他方よりも前記第ｎのトランジスタに近接し、
   前記第ｎのトランジスタのソース端子及びドレイン端子の他方が、前記第ｎの信号線に電気的に接続され、
   前記第ｎ＋１のトランジスタのソース端子及びドレイン端子の他方が、前記第ｎ＋１の信号線に電気的に接続されることを特徴とする半導体装置。
5. 第１の期間においてオン状態となり、且つ第２の期間においてオフ状態となる第１のスイッチ乃至第ｎのスイッチ（ｎは２以上の自然数）と、
   前記第１の期間においてオフ状態となり、且つ前記第２の期間においてオン状態となる第ｎ＋１のスイッチ乃至第ｍのスイッチ（ｍはｎ＋２以上の自然数）と、
   前記第１の期間において前記第１のスイッチを介して画像信号が供給され、且つ前記第２の期間において浮遊状態となる第１のソース信号線、乃至、前記第１の期間において前記第ｎのスイッチを介して画像信号が供給され、且つ前記第２の期間において浮遊状態となる第ｎのソース信号線と、
   前記第１の期間において浮遊状態となり、且つ前記第２の期間において前記第ｎ＋１のスイッチを介して画像信号が供給される第ｎ＋１のソース信号線、乃至、前記第１の期間において浮遊状態となり、且つ前記第２の期間において前記第ｍのスイッチを介して画像信号が供給される第ｍのソース信号線と、を有し、
   前記第１のソース信号線乃至前記第ｍのソース信号線は、各々が平行又は略平行に配列し、
   前記第ｎのソース信号線と前記第ｎ＋１のソース信号線の間隔は、前記第ｎ−１のソース信号線と前記第ｎのソース信号線の間隔よりも広く、且つ前記第ｎ＋１のソース信号線と前記第ｎ＋２のソース信号線の間隔よりも広いことを特徴とする半導体装置。
6. 請求項５において、
   前記第１のソース信号線乃至前記第ｎのソース信号線のいずれか一及び前記第ｎ＋１のソース信号線乃至前記第ｍのソース信号線のいずれか一に対する画像信号の供給が、同一のデータ信号線を介して行われることを特徴とする半導体装置。
7. 請求項５又は請求項６において、
   前記第１のスイッチ乃至前記第ｍのスイッチが、第１のトランジスタ乃至第ｍのトランジスタであることを特徴とする半導体装置。
8. 請求項７において、
   前記第１のトランジスタ乃至前記第ｍのトランジスタは、各々が等間隔又は略等間隔に配列し、且つ各々のチャネル長方向が、前記第１のソース信号線乃至前記第ｍのソース信号線に垂直又は略垂直に設けられ、
   前記第ｎのトランジスタのソース端子及びドレイン端子の一方が他方よりも前記第ｎ＋１のトランジスタに近接し、
   前記第ｎ＋１のトランジスタのソース端子及びドレイン端子の一方が他方よりも前記第ｎのトランジスタに近接し、
   前記第ｎのトランジスタのソース端子及びドレイン端子の他方が、前記第ｎのソース信号線に電気的に接続され、
   前記第ｎ＋１のトランジスタのソース端子及びドレイン端子の他方が、前記第ｎ＋１のソース信号線に電気的に接続されることを特徴とする半導体装置。
9. 請求項７又は請求項８において、
   前記第１のトランジスタ乃至前記第ｍのトランジスタのチャネル形成領域が、酸化物半導体によって構成されることを特徴とする半導体装置。
10. 請求項９において、
    前記第１のトランジスタ乃至前記第ｍのトランジスタのスイッチングを制御するシフトレジスタ回路を有し、
    前記シフトレジスタ回路は、チャネル形成領域が酸化物半導体によって構成されるトランジスタを有することを特徴とする半導体装置。
11. 請求項５乃至請求項１０のいずれか一項において、
    前記第１のソース信号線乃至前記第ｍのソース信号線のいずれか一に電気的に接続された画素を有し、
    前記画素は、チャネル形成領域が酸化物半導体によって構成されるトランジスタを有することを特徴とする半導体装置。
12. 請求項１１において、
    前記画素が有するトランジスタのスイッチングを制御するゲート信号線駆動回路を有し、
    前記ゲート信号線駆動回路は、チャネル形成領域が酸化物半導体によって構成されるトランジスタを有することを特徴とする半導体装置。
13. 請求項１乃至請求項１２のいずれか一項において、
    ｍ＝２ｎであることを特徴とする半導体装置。
14. 請求項１乃至請求項１３のいずれか一項に記載の半導体装置を有する電子機器。

Images