WO2015090040A1 - 一种栅极驱动电路及其驱动方法、显示设备 - Google Patents

一种栅极驱动电路及其驱动方法、显示设备 Download PDF

Info

Publication number
WO2015090040A1
WO2015090040A1 PCT/CN2014/081554 CN2014081554W WO2015090040A1 WO 2015090040 A1 WO2015090040 A1 WO 2015090040A1 CN 2014081554 W CN2014081554 W CN 2014081554W WO 2015090040 A1 WO2015090040 A1 WO 2015090040A1
Authority
WO
WIPO (PCT)
Prior art keywords
gate
signal
timing control
signal input
control signal
Prior art date
Application number
PCT/CN2014/081554
Other languages
English (en)
French (fr)
Inventor
刘荣铖
Original Assignee
京东方科技集团股份有限公司
合肥京东方光电科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 京东方科技集团股份有限公司, 合肥京东方光电科技有限公司 filed Critical 京东方科技集团股份有限公司
Priority to US14/408,637 priority Critical patent/US10152939B2/en
Publication of WO2015090040A1 publication Critical patent/WO2015090040A1/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/08—Fault-tolerant or redundant circuits, or circuits in which repair of defects is prepared

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

一种栅极驱动电路包括：多个栅极驱动单元，每一所述栅极驱动单元分别与一脉冲信号输入端、时序控制信号输入端以及至少两条相邻的栅极扫描线连接，用于在所述时序控制信号输入端输入的时序控制信号的控制下，依序向与其连接的至少两条相邻的栅极扫描线提供所述脉冲信号输入端输入的脉冲信号。所述脉冲信号输入端连接一栅极驱动器，所述栅极驱动器根据每一所述栅极驱动单元对应的栅极扫描线的数量输出所述脉冲信号。

Description

本申请主张在 2013 年 12 月 18 日在中国提交的中国专利申请号 No. 201310699061.7的优先权， 其全部内容通过引用包含于此。
法、 显示设备。
请参考图 1， 图 1 为现有技术中的栅极驱动电路芯片 （G- IC) 的脉冲信 号输入端和栅极扫描线的对应关系示意图。 从图 1 中可以看出， 每行 »极扫 与之对
Figure imgf000003_0001
。
随着显示面板: 的提 i司
Figure imgf000003_0002
(HD)、 对栅 （dual gate) 设计的液晶面板为例， 其栅极扫描线的数量为 768 X 2-1536根， 需要 2颗具有 768个脉冲信号输入端的栅极驱动电路芯片与之 对应。 可见， 当栅极扫描线的数量增加时， 栅极驱动电路芯片数量也要随之 增加， 从而显示面板的生产成本 ffi相应增加。
此外， 由于阵列基板的与 *极驱动电路芯片连接处的扇形分布（fen- out) 区域空间较小， 如果扇形分布区域的布线过于紧密， 会因为小颗粒（particle) 仔 可抗拒因素， 容易导致短路 （short) 或开路 （open) 等不良发生。
(一） 要解决的技术问题
有鉴于此， 本公开文本提供一种栅极驱动电路及其驱动方法、显示设备, 以解决现有技术中的显示设备因需要多颗栅极驱动电路芯片导致成本高， 且 容易导致短路或开路等不良发生的问题。 (二） 技术方案
为解决上述技术问题， 本公开文本提供一种櫥极驱动电路， 包括： 多个栅极驱动单元， 每一所述 »极驱动单元分别与一脉冲信号输入端、 时序控制信号输入端以及至少两条相邻的櫥极扫描线连接， 用于在所述时序 控制信号输入端输入的时序控制信号的控制下， 依序向与其连接的至少两条 相邻的栅极扫描线提供所述脉冲信号输入端输入的脉冲信号；
其中， 所述脉冲信号输入端连接一栅极驱动器， 每一所述»极驱动器根 据所述栅极驱动单元对应的栅极扫描线的数量输出所述脉冲信号。
此外， 每一所述栅极驱动单元包括至少两个 »极驱动子单元， 每一所述 櫥极驱动子单元连接一栅极扫描线， 所述櫥极驱动子单元包括：
开关单元， 连接对应的脉冲信号输入端和对应的栅极扫描线， 在所述时 序控制信号的控制下， 将所述对应的脉冲信号输入端输入的脉冲信号输入至 与其连接的所述 »极扫描线；
复位开关单元， 连接所述时序控制信号输入端和对应的栅极扫描线， 在 所述时序控制信号的控制下， 将与其连接的所述 »极扫描线的脉冲信号进行 复位。
此外， 每一所述栅极驱动单元与相邻的两条 »极扫描线连接； 所述时序 控制信号输入端包括：第一时序控制信号输入端和第二时序控制信号输入端; 每一所述栅极驱动单元均包括第一栅极驱动子单元和第二 *极驱动子单 元， 其中，
第一栅极驱动子单元包括：
第一开关单元， 输入端与对应的脉冲信号输入端连接， 输出端与所述相 邻的两条栅极扫描线中的第一条栅极扫描线连接， 控制端与所述第二时序控 制信号输入端连接， 在所述第二时序控制信号输入端输入的第二时序控制信 号的控制下， 将所述对应的脉冲信号输入端输入的脉冲信号输入至所述第一 第一复位开关单元， 输入端与所述第二时序控制信号输入端连接， 输出 端与所述第一条栅极扫描线连接， 控制端与所述第一时序控制信号输入端连 ¾： 在所述第一时序控制信号输入端输入的第一时序控制信号的控制下， 将 所述第一条栅极扫描线的脉^信号进行复位；
第二栅极驱动子单元包括：
第二开关单元， 输入端与对应的脉冲信号输入端连接， 输出端与所述相 邻的两条栅极扫描线中的第二条栅极扫描线连接， 控制端与所述第一时序控 制信号输入端连接； 在所述第一时序控制信号的控制下， 将所述对应的脉冲 信号输入端输入的脉冲信号输入至所述第二条栅极扫描线；
第二复位开关单元， 输入端与所述第一时序控制信号输入端连接， 输出 端与所述第二条栅极扫描线连接， 控制端与所述第二时序控制信号输入端连 接， 在所述第二时序控制信号的控制下， 将所述第二条 »极扫描线的脉冲信 号进行复位。
此外， 所述第一开关单元、 所述第二开关单元、 所述第一复位开关单元 及所述第二复位开关单元均为 N型薄膜晶体管。
此外， 所述 *极驱动电路还包括：
时序控制信号生成电路， 连接所述时序控制信号输入端， 于提供所述 第一时序控制信号和所述第二时序控制信号， 所述时序控制信号生成电路包 薄膜晶体管 Tl l， 栅极与第一时钟信号连接， 源极与高电平信号连接， 漏极与所述第二时序控制信号输入端连接；
薄膜晶体管 Τ12， 栅极与所述第一时钟信号连接， 源极与低电平信号连 接， 漏极与所述第二时序控制信号输入端连接；
薄膜晶体管 Τ13， 栅极与所述第一时钟信号连接， 源极与所述高电平信 号连接， 漏极与所述第一时序控制信号输入端连接；
薄膜晶体管 Τ14， 栅极与所述第一时钟信号连接， 源极与所述低电平信 号连接， 漏极与所述第一时序控制信号输入端连接；
其中， 所述薄膜晶体管 Tl i和所述薄膜晶体管 Ti4为 N型薄膜晶体管， 所述薄膜晶体管 T12和所述薄膜晶体管 T13为 P型薄膜晶体管。
此外， 所述極极驱动电路还包括：
分频单元， 与第二时钟信号连接， 用于对所述第二 i吋钟信号进行分频处 理， 得到所述第一时钟信号并输出， 所述第一时钟信号的频率为所述第二时 钟信号的频率的二分之一；
所述栅极驱动器， 与所述分频单元连接， 用于根据所述第一时钟信号以 及所述栅极驱动单元对应的栅极扫描线的数量输出所述脉冲信号。
此外， 本公开文本还提供一种显示设备， 包括上述栅极驱动电路。
此外， 本公开文本还提供了一种栅极驱动电路的驱动方法， 所述 »极驱 动电路包括： 多个栅极驱动单元， 每一所述栅极驱动单元分别与一脉冲信号 输入端、 时序控制信号输入端以及至少两条相邻的栅极扫描线连接， 并旦所 述脉冲信号输入端连接一栅极驱动器。 所述驱动方法包括如下步骤： 在所述 时序控制信号输入端输入的时序控制信号的控制下， 每一所述»极驱动单元 依序向与其连接的至少两条相邻的櫥极扫描线提供所述脉冲信号输入端输入 的脉冲信号； 以及所述栅极驱动器根据每一所述 »极驱动单元对应的 »极扫 描线的数量输出所述脉冲信号。
(三） 有益效果
本公开文本提供的上述技术方案的有益效果如下：
栅极驱动电路包括多个栅极驱动单元， 每一 *极驱动单元分别与一脉冲 信号输入端以及至少两条相邻的栅极扫描线连接， 使得一脉冲信号输入端可 以控制至少两条相邻的栅极扫描线， 即控制至少两行像素 TFT阵列的开启与 关闭。 因此能够在实现显示面板正常显示的同时， 可以减少脉冲信号输入端 的个数， 进而降低栅极驱动电路的体积、 制作工艺难度以及面板所需 »极驱 动电路的数量等。 另外， 由于脉冲信号输入端的个数减少， 阵列基板与栅极 驱动电路连接处的扇形分布区域的布线的密度也会降低， 从而降低了短路或 开路等不良发生的概率。
为了更清楚地说明本发明实施例或现有技术中的技术方案， 下面将对实 施例描述中所需要使 的險图作筒单地介绍， 显而易见地， 下面描述中的險 图仅仅是本发明的一些实施例， 对于本领域普通技术人员来讲， 在不付出创 造性劳动的前提下， 还可以根据这些^图获得其他的 ^图。
图 i为现有技术中的櫥极驱动电路芯片的脉冲信号输入端和栅极扫描线 的对应关系示意图；
图 2为本发明实施例的栅极驱动电路的一结构示意图；
图 3为本发明实施例的栅极驱动电路的另一结构示意图；
图 4为本发明实施例的时序控制信号生成电路的结构示意图；
图 5为本发明实施例的栅极驱动电路的又一结构示意图； 以及
图 6为本发明实施例的各信号的时序关系。
下面结合 f†图和实施例， 对本发明的具体实施方式做进一步描述。 以下 实施例仅用于说明本发明， 但不 ffi来限制本发明的范围。
为使本发明实施例的目的、 技术方案和优点更加清楚， 下面将结合本发 明实施例的 f†图， 对本发明实施例的技术方案进行清楚、 完整地描述。 显然， 所描述的实施例是本发明的一部分实施例， 而不是全部的实施例。 基于所描 述的本发明的实施例， 本领域普通技术人员所获得的所有其他实施例， 都属 于本发明保护的范围。
除非另作定义， 此处使用的技术术语或者科学术语应当为本发明所属领 域内具有一般技能的人士所理解的通常意义。 本发明专利申请说明书以及权 利要求书中使用的 "第一 "、 "第二" 以及类似的词语并不表示任何顺序、 数 量或者重要性， 而只是用来区分不同的组成部分。 同样， "一个"或者 "一" 等类似词语也不表示数量限制， 而是表示存在至少一个。 "连接"或者 "相连" 等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接， 不管是直接的还是间接的。 "上"、 "下"、 "左"、 "右 等仅用于表示相对位置 关系， 当被描述对象的绝对位置改变后， 则该相对位置关系 ffi相应地改变。
为使本公开文本要解决的技术问题、 技术方案和优点更加清楚， 下面将 结合 图及具体实施例进行详细描述。
为了解决现有技术中的显示设备因需要多颗栅极驱动电路芯片导致成本 高， 且容易导致短路或开路等不良发生的问题， 本发明实施例提供一种栅极 驱动电路， 包括：
多个栅极驱动单元， 每一所述極极驱动单元分别与一脉冲信号输入端、 时序控制信号输入端以及至少两条相邻的 »极扫描线连接， 用于在所述时序 控制信号输入端输入的时序控制信号的控制下， 依序向与其连接的至少两条 相邻的栅极扫描线提供所述脉冲信号输入端输入的脉冲信号；
其中， 所述脉冲信号输入端连接一栅极驱动器， 每一所述櫥极驱动器根 据所述栅极驱动单元对应的栅极扫描线的数量输出所述脉冲信号。
请参考图 2， 图 2为本发明实施例的栅极驱动电路的一结构示意图， 该 »极驱动电路用于为 N条櫥极扫描线 Gatel ...... GateN依序提供脉冲信号。 该栅极驱动电路包括多个栅极驱动单元 20】， 每一所述栅极驱动单元 20】 分 别与一脉冲信号输入端 202、 时序控制信号输入端 （图未示出） 以及 M ( M 大于等于 2) 条相邻的栅极扫描线连接， ffi于在所述时序控制信号输入端输 入的时序控制信号的控制下， 依序向与其连接的 M条相邻的栅极扫描线提供 所述脉 ^信号输入端 202输入的脉冲信号。
其中， 所述脉冲信号输入端 202连接一栅极驱动器， 所述栅极驱动器根 据所述栅极驱动单元对应的栅极扫描线 Gatel ...... GateN的总数量 （N) 输出 所述脉冲' ½。
这里， N、 M为正整数。
丛图 2所示的实施例可以看出， 一脉冲信号输入端 202可以控制 M条相 邻的 »极扫描线， 即控制 M行像素 TFT阵列的开启与关闭，在实现面板正常 显示的同时， 可以减少脉冲信号输入端 202的个数 （由现有技术中的 N个减 少为 N/M 个）, 进而降低栅极驱动电路的体积、 制作工艺难度以及面板所需 »极驱动电路的数量等。 另外， 由于脉冲信号输入端的个数减少， 阵列基板 与栅极驱动电路连接处的扇形分布区域的布线的密度也会降低， 丛而降低了 短路或开路等不良发生的概率。
下面对上述实施例中的栅极驱动单元的结构进行具体说明。
在本发明实施例中， 每一所述欐极驱动单元可以包括至少两个栅极驱动 子单元， 每一所述栅极驱动子单元连接一栅极扫描线。
所述栅极驱动子单元包括：
开关单元， 连接对应的脉冲信号输入端和对应的栅极扫描线， 在所述时 序控制信号的控制下， 将所述对应的脉冲信号输入端输入的脉冲信号输入至 与其连接的所述»极扫描线；
复位开关单元， 连接所述时序控制信号输入端和对应的栅极扫描线， 在 所述时序控制信号的控制下， 将与其连接的所述 »极扫描线的脉冲信号进行 复位。
以每一所述栅极驱动单元与相邻的两条栅极扫描线连接为例。 此时， 所 述时序控制信号输入端可以包括： 第一时序控制信号输入端和第二时序控制 信号输入端。
每一所述栅极驱动单元均包括第一栅极驱动子单元和第二櫥极驱动子单 元。
第一栅极驱动子单元包括：
第一开关单元， 输入端与对应的脉冲信号输入端连接， 输出端与所述相 邻的两条栅极扫描线中的第一条栅极扫描线连接， 控制端与所述第二时序控 制信号输入端连接， 在所述第二时序控制信号输入端输入的第二时序控制信 号的控制下， 将所述对应的脉冲信号输入端输入的脉冲信号输入至所述第一 条栅极扫描线；
第一复位开关单元， 输入端与所述第二时序控制信号输入端连接， 输出 端与所述第一条栅极扫描线连接， 控制端与所述第一时序控制信号输入端连 接； 在所述第一时序控制信号输入端输入的第一时序控制信号的控制下， 将 所述第一条栅极扫描线的脉祌信号进行复位。
第二栅极驱动子单元包括：
第二开关单元， 输入端与对应的脉冲信号输入端连接， 输出端与所述相 邻的两条栅极扫描线中的第二条栅极扫描线连接， 控制端与所述第一时序控 制信号输入端连接； 在所述第一时序控制信号的控制下， 将所述对应的脉冲 信号输入端输入的脉冲信号输入至所述第二条栅极扫描线；
第二复位开关单元， 输入端与所述第一时序控制信号输入端连接， 输出 端与所述第二条栅极扫描线连接， 控制端与所述第二时序控制信号输入端连 接， 在所述第二时序控制信号的控制下， 将所述第二条極极扫描线的脉冲信 号进行复位。
请参考图 3 , 图 3为本发明实施例的櫥极驱动电路的另一结构示意图。 在本发明实施例中， »极驱动电路的一脉冲信号输入端可以控制两条 »极扫 描线。
所述栅极驱动电路， 包括：
多个栅极驱动单元 201， 每一所述栅极驱动单元 201分别与一脉冲信号 ( channel cham d2。''…：） 输入端、 第一时序控制信号 （tsl )输入端、 第二 时序控制信号 （is2 ) 输入端以及两条相邻的栅极扫描线 （Gate) 连接， 用于 在所述时序控制信号输入端输入的时序控制信号的控制下， 依序向与其连接 的两条相邻的栅极扫描线提供所述脉冲信号输入端输入的脉?中信号。
每一所述栅极驱动单元均包括第一栅极驱动子单元和第二 »极驱动子单 元。
第一栅极驱动子单元包括：
第一开关单元 ΤΊ， 输入端与对应的脉冲信号输入端连接， 输出端与所述 相邻的两条栅极扫描线中的第一条 »极扫描线连接， 控制端与所述第二时序 控制信号输入端连接， 在所述第二时序控制信号输入端输入的第二时序控制 信号的控制下， 将所述对应的脉冲信号输入端输入的脉冲信号输入至所述第 一条 »极扫描线；
第一复位开关单元 Resetl，输入端与所述第二时序控制信号输入端连接， 输出端与所述第一条栅极扫描线连接， 控制端与所述第一时序控制信号输入 端连接；在所述第一时序控制信号输入端输入的第一时序控制信号的控制下， 将所述第一条栅极扫描线的脉冲信号进行复位。
第二栅极驱动子单元包括：
第二开关单元 T2, 输入端与对应的脉冲信号输入端连接， 输出端与所述 相邻的两条栅极扫描线中的第二条 »极扫描线连接， 控制端与所述第一时序 控制信号输入端连接； 在所述第一时序控制信号的控制下， 将所述对应的脉 冲信号输入端输入的脉冲信号输入至所述第二条栅极扫描线；
第二复位开关单元 Reset2，输入端与所述第一时序控制信号输入端连接， 输出端与所述第二条極极扫描线连接， 控制端与所述第二时序控制信号输入 端连接， 在所述第二 i吋序控制信号的控制下， 将所述第二条栅极扫描线的脉 冲信号进行复位。 所述第一开关单元、 所述第二开关单元、 所述第一复位开关单元及所述 第二复位开关单元均为 N型薄膜晶体管为例。
从图 3所示的实施例可以看出， 一脉?中信号输入端可以控制 2条相邻的 櫥极扫描线， 即控制 2行像素 TFT 列的开启与关闭， 在实现面板正常显示 的同时， 可以减少脉冲信号输入端的个数 （由现有技术中的 N个减少为 N/2 个）， 进而降低栅极驱动电路的体积、 制作工艺难度以及面板所需栅极驱动电 路的数量等。 另外， 由于脉冲信号输入端的个数减少， 阵列基板的与 »极驱 动电路连接处的扇形分布区域的布线的密度也会降低， 从而降低了短路或开 路等不良发生的概率。
为了提供时序控制信号， 本发明实施例的栅极驱动电路还可以包括： 时序控制信号生成电路， 连接所述时序控制信号输入端， ^于提供所述 第一时序控制信号和所述第二时序控制信号。
请参考图 4， 图 4为本发明实施例的时序控制信号生成电路的一结构示 意图， 所述时序控制信号生成电路包括：
薄膜晶体管 T11 , 栅极与第一时钟信号 CPV'连接， 源极与高电平信号 VGH连接， 漏极与所述第二时序控制信号 （ts2 ) 输入端连接；
薄膜晶体管 T12， 栅极与所述第一时钟信号 CPV'连接， 源极与低电平信 号 VGL连接， 漏极与所述第二时序控制信号 （ts2) 输入端连接；
薄膜晶体管 T13， 栅极与所述第一时钟信号 CPV'连接， 源极与所述高电 平信号 VGH连接， 漏极与所述第一时序控制信号 （tsl ) 输入端连接；
薄膜晶体管 T14， 栅极与所述第一时钟信号 CPV'连接， 源极与所述低电 平信号 VGL连接， 漏极与所述第一时序控制信号 （tsl ) 输入端连接。
其中， 所述薄膜晶体管 Tl i和所述薄膜晶体管 Ti4为 N型薄膜晶体管， 所述薄膜晶体管 T12和所述薄膜晶体管 T13为 P型薄膜晶体管。
当然， 所述时序控制信号生成电路也可以为其他结构， 在此不再一一描 述。
为了提供所述脉冲信号， 请参考图 5， 本发明实施例的栅极驱动电路还 可以包括：
分频单元， 与第二时钟信号 CPV连接， 用于对所述第二时钟信号 CPV 进行分频处理，得到所述第一时钟信号 CPV'并输出，所述第一时钟信号 CPV' 的频率为所述第二时钟信号 CPV的频率的二分之一。
另外， 所述栅极驱动器与所述分频单元连接， 用于根据所述第一时钟信 号 CPV'以及所述栅极驱动单元对应的栅极扫描线的数量输出所述脉冲信号。
基于上述分频单元， 可以利用现有的^于驱动栅极扫描线的时钟信号
CPV 得到本发明实施例的时钟信号 CPV'， 从而不需要对提供栅极扫描时钟 信号的印刷电路板装配（PCBA , Printed Circuit Board ^Assembly)进行更改， 降低了更改难度。
请参考图 6， 图 6为本发明实施例的各信号的时序关系。
本发明实施例还提供一种显示设备， 包括上述栅极驱动电路。
本发明实施例还提供一种栅极驱动电路的驱动方法， 所述 »极驱动电路 包括： 多个栅极驱动单元， 每一所述栅极驱动单元分别与一脉冲信号输入端、 时序控制信号输入端以及至少两条相邻的 »极扫描线连接， 并且所述脉冲信 号输入端连接一栅极驱动器。 所述驱动方法包括如下步骤：
在所述时序控制信号输入端输入的时序控制信号的控制下， 每一所述栅 极驱动单元依序向与其连接的至少两条相邻的栅极扫描线提供所述脉冲信号 输入端输入的脉冲信号； 以及
所述栅极驱动器根据每一所述栅极驱动单元对应的栅极扫描线的数量输 出所述脉冲信号。
以上所述是本发明的优选实施方式， 应当指出， 对于本技术领域的普通 技术人员来说， 在不脱离本发明所述原理的前提下， 还可以作出若千改进和 润饰， 这些改进和润饰也应视为本发明的保护范围。

Claims

1 . 一种栅极驱动电路， 包括：
多个栅极驱动单元， 每一所述櫥极驱动单元分别与一脉冲信号输入端、 时序控制信号输入端以及至少两条相邻的 »极扫描线连接， 用于在所述时序 控制信号输入端输入的时序控制信号的控制下， 依序向与其连接的至少两条 相邻的栅极扫描线提供所述脉冲信号输入端输入的脉冲信号；
其中， 所述脉冲信号输入端连接一栅极驱动器， 所述栅极驱动器根据每 一所述栅极驱动单元对应的栅极扫描线的数量输出所述脉冲信号。
2. 如权利要求 1所述的栅极驱动电路， 其中，
每一所述栅极驱动单元包括至少两个 »极驱动子单元， 每一所述 »极驱 动子单元连接一櫥极扫描线， 所述栅极驱动子单元包括：
开关单元， 其连接对应的脉冲信号输入端和对应的 »极扫描线， 在所述 时序控制信号的控制下， 将所述对应的脉冲信号输入端输入的脉冲信号输入 至与其连接的所述栅极扫描线。
3. 如权利要求 2所述的栅极驱动电路， 其中， 所述栅极驱动子单元还包 括：
复位开关单元， 其连接所述时序控制信号输入端和对应的栅极扫描线， 在所述时序控制信号的控制下， 将与其连接的所述栅极扫描线的脉冲信号进 行复位。
4. 如权利要求 1至 3中任一项所述的欐极驱动电路， 其中，
每一所述栅极驱动单元与相邻的两条栅极扫描线连接； 所述时序控制信 号输入端包括： 第一时序控制信号输入端和第二时序控制信号输入端；
每一所述栅极驱动单元均包括第一栅极驱动子单元和第二栅极驱动子单 元。
5. 如权利要求 4所述的栅极驱动电路， 其中，
第一栅极驱动子单元包括：
第-一开关单元， 输入端与对应的脉冲信号输入端连接， 输出端与所述相 邻的两条栅极扫描线中的第一条櫥极扫描线连接， 控制端与所述第二时序控 制信号输入端连接， 在所述第二时序控制信号输入端输入的第二时序控制信 号的控制下， 将所述对应的脉冲信号输入端输入的脉冲信号输入至所述第一
6. 如权利要求 5所述的栅极驱动电路， 其中，
第一栅极驱动子单元还包括：
第一复位开关单元， 输入端与所述第二时序控制信号输入端连接， 输出 端与所述第一条栅极扫描线连接， 控制端与所述第一时序控制信号输入端连 ¾; 在所述第一时序控制信号输入端输入的第一时序控制信号的控制下， 将 所述第一条栅极扫描线的脉^信号进行复位。
7. 如权利要求 4所述的栅极驱动电路， 其中，
第二栅极驱动子单元包括：
第二开关单元， 输入端与对应的脉冲信号输入端连接， 输出端与所述相 邻的两条栅极扫描线中的第二条栅极扫描线连接， 控制端与所述第一时序控 制信号输入端连接； 在所述第一时序控制信号的控制下， 将所述对应的脉冲 信号输入端输入的脉冲信号输入至所述第二条栅极扫描线。
8. 如权利要求 7所述的栅极驱动电路， 其中，
第二栅极驱动子单元还包括：
第二复位开关单元， 输入端与所述第一时序控制信号输入端连接， 输出 端与所述第二条栅极扫描线连接， 控制端与所述第二时序控制信号输入端连 接， 在所述第二时序控制信号的控制下， 将所述第二条栅极扫描线的脉冲信 号进行复位。
9. 如权利要求 6所述的栅极驱动电路， 其中， 所述第一开关单元和所述 第一复位开关单元均为 N型薄膜晶体管。
10. 如权利要求 8所述的栅极驱动电路， 其中， 所述第二开关单元和所 述第二复位开关单元均为 N型薄膜晶体管。
11. 如权利要求 5至 10中任一项所述的栅极驱动电路， 还包括： i吋序控制信号生成电路， 连接所述时序控制信号输入端， ）¾于提供所述 第一时序控制信号和所述第二时序控制信号。
12. 如权利要求 11所述的栅极驱动电路， 其中， 所述时序控制信号生成 电电路路包包括括：：
薄薄膜膜晶晶体体管管 TTll ll，， 栅栅极极与与第第一一时时钟钟信信号号连连接接，， 源源极极与与高高电电平平信信号号连连接接，， 漏漏极极与与所所述述第第二二时时序序控控制制信信号号输输入入端端连连接接；；
薄薄膜膜晶晶体体管管 ΤΤ1122，， 栅栅极极与与所所述述第第一一时时钟钟信信号号连连接接，， 源源极极与与低低电电平平信信号号连连 接接，， 漏漏极极与与所所述述第第二二时时序序控控制制信信号号输输入入端端连连接接；；
薄薄膜膜晶晶体体管管 ΤΤ1133，， 栅栅极极与与所所述述第第一一时时钟钟信信号号连连接接，， 源源极极与与所所述述高高电电平平信信 号号连连接接，， 漏漏极极与与所所述述第第一一时时序序控控制制信信号号输输入入端端连连接接；；
薄薄膜膜晶晶体体管管 ΤΤ1144，， 栅栅极极与与所所述述第第一一时时钟钟信信号号连连接接，， 源源极极与与所所述述低低电电平平信信 号号连连接接，， 漏漏极极与与所所述述第第一一时时序序控控制制信信号号输输入入端端连连接接。。
1133.. 如如权权利利要要求求 1122所所述述的的 »»极极驱驱动动电电路路，， 其其中中，，
所所述述薄薄膜膜晶晶体体管管 TT1111和和所所述述薄薄膜膜晶晶体体管管 TT1144为为 ΝΝ型型薄薄膜膜晶晶体体管管。。
1144.. 如如权权利利要要求求 1122所所述述的的 »»极极驱驱动动电电路路，， 其其中中，，
所所述述薄薄膜膜晶晶体体管管 TT1122和和所所述述薄薄膜膜晶晶体体管管 TT11 33为为 ΡΡ型型薄薄膜膜晶晶体体管管。。
1155.. 如如权权利利要要求求 1122至至 1144中中任任一一项项所所述述的的栅栅极极驱驱动动电电路路，， 还还包包括括：： 分分频频单单元元，， 与与第第二二时时钟钟信信号号连连接接，， 用用于于对对所所述述第第二二时时钟钟信信号号进进行行分分频频处处 理理，， 得得到到所所述述第第一一时时钟钟信信号号并并输输出出，， 所所述述第第一一时时钟钟信信号号的的频频率率为为所所述述第第二二时时 钟钟信信号号的的频频率率的的二二分分之之一一。。
1166.. 如如权权利利要要求求 1155所所述述的的欐欐极极驱驱动动电电路路，， 其其中中，，
所所述述栅栅极极驱驱动动器器与与所所述述分分频频单单元元连连接接，， 用用于于根根据据所所述述第第一一时时钟钟信信号号以以及及 所所述述 **极极驱驱动动单单元元对对应应的的栅栅极极扫扫描描线线的的数数量量输输出出所所述述脉脉冲冲信信号号。。
1177.. 一一种种显显示示设设备备，，包包括括如如权权利利要要求求 11 --1166中中任任一一项项所所述述的的栅栅极极驱驱动动电电路路。。
1188.. 一一种种栅栅极极驱驱动动电电路路的的驱驱动动方方法法，， 所所述述栅栅极极驱驱动动电电路路包包括括：：
多多个个栅栅极极驱驱动动单单元元，， 每每一一所所述述 **极极驱驱动动单单元元分分别别与与一一脉脉冲冲信信号号输输入入端端、、 时时序序控控制制信信号号输输入入端端以以及及至至少少两两条条相相邻邻的的栅栅极极扫扫描描线线连连接接，， 并并且且所所述述脉脉冲冲信信 号号输输入入端端连连接接一一 **极极驱驱动动器器，，
其其中中，， 所所述述驱驱动动方方法法包包括括如如下下步步骤骤：：
在在所所述述时时序序控控制制信信号号输输入入端端输输入入的的时时序序控控制制信信号号的的控控制制下下，， 每每一一所所述述櫥櫥 极极驱驱动动单单元元依依序序向向与与其其连连接接的的至至少少两两条条相相邻邻的的栅栅极极扫扫描描线线提提供供所所述述脉脉冲冲信信号号
Figure imgf000015_0001
14
PCT/CN2014/081554 2013-12-18 2014-07-03 一种栅极驱动电路及其驱动方法、显示设备 WO2015090040A1 (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US14/408,637 US10152939B2 (en) 2013-12-18 2014-07-03 Gate driving circuit, method for driving the same, and display device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201310699061.7 2013-12-18
CN201310699061.7A CN103700354B (zh) 2013-12-18 2013-12-18 栅极驱动电路及显示装置

Publications (1)

Publication Number Publication Date
WO2015090040A1 true WO2015090040A1 (zh) 2015-06-25

Family

ID=50361862

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2014/081554 WO2015090040A1 (zh) 2013-12-18 2014-07-03 一种栅极驱动电路及其驱动方法、显示设备

Country Status (3)

Country Link
US (1) US10152939B2 (zh)
CN (1) CN103700354B (zh)
WO (1) WO2015090040A1 (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103700354B (zh) 2013-12-18 2017-02-08 合肥京东方光电科技有限公司 栅极驱动电路及显示装置
CN103956131B (zh) * 2014-04-16 2017-03-15 京东方科技集团股份有限公司 一种像素驱动电路及驱动方法、显示面板、显示装置
CN103956147B (zh) * 2014-05-12 2016-02-03 深圳市华星光电技术有限公司 栅极侧扇出区域电路结构
CN103996371B (zh) 2014-05-30 2016-04-13 京东方科技集团股份有限公司 显示驱动电路、阵列基板及触摸显示装置
CN104217694A (zh) * 2014-09-04 2014-12-17 深圳市华星光电技术有限公司 一种扫描驱动电路及显示面板
CN104332147B (zh) 2014-11-14 2016-08-17 深圳市华星光电技术有限公司 栅极驱动单元电路、阵列基板及显示装置
CN104835466B (zh) * 2015-05-20 2017-05-17 京东方科技集团股份有限公司 扫描驱动电路、阵列基板、显示装置及驱动方法
CN105096866A (zh) * 2015-08-07 2015-11-25 深圳市华星光电技术有限公司 一种液晶显示器及其控制方法
CN107093415B (zh) * 2017-07-04 2019-09-03 京东方科技集团股份有限公司 栅极驱动电路、驱动方法和显示装置
CN107632477A (zh) * 2017-10-12 2018-01-26 惠科股份有限公司 阵列基板及其应用的显示面板
CN107632474A (zh) * 2017-10-19 2018-01-26 京东方科技集团股份有限公司 显示面板和显示装置
CN107784977B (zh) * 2017-12-11 2023-12-08 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
CN110689853A (zh) * 2018-07-04 2020-01-14 深超光电（深圳）有限公司 栅极驱动电路
CN109410885A (zh) * 2018-12-27 2019-03-01 信利半导体有限公司 扫描驱动电路、像素阵列基板及显示面板
CN109637415A (zh) * 2018-12-29 2019-04-16 武汉华星光电技术有限公司 扫描信号生成方法、装置及电子设备
CN111210751B (zh) * 2020-01-14 2023-04-25 维沃移动通信有限公司 一种显示驱动电路、显示屏及电子设备
CN112542146B (zh) * 2020-11-03 2023-01-10 惠科股份有限公司 一种逻辑运算电路和显示驱动电路
CN113674716B (zh) * 2021-10-25 2022-02-11 常州欣盛半导体技术股份有限公司 显示装置及其闸极致能方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006184654A (ja) * 2004-12-28 2006-07-13 Sanyo Epson Imaging Devices Corp 液晶表示装置
KR20070080142A (ko) * 2006-02-06 2007-08-09 엘지.필립스 엘시디 주식회사 게이트 구동회로
CN102881248A (zh) * 2012-09-29 2013-01-16 京东方科技集团股份有限公司 栅极驱动电路及其驱动方法和显示装置
CN103000121A (zh) * 2012-12-14 2013-03-27 京东方科技集团股份有限公司 一种栅极驱动电路、阵列基板及显示装置
CN103700354A (zh) * 2013-12-18 2014-04-02 合肥京东方光电科技有限公司 栅极驱动电路及显示装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7400306B2 (en) * 2004-06-02 2008-07-15 Au Optronics Corp. Driving method for dual panel display
CN101329484B (zh) * 2007-06-22 2010-10-13 群康科技(深圳)有限公司 液晶显示装置之驱动电路及其驱动方法
CN101561597B (zh) * 2008-04-14 2011-04-27 中华映管股份有限公司 液晶面板及其驱动方法
JP2010113110A (ja) * 2008-11-06 2010-05-20 Seiko Epson Corp 信号分配回路、電気光学装置、電子機器および信号分配回路の駆動方法
WO2011004723A1 (en) * 2009-07-10 2011-01-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method the same
CN101976550B (zh) * 2010-10-13 2012-09-26 友达光电（苏州）有限公司 液晶面板及其驱动方法
KR101341028B1 (ko) * 2010-12-28 2013-12-13 엘지디스플레이 주식회사 표시 장치
KR20140068592A (ko) * 2012-11-28 2014-06-09 삼성디스플레이 주식회사 표시장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006184654A (ja) * 2004-12-28 2006-07-13 Sanyo Epson Imaging Devices Corp 液晶表示装置
KR20070080142A (ko) * 2006-02-06 2007-08-09 엘지.필립스 엘시디 주식회사 게이트 구동회로
CN102881248A (zh) * 2012-09-29 2013-01-16 京东方科技集团股份有限公司 栅极驱动电路及其驱动方法和显示装置
CN103000121A (zh) * 2012-12-14 2013-03-27 京东方科技集团股份有限公司 一种栅极驱动电路、阵列基板及显示装置
CN103700354A (zh) * 2013-12-18 2014-04-02 合肥京东方光电科技有限公司 栅极驱动电路及显示装置

Also Published As

Publication number Publication date
CN103700354B (zh) 2017-02-08
CN103700354A (zh) 2014-04-02
US10152939B2 (en) 2018-12-11
US20160260404A1 (en) 2016-09-08

Similar Documents

Publication Publication Date Title
WO2015090040A1 (zh) 一种栅极驱动电路及其驱动方法、显示设备
EP3346458B1 (en) Shift register, driving method thereof, grid driving circuit, and display apparatus
US10127875B2 (en) Shift register unit, related gate driver and display apparatus, and method for driving the same
US10026373B2 (en) Gate drive circuit, display panel and touch display apparatus
US10262609B2 (en) Scanning driving circuit with pull-down maintain module and liquid crystal display apparatus with the scanning driving circuit
US10580376B2 (en) Shift register and driving method thereof, gate driving circuit and display apparatus
US20170039968A1 (en) Shift register, gate driving circuit, display apparatus and gate driving method
US10152940B2 (en) GOA driver circuit and liquid crystal display
US11232846B2 (en) Gate drive unit and driving method thereof and gate drive circuit
US10431143B2 (en) Shift register, driving method thereof, gate driving circuit and display device
US20150131771A1 (en) Shift register unit, driving method, gate driving circuit and display device
US9563396B2 (en) Gate driving circuit and display device
US10043585B2 (en) Shift register unit, gate drive device, display device, and control method
CN108319385A (zh) 移位寄存器及具有移位寄存器的触控显示装置
US9928922B2 (en) Shift register and method for driving the same, gate driving circuit and display device
CN104157252B (zh) 一种移位寄存器、栅极驱动电路及显示装置
US20180061346A1 (en) Gate driving circuit on array substrate and liquid crystal display (lcd) using the same
EP3041000A1 (en) Shift register unit, shift register, and display device
CN105390086B (zh) 栅极驱动电路和使用栅极驱动电路的显示器
CN107039015A (zh) 一种显示驱动电路及其控制方法、显示装置
WO2015158051A1 (zh) 栅极驱动电路及栅极驱动方法
US20150091822A1 (en) Gate driving circuit, gate line driving method and display apparatus
US9805682B2 (en) Scanning driving circuits and the liquid crystal devices with the same
US9613555B2 (en) Pixel driving circuit including signal splitting circuits, driving method, display panel, and display device
US9779683B2 (en) Display panel and GOA circuit

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 14408637

Country of ref document: US

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14872666

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

32PN Ep: public notification in the ep bulletin as address of the adressee cannot be established

Free format text: NOTING OF LOSS OF RIGHTS PURSUANT TO RULE 112(1) EPC (EPO FORM 1205 DATED 28/10/2016)

122 Ep: pct application non-entry in european phase

Ref document number: 14872666

Country of ref document: EP

Kind code of ref document: A1