JP2011009659A - 半導体パッケージ及び半導体パッケージの製造方法 - Google Patents

半導体パッケージ及び半導体パッケージの製造方法 Download PDF

Info

Publication number
JP2011009659A
JP2011009659A JP2009154168A JP2009154168A JP2011009659A JP 2011009659 A JP2011009659 A JP 2011009659A JP 2009154168 A JP2009154168 A JP 2009154168A JP 2009154168 A JP2009154168 A JP 2009154168A JP 2011009659 A JP2011009659 A JP 2011009659A
Authority
JP
Japan
Prior art keywords
semiconductor chip
semiconductor package
interposer
region
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009154168A
Other languages
English (en)
Other versions
JP5154516B2 (ja
Inventor
Hiroyuki Nakanishi
宏之 中西
Masahiro Okita
真大 沖田
Koji Miyata
浩司 宮田
Tomotoshi Sato
知稔 佐藤
Etsuko Ishizuka
悦子 石塚
Masato Yokobayashi
政人 横林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2009154168A priority Critical patent/JP5154516B2/ja
Priority to US12/783,283 priority patent/US20100294358A1/en
Priority to CN2010101817327A priority patent/CN101894825B/zh
Priority to KR1020100047442A priority patent/KR101172587B1/ko
Publication of JP2011009659A publication Critical patent/JP2011009659A/ja
Priority to KR1020110108528A priority patent/KR101115930B1/ko
Application granted granted Critical
Publication of JP5154516B2 publication Critical patent/JP5154516B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02002—Arrangements for conducting electric current to or from the device in operations
    • H01L31/02005—Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier
    • H01L31/02008—Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier for solar cells or solar cell modules
    • H01L31/0201—Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier for solar cells or solar cell modules comprising specially adapted module bus-bar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H01L31/048—Encapsulation of modules
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H01L31/05—Electrical interconnection means between PV cells inside the PV module, e.g. series connection of PV cells
    • H01L31/0504—Electrical interconnection means between PV cells inside the PV module, e.g. series connection of PV cells specially adapted for series or parallel connection of solar cells in a module
    • H01L31/0508—Electrical interconnection means between PV cells inside the PV module, e.g. series connection of PV cells specially adapted for series or parallel connection of solar cells in a module the interconnection means having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H01L31/05—Electrical interconnection means between PV cells inside the PV module, e.g. series connection of PV cells
    • H01L31/0504—Electrical interconnection means between PV cells inside the PV module, e.g. series connection of PV cells specially adapted for series or parallel connection of solar cells in a module
    • H01L31/0512—Electrical interconnection means between PV cells inside the PV module, e.g. series connection of PV cells specially adapted for series or parallel connection of solar cells in a module made of a particular material or composition of materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83194—Lateral distribution of the layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Sustainable Development (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Energy (AREA)
  • Die Bonding (AREA)
  • Photovoltaic Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】電気的特性及び長期信頼性を従来の半導体パッケージよりも向上すると共に、半導体チップの反りを防止することが可能となる、半導体パッケージ及び半導体パッケージの製造方法を提供する。
【解決手段】半導体チップ４とインターポーザ２とは、導電性のダイボンド材で接続されており、半導体チップ４とインターポーザ２との間には、前記ダイボンド材が存在する塗布領域９と、封止樹脂６が存在する領域１０とが形成されている。これにより、前記半導体チップと前記インターポーザとの接着力との接着力を従来の半導体パッケージよりも高く出来るので、接着界面の剥離が生じない。従って、電気的特性及び長期信頼性を従来の半導体パッケージよりも向上することが可能となる。また、前記半導体チップの反りを防止することも可能となる。
【選択図】図１

Description

本発明は半導体パッケージに関するものである。
半導体パッケージは、半導体チップとインターポーザとがダイボンド材で接続されている構造を有している。より具体的には、主に金メッキ処理を施されたインターポーザ接続端子と半導体チップの裏面とが、導電性のＡｇペースト（銀ペースト）により電気的接続をなされている。
図１３（ａ）は、従来の半導体パッケージ１０１の断面図であり、図１３（ｂ）は、従来の半導体パッケージ１０１の平面図である。半導体パッケージ１０１は、インターポーザ１０２上に形成され、金メッキ処理を施されたインターポーザ接続端子１０３と、半導体チップ１０４の裏面１０４’とが、導電性のＡｇペースト１０５により電気的接続をなされている。
電気的接続後の半導体チップ１０４に対しては、封止樹脂１０６により樹脂封止が行われるが、封止樹脂１０６とインターポーザ１０２との接着力を確保するために、インターポーザ１０２上にはソルダーレジスト（半田レジスト）１０７が形成されている。
図１３（ｂ）の平面図に示されるように、半導体パッケージ１０１は、半導体チップ１０４の外形とほぼ同一サイズのインターポーザ接続端子１０３を有している。なお、説明の便宜上、図１３（ｂ）では、封止樹脂１０６及びソルダーレジスト１０７の図示は省略している。Ａｇペースト１０５は、半導体チップ１０４の搭載後におけるＡｇペースト１０５の形状が、半導体チップ１０４とほぼ同一サイズとなるように、Ａｇペースト１０５の拡がりを考慮した形状で塗布される。
非特許文献１には、従来の半導体パッケージにおける半導体チップの樹脂接着方式が開示されている。
図２６は、従来の半導体パッケージ１３２の断面図である。半導体パッケージ１３２は、インターポーザ１３３上に形成された基板配線部１３４と、半導体チップ１３５の裏面に形成された裏面電極１３６とが、ダイボンド材（導電性接着剤）１３７により接着される。これにより、半導体パッケージ１３２とインターポーザ１３３との電気的接続がなされている。
図２６において半導体パッケージ１３２が太陽電池モジュールである場合は、半導体チップ１３５が太陽電池セルである。また、基板配線部１３４は例えば銅で形成されており、ダイボンド材１３７は例えば導電性の銀ペーストであり、裏面電極１３６は例えば焼成アルミで形成されている。
ISBN-88657-512-9 発行所：株式会社トリケップス 発行日：昭和６２年３月３１日 「ＬＳＩアセンブリ技術」P.27〜P.30 2.3樹脂接着方式
しかしながら、図１３の半導体パッケージ１０１は、Ａｇペースト１０５と半導体チップ１０４の裏面との接着性、及びＡｇペースト１０５とインターポーザ接続端子１０３との接着性が低い。このため、半導体パッケージ１０１に対する、機械的ストレス（外部応力、内部応力）や物理応力（熱ストレス）によって、Ａｇペースト１０５と半導体チップ１０４の裏面との接着界面、またはＡｇペースト１０５とインターポーザ接続端子１０３との接着界面が、部分剥離したり完全剥離したりすることがある。
また、図１３の半導体パッケージ１０１は、インターポーザ１０２、Ａｇペースト１０５、半導体チップ１０４及び封止樹脂１０６という物性値が異なる複数の異種材料による層構造を有している。このため、バイメタルと同様の現象により半導体パッケージ１０１に反りが発生する。なお、バイメタルとは、熱膨張率が異なる２枚の金属板を貼り合わせたものであり、温度の変化によって曲がり方が変化するという性質を有している。
従って、半導体パッケージでは、接着界面の剥離による、電気的特性の劣化及び長期信頼性の低下を防ぐことと、半導体チップの反りを防止することとが課題となる。
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、電気的特性及び長期信頼性を従来の半導体パッケージよりも向上すると共に、半導体チップの反りを防止することが可能となる、半導体パッケージ及び半導体パッケージの製造方法を提供することにある。
また、図２６に示されるような従来の太陽電池モジュールは、小型の携帯用機器に使用される。このため、高温・多湿などの環境条件に加え、落下や加重などの外的負荷が作用する環境下にて使用されることが想定される。従って、上述したような環境下においても耐え得る構造が求められている。
また、図２６において裏面電極１３６に使用される焼成アルミは、比較的ポーラス（porous：多孔性）である。よって、焼成アルミで形成されている裏面電極１３６と銀ペーストであるダイボンド材１３７との界面における接着強度をより強固なものとし、上述したような環境下においても耐え得る構造とした上で、長期信頼性をさらに向上させることが求められている。
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、従来の半導体パッケージよりも長期信頼性が向上した半導体パッケージを提供することにある。
本発明の半導体パッケージは、上記課題を解決するために、半導体チップと、前記半導体チップを搭載するインターポーザと、前記インターポーザ上にあって前記半導体チップを覆う封止樹脂を備える半導体パッケージにおいて、前記半導体チップと前記インターポーザとは、導電性のダイボンド材で接続されており、前記半導体チップと前記インターポーザとの間には、前記ダイボンド材が存在する第１の領域と、前記封止樹脂が存在する第２の領域とが形成されていることを特徴とする。
また、本発明の半導体パッケージの製造方法は、上記課題を解決するために、半導体チップと、前記半導体チップを搭載するインターポーザと、前記インターポーザ上にあって前記半導体チップを覆う封止樹脂を備える半導体パッケージの製造方法において、前記インターポーザの、前記半導体チップを搭載する領域の、第１の領域に、導電性のダイボンド材を供給する工程と、前記ダイボンド材が供給された上に、前記半導体チップを搭載する工程と、前記ダイボンド材を硬化し、前記インターポーザと前記半導体チップとを接続する工程と、前記インターポーザ上に、トランスファーモールド法あるいはポッティング法あるいは印刷法により、前記封止樹脂を供給すると共に、前記半導体チップを搭載する領域の、前記ダイボンド材を供給しない第２の領域にも前記封止樹脂を供給する工程とを含むことを特徴とする。
上記発明によれば、前記第２の領域にも前記封止樹脂が充填されている構造により、接着力の低い前記第１の領域を最小とし、かつ前記第１の領域の周囲を接着領域の高い前記第２の領域で包み込んでいる。これにより、前記半導体チップと前記インターポーザとの接着力を従来の半導体パッケージよりも高く出来るので、接着界面の剥離が生じない。従って、電気的特性及び長期信頼性を従来の半導体パッケージよりも向上することが可能となる。
また、前記第２の領域への前記封止樹脂の充填により、前記半導体チップと前記インターポーザ２との間に前記封止樹脂が挟まれる形となる。これにより、前記半導体チップの反りを防止することが可能となる。
前記半導体パッケージでは、前記半導体チップの、前記インターポーザに対向する面と反対側の面に、前記半導体チップと前記インターポーザとを電気的に接続するための接続部を備え、前記インターポーザと前記接続部とはワイヤボンディングにより接続されており、前記半導体チップにおける前記接続部が形成された部分の下部に、前記ダイボンド材が形成されてもよい。
また、前記半導体パッケージの製造方法では、前記半導体チップの、前記インターポーザに対向する面と反対側の面に、前記半導体チップと前記インターポーザとを電気的に接続するための接続部を備え、前記インターポーザと前記接続部とはワイヤボンディングにより接続されており、前記半導体チップにおける前記接続部が形成された部分の下部付近で、前記ダイボンド材が前記半導体チップの短辺方向に広がって形成されてもよい。
半導体チップとインターポーザとをワイヤボンディング法により、電気的に接続する場合がある。この時、半導体チップの突出部分、（半導体チップとインターポーザの間で、ダイボンド材が形成されていない部分、即ち間隙になっている部分）の上部に接続部があり、この接続部に対してワイヤボンディングを行う場合、半導体チップがワイヤボンディング時の荷重で振動してしまう。このため、安定したワイヤボンディングを行うことが困難となる。この現象は上部の半導体チップを薄層化するにつれ顕著になり、半導体チップが薄くなり過ぎるとワイヤボンディング時に半導体チップの破壊を招くおそれがある。
この問題を解決するために、半導体チップにおける接続部が形成された部分の下部に、ダイボンド材を形成する。これにより半導体チップの突出部分を支持することができる。従って、ワイヤボンディング時の荷重による振動を抑制することができ、半導体チップの接続部とインターポーザとを安定にワイヤボンディングすることが可能となる。
前記半導体パッケージ及び前記半導体パッケージの製造方法では、前記封止樹脂は、光を透過するものであってもよい。
また、前記半導体パッケージ及び前記半導体パッケージの製造方法では、前記封止樹脂は、エポキシ系の樹脂またはアクリル系の樹脂であってもよい。
さらに、前記いずれかの半導体パッケージ及び前記いずれかの半導体パッケージの製造方法では、前記半導体チップは、太陽電池セルであってもよい。
さらに、前記いずれかの半導体パッケージ及び前記いずれかの半導体パッケージの製造方法では、前記ダイボンド材は、銀ペーストであってもよい。
さらに、前記半導体パッケージ及び前記半導体パッケージの製造方法では、前記太陽電池セルの厚みは、０．２５ミリメートル以下であってもよい。
さらに、前記半導体パッケージ及び前記半導体パッケージの製造方法では、前記太陽電池セル上の前記封止樹脂の厚みを前記太陽電池セルの厚みで除して求められる比は、１以上２以下であってもよい。
さらに、前記いずれかの半導体パッケージ及び前記いずれかの半導体パッケージの製造方法では、前記第１の領域の面積を前記第２の領域の面積で除して求められる面積比は、１／４以上３／２以下であってもよい。
本発明の半導体パッケージは、上記課題を解決するために、半導体チップと、前記半導体チップを搭載するインターポーザと、前記インターポーザ上にあって、前記半導体チップを覆う封止樹脂を備える半導体パッケージにおいて、前記半導体チップの、前記インターポーザに対向する面に形成された電極は、第１の金属を含む第１の領域と、第２の金属を含む第２の領域とからなり、前記インターポーザと前記電極とは、前記第１の金属を含む導電性のダイボンド材で電気的に接続されていることを特徴とする。
上記発明によれば、導電性のダイボンド材が第１の金属を含んでいる。第１の金属と第１の金属を含む導電性のダイボンド材との接着強度は、第２の金属と第１の金属を含む導電性のダイボンド材との接着強度よりも高い。よって、上記電極と導電性のダイボンド材との界面における接着強度を、従来の電極と導電性のダイボンド材との界面における接着強度よりも強固なものとすることが出来るとともに、接触抵抗を下げることができる。従って、従来の半導体パッケージよりも長期信頼性が向上した半導体パッケージを提供することが可能となる。
更に、第２の金属は比較的ポーラスであり、前記第１の金属を含む導電性のダイボンド材は有機バインダーを含むため、半導体パッケージにかかる応力を低減する効果も期待できる。
上記半導体パッケージでは、前記第１の金属は銀であり、前記第２の金属はアルミニウムであってもよい。
また、上記半導体パッケージでは、前記第１の金属は銀であり、前記第２の金属は焼成アルミであってもよい。
さらに、上記半導体パッケージでは、前記第１の金属を含む導電性のダイボンド材は銀ペーストであってもよい。
銀と銀ペーストとの接着強度は、アルミニウムと銀ペーストとの接着強度よりも高く、焼成アルミと銀ペーストとの接着強度よりも高い。よって、上記電極と導電性のダイボンド材との界面における接着強度を、従来の電極と導電性のダイボンド材との界面における接着強度よりも強固なものとすることが出来るとともに、接触抵抗を下げることができる。従って、従来の半導体パッケージよりも長期信頼性が向上した半導体パッケージを提供することが可能となる。
上記半導体パッケージでは、前記第１の領域は、前記第２の領域よりも小さくてよい。
また、上記半導体パッケージでは、前記第１の領域の一部と、前記第２の領域の一部とは、重なってもよい。
さらに、上記半導体パッケージでは、前記第１の領域は、前記半導体チップの中央部に分布し、前記第２の領域は、前記半導体チップの周辺部に分布してもよい。
さらに、上記半導体パッケージでは、前記第１の領域は、前記半導体チップに点在し、前記第２の領域は、前記半導体チップの周辺部に分布してもよい。
さらに、上記半導体パッケージでは、前記ダイボンド材の８０％以上が、前記第１の領域に存在してもよい。
さらに、上記半導体パッケージでは、前記半導体チップと前記インターポーザとの間には、前記ダイボンド材が存在する領域と、前記封止樹脂が存在する領域とが形成されてもよい。
さらに、上記半導体パッケージでは、前記半導体チップは、太陽電池セルであってもよい。
本発明の半導体パッケージは、以上のように、半導体チップとインターポーザとは、導電性のダイボンド材で接続されており、前記半導体チップと前記インターポーザとの間には、前記ダイボンド材が存在する第１の領域と、封止樹脂が存在する第２の領域とが形成されているものである。
また、本発明の半導体パッケージの製造方法は、以上のように、インターポーザの、半導体チップを搭載する領域の、第１の領域に、導電性のダイボンド材を供給する工程と、前記ダイボンド材が供給された上に、前記半導体チップを搭載する工程と、前記ダイボンド材を硬化し、前記インターポーザと前記半導体チップとを接続する工程と、前記インターポーザ上に、トランスファーモールド法あるいはポッティング法あるいは印刷法により、前記封止樹脂を供給すると共に、前記半導体チップを搭載する領域の、前記ダイボンド材を供給しない第２の領域にも前記封止樹脂を供給する工程とを含む方法である。
それゆえ、電気的特性及び長期信頼性を従来の半導体パッケージよりも向上すると共に、半導体チップの反りを防止することが可能となる、半導体パッケージ及び半導体パッケージの製造方法を提供するという効果を奏する。
本発明の半導体パッケージは、以上のように、半導体チップの、インターポーザに対向する面に形成された電極は、第１の金属を含む第１の領域と、第２の金属を含む第２の領域とからなり、前記インターポーザと前記電極とは、前記第１の金属を含む導電性のダイボンド材で電気的に接続されているものである。
それゆえ、従来の半導体パッケージよりも長期信頼性が向上した半導体パッケージを提供するという効果を奏する。
更に、第２の金属は比較的ポーラスであり、前記第１の金属を含む導電性のダイボンド材は有機バインダーを含むため、半導体パッケージにかかる応力を低減する効果も期待できる。
（ａ）は本発明の実施形態に係る半導体パッケージの断面図であり、（ｂ）は本発明の実施形態に係る半導体パッケージの平面図である。 本発明の実施形態に係る半導体パッケージの他の平面図である。 本発明の実施形態に係る半導体パッケージのさらに別の平面図である。 本発明の実施形態に係る半導体パッケージのさらに別の平面図である。 本発明の実施形態に係る半導体パッケージのさらに別の平面図である。 本発明の実施形態に係る半導体パッケージのさらに別の平面図である。 本発明の実施形態に係る半導体パッケージのさらに別の平面図である。 （ａ）は本発明の実施形態に係る半導体パッケージの一例である太陽電池モジュールの表面を示す平面図であり、（ｂ）は上記太陽電池モジュールの側面図であり、（ｃ）は上記太陽電池モジュールの裏面を示す平面図である。 （ａ）は本発明の実施形態に係る太陽電池セルの斜視図であり、（ｂ）は上記太陽電池セルのＢ−Ｂ線断面図であり、（ｃ）は、本発明の実施形態に係る太陽電池モジュールを備える回路の等価回路図である。 （ａ）は、本発明の実施形態に係る太陽電池モジュールを備える携帯電話の、開いた状態の側面図であり、（ｂ）は上記携帯電話の上面図であり、（ｃ）は閉じた状態の上記携帯電話の側面図であり、（ｄ）は上記携帯電話の下面図である。 （ａ）は接続部を有する本発明の実施形態に係る半導体パッケージのＡ−Ａ線断面図であり、（ｂ）は接続部を有する本発明の実施形態に係る半導体パッケージの平面図である。 半導体チップ搭載前のインターポーザとインターポーザ接続端子、ソルダーレジストを示す平面図である。 （ａ）は従来の半導体パッケージの断面図であり、（ｂ）は従来の半導体パッケージの平面図である。 本発明の実施形態に係る半導体パッケージの断面図である。 （ａ）は本発明の実施形態に係る半導体チップを裏から見た平面図であり、（ｂ）は（ａ）の半導体チップのＡ−Ａ’線断面図であり、（ｃ）は（ａ）の半導体チップのＢ−Ｂ’線断面図である。 本発明の実施形態に係る他の半導体チップを裏から見た平面図である。 本発明の実施形態に係るさらに別の半導体チップを裏から見た平面図である。 本発明の実施形態に係るさらに別の半導体チップを裏から見た平面図である。 本発明の実施形態に係るさらに別の半導体チップを裏から見た平面図である。 本発明の実施形態に係るさらに別の半導体チップを裏から見た平面図である。 本発明の実施形態に係るさらに別の半導体チップを裏から見た平面図である。 本発明の実施形態に係るさらに別の半導体チップを裏から見た平面図である。 本発明の実施形態に係るさらに別の半導体チップを裏から見た平面図である。 本発明の実施形態に係るさらに別の半導体チップを裏から見た平面図である。 本発明の実施形態に係るさらに別の半導体チップを裏から見た平面図である。 従来の半導体パッケージの断面図である。
本発明の一実施形態について図１〜図１２に基づいて説明すると以下の通りである。
図１（ａ）は、本発明の実施形態に係る半導体パッケージ１の断面図であり、図１（ｂ）は、本発明の実施形態に係る半導体パッケージ１の平面図である。半導体パッケージ１は、インターポーザ２上に形成され、金メッキ処理を施されたインターポーザ接続端子３と、半導体チップ４の裏面４’とが、導電性のＡｇペースト５（銀ペースト、導電性のダイボンド材）により電気的接続をなされている。
電気的接続後の半導体チップ４に対しては、封止樹脂６により樹脂封止が行われるが、封止樹脂６とインターポーザ２との接着力を確保するために、インターポーザ２上にはソルダーレジスト（半田レジスト）７が形成されている。
図１（ｂ）の平面図に示されるように、半導体パッケージ１は、半導体チップ４の外形よりもサイズが小さいインターポーザ接続端子３を有している。なお、説明の便宜上、図１（ｂ）では、封止樹脂６及びソルダーレジスト７の図示は省略されている。
図１（ｂ）のインターポーザ接続端子３は、短辺がＸ方向と平行であり、長辺がＹ方向と平行である長方形である。しかし、後述する図２〜図７に示されるように、インターポーザ接続端子３の、位置、形状及び個数は、図１（ｂ）において示される位置、形状及び個数に限定されない。
図１（ｂ）では一例として、Ａｇペースト５は、その塗布領域がインターポーザ接続端子３とほぼ同一サイズとなっている。後述するＡｇペースト５の塗布領域９の輪郭は、図１（ａ）に示す、インターポーザ接続端子３とソルダーレジスト７との間に形成される溝８に基づいて定められる。
さて、封止樹脂６は、Ａｇペースト５よりも対被着体との接着力が高いことが分かっている。図１を用いて具体例を示すと、半導体チップ４と封止樹脂６との接着力は、半導体チップ４とＡｇペースト５との接着力よりも大きい。また、封止樹脂６とインターポーザ２との接着力は、Ａｇペースト５とインターポーザ２との接着力よりも大きい。さらに、封止樹脂６とソルダーレジスト７との接着力は、Ａｇペースト５とソルダーレジスト７との接着力よりも大きい。
上述するような接着力に関する特性を利用して、半導体パッケージ１では、インターポーザ接続端子３の面積及びＡｇペースト５の塗布領域（接着領域）９を最小とした。Ａｇペースト５の塗布領域９では、Ａｇペースト５と半導体チップ４の裏面４’とが接着されていると共に、Ａｇペースト５とインターポーザ接続端子３とが接着されている。
一方、上述したように、インターポーザ接続端子３は、半導体チップ４の外形よりもサイズが小さい。このため、図１（ａ）に示すように、半導体チップ４とソルダーレジスト７との間にＡｇペースト５が塗布されない領域１０が形成される。領域１０は図１（ｂ）では斜線部で示される。半導体パッケージ１では、この領域１０にも封止樹脂６が充填されている構造とし、接着力向上に寄与することとした。ソルダーレジスト７は、溝８を形成するだけでなく、封止樹脂６とインターポーザ２との接着力を確保するという効果も奏する。
半導体パッケージ１では、領域１０にも封止樹脂６が充填されている構造により、接着力の低い塗布領域９を最小とし、かつ塗布領域９の周囲を接着領域の高い領域１０で包み込んでいる。これにより、半導体チップ４とインターポーザ２との接着力、即ち半導体チップ４とソルダーレジスト７との接着力を従来の半導体パッケージよりも高く出来るので、接着界面の剥離が生じない。従って、電気的特性及び長期信頼性を向上することが可能となる。
また、領域１０への封止樹脂６の充填により、半導体チップ４とインターポーザ２との間に封止樹脂６が挟まれる形となる。これにより、半導体チップ４の反りを防止することが可能となる。
半導体パッケージ１の製造方法では、半導体チップ４と、半導体チップ４を搭載するインターポーザ２と、インターポーザ２上にあって半導体チップ４を覆う封止樹脂６を備える半導体パッケージ１の製造方法において、インターポーザ２の、半導体チップ４を搭載する領域の、塗布領域９に、導電性のダイボンド材を供給する工程と、前記ダイボンド材が供給された上に、半導体チップ４を搭載する工程と、前記ダイボンド材を硬化し、インターポーザ２と半導体チップ４とを接続する工程と、インターポーザ２上に、トランスファーモールド法あるいはポッティング法あるいは印刷法により、封止樹脂６を供給すると共に、半導体チップ４を搭載する領域の、前記ダイボンド材を供給しない領域１０にも封止樹脂６を供給する工程とを含む。
以下では図２〜図７を用いて、半導体パッケージ１のインターポーザ２上における、インターポーザ接続端子３及びＡｇペースト５の塗布領域９の例を説明する。図２〜図７では、図１（ｂ）と同様に、領域１０はでは斜線部で示され、封止樹脂６及びソルダーレジスト７の図示は省略されている。
図２は、本発明の実施形態に係る半導体パッケージ１の他の平面図である。図２のインターポーザ接続端子３は、図１（ｂ）のインターポーザ接続端子３と同様に、短辺がＸ方向と平行であり、長辺がＹ方向と平行である長方形である。図２と図１（ｂ）との相違点はＡｇペースト５の塗布領域９の形状であり、図２のＡｇペースト５の塗布領域９は、略Ｉの字の形状をしており、図２のインターポーザ接続端子３は、塗布領域９の内側に収まっている。
図３は、本発明の実施形態に係る半導体パッケージ１のさらに別の平面図である。図３のＡｇペースト５の塗布領域９は、図２のＡｇペースト５の塗布領域９と同様に、略Ｉの字の形状をしている。図３と図２との相違点はインターポーザ接続端子３の形状であり、図３のインターポーザ接続端子３は、長方形の接続端子の両短辺にそれぞれ１つの円形の接続端子を接続した形状をしている。図３のインターポーザ接続端子３も、図２のインターポーザ接続端子３と同様に、塗布領域９の内側に収まっている。
図４は、本発明の実施形態に係る半導体パッケージ１のさらに別の平面図である。図４のインターポーザ接続端子３は、図３のインターポーザ接続端子３と同様に、長方形の接続端子の両短辺にそれぞれ１つの円形の接続端子を接続した形状をしている。図４と図３との相違点はＡｇペースト５の塗布領域９の形状であり、長辺がＹ方向と平行である長方形の塗布領域９が、１つの半導体チップ４に対して３つ並べられている。
また、図４のインターポーザ接続端子３について、符号３’で示す部分は、Ａｇペースト５の塗布領域９からはみ出しており、領域１０と同様に、封止樹脂６で充填される。このように、半導体チップ４とインターポーザ接続端子３との間には、Ａｇペースト５の塗布領域９と封止樹脂６で充填される領域との両方を有していてもよい。
図５は、本発明の実施形態に係る半導体パッケージ１のさらに別の平面図である。図５の半導体パッケージ１は、１つの半導体チップ４に対して、長辺がＹ方向と平行である長方形のインターポーザ接続端子３を１つ有し、円形のインターポーザ接続端子３を４つ有している。半導体チップ４の中央に長方形のインターポーザ接続端子３が配置され、半導体チップ４の四隅に４つの円形のインターポーザ接続端子３を配置することにより、インターポーザ接続端子３がＩの字状に配置されている。
図６は、本発明の実施形態に係る半導体パッケージ１のさらに別の平面図である。図５の半導体パッケージ１は、１つの半導体チップ４に対して、円形のインターポーザ接続端子３を９つ有している。半導体チップ４の中央に円形のインターポーザ接続端子３が１つ配置され、その上下左右に計４つの円形のインターポーザ接続端子３が配置される。さらに半導体チップ４の四隅に円形のインターポーザ接続端子３が１つずつ配置される。９つの円形のインターポーザ接続端子３は、それぞれが円形のＡｇペースト５の塗布領域９を有している。
図７は、本発明の実施形態に係る半導体パッケージ１のさらに別の平面図である。図７の半導体チップ４は、図６の半導体チップ４と同様に、円形のインターポーザ接続端子３を９つ有している。図７と図６との相違点はＡｇペースト５の塗布領域９の形状であり、長辺がＹ方向と平行である長方形の塗布領域９が、１つの半導体チップ４に対して３つ並べられている。１つの長方形の塗布領域９に対して、３つの円形のインターポーザ接続端子３が接続されている。
以上の図２〜図７に示されるように、インターポーザ接続端子３の、位置、形状及び個数、並びにＡｇペースト５の塗布領域９の、位置、形状及び個数を適宜定めることにより、半導体チップ４とインターポーザ２との接着力、即ち半導体チップ４とソルダーレジスト７との接着力を従来の半導体パッケージよりも高く出来る。よって、接着界面の剥離が生じず、電気的特性及び長期信頼性を向上することが可能となる。
また、図１（ｂ）と同様に、領域１０への封止樹脂６の充填により、半導体チップ４とソルダーレジスト７とで封止樹脂６が挟まれる形となる。これにより、半導体チップ４の反りを防止することが可能となる。
図８（ａ）は、本発明の実施形態に係る半導体パッケージ１の一例である太陽電池モジュール１１の表面を示す平面図である。図８（ｂ）は、太陽電池モジュール１１の側面図である。図８（ｃ）は、太陽電池モジュール１１の裏面を示す平面図である。
太陽電池モジュール１１は、太陽電池セル１２を１０個有している。太陽電池セル１２は、Ｘ方向に５個、Ｙ方向に２個並んで配置されている。太陽電池セル１２とモジュール基板１３との間には、図１の半導体パッケージと同様に、インターポーザ接続端子３及びソルダーレジスト７が形成されている。また、太陽電池セル１２とモジュール基板１３との間には、図１の半導体パッケージと同様に、Ａｇペースト５の塗布領域（接着領域）９及びＡｇペースト５が塗布されない領域１０が形成されている。
なお、図８（ｃ）に示されるように、太陽電池モジュール１１の裏面には、太陽電池モジュール１１を図示しない実装基板に実装する際に、上記実装基板上の電極と電気的に接続される実装電極１４が形成されている。
図９（ａ）は、本発明の実施形態に係る太陽電池セル１２の斜視図である。図９（ｂ）は、太陽電池セル１２のＢ−Ｂ線断面図である。図９（ｃ）は、本発明の実施形態に係る太陽電池モジュール１１を備える回路の等価回路図である。
図９（ａ）の斜視図及び図９（ｂ）のＢ−Ｂ線断面図に示されるように、太陽電池セル１２は、焼結材１５、接続部１６、シリコンからなるｐ−層１７、アルミニウム１８、ｎ＋層１９及びｐ＋層２０を備えている。アルミニウムを用いた焼結材１５と接続部１６とは、櫛形の構造をしており、接続部１６にワイヤボンディングを行うことにより太陽電池セル１２と他のデバイスとを接続することが可能となる。他のデバイスには太陽電池セル１２も含まれる。
図９（ｃ）の等価回路図では、太陽電池モジュール１１は、電流源Ｉと、漏れ電流等価抵抗Ｒ１と、ダイオードの記号で示される１０個直列の太陽電池セル１２とを備えている。
１０個直列の太陽電池セル１２の入力と、電流源Ｉの出力と、漏れ電流等価抵抗Ｒ１の一端とは、太陽電池モジュール１１外部の負荷Ｌの一端に接続されている。負荷Ｌは例えば電池である。
負荷Ｌの他端は、直列抵抗Ｒ２の一端に接続されている。直列抵抗Ｒ２の他端は、１０個直列の太陽電池セル１２の出力と、電流源Ｉの入力と、漏れ電流等価抵抗Ｒ１の他端とに接続されている。
図１０は、本発明の実施形態に係る太陽電池モジュール１１の使用例を示す図であり、太陽電池モジュール１１を備える携帯電話２１の図である。図１０（ａ）は、開いた状態の携帯電話２１の側面図であり、図１０（ｂ）は、携帯電話２１の上面図であり、図１０（ｃ）は、閉じた状態の携帯電話２１の側面図であり、図１０（ｄ）は、携帯電話２１の下面図である。
図１０（ａ）に示すように、携帯電話２１は、図示しないボタンを有する操作面２２と、画面２３と、支点２４と、カメラ２５と、バッテリー蓋２６と、２つの太陽電池モジュール１１とを備えている。携帯電話２１は、支点２４を中心として、開いたり閉じたりすることが可能である。
操作面２２の裏側には、太陽電池モジュール１１及びバッテリー蓋２６が配置されている。バッテリー蓋２６の内側に収納されている図示しないバッテリーを、太陽電池モジュール１１を用いて充電してもよい。画面２３の裏側には、太陽電池モジュール１１及びカメラ２５が配置されている。
図１０において、太陽電池モジュール１１は、上面及び下面に設けられているが、これに限定されず、上面または下面のいずれか一方にのみ設けられていてもよい。
図１１（ａ）は、接続部１６を有する本発明の実施形態に係る半導体パッケージ１のＡ−Ａ線断面図であり、図１１（ｂ）は、接続部１６を有する本発明の実施形態に係る半導体パッケージ１の平面図である。
半導体パッケージ１では、半導体チップ４の表面、即ち半導体チップ４の、インターポーザ３に対向する面と反対側の面に、半導体チップ４とインターポーザ３とを電気的に接続するための接続部１６を備え、インターポーザ３と接続部１６とはワイヤボンディングにより接続されており、半導体チップ４における接続部１６が形成された部分の下部に、前記ダイボンド材が形成されてもよい。
また、半導体パッケージ１の製造方法では、半導体チップ４の表面、即ち半導体チップ４の、インターポーザ３に対向する面と反対側の面に、半導体チップ４とインターポーザ３とを電気的に接続するための接続部１６を備え、インターポーザ３と接続部１６とはワイヤボンディングにより接続されており、半導体チップ４における接続部１６が形成された部分の下部付近で、前記ダイボンド材が半導体チップ４の短辺方向に広がって形成されてもよい。
半導体チップとインターポーザとをワイヤボンディング法により、電気的に接続する場合がある。この時、半導体チップの突出部分、（半導体チップとインターポーザの間で、ダイボンド材が形成されていない部分、即ち間隙になっている部分）の上部に接続部があり、この接続部に対してワイヤボンディングを行う場合、半導体チップがワイヤボンディング時の荷重で振動してしまう。このため、安定したワイヤボンディングを行うことが困難となる。この現象は上部の半導体チップを薄層化するにつれ顕著になり、半導体チップが薄くなり過ぎるとワイヤボンディング時に半導体チップの破壊を招くおそれがある。
この問題を解決するために、半導体チップにおける接続部が形成された部分の下部に、ダイボンド材を形成する。これにより半導体チップの突出部分を支持することができる。従って、ワイヤボンディング時の荷重による振動を抑制することができ、半導体チップの接続部とインターポーザとを安定にワイヤボンディングすることが可能となる。
ここで、図１２は、半導体チップ４搭載前のインターポーザ２とインターポーザ接続端子３、ソルダーレジスト７を示す平面図である。図１２において、チップ搭載領域２７の中央部に記載したIの字形状の部材がインターポーザ接続端子３であり、インターポーザ接続端子３の外側にはソルダーレジスト７が形成されている。
また、図１２において、符号２８で示す部材は、インターポーザ３上に形成された直列接続用引き出し線である。また、符号２９で示す部材は、インターポーザ３に形成されたワイヤボンディング用パッドである。さらに、符号３０で示す部材は、インターポーザ３裏面の、実装電極１４及びテストパッドにつながる陰極用ビアである。さらに、符号３１で示す部材は、インターポーザ３裏面の、実装電極１４及びテストパッドにつながる陽極用ビアである。
半導体パッケージ１及び半導体パッケージ１の製造方法では、封止樹脂６は、光を透過するものであってもよい。
また、半導体パッケージ１及び半導体パッケージ１の製造方法では、封止樹脂６は、エポキシ系の樹脂またはアクリル系の樹脂であってもよい。
さらに、半導体パッケージ１及び半導体パッケージ１の製造方法では、半導体チップ４は、太陽電池セル１２であってもよい。
さらに、半導体パッケージ１及び半導体パッケージ１の製造方法では、前記ダイボンド材は、Ａｇペースト５であってもよい。
さらに、半導体パッケージ１及び半導体パッケージ１の製造方法では、太陽電池セル１２の厚みは、０．２５ミリメートル以下であってもよい。
さらに、半導体パッケージ１及び半導体パッケージ１の製造方法では、前記太陽電池セル上の封止樹脂６の厚みＴ２を太陽電池セル１２の厚みＴ１で除して求められる比Ｔ２／Ｔ１は、１以上２以下であってもよい。
さらに、半導体パッケージ１及び半導体パッケージ１の製造方法では、塗布領域９の面積を領域１０の面積で除して求められる面積比は、１／４以上３／２以下でであってもよい。
本発明の一実施形態について図１４〜図２５に基づいて説明すると以下の通りである。
図１４は、本発明の実施形態に係る半導体パッケージ３２の断面図である。半導体パッケージ３２は、半導体チップ３５を搭載するインターポーザ３３上に形成された基板配線部３４と、半導体チップ３５の裏面（インターポーザ３３に対向する面）に形成された裏面電極３６（電極）とが、導電性のダイボンド材（導電性接着剤）３７により接着される。これにより、半導体チップ３５とインターポーザ３３との電気的接続がなされている。
図１４において半導体パッケージ３２が太陽電池モジュールである場合は、半導体チップ３５が太陽電池セルである。また、基板配線部３４は例えば銅で形成されており、ダイボンド材３７は例えば導電性の銀ペーストである。そして、裏面電極部３６ａは例えば銀（第１の金属）で形成されており、裏面電極部３６ｂは例えばアルミニウム（第２の金属）で形成されている。
図２６の従来の半導体パッケージ１３２が太陽電池セルである場合は、裏面電極１３６には、比較的ポーラス（porous：多孔性）である焼成アルミしか用いられていなかった。
これに対して、本発明の実施形態に係る半導体パッケージ３２では、焼成アルミよりも緻密な膜が形成できる銀で形成されている裏面電極部３６ａと、焼成アルミで形成されている裏面電極部３６ｂとが設けられている。銀と銀ペーストとの接着強度は、アルミニウムと銀ペーストとの接着強度よりも高く、焼成アルミと銀ペーストとの接着強度よりも高い。このため、焼成アルミ及び銀で構成されている裏面電極３６と銀ペーストであるダイボンド材３７との界面における接着強度を、焼成アルミのみで構成されている従来の裏面電極１３６と銀ペーストであるダイボンド材１３７との界面における接着強度よりも強固なものとすることが出来るとともに、接触抵抗を下げることができる。従って、従来の半導体パッケージ１３２よりも長期信頼性が向上した半導体パッケージ３２を提供することが可能となる。
なお、図１４の半導体パッケージ３２では、半導体チップ３５の周囲に封止樹脂３９が充填されているため、裏面電極部３６ａとダイボンド材３７との界面における接着強度をより強固にすることができる。半導体パッケージ３２では、封止樹脂３９により、半導体チップ３５の反りを防止し、上記界面にかかる応力の低減がなされているが、これとともに、銀で形成されている裏面電極部３６ａを備えている。よって、ダイボンド材３７により接着される上記界面の接着強度を従来よりも向上することが可能となるので、半導体パッケージとしての長期信頼性を、従来の半導体パッケージよりもさらに向上させることが可能となる。
更に、例えばアルミニウムである裏面電極部３６ｂは比較的ポーラスであり、例えば銀を含む導電性のダイボンド材３７は有機バインダーを含むため、半導体パッケージ３２にかかる応力を低減する効果も期待できる。
以下では図１５〜図２５を用いて、半導体パッケージ３２の半導体チップ３５における、裏面電極３６の例を説明する。
図１５（ａ）は、本発明の実施形態に係る半導体チップ３５を裏から見た平面図である。図１５（ｂ）は、図１５（ａ）の半導体チップ３５のＡ−Ａ’線断面図であり、図１５（ｃ）は、図１５（ａ）の半導体チップ３５のＢ−Ｂ’線断面図である。
図１５（ａ）に示すように、裏面電極３６では、裏面電極部３６ａと後述するオーバーラップ部３６ｃとが略Ｉの字を形成しており、その周囲に後述するクリアランス３８が形成されている。さらにクリアランス３８の周囲に裏面電極部３６ｂが形成されている。
図１５（ａ）及び図１５（ｂ）に示すように、裏面電極３６は、裏面電極部３６ａと裏面電極部３６ｂとが重ね合わされたオーバーラップ部３６ｃを有していてもよい。オーバーラップ部３６ｃが存在しない場合には、光起電力が裏面電極３６ｂより導電性ダイボンド材を経由し、インターポーザ３３へと電気的に接続される。この場合でも、裏面電極部３６ａは導電性のダイボンド材３７との接着強度向上に寄与している。一方、オーバーラップ部３６ｃが存在する場合には、光起電力が裏面電極部３６ｂより裏面電極部３６ａを経由し、導電性ダイボンド材からインターポーザへと電気的に至る経路も加わる。
また、図１５（ａ）及び図１５（ｃ）に示すように、裏面電極３６において、裏面電極部３６ａと裏面電極部３６ｂとの間にクリアランス３８を有していても良い。クリアランス３８は、導電性の銀ペーストであるダイボンド材３７で充填されてもよく、クリアランス３８の一部が空隙となってもよい。
図１６は、本発明の実施形態に係る他の半導体チップ３５を裏から見た平面図である。図１６の半導体チップ３５は、円形の裏面電極部３６ａを２つ有している。円形の裏面電極部３６ａの周囲は、輪状のクリアランス３８が形成されており、輪状のクリアランス３８の外側に裏面電極部３６ｂが形成されている。
図１７は、本発明の実施形態に係るさらに別の半導体チップ３５を裏から見た平面図である。図１７の半導体チップ３５は、円形の裏面電極部３６ａを２つ有している。円形のクリアランス３８の周囲は、輪状のオーバーラップ部３６ｃが形成されており、輪状のオーバーラップ部３６ｃの外側に裏面電極部３６ｂが形成されている。
図１８は、本発明の実施形態に係るさらに別の半導体チップ３５を裏から見た平面図である。図１８の半導体チップ３５において、裏面電極部３６ａは、長方形の電極部の両短辺にそれぞれ１つの円形の電極部を接続した形状をしている。このような形状の裏面電極部３６ａの周囲にクリアランス３８が形成されており、クリアランス３８の外側に裏面電極部３６ｂが形成されている。
図１９は、本発明の実施形態に係るさらに別の半導体チップ３５を裏から見た平面図である。図１８の半導体チップ３５において、裏面電極部３６ａは、長方形の裏面電極部の両短辺にそれぞれ１つの円形の裏面電極部を接続した形状をしている。このような形状の裏面電極部３６ａの周囲にオーバーラップ部３６ｃが形成されており、オーバーラップ部３６ｃの外側に裏面電極部３６ｂが形成されている。
図２０は、本発明の実施形態に係るさらに別の半導体チップ３５を裏から見た平面図である。図２０の半導体チップ３５において、裏面電極部３６ａは長方形である。一例では、裏面電極部３６ａは、短辺が裏面電極３６の短辺と平行であり、長辺が裏面電極３６の長辺と平行である長方形である。このような形状の裏面電極部３６ａの周囲にクリアランス３８が形成されており、クリアランス３８の外側に裏面電極部３６ｂが形成されている。
なお、裏面電極部３６ａは、図２０に示す状態から９０度回転させても良い。即ち、裏面電極部３６ａは、短辺が裏面電極３６の長辺と平行であり、長辺が裏面電極３６の短辺と平行である長方形であってもよい。
図２１は、本発明の実施形態に係るさらに別の半導体チップ３５を裏から見た平面図である。図２１の半導体チップ３５において、裏面電極部３６ａは長方形である。一例では、裏面電極部３６ａは、短辺が裏面電極３６の短辺と平行であり、長辺が裏面電極３６の長辺と平行である長方形である。このような形状の裏面電極部３６ａの周囲にオーバーラップ部３６ｃが形成されており、オーバーラップ部３６ｃの外側に裏面電極部３６ｂが形成されている。
なお、裏面電極部３６ａは、図２１に示す状態から９０度回転させても良い。即ち、裏面電極部３６ａは、短辺が裏面電極３６の長辺と平行であり、長辺が裏面電極３６の短辺と平行である長方形であってもよい。
図２２は、本発明の実施形態に係るさらに別の半導体チップ３５を裏から見た平面図である。図２２の半導体チップ３５において、裏面電極部３６ａは、＋を縦方向に３つ連結した形状をしている。図２２における縦方向とは、裏面電極３６の長辺が延伸する方向を示す。裏面電極部３６ａの周囲には、クリアランス３８が設けられる領域３８ａと、裏面電極部３６ｂが設けられる領域３８ｂとが形成される。但し、裏面電極部３６ａの周囲に領域３８ａのみを形成してもよく、裏面電極部３６ａの周囲に領域３８ｂのみを形成してもよい。即ち、裏面電極部３６ａの周囲にクリアランス３８のみが形成されてもよく、裏面電極部３６ａの周囲に裏面電極部３６ｂのみが形成されてもよい。
図２３は、本発明の実施形態に係るさらに別の半導体チップ３５を裏から見た平面図である。図２３の半導体チップ３５において、オーバーラップ部３６ｃは、＋を縦方向に３つ連結した形状をしている。図２３における縦方向とは、裏面電極３６の長辺が延伸する方向を示す。図２３の半導体チップ３５では、オーバーラップ部３６ｃ内に裏面電極部３６ａを有している点である。図２３の半導体チップ３５において、裏面電極部３６ａは、短辺が裏面電極３６の短辺と平行であり、長辺が裏面電極３６の長辺と平行である長方形である。
図２４は、本発明の実施形態に係るさらに別の半導体チップ３５を裏から見た平面図である。図２４の半導体チップ３５において、裏面電極３６は、長辺が裏面電極３６の長辺と平行である長方形の裏面電極部３６ａを１つ有し、円形の裏面電極部３６ａを４つ有している。裏面電極３６の中央に長方形の裏面電極部３６ａが配置され、半導体チップ３５の四隅に４つの円形の裏面電極部３６ａを配置することにより、裏面電極部３６ａが略Ｉの字状に配置されている。そして、各裏面電極部３６ａの周囲にクリアランス３８が形成されており、クリアランス３８の外側に裏面電極部３６ｂが形成されている。
図２５は、本発明の実施形態に係るさらに別の半導体チップ３５を裏から見た平面図である。裏面電極３６は、長辺が裏面電極３６の長辺と平行である長方形の裏面電極部３６ａを１つ有し、円形の裏面電極部３６ａを４つ有している。裏面電極３６の中央に長方形の裏面電極部３６ａが配置され、半導体チップ３５の四隅に４つの円形の裏面電極部３６ａを配置することにより、裏面電極部３６ａが略Ｉの字状に配置されている。そして、各裏面電極部３６ａの周囲にオーバーラップ部３６ｃが形成されており、オーバーラップ部３６ｃの外側に裏面電極部３６ｂが形成されている。
なお、半導体パッケージ３２では、裏面電極部３６ａは、裏面電極部３６ｂよりも小さくてよい。
また、半導体パッケージ３２では、裏面電極部３６ａの一部と、裏面電極部３６ｂの一部とは、重なってもよい。
さらに、半導体パッケージ３２では、裏面電極部３６ａは、半導体チップ３５の中央部に分布し、裏面電極部３６ｂは、半導体チップ３５の周辺部に分布してもよい。
さらに、半導体パッケージ３２では、裏面電極部３６ａは、半導体チップ３５に点在し、裏面電極部３６ｂは、半導体チップ３５の周辺部に分布してもよい。
さらに、半導体パッケージ３２では、ダイボンド材３７の８０％以上が、裏面電極部３６ａに存在してもよい。
さらに、半導体パッケージ３２では、半導体チップ３５とインターポーザ３３との間には、ダイボンド材３７が存在する領域と、封止樹脂３９が存在する領域とが形成されてもよい。
さらに、半導体パッケージ３２では、半導体チップ３５は、太陽電池セルであってもよい。
そして、図１５（ａ）及び図１５（ｂ）と同様に、図１７、図１９、図２１、図２３及び図２５の半導体チップ３５の裏面電極３６が、オーバーラップ部３６ｃを有していてもよい。
本発明の、半導体パッケージ及び半導体パッケージの製造方法は、電気的特性及び長期信頼性を従来の半導体パッケージよりも向上すると共に、半導体チップの反りを防止することが可能となるので、接着界面の剥離または半導体チップの反りが生じる半導体パッケージに好適に用いることが出来る。
また、本発明の半導体パッケージは、従来の半導体パッケージよりも長期信頼性が向上したので、小型の携帯用機器に好適に用いることが出来る。
１ 半導体パッケージ
２ インターポーザ
３ インターポーザ接続端子
４ 半導体チップ
４’ 裏面
５ Ａｇペースト（銀ペースト、導電性ダイボンド材）
６ 封止樹脂
７ ソルダーレジスト
９ 塗布領域（第１の領域）
１０ 領域（第２の領域）
１１ 太陽電池モジュール
１２ 太陽電池セル
１３ モジュール基板
１４ 実装電極
１５ 焼結材
１６ 接続部
１７ ｐ−層
１８ アルミニウム
１９ ｎ＋層
２０ ｐ＋層
２１ 携帯電話
２２ 操作面
２３ 画面
２４ 支点
２５ カメラ
２６ バッテリー蓋
２７ チップ搭載領域
２８ 直列接続用引き出し線
２９ ワイヤボンディング用パッド
３０ 陰極用ビア
３１ 陽極用ビア
Ｉ 電流源
Ｌ 負荷
Ｒ１ 電流等価抵抗
Ｒ２ 直列抵抗
３２ 半導体パッケージ
３３ インターポーザ
３４ 基板配線部
３５ 半導体チップ
３６ 裏面電極（電極）
３６ａ 裏面電極部（第１の領域）
３６ｂ 裏面電極部（第２の領域）
３６ｃ オーバーラップ部
３７ ダイボンド材
３８ クリアランス
３８ａ，３８ｂ 領域
３９ 封止樹脂

Claims (29)

  1. 半導体チップと、前記半導体チップを搭載するインターポーザと、前記インターポーザ上にあって前記半導体チップを覆う封止樹脂を備える半導体パッケージにおいて、
    前記半導体チップと前記インターポーザとは、導電性のダイボンド材で接続されており、
    前記半導体チップと前記インターポーザとの間には、前記ダイボンド材が存在する第１の領域と、前記封止樹脂が存在する第２の領域とが形成されていることを特徴とする半導体パッケージ。
  2. 前記半導体チップの、前記インターポーザに対向する面と反対側の面に、前記半導体チップと前記インターポーザとを電気的に接続するための接続部を備え、
    前記インターポーザと前記接続部とはワイヤボンディングにより接続されており、
    前記半導体チップにおける前記接続部が形成された部分の下部に、前記ダイボンド材が形成されていることを特徴とする請求項１に記載の半導体パッケージ。
  3. 前記封止樹脂は、光を透過するものであることを特徴とする請求項１または２に記載の半導体パッケージ。
  4. 前記封止樹脂は、エポキシ系の樹脂またはアクリル系の樹脂であることを特徴とする請求項３に記載の半導体パッケージ。
  5. 前記半導体チップは、太陽電池セルであることを特徴とする請求項１〜４のいずれか１項に記載の半導体パッケージ。
  6. 前記ダイボンド材は、銀ペーストであることを特徴とする請求項１〜５のいずれか１項に記載の半導体パッケージ。
  7. 前記太陽電池セルの厚みは、０．２５ミリメートル以下であることを特徴とする請求項５に記載の半導体パッケージ。
  8. 前記太陽電池セル上の前記封止樹脂の厚みを前記太陽電池セルの厚みで除して求められる比は、１以上２以下であることを特徴とする請求項７に記載の半導体パッケージ。
  9. 前記第１の領域の面積を前記第２の領域の面積で除して求められる面積比は、１／４以上３／２以下であることを特徴とする請求項１〜８のいずれか１項に記載の半導体パッケージ。
  10. 半導体チップと、前記半導体チップを搭載するインターポーザと、前記インターポーザ上にあって前記半導体チップを覆う封止樹脂を備える半導体パッケージの製造方法において、
    前記インターポーザの、前記半導体チップを搭載する領域の、第１の領域に、導電性のダイボンド材を供給する工程と、
    前記ダイボンド材が供給された上に、前記半導体チップを搭載する工程と、
    前記ダイボンド材を硬化し、前記インターポーザと前記半導体チップとを接続する工程と、
    前記インターポーザ上に、トランスファーモールド法あるいはポッティング法あるいは印刷法により、前記封止樹脂を供給すると共に、前記半導体チップを搭載する領域の、前記ダイボンド材を供給しない第２の領域にも前記封止樹脂を供給する工程とを含むことを特徴とする、半導体パッケージの製造方法。
  11. 前記半導体チップの、前記インターポーザに対向する面と反対側の面に、前記半導体チップと前記インターポーザとを電気的に接続するための接続部を備え、
    前記インターポーザと前記接続部とはワイヤボンディングにより接続されており、
    前記半導体チップにおける前記接続部が形成された部分の下部付近で、前記ダイボンド材が前記半導体チップの短辺方向に広がって形成されていることを特徴とする請求項１０に記載の半導体パッケージの製造方法。
  12. 前記封止樹脂は、光を透過するものであることを特徴とする請求項１０または１１に記載の半導体パッケージの製造方法。
  13. 前記封止樹脂は、エポキシ系の樹脂またはアクリル系の樹脂であることを特徴とする請求項１２に記載の半導体パッケージの製造方法。
  14. 前記半導体チップは、太陽電池セルであることを特徴とする請求項１１〜１３のいずれか１項に記載の半導体パッケージの製造方法。
  15. 前記ダイボンド材は、銀ペーストであることを特徴とする請求項１１〜１４のいずれか１項に記載の半導体パッケージの製造方法。
  16. 前記太陽電池セルの厚みは、０．２５ミリメートル以下であることを特徴とする請求項１４に記載の半導体パッケージの製造方法。
  17. 前記太陽電池セル上の前記封止樹脂の厚みを前記太陽電池セルの厚みで除して求められる比は、１以上２以下であることを特徴とする請求項１６に記載の半導体パッケージの製造方法。
  18. 前記第１の領域の面積を前記第２の領域の面積で除して求められる面積比は、１／４以上３／２以下であることを特徴とする請求項１１〜１７のいずれか１項に記載の半導体パッケージの製造方法。
  19. 半導体チップと、前記半導体チップを搭載するインターポーザと、前記インターポーザ上にあって、前記半導体チップを覆う封止樹脂を備える半導体パッケージにおいて、
    前記半導体チップの、前記インターポーザに対向する面に形成された電極は、第１の金属を含む第１の領域と、第２の金属を含む第２の領域とからなり、
    前記インターポーザと前記電極とは、前記第１の金属を含む導電性のダイボンド材で電気的に接続されていることを特徴とする半導体パッケージ。
  20. 前記第１の金属は銀であり、前記第２の金属はアルミニウムであることを特徴とする請求項１９に記載の半導体パッケージ。
  21. 前記第１の金属は銀であり、前記第２の金属は焼成アルミであることを特徴とする請求項１９に記載の半導体パッケージ。
  22. 前記第１の金属を含む導電性のダイボンド材は銀ペーストであることを特徴とする請求項２０または２１に記載の半導体パッケージ。
  23. 前記第１の領域は、前記第２の領域よりも小さいことを特徴とする請求項１９〜２２のいずれか１項に記載の半導体パッケージ。
  24. 前記第１の領域の一部と、前記第２の領域の一部とは、重なっていることを特徴とする請求項１９〜２３のいずれか１項に記載の半導体パッケージ。
  25. 前記第１の領域は、前記半導体チップの中央部に分布し、前記第２の領域は、前記半導体チップの周辺部に分布していることを特徴とする請求項１９〜２４のいずれか１項に記載の半導体パッケージ。
  26. 前記第１の領域は、前記半導体チップに点在し、前記第２の領域は、前記半導体チップの周辺部に分布していることを特徴とする請求項１９〜２４のいずれか１項に記載の半導体パッケージ。
  27. 前記ダイボンド材の８０％以上が、前記第１の領域に存在することを特徴とする請求項１９〜２６のいずれか１項に記載の半導体パッケージ。
  28. 前記半導体チップと前記インターポーザとの間には、前記ダイボンド材が存在する領域と、前記封止樹脂が存在する領域とが形成されていることを特徴とする請求項１９〜２７のいずれか１項に記載の半導体パッケージ。
  29. 前記半導体チップは、太陽電池セルであることを特徴とする請求項１９〜２８のいずれか１項に記載の半導体パッケージ。
JP2009154168A 2009-05-22 2009-06-29 太陽電池モジュール及び太陽電池モジュールの製造方法 Expired - Fee Related JP5154516B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2009154168A JP5154516B2 (ja) 2009-05-22 2009-06-29 太陽電池モジュール及び太陽電池モジュールの製造方法
US12/783,283 US20100294358A1 (en) 2009-05-22 2010-05-19 Semiconductor package
CN2010101817327A CN101894825B (zh) 2009-05-22 2010-05-20 半导体封装
KR1020100047442A KR101172587B1 (ko) 2009-05-22 2010-05-20 반도체 패키지
KR1020110108528A KR101115930B1 (ko) 2009-05-22 2011-10-24 반도체 패키지

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009124667 2009-05-22
JP2009124667 2009-05-22
JP2009154168A JP5154516B2 (ja) 2009-05-22 2009-06-29 太陽電池モジュール及び太陽電池モジュールの製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2011139898A Division JP5356456B2 (ja) 2009-05-22 2011-06-23 半導体パッケージ及び半導体パッケージの製造方法

Publications (2)

Publication Number Publication Date
JP2011009659A true JP2011009659A (ja) 2011-01-13
JP5154516B2 JP5154516B2 (ja) 2013-02-27

Family

ID=43103969

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009154168A Expired - Fee Related JP5154516B2 (ja) 2009-05-22 2009-06-29 太陽電池モジュール及び太陽電池モジュールの製造方法

Country Status (4)

Country Link
US (1) US20100294358A1 (ja)
JP (1) JP5154516B2 (ja)
KR (2) KR101172587B1 (ja)
CN (1) CN101894825B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014241335A (ja) * 2013-06-11 2014-12-25 日立化成株式会社 太陽電池セル及び太陽電池モジュール
JP2020161515A (ja) * 2019-03-25 2020-10-01 セイコーエプソン株式会社 光電変換モジュール、電子時計、電子機器および光電変換モジュールの製造方法
US11779519B2 (en) 2010-10-14 2023-10-10 Fresenius Medical Care Holdings, Inc. Systems and methods for delivery of peritoneal dialysis (PD) solutions with integrated inter-chamber diffuser

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AT505392B1 (de) * 2007-09-12 2009-01-15 Siemens Vai Metals Tech Gmbh Verfahren und vorrichtung zum reinigen der mantelfläche einer walze oder rolle
US20120206892A1 (en) * 2011-02-10 2012-08-16 Apple Inc. Circular interposers
US9474156B2 (en) * 2011-02-10 2016-10-18 Apple Inc. Interposer connectors with alignment features
DE102011001999A1 (de) * 2011-04-12 2012-10-18 Schott Solar Ag Solarzelle
US9033740B2 (en) 2011-04-25 2015-05-19 Apple Inc. Interposer connectors
US10790406B2 (en) 2014-04-07 2020-09-29 Solaero Technologies Corp. Parallel interconnection of neighboring space-qualified solar cells via a common back plane
US10263131B2 (en) * 2014-04-07 2019-04-16 Solaero Technologies Corp. Parallel interconnection of neighboring solar cells with dual common back planes
US9508878B2 (en) * 2014-09-23 2016-11-29 Solarworld Americas Inc. Solar cell having a rear side metallization
JP6958529B2 (ja) * 2018-10-02 2021-11-02 株式会社デンソー 半導体装置
EP3785829A1 (de) * 2019-08-29 2021-03-03 Siemens Aktiengesellschaft Substrathalbzeug mit einem sinterwerkstoff
CN110745772B (zh) * 2019-10-21 2023-10-20 重庆大学 一种mems应力隔离封装结构及其制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01120335U (ja) * 1988-02-05 1989-08-15
JPH08298334A (ja) * 1995-04-26 1996-11-12 Mitsubishi Electric Corp 太陽電池板
JPH09283785A (ja) * 1996-04-16 1997-10-31 Nec Corp 太陽電池素子の実装構造
JP2007043065A (ja) * 2005-06-28 2007-02-15 Fujitsu Ltd 半導体装置
WO2009019940A1 (ja) * 2007-08-07 2009-02-12 Sharp Kabushiki Kaisha 太陽電池モジュール

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6555924B2 (en) * 2001-08-18 2003-04-29 Siliconware Precision Industries Co., Ltd. Semiconductor package with flash preventing mechanism and fabrication method thereof
JP4557622B2 (ja) 2004-07-29 2010-10-06 京セラ株式会社 太陽電池素子の接続構造及びこれを含む太陽電池モジュール
US7417220B2 (en) * 2004-09-09 2008-08-26 Toyoda Gosei Co., Ltd. Solid state device and light-emitting element
JP4367299B2 (ja) * 2004-09-09 2009-11-18 豊田合成株式会社 発光素子デバイス及び発光素子デバイスの製造方法
WO2006097779A1 (en) * 2005-03-16 2006-09-21 Infineon Technologies Ag Substrate, electronic component, electronic configuration and methods of producing the same
JP2007103737A (ja) * 2005-10-05 2007-04-19 Sharp Corp 半導体装置
WO2007060743A1 (ja) * 2005-11-28 2007-05-31 Mitsubishi Denki Kabushiki Kaisha 太陽電池セル
US8575474B2 (en) * 2006-03-20 2013-11-05 Heracus Precious Metals North America Conshohocken LLC Solar cell contacts containing aluminum and at least one of boron, titanium, nickel, tin, silver, gallium, zinc, indium and copper
JP2008010550A (ja) * 2006-06-28 2008-01-17 Shinko Electric Ind Co Ltd 半導体装置
US20080001271A1 (en) * 2006-06-30 2008-01-03 Sony Ericsson Mobile Communications Ab Flipped, stacked-chip IC packaging for high bandwidth data transfer buses
KR100764055B1 (ko) * 2006-09-07 2007-10-08 삼성전자주식회사 웨이퍼 레벨 칩 스케일 패키지 및 칩 스케일 패키지의 제조방법
JP4429306B2 (ja) * 2006-12-25 2010-03-10 三洋電機株式会社 太陽電池セル及び太陽電池モジュール
JP4992449B2 (ja) * 2007-02-06 2012-08-08 株式会社村田製作所 厚膜導体組成物および太陽電池セルの裏面Ａｇ電極
JP2008218643A (ja) * 2007-03-02 2008-09-18 Fujitsu Ltd 半導体装置及びその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01120335U (ja) * 1988-02-05 1989-08-15
JPH08298334A (ja) * 1995-04-26 1996-11-12 Mitsubishi Electric Corp 太陽電池板
JPH09283785A (ja) * 1996-04-16 1997-10-31 Nec Corp 太陽電池素子の実装構造
JP2007043065A (ja) * 2005-06-28 2007-02-15 Fujitsu Ltd 半導体装置
WO2009019940A1 (ja) * 2007-08-07 2009-02-12 Sharp Kabushiki Kaisha 太陽電池モジュール

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11779519B2 (en) 2010-10-14 2023-10-10 Fresenius Medical Care Holdings, Inc. Systems and methods for delivery of peritoneal dialysis (PD) solutions with integrated inter-chamber diffuser
JP2014241335A (ja) * 2013-06-11 2014-12-25 日立化成株式会社 太陽電池セル及び太陽電池モジュール
JP2020161515A (ja) * 2019-03-25 2020-10-01 セイコーエプソン株式会社 光電変換モジュール、電子時計、電子機器および光電変換モジュールの製造方法

Also Published As

Publication number Publication date
KR20110122805A (ko) 2011-11-11
CN101894825B (zh) 2013-05-08
KR101172587B1 (ko) 2012-08-08
CN101894825A (zh) 2010-11-24
US20100294358A1 (en) 2010-11-25
KR20100126219A (ko) 2010-12-01
JP5154516B2 (ja) 2013-02-27
KR101115930B1 (ko) 2012-02-13

Similar Documents

Publication Publication Date Title
JP5154516B2 (ja) 太陽電池モジュール及び太陽電池モジュールの製造方法
US7723839B2 (en) Semiconductor device, stacked semiconductor device, and manufacturing method for semiconductor device
JP4871280B2 (ja) 半導体装置およびその製造方法
US8916958B2 (en) Semiconductor package with multiple chips and substrate in metal cap
CN107305875B (zh) 双向半导体封装件
TWI550782B (zh) 具有路徑電路引線之積體電路封裝系統及其製造方法
US20110193213A1 (en) Stacked semiconductor package
JPWO2009144960A1 (ja) 半導体モジュール、半導体モジュールの製造方法および携帯機器
JP2012216644A (ja) 半導体装置及びその製造方法
JP2006216776A (ja) 樹脂封止型半導体装置
KR101547207B1 (ko) 반도체 칩의 전기적 연결 구조 및 방법
JP2002373968A (ja) 電子回路装置およびその製造方法
JP5356456B2 (ja) 半導体パッケージ及び半導体パッケージの製造方法
KR20110055985A (ko) 스택 패키지
JP2008187076A (ja) 回路装置およびその製造方法
JP2008098285A (ja) 半導体装置
KR20010063236A (ko) 적층 패키지와 그 제조 방법
JP6811310B2 (ja) パワーモジュール
KR102233649B1 (ko) 적층형 반도체 패키지 및 적층형 반도체 패키지의 제조방법
US7781898B2 (en) IC package reducing wiring layers on substrate and its chip carrier
KR20100096911A (ko) 반도체 패키지 및 이를 이용한 임베디드 패키지 및 이를 이용한 스택 패키지
JP2005116566A (ja) 半導体素子固定用接着剤、半導体素子への接着材の供給方法、半導体装置及び半導体装置の製造方法
CN103972194A (zh) 一种封装结构
JP5149694B2 (ja) 半導体装置及びその製造方法
KR20100078957A (ko) 반도체 모듈

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110421

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110426

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110623

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120327

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120521

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121205

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151214

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees