CN103972194A - 一种封装结构 - Google Patents

一种封装结构 Download PDF

Info

Publication number
CN103972194A
CN103972194A CN201410196355.2A CN201410196355A CN103972194A CN 103972194 A CN103972194 A CN 103972194A CN 201410196355 A CN201410196355 A CN 201410196355A CN 103972194 A CN103972194 A CN 103972194A
Authority
CN
China
Prior art keywords
chip
metallic plate
encapsulating structure
primer body
colloid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410196355.2A
Other languages
English (en)
Other versions
CN103972194B (zh
Inventor
杨怀维
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rizhao Xinrui Investment Promotion Development Co ltd
Original Assignee
SHANDONG HUAXIN MICROELECTRONIC TECHNOLOGY Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SHANDONG HUAXIN MICROELECTRONIC TECHNOLOGY Co Ltd filed Critical SHANDONG HUAXIN MICROELECTRONIC TECHNOLOGY Co Ltd
Priority to CN201410196355.2A priority Critical patent/CN103972194B/zh
Publication of CN103972194A publication Critical patent/CN103972194A/zh
Application granted granted Critical
Publication of CN103972194B publication Critical patent/CN103972194B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32135Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Laser Beam Processing (AREA)

Abstract

本发明公开了一种封装结构,包括:金属板,具有第一面和与第一面相对的第二面;底胶体,贴于第一面;侧胶体,围在底胶体的周边,从而与底胶体构成槽型结构;芯片,容纳在所述槽型结构内;以及锡球,植在芯片的预定位置。依据本发明具有相对较小的封装体的厚度。

Description

一种封装结构
技术领域
本发明涉及一种封装结构,具体是涉及一种WLP(Wafer level packaging,晶片级封装,又称晶圆级封装)结构。
背景技术
晶圆级封装是以BGA(Ball Grid Array,球栅阵列结构)技术为基础,是一种经过改进和提高的CSP(Chip Scale Package,芯片尺寸封装)。另外,业界又将WLP称为圆片级-芯片尺寸封装(WLP-CSP)。
晶片及封装技术以圆片为加工对象,在圆片上同时对众多芯片进行封装、老化、测试,最后切割成单个器件,可以直接贴装在基板或者印刷电路板上。
近几年开发出的扩散式WLP(fan-out WLP),基于晶圆重构技术,将芯片重新布置到一块人工晶圆上,然后按照与标准WLP工艺类似的步骤进行封装,得到的封装面积要大于芯片面积。
传统的WLP封装,通过圆片的减薄、切割、上片、焊线、塑封、植球等形式进行封装,随着科技的发展内存容量越来越大,一直以来的通过叠片的封装方式,进行焊线增大内存,而目前消费者对于电子产品要求,“小”“轻” “薄”故叠片的方式不能满足。
如图1所示,为一种传统的WLP封装结构,它包括一个具有基板电路的基板6,在基板6通过胶层7贴装芯片2,然后再在芯片2上通过胶层1贴装芯片3,再通过打线,如图中的金线4进行芯片与基板电路的连接,最后通过如树脂形成树脂封装体,以保证整体的机械强度。其整体结构相对较厚,整体尺寸(Scale)相对较大。
发明内容
因此,本发明的目的在于提供一种新的封装结构,具有相对较小的封装体的厚度。
本发明采用以下技术方案:
一种封装结构,包括:
金属板,具有第一面和与第一面相对的第二面;
底胶体,贴于第一面;
侧胶体,围在底胶体的周边,从而与底胶体构成槽型结构;
芯片,容纳在所述槽型结构内;以及
锡球,植在芯片的预定位置。
上述封装结构,在较佳的实施例中,所述金属板为黑色的金属板,从而,所述第二面为激光打标面。
具体地,所述金属板所采用金属的性质如下:
热膨胀系数:0.5×10E-6/K;
延展性:在标准大气压下,室温20℃,延性抽丝直径不小于1/500mm,展性厚度不小于1/1000mm;
硬度:15-25HBW。
在另一些实施例中,还包括贴装在第二面上的激光打标层。
具体地,底胶体与芯片在金属板第一面上的投影一致,侧胶体与底胶体恰好覆盖第一面。
优选地,所述芯片还包括延展到侧胶体上的电极,并在电极上植有锡球。
依据本发明,通过金属板支撑晶圆,其具有良好的导热性,因而能够很好的散热,并具有比较好的刚度。通过胶体进行封装,结构简单,且耐水性普遍较好,能够满足芯片的要求。
附图说明
图1为已知的一种WLP结构示意图。
图2为依据本发明较佳实施例的一种封装结构示意图。
图3为依据本发明实施例的一种封装结构示意图。
图中:1.胶层,2.芯片,3.芯片,4.金线,5.树脂封装体,6.基板,7.胶层;8.芯片,9.锡球,10.侧胶体,11.金属板,12.底胶体,13激光打标层,14.电极。
具体实施方式
参见说明书附图2和附图3所示的封装结构,图中所表示为剖面结构,为了清楚显示图像,没有画出剖面线。图中所示的封装结构,它主要包括作为载体的金属板11、通过胶体封装在该金属板上的芯片8,以及用于芯片8对外电气连接的锡球9。
其中,关于金属板11,它具有第一面和与第一面相对的第二面,该金属板11的主要作用是支撑作用,用于支撑芯片或者晶圆。另外金属普遍具有良好的导热性,有利于散热,因此,利用其良好的导热性把芯片工作时产生的热量导出,提高芯片的工作性能,在下文中还涉及到金属板11的其他作用,于具体的实施例中体现。
关于胶体,图中含有两个部分,及底胶体12和侧胶体10,匹配金属板11,为能用于金属粘接的黑胶,如E-305A胶。
其中,底胶体12,贴于第一面,具体理解应为下述的芯片8通过底胶体12贴装在金属板11的第一面上,所使用的胶体可以把芯片8与金属板11很好的结合在一体。
配置侧胶体10,围在底胶体12的周边,从而与底胶体12构成槽型结构,从而形成能够容纳芯片8的槽型结构。
进而,关于芯片8,容纳在所述槽型结构内,同上芯片8在图中所示的上表面与侧胶体10的上表面同面。
最后配置植球,产生锡球9,植在芯片的预定位置,用于与外部器件的连接,如与PCB(Printed Circuit Board,印刷电路板)连接,电路导通。
依据前述结构,通过具有一定机械强度和刚度的金属板作为支撑,并通过胶体封装的结构,厚度相比于图1所示的已知的封装结构大大减少,因而具有“小”、“轻”、“薄”的特点。
如图2所示,在优选的实施例中,所述金属板11为黑色的金属板,从而,所述第二面为激光打标(laser mark,又叫印子)面。
黑色的金属板选材范围比较窄,经过试验和筛选,可以进行激光打标,通常进行激光打标的对象都需要有如图3所示的结构,单独构造一个激光打标层13,通常是贴布层,贴布层的存在不仅增加了一道工序,而且会增加整个封装结构的厚度。
另外,贴布层的存在会增加用胶量,环境友好型差。另外,还需要考虑金属胶的粘性问题已经产生的气泡问题。
直接选材黑色的金属板,如黑色铝合金,作为激光打标对象则能够解决上述问题,减少一层,使整体厚度减小,不必增加用胶量,且省略了一道工序。
另外,贴布层的去除也有利于散热。
金属板11的选材,主要考虑一下性质,需要有足够的结构可靠性和较小的热膨胀系数,并利于激光打标:
热膨胀系数:0.5×10E-6/K;
延展性:在标准大气压下,室温20℃,延性抽丝直径不小于1/500mm,展性厚度不小于1/1000mm;
硬度:15-25HBW(布氏硬度)。
承接前述的内容,在一些实施例中,可以设置贴装在第二面上的激光打标层13,依据此结构,对金属板的选材要求就大大降低了,诸如可以采用强度、刚度更高的金属材料,从而在一定程度和可以减小金属板11的厚度。
参见说明书附图1和附图2,底胶体,12与芯片8在金属板11第一面上的投影一致,侧胶体10与底胶体12恰好覆盖第一面,整体的封装结构相对比较紧凑。
所述芯片8还包括延展到侧胶体12上的电极14,并在电极14上植有锡球,电极14可以采用铝电极,将所有的焊点都引出到侧胶体上,提高整体的散热能力。
电极14可以做的横截面较大,从而具有更小的电阻,增加芯片的使用寿命。
关于胶体,最好采用具有良好耐水性、具有较高高温(适应使用环境,如某些应用中工作温度为35摄氏度,那么胶体所耐受的温度不能低于70摄氏度)耐受力的胶体。

Claims (6)

1.一种封装结构,其特征在于,包括:
金属板(11),具有第一面和与第一面相对的第二面;
底胶体(12),贴于第一面;
侧胶体(10),围在底胶体(12)的周边,从而与底胶体(12)构成槽型结构;
芯片(8),容纳在所述槽型结构内;以及
锡球(9),植在芯片的预定位置。
2.根据权利要求1所述的封装结构,其特征在于,所述金属板(11)为黑色的金属板,从而,所述第二面为激光打标面。
3.根据权利要求2所述的封装结构,其特征在于,所述金属板所采用金属的性质如下:
热膨胀系数:0.5×10E-6/K;
延展性:在标准大气压下,室温20℃,延性抽丝直径不小于1/500mm,展性厚度不小于1/1000mm;
硬度:15-25HBW。
4.根据权利要求1所述的封装结构,其特征在于,还包括贴装在第二面上的激光打标层(13)。
5.根据权利要求1至4任一所述的封装结构,其特征在于,底胶体(12)与芯片(8)在金属板(11)第一面上的投影一致,侧胶体(10)与底胶体(12)恰好覆盖第一面。
6.根据权利要求1至4任一所述的封装结构,其特征在于,所述芯片(8)还包括延展到侧胶体(12)上的电极(14),并在电极(14)上植有锡球。
CN201410196355.2A 2014-05-09 2014-05-09 一种封装结构 Active CN103972194B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410196355.2A CN103972194B (zh) 2014-05-09 2014-05-09 一种封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410196355.2A CN103972194B (zh) 2014-05-09 2014-05-09 一种封装结构

Publications (2)

Publication Number Publication Date
CN103972194A true CN103972194A (zh) 2014-08-06
CN103972194B CN103972194B (zh) 2016-08-24

Family

ID=51241530

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410196355.2A Active CN103972194B (zh) 2014-05-09 2014-05-09 一种封装结构

Country Status (1)

Country Link
CN (1) CN103972194B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113299582A (zh) * 2021-04-29 2021-08-24 江苏集萃有机光电技术研究所有限公司 一种封装方法及盖板贴合治具

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1525926A (zh) * 2001-05-28 2004-09-01 ��Ԩ��ѧ��ҵ��ʽ���� 电子元件的容器
CN1797726A (zh) * 2004-12-20 2006-07-05 全懋精密科技股份有限公司 半导体构装的芯片埋入基板结构及制法
CN1971864A (zh) * 2005-11-25 2007-05-30 全懋精密科技股份有限公司 半导体芯片埋入基板的结构及制法
CN101101900A (zh) * 2006-06-27 2008-01-09 奇梦达股份公司 管芯配置及制造方法
CN103367274A (zh) * 2012-03-27 2013-10-23 英特尔移动通信有限责任公司 栅格扇出晶圆级封装和制造栅格扇出晶圆级封装的方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1525926A (zh) * 2001-05-28 2004-09-01 ��Ԩ��ѧ��ҵ��ʽ���� 电子元件的容器
CN1797726A (zh) * 2004-12-20 2006-07-05 全懋精密科技股份有限公司 半导体构装的芯片埋入基板结构及制法
CN1971864A (zh) * 2005-11-25 2007-05-30 全懋精密科技股份有限公司 半导体芯片埋入基板的结构及制法
CN101101900A (zh) * 2006-06-27 2008-01-09 奇梦达股份公司 管芯配置及制造方法
CN103367274A (zh) * 2012-03-27 2013-10-23 英特尔移动通信有限责任公司 栅格扇出晶圆级封装和制造栅格扇出晶圆级封装的方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113299582A (zh) * 2021-04-29 2021-08-24 江苏集萃有机光电技术研究所有限公司 一种封装方法及盖板贴合治具
CN113299582B (zh) * 2021-04-29 2023-08-25 江苏集萃有机光电技术研究所有限公司 一种封装方法及盖板贴合治具

Also Published As

Publication number Publication date
CN103972194B (zh) 2016-08-24

Similar Documents

Publication Publication Date Title
US9224699B2 (en) Method of manufacturing semiconductor package having magnetic shield unit
JP4871280B2 (ja) 半導体装置およびその製造方法
JP5154516B2 (ja) 太陽電池モジュール及び太陽電池モジュールの製造方法
US10283376B2 (en) Chip encapsulating method and chip encapsulating structure
US20090314095A1 (en) Pressure sensing device package and manufacturing method thereof
JP2015176906A (ja) 半導体装置および半導体装置の製造方法
US8530252B2 (en) Method for manufacturing light emitting diode
TW201227913A (en) Three-dimensional system-in-package package-on-package structure
TWI520285B (zh) 半導體封裝件及其製法
KR20150030023A (ko) 반도체 패키지 및 그 제조방법
US9147600B2 (en) Packages for multiple semiconductor chips
TW200729444A (en) Semiconductor package structure and fabrication method thereof
JP2010141295A (ja) 基板上シュリンクパッケージ
TW200729429A (en) Semiconductor package structure and fabrication method thereof
KR20110076604A (ko) Pop 패키지 및 그 제조 방법
CN201655787U (zh) 半导体封装结构
US11101242B2 (en) Semiconductor device and method of manufacturing same
CN103972194B (zh) 一种封装结构
CN106206477A (zh) 电子封装结构及电子封装件的制法
US10269583B2 (en) Semiconductor die attachment with embedded stud bumps in attachment material
CN104064557B (zh) 一种芯片背面裸露的重构晶圆结构及制造方法
US20120220081A1 (en) Method of fabricating a semiconductor package structure
CN207503960U (zh) 一次封装成型的增强散热的封装结构
TW200839994A (en) Packing structure and stacked structure using thereof
KR20080002449A (ko) 패키지 인 패키지

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20181128

Address after: 313023 No. 26 innovation road, Dai Xi District, Wuxing Economic Development Zone, Huzhou, Zhejiang

Patentee after: HUZHOU YUFAN COSMETIC TECHNOLOGY CO.,LTD.

Address before: 250102 Building 207, No. 1, No. 899, Gangxing Road, Export Processing Zone, Jinan High-tech Zone, Shandong Province

Patentee before: SHANDONG HUAXIN MICROELECTRONIC SCIENCE & TECHNOLOGY Co.,Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20221228

Address after: 276800 R&D Building No. 8, Electronic Information Industrial Park, Gaoxin 7th Road, Rizhao Hi tech Zone, Shandong Province 237, Xueyuan Road, Rizhao Hi tech Zone, Shandong Province

Patentee after: Rizhao Xinrui Investment Promotion Development Co.,Ltd.

Address before: 313023 No. 26 innovation road, Dai Xi District, Wuxing Economic Development Zone, Huzhou, Zhejiang

Patentee before: HUZHOU YUFAN COSMETIC TECHNOLOGY CO.,LTD.