JP2010515919A5

JP2010515919A5 -

Info

Publication number: JP2010515919A5
Application number: JP2009545595A
Authority: JP
Filing date: 2008-01-10
Publication date: 2013-04-25
Anticipated expiration: 2028-01-10

Description

一の態様において、本発明は、光干渉断層撮影データ収集器に関する。この収集器は、それぞれ異なる偏光依存性利得を有する第一利得要素及び第二利得要素と、空洞が形成されたフーリエドメインモードロックレーザとを有することができる。当該レーザは、レーザ空洞中に設けられた第一利得要素と光学的に接続される周波数同調要素を備え、第二利得要素はレーザ空洞外に設けることができ、第一利得要素の偏光依存性利得は第二利得要素の偏光依存性利得よりも小さい。

前記収集器は、ＡＤ変換器にクロック信号を出力するサンプルクロック発生器を有することができ、ＡＤ変換器は、メイン干渉計が出力する干渉信号をサンプリングすることが可能である。また前記収集器は、サンプルクロック発生器から得られる制御信号の少なくとも一つを用いて、フーリエドメインモードロックレーザに備えられた周波数同調要素の駆動周波数を安定化するデジタルコントロールシステムを有することができる。前記フーリエドメインモードロックレーザは、偏光モード分散効果を低減するように相対的な配置が調整された一対のファイバコイルを有する光遅延要素を備えることができる。

前記サンプルクロック発生器は、サンプルクロック干渉計、受光器、自動利得制御増幅器、周波数逓倍器（multiplier）、ゼロ交差検出器及び／又はクロックスイッチを備えることができる。また、一対の２×２ファイバ結合器を備えるマッハ・ツェンダー干渉計、サンプルアームとリファレンスアームの長さが不一致のマイケルソン干渉計、２つの部分的反射面を有する要素を備える共通光路マイケルソン干渉計及び／又はファブリ・ペロー干渉計を備えることもできる。前記サンプルクロック発生器は、アナログ乗算器を備えることができる。当該アナログ乗算器は、入力された干渉信号を乗算する機能を実行する。前記サンプルクロック発生器は、位相シフトＲＦパワースプリッタを介して伝送される干渉信号から取得される２つの信号を乗算するアナログ乗算器を備えることもできる。また、位相がシフトされた２つのパルス列を伝送するための排他的理論和演算回路を有することができ、パルス列は、干渉信号に適用されるゼロ交差検出器とゼロ交差検出器が出力する遅延レプリカから取得される。さらに、位相がシフトされた２つのパルス列を伝送するための排他的理論和演算回路を有することができ、パルス列は、位相シフトパワースプリッタから取得される正弦波に適用されるゼロ交差検出器から取得される。

前記サンプルクロック干渉計は、２×２結合器と３×３結合器との組合せから、位相がシフトされた干渉信号を周波数変調のために生成することができる。３×３結合器のパワースプリット率は、位相が概ね９０度異なる２つの干渉信号を得るよう選択される。前記収集器は、４×４結合器をさらに備えることができ、当該４×４結合器は、直交位相関係を有する２つの平衡信号を生成し、前記サンプルクロック発生器は、１つのＡＤＣクロック信号を生成する。また、前記基準クロック発生器は、ＡＤ変換器に出力する位相が９０度異なる２つのクロック信号を用いてＯＣＴデータを記録することにより、フーリエ変換用の複素信号を生成することができる。

他の一の態様において、本発明は、光干渉断層撮影方法に関する。この方法は、空洞が形成され、当該空洞中に設けられた第一利得要素を備えるフーリエドメインモードロックレーザから光を照射する段階を含むことができる。また、第一利得要素及び第二利得要素がそれぞれ異なる偏光依存性利得を有し、前記空洞外に設けられた第二利得要素を介して照射された光を伝送する段階を含むことができる。この場合、第一利得要素の偏光依存性利得は第二利得要素の偏光依存性利得よりも小さい。さらに、メイン干渉器の出力における干渉信号を、ＡＤ変換器を用いてサンプリングする段階を含むこともでき、当該ＡＤ変換器は、サンプルクロック発生器からクロック信号が入力される。また、少なくとも一の制御信号がサンプルクロック発生器から取得されるデジタル制御システムを用いて、レーザの周波数同調要素の駆動周波数を最適化する段階を含むこともできる。

前記方法は、前記メイン干渉計からのＯＣＴ信号をデュアルチャンネルで取得するために、４×４結合器を用いて直交位相関係を有する２つの平衡信号を生成する段階をさらに含むことができ、前記サンプルクロック発生器からＡＤ変換器へ出力されるクロック信号は１つだけ必要とされる。前記駆動周波数を最適化する段階は、光遅延要素のゼロ分散波長付近の狭通過帯域を有するファイバブラッグフィルタを介するパルス伝送時間τで、サンプルクロック干渉計の受光器から出力された干渉信号の瞬時ＲＭＳ振幅φ（ｔ）を測定する段階と、φ（ｔ）値が最大となるようにダイレクトデジタルシンセイサイザ（ＤＤＳ）発生器を調整する段階とを含むことができる。

他の態様において、本発明は、光干渉断層撮影データ収集器に関し、この収集器は、入力と出力とを行う干渉計と、当該出力からの干渉信号をサンプリングするＡＤ変換器と、それぞれ異なる偏光依存性利得を有する第一利得要素及び第二利得要素と、空洞が形成され、前記干渉計と光学的に接続されたフーリエドメインモードロックレーザとを備えることができる。前記レーザは、レーザ空洞中に設けられた第一利得要素と光学的に連通する周波数同調要素と、レーザ空洞外に設けられた第二利得要素とを備えることができる。前記収集器は、ＡＤ変換器にクロック信号を出力するサンプルクロック発生器と、当該サンプルクロック発生器から得られる制御信号を用いて周波数同調要素の駆動周波数を安定化するデジタルコントロールシステムとを備えることもできる。前記第一利得要素の偏光依存性利得は第二利得要素の偏光依存性利得よりも小さい。前記レーザは、偏光モード分散効果を低減するよう相対配向が調整された一対のファイバコイルを有する光遅延要素を備えることができる。

前記サンプルクロック発生器は、サンプルクロック干渉計、受光器、自動利得制御増幅器、周波数逓倍器、ゼロ交差検出器及び／又はクロックスイッチを備えることができる。また、アナログ乗算器を備えることもでき、当該アナログ乗算器は、入力された干渉信号を乗算する機能を実行することができる。

本発明の他の目的は、種々のタイプのＳＳ−ＯＣＴシステムから、干渉計システムで直接取得される安定したサンプルクロックを生成する光電子装置及び方法を開示することである。これら方法は、位相雑音を減少させ、ダイナミックレンジを拡張し、得られた干渉信号の取得スピードを向上させる。

本発明の一実施形態におけるＳＳ−ＯＣＴシステムのブロック図を示す。本発明の一実施形態における、偏光安定性が高い出力を行うＦＤＭＬの好適例を示す。本発明の一実施形態による、偏光モード分散を減少させるためにα〜９０度角で配置された一対の光ファイバコイルを有する図２の光遅延要素の他の構成を示す。本発明の一実施形態によるサンプルクロック発生器の概要を示す。本発明の実施形態による、図４の周波数逓倍器の他の２つの実施形態５（ａ）及び５（ｂ）を示す。本発明の他の実施形態による２つの周波数逓倍器６（ａ）及び６（ｂ）を示す。本発明の他の実施形態による、従来のマッハ・ツェンダー・サンプルクロック干渉計を３×３位相スプリット干渉計に置き換えたサンプルクロック発生器を示す。本発明の一実施形態による、２つの直交出力を最初にゼロ交差検出器を通過させ、次いでＸＯＲ演算し、周波数が２倍のＡＤＣクロックを生成する図７のサンプルクロック発生器の変形例を示す。本発明の他の実施形態によるサンプルクロック発生器の例を示す。、本発明の一実施形態による、メイン干渉計からのＯＣＴ信号を直交検出するための独立のクロックとして直角位相のサンプルクロックが採用される構成を示す。本発明の一実施形態による、メイン干渉計からの平衡直交位相ＯＣＴ信号をデュアルチャンネルで取得するための４×４結合器の利用を示す。本発明の一実施形態による、ＦＤＭＬを利用したＳＳ−ＯＣＴシステムの駆動周波数を最適化及び安定化させるためのデジタルフィードバックループの具体例を示す。本発明の一実施形態による、ＦＤＭＬレーザ中の周波数同調要素の駆動波形の周波数を最適に及び不適切に（低すぎる又は高すぎる）に調整したときのクロックフリンジ制御信号の振幅と形態（ＲＭＳフリンジ振幅）の測定結果を示す。本発明の一実施形態による、ＦＤＭＬレーザ中の周波数同調要素に加えられるｂｃバイアス電圧を最適化及び安定化させるためのデジタルフィードバックループの具体例を示す。本発明の一実施形態による、ピエゾ駆動のファブリ・ペローフィルタの典型的な高い共振周波数応答を示す。本発明の一実施形態による、例示の駆動波形の線形化法の基礎とされるフーリエ合成法の原則を示す。本発明の一実施形態による、ピエゾ駆動のファブリ・ペロー同調フィルタの合成高調波を線形化する構成例を示す。本発明の一実施形態による、同調フィルタ線形回路の具体例を示す。

図１に示すように、ＦＢＧ（ファイバブラッググレーティング）フィルタ６からの波長同期信号（λｓｙｎｃ）を入力し、レーザを安定させるためのマイクロコントローラ５も、システムＳ_１の一部品である。サンプルクロック発生器７は、サンプルクロックをメインＡＤ変換器（ＡＤＣ）に直接送る。本システムでは、サンプルクロック発生器７からマイクロコントローラ５へとクロックフリンジ制御信号も入力される。概して、図１に示される経路は、本実施形態に適するように図示される要素同士を経路に沿って電気的又は光学的に接続している。

図示されるように、ＦＤＭＬレーザＬからの光は、メイン干渉計によって、リファレンス経路とサンプルとに分割される。電子干渉信号は平衡受光器によって検出される。そして、受光器の出力信号は、メインＡＤＣで高速処理される。レーザＬからごく僅かな光がサンプルクロック発生器７に入ることにより、１）メインＡＤＣに入力するための低ジッタのサンプルクロックと、２）周波数同調要素２ａの交流駆動波形を安定させるために制御変数として用いられるクロックフリンジ信号とが生成される。

通常、ＤＤＳ波形生成器３は、２０〜１００ＫＨｚ範囲で正弦波を生成するよう構成されており、その周波数は０．０５Ｈｚより高い分解能で高速変化する。波形のジッタを極力低くするために、水晶振動子のように高周波数（通常は１００ＭＨｚを越える）で安定性の高い（１０ｐｐｍ未満）振動子を、ＤＤＳ波形生成器３の基準（baseline）クロックとして利用することができる。また、上記内蔵マイクロコントローラは、周波数同調要素の直流バイアス電圧を制御するためのデジタル制御ワードをＤＡ変換器４に送信する。

概して、本発明は、ＦＤＭＬを利用するＯＣＴシステムに使用される部品の選択及び組合せに関する。サンプルクロック発生器の選択も、本発明に属する。図１に示すように、サンプルクロック発生器７は、他の複数の制御装置及びＦＤＭＬレーザに接続されている。サンプルクロックの機能は、二つの面がある。一つはメインＡＤＣ用のサンプルクロックを発生させるため利用されること、もう一つはマイクロコントローラ５で使用されるクロックフリンジ制御信号を発生させるため利用されることである。

図１に示されるように、マイクロコントローラ５は、ＦＤＭＬレーザに接続又は一体化された周波数同調要素を制御する最適な駆動周波数を決定するために、クロックフリンジ制御信号を利用する。サンプルクロック発生器は、サンプルクロック干渉計で生成される正弦波干渉信号からの低ジッタクロックパルスを発生する。クロックパルスの間隔がレーザの掃引につれて変化しても、光周波数領域のクロックエッジは等間隔に維持される。これら特徴により、複雑なリサンプリング装置を必要とせずとも、特定の高速ＡＤＣ、例えば周波数可変クロックも許容するフラッシュＡＤＣやパイプラインＡＤＣ（例えば、ＡＤ９３４０）等に直接クロックを出力することが可能となる。このように、光パルス列の同期の重要性を考慮すると、それに関するクロック発生器の選択や種々の機能強化が、ＯＣＴプローブから得られるスキャンデータの全体的な質を向上させる。サンプルクロック発生器の実施形態に関する他の細部が、図４〜図１０でさらに詳細に示されている。

図４は、マッハ・ツェンダー干渉計１０の平衡出力から、ＡＤＣで用いられる安定したクロックを発生する、サンプルクロック発生器８の実施形態の概略を示す。周波数逓倍器１４（Ｍ＝２，３，…）により、ＡＤＣに出力するクロックの周波数を、マッハ・ツェンダーの干渉信号の基本周波数より高い周波数にすることが可能となる。水晶振動子１２やＲＦクロックスイッチ１３といった、連続的にクロッキングを行うＡＤＣの利用を可能とするオプショナル部品を有するサンプルクロック発生器の実施形態もある。

図４は、サンプルクロック発生器８の基本構成を示す。受光器は、本実施形態で、光路長の差がΔＬであるマッハ・ツェンダー干渉計１０として示されるサンプルクロック干渉計からの光干渉信号を、周波数が変化する正弦波形に変換する。この波形は、ＦＤＭＬレーザの掃引で生じる周波数帯域を通過するように、周波数ｆL及びｆH間の周波数帯域成分を選択的に透過させる通過帯域フィルタによってフィルタリングされる。フィルタリングされた波形は、掃引中に生成される干渉信号の振幅を均一化し、ゼロ交差検出後の位相エラーを低減するために、自動利得制御（ＡＧＣ）増幅器を通過する。

図６は、本発明の実施形態によるクロック周波数の倍増に利用される２つの他の周波数逓倍器の実施形態を示す。図６（ａ）の実施形態では、最初にゼロ交差検出器がサンプルクロック干渉計によって出力された正弦波を方形波に変換する。次いでこの方形波とそのデジタル遅延波との排他的論理和（ＸＯＲ）を演算によって、ＡＤＣで利用されるクロック信号を入力正弦波の２倍の周波数のクロックとして生成する。上記デジタル遅延波（遅延パルス例）は、デジタル遅延列により生成される。ここでの遅延τは、最短パルス間隔の４分の１に設定される。

図６（ｂ）の実施形態では、位相シフトパワースプリッタで位相差９０度の一対の正弦波信号が生成される。具体的には、パワースプリッタが入力正弦波を相対位相差９０度の２つの波形に分割する。次いでこれらの信号は方形波に変換され、ＸＯＲ演算されて、周波数が２倍のＡＤＣクロックが生成される。本実施形態では、サンプルクロックが、広周波数帯域の全域に亘り常時５０％のデューティサイクルを維持する利点がある。パイプライン型ＡＤＣの殆どは、能力を向上させるために、略５０％のデューティサイクルで作動される。

図７〜図９のサンプルクロック発生器の実施形態で示すように、電気領域と同様に光領域でも、干渉信号の周波数の逓倍処理に必要な遅延が実現される。これらの実施形態は、Ｎ×Ｎファイバ結合器を備えた干渉計内で結合する光信号間の位相関係を利用する。

例えば、図７の位相スプリット干渉計は、従来のマッハ・ツェンダー干渉計（光路長差ΔＬ）の出力２×２結合器を、３×３結合器に置き換えることで構成されている。３×３結合器が特定の分割値（〜約２９．３％：〜約４１．４％：〜約２９．３％）を有するとき、２つの出力の干渉信号は相対位相差が９０度となる。図７の実施形態では、２つの等振幅出力を直角位相にするために、約２９．３％：約４１．４％：約２９．３％のパワースプリット率が選択される。これら２つの出力を乗算し、ゼロ交差検出器を通過させる。このように、電気信号を別々に処理し、アナログ乗算器で結合して、周波数が２倍の正弦波を生成する。あるいは、図８に示すように、位相がシフトされた信号を、上述のデジタルＸＯＲ演算を利用して処理し、周波数が２倍のＡＤＣサンプルクロックを生成してもよい。

レーザの強度雑音で生じるクロック信号の減衰を抑えるために平衡光検出が必要なシステムでは、図９に示す実施形態が好適だと思われる。図９に示すように、従来のマッハ・ツェンダー干渉計の出力２×２結合器を、４つの出力を同等の光パワーに分割する４×４結合器に置き換えて、位相が反対極性にシフトされた光信号のペアを二対生成する。本実施形態は、直角位相関係にある平衡出力を生成する４×４位相スプリット干渉計を利用する。図８の実施形態のように、合成光信号を、デジタルＸＯＲ演算を利用して処理し、周波数が２倍のＡＤＣサンプルクロックを生成する。

図１０は、サンプルクロック発生器のさらに他の実施形態を示す。図４〜図９の実施形態とは異なり、本実施形態では、直角位相関係にある２つの独立したＡＤＣサンプルクロックを生成する。サンプルクロック干渉計の光路長差（ΔＬ）により設定された基本サンプリング周波数の一対のＡＤＣチャンネル上のメイン干渉計から、ＯＣＴ干渉信号を得るために、これら正弦・余弦クロックが利用される。

ＯＣＴ信号の複素フーリエ変換により、サンプルの深さ方向分析が再現されると共に、複素共役の曖昧さから生じる画像アーティファクトが抑えられる。ＳＳ−ＯＣＴシステムで実測値の干渉信号の実数成分をフーリエ変換して深さ方向分析を再現すると、基準（reference）反射器の両側で同距離オフセットした反射体が重ね合わさって生じるアーティファクトが問題となる。図１１に示すように、メイン干渉計から直角位相の信号（複素数信号）を取り出すために、同じＡＤＣクロックで同期する一対のＡＤＣを利用して、相似の光位相スプリット法が用いられる。

ＦＤＭＬレーザを利用するＳＳ−ＯＣＴでは、高ＳＮ比かつ広ダイナミックレンジを達成するために、レーザの繰り返し速度を規定するａｃ駆動波形と、掃引の中心波長を規定する周波数同調要素のｄｃバイアスとの双方を、精度よく制御する必要がある。一の実施形態では、最適なａｃ駆動波形は、空洞内の往復時間と波形の周期が一致し、レーザの瞬間線幅が最小になったときの周波数とされる。この周波数で、光遅延要素のゼロ分散波長（通常は１３１０−１３１５ｎｍ）でレーザが走査する時間ｔ＝τのとき測定すると、サンプルクロック干渉計の受光器が出力する干渉信号の瞬時ＲＭＳ振幅Φ（ｔ）が最大に達している。したがって、振幅Φ（τ）を最大に調整すると、最適な駆動周波数となる。

図１２は、デジタルフィードバックループの好適な一実施形態を示しており、狭帯域（通常、１ｎｍ未満）のファイバブラッグフィルタを介して１３１０ｎｍでパルスを伝送した時にＡＤＣでφ（ｔ）を記録するマイクロコントローラが使用される。マイクロコントローラは、記録値φ（ｔ）が最大値に達するまで、低ジッタで周波数アジャイルのＤＤＳ波形生成器の周波数を調整する。図１２の実施形態では、サンプルクロック発生器の受光器から出力され狭帯域フィルタリングされた干渉信号の瞬時ＲＭＳ振幅を検出することで、クロックフリンジ制御信号が得られる。ＲＭＳ振幅は、ＦＤＭＬレーザに備えられた光遅延要素のゼロ分散波長（１３１０ｎｍ）で周波数同調要素が走査する時に、コントロールＡＤＣでサンプリングされる。

ここで図１３に移行すると、サンプルクロック干渉信号の瞬時ＲＭＳ振幅が、最適調整周波数と、該最適値の上下の周波数とにおいて、どのように変化するかが示されている。波形の周波数は、連続的に更新することもできるし、レーザの最大ドリフト値で規定される間隔で断続的に更新することもできる。ａｃ駆動波形に加え、周波数同調要素のｂｃバイアスも、ＦＤＭＬを利用したＳＳ−ＯＣＴシステムが最高な性能を発揮するために、調整することができる。

図１４に、ｄｃバイアスを最適化するためのデジタルコントロールループの一実施形態を示す。すなわち、このループでは、ａｃ駆動波形がゼロ交差した後の固定遅延と一致するゼロ分散波長（１３１０ｎｍ）で、周波数同調要素が走査する時まで、ｄｃバイアスの大きさが調整される。このループでは、同調要素の電圧感度を変化させる外部環境に左右されずに、固定波長でレーザの波長走査が開始されるよう、ｄｃバイアスが調整される。周波数最適化コントロールループ（図１３）で採用されたのと同様のファイバブラッグフィルタが、波長基準（reference）として採用される。ＤＡ変換器（ＤＡＣ）を介してｄｃバイアスを調整することで、マイクロコントローラは、ＤＤＳ発生器からのａｃ駆動波形のゼロ交差と、ファイバブラッグフィルタに接続された受光増幅器の出力先の比較器で生成されるパルスエッジとの間の時間間隔を、一定レベルに維持する。

ここに開示するシステムを実施する際に、波形の生成と、フィルタの様式と、レーザの動作との関連性と、これらに関する商業的実現可能性とを考慮することは重要である。（１）正弦波形は安価なＤＤＳ集積回路で容易に生成でき、（２）共振応答性の良い高速同調フィルタの殆どが正弦波駆動で最も良く作動するが、正弦波を適用する際のこの利点を全てのレーザが享受できるわけではない。例えば、正弦波波長掃引ではなく、線形波長掃引を行うレーザは、ＳＳ−ＯＣＴシステムにとってより高性能の光源となる。正弦波波長掃引では、瞬時サンプリングクロック周波数が、正弦波の１周期での傾きに比例して、広周波数帯域に亘り変化する。通常、高精度の高速ＡＤＣは、既定帯域（例えば、約４０〜約２１０ＭＨｚ）のクロック周波数を許容する。その結果、干渉計で測定できる実際のデューティサイクルは、通常、約３３％に限られる。また、ナイキストサンプリング周波数は、サンプリングクロック周波数に比例して、連続的かつ急激に変化する。種々の実施形態で示されたトラッキングフィルタと直線化アプローチは、この実際のデューティサイクルの制限を克服する。

ここに示されるマッハ・ツェンダークロッキング法を使用することで、高デューティサイクルの線形波長掃引により、正弦波波長掃引よりも周波数分布が小さいサンプルクロックパルスが多量に生成される。このようにして、データ取得速度の最大値がより小さく、折り返しアーティファクトがより少ない高速撮影が可能となる。残念ながら、従来の三角波形又はランプ波形を使用して、市販のファブリ・ペローフィルターの高速線形動作を得ることは難しい。このような広帯域の波形は、アクチュエータが強い共振挙動を示す周波数を含んでいるからである。三角波又はランプ波の駆動波形でフィルタを励起すると、所望の線形走査よりも、共振周波数の正弦波に近い振幅が生成されてしまう。

１…光遅延要素、２…光周波数同調要素、３…波形生成器、４…ＤＡ変換器、５…マイクロコントローラ、６…ファイバブラッグ格子フィルタ、７…サンプルクロック発生器、８…サンプルクロック発生器、１０…マッハ・ツェンダー干渉計、１２…水晶振動子、１３…ＲＦクロックスイッチ、１４…周波数逓倍器、Ｓ_１…ＳＳ−ＯＣＴシステム、Ｌ…ＦＤＭＬレーザ。

Claims

光干渉断層撮影データ収集器であり、
それぞれ利得の偏光依存性が異なる第一利得要素及び第二利得要素と、
空洞が形成されたフーリエドメインモードロックレーザとを有し、
前記レーザは、レーザ空洞中に設けられた前記第一利得要素と光学的に接続される周波数同調要素を備え、
前記第二利得要素はレーザ空洞外に設けられる、光干渉断層撮影データ収集器。
前記第一利得要素の利得の偏光依存性は前記第二利得要素の利得の偏光依存性よりも小さい、請求項１記載の光干渉断層撮影データ収集器。
出力を有するメイン干渉計と；
前記メイン干渉計における干渉信号をサンプリングするよう構成されているＡＤ変換器と；
サンプルクロック干渉計および周波数逓倍器を有するサンプルクロック発生器であって、前記ＡＤ変換器をクロックするサンプルクロックを生成するよう構成されているサンプルクロック発生器と、
前記サンプルクロック発生器から得られる少なくとも一つの制御信号を用いて、前記フーリエドメインモードロックレーザに備えられた前記周波数同調要素の駆動周波数を安定化するよう構成されているデジタルコントロールシステムとをさらに有する、
請求項１または２記載の光干渉断層撮影データ収集器。
前記フーリエドメインモードロックレーザは、偏光モード分散効果を低減するように相対的な配向が調整された一対のファイバコイルを有する光遅延要素をさらに備える請求項１ないし３のうちいずれか一項に記載の光干渉断層撮影データ収集器。
前記サンプルクロック発生器は、受光器、自動利得制御増幅器、ゼロ交差検出器及びクロックスイッチから成る群より選択される要素をさらに備える請求項３に記載の光干渉断層撮影データ収集器。
前記サンプルクロック発生器は、一対の２×２ファイバ結合器を備えるマッハ・ツェンダー干渉計、サンプルアームとリファレンスアームの長さが不一致のマイケルソン干渉計、２つの部分的反射界面を有する要素を備える共通光路マイケルソン干渉計及びファブリ・ペロー干渉計から成る群より選択される要素をさらに備える請求項３に記載の光干渉断層撮影データ収集器。
前記サンプルクロック発生器はアナログ乗算器をさらに備え、前記アナログ乗算器は、入力された干渉信号に対する二乗機能を実行するよう構成されている請求項３に記載の光干渉断層撮影データ収集器。
前記サンプルクロック発生器はアナログ乗算器をさらに備え、前記アナログ乗算器は、位相シフトＲＦパワースプリッタを通じて伝送される干渉信号から取得される一対の信号を乗算する、請求項３に記載の光干渉断層撮影データ収集器。
前記サンプルクロック発生器は、位相がシフトされた一対のパルス列を伝送するための排他的理論和ゲートを有し、前記パルス列は、干渉信号に適用されるゼロ交差検出器とゼロ交差検出器が出力する遅延レプリカとから取得される請求項３に記載の光干渉断層撮影データ収集器。
前記サンプルクロック発生器は、位相がシフトされた一対のパルス列を伝送するための排他的理論和ゲートを有し、前記パルス列は、位相シフトパワースプリッタから取得される正弦波に適用される一対のゼロ交差検出器から取得される請求項３に記載の光干渉断層撮影データ収集器。
前記サンプルクロック干渉計は、２×２結合器と３×３結合器との組合せから、位相がシフトされた干渉信号を周波数変調のために生成し、３×３結合器のパワースプリット率は、位相が概ね９０度異なる一対の干渉信号を得るよう選択される請求項３に記載の光干渉断層撮影データ収集器。
４×４結合器をさらに備え、前記４×４結合器は、直交位相関係を有する一対の平衡信号を生成し、
前記サンプルクロック発生器は、ＡＤ変換器クロック信号を１つ生成する請求項３に記載の光干渉断層撮影データ収集器。
前記サンプルクロック発生器は、位相が９０度異なる一対のＡＤ変換器クロック信号を用いてＯＣＴデータを記録することにより、フーリエ変換用の複素信号を生成する請求項３に記載の光干渉断層撮影データ収集器。
光干渉断層撮影方法であり、
空洞が形成され、該空洞中に設けられた第一利得要素を備えるフーリエドメインモードロックレーザから光を発生させる段階と、
前記空洞外に設けられた第二利得要素を介して、発生された光を伝送する段階と、
メイン干渉計の出力における干渉信号を、サンプルクロックを用いてクロックされるＡＤ変換器を用いてサンプリングする段階と、
サンプルクロック干渉計からの信号を周波数逓倍することによって前記サンプルクロックを生成する段階と；
少なくとも一の制御信号が前記サンプルクロック発生器から取得されるデジタル制御システムを用いて、前記レーザの周波数同調要素の駆動周波数を最適化する段階と、
を含む光干渉断層撮影方法。
各利得要素の利得の偏光依存性が異なり、前記第一利得要素の利得の偏光依存性は前記第二利得要素の利得の偏光依存性よりも小さい、請求項１４記載の方法。
前記フーリエドメインモードロックレーザから前記サンプルクロック干渉計によって受け取られる光から前記信号を生成することを含む、請求項１４または１５記載の方法。
前記メイン干渉計からのＯＣＴ信号をデュアルチャンネルで取得するために、４×４結合器を用いて直交位相関係を有する一対の平衡信号を生成する段階をさらに含み、前記サンプルクロック発生器からのＡＤ変換器クロック信号は１つだけ必要とされる請求項１４ないし１６のうちいずれか一項に記載の光干渉断層撮影方法。
前記駆動周波数を最適化する段階は、
光遅延要素のゼロ分散波長付近の狭通過帯域を有するファイバブラッグフィルタを介するパルスの伝送によって示される時間τにおいて、サンプルクロック干渉計の受光器の出力における干渉信号の瞬時ＲＭＳ振幅φ（ｔ）を測定する段階と、
φ（ｔ）の値が最大となるようにダイレクトデジタル合成（ＤＤＳ）発生器の周波数を調整する段階と、
をさらに含む請求項１４ないし１６のうちいずれか一項に記載の光干渉断層撮影方法。
前記駆動周波数を最適化する段階は、
駆動波形のゼロ交差時点と初期レーザ掃引のゼロ交差時点との間の所望の遅延Ｄを測定する段階と、
固定遅延τ−Ｄを維持するようにＤＡ変換器によってｄｃバイアスを調整する段階とをさらに含み、
τは、光遅延要素のゼロ分散波長付近の狭通過帯域を有するファイバブラッグフィルタを介するパルスの伝送により測定される時間である請求項１４ないし１６のうちいずれか一項に記載の光干渉断層撮影方法。
光干渉断層撮影データ収集器であり、
入力と出力とをもつ干渉計と、
前記出力からの干渉信号をサンプリングするよう構成されたＡＤ変換器と、
それぞれ利得の偏光依存性が異なる第一利得要素及び第二利得要素と、
空洞を有し、前記干渉計と光学的に接続されたフーリエドメインモードロックレーザであって、前記レーザは、レーザ空洞中に設けられた前記第一利得要素と光学的に接続された周波数同調要素を備える、レーザと、
前記ＡＤ変換器をクロックするよう構成された、サンプルクロック干渉計および周波数逓倍器を有するサンプルクロック発生器と、
前記サンプルクロック発生器から得られる制御信号を用いて前記周波数同調要素の駆動周波数を安定化するよう構成されたデジタルコントロールシステムとを備え、
前記第二利得要素はレーザ空洞外に設けられる、
光干渉断層撮影データ収集器。
前記第一利得要素の利得の偏光依存性は前記第二利得要素の利得の偏光依存性よりも小さい、請求項２０記載の光干渉断層撮影データ収集器。
前記レーザは、偏光モード分散効果を低減するように相対的な配向が調整された一対のファイバコイルを有する光遅延要素をさらに備える請求項２０または２１に記載の光干渉断層撮影データ収集器。
前記サンプルクロック発生器は、受光器、自動利得制御増幅器、ゼロ交差検出器及びクロックスイッチから成る群より選択される要素をさらに備える請求項２０または２１に記載の光干渉断層撮影データ収集器。
前記サンプルクロック発生器はアナログ乗算器をさらに備え、当該アナログ乗算器は、入力された干渉信号に対する二乗機能を実行するよう構成されている請求項２０または２１に記載の光干渉断層撮影データ収集器。