JPS6014526B2 - Ｐｌｌ発振回路 - Google Patents
Ｐｌｌ発振回路Info
- Publication number
- JPS6014526B2 JPS6014526B2 JP55061960A JP6196080A JPS6014526B2 JP S6014526 B2 JPS6014526 B2 JP S6014526B2 JP 55061960 A JP55061960 A JP 55061960A JP 6196080 A JP6196080 A JP 6196080A JP S6014526 B2 JPS6014526 B2 JP S6014526B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- signal
- phase comparator
- phase
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000010355 oscillation Effects 0.000 title claims description 18
- AVKUERGKIZMTKX-NJBDSQKTSA-N ampicillin Chemical compound C1([C@@H](N)C(=O)N[C@H]2[C@H]3SC([C@@H](N3C2=O)C(O)=O)(C)C)=CC=CC=C1 AVKUERGKIZMTKX-NJBDSQKTSA-N 0.000 description 5
- 238000001514 detection method Methods 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000010363 phase shift Effects 0.000 description 3
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000001228 spectrum Methods 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
- H03L7/191—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using at least two different signals from the frequency divider or the counter for determining the time difference
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【発明の詳細な説明】
本発明はマイクロ波帯の発振器にＰＬＬを用いて制御す
るＰＬＬ発振回路に関し、その目的とするところは２つ
の位相比較器を用いて周波数安定度、スプリアス特性、
および残留花Ｍ雑音特性を向上させたＰＬＬ発振回路を
提供するにある。
るＰＬＬ発振回路に関し、その目的とするところは２つ
の位相比較器を用いて周波数安定度、スプリアス特性、
および残留花Ｍ雑音特性を向上させたＰＬＬ発振回路を
提供するにある。
，一般に、ＳＨＦ放送用受信機あるいはマイクロ波通信
機等に使用されるマイクロ波発振器としては温度による
発振周波数の変化が小さく、発振出力信号以外のスプリ
アス成分のレベルが小さく、残留ＦＭ雑音の小さい尖鋭
な発振スペクトルを有することが望ましく、従釆、衛星
通信における衛星からの３．７〜４．本日ｚのダゥリン
グ信号を受信する際、周波数変換のための２．９４ＧＨ
ｚの局部発振器は第１図に示すようなＰＬＬ発振回路を
採用していたが満足のいくものでなかった。
機等に使用されるマイクロ波発振器としては温度による
発振周波数の変化が小さく、発振出力信号以外のスプリ
アス成分のレベルが小さく、残留ＦＭ雑音の小さい尖鋭
な発振スペクトルを有することが望ましく、従釆、衛星
通信における衛星からの３．７〜４．本日ｚのダゥリン
グ信号を受信する際、周波数変換のための２．９４ＧＨ
ｚの局部発振器は第１図に示すようなＰＬＬ発振回路を
採用していたが満足のいくものでなかった。
すなわち、従来例を示す第１図において、水晶振動子を
用いた基準発振器１からの信号を分周器８，９を介して
基準信号として位相比較器１川こ入力すると共に、基準
発振器１からの信号を逓倍器２でｎ逓倍してミキサ３に
入力し、ミキサ３には電圧制御発振器４（以後ＶＣＯと
称す）からの信号が入力されてそれぞれの信号の差の周
波数に周波数変換し、バンドパスフィルタと増幅器とか
らなるＢＰＦ・ＡＭＰ５を通して不要信号を排除し目的
の信号を選択増幅し、分周器６，７を通して位相比較器
１０‘こ入力する。
用いた基準発振器１からの信号を分周器８，９を介して
基準信号として位相比較器１川こ入力すると共に、基準
発振器１からの信号を逓倍器２でｎ逓倍してミキサ３に
入力し、ミキサ３には電圧制御発振器４（以後ＶＣＯと
称す）からの信号が入力されてそれぞれの信号の差の周
波数に周波数変換し、バンドパスフィルタと増幅器とか
らなるＢＰＦ・ＡＭＰ５を通して不要信号を排除し目的
の信号を選択増幅し、分周器６，７を通して位相比較器
１０‘こ入力する。
位相比較器１０ではそれぞれの信号の位相と比較して位
相差に応じた信号をローパスフイルタと増幅器とからな
るＬＰＦ・ＡＭＰＩ Ｉを通してＶＣ０４に入力し、Ｖ
Ｃ０４の発振周波数を制御してＰＬＬ発振回路を構成し
ていた。
相差に応じた信号をローパスフイルタと増幅器とからな
るＬＰＦ・ＡＭＰＩ Ｉを通してＶＣ０４に入力し、Ｖ
Ｃ０４の発振周波数を制御してＰＬＬ発振回路を構成し
ていた。
なお、基準発振器１の発振周波数を７４．９０４４捌Ｍ
Ｈｚ、逓倍器２の逓情比を３９とするＢＰＦ・ＡＭＰ５
の出力周波数が１８．７２６１１８Ｍ世となり、分周器
６，７の分周比をそれぞれ４、２５６分周器８，９の分
周比をそれぞれ４、１０２４とすると位相比較器１０の
位相比較周波数は約１離日ｚとなる。このような従来例
では長時間的にみるとＶＣ０４の周波数安定度が基準比
較器１の精度でＰＬＬ制御がかかっているので水晶発振
器の精度と略同一であるが、短時間的にみた周波数安定
度である残留ＦＭ雑音はＶＣ０４の制御電圧を固定にし
た場合のＶＣ０４自体の残留ＦＭ雑音特性によって決定
され、ＰＬＬ制御を行なってもＶＣ０４自体の残留ＦＭ
雑音特性より良くすることができない欠点があった。
Ｈｚ、逓倍器２の逓情比を３９とするＢＰＦ・ＡＭＰ５
の出力周波数が１８．７２６１１８Ｍ世となり、分周器
６，７の分周比をそれぞれ４、２５６分周器８，９の分
周比をそれぞれ４、１０２４とすると位相比較器１０の
位相比較周波数は約１離日ｚとなる。このような従来例
では長時間的にみるとＶＣ０４の周波数安定度が基準比
較器１の精度でＰＬＬ制御がかかっているので水晶発振
器の精度と略同一であるが、短時間的にみた周波数安定
度である残留ＦＭ雑音はＶＣ０４の制御電圧を固定にし
た場合のＶＣ０４自体の残留ＦＭ雑音特性によって決定
され、ＰＬＬ制御を行なってもＶＣ０４自体の残留ＦＭ
雑音特性より良くすることができない欠点があった。
また、ＬＰＦ・ＡＭＰＩ Ｉの通過帯城幅を広くして残
留ＦＭ雑音の雑音周波数まで通過させて雑音周波数にま
で応答する様にＰＬＬの制御時間を早くすれば残留ＦＭ
雑音は少なくなるが、ＶＣ０４に加わる制御が増加する
ことになり、位相比較器１０の基準信号でＶＣ０４にＦ
Ｍ変調をかけることになり、ＦＭ雑音特性の良いＰＬＬ
制御ができない等の欠点があった。
留ＦＭ雑音の雑音周波数まで通過させて雑音周波数にま
で応答する様にＰＬＬの制御時間を早くすれば残留ＦＭ
雑音は少なくなるが、ＶＣ０４に加わる制御が増加する
ことになり、位相比較器１０の基準信号でＶＣ０４にＦ
Ｍ変調をかけることになり、ＦＭ雑音特性の良いＰＬＬ
制御ができない等の欠点があった。
本発明は上記欠点を解消したものでその実施例を第２図
に示し説明すると、基準発振器１からの出力を分間器８
，９を介してディジタル型の第１の位相比較器１０へ基
準信号として入力し、基準発振器１の出力を逓倍器２を
介してミキサ３に入力し、ミキサ３に入力されるＶＣ０
４の出力とで周波数変換し、それぞれの信号の差の周波
数を取り出し、ＢＰＦ・ＡＭＰ５を通して分周器６，７
で分周し、第１の位相比較器１０に入力して基準信号に
対する位相差を検出し、それに相当する信号を出力して
ＬＰＦ・ＡＭＰＩ Ｉを介してＶＣ０４に入力し、ＶＣ
０４の発振周波数を制御するメインループと、分周器８
の出力を位相偏移回路である移相回路１２に入力し、所
望の位相角だけ偏移させてアナログ型の第２の位相比較
器１３に基準信号として入力し、第２の位相比較器１３
の他の入力にはＢＰＦ・ＡＭＰ５の出力を加え、基準信
号に対する位相差を検出し、それに相当する信号を直流
増幅器１ ４を介してＬＰＦ・ＡＭ円１ １に入力し、
ＶＣ０４を制御するサブループとからなり、ＶＣ０４は
第１の位相比較器１０の出力と第２の位相比較器１３の
出力とを合成した信号により発振周波数を制御される。
に示し説明すると、基準発振器１からの出力を分間器８
，９を介してディジタル型の第１の位相比較器１０へ基
準信号として入力し、基準発振器１の出力を逓倍器２を
介してミキサ３に入力し、ミキサ３に入力されるＶＣ０
４の出力とで周波数変換し、それぞれの信号の差の周波
数を取り出し、ＢＰＦ・ＡＭＰ５を通して分周器６，７
で分周し、第１の位相比較器１０に入力して基準信号に
対する位相差を検出し、それに相当する信号を出力して
ＬＰＦ・ＡＭＰＩ Ｉを介してＶＣ０４に入力し、ＶＣ
０４の発振周波数を制御するメインループと、分周器８
の出力を位相偏移回路である移相回路１２に入力し、所
望の位相角だけ偏移させてアナログ型の第２の位相比較
器１３に基準信号として入力し、第２の位相比較器１３
の他の入力にはＢＰＦ・ＡＭＰ５の出力を加え、基準信
号に対する位相差を検出し、それに相当する信号を直流
増幅器１ ４を介してＬＰＦ・ＡＭ円１ １に入力し、
ＶＣ０４を制御するサブループとからなり、ＶＣ０４は
第１の位相比較器１０の出力と第２の位相比較器１３の
出力とを合成した信号により発振周波数を制御される。
第３図にＬＰＦ・ＡＭＰＩ１、第２の位相比較器１３、
直流増幅器１４の詳細な回路図を第３図に、各個所の波
形を第４図に示す。第３図、第４図において、第１の位
相比較器１川こ入力される信号は分周器７からの波形Ａ
に示すような信号と分周器９からの波形Ｂに示すような
信号とであり、位相が一致しメインループがロック状態
であることを表わしている。
直流増幅器１４の詳細な回路図を第３図に、各個所の波
形を第４図に示す。第３図、第４図において、第１の位
相比較器１川こ入力される信号は分周器７からの波形Ａ
に示すような信号と分周器９からの波形Ｂに示すような
信号とであり、位相が一致しメインループがロック状態
であることを表わしている。
また、第２の位相比較器１３には分周器８から位相回路
１２を介して波形Ｃに示すような信号をトランス１５へ
入力し、ＢＰＦ・ＡＭＰ５からの波形Ｄに示すような信
号をトランス１６へ入力し、それぞれの信号の位相差が
例えば９０度になるように移相回路１２を設定する。第
４図において第１の位相比較器１０‘こ入力される信号
の周波数と第２の位相比較器１３に入力される信号の周
波数との比は図面上では３倍になっているが、実際は分
周器６〜９の分周比を従来例と同じにしてあり、その比
は１０２４倍である。第２の位相比較器１３はトランス
１５，１６、ダイオード１７〜２０からなる２重平衡検
波回路を採用し、９０度の位相差をもつ信号をトランス
１５，１６に１次側に入力すると、ダイオーデ１７〜２
０で検波され、位相差が９０度の場合トランス１５の中
間タップから取り出される出力信号は波形Ｅーイに示す
ようにＯＶを中心に正負対称波形になり、トランジスタ
２３、バイアス用抵抗２１，２２，２４，２５、交流分
をバイパスするためのローパスフイルタ用のコンデンサ
２６からなるＬＰＦ・ＡＭＰ１４に入力して交流分を取
り除くと直流成分のＯＶになる。そこで、ＶＣ０４の残
留ＦＭ雑音によってトランス１６に入力される信号の位
相が進み方向あるいは遅れ方向に位相変化すると第２の
位相比較器１３の出力信号は位相変化に応じてＯＶを中
心にした正負対称波形がくずれ、波形Ｅーロ，ハに示す
ような波形の信号が出力され、この信号をＬＰＦ・ＡＭ
Ｐ１ ４に入力すると交流分が取り除かれ、正あるいは
負の直流電圧である誤差信号が表われ、この誤差信号を
結合抵抗２７を介してメインループのＬＰＦ・ＡＭＰＩ
Ｉの一部を成すトランジスタ２８のェミッタに入力し
、メインループとサブループとの誤差信号を合成してＶ
Ｃ０４に入力してＶＣ０４の発振周波数を制御する。サ
プループのループ利得はＢＰＦ・ＡＭＰ５からの信号レ
ベルとトランジスタ２３による増幅利得と結合抵抗２７
の抵抗値とで決まり、所望のルーフ。
１２を介して波形Ｃに示すような信号をトランス１５へ
入力し、ＢＰＦ・ＡＭＰ５からの波形Ｄに示すような信
号をトランス１６へ入力し、それぞれの信号の位相差が
例えば９０度になるように移相回路１２を設定する。第
４図において第１の位相比較器１０‘こ入力される信号
の周波数と第２の位相比較器１３に入力される信号の周
波数との比は図面上では３倍になっているが、実際は分
周器６〜９の分周比を従来例と同じにしてあり、その比
は１０２４倍である。第２の位相比較器１３はトランス
１５，１６、ダイオード１７〜２０からなる２重平衡検
波回路を採用し、９０度の位相差をもつ信号をトランス
１５，１６に１次側に入力すると、ダイオーデ１７〜２
０で検波され、位相差が９０度の場合トランス１５の中
間タップから取り出される出力信号は波形Ｅーイに示す
ようにＯＶを中心に正負対称波形になり、トランジスタ
２３、バイアス用抵抗２１，２２，２４，２５、交流分
をバイパスするためのローパスフイルタ用のコンデンサ
２６からなるＬＰＦ・ＡＭＰ１４に入力して交流分を取
り除くと直流成分のＯＶになる。そこで、ＶＣ０４の残
留ＦＭ雑音によってトランス１６に入力される信号の位
相が進み方向あるいは遅れ方向に位相変化すると第２の
位相比較器１３の出力信号は位相変化に応じてＯＶを中
心にした正負対称波形がくずれ、波形Ｅーロ，ハに示す
ような波形の信号が出力され、この信号をＬＰＦ・ＡＭ
Ｐ１ ４に入力すると交流分が取り除かれ、正あるいは
負の直流電圧である誤差信号が表われ、この誤差信号を
結合抵抗２７を介してメインループのＬＰＦ・ＡＭＰＩ
Ｉの一部を成すトランジスタ２８のェミッタに入力し
、メインループとサブループとの誤差信号を合成してＶ
Ｃ０４に入力してＶＣ０４の発振周波数を制御する。サ
プループのループ利得はＢＰＦ・ＡＭＰ５からの信号レ
ベルとトランジスタ２３による増幅利得と結合抵抗２７
の抵抗値とで決まり、所望のルーフ。
利得が自由に得られる。また、第２の位相比較器１３の
位相差検出能力を第１の位相比較器１０の位相差検出能
力と同じとした場合、メインループとサブループとの検
出能力は取り扱う信号の周波数に関係し、１０２４倍高
い周波数を取り扱うサブループのほうが検出能力が高く
、メインループでは検出できない微小な残留ＦＭ雑音を
サプループで検出してＶＣ０４にフィードバックし、Ｖ
Ｃ０４を制御できる。サプループは第２の位相比較器１
３の基準信号でＶＣ０４にＦＭ変調をかけることになる
が、ＶＣ０４の主制御はメインループが受け持っており
、サブループによるＶＣ０４へのＦＭ変調度合が非常に
小さなものとなる。
位相差検出能力を第１の位相比較器１０の位相差検出能
力と同じとした場合、メインループとサブループとの検
出能力は取り扱う信号の周波数に関係し、１０２４倍高
い周波数を取り扱うサブループのほうが検出能力が高く
、メインループでは検出できない微小な残留ＦＭ雑音を
サプループで検出してＶＣ０４にフィードバックし、Ｖ
Ｃ０４を制御できる。サプループは第２の位相比較器１
３の基準信号でＶＣ０４にＦＭ変調をかけることになる
が、ＶＣ０４の主制御はメインループが受け持っており
、サブループによるＶＣ０４へのＦＭ変調度合が非常に
小さなものとなる。
また、例えばＳＨＦ放送用受信機に用いた場合、ベース
バンド周波数は映像信号が０〜４．２ＭＨｚ、音声信号
が６．８ＭＨｚであり、第２の位相比較器１ ３の基準
信号の１沙畑ｚであり、その周波数差が大きく離れてい
るのでＳＨＦ放送用受信機にｌａｍＨｚ成分によって性
能を悪化させない。第５図に位相雑音特性を測定したグ
ラフを示す。
バンド周波数は映像信号が０〜４．２ＭＨｚ、音声信号
が６．８ＭＨｚであり、第２の位相比較器１ ３の基準
信号の１沙畑ｚであり、その周波数差が大きく離れてい
るのでＳＨＦ放送用受信機にｌａｍＨｚ成分によって性
能を悪化させない。第５図に位相雑音特性を測定したグ
ラフを示す。
点線で示す従来例に比べ実線で示す本発明による実施例
ではＩＫ比以内のキャリア近傍の雑音が非常に小さくな
っており、サブループの効果が大きいことが解かる。な
お、実施例における移相回路１２において９０度位相を
変えるようにしたが、必ずしも正確に９０度の必要がな
く多少誤差があって調整が容易であり、簡単な抵抗、コ
ンデンサからなる回路で充分である。
ではＩＫ比以内のキャリア近傍の雑音が非常に小さくな
っており、サブループの効果が大きいことが解かる。な
お、実施例における移相回路１２において９０度位相を
変えるようにしたが、必ずしも正確に９０度の必要がな
く多少誤差があって調整が容易であり、簡単な抵抗、コ
ンデンサからなる回路で充分である。
また、サブループを１個のにとにに移送国務用の抵抗、
コンデンサ、ローパスフィルタ用のコンデンサを付加す
るだけで構成でき、組立て上有利になる。叙上のように
本発明はサブループを設けることにより残留ＦＭ雑音を
ほとんど問題のない程度に小さくでき、尖鋭な発振スペ
クトルが得られ、また、不要スプリアスレベルが小さく
、出力レベルの安定度が高い等きわめて大きな効果が得
られる。
コンデンサ、ローパスフィルタ用のコンデンサを付加す
るだけで構成でき、組立て上有利になる。叙上のように
本発明はサブループを設けることにより残留ＦＭ雑音を
ほとんど問題のない程度に小さくでき、尖鋭な発振スペ
クトルが得られ、また、不要スプリアスレベルが小さく
、出力レベルの安定度が高い等きわめて大きな効果が得
られる。
第１図は従来のＰＬＬ発振回路を示すブロック図、第２
図は本発明による実施例を示すブロック図、第３図は本
発明の実施例の一部を詳細に示す回路図、第４図は本発
明の実施例の各個所の波形を示すタイムチャート、第５
図は本発明の実施例の位相雑音特性を示すグラフである
。 １・・・・・・基準発振器、２・・・・・・逓情器、３
・・・・・・ミキサ、４．．・．・・ＶＣ○、５…・・
・ＢＰＦ・ＡＭＰ、６〜９・・・・・・分筒器、１０，
１３・・・・・・位相比較器、１１・・・・・・ＬＰＦ
・ＡＭＰ、１２・…・・移相回路、１４・・・・・・直
流増幅器。 第１図 第２図 第３図 第４図 第５図
図は本発明による実施例を示すブロック図、第３図は本
発明の実施例の一部を詳細に示す回路図、第４図は本発
明の実施例の各個所の波形を示すタイムチャート、第５
図は本発明の実施例の位相雑音特性を示すグラフである
。 １・・・・・・基準発振器、２・・・・・・逓情器、３
・・・・・・ミキサ、４．．・．・・ＶＣ○、５…・・
・ＢＰＦ・ＡＭＰ、６〜９・・・・・・分筒器、１０，
１３・・・・・・位相比較器、１１・・・・・・ＬＰＦ
・ＡＭＰ、１２・…・・移相回路、１４・・・・・・直
流増幅器。 第１図 第２図 第３図 第４図 第５図
Claims (1)
- １ 基準発振器と電圧制御発振器と第１位相比較器と第
２の位相比較器とを備えたＰＬＬ発振回路において、前
記第１の位相比較器に前記基準発振器からの出力を周波
数を下げて入力すると共に前記電圧制御発振器からの出
力周波数を下げて入力し、前記第２の位相比較器には前
記基準発振器と前記電圧制御発振器とからそれぞれの出
力であつて前記第１の位相比較器への入力された前記周
波数よりも高い周波数を入力し、前記第１、第２の位相
比較器の出力を加えて前記電圧制御発振器に入力したこ
とを特徴とするＰＬＬ発振回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55061960A JPS6014526B2 (ja) | 1980-05-10 | 1980-05-10 | Ｐｌｌ発振回路 |
| US06/262,709 US4426627A (en) | 1980-05-10 | 1981-05-11 | Phase-locked loop oscillator circuit utilizing a sub-loop with a second phase comparator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55061960A JPS6014526B2 (ja) | 1980-05-10 | 1980-05-10 | Ｐｌｌ発振回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56158536A JPS56158536A (en) | 1981-12-07 |
| JPS6014526B2 true JPS6014526B2 (ja) | 1985-04-13 |
Family
ID=13186254
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55061960A Expired JPS6014526B2 (ja) | 1980-05-10 | 1980-05-10 | Ｐｌｌ発振回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4426627A (ja) |
| JP (1) | JPS6014526B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58201478A (ja) * | 1982-05-20 | 1983-11-24 | Pioneer Video Kk | Ｐｌｌ回路の同期非同期状態検出回路 |
| JPS61191121A (ja) * | 1985-02-20 | 1986-08-25 | Hitachi Ltd | 発振装置 |
| US5023572A (en) * | 1989-12-20 | 1991-06-11 | Westinghouse Electric Corp. | Voltage-controlled oscillator with rapid tuning loop and method for tuning same |
| JPH0946225A (ja) * | 1995-07-31 | 1997-02-14 | Sharp Corp | マイクロ波・ミリ波帯位相同期発振回路 |
| US6396355B1 (en) * | 2000-04-12 | 2002-05-28 | Rockwell Collins, Inc. | Signal generator having fine resolution and low phase noise |
| KR100527844B1 (ko) * | 2003-07-16 | 2005-11-15 | 한국전자통신연구원 | 초고주파 송수신 장치 |
| US8705680B2 (en) * | 2006-06-29 | 2014-04-22 | Nippon Telegraph And Telephone Corporation | CDR circuit |
| ES2847098T3 (es) * | 2007-01-10 | 2021-07-30 | Lightlab Imaging Inc | Métodos y aparato para tomografía de coherencia óptica de fuente de barrido |
-
1980
- 1980-05-10 JP JP55061960A patent/JPS6014526B2/ja not_active Expired
-
1981
- 1981-05-11 US US06/262,709 patent/US4426627A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US4426627A (en) | 1984-01-17 |
| JPS56158536A (en) | 1981-12-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0196697B1 (en) | Am receiver | |
| US5600680A (en) | High frequency receiving apparatus | |
| US4520474A (en) | Duplex communication transceiver with modulation cancellation | |
| JPH07154287A (ja) | 直接変換受信機 | |
| US4631499A (en) | Phase-locked loop for a directly mixing synchronous AM-receiver | |
| US4356350A (en) | FM Receiver | |
| US4117410A (en) | Phase locked loop signal demodulator and squelch circuit | |
| US3742361A (en) | Threshold extension phase modulated feedback receiver | |
| JPS6014526B2 (ja) | Ｐｌｌ発振回路 | |
| US3939424A (en) | Radio receiver with a phase locked loop for a demodulator | |
| JPH0720017B2 (ja) | Ｆｍ復調器 | |
| KR970007985B1 (ko) | 직접 혼합 동기 am 수신기 | |
| EP0638992B1 (en) | Frequency demodulation circuit | |
| CA1255365A (en) | Angle demodulator | |
| US4608539A (en) | FM detector with injection locked divider input circuit | |
| JP3115412B2 (ja) | 受信機 | |
| US4249038A (en) | Stereo decoder with 19KHz-pilot suppression and improved oscillator phase locking | |
| US4520475A (en) | Duplex communication transceiver with modulation cancellation | |
| US2561089A (en) | Frequency modulation ratio detector | |
| US4228546A (en) | AM Radio receiver | |
| WO1985002734A1 (en) | Duplex communication transceiver with modulation cancellation | |
| US3060383A (en) | Gain regulation circuit | |
| US4602217A (en) | FM demodulator capable of shifting demodulation-band center frequency | |
| JPH08503836A (ja) | Ｆｍスレッショルドエクステンション検波回路 | |
| JP2710877B2 (ja) | Ｆｍ受信機 |