JPH11101609A - レーザ測長装置 - Google Patents

Abstract

(57)【要約】 【課題】 測長分解能を向上させることが可能なレーザ
測長装置を実現する。 【解決手段】 ヘテロダイン干渉を用いたレーザ測長装
置において、干渉光を電気信号に変換すると共にその周
波数をダウンコンバートして干渉信号を出力するレシー
バと、２つの周波数の差の周波数を電気信号に変換した
基準信号の周波数をダウンコンバートして逓倍すること
によりクロック信号を生成するクロック生成手段と、干
渉信号と前記基準信号の位相差を測定する位置演算手段
とを設ける。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ヘテロダイン干渉
を用いたレーザ測長装置に関し、特に測長分解能を向上
させることが可能なレーザ測長装置に関する。

【０００２】

【従来の技術】従来のヘテロダイン干渉を用いたレーザ
測長装置は２つの周波数のレーザ光を用いて、一方のレ
ーザ光を基準ミラーで、他方のレーザ光を被測定物に取
り付けられたミラーでそれぞれ反射させて干渉させる。

【０００３】被測定物が動くと光路長が変化するので被
測定物が停止していた場合の干渉光の周波数と比較して
被測定物が動いた場合の干渉光の周波数が変化する。

【０００４】そこで、前記２つの周波数の差の周波数を
基準信号として、この基準信号と被測定物が動いた場合
の干渉光との位相差を検出することにより、被測定物の
初期状態からの変化、言い換えれば、被測定物の位置を
測定することが可能になる。

【０００５】図６はこのような従来のレーザ測長装置の
一例を示す構成ブロック図である。図６において１は光
検出回路、２は増幅回路、３及び４は比較回路、５はＰ
ＬＬ（Phase Locked Loop）回路等の逓倍回路、６は演
算処理回路、７は積算回路、１００は干渉光、１０１は
２つの周波数の差の周波数を電気信号に変換した基準信
号である。

【０００６】また、１，２及び３はレシーバ５０を、４
及び５はクロック生成手段５１を、６及び７は位置演算
手段５２をそれぞれ構成している。

【０００７】干渉光１００は光検出回路１に入射され、
光検出回路１の出力は増幅器２を介して比較回路３に接
続される。一方、基準信号１０１は比較回路４に入力さ
れ、比較回路４の出力は逓倍回路５に接続される。

【０００８】比較回路３及び逓倍回路５の出力は演算処
理回路６に接続され、演算処理回路６の出力は積算回路
７に接続される。

【０００９】ここで、図６に示す従来例の動作を説明す
る。光検出回路１は干渉光１００を受光して電気信号に
変換して干渉信号として出力する。増幅回路２はこの干
渉信号を適宜増幅して比較回路３に出力する。比較回路
３はこの干渉信号を２値化してディジタル信号にして出
力する。

【００１０】一方、比較回路４は基準信号１０１を２値
化してディジタル信号にして出力し、逓倍回路５はこの
ディジタル信号を適宜逓倍して出力する。

【００１１】演算処理回路６は逓倍回路５の出力をクロ
ック信号として比較回路３の出力の周期をカウントする
と共にカウント値から基準信号１０１の周期に相当する
カウント値を減算して出力する。また、積算回路７は演
算処理回路６からの出力を順次積算する。

【００１２】演算処理回路６において基準信号１０１に
基づくクロック信号により干渉信号の周期を求め、基準
信号１０１の周期を減算し、基準信号の周期で除算し
て、２πを乗ずることにより両者の位相差が求まる。

【００１３】この位相差の変化は被測定物が移動する前
の位置からの相対位置の変化を意味するので、これらの
相対位置の変化を積算回路７で積算することにより、被
測定物の初期状態からの相対位置を得ることが可能にな
る。

【００１４】

【発明が解決しようとする課題】しかし、位置検出の分
解能を向上させるためには逓倍回路５の逓倍数を上げて
クロック信号の周波数を高くする必要があり、例えば、
基準信号１０１の周波数を”２０ＭＨｚ”とし、逓倍数
を”１２８”とすると、クロック信号は”２ＧＨｚ”を
超えてしまい、ＥＣＬ（Emitter Coupled Logic）回路
を用いたとしても前記クロック信号をカウントすること
が出来ないと言った問題点があった。

【００１５】また、２つの光の周波数差である基準信号
の周波数が高い場合には回路で生じるジッタが位置検出
の誤差として影響しやすくなるといた問題点があった。

【００１６】例えば、干渉信号及び基準信号１０１の周
波数が”４０ＭＨｚ”、光の波長が”λ＝８５２ｎｍ”
として両者の位相差を測定すると”４０ＭＨｚ”の周
期”２５ｎｓ”が”λ／２＝４２６ｎｍ”に相当する。

【００１７】すなわち、”０．４ｎｍ”の分解能で位置
を測定しようとすると”２５ｐｓ”程度の時間分解能が
必要となる。言い換えれば、”２５ｐｓ”のジッタが発
生すると”０．４ｎｍ”の位置検出誤算となる。従って
本発明が解決しようとする課題は、測長分解能を向上さ
せることが可能なレーザ測長装置を実現することにあ
る。

【００１８】

【課題を解決するための手段】このような課題を達成す
るために、本発明の第１では、ヘテロダイン干渉を用い
たレーザ測長装置において、干渉光を電気信号に変換す
ると共にその周波数をダウンコンバートして干渉信号を
出力するレシーバと、２つの周波数の差の周波数を電気
信号に変換した基準信号の周波数をダウンコンバートし
て逓倍することによりクロック信号を生成するクロック
生成手段と、前記干渉信号と前記基準信号の位相差を測
定する位置演算手段とを備えたことを特徴とするもので
ある。

【００１９】このような課題を達成するために、本発明
の第２では、本発明の第１において、前記位置検出手段
が前記干渉信号の周期を測定することにより前記位相差
を演算することを特徴とするものである。

【００２０】このような課題を達成するために、本発明
の第３では、本発明の第２において、前記干渉信号の周
期を前記クロック信号に基づきカウントすると共に前記
クロック信号ではカウントできない端数パルスの周期を
電圧に変換してカウント値の下位ビットとして加算して
求めることを特徴とするものである。

【００２１】このような課題を達成するために、本発明
の第４では、本発明の第３において、前記端数パルスの
周期を時間／電圧変換回路を用いて電圧に変換すること
を特徴とするものである。

【００２２】このような課題を達成するために、本発明
の第５では、本発明の第４において、前記時間／電圧変
換回路が容量と、この容量の電圧を一定電圧にクランプ
するダイオードと、前記容量の電圧を出力するバッファ
回路と、前記容量を充電してその電圧を前記一定電圧に
する充電手段と、前記端数パルスの周期に基づき前記容
量を放電させる放電手段とを備えたことを特徴とするも
のである。

【００２３】このような課題を達成するために、本発明
の第６では、本発明の第１において、前記ダウンコンバ
ートするダウンコンバート用信号の周波数の最大値が２
つの周波数の差の周波数であることを特徴とするもので
ある。

【００２４】

【発明の実施の形態】以下本発明を図面を用いて詳細に
説明する。図１は本発明に係るレーザ測長装置の一実施
例を示す構成ブロック図である。

【００２５】図１において１〜５及び７，１００及び１
０１は図６と同一符号を付してあり、８及び１１はミキ
サ、９及び１２はバンドパスフィルタ、１０及び１３は
増幅回路、１４は端数パルス発生回路、１５は時間／電
圧変換回路、１６はＡ／Ｄ変換回路、１７は演算処理回
路、１０２はダウンコンバート用信号である。

【００２６】また、１〜３及び８〜１０はレシーバ５０
ａを、４，５及び１１〜１３はクロック生成回路５１ａ
を、６及び１４〜１７は位置演算手段５２ａをそれぞれ
構成している。

【００２７】干渉光１００は光検出回路１に入射され、
光検出回路１の出力は増幅回路２を介してミキサ８の一
方の入力端子に接続される。一方、基準信号１０１はミ
キサ１１の一方の入力端子に入力され、ダウンコンバー
ト用信号１０２はミキサ８及び１１の他方の入力端子に
入力される。

【００２８】ミキサ８の出力はバンドパスフィルタ９及
び増幅回路１０を介して比較回路３に入力され、ミキサ
１１の出力はバンドパスフィルタ１２及び増幅回路１３
を介して比較回路４に入力される。また、比較回路４の
出力は逓倍回路５に接続される。

【００２９】比較回路３及び逓倍回路５の出力は端数パ
ルス発生回路１４に接続され、端数パルス発生回路１４
の端数パルス信号、カウント信号及びタイミング信号は
時間／電圧変換回路１５、演算処理回路１７及びＡ／Ｄ
変換回路１６にそれぞれ接続される。

【００３０】時間／電圧変換回路１５の出力はＡ／Ｄ変
換回路１６に接続されＡ／Ｄ変換回路１６の出力は演算
処理回路１７に接続され、演算処理回路１７の出力は積
算回路７に接続される。

【００３１】ここで、図１に示す実施例の動作を説明す
る。光検出回路１は干渉光１００を受光して電気信号に
変換して干渉信号として出力する。増幅回路２はこの干
渉信号を適宜増幅してミキサ８に出力する。

【００３２】ミキサ８は前記干渉信号とダウンコンバー
ト用信号１０２とを乗算して出力する。この乗算により
前記干渉信号とダウンコンバート用信号１０２の和の周
波数及び差の周波数の信号がミキサ８から出力されるこ
とになる。

【００３３】バンドパスフィルタ９はミキサ８から出力
される干渉信号の内、差の周波数成分だけを通過させ
て、増幅回路１０はバンドパスフィルタ９からの干渉信
号を適宜増幅して比較回路３に出力する。比較回路３は
この干渉信号を２値化してディジタル信号にして出力す
る。

【００３４】一方、ミキサ１１は基準信号１０１とダウ
ンコンバート用信号１０２とを乗算して出力する。この
乗算により基準信号１０１とダウンコンバート用信号１
０２の和の周波数及び差の周波数の信号がミキサ１１か
ら出力されることになる。

【００３５】バンドパスフィルタ１２はミキサ１１から
出力される信号の内、差の周波数成分だけを通過させ
て、増幅回路１３はバンドパスフィルタ１２からの出力
信号を適宜増幅して比較回路４に出力する。

【００３６】比較回路４はこの電気信号を２値化してデ
ィジタル信号にして出力し、逓倍回路５はこのディジタ
ル信号を適宜逓倍して出力する。

【００３７】端数パルス発生回路１４は逓倍回路５の出
力をクロック信号として増幅回路３からの干渉信号の周
期をカウントしてそのカウント値を演算処理回路１７に
出力する。

【００３８】また、端数パルス発生回路１４は前記クロ
ック信号ではカウントできない端数パルスを発生させて
時間／電圧変換回路１５に出力する。

【００３９】時間／電圧変換回路１５は前記端数パルス
の周期に応じた電圧信号を発生させてＡ／Ｄ変換回路１
６に出力する。Ａ／Ｄ変換回路１６は前記電圧信号をデ
ィジタル信号に変換して演算処理回路１７に出力する。

【００４０】演算処理回路１７は端数パルス発生回路１
４からのカウント値を上位ビットとして、Ａ／Ｄ変換回
路１６からのディジタル信号を下位ビットとして加算し
て被測定信号の周期を求めて、基準信号１０１の周期に
相当するカウント値を減算して位相差を求める。また、
積算回路７は演算処理回路１７からの出力を順次積算す
る。

【００４１】この結果、基準信号１０１を逓倍したクロ
ック信号で干渉信号の周期をカウントすると共にクロッ
ク信号ではカウントできない端数の周期を直接時間／電
圧変換してカウント値の下位ビットとして加算すること
により、逓倍数を増加させることなく測長分解能を向上
させることが可能になる。

【００４２】また、干渉信号及び基準信号１０１をダウ
ンコンバートすることにより、回路で生じるジッタが位
置検出の誤差として影響することを防止できる。

【００４３】例えば、干渉信号及び基準信号１０１の周
波数を”１０ＭＨｚ”にダウンコンバートすれば、”１
０ＭＨｚ”の周期”１００ｎｓ”が”λ／２＝４２６ｎ
ｍ”に相当する。

【００４４】すなわち、前述のように”１００ｐｓ”の
ジッタが発生すると”０．４ｎｍ”の位置検出誤算とな
り、周波数を”４０ＭＨｚ”から”１０ＭＨｚ”にダウ
ンコンバートとしたことによりジッタの影響を”１／
４”に低減することができる。

【００４５】また、図２及び図３を用いてさらに詳細に
説明する。図２は周期測定を説明するタイミング図、図
３は演算処理回路１７で演算されるカウント値の詳細を
示す説明図である。

【００４６】図２において（ａ）は逓倍回路５から出力
されるクロック信号、（ｂ）は増幅回路４から出力され
る基準信号、（ｃ）は増幅回路３から出力される干渉信
号、（ｄ）は端数パルスである。

【００４７】端数パルス発生回路１４は図２（ａ）に示
すクロック信号で図２（ｃ）に示す干渉信号の信号の図
２中”イ”に示す立ち上がりから図２中”ロ”に示す次
の立ち上がりまでの周期をカウントする。

【００４８】図２に示す具体例では図２（ａ）に示すク
ロック信号が”９個”カウントされることになる。すな
わち、 周期＝９×クロック信号の周期 （１） となる。

【００４９】但し、図２中”ハ”に示す時間は図２
（ｃ）に示す干渉信号の周期の一部でありながらカウン
トされておらず、図２中”ニ”に示す時間は余分にカウ
ントされていることになる。

【００５０】したがって、端数パルス発生回路１４は図
２中”ハ”及び”ニ”に示す端数パルスを発生させる。
実際には時間／電圧変換回路１５でのゼロ測定を防止す
るために１クロック分長い図２中”ホ”及び”ヘ”に示
すパルスを（ｄ）端数パルスとして出力する。

【００５１】すなわち、図２中”ホ”及び”ヘ”に示す
端数パルスの周期を”Ｔｘ”及び”Ｔｙ”とすれば 周期＝９×クロック信号の周期＋Ｔｘ−Ｔｙ （２） となる。

【００５２】この場合、図２中”ホ”及び”ヘ”に示す
端数パルスに付加された余分の１クロック分は減算によ
り相殺されるので実質的に図２中”ハ”に示す周期が加
算され、図２中”ニ”に示す周期が減算されることにな
る。

【００５３】図２中”ホ”及び”ヘ”に示す端数パルス
は時間／電圧変換回路１５において前記端数パルスの幅
に応じた電圧信号となり、Ａ／Ｄ変換回路１６でディジ
タル信号に変換される。

【００５４】演算処理回路１７は図３に示すように端数
パルス発生回路１４からのカウント値を上位５ビットと
して、Ａ／Ｄ変換回路１６が８ビットＡ／Ｄ変換回路の
場合、Ａ／Ｄ変換回路１６からのディジタル信号を下位
８ビットとして加減算して干渉信号の周期を求める。

【００５５】この場合、図３中”イ”に示す両者のデー
タが重なる第８ビットはカウント値の最小分解能となる
のでクロック信号の周期となる。

【００５６】例えば、干渉光１００及び基準信号１０１
の周波数は”４０ＭＨｚ”であり、被測定物が”ｖ”だ
け移動すると干渉光１００の周波数が”Δｆ＝２ｖ／
λ”変化するものとする。但し、”λ”は干渉光１００
の波長であり、値は”８５２ｎｍ”である。

【００５７】また、ダウンコンバート用信号１０２は周
波数を”３０ＭＨｚ”とし、逓倍回路５の逓倍数を”
８”とすれば、端数パルス発生回路１４に入力される干
渉信号の周波数は”１０ＭＨｚ±Δｆ”、クロック信号
の周波数は”８０ＭＨｚ”となる。

【００５８】このような条件下では図３中”イ”に示す
第８ビットが”１２．５ｎｓ＝１／８０ＭＨｚ”とな
り、最上位ビットが”２００ｎｓ”、最下位ビット”９
８ｐｓ”となるまた、１０ＭＨｚの周期である”１００
ｎｓ”が”λ／２＝４２６ｎｍ”となる。

【００５９】さらに、基準信号１０１の周期に相当する
カウント値を減算して位相差を求める。基準信号１０１
の周期はミキサ１１でダウンコンバートされて”１０Ｍ
Ｈｚ”となっているのでその周期である”１００ｎｓ”
を減算すればよい。

【００６０】図３において第１１ビットが”１００ｎ
ｓ”に相当するので”１００００００００００ｂ”を減
算すれば良い。

【００６１】さらに、ここで、図４は時間／電圧変換回
路１５の具体例を示す回路図である。図４において１８
及び２５は定電流源、１９及び２２はインバータ回路、
２０，２１，２３及び２４はスイッチ回路、２６はダイ
オード、２７は容量、２８は高入力インピーダンスのバ
ッファ回路、１０３はリセット信号、１０４は端数パル
ス信号、１０５は出力信号である。

【００６２】また、１８，１９，２０及び２１は充電手
段５３を、２２，２３，２４及び２５が放電手段５４を
それぞれ構成している。

【００６３】リセット信号１０３はインバータ回路１９
の入力端子及びスイッチ回路２１の制御端子に入力さ
れ、端数パルス１０４信号はインバータ回路２２の入力
端子及びスイッチ回路２４の制御端子に入力される。

【００６４】インバータ回路１９及び２２の出力はスイ
ッチ回路２０及び２３の制御端子にそれぞれ接続され、
スイッチ回路２０及び２３の一方の端子は接地される。

【００６５】スイッチ回路２０の他方の端子は定電流源
１８の一端及スイッチ回路２１の一方の端子に接続され
る。

【００６６】また、スイッチ回路２３の他方の端子は定
電流源２５の一端及スイッチ回路２４の一方の端子に接
続される。

【００６７】スイッチ回路２１の他方の端子はスイッチ
回路２４の他方の端子、ダイオード２６のアノード、容
量２７の一端及びバッファ回路２８にそれぞれ接続さ
れ、バッファ回路２８は出力信号１０５を出力する。

【００６８】定電流源１８の他端は正電圧源に、定電流
源２５の他端は負電圧源にそれぞれ接続され、ダイオー
ド２６のカソード及び容量２７の他端は接地される。

【００６９】ここで、図４に示す時間／電圧変換回路の
動作を図５を用いて説明する。図５は出力信号１０５等
の変化を示す特性曲線図である。

【００７０】先ず、リセット信号１０３がハイレベル、
端数パルス信号１０４がローレベルになると、スイッチ
回路２０及び２４は”ｏｆｆ”、スイッチ回路２１及び
２３が”ｏｎ”になる。

【００７１】この状態では定電流源１８からの電流が容
量２６に流れて電荷が充電されて図５中”イ”に示すよ
うに出力信号１０５が上昇する。そして、図５中”ロ”
に示すダイオードの順方向電圧に達すると出力信号１０
５はクランプされて一定電圧になる。

【００７２】リセットが完了するとリセット信号１０３
をローレベルにして、スイッチ回路２０を”ｏｎ”、ス
イッチ回路２１を”ｏｆｆ”にする。

【００７３】ここで、図５中”ニ”示すように端数パル
ス信号１０４がハイレベルになるとスイッチ回路２３
が”ｏｆｆ”、スイッチ回路２４を”ｏｎ”になり、容
量２６から定電流源２５に電流が流れて、容量２６の電
荷が放電されて、出力信号１０５が下降し、端数パルス
信号１０４がローレベルになると下降が停止する。

【００７４】図５中”ホ”に示す電圧変化”ΔＶ”は、
容量２６の容量を”Ｃ”、容量２６から流れ出す電流値
を”ｉ”、図５中”ニ”に示す端数パルス信号１０４の
周期を”Δｔ”とすれば、 ΔＶ＝ｉ・Δｔ／Ｃ （３） となり、時間変化を電圧変化に変換すことができる。

【００７５】一方、式（３）を変形すれば、 Δｔ＝ΔＶ・Ｃ／ｉ （４） となり、図５中”ホ”に示す電圧変化を検出すれば端数
パルス信号１０４の周期を得ることができる。

【００７６】なお、干渉信号及び基準信号をダウンコン
バートするダウンコンバート用信号１０２の周波数とし
ては２つの周波数のレーザ光の差の周波数まで用いるこ
とが可能である。

【００７７】

【発明の効果】以上説明したことから明らかなように、
本発明によれば次のような効果がある。基準信号を逓倍
したクロック信号で干渉信号の周期をカウントすると共
にクロック信号ではカウントできない端数の周期を直接
時間／電圧変換してカウント値の下位ビットとして加算
することにより、測長分解能を向上させることが可能な
レーザ測長装置が実現できる。

【００７８】また、干渉信号及び基準信号をダウンコン
バートすることにより、回路で生じるジッタが位置検出
の誤差として影響することを防止できる。

【図面の簡単な説明】

【図１】本発明に係るレーザ測長装置の一実施例を示す
構成ブロック図である。

【図２】周期測定を説明するタイミング図である。

【図３】演算処理回路で演算されるカウント値の詳細を
示す説明図である。

【図４】時間／電圧変換回路の具体例を示す回路図であ
る。

【図５】出力信号の変化を示す特性曲線図である。

【図６】従来のレーザ測長装置の一例を示す構成ブロッ
ク図である。

【符号の説明】

１ 光検出回路 ２，１０，１３ 増幅回路 ３，４ 比較回路 ５ 逓倍回路 ６，１７ 演算処理回路 ７ 積算回路 ８，１１ ミキサ ９，１２ バンドパスフィルタ １４ 端数パルス発生回路 １５ 時間／電圧変換回路 １６ Ａ／Ｄ変換回路 １８，２５ 定電流源 １９，２２ インバータ回路 ２０，２１，２３，２４ スイッチ回路 ２６ ダイオード ２７ 容量 ２８ バッファ回路 ５０，５０ａ レシーバ ５１，５１ａ クロック生成手段 ５２，５２ａ 位置演算手段 ５３ 充電手段 ５４ 放電手段 １００ 干渉光 １０１ 基準信号 １０２ ダウンコンバート用信号 １０３ リセット信号 １０４ 端数パルス信号 １０５ 出力信号

───────────────────────────────────────────────────── フロントページの続き (72)発明者 本橋 浩明 東京都武蔵野市中町２丁目９番32号 横河 電機株式会社内 (72)発明者 小杉 泰仁 東京都武蔵野市中町２丁目９番32号 横河 電機株式会社内 (72)発明者 友定 伸浩 東京都武蔵野市中町２丁目９番32号 横河 電機株式会社内 (72)発明者 大矢 彰 東京都武蔵野市中町２丁目９番32号 横河 電機株式会社内 (72)発明者 岩岡 秀人 東京都武蔵野市中町２丁目９番32号 横河 電機株式会社内

Claims (6)

【特許請求の範囲】
1. 【請求項１】ヘテロダイン干渉を用いたレーザ測長装置
   において、 干渉光を電気信号に変換すると共にその周波数をダウン
   コンバートして干渉信号を出力するレシーバと、 ２つの周波数の差の周波数を電気信号に変換した基準信
   号の周波数をダウンコンバートして逓倍することにより
   クロック信号を生成するクロック生成手段と、 前記干渉信号と前記基準信号の位相差を測定する位置演
   算手段とを備えたことを特徴とするレーザ測長装置
2. 【請求項２】前記位置検出手段が前記干渉信号の周期を
   測定することにより前記位相差を演算することを特徴と
   する特許請求の範囲請求項１記載のレーザ測長装置。
3. 【請求項３】前記干渉信号の周期を前記クロック信号に
   基づきカウントすると共に前記クロック信号ではカウン
   トできない端数パルスの周期を電圧に変換してカウント
   値の下位ビットとして加算して求めることを特徴とする
   特許請求の範囲請求項２記載のレーザ測長装置。
4. 【請求項４】前記端数パルスの周期を時間／電圧変換回
   路を用いて電圧に変換することを特徴とする特許請求の
   範囲請求項３記載のレーザ測長装置。
5. 【請求項５】前記時間／電圧変換回路が 容量と、 この容量の電圧を一定電圧にクランプするダイオード
   と、 前記容量の電圧を出力するバッファ回路と、 前記容量を充電してその電圧を前記一定電圧にする充電
   手段と、 前記端数パルスの周期に基づき前記容量を放電させる放
   電手段とを備えたことを特徴とする特許請求の範囲請求
   項４記載のレーザ測長装置。
6. 【請求項６】前記ダウンコンバートするダウンコンバー
   ト用信号の周波数の最大値が２つの周波数の差の周波数
   であることを特徴とする特許請求の範囲請求項１記載の
   レーザ測長装置。