JP3740971B2 - タイムインターバル測定器 - Google Patents
タイムインターバル測定器 Download PDFInfo
- Publication number
- JP3740971B2 JP3740971B2 JP2000296005A JP2000296005A JP3740971B2 JP 3740971 B2 JP3740971 B2 JP 3740971B2 JP 2000296005 A JP2000296005 A JP 2000296005A JP 2000296005 A JP2000296005 A JP 2000296005A JP 3740971 B2 JP3740971 B2 JP 3740971B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- time
- signals
- rising edge
- time interval
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Measurement Of Unknown Time Intervals (AREA)
- Measuring Phase Differences (AREA)
- Analogue/Digital Conversion (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、タイムインターバル測定器に関し、特にＤＶＤ等における２信号間の時間差（タイムインターバル）を測定する測定器、又は計測した時間データを元に標準偏差（ジッタ）などの統計値を出力する測定器において、時間計測回路の簡略化を図った測定器に関する。
【０００２】
【従来の技術】
図５は従来のタイムインターバル測定器の一例を示すブロック図であり、２つの信号を入力してその時間差を計測する２系列の回路構成になっている。
【０００３】
２個の信号を入力する信号入力端子ＣｈＡ、ＣｈＢは、バッフアアンプ１１０、１６０に接続されている。バッフアアンプ１１０、１６０の出力信号はコンパレータ１３０、１８０の一方の入力端子に入力され、エッジ情報のみを残す２値信号に変換される。コンパレータ１３０、１８０の他方の入力端子には、Ｄ／Ａコンバータ１２０、１７０から２値化トリガレベルが入力されている。
【０００４】
端数切り出しロジック回路１９０には、コンパレータ１３０、１８０の出力信号およびクロック発生回路１５０の基準クロックが入力されている。この端数切り出しロジック回路１９０は、信号入力端子ＣｈＡ、ＣｈＢに入力される入力信号から測定すべきエッジを選択して基準クロック以下の端数を切り出し、端数パルス信号ＴＸ、ＴＹを生成するとともにカウントクロックＸＣを発生させる。
【０００５】
時間／電圧（Ｔ／Ｖ）変換回路２００、３３０は、端数パルス信号ＴＸ、ＴＹの端数時間をそのパルス幅Ｔstart、Ｔstopに比例した電圧ＶＸ、ＶＹ（Ｖstart、Ｖstop）に変換する。Ａ／Ｄコンバータ２１０、３４０は、時間／電圧変換回路２００、３３０で変換された電圧ＶＸ、ＶＹをデジタルデータに変換する。カウント回路３１０はカウントクロックＸＣをカウントする。
【０００６】
データ生成回路３２０は、Ａ／Ｄコンバータ２１０、３４０で変換されたデジタルデータＶＸ、ＶＹとカウント回路３１０のカウント信号に基づいて所望の測定時間ＴＩを演算生成する。このデータ生成回路３２０で演算生成された測定値データはアクイジションメモリ２２０に蓄積される。
【０００７】
ＣＰＵ２３０はバスラインを介してアクイジションメモリ２２０に接続されていて、メモリ２２０に蓄積されている測定値データから統計値を演算したり、同一のバスラインを介して接続されている表示器２４０に測定値や統計演算結果を出力することを司る。
【０００８】
Ｄ／Ａコンバータ２５０もバスラインを介してアクイジションメモリ２２０に接続されていて、標準偏差などの統計演算結果をアナログ値に変換してメータ２６０に出力する。
【０００９】
このような構成の動作を図６のフローチャートを参照して説明する。
ここでは、例として、信号入力端子ＣｈＡから入力された信号であって端数切り出しロジック回路１９０に入力する信号の立ち上がりエッジ▲１▼から、同じく信号入力端子ＣｈＢの立ち上がりエッジ▲２▼までの時間差ＴＩ（Ｔｉｍｅ Ｉｎｔｅｒｖａｌ）を測定することを考える。
【００１０】
端数切り出しロジック回路１９０は、入力信号ＣｈＡの立ち上がりエッジ▲１▼が入ってから直後の基準クロックの立ち上がりエッジ▲３▼までのパルスを端数パルス信号ＴＸとして出力する。一方、入力信号ＣｈＢの入力に対しても同様に、立ち上がりエッジ▲２▼を入力した直後からの基準クロックの立ち上がりエッジ▲４▼までのパルス幅を持つ端数パルス信号ＴＹを出力する。
【００１１】
同時に基準クロックの立ち上がりエッジ▲３▼〜▲４▼までの基準クロックをパルス列信号ＸＣとして出力する。基準クロックの周期をＴｏとして、パルス列信号ＸＣのカウントパルス数をＮ（図６においてＮ＝１）とし、端数パルス信号ＴＸのパルス幅をＴstart、端数パルス信号ＴＹのパルス幅をＴstopとすると、被測定時間の時間差ＴＩは、次の式で求めることができる。
【００１２】
ＴＩ＝Ｎ＊Ｔｏ＋（Ｔstart−Ｔstop）
【００１３】
このようにして、本方式によれば、端数パルス信号ＴＸ、ＴＹの時間パルス幅Ｔstart、Ｔstopを電圧に変換した変換電圧Ｖstart、Ｖstopを利用することにより、端数パルス信号ＴＸ、ＴＹのパルス幅Ｔstart、Ｔstopを高時間分解能で測定することができる。
【００１４】
【発明が解決しようとする課題】
しかしながら、上述した従来技術におけるタイムインターバル測定器は、入力信号として全て任意の信号を想定しているために、信号入力端子ＣｈＡ、ＣｈＢ間の時間差は基準クロックを用いることにより非常に長い時間差を測定できる機能、即ち、カウントクロックＸＣをカウントするカウンタと端数パルス信号ＴＸ、ＴＹを出力してそれぞれを時間／電圧変換する回路を持ち合わせている反面、２信号間の時間差を一定値以下に限定すると、デジタルカウンタや時間電圧変換回路の一部は冗長な回路になってしまい本来の機能が発揮できないという問題がある。
【００１５】
従って、入力信号として特にＤＶＤなどの光ディスク読み出し信号のアプリケーションを想定すると、上記のように２信号間の時間差として最大４０ｎｓ程度（ＣｈＢ入力周波数が２５Ｍｈｚ程度）の場合には、冗長な回路を省略することができる回路構成に解決しなければならない課題を有する。
【００１６】
【課題を解決するための手段】
上記課題を解決するために、本発明に係るタイムインターバル測定器は、次に示すように構成する。
【００１７】
（１）２個の信号をそれぞれデジタル信号に変換する手段と、該変換されたデジタル信号の一方のデジタル信号の立ち上がりエッジから所定のクロック信号に従った他方のデジタル信号の立ち上がりエッジとの時間差を生成する手段と、該生成された時間差を電圧に変換する手段とを含むタイムインターバル測定器であって、
前記クロック信号として、前記２個の信号の最大時間差が所定値に限定されたものであることを条件とする前記２個の信号の何れか一方の信号と、クロック発生回路から出力される基準クロックとを、スイッチを介して選択的に供給するように構成されたことを特徴とするタイムインターバル測定器。
（２）前記時間差を生成する手段は、一方のデジタル信号の立ち上がりエッジから、該立ち上がりエッジからの他方のデジタル信号の立ち上がりエッジとの時間差を生成することを特徴とする請求項１に記載のタイムインターバル測定器。
【００１８】
このように、一定の条件のもとに時間差を算出する回路部分が重複するようにしたことにより、２個の信号のそれぞれのタイミングを取るための基準クロックや、基準クロックを計数する回路等を省略することができる。
【００１９】
【発明の実施の形態】
次に、本発明に係るタイムインターバル測定器の実施の形態について、図面を参照して説明する。
【００２０】
本発明の第１の実施形態のタイムインターバル測定器は、図１に示すように、２つの信号を入力してその時間差を計測する回路構成となっており、２個の信号を入力する信号入力端子ＣｈＡ、ＣｈＢと、この信号入力端子ＣｈＡ、ＣｈＢからの信号を増幅するバッフアアンプ１１０、１６０と、増幅された入力信号のうちエッジ情報のみを残した２値信号に変換するコンパレータ１３０、１８０と、コンパレータ１３０、１８０に対して２値化トリガレベルを与えるＤ／Ａコンバータ１２０、１７０と、信号入力端子ＣｈＡから入力した入力信号から測定すべきエッジを選択する際に、信号入力端子ＣｈＢから入力した信号を基準クロックとして代用し、この代用した信号以下の端数を切り出して端数パルス信号ＴＸを生成する端数切り出しロジック回路１９０と、この端数パルス信号ＴＸの端数時間をそのパルス幅に比例した電圧ＶＸに変換する時間／電圧（Ｔ／Ｖ）変換回路２００と、時間／電圧変換回路２００で変換された電圧ＶＸをデジタルデータに変換するＡ／Ｄコンバータ２１０と、このＡ／Ｄコンバータ２１０で作成された測定値データをストアするアクイジションメモリ２２０と、このアクイジションメモリ２２０にバスラインを介して接続され、メモリ２２０に蓄積されている測定値データから統計値を演算したり、表示器２４０に測定値や統計演算結果を出力することを司るＣＰＵ２３０と、標準偏差などの統計演算結果をアナログ値に変換してメータ２６０に送るＤ／Ａコンバータ２５０とから構成されている。このうち、信号入力端子ＣｈＢに接続されているコンパレータ１８０からの信号は、クロック発生回路１５０と切り替えるスイッチ１４０により切り替えて端数切り出しロジック回路１９０に入力される構成となっている。
【００２１】
このような構成において、信号入力端子ＣｈＢの入力信号を端数切り出しロジック回路１９０の基準クロックとして代用するものであり、信号入力端子ＣｈＡに入力する信号に対して、信号入力端子ＣｈＢの入力信号の周波数を例えば２５Ｍｈｚ、信号間の時間差が最大４０ｎｓに限定することで、時間／電圧（Ｔ／Ｖ）変換回路２００の動作範囲内において時間差が測定できるのである。ここで、クロック発生回路１５０と入力信号ＣｈＢとを切り替えるスイッチ１４０を設けたのは、時間／電圧（Ｔ／Ｖ）変換回路２００の値付けをするためであり、予め既知のクロックで時間／電圧（Ｔ／Ｖ）変換回路２００の変数係数を知ることで未知の時間差を測定することができるようになる。
【００２２】
このような構成からなるタイムインターバル測定器における動作について、図１を参照して図２に示すフローチャートを参照して説明する。
【００２３】
信号入力端子ＣｈＡから入力された信号であって、端数切り出しロジック回路１９０に入力する信号の立ち上がりエッジ▲１▼から、同じく信号入力端子ＣｈＢの立ち上がりエッジ▲２▼までの時間差ＴＩ（Ｔｉｍｅ Ｉｎｔｅｒｖａｌ）を測定することを考える。
【００２４】
端数切り出しロジック回路１９０は、信号入力端子ＣｈＡからの入力信号の立ち上がりエッジ▲１▼が入った直後の信号入力端子ＣｈＢの信号の立ち上がりエッジ▲２▼までのパルスを端数パルス信号ＴＸとして出力する。
【００２５】
この端数パルス信号ＴＸのパルス幅▲５▼をＴstartとすると、このパルス幅Ｔstartを電圧に変換した電圧変換出力ＶＸであるＶstartを得ることができる。従って、信号入力端子ＣｈＡ及びＣｈＢからの２信号の被測定時間の時間差ＴＩは、次の式で求めることができる。
【００２６】
ＴＩ＝Ｔstart
【００２７】
このようにして、２個の信号のタイムインターバルを測定する際に、一方の入力信号、実施例の場合、信号入力端子ＣｈＢ側の信号がある周波数範囲の信号（最小周波数２５Ｍｈｚ、最大時間差４０ｎｓ）であると限定すれば、その信号をクロックとして代用することにより、２個の信号（ＣｈＡ、ＣｈＢ）の時間差を測定することが従来からの測定回路を簡略化しても得ることが可能になるのである。具体的には、時間／電圧変換回路２００等はディスクリート部品で作成されているものを省略できるため、その回路規模を縮小すること、例えば従来技術で必要とした回路面積を略３分の２にすることが可能になる。
【００２８】
次に、本発明に係る第２の実施形態のタイムインターバル測定器について、図３及び図４を参照して説明する。
【００２９】
本発明に係る第２の実施形態のタイムインターバル測定器は、図３に示すように、２つの信号を入力してその時間差を計測する２系列の回路構成となっており、２個の信号を入力する信号入力端子ＣｈＡ、ＣｈＢと、この信号入力端子ＣｈＡ、ＣｈＢからの信号を増幅するバッフアアンプ１１０、１６０と、増幅された入力信号のうちエッジ情報のみを残す２値信号に変換するコンパレータ１３０、１８０と、コンパレータ１３０、１８０に対して２値化トリガレベルを与えるＤ／Ａコンバータ１２０、１７０と、信号入力端子ＣｈＡ、ＣｈＢから入力した入力信号から測定すべきエッジを選択して、基準クロック以下の端数を切り出して端数パルス信号ＴＸを生成する第１の時間幅算出手段及び第２の時間幅算出手段、並びにカウントクロックＸＣを発生させるクロック発生回路１５０の基準クロックを入力する端数切り出しロジック回路１９０と、この端数パルス信号ＴＸの端数時間をそのパルス幅に比例した電圧ＶＸに変換する時間／電圧変換手段である時間／電圧（Ｔ／Ｖ）変換回路２００と、時間／電圧変換回路２００で変換された電圧ＶＸをデジタルデータに変換するＡ／Ｄコンバータ２１０と、デジタルデータに変換された電圧ＶＸのデータとカウンタ回路３１０からのカウント信号により計数して所望の測定時間Ｔ１を演算して求めるデータ生成回路３２０と、このデータ生成回路３２０で作成された測定値データをストアするアクイジションメモリ２２０と、このアクイジションメモリ２２０にバスラインを介して接続され、メモリ２２０に蓄積されている測定値データから統計値を演算したり、表示器２４０に測定値や統計演算結果を出力することを司るＣＰＵ２３０と、標準偏差などの統計演算結果をアナログ値に変換してメータ２６０に送るＤ／Ａコンバータ２５０とから構成されている。このように、第１の時間幅算出手段及び第２の時間幅算出手段とを一つの時間算出手段により行うこと、即ち、信号入力端子ＣｈＡ、ＣｈＢから入力された信号を共に同じ端数パルス信号ＴＸにより作成する構成にして、端数パルス信号ＴＹ（従来技術の図５参照）に関連する回路を省略した構成となっている。
【００３０】
このような構成からなる測定器における動作を図３を参照して図４に示すフローチャートを参照して以下説明する。
【００３１】
ここでは、上記実施例と同じく信号入力端子ＣｈＡから入力された信号であって端数切り出しロジック回路１９０に入力する信号の立ち上がりエッジ▲１▼から、同じく信号入力端子ＣｈＢの立ち上がりエッジ▲２▼までの時間差ＴＩ（Ｔｉｍｅ Ｉｎｔｅｒｖａｌ）を測定することを考える。
【００３２】
端数切り出しロジック回路１９０は、入力信号ＣｈＡの立ち上がりエッジ▲１▼が入ってから直後の基準クロック立ち上がりエッジ３までのパルスを端数パルス信号ＴＸとして出力する。一方、入力信号ＣｈＢの入力に対しても同様に、立ち上がりエッジ▲２▼を入力した直後からの基準クロック▲４▼までのパルス幅を持つ端数パルス信号ＴＸとして出力する。
【００３３】
同時に基準クロック▲３▼〜▲４▼までの基準クロックをパルス列信号ＸＣとして出力する。基準クロックの周期をＴｏとして、パルス列信号ＸＣのカウントパルスパルス数をＮ（図４においてＮ＝１）とし、信号入力端子ＣｈＡからの端数パルスＴＸのパルス幅▲５▼をＴstart、信号入力端子ＣｈＢからの端数パルスＴＸのパルス幅▲６▼をＴstopとすると、被測定時間の時間差ＴＩは、次の式で求めることができる。
【００３４】
ＴＩ＝Ｎ＊Ｔｏ＋（Ｔstart−Ｔstop）
【００３５】
このようにして、信号入力端子ＣｈＡ、ＣｈＢからの両者の入力信号を一つの端数パルス信号ＴＸとして生成して、その時間幅Ｔstart、Ｔstopを生成し、この時間幅に相当する電圧Ｖstart、Ｖstopに変換してその電圧幅をＡ／Ｄ変換することで時間差ＴＩを求めることができる。
【００３６】
【発明の効果】
以上説明したように、タイムインターナルアナライザ等の汎用の時間計測器と違い、最大時間差を限定したアプリケーションに限った用途において、２個の信号の時間差を生成するための重複した回路、例えば時間／電圧変換回路やカウンタ等を一つにまとめるようにしたことにより、装置全体を簡略化できるという効果がある。
【００３７】
又、この回路素子である時間／電圧変換回路等のディスクリート部品の回路で構成されている回路規模（面積）が大きいものを省略することができることによって、回路規模を縮小することができるという効果もある。
【図面の簡単な説明】
【図１】本発明に係る第１の実施形態のタイムインターバル測定器の構成を示すブロック図である。
【図２】同図１における構成のタイムインターバル測定器の動作を示したフローチャートである。
【図３】本発明に係る第２の実施形態のタイムインターバル測定器の構成を示すブロック図である。
【図４】同図３における構成のタイムインターバル測定器の動作を示したフローチャートである。
【図５】従来技術におけるタイムインターバル測定器の略示的なブロック図である。
【図６】図５における構成のタイムインターバル測定器の動作を示したフローチャートである。
【符号の説明】
１１０；バッフアアンプ、１２０；Ｄ／Ａコンバータ、１３０；コンパレータ、１４０；スイッチ、１５０；クロック発生回路、１６０；バッフアアンプ、１９０；端数切り出しロジック回路、２００；時間／電圧（ＴＶ）変換回路、２１０；Ａ／Ｄコンバータ、２２０；アクイジションメモリ、２３０；ＣＰＵ、２４０；表示器、２５０；ＤＡコンバータ、２６０；メータ、３１０；カウンタ回路
【発明の属する技術分野】
本発明は、タイムインターバル測定器に関し、特にＤＶＤ等における２信号間の時間差（タイムインターバル）を測定する測定器、又は計測した時間データを元に標準偏差（ジッタ）などの統計値を出力する測定器において、時間計測回路の簡略化を図った測定器に関する。
【０００２】
【従来の技術】
図５は従来のタイムインターバル測定器の一例を示すブロック図であり、２つの信号を入力してその時間差を計測する２系列の回路構成になっている。
【０００３】
２個の信号を入力する信号入力端子ＣｈＡ、ＣｈＢは、バッフアアンプ１１０、１６０に接続されている。バッフアアンプ１１０、１６０の出力信号はコンパレータ１３０、１８０の一方の入力端子に入力され、エッジ情報のみを残す２値信号に変換される。コンパレータ１３０、１８０の他方の入力端子には、Ｄ／Ａコンバータ１２０、１７０から２値化トリガレベルが入力されている。
【０００４】
端数切り出しロジック回路１９０には、コンパレータ１３０、１８０の出力信号およびクロック発生回路１５０の基準クロックが入力されている。この端数切り出しロジック回路１９０は、信号入力端子ＣｈＡ、ＣｈＢに入力される入力信号から測定すべきエッジを選択して基準クロック以下の端数を切り出し、端数パルス信号ＴＸ、ＴＹを生成するとともにカウントクロックＸＣを発生させる。
【０００５】
時間／電圧（Ｔ／Ｖ）変換回路２００、３３０は、端数パルス信号ＴＸ、ＴＹの端数時間をそのパルス幅Ｔstart、Ｔstopに比例した電圧ＶＸ、ＶＹ（Ｖstart、Ｖstop）に変換する。Ａ／Ｄコンバータ２１０、３４０は、時間／電圧変換回路２００、３３０で変換された電圧ＶＸ、ＶＹをデジタルデータに変換する。カウント回路３１０はカウントクロックＸＣをカウントする。
【０００６】
データ生成回路３２０は、Ａ／Ｄコンバータ２１０、３４０で変換されたデジタルデータＶＸ、ＶＹとカウント回路３１０のカウント信号に基づいて所望の測定時間ＴＩを演算生成する。このデータ生成回路３２０で演算生成された測定値データはアクイジションメモリ２２０に蓄積される。
【０００７】
ＣＰＵ２３０はバスラインを介してアクイジションメモリ２２０に接続されていて、メモリ２２０に蓄積されている測定値データから統計値を演算したり、同一のバスラインを介して接続されている表示器２４０に測定値や統計演算結果を出力することを司る。
【０００８】
Ｄ／Ａコンバータ２５０もバスラインを介してアクイジションメモリ２２０に接続されていて、標準偏差などの統計演算結果をアナログ値に変換してメータ２６０に出力する。
【０００９】
このような構成の動作を図６のフローチャートを参照して説明する。
ここでは、例として、信号入力端子ＣｈＡから入力された信号であって端数切り出しロジック回路１９０に入力する信号の立ち上がりエッジ▲１▼から、同じく信号入力端子ＣｈＢの立ち上がりエッジ▲２▼までの時間差ＴＩ（Ｔｉｍｅ Ｉｎｔｅｒｖａｌ）を測定することを考える。
【００１０】
端数切り出しロジック回路１９０は、入力信号ＣｈＡの立ち上がりエッジ▲１▼が入ってから直後の基準クロックの立ち上がりエッジ▲３▼までのパルスを端数パルス信号ＴＸとして出力する。一方、入力信号ＣｈＢの入力に対しても同様に、立ち上がりエッジ▲２▼を入力した直後からの基準クロックの立ち上がりエッジ▲４▼までのパルス幅を持つ端数パルス信号ＴＹを出力する。
【００１１】
同時に基準クロックの立ち上がりエッジ▲３▼〜▲４▼までの基準クロックをパルス列信号ＸＣとして出力する。基準クロックの周期をＴｏとして、パルス列信号ＸＣのカウントパルス数をＮ（図６においてＮ＝１）とし、端数パルス信号ＴＸのパルス幅をＴstart、端数パルス信号ＴＹのパルス幅をＴstopとすると、被測定時間の時間差ＴＩは、次の式で求めることができる。
【００１２】
ＴＩ＝Ｎ＊Ｔｏ＋（Ｔstart−Ｔstop）
【００１３】
このようにして、本方式によれば、端数パルス信号ＴＸ、ＴＹの時間パルス幅Ｔstart、Ｔstopを電圧に変換した変換電圧Ｖstart、Ｖstopを利用することにより、端数パルス信号ＴＸ、ＴＹのパルス幅Ｔstart、Ｔstopを高時間分解能で測定することができる。
【００１４】
【発明が解決しようとする課題】
しかしながら、上述した従来技術におけるタイムインターバル測定器は、入力信号として全て任意の信号を想定しているために、信号入力端子ＣｈＡ、ＣｈＢ間の時間差は基準クロックを用いることにより非常に長い時間差を測定できる機能、即ち、カウントクロックＸＣをカウントするカウンタと端数パルス信号ＴＸ、ＴＹを出力してそれぞれを時間／電圧変換する回路を持ち合わせている反面、２信号間の時間差を一定値以下に限定すると、デジタルカウンタや時間電圧変換回路の一部は冗長な回路になってしまい本来の機能が発揮できないという問題がある。
【００１５】
従って、入力信号として特にＤＶＤなどの光ディスク読み出し信号のアプリケーションを想定すると、上記のように２信号間の時間差として最大４０ｎｓ程度（ＣｈＢ入力周波数が２５Ｍｈｚ程度）の場合には、冗長な回路を省略することができる回路構成に解決しなければならない課題を有する。
【００１６】
【課題を解決するための手段】
上記課題を解決するために、本発明に係るタイムインターバル測定器は、次に示すように構成する。
【００１７】
（１）２個の信号をそれぞれデジタル信号に変換する手段と、該変換されたデジタル信号の一方のデジタル信号の立ち上がりエッジから所定のクロック信号に従った他方のデジタル信号の立ち上がりエッジとの時間差を生成する手段と、該生成された時間差を電圧に変換する手段とを含むタイムインターバル測定器であって、
前記クロック信号として、前記２個の信号の最大時間差が所定値に限定されたものであることを条件とする前記２個の信号の何れか一方の信号と、クロック発生回路から出力される基準クロックとを、スイッチを介して選択的に供給するように構成されたことを特徴とするタイムインターバル測定器。
（２）前記時間差を生成する手段は、一方のデジタル信号の立ち上がりエッジから、該立ち上がりエッジからの他方のデジタル信号の立ち上がりエッジとの時間差を生成することを特徴とする請求項１に記載のタイムインターバル測定器。
【００１８】
このように、一定の条件のもとに時間差を算出する回路部分が重複するようにしたことにより、２個の信号のそれぞれのタイミングを取るための基準クロックや、基準クロックを計数する回路等を省略することができる。
【００１９】
【発明の実施の形態】
次に、本発明に係るタイムインターバル測定器の実施の形態について、図面を参照して説明する。
【００２０】
本発明の第１の実施形態のタイムインターバル測定器は、図１に示すように、２つの信号を入力してその時間差を計測する回路構成となっており、２個の信号を入力する信号入力端子ＣｈＡ、ＣｈＢと、この信号入力端子ＣｈＡ、ＣｈＢからの信号を増幅するバッフアアンプ１１０、１６０と、増幅された入力信号のうちエッジ情報のみを残した２値信号に変換するコンパレータ１３０、１８０と、コンパレータ１３０、１８０に対して２値化トリガレベルを与えるＤ／Ａコンバータ１２０、１７０と、信号入力端子ＣｈＡから入力した入力信号から測定すべきエッジを選択する際に、信号入力端子ＣｈＢから入力した信号を基準クロックとして代用し、この代用した信号以下の端数を切り出して端数パルス信号ＴＸを生成する端数切り出しロジック回路１９０と、この端数パルス信号ＴＸの端数時間をそのパルス幅に比例した電圧ＶＸに変換する時間／電圧（Ｔ／Ｖ）変換回路２００と、時間／電圧変換回路２００で変換された電圧ＶＸをデジタルデータに変換するＡ／Ｄコンバータ２１０と、このＡ／Ｄコンバータ２１０で作成された測定値データをストアするアクイジションメモリ２２０と、このアクイジションメモリ２２０にバスラインを介して接続され、メモリ２２０に蓄積されている測定値データから統計値を演算したり、表示器２４０に測定値や統計演算結果を出力することを司るＣＰＵ２３０と、標準偏差などの統計演算結果をアナログ値に変換してメータ２６０に送るＤ／Ａコンバータ２５０とから構成されている。このうち、信号入力端子ＣｈＢに接続されているコンパレータ１８０からの信号は、クロック発生回路１５０と切り替えるスイッチ１４０により切り替えて端数切り出しロジック回路１９０に入力される構成となっている。
【００２１】
このような構成において、信号入力端子ＣｈＢの入力信号を端数切り出しロジック回路１９０の基準クロックとして代用するものであり、信号入力端子ＣｈＡに入力する信号に対して、信号入力端子ＣｈＢの入力信号の周波数を例えば２５Ｍｈｚ、信号間の時間差が最大４０ｎｓに限定することで、時間／電圧（Ｔ／Ｖ）変換回路２００の動作範囲内において時間差が測定できるのである。ここで、クロック発生回路１５０と入力信号ＣｈＢとを切り替えるスイッチ１４０を設けたのは、時間／電圧（Ｔ／Ｖ）変換回路２００の値付けをするためであり、予め既知のクロックで時間／電圧（Ｔ／Ｖ）変換回路２００の変数係数を知ることで未知の時間差を測定することができるようになる。
【００２２】
このような構成からなるタイムインターバル測定器における動作について、図１を参照して図２に示すフローチャートを参照して説明する。
【００２３】
信号入力端子ＣｈＡから入力された信号であって、端数切り出しロジック回路１９０に入力する信号の立ち上がりエッジ▲１▼から、同じく信号入力端子ＣｈＢの立ち上がりエッジ▲２▼までの時間差ＴＩ（Ｔｉｍｅ Ｉｎｔｅｒｖａｌ）を測定することを考える。
【００２４】
端数切り出しロジック回路１９０は、信号入力端子ＣｈＡからの入力信号の立ち上がりエッジ▲１▼が入った直後の信号入力端子ＣｈＢの信号の立ち上がりエッジ▲２▼までのパルスを端数パルス信号ＴＸとして出力する。
【００２５】
この端数パルス信号ＴＸのパルス幅▲５▼をＴstartとすると、このパルス幅Ｔstartを電圧に変換した電圧変換出力ＶＸであるＶstartを得ることができる。従って、信号入力端子ＣｈＡ及びＣｈＢからの２信号の被測定時間の時間差ＴＩは、次の式で求めることができる。
【００２６】
ＴＩ＝Ｔstart
【００２７】
このようにして、２個の信号のタイムインターバルを測定する際に、一方の入力信号、実施例の場合、信号入力端子ＣｈＢ側の信号がある周波数範囲の信号（最小周波数２５Ｍｈｚ、最大時間差４０ｎｓ）であると限定すれば、その信号をクロックとして代用することにより、２個の信号（ＣｈＡ、ＣｈＢ）の時間差を測定することが従来からの測定回路を簡略化しても得ることが可能になるのである。具体的には、時間／電圧変換回路２００等はディスクリート部品で作成されているものを省略できるため、その回路規模を縮小すること、例えば従来技術で必要とした回路面積を略３分の２にすることが可能になる。
【００２８】
次に、本発明に係る第２の実施形態のタイムインターバル測定器について、図３及び図４を参照して説明する。
【００２９】
本発明に係る第２の実施形態のタイムインターバル測定器は、図３に示すように、２つの信号を入力してその時間差を計測する２系列の回路構成となっており、２個の信号を入力する信号入力端子ＣｈＡ、ＣｈＢと、この信号入力端子ＣｈＡ、ＣｈＢからの信号を増幅するバッフアアンプ１１０、１６０と、増幅された入力信号のうちエッジ情報のみを残す２値信号に変換するコンパレータ１３０、１８０と、コンパレータ１３０、１８０に対して２値化トリガレベルを与えるＤ／Ａコンバータ１２０、１７０と、信号入力端子ＣｈＡ、ＣｈＢから入力した入力信号から測定すべきエッジを選択して、基準クロック以下の端数を切り出して端数パルス信号ＴＸを生成する第１の時間幅算出手段及び第２の時間幅算出手段、並びにカウントクロックＸＣを発生させるクロック発生回路１５０の基準クロックを入力する端数切り出しロジック回路１９０と、この端数パルス信号ＴＸの端数時間をそのパルス幅に比例した電圧ＶＸに変換する時間／電圧変換手段である時間／電圧（Ｔ／Ｖ）変換回路２００と、時間／電圧変換回路２００で変換された電圧ＶＸをデジタルデータに変換するＡ／Ｄコンバータ２１０と、デジタルデータに変換された電圧ＶＸのデータとカウンタ回路３１０からのカウント信号により計数して所望の測定時間Ｔ１を演算して求めるデータ生成回路３２０と、このデータ生成回路３２０で作成された測定値データをストアするアクイジションメモリ２２０と、このアクイジションメモリ２２０にバスラインを介して接続され、メモリ２２０に蓄積されている測定値データから統計値を演算したり、表示器２４０に測定値や統計演算結果を出力することを司るＣＰＵ２３０と、標準偏差などの統計演算結果をアナログ値に変換してメータ２６０に送るＤ／Ａコンバータ２５０とから構成されている。このように、第１の時間幅算出手段及び第２の時間幅算出手段とを一つの時間算出手段により行うこと、即ち、信号入力端子ＣｈＡ、ＣｈＢから入力された信号を共に同じ端数パルス信号ＴＸにより作成する構成にして、端数パルス信号ＴＹ（従来技術の図５参照）に関連する回路を省略した構成となっている。
【００３０】
このような構成からなる測定器における動作を図３を参照して図４に示すフローチャートを参照して以下説明する。
【００３１】
ここでは、上記実施例と同じく信号入力端子ＣｈＡから入力された信号であって端数切り出しロジック回路１９０に入力する信号の立ち上がりエッジ▲１▼から、同じく信号入力端子ＣｈＢの立ち上がりエッジ▲２▼までの時間差ＴＩ（Ｔｉｍｅ Ｉｎｔｅｒｖａｌ）を測定することを考える。
【００３２】
端数切り出しロジック回路１９０は、入力信号ＣｈＡの立ち上がりエッジ▲１▼が入ってから直後の基準クロック立ち上がりエッジ３までのパルスを端数パルス信号ＴＸとして出力する。一方、入力信号ＣｈＢの入力に対しても同様に、立ち上がりエッジ▲２▼を入力した直後からの基準クロック▲４▼までのパルス幅を持つ端数パルス信号ＴＸとして出力する。
【００３３】
同時に基準クロック▲３▼〜▲４▼までの基準クロックをパルス列信号ＸＣとして出力する。基準クロックの周期をＴｏとして、パルス列信号ＸＣのカウントパルスパルス数をＮ（図４においてＮ＝１）とし、信号入力端子ＣｈＡからの端数パルスＴＸのパルス幅▲５▼をＴstart、信号入力端子ＣｈＢからの端数パルスＴＸのパルス幅▲６▼をＴstopとすると、被測定時間の時間差ＴＩは、次の式で求めることができる。
【００３４】
ＴＩ＝Ｎ＊Ｔｏ＋（Ｔstart−Ｔstop）
【００３５】
このようにして、信号入力端子ＣｈＡ、ＣｈＢからの両者の入力信号を一つの端数パルス信号ＴＸとして生成して、その時間幅Ｔstart、Ｔstopを生成し、この時間幅に相当する電圧Ｖstart、Ｖstopに変換してその電圧幅をＡ／Ｄ変換することで時間差ＴＩを求めることができる。
【００３６】
【発明の効果】
以上説明したように、タイムインターナルアナライザ等の汎用の時間計測器と違い、最大時間差を限定したアプリケーションに限った用途において、２個の信号の時間差を生成するための重複した回路、例えば時間／電圧変換回路やカウンタ等を一つにまとめるようにしたことにより、装置全体を簡略化できるという効果がある。
【００３７】
又、この回路素子である時間／電圧変換回路等のディスクリート部品の回路で構成されている回路規模（面積）が大きいものを省略することができることによって、回路規模を縮小することができるという効果もある。
【図面の簡単な説明】
【図１】本発明に係る第１の実施形態のタイムインターバル測定器の構成を示すブロック図である。
【図２】同図１における構成のタイムインターバル測定器の動作を示したフローチャートである。
【図３】本発明に係る第２の実施形態のタイムインターバル測定器の構成を示すブロック図である。
【図４】同図３における構成のタイムインターバル測定器の動作を示したフローチャートである。
【図５】従来技術におけるタイムインターバル測定器の略示的なブロック図である。
【図６】図５における構成のタイムインターバル測定器の動作を示したフローチャートである。
【符号の説明】
１１０；バッフアアンプ、１２０；Ｄ／Ａコンバータ、１３０；コンパレータ、１４０；スイッチ、１５０；クロック発生回路、１６０；バッフアアンプ、１９０；端数切り出しロジック回路、２００；時間／電圧（ＴＶ）変換回路、２１０；Ａ／Ｄコンバータ、２２０；アクイジションメモリ、２３０；ＣＰＵ、２４０；表示器、２５０；ＤＡコンバータ、２６０；メータ、３１０；カウンタ回路
Claims (2)
- ２個の信号をそれぞれデジタル信号に変換する手段と、該変換されたデジタル信号の一方のデジタル信号の立ち上がりエッジから所定のクロック信号に従った他方のデジタル信号の立ち上がりエッジとの時間差を生成する手段と、該生成された時間差を電圧に変換する手段とを含むタイムインターバル測定器であって、
前記クロック信号として、前記２個の信号の最大時間差が所定値に限定されたものであることを条件とする前記２個の信号の何れか一方の信号と、クロック発生回路から出力される基準クロックとを、スイッチを介して選択的に供給するように構成されたことを特徴とするタイムインターバル測定器。 - 前記時間差を生成する手段は、一方のデジタル信号の立ち上がりエッジから、該立ち上がりエッジからの他方のデジタル信号の立ち上がりエッジとの時間差を生成することを特徴とする請求項１に記載のタイムインターバル測定器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000296005A JP3740971B2 (ja) | 2000-09-28 | 2000-09-28 | タイムインターバル測定器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000296005A JP3740971B2 (ja) | 2000-09-28 | 2000-09-28 | タイムインターバル測定器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002107393A JP2002107393A (ja) | 2002-04-10 |
| JP3740971B2 true JP3740971B2 (ja) | 2006-02-01 |
Family
ID=18778344
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000296005A Expired - Fee Related JP3740971B2 (ja) | 2000-09-28 | 2000-09-28 | タイムインターバル測定器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3740971B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007040742A (ja) * | 2005-08-01 | 2007-02-15 | Yokogawa Electric Corp | ジッタ測定装置 |
| CN102590613B (zh) * | 2012-03-14 | 2014-03-12 | 上海聚星仪器有限公司 | 一种射频信号到达时间差的测量方法及装置 |
| US8957712B2 (en) * | 2013-03-15 | 2015-02-17 | Qualcomm Incorporated | Mixed signal TDC with embedded T2V ADC |
-
2000
- 2000-09-28 JP JP2000296005A patent/JP3740971B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002107393A (ja) | 2002-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101243627B1 (ko) | 위상 변이된 주기파형을 사용한 타임 측정 | |
| JP4886120B2 (ja) | 超音波流速計 | |
| US5886660A (en) | Time-to-digital converter using time stamp extrapolation | |
| EP1963870B1 (en) | Current measurement circuit and method | |
| JP3740971B2 (ja) | タイムインターバル測定器 | |
| US6111533A (en) | CMOS analog-to-digital converter and temperature sensing device using the same | |
| JP4266350B2 (ja) | テスト回路 | |
| Raisanen-Ruotsalainen et al. | A high resolution time-to-digital converter based on time-to-voltage interpolation | |
| US6950375B2 (en) | Multi-phase clock time stamping | |
| JP3271323B2 (ja) | 時間測定回路 | |
| JPS5910511B2 (ja) | 信号到着時間検出装置 | |
| JP3552122B2 (ja) | 時間測定方法及びこの方法を用いた時間測定装置・距離測定装置 | |
| KR102392037B1 (ko) | 신호 내의 플랭크의 시간을 결정하기 위한 방법 및 평가 유닛 | |
| JP3892956B2 (ja) | ジッタ測定装置 | |
| SU737899A1 (ru) | Устройство дл автоматического измерени статистических характеристик случайных погрешностей цифровых приборов | |
| JPS62148882A (ja) | 時間計測装置 | |
| JP3945389B2 (ja) | 時間電圧変換器及び方法 | |
| JP3196183B2 (ja) | 時間測定装置 | |
| US20040130333A1 (en) | Rf power measurement | |
| SU1580283A1 (ru) | Цифровой омметр | |
| JPH11174114A (ja) | 半導体装置の測定方法及び測定装置 | |
| KR950033497A (ko) | 위상차 측정 시스템 | |
| JP3600465B2 (ja) | 時間計測器 | |
| JP2004205346A (ja) | 位相差検出回路および傾斜角度測定装置 | |
| JPH09325174A (ja) | 半導体検査装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040329 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050727 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050815 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050916 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051018 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051031 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3740971 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091118 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101118 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101118 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111118 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111118 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121118 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121118 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131118 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |